CN1269199C - 倒装片型半导体器件及其制造方法 - Google Patents

倒装片型半导体器件及其制造方法 Download PDF

Info

Publication number
CN1269199C
CN1269199C CNB031029442A CN03102944A CN1269199C CN 1269199 C CN1269199 C CN 1269199C CN B031029442 A CNB031029442 A CN B031029442A CN 03102944 A CN03102944 A CN 03102944A CN 1269199 C CN1269199 C CN 1269199C
Authority
CN
China
Prior art keywords
wiring
flip
resin film
insulating resin
electrode pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031029442A
Other languages
English (en)
Other versions
CN1434498A (zh
Inventor
本多广一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1434498A publication Critical patent/CN1434498A/zh
Application granted granted Critical
Publication of CN1269199C publication Critical patent/CN1269199C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods

Abstract

一种倒装片型半导体器件及其制造方法。在由金属或者合金板制成的基衬底的前后两面上形成各多层薄膜布线。将该基衬底切为前表面侧和背面侧。然后，选择性地除去基衬底，以便露出内部电极焊盘，其上安装倒装片型半导体芯片。

Description

倒装片型半导体器件及其制造方法
技术领域
本发明涉及倒装片型半导体器件及其制造方法，该半导体器件具有安装在其多层布线板上的半导体芯片。更具体地说，本发明涉及倒装片型半导体器件及其制造方法，其制造成本低，并且能够将多层布线板的布线图形节距减小到10μm或更小。
背景技术
图1A和1B是常规倒装片型半导体器件101的侧视图。图1所示的倒装片型半导体器件101具有：半导体芯片102，在其外围区或者有源区上，外部端子(未示出)，以区域阵列的形式形成。金属材料例如焊料、Au或者Sn-Ag合金的突起103形成得从外部端子突出。
如图1B所示，将倒装片型半导体器件101安装在多层布线安装板104上。多层布线安装板104具有电极焊盘(未示出)，电极焊盘按照与倒装片型半导体器件101上的突起的设置图形一样的图形形成。由最终用户将倒装片型半导体器件101安装在多层布线安装板104上，使突起103与电极焊盘对准。当突起由焊料制成时，一般通过使用焊剂的IR再流工艺将倒装片型半导体器件101安装到多层布线安装板104上。
然而，常规的倒装片型半导体器件101具有下列问题，在安装到多层布线安装板104上之后，由于多层布线安装板104和倒装片型半导体器件101之间线性膨胀系数的不匹配，降低了安装可靠性，或者尤其降低了温度循环特性。为了解决该问题，至今已经采取了下列措施。
首先，已经试图使多层布线安装板104的线性膨胀系数接近硅的线性膨胀系数。例如，为了提高安装可靠性，在日本专利特开No.2000-323620中公开了使用昂贵的陶瓷型材料例如AlN、多铝红柱石和玻璃陶瓷，使线性膨胀系数的不匹配最小。上述努力在提高安装可靠性方面是有效的，然而多层布线板使用昂贵的陶瓷型材料限制了在高端巨型计算机、大规模计算机等方面的应用。
相反，如在日本专利特开No.2001-203237中所公开的，例如，近来已经提出了一种能够提高安装可靠性的技术，其中用置于多层布线板和半导体芯片之间的下填树脂封装倒装片型半导体器件，所述多层布线板由便宜的有机材料制成并且具有高的线性膨胀系数。当下填树脂如此置于半导体芯片和由有机材料制成的多层布线板之间时，可以分散作用在突起连接部分上的剪切应力，以便提高安装可靠性，其中突起连接部分位于半导体芯片和由有机材料制成的多层布线板之间。下填树脂如此置于半导体芯片和有机材料多层布线板之间允许使用由便宜的有机材料制成的多层布线板。
然而，该常规技术具有下列问题：下填树脂和半导体芯片之间的界面及下填树脂和有机材料多层布线板之间的界面会分层，如果下填树脂包含孔隙或者如果界面的粘结性能差，那么在吸湿再流测试中，产品会被判为有缺陷。因此对于该常规技术来说，不能够在确保可靠性的情况下促进倒装片型半导体器件成本的降低。
考虑到设置的突起图形和管脚数中的最小节距，一般使用所谓内建板的多层布线板作为倒装片型半导体器件的有机材料多层布线板。下面将参考图2A-3C描述内建板的制造方法。图2A-2C是常规内建板的截面图，按步骤顺序显示了其制造方法。图3A-3C是截面图，显示了图2C后续的步骤。
在图2A中，首先将具有预定厚度例如10-40μm的Cu箔层111粘结到绝缘玻璃环氧材料的芯衬底110的两面，接着布图。在芯衬底110中钻孔，对孔的内部实施通孔镀覆，从而形成通孔部件112。结果，使芯衬底110两面上的Cu箔层111彼此电连接。这里，鉴于后续步骤的工艺稳定性和衬底的质量稳定性，一般用绝缘的通孔填充树脂113填充通孔部件112。
如图2B所示，将绝缘树脂114涂敷于位于芯衬底110的两面上的Cu布线图形上。通过光致抗蚀剂基化学蚀刻或者激光加工技术在预定位置上形成绝缘树脂开口115。
如图2C所示，通过溅射金属例如Ti和Cu或者通过Cu化学镀形成金属薄膜层116，以便确保芯衬底上用于Cu电镀的籽晶层和Cu布线图形部件之间的电连接。
如图3A所示，为了通过Cu电镀形成布线图形，在金属薄膜层116上设置20-40μm厚的光致抗蚀剂117或干膜，然后进行曝光和显影。
如图3B所示，利用金属薄膜层116作为籽晶层通过Cu电镀形成布线图形部件118。
如图3C所示，除去光致抗蚀剂117或干膜。然后使用布线图形部件118作为掩膜，通过湿蚀除去金属薄膜层116，使得布线图形部件118彼此电绝缘。
接着，如果需要，可以重复图2B-3C的步骤，以便形成具有六或八层金属结构的多层布线板。
然而，考虑由于与芯衬底热膨胀系数的不匹配产生的应力释放和多层布线板的可靠性例如通路部分连接的可靠性，前述内建板的制造方法需要光致抗蚀剂117或者干膜具有大约20-40μm的厚度，以便确保内建层布线图形部分的厚度。这样，根据曝光和显影步骤中图形的可形成性，最多仅能得到大约30μm的最小节距。这样使布线图形节距不小于大约30μm，不能得到更高密度和更小外部尺寸的多层布线板。在典型的制造工艺中，在大约500mm×600mm的大平板上共同制造内建板，然后在最后的步骤中切为单个的多层布线板片。如果顺利地减小了每个多层布线板的外部尺寸，这样可以增加每个平板可生产的片的数量。然而，在目前制造内建板的方法中，最多仅能将上述布线图形的节距减小到大约30μm。这样减小每单个多层布线板的外部尺寸和显著降低多层布线板的成本是不可能的。
多层布线板的制造方法还具有翘曲的问题。芯衬底110具有翘曲，该翘曲会引起在用于形成内建布线图形的曝光和显影步骤中抗蚀剂图形的误对准。这种误对准导致生产率的降低。
为了抑制芯衬底的翘曲，内建层必须形成在芯衬底的两面上。因此需要形成本来不需要的内建布图层。结果，有机多层布线板必须具有导致生产率降低的额外的层，这是妨碍制造成本降低的因素。
发明内容
本发明的目的是提供一种倒装片型半导体器件及其制造方法，其中可以高生产率和低成本地制造具有精细到10μm或者更小的布线图形节距的多层布线板，不需要额外的层，并且提供了具有有利的电性能的薄膜。
根据本发明第一技术方案的倒装片型半导体器件的制造方法包含步骤：在基衬底的前表面和背表面上形成各多层薄膜布线，在所述前表面和背表面上，所述基衬底具有由金属或者合金制成的体部件(bodyparts)，每个所述多层薄膜布线包含：在靠近所述基衬底的所述多层薄膜布线的一个表面上形成的内部电极焊盘，以及在远离所述基衬底的所述多层薄膜布线的另一个表面上形成的外部电极焊盘；将基衬底分为所述前表面侧和所述背面侧，以便形成两个基衬底集成型布线板；除去所述基衬底的所述体部件以便露出所述内部电极焊盘；将多个倒装片型半导体芯片安装到所述多层薄膜布线的所述内部电极焊盘上，使得其突起电极与所述内部电极焊盘连接。
在本发明中，在由金属或者合金制成的基衬底上各形成多层薄膜布线。因此，多层薄膜布线提高了平整度。所以能够形成具有精细到10μm或者更小的布线图形节距的多层布线板。在基衬底的前后两个表面上形成多层薄膜布线之后，将基衬底分为前表面侧和背面侧，以便形成两个基衬底集成型布线板。这样排除了形成多层布线层的需要，目的是抑制衬底的翘曲。由于可以有效地使用所形成的各多层薄膜布线，并且多层薄膜布线可以在一个工序中形成在基衬底的前、后两面上，因此可以高生产率和低成本地制造倒装片型半导体器件。
在根据本发明第二技术方案的倒装片型半导体器件的制造方法中，焊料球与多层薄膜布线的外部电极焊盘连接。
根据本发明的第三技术方案，以每个半导体芯片为单位切割所述多层薄膜布线。
根据本发明的第四技术方案，露出内部电极焊盘的步骤包含下列步骤：将光致抗蚀剂涂覆到基衬底的表面，使得不覆盖与电极焊盘部件一致的区域；用光致抗蚀剂作为掩模蚀刻掉基衬底，从而形成支肋集成型多层薄膜布线板，该支肋集成型多层薄膜布线板具有留下的基衬底部分，作为支肋部件。
根据本发明的第五技术方案，在露出内部电极焊盘的步骤中，整个除去基衬底，以便得到膜形式的多层薄膜布线，露出内部电极焊盘。此步骤之后，该方法进一步包含除内部电极焊盘存在的区域之外，将支肋部件接合到除去了基衬底的多层薄膜布线表面的至少部分上的步骤。
根据本发明的第六技术方案，支肋部件由金属或者合金制成。
根据本发明的第七技术方案，安装半导体芯片之后，将树脂填充到半导体芯片和支肋部件之间及半导体芯片和多层薄膜布线之间。
根据本发明的第八技术方案，将用于冷却半导体芯片的散热器接合到每个半导体芯片上。
根据本发明的第九技术方案，多层薄膜布线的内部电极焊盘是用基衬底作为供给层通过电镀形成的镀覆层。
根据本发明的第十技术方案，基衬底由铜、铜合金或者不锈钢制成。
根据本发明的第十一技术方案，通过基本上平行于其表面切割将基衬底分为两个基衬底集成型多层布线板。
根据本发明的第十二技术方案，基衬底具有三层结构，包含在前后表面上的金属或合金体部件和层叠在其间的中间金属层；在分离基衬底的步骤中，比体部件更加选择性地蚀刻中间金属层，以便将基衬底分为两个。
根据本发明的第十三技术方案，将多孔膜层叠在中间金属层上。
根据本发明的第十四技术方案，基衬底具有五层结构，包含在前后表面上的金属或者合金体部件和设置在其间的三层膜，该三层膜具有两个中间金属层和夹在其间的多孔膜。
根据本发明的第十五技术方案，通过层叠两个由金属或合金制成的单层金属板、并且用穿入其中的金属或合金销钉将单层金属板彼此固定来制备基衬底。
根据本发明的第十六技术方案，通过层叠两个由金属或合金制成的单层金属板、并且通过局部焊接将单层金属板彼此固定来制备基衬底。
根据本发明的第十七技术方案，通过层叠两个由金属或合金制成的单层金属板、并且通过其边缘处的机械接合将单层金属板彼此固定来制备基衬底。
根据本发明的第十八技术方案，通过层叠两个由金属或合金制成的单层金属板、并且用粘合剂通过局部粘结将单层金属板彼此固定来制备基衬底。
根据本发明第十九技术方案的倒装片型半导体器件包含：基衬底，在其前和背表面上具有由金属或合金制成的体部件；各多层薄膜布线，形成在所述体部件上，所述多层薄膜布线包含：形成在靠近所述基衬底的所述多层薄膜布线的一个表面上的内部电极焊盘、和形成在远离所述基衬底的所述多层薄膜布线的另一面上的外部电极焊盘；安装在所述各多层薄膜布线上的多个倒装片型半导体芯片，使得所述芯片的突起电极与所述多层薄膜布线的所述内部电极焊盘连接。
在根据本发明第二十技术方案的倒装片型半导体器件中，在其上安装半导体芯片之后，以每个半导体芯片为单位切割所述多层薄膜布线。
根据本发明的第二十一技术方案，支肋由留在多层薄膜上没有安装半导体芯片的区域中的基衬底构成。绝缘密封树脂设置在半导体芯片和支肋部件之间及半导体芯片和多层薄膜布线之间。
根据本发明的第二十二技术方案，焊料球接合于多层薄膜布线的外部电极焊盘。
根据本发明的第二十三技术方案，用于冷却的散热器接合于半导体芯片。
根据本发明的第二十四技术方案，散热器由选自由包含Cu、Al、W、Mo、Fe、Ni、Cr的金属材料和包含氧化铝、AlN、SiC和多铝红柱石的陶瓷材料构成的组。
根据本发明的第二十五技术方案，用导热粘合剂将散热器接合到半导体芯片上，所述导热粘合剂包含作为主成份的选自环氧树脂、硅树脂、聚酰亚胺树脂、聚烯烃树脂、氰酸酯树脂、酚醛树脂和奈树脂的树脂，还包含选自Ag、Pd、Cu、Al、Au、Mo、W、金刚石、氧化铝、AlN、多铝红柱石、BN和SiC的材料。
根据本发明的第二十六技术方案，多层薄膜布线是具有多层结构的布线层，所述多层结构是通过形成和布图绝缘树脂薄膜及形成和布图导电薄膜而形成的。
根据本发明的第二十七技术方案，绝缘树脂薄膜包含作为主成份的选自环氧树脂、硅树脂、聚酰亚胺树脂、聚烯烃树脂、氰酸酯树脂、酚醛树脂和柰树脂的树脂。
根据本发明的第二十八技术方案，多层薄膜布线具有金属两层结构，包含：内部电极焊盘；形成的绝缘树脂薄膜以便覆盖内部电极焊盘，在与内部电极焊盘相一致的区域部分具有开口；形成在绝缘树脂薄膜上并且通过开口与内部电极焊盘连接的外部电极焊盘；和用于覆盖外部电极焊盘端部的阻焊剂膜。根据本发明的第二十九技术方案，多层薄膜布线具有52-266μm的总厚度。
根据本发明的第三十技术方案，多层薄膜布线具有金属三层结构，包含：内部电极焊盘、第一绝缘树脂薄膜、布线部件、第二绝缘树脂薄膜、外部电极焊盘和阻焊剂膜。根据本发明的第三十一技术方案，多层薄膜布线具有77-396μm的总厚度。
根据本发明的第三十二技术方案，多层薄膜布线具有金属四层结构，包含：内部电极焊盘、第一绝缘树脂薄膜、第一布线部件、第二绝缘树脂薄膜、第二布线部件、第三绝缘树脂薄膜、外部电极焊盘和阻焊剂膜。根据本发明的第三十三技术方案，多层薄膜布线具有102-526μm的总厚度。
根据本发明的第三十四技术方案，多层薄膜布线具有金属五层结构，包含：内部电极焊盘、第一绝缘树脂薄膜、第一布线部件、第二绝缘树脂薄膜、第二布线部件、第三绝缘树脂薄膜、第三布线部件、第四绝缘树脂膜、外部电极焊盘和阻焊剂膜。根据本发明的第三十五技术方案，多层薄膜布线具有127-656μm的总厚度。
根据本发明的第三十六技术方案，多层薄膜布线具有金属六层结构，包含：内部电极焊盘、第一绝缘树脂薄膜、第一布线部件、第二绝缘树脂薄膜、第二布线部件、第三绝缘树脂薄膜、第三布线部件、第四绝缘树脂膜、第四布线部件、第五绝缘树脂薄膜、外部电极焊盘和阻焊剂膜。根据本发明的第三十七技术方案，多层薄膜布线具有152-786μm的总厚度。
如上所述，根据本发明，各多层薄膜布线形成在具有高平整度的基衬底上。因此能够形成可以保持高平整度的精细布线，在多层薄膜布线形成过程中显示了优异的热稳定型，具有高的生产率，并且具有10μm或者更小的线和间距。如果基衬底具有前述翘曲，图形曝光的聚焦深度趋于改变，致使制造工艺的稳定性差。这意味着在精细图形可形成性方面的技术限制和制造成本的急剧增加。
在本发明中，多层薄膜布线可以形成在基衬底的前后两面上，并且在将基衬底分为两个以便制造来自基衬底两面的半导体器件之前，可以将半导体芯片安装在多层薄膜布线上。然后，每单个制造工序的产量加倍，使生产率显著提高，制造成本大大降低。
在根据本发明多层布线板的布线图形的形成方法中，不必像常规技术中的内建板那样需要将金属薄膜布线加厚到大约10-30μm。此外，能够利用用于金属化半导体晶片的方法和系统。这样可以在1μm以下的更薄范围内容易地加工光致抗蚀剂和金属薄膜布线部件，便于制作更精细的布线图形。由于便于制造更精细的布线图形，因此能够增加有机多层布线板的密度并减小每单个多层布线板的外侧尺寸，以便显著降低成本。将金属板应用到基衬底上显著降低了废品，而废品是在常规的印刷布线板中遇到的问题。在成品率方面非常有利。
此外，当使用晶片形基衬底时，可以通过晶片级工艺制造多个封装。这样，与每个封装各按片制造的封装方法相比，能够显著减少制造步骤，大幅度降低成本。
附图说明
图1A和1B是常规的倒装片型半导体器件的侧面图；
图2A-2C是常规的内建衬底的截面图，按步骤顺序显示了其制造方法；
图3A-3C是截面图，显示了图2C后续的步骤；
图4A-4D是根据本发明第一实施例的倒装片型半导体器件的截面图，按步骤顺序显示了其制造方法；
图5A-5C显示了图4D后续的步骤的截面图；
图6A-6C显示了图5C后续的步骤的截面图；
图7A-7C显示了图6C后续的步骤的截面图；
图8A和8B显示了图7C后续的步骤的截面图；
图9A-9C显示了图8B后续的步骤的截面图；
图10是截面图，显示了根据本发明第二实施例的倒装片型半导体器件的制造方法；
图11A-11C是根据本发明第三实施例的倒装片型半导体器件的截面图，按步骤顺序显示了其制造方法；
图12A和12B显示了图11C后续的步骤的截面图；
图13是截面图，显示了根据本发明第四实施例倒装片型半导体器件的制造方法；
图14A是截面图，显示了根据本发明第五实施例的倒装片型半导体器件的制造方法，图14B是其透视图；
图15是截面图，显示了根据本发明第六实施例的倒装片型半导体器件的制造方法；
图16是截面图，显示了根据本发明第七实施例的倒装片型半导体器件的制造方法；
图17是截面图，显示了根据本发明第八实施例的倒装片型半导体器件的制造方法；
图18A至18C是根据本发明第九实施例的倒装片型半导体器件的截面图，按步骤顺序显示了其制造方法。
具体实施方式
下文将参考附图详细描述本发明的实施例。图4A至9C是根据本发明第一实施例的倒装片型半导体器件的截面图，按步骤顺序显示了其制造方法。首先，如图4A所示，准备具有高平整度和高机械强度的基衬底1。基衬底1的材料由不锈钢(SUS)和如Cu及其其合金的金属制成。
然后，如图4B所示，在基衬底1的两面上形成电极焊盘部件2。可以按下列方式形成电极焊盘部件2。用光致抗蚀剂涂覆基衬底1，接着曝光和显影以便形成抗蚀剂图形。通过电镀在基衬底1上接连形成Au层、Ni层、Cu层等，其中没有被抗蚀剂覆盖的基衬底1部分作为供给层。这样例如形成三个镀覆层。然后，除去光致抗蚀剂以便形成预定图形的电极焊盘部件2。这里，给定了构成电极焊盘部件2的三个镀覆层(Au层/Ni层/Cu层)的各个层的厚度，使得Au层大约为0.3-3μm，Ni层为1-10μm，Cu层为10-50μm。例如，三个电镀层的总厚度为11.3-63μm。
然后，如图4C所示，在其上形成了电极焊盘部件2的衬底1的两面上形成用于覆盖电极焊盘部件2的绝缘树脂薄膜层3。可以利用下列方法形成绝缘树脂薄膜层3。即，通过旋涂或者通过化学汽相淀积(CVD)或利用等离子表面处理技术的物理汽相淀积(PVD)，通过将液体绝缘材料涂覆到整个表面上形成树脂薄膜层。还可以将绝缘树脂片在一个工序中通过片层叠法层叠到基衬底1的两面上。绝缘树脂薄膜层3例如由作为主成份的下列树脂中的任何一种构成，如环氧树脂、硅树脂、聚酰亚胺树脂、聚烯烃树脂、氰酸酯树脂、酚醛树脂和柰醛树脂。位于电极焊盘部件2上的例如是大约20-80μm厚的绝缘树脂薄膜。
然后，选择除去位于电极焊盘部件2上的绝缘树脂薄膜层3的部分，以便在绝缘树脂薄膜中形成开口4。当绝缘树脂薄膜层3由光敏材料制成时，可以利用光刻基曝光和显影形成开口4。当绝缘树脂薄膜层3由非光敏材料制成时，可以利用激光束加工技术或者通过形成光致抗蚀剂图形然后利用等离子表面处理技术干蚀在绝缘树脂薄膜中形成开口4。
然后，如图4D所示，形成覆盖包含开口4在内的整个表面的金属薄膜层5，以便在绝缘树脂薄膜层3上形成金属薄膜布线部件。可以按照下列方式形成金属薄膜层5。通过溅射或者其它方法形成Ti、Cr、Cu、Mo、W或者其它金属或其合金的薄膜，作为用于电极焊盘部件2的粘结金属层。然后，通过溅射、CVD、化学镀或其它方法在其上连续形成Cu、Al、Ni、或其它金属或其合金的薄膜，作为电极材料层。例如，金属薄膜层5的厚度即粘结金属层和电极材料层的总厚度大约为0.2-2μm。
接着，如图5A所示，光致抗蚀剂涂覆，接着曝光和显影以便除去预定布线图形，从而形成光致抗蚀剂图形。用Cu等在没有覆盖光致抗蚀剂部分电镀金属薄膜层5，形成由Cu镀覆层构成的布线图形。然后，除去光致抗蚀剂。用布图图形作为掩模，蚀刻掉底层的金属薄膜层5，以便形成由粘结金属层、电极材料层和Cu镀覆层(所谓半加成法)构成的金属薄膜布线部件6。金属薄膜布线部件6具有彼此电绝缘的部分，每个都与两个相邻的电极焊盘部件2连接。金属薄膜布线部件6比金属薄膜层5厚Cu镀覆层的厚度。例如，金属薄膜部件6的厚度即包含粘结金属层的金属薄膜层5的厚度以及电极材料层和Cu镀覆层的厚度的总和大约为5-50μm。
当金属薄膜布线部件6具有如20μm以下的极小图形节距时，可以布图金属薄膜层5，以便形成金属薄膜布线部件6。即，用光致抗蚀剂涂覆金属薄膜层5，接着曝光和显影，从而留下预定的布线图形。然后，通过湿蚀或者利用等离子表面处理技术的干蚀，在没有覆盖光致抗蚀剂的部分处选择除去金属薄膜层5。接着，可以除去光致抗蚀剂以便形成金属薄膜布线部件6。在这种情况下，金属薄膜布线部件6具有基本上与金属薄膜层5相同的厚度。
然后，如图5B、5C和6A所示，以预定的图形重复形成绝缘膜层3a、形成金属薄膜布线部件6a和形成绝缘树脂薄膜层3b的步骤，以便形成预定的多层布线结构。更具体地说，如图6A所示，形成双层结构的多层金属布线，其中在基衬底1上形成了电极焊盘部件2，形成第一层的金属薄膜布线部件6，与电极焊盘部件2连接，形成第二层的金属薄膜布线部件6a，与第一层的金属薄膜布线部件6连接。
然后，如图6B所示，利用上述用于形成金属薄膜布线的技术在绝缘树脂薄膜层3b的最外面形成外部电极焊盘部件7的预定图形，每个外部电极焊盘都包含金属薄膜和镀敷层。外部电极焊盘部件7的图形对应于预定的外部端子电极图形。这里，外部电极焊盘部件7具有与电极焊盘部件2一样的厚度，例如，落在大约11.3和63μm的范围内。
接着，如图6C所示，在整个表面上形成阻焊剂膜8，以便保护多层布线结构和外部电极焊盘部件7。在外部电极焊盘部件7上，阻焊剂膜8例如具有大约10-60μm的厚度。然后，除去位于外部电极焊盘部件7上的阻焊剂膜8的部件，以便形成开口。通过下列方法形成开口。当阻焊剂膜8由非光敏材料制成时，例如，给出了光致抗蚀剂涂覆。然后通过曝光和显影布图光致抗蚀剂。利用光致抗蚀剂图形作为掩膜，通过湿蚀或利用等离子表面处理技术的干蚀在阻焊剂膜8中形成开口。当阻焊剂膜8由光敏材料制成时，可以对阻焊剂膜8进行例如曝光和显影，以便形成开口。结果，阻焊剂膜8可以覆盖外部电极焊盘部件7的端部，以便保护外部电极焊盘部件7。当图6B所示的多层布线结构中的绝缘树脂薄膜层3、3a和3b在抗机械和化学应力方面具有极高的可靠性时，不需要形成阻焊剂膜8。
然后，如图7A所示，将基衬底1分为其表面平行的两个。
因此，得到了两个基衬底集成型多层薄膜布线板10，每个都具有形成在基衬底1上的多层薄膜布线9，如图7B所示。由于基衬底1由具有优异的机械加工性的金属板制成，因此利用用于普通金属板加工的加工系统，可以容易地将衬底1分为两个。
然后，如图7C所示，在分开的基衬底集成型多层薄膜布线板10的基衬底1的表面上光致抗蚀剂层11。布图光致抗蚀剂层11，使得露出衬底1的与形成多层薄膜布线9的位置一致的区域。然后，用光致抗蚀剂层11作为掩膜化学蚀刻基衬底1。
因此，如图8A所示，露出多层薄膜布线9的电极焊盘部件2。然后，除去光致抗蚀剂层11以便得到支肋(支撑框)一体型多层薄膜布线板12。
按下列方式化学蚀刻基衬底1。当基衬底1由Cu型金属材料制成时，可以利用氯化铜水溶液或者氨基碱性蚀刻剂选择蚀刻Cu型金属材料。当基衬底1由不锈钢(SUS)型金属材料制成时，可以利用氯化铁水溶液选择蚀刻基衬底1。这里，电极焊盘部件2具有这样的层结构，即Au层位于表面(形成过程中在底部)。这样的电极焊盘部件2在抗氯化铜水溶液、氨基碱性蚀刻剂和氯化铁水溶液方面化学稳定，Au层不受影响。这样防止了在选择蚀刻掉基衬底1的同时电极焊盘部件2消失。
然后，如图8B所示，将支肋一体型多层薄膜布线板12向下翻转。如图9A所示，将倒装片型半导体芯片13安装其上。
更具体地说，如图9A所示，将倒装片型半导体芯片13安装在支肋一体型多层薄膜布线板12上，它们的突起电极14向下，突起电极14与多层薄膜布线9的电极焊盘部件2对准，接着进行倒装片安装工艺。这里如果倒装片型半导体芯片13的突起电极14由焊料制成，该焊料包含作为主成份的金属材料例如Sn和Pb，可以通过利用焊剂的热再流工艺进行倒装片安装。当突起电极14由作为主成份的金属材料例如Au和In制成时，可以通过热压接进行倒装片安装。
然后，如图9B所示，在倒装片型半导体芯片13的侧面和倒装片连接部件之间以及多层薄膜布线板12的露出区上设置绝缘密封树脂15，以便保护倒装片型半导体芯片13、倒装片连接部件和多层薄膜布线板12。
可以通过利用真空密封工艺的树脂注入法、转移密封工艺、使用液体下填材料的密封工艺等设置绝缘密封树脂。下填树脂可以包含作为主成份的如环氧树脂、硅树脂、聚酰亚胺树脂、聚烯烃树脂、氰酸酯树脂、酚醛树脂和萘树脂中的任何一种树脂。
接着，安装包含Sn或者其它金属材料作为主成份的焊料球16，作为位于电极焊盘部件2相对侧上的外部电极焊盘部件7上的外部端子。这里，可以通过选择性地将焊剂施加到外部电极焊盘部件7上、用焊料球16覆盖外部电极焊盘部件7、然后通过IR再流工艺加热，将焊料球16安装在外部电极焊盘7上。
然后，如图9C所示，通过使用划片刀等的切割技术将倒装片型半导体器件分为片。结果得到了倒装片型半导体器件100。
如图9C所示，根据本实施例的倒装片型半导体器件100具有多层薄膜布线9。多层薄膜布线9具有金属四层结构，其中按顺序层叠了阻焊剂膜8、外部电极焊盘部件7、绝缘树脂薄膜层3b、金属薄膜布线部件6a、绝缘树脂薄膜层3a、金属薄膜布线部件6、绝缘树脂薄膜层3、电极焊盘部件2。外部电极焊盘部件7通过绝缘树脂薄膜层3b中的开口与金属薄膜布线部件6a连接。金属薄膜布线部件6a通过绝缘树脂薄膜层3a中的开口与金属薄膜布线部件6连接。金属薄膜布线部件6通过绝缘树脂薄膜层中的开口与电极焊盘部件2连接。构成多层薄膜布线9的各个层的厚度举例如下：10-60μm的阻焊剂膜8；11.3-63μm的外部电极焊盘部件7；20-80μm的绝缘树脂薄膜层3b；5-50μm的金属薄膜布线部件6a；20-80μm的绝缘树脂薄膜层3a；5-50μm的金属薄膜布线部件6；和11.3-63μm的电极焊盘部件2。因此，多层薄膜布线9例如具有102-526μm的总厚度。
多层薄膜布线9的电极焊盘部件2与倒装片型半导体芯片13的突起电极14连接。这样将单个倒装片型半导体芯片13安装在多层薄膜布线9的电极焊盘部件2的表面上。由Cu型金属材料或者不锈钢型金属材料制成的支肋(支撑框)与多层薄膜布线9的电极焊盘部件2的表面上不安装倒装片型半导体芯片13的区域的部件接合。通过选择性地除去板状基衬底1形成支肋(参见图7C)。此外，将绝缘密封树脂15填充到多层薄膜布线9和倒装片型半导体芯片13之间以及支肋和倒装片型半导体芯片13之间。同时，将焊料球16安装在多层薄膜布线9的外部电极焊盘部件7上。
根据本实施例，能够提供多层布线板的制造方法，其中可以使多层薄膜布线9保持高度的平整性。这样防止多层薄膜布线9产生内应力。即，在本实施例中，多层布线结构(多层薄膜布线9)形成在高度平整的基衬底1上。这样也增加了多层薄膜布线9的平整度，没有变形也没有很大的内应力。因此能够形成精细的布线，该布线在多层薄膜布线形成过程中具有高的热稳定型、高的生产率，并且具有10μm或者更小的线和间隔。在基衬底1的两面上形成多层薄膜布线9并且将倒装片型半导体芯片13安装在其上之后，将基衬底1分为两个以便制造来自基衬底两面的两个半导体器件。这样允许有效地使用形成在基衬底1上的多层布线，与迄今的工艺相比，每单个制造工序可以使产品加倍，提高了生产率，减小了制造成本。
本实施例已经解决了多层薄膜布线9具有金属四层结构的情况，同时多层薄膜布线可以具有金属双层结构，包含阻焊剂膜/外部电极焊盘部件/绝缘树脂薄膜层/电极焊盘部件。如果各个层具有如上所述的相同的厚度，那么这里的多层薄膜布线具有例如52-266μm的总厚度。多层薄膜布线可以具有金属三层结构，包含阻焊剂膜/外部电极焊盘部件/绝缘树脂薄膜层/金属薄膜布线部件/绝缘树脂薄膜层/电极焊盘部件。在这种情况下，多层薄膜布线具有例如77-396μm的总厚度。此外，多层薄膜布线可以具有金属五层结构，包含阻焊剂膜/外部电极焊盘部件/绝缘树脂薄膜层/金属薄膜布线部件/绝缘树脂薄膜层/金属薄膜布线部件/绝缘树脂薄膜层/金属薄膜布线部件/绝缘树脂薄膜层/电极焊盘部件。在这种情况下，多层薄膜布线具有例如127-656μm的总厚度。此外，多层薄膜布线可以具有金属六层结构，包含阻焊剂膜/外部电极焊盘部件/绝缘树脂薄膜层/金属薄膜布线部件/绝缘树脂薄膜层/金属薄膜布线部件/绝缘树脂薄膜层/金属薄膜布线部件/绝缘树脂薄膜层/金属薄膜布线部件/绝缘树脂薄膜层/金属薄膜布线部件/绝缘树脂薄膜层/电极焊盘部件。在这种情况下，多层薄膜布线例如具有152-786μm的总厚度。
下面将描述本发明的第二实施例。图10是根据本发明第二实施例的倒装片型半导体器件的截面图。倒装片型半导体芯片一般应用于高速逻辑型高管脚数器件，在这种情况下，遇到一个问题是如何确保半导体芯片的散热。该第二实施例提供了一种改进了热性能的倒装片型半导体器件。
即，在第二实施例中，将辐射粘合剂17涂覆于倒装片型半导体芯片13的背面，将粘合剂18涂覆于支肋一体型多层薄膜布线板12的支肋即基衬底1上。通过辐射粘合剂17和粘合剂18接合散热器19。这样可以增强半导体芯片的热辐射性能。本实施例除了上述效果之外的效果于前述第一实施例的效果一样。
用于散热的散热器19可以由Cu、Al、W、Mo、Fe、Ni、Cr或其它金属及其合金构成。散热器19还可以由陶瓷材料例如氧化铝、AlN、SiC和多铝红柱石制成。
辐射粘合剂17包含作为主成份的如环氧树脂、硅树脂、聚酰亚胺树脂、聚烯烃树脂、氰酸酯树脂、酚醛树脂和萘树脂中的任何一种树脂。除了主成份之外，辐射粘合剂17还包含如Ag、Pd、Cu、Al、Au、Mo、W、金刚石、氧化铝、AlN、多铝红柱石、BN和SiC。
下面将描述本发明的第三实施例。图11A至11C是根据本实施例的倒装片型半导体器件的截面图，按步骤顺序显示了制造方法。图12A和12B显示了图11C后续的步骤的截面图。如图11A所示，本实施例的基衬底是三层金属被覆(clad)材料，包含两个金属层20和夹在其间的中间金属金属层21。构成这种三层金属被覆材料，使得(金属层20/中间金属层21/金属层20)分别由(Cu层/Al层/Cu层)、(SUS层/Al层/SUS层)或者(SUS层/Cu层/SUS层)构成。
然后，如图11B所示，与第一实施例一样，预定图形的电极焊盘部件2形成在三层金属被覆材料的两面上，即金属层20的两个外表面上。
然后，如图11C所示，与第一实施例一样，在三层金属被覆材料的两面上即金属层20的两个外表面上形成预定的多层薄膜布线9。
然后，如图12A所示，通过化学湿蚀仅选择性地除去三层金属被覆材料的中间金属层21。使得两个金属层20彼此分离。
结果，得到了两个板，每个都具有形成在金属层20上的多层薄膜布线9，如图12B所示。当三层金属被覆材料的中间金属层21由Al制成时，可以利用碱性水溶液例如TMAH(氢氧化四甲铵)水溶液实现中间金属层21的化学湿蚀。当三层金属被覆材料的中间层21由Cu构成时，使用氯化铜基蚀刻剂或者硫酸-过氧化氢混合物基蚀刻剂。结果，可以采取与第一实施例一样的步骤得到预定的半导体器件。结果，在本实施例中，可以在比前述第一实施例更短的时间内更容易地将基衬底分为两个。除了上面描述的之外，本实施例的效果与前述第一实施例一样。
下面将参考图13描述本发明的第四实施例。图13显示了根据本实施例的倒装片型半导体器件制造方法的截面图。该第四实施例是第三实施例的改进，其中可以更便利地选择性除掉三层金属被覆材料的中间金属层21。
第四实施例使用五层衬底，包含两个中间金属层21、夹在其间且具有优异的液体渗透性的多孔膜22和设置在中间金属层21外表面上的金属层20。具体地说，该基衬底是五层衬底，使得(金属层20/中间金属层21/多孔膜22/中间金属层21/金属层20)分别由(Cu层/Al层/多孔膜/Al层/Cu层)、(SUS层/Al层/多孔膜/Al层/SUS层)或者(SUS层/Cu层/多孔膜/Cu层/SUS层)构成。多孔膜22例如由多孔聚酰亚胺制成。
如此构成的基衬底具有下列效果：便于通过化学蚀刻选择性地除去第三实施例中图12A的中间金属层的步骤。具体地说，由于多孔膜22具有优异的液体渗透性，因此在化学蚀刻时，化学蚀刻剂通过多孔膜22飞快地渗透到基衬底的中心。这样可以容易地除去中间金属层21。这样稳定了蚀刻掉由Al、Cu或其它金属制成的中间金属层21的工序，减少了处理时间。这样第四实施例在稳定半导体器件的质量和减小半导体器件成本方面是有效的。顺便说一下，中间层21的数量可以是一个。每单个中间层21可以夹持在两个多孔膜22之间。
下面描述本发明的第五至第八实施例。这些实施例的目的是便于将基衬底分为两个，而不像第三和第四实施例那样使用在其中央具有一个或者多个中间金属层21的基衬底。
图14A是本发明第五实施例的截面图。图14B是其透视图。第五实施例使用包含层叠的两个单层金属板30的基衬底，单层金属板30由Cu或者不锈钢(SUS)制成。用穿入金属板30的四个角的金属销钉23使两个单层金属板30彼此结合。即，两个单层金属板30通过金属销钉23成为一体。在这个由层叠的两个金属板构成的基衬底上，通过前面描述的步骤形成多层薄膜布线9。然后，可以除去金属销钉23以便分离两个金属板30。金属销钉23穿入金属板30以便靠摩擦结合金属板30。当适当调整该摩擦结合力的强度时，在通过在金属板30之间施加拉力以便从金属板30出金属销钉23从而容易地分离金属板30之前，可以防止在薄膜形成过程中金属板30分离。可以通过从由金属板30构成的基衬底主体上切掉包含金属销钉23的四个角分离金属板30。
下面参考图15描述本发明的第六实施例。图15是显示根据本实施例的倒装片型半导体器件的制造方法的截面图。第六实施例使用包含层叠的两个单层金属板30a的基衬底，单层金属板30a由Cu或者不锈钢(SUS)制成。利用焊接金属加工技术沿着金属板30a的边缘形成局部焊接24。更具体地说，点焊层叠金属板30a的边缘或者沿着金属板30a的周边焊接边缘，以便使两个金属板30a彼此结合。然后，通过前面描述的步骤形成多层薄膜布线9。通过从由金属板构成的基衬底主体上切掉包含局部焊接24的边缘使两个金属板30a彼此分离。
下面将参考图16描述本发明的第七实施例。图16是根据本实施例的倒装片型半导体器件制造方法的截面图。第七实施例使用包含层叠的两个金属板30b的基衬底，金属板30b由Cu或不锈钢(SUS)制成。将金属板30b的边缘装配且限定到U形截面夹具32中，以便保持金属板30b彼此层叠。在第七实施例中，通过简单地释放夹具32可以使两个金属板30b彼此分离。
下面参考图17描述本发明的第八实施例。图17是根据本实施例的倒装片型半导体器件制造方法的截面图。第八实施例使用包含两个单层金属板30c的基衬底，单层金属板30c由Cu或者不锈钢(SUS)制成。用粘合剂25涂覆两个金属板30c的边缘，利用粘合剂25使金属板30c彼此结合。在第八实施例中，在形成多层薄膜布线之后，可以除去粘合剂25以便使两个金属板30c彼此分离。
下面将描述本发明的第九实施例。图18A-18C是根据本实施例的倒装片型半导体器件的截面图，按步骤顺序显示了其制造方法。首先，通过与前面描述的第一实施例相同的步骤即图4A-4D、5A-5C、6A-6C、7A和7B所示的步骤制造形成基衬底集成型布线板10，布线板10具有形成在其基衬底1上的多层薄膜布线9。
然后如图18A所示，对基衬底1进行全面的化学蚀刻，以便除去整个基衬底1。结果，得到了膜形式的多层薄膜布线9，如图18B所示。接着，如图18C所示，将绝缘粘合剂26涂敷到多层薄膜布线9的膜上。然后将由金属或合金制成的支肋(金属加强板)27通过绝缘粘合剂26粘结到多层薄膜布线9上。接着，通过与前面的第一实施例相同的步骤即图8B和9A-9C所示的步骤，将倒装片型半导体芯片13和焊料球16安装在多层薄膜布线9上，以便制造倒装片型半导体器件。
在根据本实施例的倒装片型半导体器件中，在完全除去基衬底1之后，将支肋27用绝缘粘合剂26粘结到多层薄膜布线9上，不像根据前述第一实施例的倒装片型半导体器件100(参见图9C)那样，通过选择除去基衬底1(参见图7C)形成支肋。除了上面描述的内容之外，根据本实施例的倒装片型半导体器件按照与前述第一实施例相同的方式构成。
在本实施例中，能够得到膜形式的多层薄膜布线9。然后，可以容易地将膜形式的多层薄膜布线9应用于传输膜制品的制造设备，该膜制品由TAB(自动粘结胶带)胶带为代表。如上所述，由于多层薄膜布线9可以应用于许多现成的与板相关的制造设备，因此，容易降低设备投资的成本，并且促进了设备规格的工业标准化。这样，最终降低了制造成本。除了上面描述的之外，本实施例的效果与前述第一
实施例的效果一样。

Claims (37)

1.一种倒装片型半导体器件的制造方法，包含步骤：
在基衬底的前表面和背表面上形成各多层薄膜布线，在所述前表面和背表面上，所述基衬底具有由金属或者合金制成的体部件，每个所述多层薄膜布线包含：在靠近所述基衬底的所述多层薄膜布线的一个表面上形成的内部电极焊盘，以及在远离所述基衬底的所述多层薄膜布线的另一个表面上形成的外部电极焊盘；
将基衬底分为所述前表面侧和所述背面侧，以便形成两个基衬底集成型布线板；
除去所述基衬底的所述体部件以便露出所述内部电极焊盘；
将多个倒装片型半导体芯片安装到所述多层薄膜布线的所述内部电极焊盘上，使得其突起电极与所述内部电极焊盘连接。
2.根据权利要求1的倒装片型半导体器件的制造方法，还包括步骤：焊料球与所述多层薄膜布线的所述外部电极焊盘接合。
3.根据权利要求1的倒装片型半导体器件的制造方法，还包括步骤：以每个所述半导体芯片为单位切割所述多层薄膜布线。
4.根据权利要求1的倒装片型半导体器件的制造方法，其中露出所述内部电极焊盘的步骤包含下列步骤：将光致抗蚀剂涂覆到所述基衬底的表面，使得不覆盖与所述电极焊盘一致的区域；
用所述光致抗蚀剂作为掩模蚀刻掉基衬底，从而形成支肋集成型多层薄膜布线板，该支肋集成型多层薄膜布线板具有留下的所述基衬底的部分，作为支肋部件。
5.根据权利要求1的倒装片型半导体器件的制造方法，其中在露出所述内部电极焊盘的步骤中，整个除去所述基衬底，以便得到膜形式的多层薄膜布线，露出所述内部电极焊盘，此步骤之后，除与所述内部电极焊盘相一致的区域之外，将支肋部件接合到除去了所述基衬底的所述多层薄膜布线表面的至少部分表面上。
6.根据权利要求5的倒装片型半导体器件的制造方法，其中所述支肋部件由金属或者合金制成。
7.根据权利要求4的倒装片型半导体器件的制造方法，还包括步骤：安装所述半导体芯片之后，将树脂填充到所述半导体芯片和所述支肋部件之间及所述半导体芯片和所述多层薄膜布线之间。
8.根据权利要求1的倒装片型半导体器件的制造方法，其中将用于冷却所述半导体芯片的散热器接合到每个所述半导体芯片上。
9.根据权利要求1的倒装片型半导体器件的制造方法，其中所述多层薄膜布线的所述内部电极焊盘是用基衬底作为供给层通过电镀形成的镀覆层。
10.根据权利要求1的倒装片型半导体器件的制造方法，其中所述基衬底由铜、铜合金或者不锈钢制成。
11.根据权利要求1的倒装片型半导体器件的制造方法，其中在将所述基衬底分为所述前表面侧和所述背面侧的步骤中，通过平行于其表面切割将基衬底分为两个基衬底集成型布线板。
12.根据权利要求1的倒装片型半导体器件的制造方法，其中所述基衬底具有三层结构，包含在前后两面上的金属或合金体部件和层叠在其间的中间金属层；在将所述基衬底分为所述前表面侧和背面侧的步骤中，比所述体部件更加选择性地蚀刻所述中间金属层，以便将所述基衬底分为两个。
13.根据权利要求12的倒装片型半导体器件的制造方法，其中将多孔膜层叠在所述中间金属层上。
14.根据权利要求1的倒装片型半导体器件的制造方法，其中所述基衬底具有五层结构，包含在前后两面上的金属或者合金体部件和设置在其间的三层膜，该三层膜具有两个中间金属层和夹在其间的多孔膜。
15.根据权利要求1的倒装片型半导体器件的制造方法，其中通过层叠由金属或合金制成的两个单层金属板、并且用穿入其中的金属或合金销钉将所述单层金属板彼此固定来制备所述基衬底。
16.根据权利要求1的倒装片型半导体器件的制造方法，其中通过层叠由金属或合金制成的两个单层金属板、并且通过局部焊接将所述单层金属板彼此固定来制备所述基衬底。
17.根据权利要求1的倒装片型半导体器件的制造方法，其中通过层叠由金属或合金制成的两个单层金属板、并且通过在其边缘处的机械结合将所述单层金属板彼此固定来制备所述基衬底。
18.根据权利要求1的倒装片型半导体器件的制造方法，其中通过层叠由金属或合金制成的两个单层金属板、并且用粘合剂通过局部粘结将所述单层金属板彼此固定来制备所述基衬底。
19.一种倒装片型半导体器件，包含：
基衬底，在其前和背表面上具有由金属或合金制成的体部件；
各多层薄膜布线，形成在所述体部件上，所述多层薄膜布线包含：形成在靠近所述基衬底的所述多层薄膜布线的一个表面上的内部电极焊盘、和形成在远离所述基衬底的所述多层薄膜布线的另一面上的外部电极焊盘；
安装在所述各多层薄膜布线上的多个倒装片型半导体芯片，使得所述芯片的突起电极与所述多层薄膜布线的所述内部电极焊盘连接。
20.根据权利要求19的倒装片型半导体器件，其中在其上安装所述半导体芯片之后，以每个半导体芯片为单位切割所述多层薄膜布线。
21.根据权利要求19的倒装片型半导体器件，还包括：
支肋部件由留在所述多层薄膜上没有安装所述半导体芯片的区域中的所述基衬底构成；
绝缘密封树脂设置在所述半导体芯片和所述支肋部件之间及所述半导体芯片和所述多层薄膜布线之间。
22.根据权利要求19的倒装片型半导体器件，还包括与所述多层薄膜布线的所述外部电极焊盘接合的焊料球。
23.根据权利要求19的倒装片型半导体器件，还包括与所述半导体芯片接合的用于冷却的散热器。
24.根据权利要求23的倒装片型半导体器件，其中所述散热器由选自由包含Cu、Al、W、Mo、Fe、Ni、Cr的材料和包含氧化铝、AlN、SiC和多铝红柱石的陶瓷材料构成的组。
25.根据权利要求23的倒装片型半导体器件，其中用导热粘合剂将所述散热器接合到所述半导体芯片上，所述导热粘合剂包含作为主成份的选自环氧树脂、硅树脂、聚酰亚胺树脂、聚烯烃树脂、氰酸酯树脂、酚醛树脂和柰树脂的树脂，还包含选自Ag、Pd、Cu、Al、Au、Mo、W、金刚石、氧化铝、AlN、多铝红柱石、BN和SiC的材料。
26.根据权利要求19的倒装片型半导体器件，其中所述多层薄膜布线是具有多层结构的布线层，所述多层结构是通过形成和布图绝缘树脂薄膜及形成和布图导电薄膜而形成的。
27.根据权利要求26的倒装片型半导体器件，其中所述绝缘树脂薄膜包含作为主成份的选自环氧树脂、硅树脂、聚酰亚胺树脂、聚烯烃树脂、氰酸酯树脂、酚醛树脂和柰树脂的树脂。
28.根据权利要求19的倒装片型半导体器件，其中所述多层薄膜布线包含：
形成的绝缘树脂薄膜以便覆盖所述内部电极焊盘，在与所述内部电极焊盘相一致的区域部分具有开口；
用于覆盖所述外部电极焊盘的端部的阻焊剂膜；
所述多层薄膜布线具有金属双层结构，包含所述内部电极焊盘、所述绝缘树脂薄膜、形成在所述绝缘树脂薄膜上并且通过所述开口与所述内部电极焊盘连接的所述外部电极焊盘和所述阻焊剂膜。
29.根据权利要求28的倒装片型半导体器件，其中所述多层薄膜布线具有52-266μm的总厚度。
30.根据权利要求19的倒装片型半导体器件，其中所述多层薄膜布线包含：
形成的第一绝缘树脂薄膜，以便覆盖所内部电极焊盘，具有与所述内部电极焊盘相一致的区域部分中的第一开口；
形成在所述第一绝缘树脂薄膜上并且通过所述第一开口与所述内部电极焊盘连接的布线部件；
形成的第二绝缘树脂薄膜，覆盖所述布线部件，具有与所述布线部件相一致的区域部分中的第二开口；和
用于覆盖所述外部电极焊盘端部的阻焊剂膜，
所述多层薄膜布线具有金属三层结构，包含：所述内部电极焊盘、所述第一绝缘树脂薄膜、所述布线部件、所述第二绝缘树脂薄膜、形成在所述第二绝缘树脂薄膜上并且通过所述第二开口与所述布线部件连接的所述外部电极焊盘和所述阻焊剂膜。
31.根据权利要求30的倒装片型半导体器件，其中所述多层薄膜布线具有77-396μm的总厚度。
32.根据权利要求19的倒装片型半导体器件，其中所述多层薄膜布线包含：
形成的第一绝缘树脂薄膜，覆盖所述内部电极焊盘，具有与所述内部电极焊盘相一致的区域部分中的第一开口；
形成在所述第一绝缘树脂薄膜上并且通过所述第一开口与所述内部电极焊盘连接的第一布线部件；
形成的第二绝缘树脂薄膜，覆盖所述第一布线部件，具有与所述第一布线部件相一致的区域部分中的第二开口；和
形成在所述第二绝缘树脂薄膜上并且通过所述第二开口与所述第一布线部件连接的第二布线部件；
形成的第三绝缘树脂薄膜，覆盖所述第二布线部件，具有与所述第二布线部件相一致的区域部分中的第三开口；
用于覆盖所述外部电极焊盘端部的阻焊剂膜，
所述多层薄膜布线具有金属四层结构，包含：所述内部电极焊盘、所述第一绝缘树脂薄膜、所述第一布线部件、所述第二绝缘树脂薄膜、所述第二布线部件、所述第三绝缘树脂薄膜、形成在所述第三绝缘树脂薄膜上并且通过所述第三开口与所述第二布线部件连接的所述外部电极焊盘和所述阻焊剂膜。
33.根据权利要求32的倒装片型半导体器件，其中所述多层薄膜布线具有102-526μm的总厚度。
34.根据权利要求19的倒装片型半导体器件，其中所述多层薄膜布线包含：
形成的第一绝缘树脂薄膜，覆盖所述内部电极焊盘，具有与所述内部电极焊盘相一致的区域部分中的第一开口；
形成在所述第一绝缘树脂薄膜上并且通过所述第一开口与所述内部电极焊盘连接的第一布线部件；
形成的第二绝缘树脂薄膜，覆盖所述第一布线部件，具有与所述第一布线部件相一致的区域部分中的第二开口；和
形成在所述第二绝缘树脂薄膜上并且通过所述第二开口与所述第一布线部件连接的第二布线部件；
形成的第三绝缘树脂薄膜，覆盖所述第二布线部件，具有与所述第二布线部件相一致的区域部分中的第三开口；
形成在所述第三绝缘树脂薄膜上并且通过所述第三开口与所述第二布线部件连接的第三布线部件；
形成的第四绝缘树脂薄膜，覆盖所述第三布线部件，具有与所述第三布线部件相一致的区域部分中的第四开口；
用于覆盖所述外部电极焊盘端部的阻焊剂膜，
所述多层薄膜布线具有金属五层结构，包含：所述内部电极焊盘、所述第一绝缘树脂薄膜、所述第一布线部件、所述第二绝缘树脂薄膜、所述第二布线部件、所述第三绝缘树脂薄膜、所述第三布线部件、所述第四绝缘树脂膜、形成在所述第四绝缘树脂薄膜上并且通过所述第四开口与所述第三布线部件连接的所述外部电极焊盘和所述阻焊剂膜。
35.根据权利要求34的倒装片型半导体器件，其中所述多层薄膜布线具有127-656μm的总厚度。
36.根据权利要求19的倒装片型半导体器件，其中所述多层薄膜布线包含：
形成的第一绝缘树脂薄膜，覆盖所述内部电极焊盘，具有与所述内部电极焊盘相一致的区域部分中的第一开口；
形成在所述第一绝缘树脂薄膜上并且通过所述第一开口与所述内部电极焊盘连接的第一布线部件；
形成的第二绝缘树脂薄膜，覆盖所述第一布线部件，具有与所述第一布线部件相一致的区域部分中的第二开口；和
形成在所述第二绝缘树脂薄膜上并且通过所述第二开口与所述第一布线部件连接的第二布线部件；
形成的第三绝缘树脂薄膜，覆盖所述第二布线部件，具有与所述第二布线部件相一致的区域部分中的第三开口；
形成在所述第三绝缘树脂薄膜上并且通过所述第三开口与所述第二布线部件连接的第三布线部件；
形成的第四绝缘树脂薄膜，覆盖所述第三布线部件，具有与所述第三布线部件相一致的区域部分中的第四开口；
形成在所述第四绝缘树脂薄膜上并且通过所述第四开口与所述第三布线部件连接的第四布线部件；
形成的第五绝缘树脂薄膜，覆盖所述第四布线部件，具有与所述第四布线部件相一致的区域部分中的第五开口；
用于覆盖所述外部电极焊盘端部的阻焊剂膜，
所述多层薄膜布线具有金属六层结构，包含：所述内部电极焊盘、所述第一绝缘树脂薄膜、所述第一布线部件、所述第二绝缘树脂薄膜、所述第二布线部件、所述第三绝缘树脂薄膜、所述第三布线部件、所述第四绝缘树脂膜、所述第四布线部件、所述第五绝缘树脂薄膜、形成在所述第五绝缘树脂薄膜上并且通过所述第五开口与所述第四布线部件连接的所述外部电极焊盘和所述阻焊剂膜。
37.根据权利要求36的倒装片型半导体器件，其中所述多层薄膜布线具有152-786μm的总厚度。
CNB031029442A 2002-01-24 2003-01-24 倒装片型半导体器件及其制造方法 Expired - Fee Related CN1269199C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002016234 2002-01-24
JP016234/2002 2002-01-24
JP2002343000A JP3908157B2 (ja) 2002-01-24 2002-11-26 フリップチップ型半導体装置の製造方法
JP343000/2002 2002-11-26

Publications (2)

Publication Number Publication Date
CN1434498A CN1434498A (zh) 2003-08-06
CN1269199C true CN1269199C (zh) 2006-08-09

Family

ID=26625630

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031029442A Expired - Fee Related CN1269199C (zh) 2002-01-24 2003-01-24 倒装片型半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US6696764B2 (zh)
JP (1) JP3908157B2 (zh)
KR (1) KR100551173B1 (zh)
CN (1) CN1269199C (zh)
TW (1) TW580743B (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3915630B2 (ja) * 2002-08-26 2007-05-16 日立電線株式会社 Ｔａｂテープ及びその製造方法並びにそれを用いた半導体装置
JP2004186265A (ja) * 2002-11-29 2004-07-02 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
US6969909B2 (en) * 2002-12-20 2005-11-29 Vlt, Inc. Flip chip FET device
JP2004216385A (ja) * 2003-01-09 2004-08-05 Hitachi Via Mechanics Ltd レーザ穴明け加工方法
TWI315094B (en) * 2003-04-25 2009-09-21 Advanced Semiconductor Eng Flip chip package
US6933173B2 (en) * 2003-05-30 2005-08-23 Texas Instruments Incorporated Method and system for flip chip packaging
KR20060025155A (ko) * 2003-06-06 2006-03-20 허니웰 인터내셔날 인코포레이티드 열적 상호접속 시스템, 그 제조 방법 및 사용법
TW200507131A (en) * 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
TWI224840B (en) * 2003-07-22 2004-12-01 Advanced Semiconductor Eng Method for fabricating flip chip ball grid array package
JP2005064104A (ja) * 2003-08-08 2005-03-10 Hitachi Cable Ltd 発光ダイオードアレイ
US6864165B1 (en) * 2003-09-15 2005-03-08 International Business Machines Corporation Method of fabricating integrated electronic chip with an interconnect device
US7615873B2 (en) * 2004-04-21 2009-11-10 International Rectifier Corporation Solder flow stops for semiconductor die substrates
US7411281B2 (en) * 2004-06-21 2008-08-12 Broadcom Corporation Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
JP4524585B2 (ja) * 2004-06-24 2010-08-18 ソニー株式会社 半導体装置および半導体装置の製造方法
JP4170266B2 (ja) * 2004-07-02 2008-10-22 日本特殊陶業株式会社 配線基板の製造方法
JP4613367B2 (ja) * 2004-08-30 2011-01-19 スパンション エルエルシー 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法
US7786591B2 (en) * 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
KR100688744B1 (ko) * 2004-11-15 2007-02-28 삼성전기주식회사 고밀도 인쇄회로기판 및 이의 제조방법
KR100674319B1 (ko) * 2004-12-02 2007-01-24 삼성전기주식회사 얇은 코어층을 갖는 인쇄회로기판 제조방법
JP5653144B2 (ja) * 2004-12-16 2015-01-14 新光電気工業株式会社 半導体パッケージの製造方法
CN100388447C (zh) * 2004-12-20 2008-05-14 全懋精密科技股份有限公司 半导体构装的芯片埋入基板结构及制法
TWI286807B (en) * 2005-04-26 2007-09-11 Phoenix Prec Technology Corp Carrying structure of electronic component
CN1937217B (zh) * 2005-09-22 2010-04-07 矽统科技股份有限公司 封装结构与其封装方法
JP2007103840A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 電子回路装置の製造方法
JP2007207872A (ja) * 2006-01-31 2007-08-16 Nec Electronics Corp 配線基板および半導体装置ならびにそれらの製造方法
US8829661B2 (en) * 2006-03-10 2014-09-09 Freescale Semiconductor, Inc. Warp compensated package and method
US7353591B2 (en) * 2006-04-18 2008-04-08 Kinsus Interconnect Technology Corp. Method of manufacturing coreless substrate
US9299634B2 (en) * 2006-05-16 2016-03-29 Broadcom Corporation Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (IC) using integrated interposer for IC packages
US9013035B2 (en) * 2006-06-20 2015-04-21 Broadcom Corporation Thermal improvement for hotspots on dies in integrated circuit packages
KR100851194B1 (ko) * 2006-08-24 2008-08-08 엘지이노텍 주식회사 발광 장치 및 그 제조방법, 백 라이트 장치
JP4636090B2 (ja) * 2008-01-31 2011-02-23 カシオ計算機株式会社 半導体装置およびその製造方法
JP4840373B2 (ja) * 2008-01-31 2011-12-21 カシオ計算機株式会社 半導体装置およびその製造方法
JP5172404B2 (ja) * 2008-03-13 2013-03-27 日本特殊陶業株式会社 多層配線基板の製造方法、及び多層配線基板の中間製品
JP4862871B2 (ja) * 2008-09-18 2012-01-25 株式会社デンソー 半導体装置
US8067266B2 (en) * 2009-12-23 2011-11-29 Intel Corporation Methods for the fabrication of microelectronic device substrates by attaching two cores together during fabrication
JP5589598B2 (ja) * 2010-06-22 2014-09-17 富士通株式会社 半導体装置の製造方法
US8575755B1 (en) 2010-10-19 2013-11-05 Maxim Integrated Products, Inc. Semiconductor device having mode of operation defined by inner bump assembly connection
US20120188721A1 (en) * 2011-01-21 2012-07-26 Nxp B.V. Non-metal stiffener ring for fcbga
US8945329B2 (en) * 2011-06-24 2015-02-03 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8440503B1 (en) * 2011-11-16 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for performing reflow in bonding processes
JP5729290B2 (ja) 2011-12-16 2015-06-03 富士通株式会社 半導体装置の製造方法、電子装置の製造方法及び基板
DE102012207598A1 (de) * 2012-05-08 2013-11-14 Continental Automotive Gmbh Verfahren zum elektrischen Kontaktieren eines elektronischen Bauelements als Stapel und elektronisches Bauelement mit einer Kontaktierungsstruktur
KR20150023540A (ko) 2012-07-03 2015-03-05 엘리먼트 씩스 테크놀로지스 유에스 코포레이션 반도체-온-다이아몬드 웨이퍼용 핸들 및 제조 방법
US8853002B2 (en) 2013-01-04 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for metal bump die assembly
US8941224B2 (en) * 2013-03-29 2015-01-27 Kinsus Interconnect Technology Corp. Package structure of a chip and a substrate
US9209149B2 (en) 2013-11-14 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace structures with high assembly yield
JP6680712B2 (ja) * 2017-03-10 2020-04-15 キオクシア株式会社 半導体装置
US10586751B2 (en) * 2017-08-03 2020-03-10 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
CN117174584A (zh) * 2023-11-01 2023-12-05 合肥晶合集成电路股份有限公司 一种半导体结构的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5616958A (en) * 1995-01-25 1997-04-01 International Business Machines Corporation Electronic package
WO1998020533A2 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Method for using photoabsorptive coatings to enhance both blind and through micro-via entrance quality
JP3832102B2 (ja) * 1998-08-10 2006-10-11 ソニー株式会社 半導体装置の製造方法
JP2000323620A (ja) 1999-05-11 2000-11-24 Sumitomo Bakelite Co Ltd 半導体搭載用基板とその製造方法及び半導体チップの実装方法
JP4250844B2 (ja) 2000-01-21 2009-04-08 Ｊｓｒ株式会社 半導体装置
JP3677429B2 (ja) * 2000-03-09 2005-08-03 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
US6528892B2 (en) * 2001-06-05 2003-03-04 International Business Machines Corporation Land grid array stiffener use with flexible chip carriers

Also Published As

Publication number Publication date
JP2003289120A (ja) 2003-10-10
TW200302529A (en) 2003-08-01
KR20030064635A (ko) 2003-08-02
KR100551173B1 (ko) 2006-02-13
US20030137057A1 (en) 2003-07-24
TW580743B (en) 2004-03-21
JP3908157B2 (ja) 2007-04-25
CN1434498A (zh) 2003-08-06
US6696764B2 (en) 2004-02-24

Similar Documents

Publication Publication Date Title
CN1269199C (zh) 倒装片型半导体器件及其制造方法
CN1270364C (zh) 半导体器件及其制造方法
CN1197137C (zh) 半导体装置和制造半导体设备的方法
CN1716587A (zh) 内插器及其制造方法以及使用该内插器的半导体器件
CN1189068C (zh) 多层印刷电路板及其制造方法
CN1503359A (zh) 电子元件封装结构及制造该电子元件封装结构的方法
CN1520611A (zh) 制造无引线的多模具承载体用的结构和方法
CN1946270A (zh) 印制线路板、多层印制线路板及其制造方法
CN1491439A (zh) 多芯片电路模块及其制造方法
US20070155057A1 (en) Thermally enhanced coreless thin substrate with embedded chip and method for manufacturing the same
CN1230894C (zh) 半导体封装及其制造方法
CN1835654A (zh) 配线基板及其制造方法
CN1750737A (zh) 其上安装有芯片封装模块的印刷电路板及其制造方法
CN1929123A (zh) 多层配线基板及其制造方法
CN1753177A (zh) 功率半导体模块及其制造方法
CN1797758A (zh) 具有半－刻蚀键合焊盘和切割电镀线的bga封装及其制造方法
CN1771767A (zh) 制造电子模块的方法以及电子模块
CN1672473A (zh) 制造有内置器件的基板的方法、有内置器件的基板、制造印刷电路板的方法和印刷电路板
KR20010089209A (ko) 플립 칩형 반도체 장치 및 플립 칩형 반도체 장치 제조 방법
JP2010267948A (ja) コアレス・パッケージ基板およびその製造方法
CN1976015A (zh) 半导体器件及其制造方法和半导体晶片
JP6027001B2 (ja) 放熱回路基板
CN1677665A (zh) 电路装置及其制造方法
JP2006287126A (ja) Ｌｅｄランプ、およびそのユニット板の製造方法
CN1758431A (zh) 晶背上具有整合散热座的晶圆级封装以及晶片的散热方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060809

Termination date: 20140124