JP3832102B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3832102B2 JP3832102B2 JP22620198A JP22620198A JP3832102B2 JP 3832102 B2 JP3832102 B2 JP 3832102B2 JP 22620198 A JP22620198 A JP 22620198A JP 22620198 A JP22620198 A JP 22620198A JP 3832102 B2 JP3832102 B2 JP 3832102B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesive layer
- paste
- semiconductor chip
- heat sink
- thermoplastic film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73269—Layer and TAB connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に半導体チップが接着層を介して放熱板上に接着されている半導体装置の製造方法に関する。
【０００２】
【従来の技術】
昨今、民生用機器の小型軽薄化の要求から、半導体装置の１チップ化や高密度実装化が求められるようになり、半導体装置の多ピン化に対応して、外部接続端子を２次元エリア状に配置したボールグリッドアレイ（Ball Grid Array ；以下、「ＢＧＡ」という）やランドグリッドアレイ（Land Grid Array ；以下、「ＬＧＡ」という）等のエリアアレイパッケージが提案され、実用化されている。
【０００３】
以下、従来のエリアアレイパッケージとして、インターコネクション技術にＴＡＢ（Tape Automated Bonding）を用いるテープＢＧＡ（Tape-BGA；以下、「Ｔ−ＢＧＡ」という）を、図２を用いて説明する。
例えば銅材からなる放熱板４０上に、ペースト系接着層４２を介して、半導体チップ４４が接着されている。そして、この半導体チップ４４の表面には、多数の電極パッド４６が形成されている。
また、半導体チップ４４の周囲の放熱板４０上には、接着層４８を介して、スティフナー５０が接着されている。そして、このスティフナー５０上には、接着層５２を介して、先端がボール形状をなす多数の外部接続端子５４がアレイ状に分散配置されている。
【０００４】
また、これら多数の外部接続端子５４は、それぞれインナーリード５６を介して、半導体チップ４４表面の電極パッド４６に接続されている。そして、これら多数の外部接続端子５４は、そのボール形状の先端部を除き、絶縁フィルム５８によって覆われ、互いに安定的に絶縁されている。こうして、外部接続端子５４、インナーリード５６、及び絶縁フィルム５８から、半導体チップ４４の電極パッド４６を外部に接続するための配線パターン６０が構成されている。
また、放熱板４０上にペースト系接着層４２を介して接着されている半導体チップ４４とその電極パッド４６に接続しているインナーリード５６は、封止樹脂６２によって覆われ、いわゆる樹脂封止されている。
【０００５】
このように従来のＴ−ＢＧＡにおいては、半導体チップ４４の周囲を囲むスティフナー５０上に多数の外部接続端子５４がアレイ状に分散配置されていることから、多ピンを有する半導体装置の外部接続端子５４のピッチが、例えば１．０ｍｍや１．２７ｍｍ等の比較的大きなピッチであっても、Ｔ−ＢＧＡのパッケージサイズを小さ目に抑制することが可能になり、パッケージの高密度実装化を図る上で有効である。
また、ペースト系接着層４２を介して半導体チップ４４と放熱板４０が直接に接着されているため、動作時の半導体素子からの発熱を容易に放散することができ、低熱抵抗のパッケージとしても有効である。
【０００６】
【発明が解決しようとする課題】
しかし、上記従来のＴ−ＢＧＡにおいては、半導体チップ４４の熱膨張係数がおよそ３ｐｐｍ／℃であり、銅材からなる放熱板４０の熱膨張係数がおよそ１７ｐｐｍ／℃であり、両者の間には大幅に差異があるため、例えばＴ−ＢＧＡの温度を周期的に変動させる温度サイクル試験（Thermal Cycle Test；以下、「Ｔ／Ｃテスト」という）を行うと、半導体チップ４４と放熱板４０と間に介在するペースト系接着層４２に応力集中が生じるため、このペースト系接着層４２の接着強度が低下して、その端部に亀裂や剥離が生じることがある。
【０００７】
このため、組立直後の初期状態においては、優れた熱放散性を有しているものの、Ｔ／Ｃテスト後においては、応力集中が生じたペースト系接着層４２の接着強度が低下して、半導体チップ４４と放熱板４０との良好な接触状態が損なわれるため、熱放散性の著しい低下が生じ、耐久性の点における信頼性が低下するという問題があった。
【０００８】
なお、この問題は、Ｔ−ＢＧＡの場合に限らず、半導体チップと銅系の放熱板や銅系のダイパッドとの間に接着層を介在させている半導体装置においては一般的に生じている。
【０００９】
そこで本発明は、上記問題点を鑑みてなされたものであり、半導体チップが接着層を介して放熱板上に接着されている半導体装置において、接着層に生じる応力集中を緩和して熱放散性を維持し、耐久性の点において高い信頼性をもつ半導体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明者は、上記課題を解決するため、異種被着体間の接着時にそれら素材の熱膨張係数差に起因して接着層に生じる応力集中を低減させることを鋭意検討した。
一般に、互いに熱膨張係数の異なる半導体チップと放熱板との間に介在させる接着層に応力集中が生じることを緩和させるには、接着層の厚みを十分に厚くする必要がある。しかし、このことを従来のペースト系接着層を用いて実現しようとすると、ペースト系接着層の単層だけでは十分な厚さの接着層を均一性よく形成することが困難であった。
【００１１】
そこで、接着層に生じる応力集中を緩和させるのに必要十分な厚さを均一性よく確保するために、ペースト系接着層の代わりに、熱可塑性フィルム接着層を用いてみた。この場合、必要十分な厚さを均一に形成することは容易に達成されるものの、この熱可塑性フィルム接着層を固い材質の半導体チップと放熱板との間に挟んで加圧し接着すると、半導体チップ及び放熱板と熱可塑性フィルム接着層との少なくとも一方の間に気泡が巻き込まれてしまう。即ち、半導体チップ又は放熱板上に熱可塑性フィルム接着層を貼り付ける際には気泡の巻き込みを生じないが、この半導体チップ又は放熱板上に貼り付けた熱可塑性フィルム接着層に放熱板又は半導体チップを圧着する際には、気泡の巻き込みを回避することが極めて困難であった。そして、この気泡の存在が接着層の接着強度の低下や熱放散性の低下の原因となった。
【００１２】
こうして、応力集中を緩和させるのに必要十分な厚さの接着層を均一に形成すると共に、その接着層の接着強度の低下や熱放散性の低下の原因となる気泡の巻き込みを防止することが可能な接着層を実現すべく、実験を繰り返した。その結果、以下の本発明に係る半導体装置の製造方法を想到するに至った。
【００１３】
即ち、請求項１に係る半導体装置の製造方法は、半導体チップの裏面にペースト系接着層を塗布する工程と、放熱板上に熱可塑性フィルム接着層を貼り付ける工程と、半導体チップの裏面に塗布したペースト系接着層と放熱板上に貼り付けた熱可塑性フィルム接着層とを加熱圧着する工程とを有することを特徴とする。
このように請求項１に係る半導体装置の製造方法においては、半導体チップの裏面に塗布したペースト系接着層と放熱板上に貼り付けた熱可塑性フィルム接着層とを加熱圧着することにより、熱可塑性フィルム接着層とペースト系接着層との２層構造からなる必要十分な厚さの接着層が均一に形成される。しかも、この場合、熱可塑性フィルム接着層は放熱板上に貼り付けられた後、その露出面において軟らかい材質のペースト系接着層と加熱圧着されるため、固い材質の半導体チップと放熱板との間に直に挟んで圧着される場合と異なり、接着層の接着強度の低下や熱放散性の低下の原因となる気泡を巻き込むことが防止される。
【００１４】
また、請求項２に係る半導体装置の製造方法は、放熱板上に熱可塑性フィルム接着層を貼り付ける工程と、この熱可塑性フィルム接着層上にペースト系接着層を塗布する工程と、このペースト系接着層上に半導体チップを圧着する工程とを有することを特徴とする。
このように請求項２に係る半導体装置の製造方法においては、放熱板上に貼り付けた熱可塑性フィルム接着層上にペースト系接着層を塗布することにより、熱可塑性フィルム接着層とペースト系接着層との２層構造からなる必要十分な厚さの接着層が均一に形成される。しかも、この場合、熱可塑性フィルム接着層は放熱板上に貼り付けられた後、その露出面に軟らかい材質のペースト系接着層が塗布されるため、固い材質の半導体チップと放熱板との間に直に挟んで圧着される場合と異なり、接着層の接着強度の低下や熱放散性の低下の原因となる気泡を巻き込むことが防止される。
【００１５】
熱可塑性フィルム接着層とペースト系接着層との合計の厚みが５０μｍより薄い場合には、熱放散性の効果は向上するものの、２層構造の接着層への応力集中を抑制する効果が小さくなってしまい、例えばＴ／Ｃテスト後においては半導体チップと放熱板との良好な接触状態が損なわれ、熱放散性の著しい低下が生じるため、耐久性の点における信頼性が低下する。他方、熱可塑性フィルム接着層とペースト系接着層との合計の厚みが１５０μｍより厚い場合には、２層構造の接着層への応力集中を抑制する効果は改善されるものの、熱放散性の効果が低下してしまう。従って、２層構造の接着層における熱放散性の効果を向上させつつ、その応力集中抑制効果を改善するためには、熱可塑性フィルム接着層とペースト系接着層との合計の厚みが５０〜１５０μｍであることが好適である。
【００１６】
なお、合計の厚みが５０〜１５０μｍである２層構造の接着層のうち、熱可塑性フィルム接着層の厚みとしては、２０〜１００μｍの範囲が適当であり、ペースト系接着層の厚みとしては、１０〜７０μｍの範囲が適当である。
【００２３】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の実施の形態を説明する。
図１は本発明の製造方法に係るＴ−ＢＧＡを示す概略断面図である。
例えば銅材からなる放熱板１０上に、厚さ５０μｍの熱可塑性フィルム接着層１２ａと厚さ３０μｍのペースト系接着層１２ｂとの２層構造からなる合計厚さ８０μｍの接着層１２を介して、半導体チップ１４が接着されている。そして、この半導体チップ１４の表面には、多数の電極パッド１６が形成されている。
なお、ここで、熱可塑性フィルム接着層１２ａの材質としては、例えばブタジエンゴム変成したポリオレフィン系接着樹脂にアルミナ微粒子を混入させたものを用い、ペースト系接着層１２ｂの材質としては、例えばシリコーンゴム変成したエポキシ系接着樹脂に銀粉が練り込まれているものを用いる。
【００２４】
また、半導体チップ１４の周囲の放熱板１０上には、接着層１８を介して、スティフナー２０が接着されている。そして、このスティフナー２０上には、接着層２２を介して、先端がボール形状をなす多数の外部接続端子２４がアレイ状に分散配置されている。
【００２５】
また、これら多数の外部接続端子２４は、それぞれインナーリード２６を介して、半導体チップ１４表面の電極パッド１６に接続されている。そして、これら多数の外部接続端子２４は、そのボール形状の先端部を除き、絶縁フィルム２８によって覆われ、互いに安定的に絶縁されている。こうして、先端がボール形状をなす多数の外部接続端子２４、これらの外部接続端子２４にそれぞれ接続されたインナーリード２６、及びこれらの外部接続端子２４をそのボール形状の先端部を除いて覆っている絶縁フィルム２８から、半導体チップ１４の電極パッド１６を外部に接続するための配線パターン３０が構成されている。
【００２６】
また、放熱板１０上に熱可塑性フィルム接着層１２ａとペースト系接着層１２ｂとの２層構造からなる接着層１２を介して接着されている半導体チップ１４とその電極パッド１６に接続しているインナーリード２６は、封止樹脂３２によって覆われ、樹脂封止されている。
【００２７】
次に、図１に示すＴ−ＢＧＡの第１の製造方法を説明する。
先ず、先端がボール形状をなす多数の外部接続端子２４と、これらの外部接続端子２４にそれぞれ接続されたインナーリード２６と、これらの外部接続端子２４をそのボール形状の先端部を除いて覆っている絶縁フィルム２８とから構成される配線パターン３０を、接着層２２を介して、スティフナー２０上に加熱圧着する。こうして、スティフナー２０上に、先端がボール形状をなす多数の外部接続端子２４をアレイ状に分散配置する。
【００２８】
次いで、銅材からなる放熱板１０上の所定の位置に、熱可塑性フィルム接着層１２ａとペースト系接着層１２ｂとの２層構造からなる接着層１２を介して、半導体チップ１４を接着する。この場合に、２つの方法がある。
その一の方法は、半導体チップ１４の裏面に、厚さ３０μｍのシリコーンゴム変成したエポキシ系接着樹脂からなるペースト系接着層１２ｂを塗布する。また、放熱板１０上の所定の位置に、厚さ５０μｍのブタジエンゴム変成したポリオレフィン系接着樹脂からなる熱可塑性フィルム接着層１２ａを貼り付ける。続いて、半導体チップ１４の裏面に塗布したペースト系接着層１２ｂと放熱板１０上に貼り付けた熱可塑性フィルム接着層１２ａとを加熱圧着する。
【００２９】
他の方法は、放熱板１０上の所定の位置に、厚さ５０μｍのブタジエンゴム変成したポリオレフィン系接着樹脂からなる熱可塑性フィルム接着層１２ａを貼り付ける。続いて、この熱可塑性フィルム接着層１２ａ上に、厚さ３０μｍのシリコーンゴム変成したエポキシ系接着樹脂からなるペースト系接着層１２ｂを塗布する。更にその後、このペースト系接着層１２ｂ上に、半導体チップ１４を圧着する。
【００３０】
次いで、配線パターン３０が圧着されているスティフナー２０を、半導体チップ１４の周囲の放熱板１０上に位置合わせした後、接着層１８を介して、接着する。続いて、インナーリードボンディングにより、配線パターン３０のインナーリード２６を半導体チップ１４表面の電極パッド１６に接続する。こうして、半導体チップ１４表面の電極パッド１６をインナーリード２６を介して外部接続端子２４に接続する。
次いで、放熱板１０上に熱可塑性フィルム接着層１２ａとペースト系接着層１２ｂとの２層構造からなる接着層１２を介して接着されている半導体チップ１４とその電極パッド１６に接続しているインナーリード２６を封止樹脂３２によって覆う樹脂封止を行う。こうして、図１に示すＴ−ＢＧＡを作製する。
【００３１】
次に、図１に示すＴ−ＢＧＡの第２の製造方法を説明する。
先ず、先端がボール形状をなす多数の外部接続端子２４と、これらの外部接続端子２４にそれぞれ接続されたインナーリード２６と、これらの外部接続端子２４をそのボール形状の先端部を除いて覆っている絶縁フィルム２８とから構成される配線パターン３０を、接着層２２を介して、スティフナー２０上に加熱圧着する。こうして、スティフナー２０上に、先端がボール形状をなす多数の外部接続端子２４をアレイ状に分散配置する。
【００３２】
次いで、インナーリードボンディングにより、スティフナー２０に圧着されている配線パターン３０のインナーリード２６を半導体チップ１４表面の電極パッド１６に接続する。こうして、半導体チップ１４表面の電極パッド１６をインナーリード２６を介して外部接続端子２４に接続する。
【００３３】
次いで、銅材からなる放熱板１０上の所定の位置に、熱可塑性フィルム接着層１２ａとペースト系接着層１２ｂとの２層構造からなる接着層１２を介して、半導体チップ１４を接着すると同時に、この半導体チップ１４の周囲の放熱板１０上に、接着層１８を介して、スティフナー２０を接着する。この場合にも、２つの方法がある。
【００３４】
その一の方法は、半導体チップ１４の裏面に、厚さ３０μｍのシリコーンゴム変成したエポキシ系接着樹脂からなるペースト系接着層１２ｂを塗布する。また、放熱板１０上の半導体チップ１４搭載予定位置に、厚さ５０μｍのブタジエンゴム変成したポリオレフィン系接着樹脂からなる熱可塑性フィルム接着層１２ａを貼り付けると共に、半導体チップ１４搭載予定位置の周囲の放熱板１０上に、接着層１８を塗布する。続いて、半導体チップ１４の裏面に塗布したペースト系接着層１２ｂと放熱板１０上に貼り付けた熱可塑性フィルム接着層１２ａとを加熱圧着すると共に、放熱板１０上に塗布した接着層１８上にスティフナー２０を圧着する。
【００３５】
他の方法は、放熱板１０上の半導体チップ１４搭載予定位置に、厚さ５０μｍのブタジエンゴム変成したポリオレフィン系接着樹脂からなる熱可塑性フィルム接着層１２ａを貼り付ける。続いて、この熱可塑性フィルム接着層１２ａ上に、厚さ３０μｍのシリコーンゴム変成したエポキシ系接着樹脂からなるペースト系接着層１２ｂを塗布する。また、半導体チップ１４搭載予定位置の周囲の放熱板１０上に、接着層１８を塗布する。その後、熱可塑性フィルム接着層１２ａ上に塗布したペースト系接着層１２ｂ上に、半導体チップ１４を圧着すると共に、放熱板１０上に塗布した接着層１８上に、スティフナー２０を圧着する。
【００３６】
次いで、放熱板１０上に熱可塑性フィルム接着層１２ａとペースト系接着層１２ｂとの２層構造からなる接着層１２を介して接着されている半導体チップ１４とその電極パッド１６に接続しているインナーリード２６を封止樹脂３２によって覆う樹脂封止を行う。こうして、図１に示すＴ−ＢＧＡを作製する。
【００３７】
次に、図１の本実施形態に係るＴ−ＢＧＡについて、本発明者が行ったＴ／Ｃテストの結果を説明する。
なお、このＴ／Ｃテストにおいては、その高温側の温度を１２５℃に設定し、低温側の温度を−５５℃に設定した。また、温度サイクルの繰り返し数は、２００回、４００回、６００回、１０００回の４種類とした。そして、図１に示すＴ−ＢＧＡを１０個作成し、これら１０個のＴ−ＢＧＡを試験体として用いた。なお、比較のため、上記図２に示す従来のＴ−ＢＧＡを１０個作成し、これら１０個のＴ−ＢＧＡについても同様のＴ／Ｃテストを行った。
このＴ／Ｃテストにおいて、図１の本実施形態に係るＴ−ＢＧＡの熱可塑性フィルム接着層１２ａとペースト系接着層１２ｂとの２層構造からなる接着層１２に発生した不良個数及び上記図２に示す従来のＴ−ＢＧＡのペースト系接着層４２に発生した不良個数を、次の表１にそれぞれ示す。
【００３８】
【表１】
【００３９】
この表１に示されるＴ／Ｃテストの結果から明らかなように、図１の本実施形態に係るＴ−ＢＧＡについては、繰り返し数１０００回の温度サイクル後においても、その熱可塑性フィルム接着層１２ａとペースト系接着層１２ｂとの２層構造からなる接着層１２に亀裂や剥離の不良が発生したものは０個、即ち全く不良が発生しなかった。
これに対して、上記図２に示す従来のＴ−ＢＧＡについては、繰り返し数２００回の温度サイクル後においては不良が発生しないものの、繰り返し数４００回の温度サイクル後においては２個の不良が発生し、繰り返し数６００回の温度サイクル後においては１０個の不良が発生、即ち全ての試験体が不良となった。
【００４０】
以上のように本実施形態によれば、半導体チップ１４の裏面に塗布した厚さ３０μｍの軟らかい材質のペースト系接着層１２ｂと放熱板１０上に貼り付けた厚さ５０μｍの熱可塑性フィルム接着層１２ａとを加熱圧着することにより、或いはまた、放熱板１０上に貼り付けた厚さ５０μｍの熱可塑性フィルム接着層１２ａ上に厚さ３０μｍの軟らかい材質のペースト系接着層１２ｂを塗布した後にこのペースト系接着層１２ｂ上に半導体チップ１４を圧着することにより、全体として厚さ８０μｍの必要十分な厚さをもつ２層構造の接着層１２を均一に形成することができると共に、その接着層の接着強度の低下や熱放散性の低下の原因となる気泡の巻き込みを防止することができるため、２層構造の接着層１２に生じる応力集中を緩和して熱放散性を維持し、耐久性の点において高い信頼性を得ることができる。
【００４１】
なお、ここで、熱可塑性フィルム接着層１２ａとペースト系接着層１２ｂとの２層構造からなる接着層１２の合計厚さが８０μｍとなっているが、この２層構造の接着層１２の合計厚さはこの数値に限定されるものではなく、例えば５０〜１５０μｍの範囲内であれば、２層構造の接着層１２における熱放散性の効果を維持しつつ、その応力集中抑制効果を改善することができる。
【００４２】
また、熱可塑性フィルム接着層１２ａの材質として、ブタジエンゴム変成したポリオレフィン系接着樹脂を用いていることにより、弾性率がより小さくて柔らかいフィルム状の熱可塑性樹脂が接着層を構成することになるため、より薄い厚さで大きな応力集中緩和効果を発揮することができる。また、このブタジエンゴム変成したポリオレフィン系接着樹脂にはアルミナ微粒子が混入されていることにより、熱伝導性が向上し、熱放散性を更に改善することができる。
【００４３】
なお、ここで、熱可塑性フィルム接着層１２ａの材質として、ポリオレフィン系接着樹脂の熱可塑性樹脂を用いているが、これに限定されることなく、例えばポリイミド等の熱可塑性樹脂を用いてもよい。また、この熱可塑性樹脂をブタジエンゴムによって変成しているが、例えばシリコーンゴムやウレタンゴムやアクリル系ゴム等によって変成又はブレンドしてもよい。更に、アルミナ微粒子を混入する代わりに、シリカ、窒素酸化物等のセラミック微粒子、又は銀粉、アルミニウム粉等の金属粉を混入してもよい。
また、ペースト系接着層１２ｂの材質として、銀粉が練り込まれたエポキシ系接着樹脂を用いていることにより、ペースト系接着層１２ｂの接着強度かつ、熱伝導性を向上することができる。また、このエポキシ系接着樹脂がシリコーンゴムによって変成されていることにより、弾性率がより小さくなるため、より薄い厚さで大きな応力集中緩和効果を発揮することができる。
【００４４】
なお、ここで、ペースト系接着層１２ｂの材質として、銀粉が練り込まれたエポキシ系接着樹脂を用いているが、これに限定されることなく、例えばエポキシ系接着樹脂の代わりにシリコーン系接着樹脂を用いてもよい。また、銀粉を練り込む代わりに、シリカ粉またはアルミナ粉等の微粉充填剤を練り込んでもよい。また、エポキシ系接着樹脂をシリコーンゴムによって変成しているが、例えばブタジエンゴムやウレタンゴムやアクリル系ゴム等によって変成又はブレンドしてもよい。
【００４５】
【発明の効果】
以上、詳細に説明した通り、本発明に係る半導体装置の製造方法によれば、次のような効果を奏することができる。
【００５１】
即ち、請求項１に係る半導体装置の製造方法によれば、半導体チップの裏面に塗布したペースト系接着層と放熱板上に貼り付けた熱可塑性フィルム接着層とを加熱圧着することにより、熱可塑性フィルム接着層とペースト系接着層との２層構造からなる必要十分な厚さの接着層を均一に形成することができると共に、熱可塑性フィルム接着層は放熱板上に貼り付けられた後、軟らかい材質のペースト系接着層と加熱圧着されるため、接着層の接着強度の低下や熱放散性の低下の原因となる気泡を巻き込むことを防止することができる。
【００５２】
また、請求項２に係る半導体装置の製造方法によれば、放熱板上に貼り付けた熱可塑性フィルム接着層上にペースト系接着層を塗布することにより、熱可塑性フィルム接着層とペースト系接着層との２層構造からなる必要十分な厚さの接着層を均一に形成することができると共に、熱可塑性フィルム接着層は放熱板上に貼り付けられた後、その露出面に軟らかい材質のペースト系接着層が塗布されるため、接着層の接着強度の低下や熱放散性の低下の原因となる気泡を巻き込むことを防止することができる。
【図面の簡単な説明】
【図１】 本発明の製造方法に係るＴ−ＢＧＡを示す概略断面図である。
【図２】従来のＴ−ＢＧＡを示す概略断面図である。
【符号の説明】
１０…放熱板、１２ａ…熱可塑性フィルム接着層、１２ｂ…ペースト系接着層、１２…２層構造の接着層、１４…半導体チップ、１６…電極パッド、１８…接着層、２０…スティフナー、２２…接着層、２４…外部接続端子、２６…インナーリード、２８…絶縁フィルム、３０…配線パターン、３２…封止樹脂、４０…放熱板、４２…ペースト系接着層、４４…半導体チップ、４６…電極パッド、４８…接着層、５０…スティフナー、５２…接着層、５４…外部接続端子、５６…インナーリード、５８…絶縁フィルム、６０…配線パターン、６２…封止樹脂
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に半導体チップが接着層を介して放熱板上に接着されている半導体装置の製造方法に関する。
【０００２】
【従来の技術】
昨今、民生用機器の小型軽薄化の要求から、半導体装置の１チップ化や高密度実装化が求められるようになり、半導体装置の多ピン化に対応して、外部接続端子を２次元エリア状に配置したボールグリッドアレイ（Ball Grid Array ；以下、「ＢＧＡ」という）やランドグリッドアレイ（Land Grid Array ；以下、「ＬＧＡ」という）等のエリアアレイパッケージが提案され、実用化されている。
【０００３】
以下、従来のエリアアレイパッケージとして、インターコネクション技術にＴＡＢ（Tape Automated Bonding）を用いるテープＢＧＡ（Tape-BGA；以下、「Ｔ−ＢＧＡ」という）を、図２を用いて説明する。
例えば銅材からなる放熱板４０上に、ペースト系接着層４２を介して、半導体チップ４４が接着されている。そして、この半導体チップ４４の表面には、多数の電極パッド４６が形成されている。
また、半導体チップ４４の周囲の放熱板４０上には、接着層４８を介して、スティフナー５０が接着されている。そして、このスティフナー５０上には、接着層５２を介して、先端がボール形状をなす多数の外部接続端子５４がアレイ状に分散配置されている。
【０００４】
また、これら多数の外部接続端子５４は、それぞれインナーリード５６を介して、半導体チップ４４表面の電極パッド４６に接続されている。そして、これら多数の外部接続端子５４は、そのボール形状の先端部を除き、絶縁フィルム５８によって覆われ、互いに安定的に絶縁されている。こうして、外部接続端子５４、インナーリード５６、及び絶縁フィルム５８から、半導体チップ４４の電極パッド４６を外部に接続するための配線パターン６０が構成されている。
また、放熱板４０上にペースト系接着層４２を介して接着されている半導体チップ４４とその電極パッド４６に接続しているインナーリード５６は、封止樹脂６２によって覆われ、いわゆる樹脂封止されている。
【０００５】
このように従来のＴ−ＢＧＡにおいては、半導体チップ４４の周囲を囲むスティフナー５０上に多数の外部接続端子５４がアレイ状に分散配置されていることから、多ピンを有する半導体装置の外部接続端子５４のピッチが、例えば１．０ｍｍや１．２７ｍｍ等の比較的大きなピッチであっても、Ｔ−ＢＧＡのパッケージサイズを小さ目に抑制することが可能になり、パッケージの高密度実装化を図る上で有効である。
また、ペースト系接着層４２を介して半導体チップ４４と放熱板４０が直接に接着されているため、動作時の半導体素子からの発熱を容易に放散することができ、低熱抵抗のパッケージとしても有効である。
【０００６】
【発明が解決しようとする課題】
しかし、上記従来のＴ−ＢＧＡにおいては、半導体チップ４４の熱膨張係数がおよそ３ｐｐｍ／℃であり、銅材からなる放熱板４０の熱膨張係数がおよそ１７ｐｐｍ／℃であり、両者の間には大幅に差異があるため、例えばＴ−ＢＧＡの温度を周期的に変動させる温度サイクル試験（Thermal Cycle Test；以下、「Ｔ／Ｃテスト」という）を行うと、半導体チップ４４と放熱板４０と間に介在するペースト系接着層４２に応力集中が生じるため、このペースト系接着層４２の接着強度が低下して、その端部に亀裂や剥離が生じることがある。
【０００７】
このため、組立直後の初期状態においては、優れた熱放散性を有しているものの、Ｔ／Ｃテスト後においては、応力集中が生じたペースト系接着層４２の接着強度が低下して、半導体チップ４４と放熱板４０との良好な接触状態が損なわれるため、熱放散性の著しい低下が生じ、耐久性の点における信頼性が低下するという問題があった。
【０００８】
なお、この問題は、Ｔ−ＢＧＡの場合に限らず、半導体チップと銅系の放熱板や銅系のダイパッドとの間に接着層を介在させている半導体装置においては一般的に生じている。
【０００９】
そこで本発明は、上記問題点を鑑みてなされたものであり、半導体チップが接着層を介して放熱板上に接着されている半導体装置において、接着層に生じる応力集中を緩和して熱放散性を維持し、耐久性の点において高い信頼性をもつ半導体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明者は、上記課題を解決するため、異種被着体間の接着時にそれら素材の熱膨張係数差に起因して接着層に生じる応力集中を低減させることを鋭意検討した。
一般に、互いに熱膨張係数の異なる半導体チップと放熱板との間に介在させる接着層に応力集中が生じることを緩和させるには、接着層の厚みを十分に厚くする必要がある。しかし、このことを従来のペースト系接着層を用いて実現しようとすると、ペースト系接着層の単層だけでは十分な厚さの接着層を均一性よく形成することが困難であった。
【００１１】
そこで、接着層に生じる応力集中を緩和させるのに必要十分な厚さを均一性よく確保するために、ペースト系接着層の代わりに、熱可塑性フィルム接着層を用いてみた。この場合、必要十分な厚さを均一に形成することは容易に達成されるものの、この熱可塑性フィルム接着層を固い材質の半導体チップと放熱板との間に挟んで加圧し接着すると、半導体チップ及び放熱板と熱可塑性フィルム接着層との少なくとも一方の間に気泡が巻き込まれてしまう。即ち、半導体チップ又は放熱板上に熱可塑性フィルム接着層を貼り付ける際には気泡の巻き込みを生じないが、この半導体チップ又は放熱板上に貼り付けた熱可塑性フィルム接着層に放熱板又は半導体チップを圧着する際には、気泡の巻き込みを回避することが極めて困難であった。そして、この気泡の存在が接着層の接着強度の低下や熱放散性の低下の原因となった。
【００１２】
こうして、応力集中を緩和させるのに必要十分な厚さの接着層を均一に形成すると共に、その接着層の接着強度の低下や熱放散性の低下の原因となる気泡の巻き込みを防止することが可能な接着層を実現すべく、実験を繰り返した。その結果、以下の本発明に係る半導体装置の製造方法を想到するに至った。
【００１３】
即ち、請求項１に係る半導体装置の製造方法は、半導体チップの裏面にペースト系接着層を塗布する工程と、放熱板上に熱可塑性フィルム接着層を貼り付ける工程と、半導体チップの裏面に塗布したペースト系接着層と放熱板上に貼り付けた熱可塑性フィルム接着層とを加熱圧着する工程とを有することを特徴とする。
このように請求項１に係る半導体装置の製造方法においては、半導体チップの裏面に塗布したペースト系接着層と放熱板上に貼り付けた熱可塑性フィルム接着層とを加熱圧着することにより、熱可塑性フィルム接着層とペースト系接着層との２層構造からなる必要十分な厚さの接着層が均一に形成される。しかも、この場合、熱可塑性フィルム接着層は放熱板上に貼り付けられた後、その露出面において軟らかい材質のペースト系接着層と加熱圧着されるため、固い材質の半導体チップと放熱板との間に直に挟んで圧着される場合と異なり、接着層の接着強度の低下や熱放散性の低下の原因となる気泡を巻き込むことが防止される。
【００１４】
また、請求項２に係る半導体装置の製造方法は、放熱板上に熱可塑性フィルム接着層を貼り付ける工程と、この熱可塑性フィルム接着層上にペースト系接着層を塗布する工程と、このペースト系接着層上に半導体チップを圧着する工程とを有することを特徴とする。
このように請求項２に係る半導体装置の製造方法においては、放熱板上に貼り付けた熱可塑性フィルム接着層上にペースト系接着層を塗布することにより、熱可塑性フィルム接着層とペースト系接着層との２層構造からなる必要十分な厚さの接着層が均一に形成される。しかも、この場合、熱可塑性フィルム接着層は放熱板上に貼り付けられた後、その露出面に軟らかい材質のペースト系接着層が塗布されるため、固い材質の半導体チップと放熱板との間に直に挟んで圧着される場合と異なり、接着層の接着強度の低下や熱放散性の低下の原因となる気泡を巻き込むことが防止される。
【００１５】
熱可塑性フィルム接着層とペースト系接着層との合計の厚みが５０μｍより薄い場合には、熱放散性の効果は向上するものの、２層構造の接着層への応力集中を抑制する効果が小さくなってしまい、例えばＴ／Ｃテスト後においては半導体チップと放熱板との良好な接触状態が損なわれ、熱放散性の著しい低下が生じるため、耐久性の点における信頼性が低下する。他方、熱可塑性フィルム接着層とペースト系接着層との合計の厚みが１５０μｍより厚い場合には、２層構造の接着層への応力集中を抑制する効果は改善されるものの、熱放散性の効果が低下してしまう。従って、２層構造の接着層における熱放散性の効果を向上させつつ、その応力集中抑制効果を改善するためには、熱可塑性フィルム接着層とペースト系接着層との合計の厚みが５０〜１５０μｍであることが好適である。
【００１６】
なお、合計の厚みが５０〜１５０μｍである２層構造の接着層のうち、熱可塑性フィルム接着層の厚みとしては、２０〜１００μｍの範囲が適当であり、ペースト系接着層の厚みとしては、１０〜７０μｍの範囲が適当である。
【００２３】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の実施の形態を説明する。
図１は本発明の製造方法に係るＴ−ＢＧＡを示す概略断面図である。
例えば銅材からなる放熱板１０上に、厚さ５０μｍの熱可塑性フィルム接着層１２ａと厚さ３０μｍのペースト系接着層１２ｂとの２層構造からなる合計厚さ８０μｍの接着層１２を介して、半導体チップ１４が接着されている。そして、この半導体チップ１４の表面には、多数の電極パッド１６が形成されている。
なお、ここで、熱可塑性フィルム接着層１２ａの材質としては、例えばブタジエンゴム変成したポリオレフィン系接着樹脂にアルミナ微粒子を混入させたものを用い、ペースト系接着層１２ｂの材質としては、例えばシリコーンゴム変成したエポキシ系接着樹脂に銀粉が練り込まれているものを用いる。
【００２４】
また、半導体チップ１４の周囲の放熱板１０上には、接着層１８を介して、スティフナー２０が接着されている。そして、このスティフナー２０上には、接着層２２を介して、先端がボール形状をなす多数の外部接続端子２４がアレイ状に分散配置されている。
【００２５】
また、これら多数の外部接続端子２４は、それぞれインナーリード２６を介して、半導体チップ１４表面の電極パッド１６に接続されている。そして、これら多数の外部接続端子２４は、そのボール形状の先端部を除き、絶縁フィルム２８によって覆われ、互いに安定的に絶縁されている。こうして、先端がボール形状をなす多数の外部接続端子２４、これらの外部接続端子２４にそれぞれ接続されたインナーリード２６、及びこれらの外部接続端子２４をそのボール形状の先端部を除いて覆っている絶縁フィルム２８から、半導体チップ１４の電極パッド１６を外部に接続するための配線パターン３０が構成されている。
【００２６】
また、放熱板１０上に熱可塑性フィルム接着層１２ａとペースト系接着層１２ｂとの２層構造からなる接着層１２を介して接着されている半導体チップ１４とその電極パッド１６に接続しているインナーリード２６は、封止樹脂３２によって覆われ、樹脂封止されている。
【００２７】
次に、図１に示すＴ−ＢＧＡの第１の製造方法を説明する。
先ず、先端がボール形状をなす多数の外部接続端子２４と、これらの外部接続端子２４にそれぞれ接続されたインナーリード２６と、これらの外部接続端子２４をそのボール形状の先端部を除いて覆っている絶縁フィルム２８とから構成される配線パターン３０を、接着層２２を介して、スティフナー２０上に加熱圧着する。こうして、スティフナー２０上に、先端がボール形状をなす多数の外部接続端子２４をアレイ状に分散配置する。
【００２８】
次いで、銅材からなる放熱板１０上の所定の位置に、熱可塑性フィルム接着層１２ａとペースト系接着層１２ｂとの２層構造からなる接着層１２を介して、半導体チップ１４を接着する。この場合に、２つの方法がある。
その一の方法は、半導体チップ１４の裏面に、厚さ３０μｍのシリコーンゴム変成したエポキシ系接着樹脂からなるペースト系接着層１２ｂを塗布する。また、放熱板１０上の所定の位置に、厚さ５０μｍのブタジエンゴム変成したポリオレフィン系接着樹脂からなる熱可塑性フィルム接着層１２ａを貼り付ける。続いて、半導体チップ１４の裏面に塗布したペースト系接着層１２ｂと放熱板１０上に貼り付けた熱可塑性フィルム接着層１２ａとを加熱圧着する。
【００２９】
他の方法は、放熱板１０上の所定の位置に、厚さ５０μｍのブタジエンゴム変成したポリオレフィン系接着樹脂からなる熱可塑性フィルム接着層１２ａを貼り付ける。続いて、この熱可塑性フィルム接着層１２ａ上に、厚さ３０μｍのシリコーンゴム変成したエポキシ系接着樹脂からなるペースト系接着層１２ｂを塗布する。更にその後、このペースト系接着層１２ｂ上に、半導体チップ１４を圧着する。
【００３０】
次いで、配線パターン３０が圧着されているスティフナー２０を、半導体チップ１４の周囲の放熱板１０上に位置合わせした後、接着層１８を介して、接着する。続いて、インナーリードボンディングにより、配線パターン３０のインナーリード２６を半導体チップ１４表面の電極パッド１６に接続する。こうして、半導体チップ１４表面の電極パッド１６をインナーリード２６を介して外部接続端子２４に接続する。
次いで、放熱板１０上に熱可塑性フィルム接着層１２ａとペースト系接着層１２ｂとの２層構造からなる接着層１２を介して接着されている半導体チップ１４とその電極パッド１６に接続しているインナーリード２６を封止樹脂３２によって覆う樹脂封止を行う。こうして、図１に示すＴ−ＢＧＡを作製する。
【００３１】
次に、図１に示すＴ−ＢＧＡの第２の製造方法を説明する。
先ず、先端がボール形状をなす多数の外部接続端子２４と、これらの外部接続端子２４にそれぞれ接続されたインナーリード２６と、これらの外部接続端子２４をそのボール形状の先端部を除いて覆っている絶縁フィルム２８とから構成される配線パターン３０を、接着層２２を介して、スティフナー２０上に加熱圧着する。こうして、スティフナー２０上に、先端がボール形状をなす多数の外部接続端子２４をアレイ状に分散配置する。
【００３２】
次いで、インナーリードボンディングにより、スティフナー２０に圧着されている配線パターン３０のインナーリード２６を半導体チップ１４表面の電極パッド１６に接続する。こうして、半導体チップ１４表面の電極パッド１６をインナーリード２６を介して外部接続端子２４に接続する。
【００３３】
次いで、銅材からなる放熱板１０上の所定の位置に、熱可塑性フィルム接着層１２ａとペースト系接着層１２ｂとの２層構造からなる接着層１２を介して、半導体チップ１４を接着すると同時に、この半導体チップ１４の周囲の放熱板１０上に、接着層１８を介して、スティフナー２０を接着する。この場合にも、２つの方法がある。
【００３４】
その一の方法は、半導体チップ１４の裏面に、厚さ３０μｍのシリコーンゴム変成したエポキシ系接着樹脂からなるペースト系接着層１２ｂを塗布する。また、放熱板１０上の半導体チップ１４搭載予定位置に、厚さ５０μｍのブタジエンゴム変成したポリオレフィン系接着樹脂からなる熱可塑性フィルム接着層１２ａを貼り付けると共に、半導体チップ１４搭載予定位置の周囲の放熱板１０上に、接着層１８を塗布する。続いて、半導体チップ１４の裏面に塗布したペースト系接着層１２ｂと放熱板１０上に貼り付けた熱可塑性フィルム接着層１２ａとを加熱圧着すると共に、放熱板１０上に塗布した接着層１８上にスティフナー２０を圧着する。
【００３５】
他の方法は、放熱板１０上の半導体チップ１４搭載予定位置に、厚さ５０μｍのブタジエンゴム変成したポリオレフィン系接着樹脂からなる熱可塑性フィルム接着層１２ａを貼り付ける。続いて、この熱可塑性フィルム接着層１２ａ上に、厚さ３０μｍのシリコーンゴム変成したエポキシ系接着樹脂からなるペースト系接着層１２ｂを塗布する。また、半導体チップ１４搭載予定位置の周囲の放熱板１０上に、接着層１８を塗布する。その後、熱可塑性フィルム接着層１２ａ上に塗布したペースト系接着層１２ｂ上に、半導体チップ１４を圧着すると共に、放熱板１０上に塗布した接着層１８上に、スティフナー２０を圧着する。
【００３６】
次いで、放熱板１０上に熱可塑性フィルム接着層１２ａとペースト系接着層１２ｂとの２層構造からなる接着層１２を介して接着されている半導体チップ１４とその電極パッド１６に接続しているインナーリード２６を封止樹脂３２によって覆う樹脂封止を行う。こうして、図１に示すＴ−ＢＧＡを作製する。
【００３７】
次に、図１の本実施形態に係るＴ−ＢＧＡについて、本発明者が行ったＴ／Ｃテストの結果を説明する。
なお、このＴ／Ｃテストにおいては、その高温側の温度を１２５℃に設定し、低温側の温度を−５５℃に設定した。また、温度サイクルの繰り返し数は、２００回、４００回、６００回、１０００回の４種類とした。そして、図１に示すＴ−ＢＧＡを１０個作成し、これら１０個のＴ−ＢＧＡを試験体として用いた。なお、比較のため、上記図２に示す従来のＴ−ＢＧＡを１０個作成し、これら１０個のＴ−ＢＧＡについても同様のＴ／Ｃテストを行った。
このＴ／Ｃテストにおいて、図１の本実施形態に係るＴ−ＢＧＡの熱可塑性フィルム接着層１２ａとペースト系接着層１２ｂとの２層構造からなる接着層１２に発生した不良個数及び上記図２に示す従来のＴ−ＢＧＡのペースト系接着層４２に発生した不良個数を、次の表１にそれぞれ示す。
【００３８】
【表１】
この表１に示されるＴ／Ｃテストの結果から明らかなように、図１の本実施形態に係るＴ−ＢＧＡについては、繰り返し数１０００回の温度サイクル後においても、その熱可塑性フィルム接着層１２ａとペースト系接着層１２ｂとの２層構造からなる接着層１２に亀裂や剥離の不良が発生したものは０個、即ち全く不良が発生しなかった。
これに対して、上記図２に示す従来のＴ−ＢＧＡについては、繰り返し数２００回の温度サイクル後においては不良が発生しないものの、繰り返し数４００回の温度サイクル後においては２個の不良が発生し、繰り返し数６００回の温度サイクル後においては１０個の不良が発生、即ち全ての試験体が不良となった。
【００４０】
以上のように本実施形態によれば、半導体チップ１４の裏面に塗布した厚さ３０μｍの軟らかい材質のペースト系接着層１２ｂと放熱板１０上に貼り付けた厚さ５０μｍの熱可塑性フィルム接着層１２ａとを加熱圧着することにより、或いはまた、放熱板１０上に貼り付けた厚さ５０μｍの熱可塑性フィルム接着層１２ａ上に厚さ３０μｍの軟らかい材質のペースト系接着層１２ｂを塗布した後にこのペースト系接着層１２ｂ上に半導体チップ１４を圧着することにより、全体として厚さ８０μｍの必要十分な厚さをもつ２層構造の接着層１２を均一に形成することができると共に、その接着層の接着強度の低下や熱放散性の低下の原因となる気泡の巻き込みを防止することができるため、２層構造の接着層１２に生じる応力集中を緩和して熱放散性を維持し、耐久性の点において高い信頼性を得ることができる。
【００４１】
なお、ここで、熱可塑性フィルム接着層１２ａとペースト系接着層１２ｂとの２層構造からなる接着層１２の合計厚さが８０μｍとなっているが、この２層構造の接着層１２の合計厚さはこの数値に限定されるものではなく、例えば５０〜１５０μｍの範囲内であれば、２層構造の接着層１２における熱放散性の効果を維持しつつ、その応力集中抑制効果を改善することができる。
【００４２】
また、熱可塑性フィルム接着層１２ａの材質として、ブタジエンゴム変成したポリオレフィン系接着樹脂を用いていることにより、弾性率がより小さくて柔らかいフィルム状の熱可塑性樹脂が接着層を構成することになるため、より薄い厚さで大きな応力集中緩和効果を発揮することができる。また、このブタジエンゴム変成したポリオレフィン系接着樹脂にはアルミナ微粒子が混入されていることにより、熱伝導性が向上し、熱放散性を更に改善することができる。
【００４３】
なお、ここで、熱可塑性フィルム接着層１２ａの材質として、ポリオレフィン系接着樹脂の熱可塑性樹脂を用いているが、これに限定されることなく、例えばポリイミド等の熱可塑性樹脂を用いてもよい。また、この熱可塑性樹脂をブタジエンゴムによって変成しているが、例えばシリコーンゴムやウレタンゴムやアクリル系ゴム等によって変成又はブレンドしてもよい。更に、アルミナ微粒子を混入する代わりに、シリカ、窒素酸化物等のセラミック微粒子、又は銀粉、アルミニウム粉等の金属粉を混入してもよい。
また、ペースト系接着層１２ｂの材質として、銀粉が練り込まれたエポキシ系接着樹脂を用いていることにより、ペースト系接着層１２ｂの接着強度かつ、熱伝導性を向上することができる。また、このエポキシ系接着樹脂がシリコーンゴムによって変成されていることにより、弾性率がより小さくなるため、より薄い厚さで大きな応力集中緩和効果を発揮することができる。
【００４４】
なお、ここで、ペースト系接着層１２ｂの材質として、銀粉が練り込まれたエポキシ系接着樹脂を用いているが、これに限定されることなく、例えばエポキシ系接着樹脂の代わりにシリコーン系接着樹脂を用いてもよい。また、銀粉を練り込む代わりに、シリカ粉またはアルミナ粉等の微粉充填剤を練り込んでもよい。また、エポキシ系接着樹脂をシリコーンゴムによって変成しているが、例えばブタジエンゴムやウレタンゴムやアクリル系ゴム等によって変成又はブレンドしてもよい。
【００４５】
【発明の効果】
以上、詳細に説明した通り、本発明に係る半導体装置の製造方法によれば、次のような効果を奏することができる。
【００５１】
即ち、請求項１に係る半導体装置の製造方法によれば、半導体チップの裏面に塗布したペースト系接着層と放熱板上に貼り付けた熱可塑性フィルム接着層とを加熱圧着することにより、熱可塑性フィルム接着層とペースト系接着層との２層構造からなる必要十分な厚さの接着層を均一に形成することができると共に、熱可塑性フィルム接着層は放熱板上に貼り付けられた後、軟らかい材質のペースト系接着層と加熱圧着されるため、接着層の接着強度の低下や熱放散性の低下の原因となる気泡を巻き込むことを防止することができる。
【００５２】
また、請求項２に係る半導体装置の製造方法によれば、放熱板上に貼り付けた熱可塑性フィルム接着層上にペースト系接着層を塗布することにより、熱可塑性フィルム接着層とペースト系接着層との２層構造からなる必要十分な厚さの接着層を均一に形成することができると共に、熱可塑性フィルム接着層は放熱板上に貼り付けられた後、その露出面に軟らかい材質のペースト系接着層が塗布されるため、接着層の接着強度の低下や熱放散性の低下の原因となる気泡を巻き込むことを防止することができる。
【図面の簡単な説明】
【図１】 本発明の製造方法に係るＴ−ＢＧＡを示す概略断面図である。
【図２】従来のＴ−ＢＧＡを示す概略断面図である。
【符号の説明】
１０…放熱板、１２ａ…熱可塑性フィルム接着層、１２ｂ…ペースト系接着層、１２…２層構造の接着層、１４…半導体チップ、１６…電極パッド、１８…接着層、２０…スティフナー、２２…接着層、２４…外部接続端子、２６…インナーリード、２８…絶縁フィルム、３０…配線パターン、３２…封止樹脂、４０…放熱板、４２…ペースト系接着層、４４…半導体チップ、４６…電極パッド、４８…接着層、５０…スティフナー、５２…接着層、５４…外部接続端子、５６…インナーリード、５８…絶縁フィルム、６０…配線パターン、６２…封止樹脂
Claims (2)
- 半導体チップの裏面にペースト系接着層を塗布する工程と、
放熱板上に熱可塑性フィルム接着層を貼り付ける工程と、
前記半導体チップの裏面に塗布した前記ペースト系接着層と前記放熱板上に貼り付けた前記熱可塑性フィルム接着層とを加熱圧着する工程と、
を有することを特徴とする半導体装置の製造方法。 - 放熱板上に熱可塑性フィルム接着層を貼り付ける工程と、
前記熱可塑性フィルム接着層上にペースト系接着層を塗布する工程と、
前記ペースト系接着層上に半導体チップを圧着する工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22620198A JP3832102B2 (ja) | 1998-08-10 | 1998-08-10 | 半導体装置の製造方法 |
| US09/369,282 US6320267B1 (en) | 1998-08-10 | 1999-08-06 | Bonding layer in a semiconductor device |
| MYPI99003356A MY117056A (en) | 1998-08-10 | 1999-08-06 | Bonding layer in a semiconductor device |
| SG1999003847A SG77707A1 (en) | 1998-08-10 | 1999-08-06 | Semiconductor device and method for manufacturing the same |
| KR1019990032677A KR100590146B1 (ko) | 1998-08-10 | 1999-08-10 | 반도체 장치 및 그 제조 방법 |
| US09/829,229 US6436733B2 (en) | 1998-08-10 | 2001-04-09 | Bonding layer method in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22620198A JP3832102B2 (ja) | 1998-08-10 | 1998-08-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000058589A JP2000058589A (ja) | 2000-02-25 |
| JP3832102B2 true JP3832102B2 (ja) | 2006-10-11 |
Family
ID=16841482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22620198A Expired - Fee Related JP3832102B2 (ja) | 1998-08-10 | 1998-08-10 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6320267B1 (ja) |
| JP (1) | JP3832102B2 (ja) |
| KR (1) | KR100590146B1 (ja) |
| MY (1) | MY117056A (ja) |
| SG (1) | SG77707A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057252A (ja) | 2000-08-07 | 2002-02-22 | Hitachi Ltd | 半導体装置及びその製造方法 |
| KR100378185B1 (ko) * | 2000-10-16 | 2003-03-29 | 삼성전자주식회사 | 테스트용 탭을 구비하는 마이크로 비지에이 패키지 테이프 |
| TW574752B (en) * | 2000-12-25 | 2004-02-01 | Hitachi Ltd | Semiconductor module |
| TW579581B (en) * | 2001-03-21 | 2004-03-11 | Ultratera Corp | Semiconductor device with chip separated from substrate and its manufacturing method |
| TW483134B (en) * | 2001-06-13 | 2002-04-11 | Walsin Advanced Electronics | Micro BGA package |
| JP3908157B2 (ja) * | 2002-01-24 | 2007-04-25 | Ｎｅｃエレクトロニクス株式会社 | フリップチップ型半導体装置の製造方法 |
| JP3915630B2 (ja) * | 2002-08-26 | 2007-05-16 | 日立電線株式会社 | Ｔａｂテープ及びその製造方法並びにそれを用いた半導体装置 |
| JP2004140267A (ja) | 2002-10-18 | 2004-05-13 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP3617647B2 (ja) * | 2002-11-08 | 2005-02-09 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| DE10310617B4 (de) * | 2003-03-10 | 2006-09-21 | Infineon Technologies Ag | Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben |
| JP3693056B2 (ja) * | 2003-04-21 | 2005-09-07 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器 |
| US20050047106A1 (en) * | 2003-08-29 | 2005-03-03 | Martino Peter Miguel | Substrate reinforcing in an LGA package |
| JP4659488B2 (ja) * | 2005-03-02 | 2011-03-30 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| US20060284313A1 (en) * | 2005-06-15 | 2006-12-21 | Yongqian Wang | Low stress chip attachment with shape memory materials |
| JP2007067228A (ja) * | 2005-08-31 | 2007-03-15 | Toyota Industries Corp | 回路基板 |
| US8384228B1 (en) * | 2009-04-29 | 2013-02-26 | Triquint Semiconductor, Inc. | Package including wires contacting lead frame edge |
| JP5407881B2 (ja) * | 2010-01-13 | 2014-02-05 | トヨタ自動車株式会社 | パワーモジュール製造方法およびその方法により製造したパワーモジュール |
| US8618652B2 (en) | 2010-04-16 | 2013-12-31 | Intel Corporation | Forming functionalized carrier structures with coreless packages |
| JP7077526B2 (ja) * | 2016-12-16 | 2022-05-31 | 東洋インキＳｃホールディングス株式会社 | 複合部材 |
| US10861816B2 (en) | 2018-10-18 | 2020-12-08 | Toyota Motor Engineering & Manufacturing North America, Inc. | Electronic assemblies having a mesh bond material and methods of forming thereof |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5943094B2 (ja) * | 1980-03-01 | 1984-10-19 | 株式会社日立製作所 | 半導体装置 |
| JPS58207657A (ja) | 1982-05-28 | 1983-12-03 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPS6066440A (ja) | 1983-09-21 | 1985-04-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| FR2627700B1 (fr) * | 1988-02-25 | 1991-05-03 | Salomon Sa | Procede d'assemblage d'un ski par soudage, et structure de ski ainsi obtenue |
| JPH0210757A (ja) * | 1988-06-28 | 1990-01-16 | Mitsubishi Electric Corp | 印刷配線板 |
| US5157478A (en) | 1989-04-19 | 1992-10-20 | Mitsubishi Denki Kabushiki Kaisha | Tape automated bonding packaged semiconductor device incorporating a heat sink |
| US5140404A (en) * | 1990-10-24 | 1992-08-18 | Micron Technology, Inc. | Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape |
| US6111308A (en) * | 1991-06-05 | 2000-08-29 | Advanced Micro Devices, Inc. | Ground plane for plastic encapsulated integrated circuit die packages |
| JP3219852B2 (ja) * | 1992-06-02 | 2001-10-15 | 東芝ケミカル株式会社 | 導電性ペースト |
| US5601675A (en) * | 1994-12-06 | 1997-02-11 | International Business Machines Corporation | Reworkable electronic apparatus having a fusible layer for adhesively attached components, and method therefor |
| JP3400877B2 (ja) * | 1994-12-14 | 2003-04-28 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| US5972736A (en) * | 1994-12-21 | 1999-10-26 | Sun Microsystems, Inc. | Integrated circuit package and method |
| JPH10242333A (ja) * | 1997-03-01 | 1998-09-11 | Nitto Denko Corp | 半導体装置及び半導体装置の製造方法 |
-
1998
- 1998-08-10 JP JP22620198A patent/JP3832102B2/ja not_active Expired - Fee Related
-
1999
- 1999-08-06 US US09/369,282 patent/US6320267B1/en not_active Expired - Lifetime
- 1999-08-06 MY MYPI99003356A patent/MY117056A/en unknown
- 1999-08-06 SG SG1999003847A patent/SG77707A1/en unknown
- 1999-08-10 KR KR1019990032677A patent/KR100590146B1/ko not_active IP Right Cessation
-
2001
- 2001-04-09 US US09/829,229 patent/US6436733B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| SG77707A1 (en) | 2001-01-16 |
| JP2000058589A (ja) | 2000-02-25 |
| KR20000017204A (ko) | 2000-03-25 |
| US6320267B1 (en) | 2001-11-20 |
| US6436733B2 (en) | 2002-08-20 |
| KR100590146B1 (ko) | 2006-06-15 |
| MY117056A (en) | 2004-04-30 |
| US20010031545A1 (en) | 2001-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3832102B2 (ja) | 半導体装置の製造方法 | |
| TWI264810B (en) | Structure and method of forming a multiple leadframe semiconductor device | |
| JP3134815B2 (ja) | 半導体装置 | |
| JPH0774282A (ja) | 半導体装置 | |
| JPH09129811A (ja) | 樹脂封止型半導体装置 | |
| TW448548B (en) | Tape carrier for BGA and semiconductor device using the same | |
| TWI239603B (en) | Cavity down type semiconductor package | |
| JPH0637233A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3899755B2 (ja) | 半導体装置 | |
| JP2003060155A (ja) | 半導体パッケージ及びその製造方法 | |
| TWI283472B (en) | Chip package having a slot type metal film carrying a wire-bonding chip | |
| JPH08250628A (ja) | 半導体集積回路装置およびその製造方法 | |
| TWI250597B (en) | Method for manufacturing multi-chip package having encapsulated bond-wires between stack chips | |
| JP2000133742A (ja) | パッケージ基板およびそれを用いた半導体装置ならびにその製造方法 | |
| TWI294676B (en) | Semiconductor package structure | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| WO2023089714A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3696360B2 (ja) | 半導体装置 | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
| JPH118348A (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JP2715974B2 (ja) | 半導体装置及びその製造方法 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| JP3482837B2 (ja) | 半導体装置 | |
| JP3974212B2 (ja) | 異方性導電膜を有する半導体チップ、その実装方法ならびに実装構造 | |
| TWI337393B (en) | Bga packaging method and bga package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050308 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060414 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060710 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |