JP3482837B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3482837B2
JP3482837B2 JP26303497A JP26303497A JP3482837B2 JP 3482837 B2 JP3482837 B2 JP 3482837B2 JP 26303497 A JP26303497 A JP 26303497A JP 26303497 A JP26303497 A JP 26303497A JP 3482837 B2 JP3482837 B2 JP 3482837B2
Authority
JP
Japan
Prior art keywords
adhesive layer
region
semiconductor device
solder ball
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26303497A
Other languages
English (en)
Other versions
JPH11102943A (ja
Inventor
達也 大高
茂治 高萩
修 吉岡
軍一 高橋
村上  元
護 御田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP26303497A priority Critical patent/JP3482837B2/ja
Publication of JPH11102943A publication Critical patent/JPH11102943A/ja
Application granted granted Critical
Publication of JP3482837B2 publication Critical patent/JP3482837B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、良好なワイヤボンディング性と半田ボールの
信頼性とを有するTAB−BGA(Tape Automated Bon
ding - Ball Grid Array)半導体装置に関する。
【0002】
【従来の技術】近年、LSI素子の出入力数の増大に伴
って、パッケージの裏面に半田ボールを格子状に配置し
た構造を有し、出入力の起点を平面に配置することによ
って微細化構造に対応できるBGAの要求が高まってい
る。一方で、電子関連部品に対する価格低下の要求も強
く、新型構造であるBGAもこの要求に応える構造の模
索が進んでいる。低コスト化の中で、現在注目を浴びて
いるのは、TABテープを使用したTAB−BGAであ
る。
【0003】図4に、TAB−BGAの一例を示す。こ
のTAB−BGAは、スティッフナーと呼ばれる熱伝導
性および機械的補強用の支持基板2のチップ搭載領域に
半導体チップ3が接着剤4を介して貼着され、スティッ
フナー2のチップ搭載領域の周囲のテープ貼着領域にポ
リイミドテープ(TABテープ基材)5が接着剤層30
を介して貼着されている。TABテープ基材5の下面側
には導体パターン6が形成され、その導体パターン6と
半導体チップ3の電極とはボンディングワイヤ7を介し
て接続されている。また、導体パターン6は絶縁膜(ソ
ルダーレジスト)8で覆われ、この絶縁膜8に開口され
たスルーホールを介して半田ボール9が導体パターン6
に接続固定されている。半導体チップ3とボンディング
ワイヤ7は封止樹脂10によって被覆されている。
【0004】
【発明が解決しようとする課題】しかし、従来のこのよ
うなTAB−BGA構造では、ワイヤボンディング性と
半田ボールの信頼性の両立が問題となる。ワイヤボンデ
ィング性を重視し、TABテープ基材5とスティッフナ
ー2間に介在する接着剤30にある程度硬度を有するも
のを使用すると、スティッフナー2に対して半田ボール
9の位置が強固に固定されるため、BGAを搭載したプ
リント基板に熱サイクルが加わると、プリント基板とス
ティッフナー2の熱膨張差が直接半田ボール9に加わ
り、条件によっては半田ボール9が剥離、破壊される可
能性がある。これに対し、接着剤として比較的柔軟なも
のを使用すれば、スティッフナー2とプリント基板の熱
膨張差を接着剤層30が吸収し、半田ボール9の剥離等
の問題は大幅に減少するが、この接着剤層30上ではワ
イヤボンディング時の超音波を吸収してしまい、良好な
ワイヤボンディングを行うことが難しくなる。従って、
本発明の目的は、ワイヤボンディング性と半田ボールの
信頼性とを両立できるTAB−BGAの半導体装置を提
供することにある。
【0005】
【課題を解決するための手段】本発明は、上記目的を達
成するため、チップ搭載領域とそのチップ搭載領域の周
囲のテープ貼着領域とを備える支持基板と、該チップ搭
載領域に固着されている半導体チップと、前記テープ貼
着領域に接着剤層で第1の面が貼着されている絶縁性テ
ープと、該絶縁性テープの第2の面に形成され、前記半
導体チップとボンディングワイヤーを介して接続されて
いる導体パターンと、該導体パターンに接続され、前記
絶縁性テープの前記第2の面に配置されている半田ボー
ルとを備え、前記絶縁性テープを前記テープ貼着領域に
貼着する前記接着剤層は、ワイヤボンディングに適した
硬度を有する第1接着剤層と、前記支持基板と前記半田
ボールが接続されるプリント基板との熱膨張差に基づく
ストレスを吸収するのに適した硬度を有し、前記半田ボ
ールが配置されている領域に対応して設けられている第
2接着剤層によって形成されている半導体装置におい
て、前記支持基板は、前記第1接着剤層だけを支持する
第1領域と、前記第2接着剤層と前記第1接着剤層の複
合層を支持する第2領域を有し、前記第2領域は、前記
第2接着剤層の厚み分だけその支持面において厚さを減
少されていることを特徴とする半導体装置を提供する。
【0006】本発明の半導体装置によれば、TAB−B
GAにおける支持基板(スティッフナー)と絶縁テープ
(TABテープ基材)とを接着する接着剤層として、ワ
イヤボンディングを行う領域では、ボンディングに適し
た第1接着剤層を用いてワイヤボンディング性を確保
し、一方、半田ボールが配置されている領域ではストレ
ス吸収性の第2接着剤層を介在させ、2種類の接着剤構
成としたため、ワイヤボンディング性と半田ボールの信
頼性とを両立できる。
【0007】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。図1は、本発明にかかる第1実施形態の半導体装
置を示す。この半導体装置1は、スティッフナー付TA
B−BGAであり、スティッフナーと呼ばれる熱伝導性
および機械的補強用の金属、セラミックス等で構成され
る支持基板2aを備える。支持基板2aは、半導体チッ
プ3を搭載するチップ搭載領域21と、その周囲のボン
ディング領域(第1領域)22と、更にボンディング領
域22を取り囲む半田ボール領域(第2領域)23とを
備え、ボンディング領域22と半田ボール領域23とで
テープ貼着領域24を構成している。半田ボール領域2
3とボンディング領域22との間には段差25が形成さ
れ、半田ボール領域23はボンディング領域22とチッ
プ搭載領域21より後に説明する第2接着剤層の厚み分
均一に凹んでいる。そして、チップ搭載領域21には半
導体チップ3が接着剤層(ダイボンドペースト)4とし
て例えばポリイミド樹脂を用いて接着されている。
【0008】また、チップ搭載領域21に対応する開口
部が形成されているTABテープ基材としての絶縁性テ
ープ5と支持基板2aとが、ボンディング領域22にお
いては、絶縁性テープ5の一面側全面に形成されている
第1接着剤層11を介して、また、半田ボール領域23
においては、支持基板2aの凹み領域(半田ボール領
域)23を埋め込むように配置されている第2接着剤層
12と第1接着剤層11との複合層を介して接着されて
いる。絶縁性テープ5の他面側には導体パターン6が設
けられ、この導体パターン6は、ボンディング領域22
に対応するリードとマトリックス状に配置されている半
田ボール9と接続される部分を有したリードを備えてい
る。導体パターン6のボンディング用リードと半導体チ
ップ3の図示しない電極とがボンディングワイヤ7で接
続されている。導体パターン8のボンディング用リード
と半田ボール接続部を除く全面がソルダーレジストと呼
ばれる絶縁膜8で覆われている。導体パターン6の絶縁
膜8で覆われていない半田ボール接続部(スルーホー
ル)には半田ボール9が絶縁膜8から突出して接続固着
されている。半導体チップ3とボンディングワイヤ7と
はエポキシ樹脂などの封止樹脂10で封止されている。
【0009】第1接着剤層11は、ワイヤボンディング
に適した硬度、例えばガラス転移温度Tgが180℃以
上の比較的高い硬度を有する接着剤で構成され、具体的
にはTgが195℃の熱可塑性ポリイミド系接着剤を用
いることができる。また、第2接着剤層12は、支持基
板2aと半田ボール9が接続されるプリント基板との熱
膨張差に基づくストレスを吸収するのに適した硬度、例
えば100℃を超える温度にて弾性率が108dyn/
cm2以下である比較的柔軟な(低い硬度の)接着剤で
構成されている。具体的には、100℃を超える温度に
て弾性率が107dyn/cm2のエポキシ系の熱硬化性
接着剤を用いることができる。
【0010】また、TABテープ基材である絶縁性テー
プ5は、ガラス転移温度Tgが250℃以上の樹脂で構
成することが好ましく、具体的にはTgが350℃の熱
硬化性のポリイミド樹脂系を例示することができる。
【0011】このような構成の半導体装置によれば、ボ
ンディング領域22では、TABテープ基材5とスティ
ッフナー2aとは比較的高い硬度を有する第1接着剤層
11を介して接着され、半田ボール領域23では、TA
Bテープ基材5とスティッフナー2aとは比較的柔軟な
第2接着剤層12を介して接着されている。
【0012】そのため、半導体チップ3と導体パターン
6とを超音波を用いてボンディングワイヤ7で接続する
際に、第1接着剤層11が比較的硬いため、超音波を吸
収せずに良好なワイヤボンディングを行うことができ
る。また、半田ボール領域23では、スティッフナー2
aと半導体装置1が実装されるプリント基板との間の熱
膨張差を、これらの間に介在する比較的柔軟な第2接着
剤層12が吸収することができるため、ステイッフナー
2aとプリント基板との間の熱膨張差が半田ボール9に
直接かかることはなく、半田ボール9が剥離、破壊され
る可能性を大幅に減少できる。
【0013】従って、本実施形態の半導体装置1は、ワ
イヤボンディング性と半田ボールの信頼性に優れ、高い
信頼性を有するステイッフナー付TAB−BGAであ
る。
【0014】図2は、量産を考慮して、スティッフナー
2aの隆起部と第2接着剤層12端部間に隙間Cを設け
て貼り合わせる現実的な方法を示している。図2におい
ては、この隙間Cを設けた以外は図1と同じ構成である
ため、同一の部材には同一の符号を付し、その説明は省
略する。上記隙間Cの空隙は、加熱時に密閉空間となっ
てエア熱膨張することを防止するため、例えば第2接着
剤層12に切り込みを入れて、外部と連通するエア抜き
通路を形成しておくことが望ましい。
【0015】図3は、本発明にかかる第2実施形態の半
導体装置を示す。この半導体装置1aは、スティッフナ
ー2として通常の平坦な板材を用い、第2接着剤層12
を半田ボール領域23に貼着し、第1接着剤層11を一
面側に有するTABベース基材5をスティッフナー2に
貼着する際に、TABベース基材5の柔軟性を利用して
TABベース基材5のボンディング領域22をスティッ
フナー2側に折曲して形成されている。
【0016】この第2実施形態においても、ボンディン
グ領域22では第1接着剤層11を介して、半田ボール
領域23では第1接着剤層11と第2接着剤層12の複
合層を介してそれぞれTABベース基材5とスティッフ
ナー2とが接着されており、良好なワイヤボンディング
性と半田ボールの信頼性を両立した構造となっている。
第2実施形態のそれ以外の構成は第1実施形態と同じで
あるので、同一の部材には同一の符号を付し、その説明
は省略する。
【0017】上記説明では、導体パターンは半導体装置
の裏面側に形成されているが、例えば半田ボール接続用
の開口部を穿設したTABテープ基材を用いて、導体パ
ターンをスティッフナー側に向けて接着し、その開口部
を介して半田ボールと導体パターンを接続するような構
造とすることもできる。
【0018】以上の実施の形態において、第2接着剤は
シート状の接着剤を用いているが、液状でも良い。ま
た、第1接着剤層は予めTABテープ基材あるいは絶縁
性テープに形成してもよく、あるいは液状のものを用い
てもよい。
【0019】また、スティッフナーは、金属板をプレス
加工して隆起部を形成するようにしても良い。
【0020】
【発明の効果】以上説明したように、本発明の半導体装
置によると、ボンディングを行う領域ではボンディング
に適した硬度を有する第1接着剤層で、それ以外の領域
ではストレスを吸収できる硬度を有する第2接着剤層を
介在させて絶縁性テープと支持基板とを接着しているた
め、良好なワイヤボンディング性と半田信頼性とを備
え、高い信頼性を有する。
【図面の簡単な説明】
【図1】本発明の半導体装置の第1実施形態を示す断面
図である。
【図2】第1実施形態の変形を示す断面図である。
【図3】本発明の半導体装置の第2実施形態を示す断面
図である。
【図4】従来の半導体装置の一例を示す断面図である。
【符号の説明】
1,1’,1a…半導体装置、2,2a…支持基板(ス
ティッフナー)、3…半導体チップ、4…ダイボンドペ
ースト、5…絶縁性テープ(TABテープ基材)、6…
導体パターン、7…ボンディングワイヤー、8…絶縁膜
(ソルダーレジスト)、9…半田ボール、11…第1接
着剤層、12…第2接着剤層、21…チップ搭載領域、
22…ボンディング領域(第1領域)、23…半田ボー
ル領域(第2領域)、24…テープ貼着領域、25…段
差、C…空隙
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉岡 修 茨城県土浦市木田余町3550番地 日立電 線株式会社 システムマテリアル研究所 内 (72)発明者 高橋 軍一 茨城県日立市助川町3丁目1番1号 日 立電線株式会社 電線工場内 (72)発明者 村上 元 茨城県日立市助川町3丁目1番1号 日 立電線株式会社 電線工場内 (72)発明者 御田 護 茨城県日立市助川町3丁目1番1号 日 立電線株式会社 電線工場内 (56)参考文献 特開 平7−235618(JP,A) 特開 平7−176557(JP,A) 特開 平8−37204(JP,A) 特開 平11−54532(JP,A) 特開 平11−97578(JP,A) 国際公開97/005653(WO,A1) (58)調査した分野(Int.Cl.7,DB名) H01L 23/12 H01L 21/60

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】チップ搭載領域とそのチップ搭載領域の周
    囲のテープ貼着領域とを備える支持基板と、 該チップ搭載領域に固着されている半導体チップと、 前記テープ貼着領域に接着剤層で第1の面が貼着されて
    いる絶縁性テープと、 該絶縁性テープの第2の面に形成され、前記半導体チッ
    プとボンディングワイヤーを介して接続されている導体
    パターンと、 該導体パターンに接続され、前記絶縁性テープの前記第
    2の面に配置されている半田ボールとを備え、 前記絶縁性テープを前記テープ貼着領域に貼着する前記
    接着剤層は、ワイヤボンディングに適した硬度を有する
    第1接着剤層と、前記支持基板と前記半田ボールが接続
    されるプリント基板との熱膨張差に基づくストレスを吸
    収するのに適した硬度を有し、前記半田ボールが配置さ
    れている領域に対応して設けられている第2接着剤層に
    よって形成されている半導体装置において、前記支持基板は、前記第1接着剤層だけを支持する第1
    領域と、前記第2接着剤層と前記第1接着剤層の複合層
    を支持する第2領域を有し、前記第2領域は、前記第2
    接着剤層の厚み分だけその支持面において厚さを減少さ
    れていることを特徴とする半導体装置
  2. 【請求項2】前記第1接着剤層は、ガラス転移温度Tg
    が180℃以上の接着剤によって形成され、 前記第2接着剤層は、100℃を超える温度にて弾性率
    が108dyn/cm2以下の接着剤によって形成されて
    いることを特徴とする請求項記載の半導体装置。
  3. 【請求項3】前記絶縁性テープのTgが250℃以上で
    あることを特徴とする請求項1又は2記載の半導体装
    置。
  4. 【請求項4】前記導体パターンは、前記半田ボールと接
    続される部分を除いて絶縁膜で保護されていることを特
    徴とする請求項1〜3いずれかに記載の半導体装置。
JP26303497A 1997-09-29 1997-09-29 半導体装置 Expired - Fee Related JP3482837B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26303497A JP3482837B2 (ja) 1997-09-29 1997-09-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26303497A JP3482837B2 (ja) 1997-09-29 1997-09-29 半導体装置

Publications (2)

Publication Number Publication Date
JPH11102943A JPH11102943A (ja) 1999-04-13
JP3482837B2 true JP3482837B2 (ja) 2004-01-06

Family

ID=17383963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26303497A Expired - Fee Related JP3482837B2 (ja) 1997-09-29 1997-09-29 半導体装置

Country Status (1)

Country Link
JP (1) JP3482837B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101544488B1 (ko) * 2013-12-18 2015-08-17 한국원자력연구원 반도체 센서를 표면 실장하는 실장 기판 및 그 실장 방법

Also Published As

Publication number Publication date
JPH11102943A (ja) 1999-04-13

Similar Documents

Publication Publication Date Title
JP2978861B2 (ja) モールドbga型半導体装置及びその製造方法
JPH1012773A (ja) 樹脂封止型半導体装置およびその製造方法
JPH09129811A (ja) 樹脂封止型半導体装置
JPH08124957A (ja) 半導体集積回路
JP3482837B2 (ja) 半導体装置
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2956617B2 (ja) 樹脂封止型半導体装置
JP3899755B2 (ja) 半導体装置
JP3314574B2 (ja) 半導体装置の製造方法
JPH07263618A (ja) 混成集積回路装置
JP3642545B2 (ja) 樹脂封止型半導体装置
JP3331146B2 (ja) Bga型半導体装置の製造方法
JP3431478B2 (ja) Bga型半導体装置およびその製造方法
JP3462591B2 (ja) 混成集積回路装置
JPH1126634A (ja) 半導体装置
JP2779322B2 (ja) 半導体パッケージの製造方法
JP3145892B2 (ja) 樹脂封止型半導体装置
JPS60110145A (ja) 樹脂封止型半導体装置
JP3365339B2 (ja) 半導体装置
JP2001015561A (ja) 放熱板兼補強板付きtabテープ及び半導体装置
JPH0831986A (ja) 放熱板付半導体装置
JP4123719B2 (ja) テープキャリアおよびこれを用いた半導体装置
JPH05326795A (ja) 半導体装置用リードフレーム
JP2000252376A (ja) 集積回路チップ搭載基板ユニットフレーム
JPH06252330A (ja) 配線基板用リードフレーム

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees