CN1197137C - 半导体装置和制造半导体设备的方法 - Google Patents

半导体装置和制造半导体设备的方法 Download PDF

Info

Publication number
CN1197137C
CN1197137C CNB011331887A CN01133188A CN1197137C CN 1197137 C CN1197137 C CN 1197137C CN B011331887 A CNB011331887 A CN B011331887A CN 01133188 A CN01133188 A CN 01133188A CN 1197137 C CN1197137 C CN 1197137C
Authority
CN
China
Prior art keywords
lead
wire
etching
metal level
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011331887A
Other languages
English (en)
Other versions
CN1368757A (zh
Inventor
大沢健治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1368757A publication Critical patent/CN1368757A/zh
Application granted granted Critical
Publication of CN1197137C publication Critical patent/CN1197137C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及半导体装置和制造半导体设备的方法，其中制造引线框架的方法包括以下步骤：制造一块具有多个层的金属层叠板，所述多个层包括一个蚀刻保护金属层和形成在蚀刻保护金属层的第一表面上的一个基底金属层；将蚀刻保护金属层的第二表面上形成的顶部金属层蚀刻形成具有内引线和外线的若干引线，其中所述第二表面与所述第一表面相对，在形成的上述引线的一部分上形成一个绝缘膜，该绝缘膜的厚度能覆盖上述引线，并且具有与每个引线相对应的、使之暴露出来的多个开口，在从每个开口暴露出的上述外引线上形成将与印刷电路板相连的电极，对基底金属层进行蚀刻使得蚀刻去除不需要的区域，对上述的蚀刻保护金属层进行蚀刻，使各引线电气上互相独立。

Description

半导体装置和制造半导体设备的方法
本发明是1995年11月22日提交的申请号为95118847.x发明名称为“引线框架和引线框架的制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及引线框架和引线框架的制造方法，特别涉及内引线与半导体芯片电极连接，外引线通过突出电极与印刷电路板或类似物的电极连接的引线框架和这种引线框架的制造方法。
背景技术
半导体芯片通过具有如焊料球那样的突出电极的有机基片与印刷电路板或类似物的连接已在第5,136,366号美国专利中公开，这种传统实例的结构将在下面结合图1所示的截面进行说明。
在图1中，半导体芯片″b″安装在具有2至6层的多层有机引线基片″a″上，该基片″a″使用有机材料。在基片″a″的表面构成的引线膜″c″通过由金或类似的材料制做的连接引线″d″与半导体芯片″b″连接。
在基片″a″的相反表面上形成的焊料球″e″通过孔与引线膜″c″电连接。图1还示出了焊料保护膜″f″、密封树脂″g″、和印刷电路板″h″。
在图1所示的传统实例中，多层有机引线基片″a″具有被安装在其上的半导体芯片″b″，并在主表面密封了树脂，在另一个表面上形成的了作为突出电极的焊料球″e″，该多层有机引线基片″a″通过焊料球″e″与印刷电路板″h″连接。
由于半导体芯片″b″的电极通过连接引线″d″与称之为BGA的多层有机引线基片上的引线膜″c″连接(引线″d″由金或类似材料制成)，因此寄生电阻不可避免地变大。此外，还需要引线键合工艺，这需要一定的时间，它们是增加成本的因素。
由于要设置并在基片″a″的主表面上用树脂密封半导体芯片″b″，因此使半导体器件变薄是很困难的。
就多层有机引线基片“a”来说，还有另一类缺陷，这就是由于复杂制造工艺导致的非常高的制造成本，由于基片趋于翘曲而产生不能忽略的高缺陷率和基片侧面的渗水可能性。
发明内容
因此，本发明的目的是提供高可靠性的引线框架和它的制造方法，以满足使半导体器件更薄和更便宜的要求。
根据本发明一方面，提供一种制造半导体设备的引线框架的方法，包括以下步骤：制造一块具有多个层的金属层叠板，所述多个层包括一个蚀刻保护金属层和形成在蚀刻保护金属层的第一表面上的一个基底金属层；将蚀刻保护金属层的第二表面上形成的顶部金属层蚀刻形成具有内引线和外线的若干引线，其中所述第二表面与所述第一表面相对，在形成的上述引线的一部分上形成一个绝缘膜，该绝缘膜的厚度能覆盖上述引线，并且具有与每个引线相对应的、使之暴露出来的多个开口，在从每个开口暴露出的上述外引线上形成将与印刷电路板相连的电极，对基底金属层进行蚀刻使得蚀刻去除不需要的区域，对上述的蚀刻保护金属层进行蚀刻，使各引线电气上互相独立。
根据本发明另一方面，提供一种将引线框架安装到半导体芯片和印刷电路板上的方法，其中所述引线框架按如下步骤制造：制备一块具有多个层的金属层叠板，所述多个层包括一个蚀刻保护金属层和一个形成在蚀刻保护金属层的第一表面上的基底金属层；将蚀刻保护金属层的第二表面上形成的顶部金属层蚀刻形成具有内引线和外线的若干引线，其中所述第二表面与所述第一表面相对，在形成的上述引线的一部分上形成一个绝缘膜，该绝缘膜的厚度能覆盖上述引线，并且具有与每个引线相对应的、使之暴露的多个开口，在从每个开口暴露出的上述外引线上形成将与印刷电路板相连的电极，对基底金属层进行蚀刻使得蚀刻去除不需要的区域，对上述的蚀刻保护金属层进行蚀刻，使各引线电气上互相独立，以及其中，所述方法包括以下步骤：将半导体芯片的电极与上述内引线相连，以及将从各个开口暴露出的上述外引线上的电极与印刷电路板上的电极连接起来。
就上述的结构来说，绝缘保护膜的表面上构成的单层引线膜的引线介于半导体芯片和突出电极之间，不采用多层有机引线基片，这样就降低了成本。此外，由于导线为单层，水不能从层间渗入，提高了防潮和防水性能。由于在器件槽内放置半导体芯片(该器件槽是为绝缘保护膜设置的)，可以使半导体器件做得更薄。
由于加强板粘接在绝缘保护膜的背表面，因而能够在引线框架的制造过程和半导体芯片的安装、树脂密封过程中有效地防止引线框架的翘曲和损坏。
就本发明的引线框架制造方法来说，由于引线在高出引线形成基片的蚀刻保护层上形成，引线能做得很好，而且在制造中能防止引线变形。既使引线很薄也能这样，是因为引线形成基片起到了支撑作用。由于绝缘保护膜或包括绝缘保护膜和加强板的多层部件在引线上形成，这便可依靠引线基片防止引线变形，因此引线3在绝缘保护膜形成过程那样的工艺过程中能够避免变形。
就本发明的制造方法而言，由于蚀刻保护层由导电材料做成，突出电极在蚀刻(引线作掩膜的)蚀刻保护层工艺之前形成，因此蚀刻保护层可以作为提供电解电镀区域所需电压的通路，突出电极在该区域形成，因而使突出电极能够以电解电镀方式形成。这意味着在形成突出电极的区域放置突出电极材料的步骤是不必要的，从而使形成突出电极的效率提高并降低了制造成本。
由于绝缘保护膜或包括绝缘保护膜和加强板的多层部件在(引线作掩膜的)蚀刻保护层被蚀刻后，在引线上形成，因此在内引线键合和树脂密封过程中绝缘保护膜和其它部件防止了引线变形。此外，由于引线为单层，水不能渗入层间，从而提高了防潮、防水性能，提高了器件可靠性。
在本发明的引线框架中，使用具有在端面上的绝缘保护膜的单层引线，并把它置入半导体芯片电极和突出电极之间，而不用多层、有机引线基片，以降低成本。
就本发明的制造方法而言，由于内引线键合之后用树脂密封半导体芯片，所以通过密封树脂引线的位置和引线之间的位置关系被固定到半导体芯片上。
由于蚀刻保护层由导电材料制作和蚀刻引线作为掩膜的蚀刻保护层，所以可以把蚀刻保护层作为电解电镀区域所需的电压的通路，突出电极在该区域上形成，因此使突出电极能够用电解电镀的方法形成。这意味着在突出电极被形成的位置滴上突出电极材料是不需要的，从而可高效率地形成突出电极进而降低了制造成本。
附图说明
图1是传统结构的截面图；
图2是本发明实施例的引线框架截面图；
图3A、3B、3C、3D、3E、3F、3G、3H、3J和3K是图2所示的引线框架透视图和典型截面图，它显示了根据本发明实施例的制造方法的工艺过程(A)至(J)；
图4A、4B、4C、4D、4E、4F、4G和4H是图2所示的引线框架的透视图和典型截面图，示出了本发明实施例的制造方法的工艺过程(A)至(G)；
图5是图2所示的引线框架的截面图，示出了图4A至图4H所示制造方法的另一实例；
图6A和6B是本发明另一实施例的引线框架的截面图；
图7A、7B、7C、7D和7E是图6所示的引线框架的典型截面图，示出了根据本发明实施例的制造方法的过程。
具体实施方式
下面将参照附图根据实施例对本发明进行详细说明。尽管引线框架是相互连接的，但为简便起见将主要描述一个引线框架。
图2是本发明实施例的引线框架的截面图。
在图2中，绝缘保护膜1包括聚酰亚胺膜1a和粘性膜1b(例如，在200℃的TG条件下由环氧树脂和聚酰亚胺制成)。聚酰亚胺膜1a也可以作为粘性膜。在这种情况，绝缘保护膜1为单层，图中还示出了绝缘保护膜1中形成的器件槽2。
引线3在绝缘保护膜1的表面上形成，它是采用如根据掩膜图形电解铜电镀的方法，例如使用光掩膜选择电镀方法来实现的。该图形的宽为20至100μm，间距为50至100μm(对连接引线与芯片电极之间的传统金线来说，间距的极限为100μm)，厚为宽的0.7-2倍如30μm。
引线3的内引线″3i″从绝缘保护膜1的表面伸展到器件槽2，并以其端头与半导体芯片4的电极连接。作为一个实例，连接可以采用电极涂铝后的超声波焊接方法或电极涂锡后的金/锡低熔混合物焊接来完成。图中还显示了引线3的外引线″3o″。
加强板5粘接在绝缘保护膜1的背面，即该背面是构成引线的表面相反的表面。该加强板可以是铜板那样的金属板或陶瓷板。金属板例如铜板、或陶瓷板是非常合适的加强板，因为它们具有高的热传导性可以作为热辐射板，又因为它们的坚固性能从而使它们可以起到加强板的作用。为了使加强板重量轻，板可以是多层结构而不是单层结构。
焊料保护层6选择性地在形成引线3的绝缘保护膜1的表面上形成。它作为电极与引线之间的绝缘物可在形成焊料球7(在下面描述)时防止邻近的引线之间的焊料桥出现。作为实例，焊料保护层6可以是厚为10至50μm的聚酰亚胺膜或环氧树脂膜。焊料保护层6可以象在焊料球7形成的位置上形成开口那样根据掩膜图形形成。
焊料球7作为突出电极在外引线″3o″上形成。它们与安装了半导体器件的印刷线路板上的引线膜相连接。焊料球7可以采用下列3种方法之一种来形成。第一种方法是，在形成引线3和焊料保护层6的绝缘保护膜表面涂焊剂，预制的球形焊料块放置在形成焊接球的位置上，然后以软熔焊的方式熔化焊料。第二种方法是，以电解电镀的方法对外引线″3o″的暴露区域镀焊料，用焊接保护层6作为掩膜。第三种方法是，用镍或铜电解电镀外引线″30″的暴露区域，然后以首次镀料的区域为中心进一步电镀焊料。
密封树脂8使用金属模具的转换图形方法或使用配量的封装方法密封芯片4。
在图2所示的实施例中，树脂8的背面没有暴露半导体芯片4的背面，也就是说半导体芯片的背面被封装。半导体芯片的背表面也可以通过切割掉从半导体芯片背表面突出的区域8a而暴露，以增加其辐射热的性能。半导体芯片的背面可以设置热辐射片以增加热辐射性能。
从这个实施例可以想象出各种类型的实例，例如：绝缘保护膜1粘接到具有优良热辐射性能的盘状加强板5的顶面，在加强板5的内底面上键合半导体芯片4(见图5)，然后为半导体芯片4与内引线的连接而进行内引线的键合。
根据图2所示的引线框架，引线3包括在绝缘保护膜1的表面上形成的单层线线膜，该绝缘保护膜介于半导体芯片4的电极与作为突出电极的焊球7之间，而不使用多层有机引线基片以降低成本。此外，由于引线为单层，水不能渗入层间，提高了防潮防水性能，从而提高了可靠性。
通过把半导体芯片放入用于绝缘保护膜1的器件槽2中，可以使半导体器件更薄。
由于未使用TAB带，所以不需要将TAB带粘接到引线基片的复杂工艺。因此，TAB的位移不会使成品率降低。
由于在引线框架中加强板5粘接在绝缘保护膜1的背面，可以避免引线框架在制造过程和半导体芯片4的安装及树脂密封过程中变形和损坏。
图3A至3K是图2所示的引线框架的透视图和典型截面图，这些图显示了本发明实施例制造方法的工艺过程(A)至(J)。该制造方法将在下面按照工艺过程的先后顺序予以说明。
(A)首先准备图3中的底板9，底板9是3层的层叠板，它包括铝层11，薄板板10和薄铜膜12，约3μm厚的铝层11在由约150μm厚的铜(以下称作铜基片)制成的薄板10表面形成，然后约2μm厚的薄铜膜12在铝膜11上形成(以上的厚度及铜材料只作为一个例子)。铝膜11作为当铜基片10被蚀刻时防止底板9的正面被蚀刻的蚀刻保护膜。薄铜膜12作为用于形成引线3的镀铜底涂层，而用其它的方式获得令人满意的镀铜是很困难的。
引线形成基片本身没有引线的功能并且在最后阶段也不需要。然而作为在其内形成非常薄的引线和作为下文中的框架基片暂时还是需要的，因此才被称作铜基片。
(B)由铜制作的引线3在底板9的表面形成，也即在图3B中显示的采用选择电镀方法形成薄铜膜12的表面。选择电镀方法有选择地用保护膜或类似物覆盖该表面，并使用保护膜或类似物执行电解电镀作为掩膜。如上所述，采用电解电镀方法通过有选择地电镀由金属铜制作的底板9构成的引线具有更好的膜性能，并能比TAB带的引线更好的用于精细图形。
引线形成后，易制造的孔和防止变形的槽通过有选择地蚀刻底板9，在其两个表面上形成。由于这些孔和槽与本发明的实质没有直接联系，所以它们既未表示出也未描述。
(C)如图3C所示，具有绝缘保护膜1和加强板5的层叠部件与形成引线3的底板9粘接，层叠部件具有器件槽2，并以矩形形状构成，以致层叠部件大得足以完全覆盖除器件槽2上的突出的引线区域外的引线3。层叠部件如图3C的透视图所示，在该图中，似乎通过绝缘保护膜1和加强板5看见了引线3。
(D)颠倒引线框架，对应引线3的铜基片10的区域，通过在背面有选择地蚀刻基片10而被清除，如图3D所示。换句话说，对铜基片10的这种蚀刻，仅使铜基片10的框架区(即留下便于制造的部分)被留下。这种选择性蚀刻通过在基片的两个表面形成图形保护膜和通过蚀刻把保护膜作为掩膜的铜基片来完成。这种蚀刻用如硫酸和过氧化氢蚀刻液。在这种蚀刻中，引线3未被蚀刻，因为有铝膜11作为它的蚀刻保护层。为方便起见，图3D的透视图忽略了铝膜11和铜膜12，为的是从背面看见引线3。
(E)如图3E所示，通过蚀刻把引形3作掩膜的铝膜，来有选择地去除铝膜11。电解电镀用于形成引线3的作为底层的薄胴膜12被蚀刻2μm而被去除。引线之间相应是分开的。引线不再用铝膜11或薄膜12短路。当铜膜12被蚀刻时，由铜制做的引线3也被蚀刻。由于蚀刻区域的厚度只有2到3μm，所以对例如30μm厚的引线3来说，这种蚀刻几乎不产生作用。
(F)图3F显示了焊料保护层6的形成，为方便起见，焊料保护层6未在透视图中显示。
(G)图3G示出了内引线已被键合。伸到器件槽2内的每一个内引线″3i″的端部与半导体芯片4的电极相连接。
(H)如图3H所示，半导体芯片4用树脂8密封。
(I)如图3I所示用作突出电极的焊料球7被形成。为了形成焊料球7，将事先准备的几乎是球形的焊料块滴入外引线的端部，然后采用软熔焊的方法使其熔化。
然后检查电失效区域是否存在，并测试电特性。
(J)图3J表示与别的引线框架分离的每个引线框架完全去除了铜基片10。图3K示出了引线框架被颠倒的情况。
就引线框架的这种制造方法而言，由于引线3采用选择电解电镀方法在高出铜基片10的作为蚀刻保护层的铝膜11上形成，所以引线3可以被制作得很细，而且即使引线很薄它们也能防止在制作过程中变形，这是因为铜基片10起到了支撑作用。由于包括绝缘保护膜1和加强板5的多层部件在引线3上形成，以防止由铜基片10引发的变形，因此在象绝缘保护膜的形成那样的过程中能防止引线3的变形。
铜基片10的不需要的区域由蚀刻去除，蚀刻保护层11的不需要部分由蚀刻作掩模的引线来去除。薄铜膜12以去除膜12所需的最小蚀刻量来去除，铜膜12作形成引线3的铜电镀的底层。不需要的区域被全部去除后，就得到了图2所示的没有任何问题的引线框架。
图4A至图4H是图2所示的引线框架的透视图和典型截面图，它显示了按照工艺过程的顺序进行的本发明另一实施例的制造方法的工艺过程(A)至(H)。下面将按照工艺过程的顺序说明该制造方法。
(A)在其上形成由铜构成的引线3的底板9，以图3A和图B所示的相同方法制作。换句话说，由铜构成的引线3在底板9的表面形成，也就是采用选择电镀方法形成的薄铜膜12的表面。通过在两个表面蚀刻底板9，使其厚度减少一半，这样，便于加工或防止变形的必要孔和槽就在底板9上形成。与此同时，铜基片10上对应要被形成的引线3的区域被半蚀刻。图4A示出了这种情况下的引线框架(完成这种蚀刻便完成了引线框架的制作)。
(B)焊料保护层6在形成引线3的底板9的表面上，被有选择地形成，如图4所示。
(C)焊料球7在引线3的外引线″3o″的端部(这里未覆盖焊料保护层)形成，如图4C所示。
这些焊料球7采用电解电镀方法形成，从而提高了工作效率。这是因为底板9(包括作为引线形成基片的铜基片10，作为蚀刻保护层的铝膜11，和作为用于形成引线的底层的薄铜膜12的三层层叠板)由导电材料构成，因此对通过底板9本身，而不需要任何引线为形成焊料球的每个位置提供了电解电镀潜在的需求。既使特殊的电解电镀电路未被设置，焊料球也可以通过电解电镀形成，这样就免去了在要形成焊料球的位置设置球形焊料块的烦杂工作。
(D)以用保护膜完全掩膜引线框架正面，和为去除铜基片10不需要的区域(除部分蚀刻外的大部分区域)用保护膜有选择地掩膜引线框架的背面的方式，蚀刻底板9的铜基片10，图4D为已经完成蚀刻的引线框架。
(E)把引线3用作掩膜蚀刻铝膜11。蚀刻铜以去除薄铜膜，每条引线相互电分离。图4E示出了实行了这两类蚀刻的引线框架。
(F)在与形成焊料球7的表面相反的表面上，粘接具有绝缘保护膜1和加强板5的层叠部件。
(G)内引线键合后，再用树脂密封芯片。图4G显示了完成了树脂密封的引线框架。该引线框架被颠倒(形成焊料球7的表面向下放置)。图4H显示了在这种情况下的引线框架。
在表面上粘接具有绝缘保护膜1和加强板5的层叠部件的工艺过程，可以在内引线键合工艺之后进行。
就引线框架的上述制造方法而言，由于作为突出电极的焊料球7在用引线3作掩膜蚀刻面铝构成的蚀刻保护层11的工艺之前形成，蚀刻保护层11可以被用作提供电解电镀所需电压的通路，因而焊料球7能以电解电镀的方式形成。这意味着在形成焊料球的位置制作若干球形焊料块的工艺是不必要的，因而可使形成焊料球(突出电极)的工作效率提高并降低制造成本。
由于包括绝缘保护膜1和加强板5的层叠部件在用引线3作掩膜蚀刻由铝构成的蚀刻保护层之后，在引线3上形成。所以绝缘保护膜1和别的组合物防止了引线3在内引线键合和树脂密封工艺中的变形。图2所示的引线框架是采用这种方法得到的，没有任何问题。
图5是引线框架的截面图，它显示了图4所示的引线框架制造方法的另一种实例。
这个实例是，在图4E工艺进行之后，半导体芯片4键合在粘接绝缘膜1C的盘形热辐射板5(例如，由铜构成)的内底面上，半导体芯片4的电极与引线3的内引线″3i″连接，如图5所示。采用这一方法，热辐射的能力会非常强。这一制造方法的其它工艺与图4A至4H所示的相同。
图6A和图6B示出了本发明另一种实施例的引线框架的典型截面。图6A示出了内引线键合前的引线框架，图6B示出了密封后的引线框架。
焊料保护层6在引线13上形成，作为突出电极的焊料球7在焊料保护层6的开口处的外引线″13o″上形成。
部分10是蚀刻后留下的形成引线基片的区域。它被称为引线框架的支架。它在内引线键合和树脂密封工艺之后被切割掉。
半导体芯片4的电极与内引线″13i″相连，芯片4用密封树脂8密封。
由于引线框架位于半导体芯片4之上，且密封树脂8位于它们之间，焊料球7被置于半导体芯片4之上。这种结构可使半导体器件紧凑。用具有处于正面上的绝缘保护膜的单层引线3代替多层、有机引线基片，并把它放置在半导体芯片4和焊料球7之间以降低成本。
由于未使用TAB带，在引线基片上粘接TAB带的复杂工艺将不需要，因此，TAB带的位移将不会引起成品率的降低。
图7A至7E是图6所示的引线框架的截面图，它示出了一个制造方法的各工艺步骤。
(A)作为引线的薄铜膜12、由铝构成的蚀刻保护层11、和铜基片10依次叠加形成三层底板9，如图7A所示。
(B)根据掩膜图形有选择地蚀刻薄铜膜12形成引线13，如图7B所示。
(C)在已形成引线13的底板9表面上，有选择地形成焊料保护层6。然后，焊料球7以例如电解电镀的方法形成。图7C示出了在其上已形成焊料球7的引线框架。
不用说，用电解的方法形成焊料球是可以提高这种形成工作的效率的。
(D)以完全掩膜的底板9的正面和选择掩膜其背面的方式蚀刻铜基片10。这样，在背面相应形成引线的区域被去除，并仅留下引线框架的支架。
(E)如图7E所示，通过蚀刻去除蚀刻保护层11。每个引线13相互分开。这样半导体芯片4便可以键合内引线了。
内引线键合，树脂密封(例如用键合法或转换图形法)和切掉基片10上的保留部分，这些工艺完成后，组装就全部完成了。
就引线框架的制造方法而言，引线的位置和引线之间位置关系由于树脂8密封半导体芯片4而得到固定。半导体芯片4还起到了作为引线13的加强板的作用。
引线13可通过图3和图4所示的制造方法，采用把薄铜膜作为底层的电解电镀方法来形成。
在上述实施例中，引线框架的引线也可以有多层引线结构，例如两层来代替单层引线结构。

Claims (2)

1.一种制造半导体设备的引线框架的方法，包括以下步骤：
制造一块具有多个层的金属层叠板，所述多个层包括一个蚀刻保护金属层和形成在蚀刻保护金属层的第一表面上的一个基底金属层；
将蚀刻保护金属层的第二表面上形成的顶部金属层蚀刻形成具有内引线和外引线的若干引线，其中所述第二表面与所述第一表面相对，
在形成的上述引线的一部分上形成一个绝缘膜，该绝缘膜的厚度能覆盖上述引线，并且具有与每个引线相对应的、使之暴露出来的多个开口，
在从每个开口暴露出的上述外引线上形成将与印刷电路板相连的电极，
对基底金属层进行蚀刻使得蚀刻去除不需要的区域，
对上述的蚀刻保护金属层进行蚀刻，使各引线电气上互相独立。
2.一种将引线框架安装到半导体芯片和印刷电路板上的方法，其中所述引线框架按如下步骤制造：
制备一块具有多个层的金属层叠板，所述多个层包括一个蚀刻保护金属层和一个形成在蚀刻保护金属层的第一表面上的基底金属层；
将蚀刻保护金属层的第二表面上形成的顶部金属层蚀刻形成具有内引线和外引线的若干引线，其中所述第二表面与所述第一表面相对，
在形成的上述引线的一部分上形成一个绝缘膜，该绝缘膜的厚度能覆盖上述引线，并且具有与每个引线相对应的、使之暴露的多个开口，
在从每个开口暴露出的上述外引线上形成将与印刷电路板相连的电极，
对基底金属层进行蚀刻使得蚀刻去除不需要的区域，
对上述的蚀刻保护金属层进行蚀刻，使各引线电气上互相独立，
以及其中，所述方法包括以下步骤：
将半导体芯片的电极与上述内引线相连，以及
将从各个开口暴露出的上述外引线上的电极与印刷电路板上的电极连接起来。
CNB011331887A 1994-11-22 2001-09-20 半导体装置和制造半导体设备的方法 Expired - Fee Related CN1197137C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP314166/1994 1994-11-22
JP6314166A JP2967697B2 (ja) 1994-11-22 1994-11-22 リードフレームの製造方法と半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN95118847A Division CN1097313C (zh) 1994-11-22 1995-11-22 引线框架的制造方法

Publications (2)

Publication Number Publication Date
CN1368757A CN1368757A (zh) 2002-09-11
CN1197137C true CN1197137C (zh) 2005-04-13

Family

ID=18050046

Family Applications (3)

Application Number Title Priority Date Filing Date
CN95118847A Expired - Fee Related CN1097313C (zh) 1994-11-22 1995-11-22 引线框架的制造方法
CNB011331879A Expired - Fee Related CN1197136C (zh) 1994-11-22 2001-09-20 引线框架和引线框架的制造方法
CNB011331887A Expired - Fee Related CN1197137C (zh) 1994-11-22 2001-09-20 半导体装置和制造半导体设备的方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN95118847A Expired - Fee Related CN1097313C (zh) 1994-11-22 1995-11-22 引线框架的制造方法
CNB011331879A Expired - Fee Related CN1197136C (zh) 1994-11-22 2001-09-20 引线框架和引线框架的制造方法

Country Status (5)

Country Link
US (3) US5756377A (zh)
JP (1) JP2967697B2 (zh)
KR (1) KR100346630B1 (zh)
CN (3) CN1097313C (zh)
TW (1) TW398063B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819964A (zh) * 2009-02-27 2010-09-01 株式会社电装 集成电路安装板、印刷布线板和制造集成电路安装板方法

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2967697B2 (ja) 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
US5963796A (en) * 1996-07-29 1999-10-05 Lg Semicon Co., Ltd. Fabrication method for semiconductor package substrate and semiconductor package
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
JP2891665B2 (ja) 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
JPH09312374A (ja) 1996-05-24 1997-12-02 Sony Corp 半導体パッケージ及びその製造方法
WO1997046060A1 (fr) * 1996-05-31 1997-12-04 Rohm Co., Ltd. Procede de montage d'une borne sur une plaquette de circuit et plaquette de circuit
JP3870301B2 (ja) * 1996-06-11 2007-01-17 ヤマハ株式会社 半導体装置の組立法、半導体装置及び半導体装置の連続組立システム
SG60099A1 (en) * 1996-08-16 1999-02-22 Sony Corp Semiconductor package and manufacturing method of lead frame
KR100209760B1 (ko) * 1996-12-19 1999-07-15 구본준 반도체 패키지 및 이의 제조방법
JP2877122B2 (ja) * 1997-01-20 1999-03-31 ソニー株式会社 半導体装置及びリードフレーム
US6215184B1 (en) * 1998-02-19 2001-04-10 Texas Instruments Incorporated Optimized circuit design layout for high performance ball grid array packages
JP3003624B2 (ja) * 1997-05-27 2000-01-31 ソニー株式会社 半導体装置
JPH1174413A (ja) * 1997-07-01 1999-03-16 Sony Corp リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器
US6249053B1 (en) * 1998-02-16 2001-06-19 Sumitomo Metal (Smi) Electronics Devices Inc. Chip package and method for manufacturing the same
US6495394B1 (en) 1999-02-16 2002-12-17 Sumitomo Metal (Smi) Electronics Devices Inc. Chip package and method for manufacturing the same
KR100260997B1 (ko) * 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6579748B1 (en) * 1999-05-18 2003-06-17 Sanyu Rec Co., Ltd. Fabrication method of an electronic component
US6782610B1 (en) * 1999-05-21 2004-08-31 North Corporation Method for fabricating a wiring substrate by electroplating a wiring film on a metal base
US6975021B1 (en) * 1999-09-03 2005-12-13 Micron Technology, Inc. Carrier for substrate film
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
DE10034018A1 (de) 2000-07-07 2002-01-24 Infineon Technologies Ag Trägermatrix für integrierte Halbleiter und Verfahren zu ihrer Herstellung
WO2002056378A1 (en) * 2001-01-11 2002-07-18 Matsushita Electric Industrial Co., Ltd. Circuit board and production method therefor
AU2007203504B2 (en) * 2001-03-21 2010-05-27 United Test Center Inc Semi Conductor Device and Method for Fabricating The Same
TW579581B (en) * 2001-03-21 2004-03-11 Ultratera Corp Semiconductor device with chip separated from substrate and its manufacturing method
JP3615727B2 (ja) * 2001-10-31 2005-02-02 新光電気工業株式会社 半導体装置用パッケージ
JP2003209366A (ja) * 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
JP3896285B2 (ja) * 2002-01-24 2007-03-22 三菱電機株式会社 半導体装置の製造方法
DE10212495B4 (de) 2002-03-21 2004-02-26 Schulz-Harder, Jürgen, Dr.-Ing. Verfahren zum Herstellen eines Metall-Keramik-Substrats, vorzugsweise eines Kupfer-Keramik-Substrats
DE50307323D1 (de) * 2002-03-13 2007-07-05 Electrovac Ag Verfahren zum herstellen eines metal-keramik-subtrats, vorzugsweise eines kupfer-keramik-substrats
JP2004095972A (ja) * 2002-09-03 2004-03-25 Sumitomo Metal Electronics Devices Inc プラスチックパッケージの製造方法
JP2005243911A (ja) * 2004-02-26 2005-09-08 Mitsui Mining & Smelting Co Ltd 多層積層配線板
CN100382294C (zh) * 2004-02-27 2008-04-16 沈育浓 半导体晶片封装体及其封装方法
US20050285281A1 (en) * 2004-06-29 2005-12-29 Simmons Asher L Pad-limited integrated circuit
TWI237885B (en) * 2004-10-22 2005-08-11 Phoenix Prec Technology Corp Semiconductor device having carrier embedded with chip and method for fabricating the same
JP2008545265A (ja) * 2005-07-07 2008-12-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ パッケージ、該パッケージを製造する方法、及び該方法の使用
DE102006037118B3 (de) * 2006-08-07 2008-03-13 Infineon Technologies Ag Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
CN100576532C (zh) * 2007-08-02 2009-12-30 全懋精密科技股份有限公司 半导体元件埋入承载板的结构及其制法
US8141786B2 (en) * 2008-01-18 2012-03-27 Texas Instruments Incorporated Thin smart card module having strap on carrier
TWI422058B (zh) * 2008-03-04 2014-01-01 Everlight Electronics Co Ltd 發光二極體封裝結構與其製造方法
JP4798237B2 (ja) * 2009-03-09 2011-10-19 株式会社デンソー Ｉｃ搭載基板、及び多層プリント配線板
US9461008B2 (en) 2012-08-16 2016-10-04 Qualcomm Incorporated Solder on trace technology for interconnect attachment
CN104885578B (zh) * 2013-02-26 2018-05-04 大自达电线股份有限公司 柔性印制线路板用补强部分、柔性印制线路板及屏蔽印制线路板
KR102643219B1 (ko) * 2018-08-08 2024-03-05 주식회사 엘지에너지솔루션 발광물질을 포함하는 리드필름을 구비한 이차전지 및 이차전지의 불량 검사 방법
CN113113315B (zh) * 2020-01-13 2023-03-31 珠海零边界集成电路有限公司 一种防止智能功率模块溢胶的方法
TWI731737B (zh) 2020-07-03 2021-06-21 財團法人工業技術研究院 導線架封裝結構

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2797542B2 (ja) * 1989-11-06 1998-09-17 ソニー株式会社 リードフレームの製造方法
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
KR960006970B1 (ko) * 1993-05-03 1996-05-25 삼성전자주식회사 필름 캐리어 및 그 제조방법
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
DE69527473T2 (de) * 1994-05-09 2003-03-20 Nec Corp., Tokio/Tokyo Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
JPH0878574A (ja) * 1994-09-08 1996-03-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2967697B2 (ja) 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819964A (zh) * 2009-02-27 2010-09-01 株式会社电装 集成电路安装板、印刷布线板和制造集成电路安装板方法

Also Published As

Publication number Publication date
CN1350323A (zh) 2002-05-22
CN1197136C (zh) 2005-04-13
US20010014491A1 (en) 2001-08-16
US5756377A (en) 1998-05-26
CN1130807A (zh) 1996-09-11
US6078097A (en) 2000-06-20
JPH08148530A (ja) 1996-06-07
CN1097313C (zh) 2002-12-25
US6391684B2 (en) 2002-05-21
KR100346630B1 (ko) 2002-10-31
KR960019684A (ko) 1996-06-17
TW398063B (en) 2000-07-11
JP2967697B2 (ja) 1999-10-25
CN1368757A (zh) 2002-09-11

Similar Documents

Publication Publication Date Title
CN1197137C (zh) 半导体装置和制造半导体设备的方法
CN1159956C (zh) 装有芯片封装的电路基板的端电极及其制造方法
US8525214B2 (en) Semiconductor chip assembly with post/base heat spreader with thermal via
KR100537972B1 (ko) 집적 회로 패키지용 칩 스케일 볼 그리드 어레이
CN1254859C (zh) 电路装置的制造方法
CN1266764C (zh) 半导体器件及其制造方法
CN1266752C (zh) 电路装置的制造方法
US9443827B2 (en) Semiconductor device sealed in a resin section and method for manufacturing the same
US8153477B2 (en) Method of making a semiconductor chip assembly with a post/dielectric/post heat spreader
CN1175488C (zh) 半导体封装及其制造方法
US6653742B1 (en) Semiconductor chip assembly with interlocked conductive trace
US6562709B1 (en) Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
CN1716587A (zh) 内插器及其制造方法以及使用该内插器的半导体器件
US7951622B2 (en) Method of making a semiconductor chip assembly with a post/base heat spreader and a signal post
CN101076883A (zh) 制造互连元件的结构和方法，包括互连元件的多层线路板
JP2001506057A (ja) 集積回路パッケージ用チップスケールボールグリッドアレイ
US6576493B1 (en) Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
CN1759477A (zh) 电子部件安装基板的制造方法
CN1254861C (zh) 电路装置的制造方法
CN1956158A (zh) 焊料凸块的制造方法、中间结构
CN1666327A (zh) 挠性配线基板及其制造方法
TW201115656A (en) Method of forming package structure
WO2018113573A1 (zh) 一种具有低电阻损耗三维封装结构及其工艺方法
CN1509134A (zh) 电路装置、电路模块及电路装置的制造方法
CN1193417C (zh) 电路装置的制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee