JPH08148530A - リードフレームとその製造方法 - Google Patents

リードフレームとその製造方法

Info

Publication number
JPH08148530A
JPH08148530A JP6314166A JP31416694A JPH08148530A JP H08148530 A JPH08148530 A JP H08148530A JP 6314166 A JP6314166 A JP 6314166A JP 31416694 A JP31416694 A JP 31416694A JP H08148530 A JPH08148530 A JP H08148530A
Authority
JP
Japan
Prior art keywords
lead
leads
forming
lead frame
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6314166A
Other languages
English (en)
Other versions
JP2967697B2 (ja
Inventor
Kenji Osawa
健治 大沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6314166A priority Critical patent/JP2967697B2/ja
Priority to TW084112331A priority patent/TW398063B/zh
Priority to KR1019950042192A priority patent/KR100346630B1/ko
Priority to CN95118847A priority patent/CN1097313C/zh
Publication of JPH08148530A publication Critical patent/JPH08148530A/ja
Priority to US08/764,556 priority patent/US5756377A/en
Priority to US08/787,659 priority patent/US6078097A/en
Priority to US09/361,955 priority patent/US6093970A/en
Priority to US09/414,796 priority patent/US6391684B2/en
Application granted granted Critical
Publication of JP2967697B2 publication Critical patent/JP2967697B2/ja
Priority to CNB011331879A priority patent/CN1197136C/zh
Priority to CNB011331887A priority patent/CN1197137C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体装置の低価格化、薄型化の要求に応え
ることができ、高信頼度のリードフレームを提供する。 【構成】 デバイスホール２を有する絶縁性保護膜１の
表面にリード３を形成し、該リード３の反絶縁性保護膜
側に突起電極（半田ボール）７を形成する。更に、絶縁
性保護膜１の裏面に補強板５を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、リードフレーム、特に
リードのインナーリードにて半導体チップの電極と接続
されアウターリードにて突起電極を介して配線基板等の
電極と接続されるリードフレームと、その製造方法に関
する。
【０００２】
【従来の技術】半導体チップを半田ボールなどの突起電
極を備えた有機基板を介して配線基板等に接続できるよ
うにしたものとして図１０、図１１に示すものがある。
先ず、図１０に示された従来例について説明する。図面
において、ａは有機材料を用いた２ないし６層程度の多
層有機配線基板で、その表面に半導体チップｂがマウン
ティングされている。ｃは該多層有機配線基板ａの表面
に形成された配線膜で、例えば金からなるコネクトワイ
ヤｄを介して上記半導体チップｂの電極と接続されてい
る。
【０００３】ｅは上記多層有機配線基板ａの裏面に形成
された半田ボールで、上記配線膜ｃとスルーホールを介
して電気的に接続されている。ｆはソルダーレジスト
膜、ｇは封止樹脂、ｈは配線基板である。この図１０に
示す従来例は、多層有機配線基板ａを用い、その一方の
主面に半導体チップｂを搭載し、樹脂封止し、他方の面
に突起電極である半田ボールｅを形成し、この半田ボー
ルｅを配線基板ｇに接続するようにしたものである。次
に、図１１に示した従来例について説明する。本例にお
いては、多層有機配線基板ａとしてデバイスホールｉを
有するものを用い、そして、その表面の配線膜にはポリ
イミドをベースｊとするＴＡＢテープｋのアウターリー
ドを接続し、インナーリードには上記デバイスホールｉ
内に位置させた半導体チップｂの電極をボンディングし
ている。それ以外の点については図１０に示した従来例
と略同じである。上記多層有機配線基板ａは半田ボール
が多数格子状に配設されていることからボールグリッド
アレイ（ＢＧＡ）と称されることが多い。
【０００４】
【発明が解決しようとする課題】ところで、図１０に示
すものは、半導体チップｂの電極とＢＧＡと称される多
層有機配線基板ａの配線膜ｃとの間を金からなるコネク
トワイヤｄを介して接続しているので、必然的に寄生抵
抗が大きくなるという問題があるし、ワイヤボンディン
グ工程が必要であり、それには、無視できない時間がか
かり、それがコスト増の一因となるという問題がある。
しかも、多層有機配線基板ａの一方の主面上に半導体チ
ップｂを搭載して樹脂封止するので半導体装置の搭載に
強まる傾向のある薄型化の要求に応えることが難しい。
【０００５】図１１に示すものは図１０に示すものの上
記欠点を概ね解消しているといえる。即ち、半導体チッ
プｂの電極と多層有機配線基板ａの配線膜ｃとをコネク
トワイヤｄを介することなく直接接続しているので、そ
の分電気抵抗を小さくできるし、ワイヤボンディング工
程が必要でないので、その分コストを低くすることがで
きるうえ、デバイスホールｂに半導体チップｂを納める
ことができるので、半導体装置の搭載に強く要求される
ことの多い薄型化には比較的対応がしやすい。しかし、
ＴＡＢテープｋを多層有機配線基板ａに貼り合わせる工
程が比較的複雑で、しかも、位置合わせ精度が少なくと
も現在の技術的水準では充分でなく、位置合わせ不良の
発生率が高いという問題がある。特に、高熱（４８０
℃）でＴＡＢテープｋ等が変形するので、その変形が位
置合わせ精度を悪くする一因となっているのである。
【０００６】また、図１０、図１１に示す従来例に共通
の欠点として、多層有機配線基板ａの製造工程が複雑で
あるためその価格が非常に高いこと、多層有機配線基板
ａに反りが生じ易く、そのため、反り不良率が無視でき
ない程高いこと、多層有機配線基板ａの側面から水分の
侵入するおそれが皆無ではないこと等が挙げられる。
【０００７】本発明はこのような問題点を解決すべく為
されたものであり、半導体装置の低価格化、薄型化の要
求に応えることができ、高信頼度のリードフレームとそ
の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】請求項１のリードフレー
ムは、デバイスホールを有する絶縁性保護膜の表面にリ
ードが形成され、該リードの反絶縁性保護膜側に突起電
極が形成されたことを特徴とする。請求項２のリードフ
レームは、請求項１記載のリードフレームにおいて、絶
縁性保護膜の裏面に補強板が形成されたことを特徴とす
る。
【０００９】請求項３のリードフレームの製造方法は、
請求項１又は２記載のリードフレームの製造方法であっ
て、リード形成用基板表面にエッチングストップ層を介
して多数のリードを形成した後、該リードの反リード形
成用基板側の面にデバイスホールを有する絶縁性保護膜
を接着する工程と、上記リード形成用基板の上記リード
の形成領域を裏側からのエッチングにより除去する工程
と、上記エッチングストップ層を上記リードをマスクと
してエッチングする工程を有することを特徴とする。
【００１０】請求項４のリードフレームの製造方法は、
請求項１又は２のリードフレームの製造方法であって、
リード形成用基板の表面にエッチングストップ層を介し
て多数のリードを形成した後、該リード形成用基板のリ
ード形成領域の裏面をハーフエッチングする工程と、該
リード形成用基板のリードの形成された面上に、突起電
極を形成すべき部分に開口を有するソルダーレジストを
形成し、該ソルダーレジストをマスクとして電解メッキ
によりリードに突起電極を形成する工程と、上記リード
形成用基板のリード形成領域の裏面の残存部分をエッチ
ングし、その後、上記エッチングストップ層を上記リー
ドをマスクとしてエッチングする工程と、該リードの反
突起電極形成面側にデバイスホールを有する絶縁性保護
膜を接着する工程と、を有することを特徴とする。
【００１１】請求項５のリードフレームは、多数のリー
ドの一方の側にその各アウターリードが露出する開口を
有するソルダーレジストを形成し、上記各アウターリー
ドの露出する部分に突起電極を形成してなることを特徴
とする。請求項６のリードフレームの製造方法は、請求
項５のリードフレームの製造方法において、リード形成
用基板上にエッチングストップ層を介して多数のリード
を形成する工程と、上記リード形成用基板のリードの形
成された面上に、突起電極を形成すべき部分に開口を有
するソルダーレジストを形成し、該ソルダーレジストを
マスクとして電解メッキによりリードに突起電極を形成
する工程と、上記リード形成用基板のリード形成領域の
裏面の残存部分をエッチングする工程と、を有すること
を特徴とする。
【００１２】
【作用】請求項１のリードフレームによれば、有機多層
配線基板を使用せず、絶縁性保護膜の表面の配線膜から
なるリードを半導体チップの電極と突起電極との間に介
在させるので、低価格を図ることができ、しかも層間に
水分が侵入するということがないので、耐湿性、耐水性
を向上させることができ、信頼度が高くなる。そして、
絶縁性保護膜がデバイスホールを有するので、そのデバ
イスホール内に半導体チップを納めるようにすることに
より、薄型化を図ることができる。また、ＴＡＢテープ
を用いないので、ＴＡＢテープを配線基板に接着する複
雑な工程が必要ではない。従って、ＴＡＢテープの位置
合わせズレによる歩留まり低下の生じるおそれがない。
【００１３】請求項２のリードフレームによれば、絶縁
性保護膜の裏面に補強板が形成されているので、リード
フレームの製造過程或いは半導体チップの搭載、樹脂封
止過程でリードフレームが変形、破損等することをより
有効に防止することができる。請求項３のリードフレー
ムの製造方法によれば、リード形成用基板の表面にエッ
チングストップ層を介してリードを形成するので、ファ
インパターンに形成することができ、また、リードが薄
くてもリード形成用基板の存在によってリードフレーム
の製造途中における変形を防止することができる。そし
て、そのリード形成用基板により変形が防止された状態
のリード上に絶縁性保護膜を、又は絶縁性保護膜及び補
強板の多層体を形成するので、該絶縁性保護膜等により
リードの変形を防止することができる。また、エッチン
グストップ層の不要部分はリードをマスクとするエッチ
ングにより除去することができる。従って、支障なく請
求項１又は２記載のリードフレームを得ることができ
る。
【００１４】請求項４のリードフレームの製造方法によ
れば、エッチングストップ層を導電性のある材料で形成
し、該エッチングストップ層をリードをマスクとしてエ
ッチングするにより除去する工程よりも前に突起電極を
形成するので、エッチングストップ層を各突起電極を形
成すべき部分への電解メッキに必要な電位付与の経路と
することができ、延いては電解メッキによる突起電極の
形成が可能となる。従って、突起電極材料を各突起電極
形成箇所にディプレースする必要がなく、突起電極形成
作業を高効率化することができ、延いては、製造コスト
の低減を図ることができる。そして、リードをマスクと
するエッチングストップ層のエッチングの後でリード上
に絶縁性保護膜を、又は絶縁性保護膜及び補強板の多層
体を形成するので、インナーリードボンディングや樹脂
封止等でリードが変形することを絶縁性保護膜等により
防止することができ、しかも層間に水分が侵入するとい
うことがないので、耐湿性、耐水性を向上させることが
でき、信頼度が高くなる。従って、支障なく請求項１又
は２記載のリードフレームを得ることができる。
【００１５】請求項５のリードフレームによれば、有機
多層配線基板を使用せず、絶縁性保護膜の表面の単層の
配線膜からなるリードを半導体チップの電極と突起電極
との間に介在させるので、低価格化を図ることができ
る。また、ＴＡＢテープを用いないので、ＴＡＢテープ
を配線基板に接着する複雑な工程が必要ではない。従っ
て、ＴＡＢテープの位置合わせズレによる歩留まり低下
の生じるおそれがない。
【００１６】請求項６のリードフレームの製造方法によ
れば、インナーリードボンディング後、樹脂封止する
と、各リード及びその間の位置関係が封止樹脂を通じて
半導体チップにより固定することができ、半導体チップ
がリードに対する補強板としての役割を果たす。そし
て、エッチングストップ層を導電性のある材料で形成す
ると、該エッチングストップ層をリードをマスクとして
エッチングするにより除去する工程よりも前に突起電極
を形成してエッチングストップ層を各突起電極を形成す
べき部分への電解メッキに必要な電位付与の経路とする
ことができ、延いては電解メッキによる突起電極の形成
が可能となる。従って、突起電極材料を各突起電極形成
箇所にディプレースする必要がなく、突起電極形成作業
を高効率化することができ、延いては、製造コストの低
減を図ることができる。
【００１７】
【実施例】以下、本発明を図示実施例に従って詳細に説
明する。図１は本発明リードフレームの一つの実施例を
示す断面図である。図面において、１は絶縁性保護膜
で、ポリイミド膜１ａと接着膜（例えばエポキシ系樹脂
或いはＴＧ２００℃以下のポリイミドからなる。）１ｂ
の２層膜からなる。尚、ポリイミド膜１ａ自身を接着膜
として使用する場合には単層ということになる。２は絶
縁性保護膜１のデバイスホールである。３は絶縁性保護
膜１の表面に形成されたリードで、例えば電解銅メッキ
により形成され、パターニングは例えばフォトマスクを
用いての選択的メッキ法が駆使される。線幅は例えば２
０〜１００μｍ、ピッチは例えば５０〜１００μｍ（従
来の金ワイヤによりリードとチップの電極を接続をする
タイプの場合には１００μｍがピッチの限界であっ
た。）、厚さは例えば線幅の０．７〜２．０倍、例えば
３０μｍである。
【００１８】３ｉはリード３のインナーリードで、絶縁
性保護膜１表面上からデバイスホール２上に食み出し、
その先端部が半導体チップ４の電極に接合されている。
その接合は例えば電極にアルミニウムコーティングした
うえでの超音波法により、或いは錫コーティングしたう
えでの金／錫共晶ギャグボンディングにより行われる。
３ｏはリード３のアウターリードである。５は補強板
で、絶縁性保護膜１の裏面、即ち反リード側の面に接着
されており、例えば銅等の金属板或いはセラミックシー
トからなる。銅板等の金属板或いはセラミックシートは
剛性があるので補強板としての役割を果たすが、更に熱
伝導性が良いので放熱板としての役割をも果たすので、
補強板として最適である。また、軽量化のために、単層
構造にするのではなく、積層構造にすることも考えられ
得る。
【００１９】６は上記絶縁性保護膜１のリード３が形成
された表面上に選択的に形成されたソルダーレジスト
で、次に述べる半田ボール（７）形成に際しての隣接リ
ード間の半田ブリッジの発生防止及び電極間、リード間
の絶縁の役割を果たす。具体的には例えば１０〜５０μ
ｍ程度の厚さのポリイミド膜或いはエポキシ樹脂膜から
なる。このソルダーレジスト６は半田ボール（７）を形
成すべき部分に開口ができるようにパターニングされて
いる。７はアウターリード３ｏ上に形成された突起電極
を成す半田ボールで、これが半導体装置が組付けられる
配線基板の配線膜に接続されることになる。この半田ボ
ール７の形成は、例えば、絶縁性保護膜１のリード３及
びソルダーレジスト６が形成された表面上にフラックス
コーティングをし、次いで、予め用意しておいたボール
状の半田を各半田ボール形成位置上に置き、その後、リ
フローによりその半田を溶融させるという方法で行って
も良いし、ソルダーレジスト３をマスクとしてアウター
リード３ｏの露出する部分上に電解メッキ法により半田
メッキを行うという方法で行っても良い。また、ニッケ
ル或いは銅等の金属を電解メッキし、それをコアとして
その上に半田をメッキするようにしても良い。
【００２０】８は封止用の樹脂で、樹脂８による封止は
金型を用いてのトランスファーモールド法により或いは
ディスペンサを用いてのポッティング法により行っても
良い。尚、図１に示した実施例によれば、半導体チップ
４の裏面が樹脂８の裏面、即ちパッケージ裏面に露出し
ていないが、樹脂８の半導体チップ裏面より低い部分８
ａを切り取った形状にして半導体チップ裏面を露出させ
て放熱性を高めるようにしても良い。更には、その裏面
に放熱フィンを接着してより放熱性を高めるようにして
も良い。また、皿状の放熱性の良い補強板５の上面に絶
縁性保護膜１を接着し、この補強板５の内底面に半導体
チップ４をボンディングし（図７参照）、そして、半導
体チップ４の各電極と、各リードのインナーリードとの
接合、即ちインナーリードボンディングを行うようにし
ても良い等種々の変形例が考えられ得る。
【００２１】図１に示したリードフレームによれば、有
機多層配線基板を使用せず、絶縁性保護膜１の表面の単
層の配線膜からなるリード３を半導体チップ４の電極と
突起電極である半田ボール７との間に介在させるので、
低価格化を図ることができる。しかも、リードが単層な
ので、層間に水分が侵入するということがなく、耐湿
性、耐水性を向上させることができ、延いては信頼度が
高くなる。そして、絶縁性保護膜１がデバイスホール２
を有するので、そのデバイスホール２内に半導体チップ
を納めるようにすることにより、薄型化を図ることがで
きる。また、ＴＡＢテープを用いないので、ＴＡＢテー
プを配線基板に接着する複雑な工程が必要ではない。従
って、ＴＡＢテープの位置合わせズレによる歩留まり低
下の生じるおそれがない。また、このリードフレームに
よれば、絶縁性保護膜１の裏面に補強板５が接着されて
いるので、リードフレームの製造過程或いは半導体チッ
プ４の搭載、樹脂封止過程でリードフレームが変形、破
損等することを防止することができる。
【００２２】図２（Ａ）、（Ｂ）、図３（Ｃ）〜（Ｈ）
及び図４（Ｉ）〜（Ｋ）は図１に示したリードフレーム
の製造方法の一例を工程順［（Ａ）〜（Ｋ）］に示す斜
視図及び断面図である。以下にこの製造方法について工
程順に説明する。 （Ａ）先ず、図２（Ａ）に示すように、ベース９を用意
する。該ベース９は厚さ例えば１５０μｍ程度の例えば
銅からなる薄板（以下「銅基板」という。）１０の表面
に例えば３μｍ程度の厚さを有するアルミニウム膜１１
を形成し、更に該アルミニウム膜１１の表面に厚さ例え
ば２μｍ程度の薄い銅膜１２を形成した三層構造の積層
板である。上記アルミニウム膜１１は後に銅基板１０の
エッチングをするときにベース９の表面側がエッチング
されないようにするためのエッチングストップ膜として
の役割を果たす。薄い銅膜１２はリード３を形成するた
めの銅メッキの下地としての役割を果たし、これがない
と良好なメッキが難しい。尚、銅基板１０は特許請求の
範囲でいうリード形成用基板に該当する。リード形成用
基板は自身がリードとはならず最終的には必要でなくな
るが、しかし非常に薄いリードを形成するにあたって基
板として、またその後においてフレームとして過度的に
必要なものであり、従って、リード形成用基板と称する
のである。
【００２３】（Ｂ）次に、図２（Ｂ）に示すように、上
記ベース９の表面、即ち、薄い銅膜１２の表面に選択メ
ッキ法により銅からなるリード３を形成する。選択メッ
キは表面をレジスト膜等により選択的に覆い該レジスト
膜をマスクとして電解メッキすることにより行う。この
ように、金属からなるベース９上に電解メッキ法により
銅を選択メッキすることによりリードを形成すると、Ｔ
ＡＢテープのリードに比較してリードの膜質を良くしつ
つファンパターン化を図ることができる。尚、その後、
このベース９に対して両面からの選択エッチングにより
製造をやり易くするための孔や、変形防止のためのスリ
ットを形成する。尚、この孔やスリットは本発明の本質
に直接関係がないので図示、説明を省略する。
【００２４】（Ｃ）次に、図３（Ｃ）に示すように、ベ
ース９のリード３が形成された側の面上に絶縁性保護膜
１及び補強板５の積層体を接着する。この絶縁性保護膜
１及び補強板５の積層体はデバイスホール２を有し、リ
ード３の該デバイスホール２から突出する部分を除き完
全に覆うことができる広さを有する矩形状に形成されて
いる。尚、図３（Ｃ）の斜視図においては、便宜上リー
ド３をあたかも絶縁性保護膜１及び補強板５を透かして
視えるように示した。 （Ｄ）次に、図３（Ｄ）に示すように、リードフレーム
を反転（上下逆に反転）し、ベース９の銅基板１０を裏
側から選択的にエッチングすることによりリード３の形
成された領域にあたる不要部分を除去する。具体的に
は、製造の便宜上残しておくことが好ましいフレーム部
分のみが残存するように銅基板１０を除去する。尚、こ
の選択的エッチングは上下両面にパターニングされたレ
ジスト膜を形成し、これをマスクとしてエッチング（エ
ッチング液は例えば硫酸と過酸化水素の水溶液）するこ
とにより行うが、その際、銅基板１０側からのエッチン
グによるリード３の侵蝕はエッチングストップ層である
アルミニウム膜１１により阻まれる。ところで、便宜
上、図３（Ｄ）の斜視図において該アルミニウム膜１
１、薄い銅膜１２を無視して描くことによってリード３
を裏側から視えるようにした。
【００２５】（Ｅ）次に、第３図（Ｅ）に示すように、
リード３をマスクとするエッチングによりアルミニウム
膜１１を選択的に除去し、更に、銅を２μｍ程度エッチ
ングすることによりリード３の形成のための電解メッキ
に際して下地とした薄い銅膜１２を除去する。これによ
り各隣接リード３・３間がアルミニウム膜１１や薄い銅
膜１２により電気的に短絡された状態がなくなる。尚、
銅膜２をエッチングするとき銅からなるリード３も侵食
されるが、エッチング量は２〜３μｍと少なく、それに
対してリード３は例えば３０μｍと厚いので、リード３
の侵蝕は全く問題とならない。 （Ｆ）次に、図３（Ｆ）の断面図に示すように、ソルダ
ーレジスト６を形成する。尚、斜視図では便宜上ソルダ
ーレジスト６は図示しなかった。 （Ｇ）次に、図３（Ｇ）に示すように、インナーリード
ボンディングを行う。即ち、リード３のデバイスホール
２へ突出する各インナーリード３ｉの先端を半導体チッ
プ４の各電極と接合する。
【００２６】（Ｈ）次に、図３（Ｈ）に示すように、樹
脂８により封止する。 （Ｉ）次に、図４（Ｉ）に示すように、突起電極である
半田ボール７を形成する。この半田ボール７の形成は予
め用意しておいた略ボール状の半田を各アウターリード
先端部にディプレースし、その後リフローするという方
法で行う。次に、電気的不良の有無の測定、電気的特性
の測定を行う。 （Ｊ）その後、図４（Ｊ）に示すように、リードフレー
ムを各半導体装置毎に分離させる。これにより銅基板１
０は完全になくなる。そして、半田ボール７が下を向く
ように向きを変えると図４（Ｋ）のようになる。
【００２７】このようなリードフレームの製造方法によ
れば、銅基板１０の表面にエッチングストップ層である
アルミニウム膜１１を介して選択的電解メッキ法により
リード３を形成するので、リード３のファインパターン
化を図ることができると共に、リード３が薄くても銅基
板１０の存在によってリードフレームの製造途中におけ
る変形を防止することができる。そして、その銅基板１
０により変形が防止された状態のリード３上に絶縁性保
護膜１及び補強板５の多層体を形成するので、該絶縁性
保護膜等の形成過程でリード３に変形が生じることを防
止することができる。そして、銅基板１０の不要部分は
エッチングにより除去し、更に、エッチングストップ層
１１の不要部分はリードをマスクとするエッチングによ
り除去することができ、また、リード３形成のための銅
メッキに際して下地とした薄い銅膜１２はそれを除去す
るに最小限必要なエッチングにより除去するので、不必
要なものは一切除去されることになり、従って、支障な
く図１に示したリードフレームを得ることができる。
【００２８】図５（Ａ）、（Ｂ）及び図６（Ｃ）〜
（Ｈ）は図１に示すようなリードフレームの製造方法の
他の例を工程順［（Ａ）〜（Ｈ）］に示す斜視図及び断
面図である。 （Ａ）図２（Ａ）、（Ｂ）に示したのと同じ方法でベー
ス９上に銅からなるリード３を形成したものを用意す
る。具体的には、ベース９の表面、即ち、薄い銅膜１２
の表面に選択メッキ法により銅からなるリード３を形成
したものを用意する。そして、ベース９をその両面を選
択的にレジスト膜でマスクし、その状態で両面からその
厚さの約２分の１エッチングすることにより製造の便宜
上或いは変形防止のため必要な孔、スリットをベース９
に形成すると共に、銅基板１０のリード３形成領域に対
応する部分をハーフエッチングする。図５（Ａ）はこの
エッチングの終了後の状態を示す。
【００２９】（Ｂ）次に、図５（Ｂ）に示すように、ベ
ース９のリード３が形成された面上にソルダーレジスト
６を選択的に形成する。 （Ｃ）次に、図６（Ｃ）に示すように、リード３のアウ
ターリード３ｏ先端部（ソルダーレジスト６の開口とな
っている。）に半田ボール７を形成する。この半田ボー
ル７の形成は電解メッキ法により行うことができ、作業
効率を高くすることができる。というのは、ベース９
（リード形成用基板である銅基板１０、エッチングスト
ップ層であるアルミニウム膜１１、リード形成のための
メッキの下地となる薄い銅膜１２からなる三層の積層
板）は導電性材料からなり、配線をしなくてもベース９
自身を介して各半田ボール形成部に電解メッキに必要な
電位を与えることができるから特別に電解メッキ用の回
路の形成を行わなくても電解メッキによる半田ボールの
形成が可能であり、従って、各半田ボール形成位置にボ
ール状半田をディプレースする面倒な作業が必要でなく
なるからである。
【００３０】（Ｄ）次に、リードフレームの表面側をレ
ジスト膜で全面的にマスクし、裏面側を同じくレジスト
膜で選択的にマスクした状態でベース９の銅基板１０を
エッチングすることにより銅基板１０の不要部分（主と
して前記ハーフエッチングをした部分の残りの部分）を
除去する。図６（Ｄ）はそのエッチング終了後の状態を
示す。 （Ｅ）次に、リード３をマスクとしてアルミニウム膜１
１をエッチングし、更に、薄い銅膜１２を銅エッチング
により除去する。これにより各リード３・３間が電気的
に独立した状態になる。図６（Ｅ）はこの両エッチング
の終了後の状態を示す。
【００３１】（Ｆ）次に、図６（Ｆ）に示すように、リ
ードフレームの半田ボール７が形成された側と反対側の
面に絶縁性保護膜１と補強板５の積層体を接着する。 （Ｇ）その後、インナーリードボンディングを行い、し
かる後、樹脂封止をする。図６（Ｇ）は樹脂封止後の状
態を示す。そして、半田ボール７が形成された面を下向
きにすると図６（Ｈ）に示すようになる。尚、絶縁性保
護膜１と補強板５の積層体を接着する工程と、インナー
リードボンディング工程とはその順序を逆にしてもよ
い。
【００３２】このようなリードフレームの製造方法によ
れば、ベース９のアルミニウムからなるエッチングスト
ップ層１１をリード３をマスクとしてエッチングするこ
とにより除去する工程よりも前に突起電極である半田ボ
ール７を形成するので、エッチングストップ層１１を電
解メッキに必要な電位付与の経路とすることができ、延
いては電解メッキによる半田ボール７の形成が可能とな
る。従って、ボール状半田を多数用意しこれを各半田ボ
ール形成箇所にディプレースする必要がなく、半田ボー
ル突起電極形成作業を高効率化することができ、延いて
は、製造コストの低減を図ることができる。
【００３３】そして、リード３をマスクとするアルミニ
ウムからなるエッチングストップ層１１のエッチングの
後でリード３上に絶縁性保護膜１と補強板５の多層体を
形成するので、インナーリードボンディングや樹脂封止
等でリード３が変形することを絶縁性保護膜１等により
防止することができる。従って、支障なく図１に示した
リードフレームを得ることができる。
【００３４】図７は図５、図６に示したリードフレーム
の製造方法の変形例を説明するための断面図である。本
変形例は、図６（Ｅ）に示した工程の終了後、図７に示
すように、予め用意しておいた皿状で上面に絶縁膜１ｃ
が接着された放熱板（例えば銅からなる。）５の内底面
上に半導体チップ４をチップボンディングしておき、こ
の半導体チップ４の電極をリード３の各インナーリード
３ｉに接合する。このようにすると、放熱性を極めて良
好にすることができる。尚、これ以外の点では図５、図
６に示した製造方法と異なるところはない。
【００３５】図８（Ａ）、（Ｂ）は本発明リードフレー
ムの他の実施例を示す断面図であり、（Ａ）はリードフ
レームのインナーリードボンディング前の状態を示し、
（Ｂ）はインナーリードボンディング後の状態を示す。
１３はリードで、その一方の面にはソルダーレジスト６
が形成され、そして、アウターリード１３ｏ上にはソル
ダーレジスト６の開口を通して突起電極である半田ボー
ル７が形成されている。１０はリード形成用基板のエッ
チング残存部で謂わばリードフレームのフレームを成
し、インナーリードボンディング及び樹脂封止の終了後
カットされる。４はその電極がインナーリード１３ｉに
接続された半導体チップ、８は封止用の樹脂である。
【００３６】このリードフレームは半導体チップ４上に
封止用樹脂８を介して載るように組み付けられ、従っ
て、半田ボール７は半導体チップ４の上方に位置する。
依って、半導体装置の小型化に寄与することができる。
そして、有機多層配線基板を使用せず、絶縁性保護膜の
表面の単層のリード１３を半導体チップ４の電極と半田
ボール７との間に介在させるので、低価格化を図ること
ができる。また、ＴＡＢテープを用いないので、ＴＡＢ
テープを配線基板に接着する複雑な工程が必要ではな
い。従って、ＴＡＢテープの位置合わせズレによる歩留
まり低下の生じるおそれがない。
【００３７】図９（Ａ）乃至（Ｅ）は図８に示したリー
ドフレームの製造方法の一例を工程順に示す断面図であ
る。 （Ａ）図９（Ａ）に示すように、銅基板１０の表面にア
ルミニウムからなるエッチングストップ層１１を介して
リードとなる薄い銅膜１３形成した三層構造のベース９
を用意する。 （Ｂ）次に、図９（Ｂ）に示すように、上記薄い銅膜１
３を選択エッチングによりパターニングすることにより
リード１３を形成する。
【００３８】（Ｃ）次に、ベース９のリード１３が形成
された面上に選択的にソルダーレジスト６を形成し、そ
の後、例えば電解メッキ法により半田ボール７を形成す
る。図９（Ｃ）は半田ボール７形成後の状態を示す。電
解メッキ法により半田ボール７を形成するので、形成作
業効率を高めることができることができることはいうま
でもない。 （Ｄ）次に、ベース９の表面側を全面的にマスクし、裏
面側を選択的にマスクして銅基板１０をエッチングする
ことにより、リード形成領域の裏面にあたる部分を除去
し、銅基板１０のリードフレームフレームにあたる部分
のみが残存するようにする。
【００３９】（Ｅ）その後、図９（Ｅ）に示すようにエ
ッチングストップ層３をエッチングにより除去する。す
ると、各リード１３はそれぞれ他のリードから独立す
る。これで半導体チップ４にインナーリードボンディン
グできる状態になる。その後は、インナーリードボンデ
ィング、樹脂封止（例えばボンディング法あるいはトラ
ンスファーモールド法）及び上記銅基板１０の残存部を
カットすると、組み付けが終了する。
【００４０】このようなリードフレームの製造方法によ
れば、封止することにより各リード３及びその間の位置
関係が樹脂８を通じて半導体チップ４により固定するこ
とができ、半導体チップ４がリード１３に対する補強板
としての役割を果たす。尚、リード１３の形成を図２〜
図４に示した製造方法、図５、図６に示した製造方法と
同じように薄い銅膜を下地として電解選択メッキ法によ
り行っても良い。また、上記各実施例において、リード
フレームのリードを単層配線構造でなく、例えば二層等
の多層配線構造にしても良い。
【００４１】
【発明の効果】請求項１のリードフレームによれば、有
機多層配線基板を使用せず、絶縁性保護膜の表面の単層
の配線膜からなるリードを半導体チップの電極と突起電
極との間に介在させるので、低価格化を図ることがで
き、しかも層間に水分が侵入するということがないの
で、耐湿性、耐水性を向上させることができ、信頼度が
高くなる。そして、デバイスホールを有するので、その
デバイスホール内に半導体チップを納めるようにするこ
とにより、薄型化を図ることができる。また、ＴＡＢテ
ープを用いないので、ＴＡＢテープを配線基板に接着す
る複雑な工程が必要ではない。従って、ＴＡＢテープの
位置合わせズレによる歩留まり低下の生じるおそれがな
い。
【００４２】請求項２のリードフレームによれば、絶縁
性保護膜の裏面に補強板が形成されているので、リード
フレームの製造過程或いは半導体チップの搭載、樹脂封
止過程でリードフレームが変形、破損等することをより
有効に防止することができる。請求項３のリードフレー
ムの製造方法によれば、リード形成用基板の表面にエッ
チングストップ層を介してリードを形成するので、ファ
インパターンに形成することができ、また、リードが薄
くてもリード形成用基板の存在によってリードフレーム
の製造途中における変形を防止することができる。そし
て、そのリード形成用基板により変形が防止された状態
のリード上に絶縁性保護膜を、又は絶縁性保護膜及び補
強板の多層体を形成するので、該絶縁性保護膜等により
リードの変形を防止することができる。また、エッチン
グストップ層の不要部分はリードをマスクとするエッチ
ングにより除去することができる。従って、支障なく請
求項１又は２記載のリードフレームを得ることができ
る。
【００４３】請求項４のリードフレームの製造方法によ
れば、エッチングストップ層を導電性のある材料で形成
し、該エッチングストップ層をリードをマスクとしてエ
ッチングするにより除去する工程よりも前に突起電極を
形成するので、エッチングストップ層を各突起電極を形
成すべき部分への電解メッキに必要な電位付与の経路と
することができ、延いては電解メッキによる突起電極の
形成が可能となる。従って、突起電極材料を各突起電極
形成箇所にディプレースする必要がなく、突起電極形成
作業を高効率化することができ、延いては、製造コスト
の低減を図ることができる。そして、リードをマスクと
するエッチングストップ層のエッチングの後でリード上
に絶縁性保護膜を、又は絶縁性保護膜及び補強板の多層
体を形成するので、インナーリードボンディングや樹脂
封止等でリードが変形することを絶縁性保護膜等により
防止することができる。従って、支障なく請求項１又は
２記載のリードフレームを得ることができる。
【００４４】請求項５のリードフレームによれば、有機
多層配線基板を使用せず、絶縁性保護膜の表面の単層の
配線膜からなるリードを半導体チップの電極と突起電極
との間に介在させるので、低価格化を図ることができ
る。また、ＴＡＢテープを用いないので、ＴＡＢテープ
を配線基板に接着する複雑な工程が必要ではない。従っ
て、ＴＡＢテープの位置合わせズレによる歩留まり低下
の生じるおそれがない。
【００４５】請求項６のリードフレームの製造方法によ
れば、インナーリードボンディング後、樹脂封止する
と、各リード及びその間の位置関係が封止樹脂を通じて
半導体チップにより固定することができ、半導体チップ
がリードに対する補強板としての役割を果たす。そし
て、 エッチングストップ層を導電性のある材料で形成
すると、該エッチングストップ層をリードをマスクとし
てエッチングするにより除去する工程よりも前に突起電
極を形成して、エッチングストップ層を各突起電極を形
成すべき部分への電解メッキに必要な電位付与の経路と
することができ、延いては電解メッキによる突起電極の
形成が可能となる。従って、突起電極材料を各突起電極
形成箇所にディプレースする必要がなく、突起電極形成
作業を高効率化することができ、延いては、製造コスト
の低減を図ることができる。
【図面の簡単な説明】
【図１】本発明リードフレームの一つの実施例を示す断
面図である。
【図２】（Ａ）、（Ｂ）は図１に示したリードフレーム
の製造方法の一例の工程（Ａ）、（Ｂ）を示す斜視図及
び断面図である。
【図３】（Ｃ）乃至（Ｈ）は図１に示したリードフレー
ムの製造方法の一例の工程（Ｃ）乃至（Ｈ）を示す斜視
図及び断面図である。
【図４】（Ｉ）乃至（Ｋ）は図１に示したリードフレー
ムの製造方法の一例の工程（Ｉ）乃至（Ｊ）を示す斜視
図及び断面図である。
【図５】（Ａ）、（Ｂ）は図１に示したリードフレーム
の製造方法の別の例の工程（Ａ）、（Ｂ）を示す斜視図
及び断面図である。
【図６】（Ｃ）乃至（Ｈ）は図１に示したリードフレー
ムの製造方法の別の例の工程（Ｃ）乃至（Ｈ）を示す斜
視図及び断面図である。
【図７】図５、図６に示したリードフレームの製造方法
の変形例を説明する断面図である。
【図８】（Ａ）、（Ｂ）は本発明リードフレームの他の
実施例を示す断面図で、（Ａ）はインナーリードボンデ
ィング前の状態を示し、（Ｂ）は封止後の状態を示す。
【図９】（Ａ）乃至（Ｅ）は図８に示したリードフレー
ムの製造方法の一例を工程順に示す断面図である。
【図１０】一つの従来例を示す断面図である。
【図１１】他の従来例を示す断面図である。
【符号の説明】
１ 絶縁性保護膜 ２ デバイスホール ３ リード ３ｉ インナーリード ３ｏ アウターリード ４ 半導体チップ ５ 補強板 ６ ソルダーレジスト ７ 突起電極（半田ボール） ９ ベース １０ リード形成用基板（銅基板） １１ エッチングストップ層（アルミニウム膜） １３ リード

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 デバイスホールを有する絶縁性保護膜の
    表面に、該デバイスホールへ食み出すインナーリードに
    て半導体チップの電極に接続されアウターリードに突起
    電極が接続される多数のリードが形成され、 上記リードのアウターリードの反絶縁性保護膜側に突起
    電極が形成されたことを特徴とするリードフレーム
  2. 【請求項２】 絶縁性保護膜の反リード側の面に補強板
    が形成されたことを特徴とする請求項１記載のリードフ
    レーム
  3. 【請求項３】 リード形成用基板表面にエッチングスト
    ップ層を介して多数のリードを形成する工程と、 上記リードの反リード形成用基板側の面にデバイスホー
    ルを有する絶縁性保護膜を接着する工程と、 上記リード形成用基板の上記リードの形成領域を裏側か
    らのエッチングにより除去する工程と、 上記エッチングストップ層を上記リードをマスクとして
    エッチングする工程と、 上記リードのアウターリードに突起電極を形成する工程
    と、 を有することを特徴とする請求項１又は２記載のリード
    フレームの製造方法
  4. 【請求項４】 リード形成用基板の表面にエッチングス
    トップ層を介して多数のリードを形成する工程と、 上記リード形成用基板のリード形成領域の裏面をハーフ
    エッチングする工程と、上記リード形成用基板のリード
    形成面上に、突起電極を形成すべき部分に開口を有する
    ソルダーレジストを形成する工程と、 上記ソルダーレジストをマスクとして電解メッキにより
    リードに突起電極を形成する工程と、 上記リード形成用基板のリードの形成領域の裏面の残存
    部分をエッチングし、その後、上記エッチングストップ
    層を上記リードをマスクとしてエッチングする工程と、 上記リードの反突起電極形成面側にデバイスホールを有
    する絶縁性保護膜を接着する工程と、 を有することを特徴とする請求項１又は２のリードフレ
    ームの製造方法
  5. 【請求項５】 多数のリードの一方の側にその各アウタ
    ーリードが露出する開口を有するソルダーレジストを形
    成し、 上記各アウターリードの露出する部分に突起電極を形成
    してなることを特徴とするリードフレーム
  6. 【請求項６】 リード形成用基板上にエッチングストッ
    プ層を介して多数のリードを形成する工程と、 上記リード形成用基板のリードの形成された面上に、突
    起電極を形成すべき部分に開口を有するソルダーレジス
    トを形成し、 上記ソルダーレジストをマスクとして電解メッキにより
    リードに突起電極を形成する工程と、 上記リード形成用基板のリード形成領域の裏面の残存部
    分をエッチングする工程と、 を有することを特徴とする請求項５記載のリードフレー
    ムの製造方法
JP6314166A 1994-11-22 1994-11-22 リードフレームの製造方法と半導体装置の製造方法 Expired - Fee Related JP2967697B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP6314166A JP2967697B2 (ja) 1994-11-22 1994-11-22 リードフレームの製造方法と半導体装置の製造方法
TW084112331A TW398063B (en) 1994-11-22 1995-11-20 Lead frame and its manufacturing method thereof
KR1019950042192A KR100346630B1 (ko) 1994-11-22 1995-11-20 리드프레임과그제조방법
CN95118847A CN1097313C (zh) 1994-11-22 1995-11-22 引线框架的制造方法
US08/764,556 US5756377A (en) 1994-11-22 1996-12-12 Lead frame and manufacturing method thereof
US08/787,659 US6078097A (en) 1994-11-22 1997-01-21 Lead frame
US09/361,955 US6093970A (en) 1994-11-22 1999-07-27 Semiconductor device and method for manufacturing the same
US09/414,796 US6391684B2 (en) 1994-11-22 1999-10-08 Lead frame and manufacturing method thereof
CNB011331879A CN1197136C (zh) 1994-11-22 2001-09-20 引线框架和引线框架的制造方法
CNB011331887A CN1197137C (zh) 1994-11-22 2001-09-20 半导体装置和制造半导体设备的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6314166A JP2967697B2 (ja) 1994-11-22 1994-11-22 リードフレームの製造方法と半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP5976199A Division JP3196758B2 (ja) 1999-03-08 1999-03-08 リードフレームとリードフレームの製造方法と半導体装置と半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08148530A true JPH08148530A (ja) 1996-06-07
JP2967697B2 JP2967697B2 (ja) 1999-10-25

Family

ID=18050046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6314166A Expired - Fee Related JP2967697B2 (ja) 1994-11-22 1994-11-22 リードフレームの製造方法と半導体装置の製造方法

Country Status (5)

Country Link
US (3) US5756377A (ja)
JP (1) JP2967697B2 (ja)
KR (1) KR100346630B1 (ja)
CN (3) CN1097313C (ja)
TW (1) TW398063B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008545265A (ja) * 2005-07-07 2008-12-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ パッケージ、該パッケージを製造する方法、及び該方法の使用

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2967697B2 (ja) 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
US5963796A (en) 1996-07-29 1999-10-05 Lg Semicon Co., Ltd. Fabrication method for semiconductor package substrate and semiconductor package
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
JP2891665B2 (ja) 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
JPH09312374A (ja) 1996-05-24 1997-12-02 Sony Corp 半導体パッケージ及びその製造方法
CN1164154C (zh) * 1996-05-31 2004-08-25 罗姆股份有限公司 电路板上接线端的安装方法以及电路板
JP3870301B2 (ja) * 1996-06-11 2007-01-17 ヤマハ株式会社 半導体装置の組立法、半導体装置及び半導体装置の連続組立システム
SG60099A1 (en) * 1996-08-16 1999-02-22 Sony Corp Semiconductor package and manufacturing method of lead frame
KR100209760B1 (ko) * 1996-12-19 1999-07-15 구본준 반도체 패키지 및 이의 제조방법
JP2877122B2 (ja) * 1997-01-20 1999-03-31 ソニー株式会社 半導体装置及びリードフレーム
US6215184B1 (en) * 1998-02-19 2001-04-10 Texas Instruments Incorporated Optimized circuit design layout for high performance ball grid array packages
JP3003624B2 (ja) * 1997-05-27 2000-01-31 ソニー株式会社 半導体装置
JPH1174413A (ja) * 1997-07-01 1999-03-16 Sony Corp リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器
US6249053B1 (en) * 1998-02-16 2001-06-19 Sumitomo Metal (Smi) Electronics Devices Inc. Chip package and method for manufacturing the same
US6495394B1 (en) 1999-02-16 2002-12-17 Sumitomo Metal (Smi) Electronics Devices Inc. Chip package and method for manufacturing the same
KR100260997B1 (ko) * 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6579748B1 (en) * 1999-05-18 2003-06-17 Sanyu Rec Co., Ltd. Fabrication method of an electronic component
US6782610B1 (en) * 1999-05-21 2004-08-31 North Corporation Method for fabricating a wiring substrate by electroplating a wiring film on a metal base
US6975021B1 (en) * 1999-09-03 2005-12-13 Micron Technology, Inc. Carrier for substrate film
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
DE10034018A1 (de) 2000-07-07 2002-01-24 Infineon Technologies Ag Trägermatrix für integrierte Halbleiter und Verfahren zu ihrer Herstellung
EP1276153A4 (en) * 2001-01-11 2005-05-25 Matsushita Electric Ind Co Ltd PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME
TW579581B (en) * 2001-03-21 2004-03-11 Ultratera Corp Semiconductor device with chip separated from substrate and its manufacturing method
AU2007203504B2 (en) * 2001-03-21 2010-05-27 United Test Center Inc Semi Conductor Device and Method for Fabricating The Same
JP3615727B2 (ja) * 2001-10-31 2005-02-02 新光電気工業株式会社 半導体装置用パッケージ
JP2003209366A (ja) * 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
JP3896285B2 (ja) * 2002-01-24 2007-03-22 三菱電機株式会社 半導体装置の製造方法
DE10212495B4 (de) 2002-03-21 2004-02-26 Schulz-Harder, Jürgen, Dr.-Ing. Verfahren zum Herstellen eines Metall-Keramik-Substrats, vorzugsweise eines Kupfer-Keramik-Substrats
DE50307323D1 (de) * 2002-03-13 2007-07-05 Electrovac Ag Verfahren zum herstellen eines metal-keramik-subtrats, vorzugsweise eines kupfer-keramik-substrats
JP2004095972A (ja) * 2002-09-03 2004-03-25 Sumitomo Metal Electronics Devices Inc プラスチックパッケージの製造方法
JP2005243911A (ja) * 2004-02-26 2005-09-08 Mitsui Mining & Smelting Co Ltd 多層積層配線板
CN100382294C (zh) * 2004-02-27 2008-04-16 沈育浓 半导体晶片封装体及其封装方法
US20050285281A1 (en) * 2004-06-29 2005-12-29 Simmons Asher L Pad-limited integrated circuit
TWI237885B (en) * 2004-10-22 2005-08-11 Phoenix Prec Technology Corp Semiconductor device having carrier embedded with chip and method for fabricating the same
DE102006037118B3 (de) * 2006-08-07 2008-03-13 Infineon Technologies Ag Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
CN100576532C (zh) * 2007-08-02 2009-12-30 全懋精密科技股份有限公司 半导体元件埋入承载板的结构及其制法
US8141786B2 (en) * 2008-01-18 2012-03-27 Texas Instruments Incorporated Thin smart card module having strap on carrier
TWI422058B (zh) * 2008-03-04 2014-01-01 Everlight Electronics Co Ltd 發光二極體封裝結構與其製造方法
JP4760930B2 (ja) * 2009-02-27 2011-08-31 株式会社デンソー Ｉｃ搭載基板、多層プリント配線板、及び製造方法
JP4798237B2 (ja) * 2009-03-09 2011-10-19 株式会社デンソー Ｉｃ搭載基板、及び多層プリント配線板
US9461008B2 (en) 2012-08-16 2016-10-04 Qualcomm Incorporated Solder on trace technology for interconnect attachment
TWI599274B (zh) * 2013-02-26 2017-09-11 大自達電線股份有限公司 撓性印刷電路板用補強構件、撓性印刷電路板及遮蔽印刷電路板
KR102643219B1 (ko) * 2018-08-08 2024-03-05 주식회사 엘지에너지솔루션 발광물질을 포함하는 리드필름을 구비한 이차전지 및 이차전지의 불량 검사 방법
CN113113315B (zh) * 2020-01-13 2023-03-31 珠海零边界集成电路有限公司 一种防止智能功率模块溢胶的方法
TWI731737B (zh) 2020-07-03 2021-06-21 財團法人工業技術研究院 導線架封裝結構

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2797542B2 (ja) * 1989-11-06 1998-09-17 ソニー株式会社 リードフレームの製造方法
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
KR960006970B1 (ko) * 1993-05-03 1996-05-25 삼성전자주식회사 필름 캐리어 및 그 제조방법
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
DE69527473T2 (de) * 1994-05-09 2003-03-20 Nec Corp Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
JPH0878574A (ja) * 1994-09-08 1996-03-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2967697B2 (ja) 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008545265A (ja) * 2005-07-07 2008-12-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ パッケージ、該パッケージを製造する方法、及び該方法の使用

Also Published As

Publication number Publication date
KR100346630B1 (ko) 2002-10-31
TW398063B (en) 2000-07-11
CN1350323A (zh) 2002-05-22
CN1197136C (zh) 2005-04-13
CN1130807A (zh) 1996-09-11
US5756377A (en) 1998-05-26
US20010014491A1 (en) 2001-08-16
CN1097313C (zh) 2002-12-25
CN1197137C (zh) 2005-04-13
US6391684B2 (en) 2002-05-21
CN1368757A (zh) 2002-09-11
KR960019684A (ko) 1996-06-17
JP2967697B2 (ja) 1999-10-25
US6078097A (en) 2000-06-20

Similar Documents

Publication Publication Date Title
JP2967697B2 (ja) リードフレームの製造方法と半導体装置の製造方法
JPH0982834A (ja) 半導体パッケージの製造方法
KR19980081036A (ko) 수지봉지형 반도체 장치와 그것에 사용되는 회로부재 및 수지봉지형 반도체 장치의 제조방법
JP7051508B2 (ja) 半導体装置および半導体装置の製造方法
JPH09312374A (ja) 半導体パッケージ及びその製造方法
KR100614548B1 (ko) 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치
JPH0982839A (ja) 半導体パッケージ及びその製造方法、並びに半導体パッケージの放熱方法
JP3003624B2 (ja) 半導体装置
JP2007048978A (ja) 半導体装置及びその製造方法
US6240632B1 (en) Method of manufacturing lead frame and integrated circuit package
JP2002118204A (ja) 半導体装置、並びに半導体搭載用基板及びその製造方法
JP2000100859A (ja) 半導体装置及びその製造方法
JP3196758B2 (ja) リードフレームとリードフレームの製造方法と半導体装置と半導体装置の製造方法
JPH06177315A (ja) 多層リードフレーム
JP2001007274A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材および回路部材の製造方法
JP2006303028A (ja) 半導体装置および半導体装置の製造方法
JP3884552B2 (ja) 半導体装置とそれに用いられる回路部材および半導体装置の製造方法
JP3699573B2 (ja) 半導体装置とそれに用いられる回路部材およびそれらの製造方法
JP4549318B2 (ja) 半導体装置および半導体装置の製造方法
JPH09246416A (ja) 半導体装置
JP2007109914A (ja) 半導体装置の製造方法
JP2000294675A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
JPH11345895A (ja) 半導体装置、リードフレーム、及びそれらの製造方法
JP3383597B2 (ja) 半導体装置の製造方法
JPH0897315A (ja) 表面実装型半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees