CN1666327A - 挠性配线基板及其制造方法 - Google Patents

挠性配线基板及其制造方法 Download PDF

Info

Publication number
CN1666327A
CN1666327A CN038156911A CN03815691A CN1666327A CN 1666327 A CN1666327 A CN 1666327A CN 038156911 A CN038156911 A CN 038156911A CN 03815691 A CN03815691 A CN 03815691A CN 1666327 A CN1666327 A CN 1666327A
Authority
CN
China
Prior art keywords
tin
mentioned
coating
base material
tin coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN038156911A
Other languages
English (en)
Other versions
CN100356535C (zh
Inventor
栗原宏明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of CN1666327A publication Critical patent/CN1666327A/zh
Application granted granted Critical
Publication of CN100356535C publication Critical patent/CN100356535C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明提供一种挠性配线基材及其制造方法，用以防止焊料－光阻层于电镀锡－铋合金时剥离，并防止锡－铋合金镀层的异常析出。本发明的挠性配线基材10具备有绝缘基材11、形成于该绝缘基材11的一面上的配线图案12、以及覆盖于该配线图案12的至少端子部以外的表面的焊料－光阻层17，而在未被上述焊料－光阻层17覆盖的配线图案12至少一部分的最外表面则设置有锡－铋合金镀层26，其中上述配线图案12，是在由导体构成的基层21上具备有第一锡镀层24，涵盖焊料－光阻层17覆盖区域及未覆盖区域。

Description

挠性配线基板及其制造方法
技术领域
本发明是关于安装IC或LSI等电子零件的挠性配线基板及其制造方法。另外，挠性配线基材意指安装电子零件前的FPC与薄膜输送卷带等，以及安装电子零件而分别切断成单个的薄膜，例如，以电子零件的安装形式而言，可列举TAB(Tape Automated Bonding，卷带式自动接合)、COF(Chip On Film，薄膜覆晶)、CSP(Chip Size Package，芯片尺寸封装)、BGA(Ball Grid Array，球栅数组)、μ-BGA(μ-BallGrid Array，μ-球栅数组)、FC(Flip Chip，覆晶)、QFP(Quad FlatPackage，四面平整封装)等。
背景技术
随着电子产业的发达，安装IC(集成电路)、LSI(大规模集成电路)等电子零件的挠性配线板的需求急速增加，然而，由于要求电子机器的小型化、轻量化、高机能化，此等电子零件的安装方法最近则采用使用TAB卷带、T-BGA卷带及ASIC卷带等的安装方式。尤其是随着电子机器的轻薄短小化，为了以更高的高密度安装电子零件及提高电子零件的可靠度，使用在大致对应安装的电子零件大小的基板的几乎整个表面上配置外部连接端子CSP、BGA、μ-BGA的频率日渐增高。
该挠性配线基材如以下述方式制造。即首先，在例如聚酰亚胺薄膜等的绝缘基材薄膜上贴付铜箔，于该铜箔表面上涂敷光阻剂，将要形成此光阻层的配线图案以外的部分曝光处理，除去已曝光的光阻层。接着，通过蚀刻将除去光阻层部分的铜箔去除，进一步通过除去光阻层而形成配线图案。在用以上方法形成配线图案的电子零件安装用薄膜输送卷带中，除去内部引线或锡球端子等的连接部分，涂敷作为电路保护层的焊料-光阻。在用以上做法涂敷焊料-光阻之后，在露出部分的连接端子部分上形成锡层，再形成镍-金镀层等。另外，随着电子零件的安装方式，也有以锡-铅合金代替镍-金镀层的情形，但由于国际性的无铅化，近年来乃使用锡-铋合金等取代锡-铅合金。
例如，在日本专利特开平11-21673号中，记载有形成锡-铋合金等的无铅锡合金镀涂层的镀液及设有涂层的电子零件。
然而，施行锡-铋合金电镀之时，具有在焊料-光阻层附近异常析出锡-铋合金镀的问题。其原因是因焊料-光阻层的周边部分于电镀前或电镀中剥落，锡-铋镀层为了覆盖剥落的区域而析出。
这种异常析出成为使配线图案的端子之间发生短路，以及异常析出层剥落后附着于其它部分上而发生短路等品质上重大问题的原因。另外，随着配线图案的细密间距化及无铅化而渐渐采用锡-铋合金，此问题益趋严重。
于是，在日本专利特开平6-342969号中，记载了在电镀(特别是镀锡)后设置焊料-光阻层的方法。另外，在日本专利特开2000-36521号中，记载有如下构造：在整体图案上形成铜扩散的镀锡层，形成焊料-光阻层后，设置不含铜的镀锡层。
然而，该公知文献并未触及锡-铋合金层异常析出的问题及其解决方法。
发明内容
鉴于这些情况，本发明目的在于提供一种挠性配线基材及其制造方法，该挠性配线基材可防止焊料-光阻层的剥离，并防止锡-铋合金镀层的异常析出。
为达成上述目的，本发明的第一方面是一种挠性配线基材，其具备有绝缘基材、形成于该绝缘基材的一面上的配线图案、以及覆盖于该配线图案的至少端子部以外的表面上的焊料-光阻层，而在未被上述焊料-光阻层覆盖的配线图案的至少一部份的外表面，设置有锡-铋合金镀层，其特征为：上述配线图案，在由导体所构成的基层上具备有第一锡镀层，涵盖焊料-光阻层覆盖区域及未覆盖区域。
在本发明第一方面中，由于在焊料-光阻层的周边部分具有作为下层的第一锡镀层，因此可防止焊料-光阻层的剥离，不会产生锡-铋合金镀层的异常析出。
本发明的第二方面具备所述的第一方面的挠性配线基材，其特征在于，在上述配线图案未被上述焊料-光阻层所覆盖的区域设置第二锡镀层于上述第一锡镀层之上，该第二锡镀层上至少一部份区域中具有上述锡-铋合金镀层。
在本发明第二方面中，在未被焊料-光阻层覆盖的第一锡镀层上设置第二锡镀层之际，不会发生焊料-光阻层的剥离，也不产生锡-铋合金镀层的异常析出。
本发明的第三方面具备所述的第一方面的挠性配线基材，其特征在于，上述第一锡镀层厚度为0.001μm-0.6μm。
在第三方面中，通过厚度为0.001μm-0.6μm的第一锡镀层来防止锡-铋合金镀层的异常析出。
本发明的第四方面具备所述的第二方面的挠性配线基板，其特征在于，上述第一锡镀层厚度为0.001μm-0.6μm。
在第四方面中，通过厚度为0.001μm-0.6μm的第一锡镀层来防止锡-铋合金镀层的异常析出。
本发明的第五方面具备所述的第一方面的挠性配线基材，其特征在于，上述第一锡镀层厚度为0.001μm-0.2μm。
在第五方面中，通过厚度为0.001μm-0.2μm的第一锡镀层来防止锡-铋合金镀层的异常析出。
本发明的第六方面具备所述的第二方面的挠性配线基材，其特征在于，上述第一锡镀层厚度为0.001μm-0.2μm。
在第六方面中，通过厚度为0.001μm-0.2μm的第一锡镀层来防止锡-铋合金镀层的异常析出。
本发明的第七方面具备第五或第六方面的挠性配线基材，其特征在于，上述第一锡镀层在上述焊料-光阻层成形前未做加热处理。
在第七方面中，由于第一锡镀层薄至0.001μm-0.2μm，即使在设置焊料-光阻层之前未进行加热处理，也没有可能发生晶须。
本发明的第八方面具备第一至第六方面的任意一方面的挠性配线基材，其特征在于，上述配线图案具有已图案化的铜层及形成于其上的第一锡镀层。
在第八方面中，通过设置于已形成图案的铜层上的第一锡镀层来防止锡-铋合金镀层的析出异常。
本发明的第九方面具备所述的第七方面的挠形配线基材，上述配线图案具有已形成图案的铜层及形成于其上的第一锡镀层。
在第九方面中，通过设置于已图案化的铜层上的第一锡镀层来防止锡-铋合金镀层的析出异常。
本发明的第十方面是一种挠性配线基材的制造方法，该挠性配线基材具备有绝缘基材；形成于该绝缘基材的一面上的配线图案、以及覆盖于该配线图案的至少端子部以外的表面上的焊料-光阻层，且在未被上述焊料-光阻层覆盖的配线图案的至少一部份的最外表面，设置有锡-铋合金镀层，其特征为包含以下步骤：通过将导体层图案化而形成上述配线图案的基层；在此基层上形成第一锡镀层；以使此第一锡镀层的一部份露出后再予以覆盖的方式形成焊料-光阻层；在未被上述焊料-光阻层覆盖的上述第一锡镀层上形成第二锡镀层；以及在已形成此第二锡镀层区域的至少一部份设置锡-铋合金镀层。
在第十方面中，形成第一锡镀层作为焊料-光阻层的基底，并在设置焊料-光阻层后，设置第二锡镀层及锡-铋合金镀层，因此防止了焊料-光阻层的剥离，并防止锡-铋合金镀层的异常析出。
本发明的第十一方面具备第十方面的挠性配线基材的制造方法，并将上述第一锡镀层以0.001μm-0.6μm的厚度形成。
在第十一方面中，通过厚度为0.001μm-0.6μm的第一锡镀层来防止锡-铋合金镀层的异常析出。
本发明的第十二方面具备第十方面的挠性配线基材的制造方法，在形成厚度为0.001μm-0.2μm的上述第一锡镀层的步骤后，进行不经加热处理就形成上述焊料-光阻层的步骤。
在第十二方面中，由于第一锡镀层薄至0.001μm-0.2μm，即使在设置焊料-光阻层的前未进行加热处理，也没有可能发生晶须。
如上述说明，根据本发明，关于具备有绝缘基材、形成于该绝缘基材的一面上的配线图案、以及覆盖于该配线图案的至少端子部以外的表面上的焊料-光阻层，且于未被上述焊料-光阻层覆盖的配线图案的至少一部份的最外表面设置有锡-铋合金镀层的挠性配线基材，由于上述配线图案于由导体所构成的基层上具备有第一锡镀层，涵盖焊料-光阻层覆盖区域及未覆盖区域，因此具有可提供防止锡-铋合金镀层异常析出的挠性配线基材及其制造方法的效果。
附图说明
图1是表示本发明第一实施方案的挠性配线基材的概略平视图。
图2是表示在图1的挠性配线基材上安装电子零件状态的A-A’剖面图。
图3是表示用于实施本发明的电解锡系合金电镀方法的电镀装置的概略立体图。
图4是表示实施本发明的电解锡系合金电镀方法的状态的概略图。
实施方式
以下，同时说明本发明的第一实施方案相关的挠性配线基材的制造方法及使用例。当然，本发明并不限定于此。
图1显示第一实施方案的挠性配线基材的概略平视图，图2显示安装有电子零件状态的A-A’剖面图。
如图1及图2所示，本实施方案的挠性配线基材10，在TAB卷带的带状绝缘薄膜11的一面上，连续地形成有多个配线图案12。绝缘薄膜11在宽度方向两侧以一定间隔具备有移送用链轮孔13，一般而言，在移送过程中安装IC等的电子零件30，在安装电子零件30的后，各配线图案12一一被切断。这种挠性配线基材10有在安装电子零件30后再一一切断各配线图案12的情形，也有切断各配线图案12后再安装电子零件30的情形。另外，不论处于带状状态下的情况或一一切断各配线图案12的情况，挠性配线基材10不限是否安装电子零件30。
另外，虽在绝缘薄膜11的宽度方向两端部设有链轮孔13，但也可以形成用于把绝缘薄膜11与链轮孔13对准一个位置的贯通孔、配合不良封装体表示、封装体外形等各种目的的贯通孔。
配线图案12具备有连接所安装的电子零件30的组件端连接端子14与和外部连接的输入端外部连接端子15及输出端外部连接端子16，这些以外的区域则以焊料-光阻层17覆盖。
此处，绝缘薄膜11可使用具有可挠性的且具有耐药品性及耐热性的材料。相关的绝缘薄膜11的材料可列举聚酯、聚酰胺、聚酰亚胺等，特别以具有双苯基骨架的所有芳香族聚酰亚胺(例如，商品名：优匹磊克司，宇部兴产(股))为佳。另外，绝缘薄膜11的厚度一般为25-125μm，较佳为50-75μm。
此类绝缘薄膜11是在配线图案12的既定区域由钻孔器形成组件孔18。配线图案12的组件端连接端子14设置成自组件孔18的边缘部向组件孔18内突出，此组件端连接端子14例如通过以金(Au)所构成的凸部31而连接有电子零件30。详细地说，电子零件30具有比组件孔18小的外形，并通过设于电子零件30的电极32的凸部31而和突出于组件孔18内的组件端连接端子14电连接。
一般而言，在形成于绝缘薄膜11中的组件孔18及链轮孔13等所形成的一面，配线图案12具备基层21，基层21将由铜或铝构成的导电体箔等的导体层20图案化。此类成为基层21的导体层20可于绝缘薄膜11上直接层合，或通过接着剂层以热压焊等方法形成。导体层20的厚度例如6-70
μm，较佳为8-35μm。导电体箔所构成的导体层20以铜箔为佳。
另外，也可以不在绝缘薄膜11上设置导电体箔，而是在导电体箔上涂敷例如聚酰亚胺先驱体，使其烧结而做成由聚酰亚胺构成的绝缘薄膜。
另外，设置于绝缘薄膜11上的导体层20是通过光蚀刻法而图案化成含有组件端连接端子14、输入端外部连接端子15及输出端外部连接端子16的基层21。换句话说，在涂敷光阻之后，通过光罩将光阻层用蚀刻液化学溶解(蚀刻处理)而除去，再将光阻层在碱液等中溶解除去，由此将导电体箔图案化而做成基层21。
另外，在绝缘薄膜11上的宽度方向两侧，连接着基层21而分别涵盖输入端外部连接端子15及输出端外部连接端子16的图案化的铅镀层22及将该等互相导通的导通部23。此等是后述的电镀时所使用的东西，形成于电镀后可除去的区域中。
其次，在此类通过蚀刻而图案化的基层21上，涵盖整个表面而形成第一锡镀层24。此处，第一锡镀层24只要具有0.001μm以上(较佳为0.001μm-0.6μm)的厚度即可，其形成方法等并无限制。虽较佳为厚度0.001μm-0.2μm，更佳为厚度0.01μm-0.09μm的所谓闪锡镀层，但并不限定于此。另外，闪锡镀层以非电解电镀或电解电镀形成。
此处，通过使第一锡镀层24薄至0.001μm-0.2μm，即使不经过加热处理使铜扩散的步骤也没有可能发生晶须。另外，虽可推定在其后形成焊料-光阻层的时候，通过加热处理使铜最终仍扩散至第一锡镀层24中，但其优势在于，在设置焊料-光阻层前无需在例如80-150℃下进行加热处理。
其次，在此种经过图案化的基层21及第一锡镀层24上涂敷焊料-光阻材料涂敷液，通过既定的图案化而形成焊料-光阻层17。
而且，在未被焊料-光阻层17覆盖的第一锡镀层24上，即在组件端连接端子14、输入端外部连接端子15及输出端外部连接端子16上，形成第二锡镀层25，再进一步形成锡-铋合金镀层26。具体而言，在组件端连接端子14及输出端外部连接端子16上，第一锡镀层24上仅设有第二锡镀层25，在输入端外部连接端子15上，第一锡镀层24上设有第二锡镀层25，其上再进一步设置锡-铋合金镀层26。
本实施方案中，第二锡镀层25是以非电解电镀形成。此镀层例如在硫酸液、过硫酸碱液等中进行电镀前处理后，使用硼氟化锡浴进行即可。另外，也可以不以非电解电镀，而是以后述的电解电镀形成。
形成此种第二锡镀层25之后，以电解锡系合金电镀方法，在宽度方向一边的输入端外部连接端子15形成锡-铋合金镀层26。参照图3及图4说明用以实施形成此种锡-铋合金镀层26方法的电镀装置的一例。
如图3及图4所示，电镀装置40具有保持电镀液41的电镀槽42及设置于该电镀槽42内且构成阳极的电极43。
另外，电镀槽42由如下结构组成，使本实施方案的挠性配线基材10的连续绝缘薄膜11(亦即于表面基层21上设有第一锡镀层24及第二锡镀层25的连续绝缘薄膜11)浸渍于电镀液41中并呈直立于其内部的状态，以大约矩形剖面形状延伸于长度方向的导管状，以未图示的搬送机构进行连续搬送。换句话说，电镀槽42长度方向两侧的壁42a上分别设置有开缝部42b，绝缘薄膜11自此电镀槽42长度方向一方的壁42a上所设的开缝部42b，在电镀槽42内宽度方向的大致中央部的长度方向进行搬送，通过设于另一方的壁42a上所设的开缝部42b而搬送至电镀槽42的外侧。另外，此电镀槽42以未图示的循环装置供应新鲜电镀液，使液面高度通常维持于一定的位置。
在电镀装置40中，阴极是构成挠性配线基材10的配线图案12的基层21的导体层20，此导体层20通过铅镀层22，例如导通于设在电镀槽42外侧的筒状接触构件45，接触构件45则分别连接于电源46。其中，电源46是对电极43与接触构件45之间施加脉冲电压等电压，例如具备有直流电源47与断路器48。当然，电源46并不限定于此。
通过使用此种电镀装置40，可简易地仅在挠性配线基材10的宽度方向一侧设置锡-铋合金镀层26，但当然并不限定于此，例如亦可将未电镀的区域遮蔽并施以电镀。另外，当然也有在整个表面设置锡-铋合金镀层26的情形。
另外，在本实施方案中，锡-铋合金镀层26是以锡-铋合金(铋浓度为5-20％左右)形成。锡-铋合金被期待用作无铅焊料，通过使铋浓度为5-20％的高浓度，可得到与铅焊料具有同等融点的镀层。
另外，在此种施行锡-铋合金电镀的电镀装置40中，电镀液41的铋析出成为锡-铋合金镀层26，所对于通常形成具有一定铋浓度的锡-铋合金镀层26，有必要在电镀液41中补充铋化合物。该铋化合物可列举例如烷基磺酸系或烷基醇磺酸系的三价铋化合物。通过将此类铋化合物补充于电镀液41中，可简易地形成以固定铋浓度(约5-20％)组成的锡-铋合金镀层26。
另外，在以上说明的实施方案中，是在第一锡镀层24上设置第二锡镀层25，并在第二锡镀层25的一部份上设置锡-铋合金镀层26，但也可以在第二锡镀层25的整个表面上设置锡-铋合金镀层26。
另外，第二锡镀层25不一定要设置，也可在第一锡镀层24的焊料-光阻层17的未覆盖区域的整个表面或一部份区域，直接设置锡-铋合金镀层26。
不论何种情形，由于均涵盖焊料-光阻层17覆盖区域及未覆盖区域而设置第一锡镀层24，故防止了设置锡-铋合金镀层26之际的异常析出。
另外，本实施方案中是举例说明TAB卷带为挠性配线基材10，但当然不限定于此，本发明可适用于T-BGA(Tape Ball Grid Array，卷带式球栅数组)卷带、卷带CSP(Chip Size Package，芯片尺寸封装)、ASIC(Application Specific Integrated Circuit，特殊应用集成电路)卷带等的各种半导体封装体。
另外，如上所述，在设置焊料-光阻层17之前形成作为基底的第一锡镀层24，由于其如上述设成很薄，特别在以非电解电镀形成时，可减低制造步骤上的负担。另一方面，虽可考虑例如于焊料-光阻层17的边界设置锡-铋合金镀层26以取代第一锡镀层24的设置，但其必须以电解电镀形成而将步骤复杂化，且锡-铋的共晶点仅有139℃，于粘晶时有可能使焊料-光阻层17偏离。
第一实施例
如上所述，在铜箔所构成的基层21上以0.3μm的厚度设置第一锡镀层24及TAB卷带挠性配线基材10的配线图案12，加热处理后，于组件端连接端子14、输入端外部连接端子15及输出端外部连接端子16以外的部分上设置焊料-光阻层17，其后进行烧结，再于组件端连接端子14、输入端外部连接端子15及输出端外部连接端子16上以非电解电镀设置厚度0.50μm的第二锡镀层25。
而且，涵盖第二锡镀层25的整个表面，形成由锡-铋合金(铋16重量％)所构成、6μm厚的锡-铋合金镀层26。
以显微镜观察如此形成的锡-铋合金镀层26的焊料-光阻层17周边部附近，结果并无观察到锡-铋合金的异常析出。另外，由于此处在设置焊料-光阻层17的前经加热处理，所以未发生晶须。
第二实施例
除了在基层21上设置0.05μm厚的第一锡镀层24后未经加热处理外，其余均和第一实施例一样进行。
以显微镜观察如此形成的锡-铋合金镀层26的焊料-光阻层17周边部附近，结果并无观察到锡-铋合金的异常析出。另外，此处虽在设置焊料-光阻层17之前未经加热处理，但由于使第一锡镀层24的厚度薄至0.05μm，因此未发生晶须。
第三实施例
除了未设置第二锡镀层25而于第一锡镀层24上涵盖整个表面地形成由锡-铋合金(铋16重量％)所构成、6μm厚的锡-铋合金镀层26的外，其余均和第二实施例一样进行。
以显微镜观察如此形成的锡-铋合金镀层26的焊料-光阻层17周边部附近，结果并无观察到锡-铋合金的异常析出。另外，与第二实施例相同，未发生晶须。
第四实施例
使用上述的电镀装置40，仅于宽度方向一侧的输入端外部连接端子15及输出端外部连接端子16形成锡-铋合金镀层26，除此之外其余均和第二实施例一样进行。
以显微镜观察如此形成的锡-铋合金镀层26的焊料-光阻层17周边部附近，结果并无观察到锡-铋合金的异常析出。另外，与第二实施例相同，未发生晶须。
第五实施例
使用上述的电镀装置40，仅于宽度方向一侧的输入端外部连接端子15及输出端外部连接端子16形成锡-铋合金镀层26，除此之外其余均和第三实施例一样进行。
以显微镜观察如此形成的锡-铋合金镀层26的焊料-光阻层17周边部附近，结果并无观察到锡-铋合金的异常析出。另外，与第三实施例相同，未发生晶须。
第一比较例
在第一实施例中，除了在基层21上未设有第一锡镀层24的情况下设置焊料-光阻层17之外，其余均同样进行。
以显微镜观察如此形成的锡-铋合金镀层26的焊料-光阻层17周边部附近，结果观察到异常析出，且观察到端子之间的短路现象。
第二比较例
在第二实施例中，除了在基层21上未设有第一锡镀层24的情况下设置焊料-光阻层17之外，其余均同样进行。
以显微镜观察如此形成的锡-铋合金镀层26的焊料-光阻层17周边部附近，结果观察到异常析出，且观察到端子之间的短路现象。

Claims (12)

1.一种挠性配线基材，其具备有绝缘基材、形成于该绝缘基材的一面上的配线图案以及覆盖于该配线图案的至少端子部以外的表面上的焊料-光阻层，而在未被上述焊料-光阻层覆盖的配线图案的至少一部份的最外表面，设置有锡-铋合金镀层，其特征在于：
上述配线图案，在由导体所构成的基层上具备有第一锡镀层，涵盖焊料-光阻层覆盖区域及未覆盖区域。
2.如权利要求1所述的挠性配线基材，其特征在于，在上述配线图案未被上述焊料-光阻层所覆盖的区域，设置第二锡镀层于上述第一锡镀层之上，该第二锡镀层上至少一部份区域具有上述锡-铋合金镀层。
3.如权利要求1所述的挠性配线基材，其特征在于，上述第一锡镀层厚度为0.001μm-0.6μm。
4.如权利要求2所述的挠性配线基板，其特征在于，上述第一锡镀层厚度为0.001μm-0.6μm。
5.如权利要求1所述的挠性配线基材，其特征在于，上述第一锡镀层厚度为0.001μm-0.2μm。
6.如权利要求2所述的挠性配线基材，其特征在于，上述第一锡镀层厚度为0.001μm-0.2μm。
7.如权利要求5或6项所述的挠性配线基材，其特征在于，上述第一锡镀层于上述焊料-光阻层成形前未做加热处理。
8.如权利要求1至6项中任意一项所述的挠性配线基材，其特征在于，上述配线图案具有已图案化的铜层及形成于其上的第一锡镀层。
9.如权利要求7所述的挠性配线基材，其特征在于，上述配线图案具有已图案化的铜层及形成于其上的第一锡镀层。
10.一种挠性配线基材的制造方法，其具备有绝缘基材、形成于该绝缘基材的一面上的配线图案、以及覆盖于该配线图案的至少端子部以外的表面上的焊料-光阻层，且于未被上述焊料-光阻层覆盖的配线图案的至少一部份的最外表面，设置有锡-铋合金镀层，其特征在于，包含以下步骤：
通过将导体层图案化而形成上述配线图案的基层；
于此基层上形成第一锡镀层；
以使此第一锡镀层的一部份露出后再予以覆盖的方式形成焊料-光阻层；
于未被上述焊料-光阻层覆盖的上述第一锡镀层上形成第二锡镀层；以及
于已形成此第二锡镀层区域的至少一部份设置锡-铋合金镀层。
11.如权利要求10所述的挠性配线基材的制造方法，其特征在于，将上述第一锡镀层以0.001μm-0.6μm的厚度形成。
12.如权利要求10所述的挠性配线基材的制造方法，其特征在于，在形成厚度为0.001μm-0.2μm的上述第一锡镀层的步骤后，进行不经加热处理就形成上述焊料-光阻层。
CNB038156911A 2002-07-03 2003-07-01 挠性配线基板及其制造方法 Expired - Fee Related CN100356535C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002195043 2002-07-03
JP195043/2002 2002-07-03

Publications (2)

Publication Number Publication Date
CN1666327A true CN1666327A (zh) 2005-09-07
CN100356535C CN100356535C (zh) 2007-12-19

Family

ID=30112326

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038156911A Expired - Fee Related CN100356535C (zh) 2002-07-03 2003-07-01 挠性配线基板及其制造方法

Country Status (5)

Country Link
US (2) US7425683B2 (zh)
KR (1) KR100705637B1 (zh)
CN (1) CN100356535C (zh)
TW (1) TWI249233B (zh)
WO (1) WO2004006325A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853835B (zh) * 2009-04-03 2012-10-03 南茂科技股份有限公司 倒装芯片封装的制造方法
CN109768022A (zh) * 2017-11-09 2019-05-17 瑞鼎科技股份有限公司 薄膜覆晶封装结构

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004006325A1 (ja) * 2002-07-03 2004-01-15 Mitsui Mining & Smelting Co.,Ltd. フレキシブル配線基材及びその製造方法
JP4828884B2 (ja) * 2005-07-26 2011-11-30 株式会社東芝 プリント回路配線基板、及び電子機器
WO2007086568A1 (ja) * 2006-01-30 2007-08-02 Kyocera Corporation 樹脂フィルム、接着シート、配線基板および電子装置
US7462509B2 (en) * 2006-05-16 2008-12-09 International Business Machines Corporation Dual-sided chip attached modules
KR20080022069A (ko) * 2006-09-05 2008-03-10 미쓰이 긴조꾸 고교 가부시키가이샤 프린트 배선 기판
JP2008198738A (ja) * 2007-02-09 2008-08-28 Nitto Denko Corp 配線回路基板およびその製造方法
KR20090067744A (ko) * 2007-12-21 2009-06-25 엘지전자 주식회사 연성 필름
KR100896439B1 (ko) * 2007-12-26 2009-05-14 엘지전자 주식회사 연성 필름
KR100947607B1 (ko) * 2007-12-27 2010-03-15 엘지전자 주식회사 연성 필름
KR100939550B1 (ko) * 2007-12-27 2010-01-29 엘지전자 주식회사 연성 필름
KR100889002B1 (ko) * 2007-12-27 2009-03-19 엘지전자 주식회사 연성 필름
KR100947608B1 (ko) * 2007-12-28 2010-03-15 엘지전자 주식회사 연성 필름
JP2009283574A (ja) * 2008-05-20 2009-12-03 Nitto Denko Corp 配線回路基板およびその製造方法
KR102090716B1 (ko) * 2013-08-07 2020-04-16 삼성디스플레이 주식회사 폴더블 표시 장치 및 폴더블 표시 장치 제조 방법
KR102257253B1 (ko) 2015-10-06 2021-05-28 엘지이노텍 주식회사 연성기판
CN109427698B (zh) 2017-09-04 2023-08-29 恩智浦美国有限公司 组装qfp型半导体器件的方法
CN112384141A (zh) * 2019-03-29 2021-02-19 株式会社村田制作所 伸缩性安装基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5320272A (en) * 1993-04-02 1994-06-14 Motorola, Inc. Tin-bismuth solder connection having improved high temperature properties, and process for forming same
JPH06342969A (ja) 1993-06-02 1994-12-13 Seiko Epson Corp フレキシブル回路基板およびその製造方法
JPH1121673A (ja) * 1997-07-07 1999-01-26 Ishihara Chem Co Ltd 鉛フリーの無電解スズ合金メッキ浴及びメッキ方法、並びに当該無電解メッキ浴で鉛を含まないスズ合金皮膜を形成した電子部品
JP3061613B2 (ja) * 1998-05-11 2000-07-10 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテ―プおよびその製造方法
US6150071A (en) * 1998-10-15 2000-11-21 3M Innovative Properties Company Fabrication process for flex circuit applications
US6320135B1 (en) * 1999-02-03 2001-11-20 Casio Computer Co., Ltd. Flexible wiring substrate and its manufacturing method
JP3076342B1 (ja) * 1999-11-11 2000-08-14 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテ―プおよびその製造方法
WO2004006325A1 (ja) * 2002-07-03 2004-01-15 Mitsui Mining & Smelting Co.,Ltd. フレキシブル配線基材及びその製造方法
JP3906225B2 (ja) * 2002-11-27 2007-04-18 住友ベークライト株式会社 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法
KR100773532B1 (ko) * 2006-11-22 2007-11-05 삼성에스디아이 주식회사 센서가 내장된 모노폴라형 막-전극 어셈블리

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853835B (zh) * 2009-04-03 2012-10-03 南茂科技股份有限公司 倒装芯片封装的制造方法
CN109768022A (zh) * 2017-11-09 2019-05-17 瑞鼎科技股份有限公司 薄膜覆晶封装结构

Also Published As

Publication number Publication date
US7830667B2 (en) 2010-11-09
KR100705637B1 (ko) 2007-04-10
TWI249233B (en) 2006-02-11
KR20050010976A (ko) 2005-01-28
US7425683B2 (en) 2008-09-16
TW200402858A (en) 2004-02-16
US20080174975A1 (en) 2008-07-24
CN100356535C (zh) 2007-12-19
WO2004006325A1 (ja) 2004-01-15
US20060163718A1 (en) 2006-07-27

Similar Documents

Publication Publication Date Title
CN1666327A (zh) 挠性配线基板及其制造方法
CN1197137C (zh) 半导体装置和制造半导体设备的方法
CN1148795C (zh) 半导体器件的制造方法
US7180006B2 (en) Tape substrate and method for fabricating the same
CN1197145C (zh) 凸块形成方法、半导体装置及其制造方法和半导体芯片
CN1082332C (zh) 多层印刷电路板
CN1516251A (zh) 半导体组件的制造方法及半导体组件
CN1110072C (zh) 半导体器件的凸出电极形成方法
CN1503359A (zh) 电子元件封装结构及制造该电子元件封装结构的方法
CN1551712A (zh) 电子电路的连接结构及其连接方法
CN1672473A (zh) 制造有内置器件的基板的方法、有内置器件的基板、制造印刷电路板的方法和印刷电路板
CN1841686A (zh) 柔性印刷线路板的制造方法以及柔性印刷线路板
CN102768960B (zh) 封装结构及其制作方法
CN1638073A (zh) 形成倒装芯片的凸块焊盘的方法及其结构
CN1925148A (zh) 多层配线基板及其制造方法
CN1512568A (zh) 电子部件封装用薄膜载带及其制造方法
CN1509134A (zh) 电路装置、电路模块及电路装置的制造方法
CN1701429A (zh) 布线板及其制造方法
CN1257549C (zh) 半导体装置及其制造方法
KR100589071B1 (ko) 프린트 배선 기재 및 전해 주석계 합금 도금 방법
KR101001876B1 (ko) 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
CN1809270A (zh) 电子元件安装用的薄膜载体带及柔性基板
CN1510979A (zh) 无焊垫设计的高密度电路板及其制造方法
CN1229862C (zh) 布线基板及其制造方法、电子部件和电子仪器
CN1591805A (zh) 热增强型球栅阵列集成电路封装基板制造方法及封装基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071219

Termination date: 20090803