WO2007086568A1 - 樹脂フィルム、接着シート、配線基板および電子装置 - Google Patents

樹脂フィルム、接着シート、配線基板および電子装置 Download PDF

Info

Publication number
WO2007086568A1
WO2007086568A1 PCT/JP2007/051420 JP2007051420W WO2007086568A1 WO 2007086568 A1 WO2007086568 A1 WO 2007086568A1 JP 2007051420 W JP2007051420 W JP 2007051420W WO 2007086568 A1 WO2007086568 A1 WO 2007086568A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin film
wiring board
layer
insulating layer
adhesive layer
Prior art date
Application number
PCT/JP2007/051420
Other languages
English (en)
French (fr)
Inventor
Tadashi Nagasawa
Masaharu Shirai
Kenji Kume
Yutaka Tsukada
Original Assignee
Kyocera Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corporation filed Critical Kyocera Corporation
Priority to US12/162,770 priority Critical patent/US8129623B2/en
Priority to JP2007556042A priority patent/JP4903723B2/ja
Publication of WO2007086568A1 publication Critical patent/WO2007086568A1/ja

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/043Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of metal
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/38Layered products comprising a layer of synthetic resin comprising epoxy resins
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04Interconnection of layers
    • B32B7/12Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/20Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22Plastics; Metallised plastics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00Coating on the layer surface
    • B32B2255/20Inorganic coating
    • B32B2255/205Metallic coating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00Coating on the layer surface
    • B32B2255/26Polymeric coating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2260/00Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
    • B32B2260/02Composition of the impregnated, bonded or embedded layer
    • B32B2260/021Fibrous or filamentary layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2260/00Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
    • B32B2260/04Impregnation, embedding, or binder material
    • B32B2260/046Synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2262/00Composition or structural features of fibres which form a fibrous or filamentary layer or are present as additives
    • B32B2262/10Inorganic fibres
    • B32B2262/101Glass fibres
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2264/00Composition or properties of particles which form a particulate layer or are present as additives
    • B32B2264/10Inorganic particles
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2264/00Composition or properties of particles which form a particulate layer or are present as additives
    • B32B2264/10Inorganic particles
    • B32B2264/102Oxide or hydroxide
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2264/00Composition or properties of particles which form a particulate layer or are present as additives
    • B32B2264/10Inorganic particles
    • B32B2264/107Ceramic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/20Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202Conductive
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/20Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206Insulating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/30Properties of the layers or laminate having particular thermal properties
    • B32B2307/306Resistant to heat
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09045Locally raised area or protrusion of insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072Anchoring, i.e. one structure gripping into another
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09Treatments involving charged particles
    • H05K2203/095Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612Composite web or sheet

Definitions

  • Resin film Resin film, adhesive sheet, wiring board, and electronic device
  • the present invention relates to an insulating resin film, a wiring board using the same, and an adhesive sheet
  • the processing speed of a semiconductor element mounted on a multilayer wiring board is increased, it is required to lower the dielectric constant of an insulating material constituting the semiconductor element.
  • a material having a low dielectric constant increases the propagation speed of an electric signal and reduces the signal delay in the semiconductor element, so that the processing speed of the semiconductor element can be increased.
  • the dielectric constant of such a low dielectric constant material there is a technique that contains bubbles in the material. In this technology, the dielectric constant decreases when bubbles are included in the insulating material, but the strength of the material decreases to one-third or less due to the bubbles. When the strength of the material is lowered in this way, there is a problem that the semiconductor element is damaged due to a difference in thermal expansion coefficient between the multilayer wiring board and the semiconductor element.
  • a multilayer wiring board is configured by providing a conductive substrate and an insulating layer on a core substrate having an insulating property.
  • the core substrate is provided with a laminate in which conductive layers and insulating layers are alternately laminated on one surface portion in the thickness direction.
  • a through hole penetrating in the thickness direction is formed, and a via hole is formed by attaching copper to the through hole. Therefore, the conductive layers adjacent in the thickness direction are electrically connected via the via hole.
  • the insulating layer is composed of a resin film and an adhesive layer. It is comprised so that the thermal expansion coefficient of a board may become small.
  • the insulating layer can be manufactured thinly, the amount of thermal expansion of the multilayer wiring board can be reduced. As a result, the multilayer wiring board can solve the problem due to mismatch of the thermal expansion coefficient with the semiconductor element (see, for example, JP-A-2005-101269).
  • the surface of the force-resistant film formed by alternately laminating the resin film and the adhesive layer is smooth. Adhesion is weak. Therefore, there is a possibility that the resin film and the adhesive layer are peeled off. If the resin film and the adhesive layer are peeled off, the insulating property between the adjacent conductive layers may be lowered.
  • An object of the present invention is to provide a resin film having strong adhesion to other members, and an adhesive sheet, a wiring board, and an electronic device having high adhesion between an adhesive layer and the resin film. It is.
  • the resin film of the present invention includes a filler and a resin material, and has a plurality of protrusions including the filler at the tip part on the surface.
  • a resin film can be applied to an insulating layer of an adhesive sheet and an insulating layer of a wiring board. It can also be applied to an electronic device composed of a wiring board incorporating a resin film and a semiconductor element.
  • the adhesion strength between the resin film and other members can be improved. Therefore, when the resin film is used for the insulating layer of the adhesive sheet and the insulating layer of the wiring board, the reliability of these can be improved. Furthermore, the reliability of the electronic device having the wiring board can be improved.
  • FIG. 1 is an enlarged perspective view showing the resin film 1 used in the first embodiment of the present invention.
  • FIG. 2 is an enlarged cross-sectional view showing the resin film 1.
  • FIG. 3 is a cross-sectional view showing a multilayer wiring board 2 in which the resin film 1 is used.
  • FIG. 4 is an enlarged cross-sectional view showing the resin film 1 including the conductive layer 6.
  • FIG. 5 is an enlarged cross-sectional view showing a partial configuration of the multilayer wiring board 2.
  • FIG. 6 is an enlarged cross-sectional view showing one protrusion 10.
  • FIG. 7 is an enlarged cross-sectional view of the resin film 1 A of the second embodiment.
  • FIG. 8 is an enlarged cross-sectional view showing a partial configuration of the multilayer wiring board 2A of the third embodiment.
  • FIG. 9A is a cross-sectional view for explaining a method of manufacturing the multilayer wiring board 2A shown in FIG. 8.
  • FIG. 9B is a cross-sectional view for explaining a method of manufacturing the multilayer wiring board 2A shown in FIG.
  • FIG. 9D is a cross-sectional view for explaining the manufacturing method of the multilayer wiring board 2A shown in FIG. 8.
  • FIG. 9D is a cross-sectional view for explaining the manufacturing method of the multilayer wiring board 2A shown in FIG. Best form for
  • FIG. 1 is an enlarged perspective view showing the resin film 1 used in the first embodiment of the present invention.
  • FIG. 2 is an enlarged cross-sectional view showing the resin film 1.
  • FIG. 3 is a cross-sectional view showing an electronic device 15 in which the resin film 1 is used.
  • FIG. 4 is an enlarged cross-sectional view showing the resin film 1 including the conductive layer 6.
  • FIG. 5 is an enlarged cross-sectional view showing a configuration related to the resin film 1 of the multilayer wiring board 2.
  • FIG. 6 is an enlarged cross-sectional view showing the protruding portion 10 of the resin film 1.
  • the electronic device 15 includes a semiconductor element 13 that is an electronic element, a multilayer wiring board 2, and a conductive bonding material 14 that electrically connects the semiconductor element and the multilayer wiring board 2.
  • the multilayer wiring board 2 includes a core substrate 3, an insulating layer 4, an adhesive layer 5, a conductive layer 6 and an electrode pad 12.
  • the multilayer wiring board 2 is configured by laminating a plurality of conductive layers 6 and insulating layers 4 alternately on the core substrate 3 in the thickness direction with an adhesive layer 5 interposed therebetween.
  • the core substrate 3 is formed in a substantially flat plate shape, and the conductive layers 6 and the insulating layers 4 are alternately stacked on the main surface 3 a via the adhesive layer 5.
  • the core substrate 3 functions as a support member that supports the conductive layer 6, the insulating layer 4, and the adhesive layer 5.
  • the core substrate 3 has an insulating property, for example, an oxide-based ceramic such as an oxide-aluminum sintered body and a mullite sintered body, and an aluminum nitride-based ceramic having an oxide film on one main surface 3a. It is realized by a non-oxide ceramic such as a sintered body and a silicon carbide sintered body, or a fiber substrate in which a base material made of glass fiber is impregnated with a resin.
  • the conductive layer 6 has a function as a transmission path for transmitting an electrical signal.
  • the conductive layer 6 comprises one or more conductive material forces such as copper and / or gold.
  • the conductive layer 6 may be composed of a plurality of layers.
  • the conductive layer 6 is It is formed by the method like this. That is, the first conductive layer is formed on the core substrate 3 and the Z or the insulating layer 4 by sputtering or electroless plating. Next, the second conductive layer is formed on the first conductive layer by the electroplating method using the first conductive layer as an electrode, whereby the conductive layer 6 is formed.
  • the insulating layer 4 has a function of preventing the conductive layers 6 adjacent in the thickness direction from contacting each other.
  • the conductive layer 6 is laminated on the core substrate 3 or the insulating layer 4.
  • An insulating layer 4 is laminated on the conductive layer 6 via an adhesive layer 5. Since the conductive layer 6 forms a wiring pattern, the conductive layer 6 is not laminated over the entire area of the main surface 3a of the core substrate 3 or the insulating layer 4, but is provided partially. In this way, the insulating layers 4 and the conductive layers 6 are alternately stacked according to the desired number of conductive layers 6.
  • the insulating layer 4 and the adhesive layer 5 are formed with through-holes 8 penetrating these layers 4 and 5 in the thickness direction.
  • a through conductor 7 is embedded inside the through hole 8.
  • a plurality of conductive layers 6 arranged on different planes are electrically connected by the through conductor 7.
  • the electrode pad 12 has a function as a transmission path for transmitting an electrical signal between an electronic element mounted on the multilayer wiring board 2, for example, the semiconductor element 13 and the multilayer wiring board 2.
  • the electrode pad 12 is provided on the insulating layer 4 located on the outermost surface side of the plurality of insulating layers 4 and is electrically connected to the through conductor 7. As a result, the electrode pad 12 and the conductive layer 6 are electrically connected. Connected with care.
  • the electrode pad 12 is made of a conductive material such as copper and Z or gold.
  • the electrode pad 12 is realized by a configuration similar to that of the conductive layer 6, for example.
  • the insulating layer 4 includes a filler 9 and includes a resin film 1 formed in a sheet shape.
  • the resin film 1 is configured to have a thickness of about 3 m to 50 m.
  • the adhesive layer 5 is interposed between the core substrate 3 and the insulating layer 4 or between the insulating layers 4 adjacent in the thickness direction.
  • the adhesive layer 5 is made of, for example, epoxy resin.
  • the adhesive layer 5 is provided by placing an adhesive on the insulating layer 4 by, for example, a doctor blade method and drying it.
  • the adhesive layer 5 is configured to have a thickness of about 3 m to 20 m.
  • the adhesive layer 5 is bonded to the core substrate 3 and the conductive layer 6 by being heated and pressed using a heat press apparatus in a state where the adhesive layer 5 is laminated on the core substrate 3 and the conductive layer 6.
  • the material combination of the insulating layer 4 and the adhesive layer 5 is selected so that the adhesiveness between the insulating layer 4 and the adhesive layer 5 is good and the heat resistance is high. As a result, when the multilayer wiring board 2 is mounted on a printed circuit board or the like, the durability against the heat applied at the time of soldering becomes good. Further, the combination of materials of the insulating layer 4 and the adhesive layer 5 is selected so that the difference in thermal expansion coefficient between the insulating layer 4 and the adhesive layer 5 becomes small. As a result, the thermal stress generated by the difference in thermal expansion coefficient can be reduced, and the stress that causes separation at the interface between the conductive layer 6 and the through conductor 7 can be reduced. In addition, the overall warpage of the multilayer wiring board 2 can be reduced, and the multilayer wiring board that can better cope with the narrowing of the pitch of the terminals mounted on the surface of the electronic element, for example, the semiconductor element 13 2 can be realized.
  • the filler 9 contained in the resin film 1 constituting the insulating layer 4 is contained for adjusting the thermal expansion coefficient and improving the mechanical strength.
  • Filler 9 is, for example, an inorganic filler and has ceramic power. Ceramics used in inorganic fillers can also have strengths such as silica (silicon dioxide), aluminum oxide, titanium oxide, barium titanate, strontium titanate, and Z or calcium titanate. In this embodiment, siri force is used as the filler 9.
  • the particle shape of the filler 9 includes a substantially spherical shape, a needle shape and a Z or flake shape, and various shapes. From the viewpoint of filling properties, a substantially spherical shape is preferable.
  • the diameter of the silica particles is, for example, 20 ⁇ m or more and about 500 nm or less. Desirably, the diameter of the filler 9 particles is smaller than one tenth of the thickness of the resin film 1.
  • the resin film 1 in the present embodiment includes a sheet portion 16 having a substantially flat one principal surface la and another principal surface lb, and one principal surface la and the other of the sheet portion 16.
  • a plurality of protrusions 10 protruding from the main surface lb.
  • the sheet portion 16 has a configuration in which a filler is included in the resin material.
  • the protruding portion 10 is made of the same grease material as that constituting the sheet portion 16, and is connected to the columnar portion 10 b and is substantially connected to the columnar portion 10 b.
  • At least one protrusion 10 has a substantially spherical filler particle 9 at the tip 10a in the protrusion direction, and the surface 9a of the filler particle 9 is exposed. Further, as shown in FIG. 6, the height hi of at least one protrusion 10 is configured to be larger than the diameter D1 of the filler particle 9 at the tip 10a.
  • each protruding portion 10 is not constant but varies individually.
  • the height hi of each protrusion 10 is preferably set to be 1 to 3 times the diameter D1 of the filler particle 9 of the protrusion 10. In this case, it is possible to increase the adhesion strength while satisfactorily preventing the protrusion 10 from being broken.
  • the protruding part 10 of the resin film 1 may be brought into close contact with the adhesive layer 5 or may be brought into close contact with the conductive layer 6. In the latter case, as shown in FIG. 4, it is preferable that each projecting portion 10 is embedded in the conductive layer 6. Further, the conductive layer 6 may be adhered to one of the main surfaces la and lb of the sheet portion 16 and the adhesive layer 5 may be adhered to the other. In this case, the protrusion 10 of the resin film 1 is embedded in both the conductive layer 6 and the adhesive layer 5 to form a laminate, and the laminate is adhered to the core substrate 3. Therefore, a multilayer wiring board is manufactured.
  • the resin film 1 as described above functions as the insulating layer 4 for the multilayer wiring board.
  • the insulating layer 4 of the multi-layered wiring board is configured such that the conductive layer 6 is adhered to one of the main surfaces la and lb of the sheet portion 16 and the adhesive layer 5 is adhered to the other.
  • Each protrusion 10 is embedded in the adhesive layer 5 and the conductive layer 6. That is, the adhesive layer 5 and the conductive layer 6 cover the columnar portion 10b and the tip portion 10a of the protruding portion 10. Yes.
  • each projecting portion 10 has a columnar portion 10b made of grease and a tip portion 10a connected to the columnar portion 10b and including the filler particles 9.
  • the remaining surface 9a except the portion 9b connected to the columnar portion 10b is substantially exposed.
  • at least one protruding portion 10 has a minimum width D2 of the columnar portion 1 Ob (width in a direction orthogonal to the thickness direction of the resin film 1) smaller than the diameter D1 of the filler particles 9 of the protruding portion 10.
  • the minimum width D2 of the columnar part 10b is set to be not less than 0.5 times and not more than 0.95 times the diameter D1 of the filler particles 9, for example.
  • the filler particle 9 is too large with respect to the columnar portion 10b, and the filler particle 9 may be detached from the columnar portion 10b.
  • the insulating layer 4 can be firmly attached to the conductive layer 6 and / or the adhesive layer 5.
  • the height hi of the protruding portion 10 is preferably set to about 2 to 20 times the height h2 of the columnar portion 10b.
  • the region where the width of the protruding portion 10 (the width in the direction orthogonal to the thickness direction of the insulating layer 4) is the maximum is located at the tip portion 10a. In this case, the anchor effect by the protrusion 10 can be further enhanced.
  • each of the protrusions 10 A method for forming each of the protrusions 10 will be described.
  • a resin sheet having a planar surface and containing filler particles 9 is etched using dry etching or plasma etching in which the etching direction can be controlled.
  • the surface of the resin sheet is dry etched.
  • Filler particles 9 contained in the resin sheet are made of a material harder than a resin such as silica, and therefore hardly dissolve in dry etching.
  • the region immediately below the filler particle 9 is not etched, and the protruding portion 10 having the filler particle 9 at the tip portion 10a is formed. Therefore, the shape, number and Z or density of the protrusions 10 can be adjusted by the amount of dry etching and the amount and density of silica 9.
  • the height hi of the protruding portion 10 increases as the etching amount increases. Further, as the density of the filler particles 9 increases, the density of the protrusions 10 increases. Further, as the diameter D1 of the particle 9 increases, the minimum width D2 of the columnar portion 10a increases.
  • the etching amount of such dry etching depends on the etching time and It is determined by the etching rate.
  • the number of protrusions 10 per unit area (per square mm) is set to, for example, not less than 100,000 and not more than 100,000, 000.
  • the resin film 1 used for the multilayer wiring board 2 of the present embodiment is made of a resin including the filler 9 and has a plurality of protruding portions 10 protruding from one main surface la of the sheet portion 16.
  • Each protrusion 10 is formed by including filler particles 9 having hardness higher than that of the resin at the tip 10a.
  • the tip 10a of each protrusion 10 becomes hard, and the protrusion 10 is embedded in the adhesive layer 5 without damaging each protrusion 10 when the resin film 1 and the adhesive layer 5 are laminated. Can be entered. Therefore, the adhesion strength between the resin film 1 and the adhesive layer 5 can be increased.
  • the hardness is measured with a micro Vickers hardness tester.
  • This hardness measurement is a method in which the tip of a diamond indenter processed into a quadrangular pyramid is pressed into the surface of the material to be measured at a predetermined pressure, and the pressure used is divided by the pressure used to calculate. If the resin is thin or the filler is fine, the microindentation method can be used instead of the micro Vickers hardness meter. Similar to the micro Vickers method, the micro indentation method is a method in which a diamond indenter molded into a predetermined shape is pressed into a measurement object with a minute pressure to generate an indentation. An indentation is generated with a constant pressure, and the area of the generated indentation is smaller, so that it can be determined that the material is harder and material.
  • the filler particles 9 included in each protruding portion 10 are disposed so as to protrude from one main surface la of the sheet portion 16, so that one of the filler 9 and the sheet portion 16 included in each protruding portion 10 is disposed. It is separated from the main surface la. Therefore, since the height hi of the protrusions 10 can be increased, when the resin film 1 is laminated on the adhesive layer 5, each protrusion 10 can be embedded deeper in the adhesive layer 5. Therefore, the adhesion strength between the resin film 1 and the adhesive layer 5 can be further increased.
  • the protrusion 10 is set such that the maximum width of the tip portion 10a is larger than the minimum width of the columnar portion 10b in the protrusion direction, and therefore the resin film 1 is bonded to the adhesive layer.
  • the tip 10a of each protrusion 10 has a high anchor effect. did Accordingly, the adhesion strength between the resin film 1 and the adhesive layer 5 can be further increased.
  • the heights of the protrusions 10 are different from each other.
  • the adhesive layer 5 is applied to the surface on which the protruding portion 10 of the resin film 1 is applied, the adjacent protruding portions 10 come into contact with each other or interfere with each other if the height of the protruding portions 10 is uniform. As a result, bubbles may remain in the vicinity of the columnar portion 10b.
  • the protrusions 10 are prevented from interfering with each other, and the wettability of the precursor of the adhesive layer 5 to the resin film 1 is improved. You can. Accordingly, it is possible to prevent bubbles from remaining in the precursor after the precursor of the adhesive layer 5 is applied.
  • the adhesive layer 5 can be suitably applied to the resin film 1 and laminated.
  • the filler 9 includes particles made of silica. Since silica has a relatively small coefficient of thermal expansion, the coefficient of thermal expansion of the resin film 1 can be reduced. Therefore, when the adhesive layer 5 is laminated on the resin film 1, it is possible to prevent the resin film 1 and the adhesive layer 5 from being damaged due to thermal expansion.
  • the multilayer wiring board 2 has a structure in which a plurality of conductive layers 6 and insulating layers 4 are laminated on one main surface 3 a of the core substrate 3. Since the insulating layer 4 is made of the resin film 1, the insulating layer 4 and the adhesive layer 5 can be easily adhered to each other by the protruding portion 10. Therefore, it is possible to satisfactorily prevent the insulating layer 4 from separating from the adhesive layer 5.
  • the adhesion strength between the insulating layer 4 and the adhesive layer 5 can be increased. . If the protruding portion 10 is not present in the resin film 1, the adhesion strength between the insulating layer 4 and the adhesive layer 5 cannot be increased so much. On the other hand, in the present embodiment, since the protruding portion 10 exists in the resin film 1, the insulating layer 4 and the adhesive layer 5 are formed by embedding the protruding portion 10 in the adhesive layer 5. It can be firmly attached.
  • the protruding portion 10 is provided on both main surfaces la and lb of the seat portion 16, other members (in the present embodiment, other main surfaces la and lb)
  • the other members to be laminated Increase the adhesion strength with each of You can.
  • the conductive layer 6 may be formed of a plurality of layers.
  • the conductive layer 6 includes a sputter layer or an electroless plating layer and an electrical plating layer.
  • a conductive layer 6 is realized by forming a sputter layer or an electroless plating layer on the surface of the resin film 1 and forming an electric plating layer based on the sputtering layer or the electroless plating layer. Can do.
  • the conductive layer 6 can be formed on the surface of the resin film 1 made of resin.
  • the conductive layer 6 is provided so as to cover the tip portion 10a and the columnar portion 10b of the protruding portion 10. As a result, the entire protrusion 10 is satisfactorily covered with the conductive layer 6. Therefore, the conductive layer 6 and the resin film 1 can be firmly adhered to each other due to the anchor effect by the protruding portion 10.
  • the protruding portion 10 is arranged in a state of being embedded in the conductive layer 6 immediately below the electrode pad 12.
  • the electrode pad 12 is connected to the terminal of the semiconductor element 13 via the conductive bonding material 14.
  • the semiconductor element 13 is connected to the electrode pad 12, or stress is applied to the electrode pad 12 in the connected state. Therefore, normally, the insulating layer 4 located immediately below the electrode pad 12 is easily peeled off by the stress.
  • the protruding portion 10 is buried in the conductive layer 6 immediately below the electrode pad 12, the insulating layer 4 and the conductive layer and the insulating layer 4 and the adhesive layer 5 are firmly adhered to each other. is doing .
  • the cause of the stress acting on the electrode pad 12 varies depending on the connection method of the semiconductor element 13. For example, when the semiconductor element 13 is connected to the electrode pad 12 by flip chip connection, thermal stress generated by the difference in thermal expansion coefficient between the wiring board and the semiconductor element 13 acts on the electrode pad 12. In addition, when the semiconductor element 13 is connected to the electrode pad 12 by wire bonding, a greater stress is applied to the electrode than in the case of flip-chip connection due to ultrasonic vibration for bringing the wire into close contact with the pad and the pressure of the bonding apparatus. Applied to pad 12.
  • the resin film 1 when the resin film 1 is stuck to the core substrate, the resin film 1 is inserted into the core via the adhesive layer 5 in a state in which the protruding part 10 is embedded in the adhesive layer 5. Affix to substrate 3. Therefore, the resin film 1 and the adhesive layer 5 can be firmly adhered by the anchor effect of the protrusion 10.
  • the resin film 1 and the core substrate 3 are attached via the adhesive layer 5, it is possible to realize a multilayer wiring board 2 in which the resin film 1 is firmly adhered to the core substrate 3. it can.
  • the terminal included in the semiconductor element 13 and the electrode pad 12 are bonded via the conductive bonding material 14.
  • the electronic device 15 in which the conductive layer 6 and the resin film 1 are firmly connected can be realized.
  • FIG. 7 is an enlarged cross-sectional view of the resin film 1 A of the second embodiment.
  • the force provided with the protrusions 10 on both main surfaces of the resin film 1 is not limited to this.
  • the other main surface lb of the resin film 1A is flat. It may be configured as follows. As a result, the protruding portion 10 only needs to be formed on one main surface la of the resin film 1A, so that the manufacturing process of the resin film 1A can be simplified. Moreover, the adhesive force between the adhesive layer 5 or the conductive layer 6 laminated on the other main surface of the resin film 1A and the resin film 1A can be improved.
  • FIG. 8 is an enlarged cross-sectional view showing a partial configuration of a multilayer wiring board 2A according to the third embodiment.
  • the protruding portion 10 is provided on the inner surface of the through hole 8 that penetrates the insulating layer 4.
  • the manufacturing method of the multilayer wiring board 2A of the present embodiment is, for example,
  • the conductive layer 6 is formed on one main surface 3a of the core substrate 3 by electroless plating or electric plating.
  • the adhesive layer 5 is formed on the main surface 3a of the core substrate 3 and the conductive layer 6 by, for example, a doctor blade method.
  • through-holes 8 penetrating the resin film 1A and the adhesive layer 5 are formed until the conductive layer 6 is reached by, for example, laser carriage.
  • the inner surface of the through-hole 8 is inclined so that its diameter decreases toward the core substrate 3.
  • the other main surface of the resin film 1A and the inner surface of the through-hole 8 are dry-etched along the thickness direction.
  • the protruding portion 10 force is formed on both the other main surface of the resin film 1A and the inner surface of the through-hole 8, and the resin film 1A becomes the insulating layer 4. Since the inner surface of the through-hole 8 is inclined so that the diameter of the through-hole 8 is reduced in the depth direction of the through-hole 8, the protrusion 10 is easily formed immediately after dry etching.
  • the through conductor 7 is provided in the through hole 8 and the conductive layer 6 is provided on the insulating layer 4 by electrical contact.
  • the adhesive layer 5 is formed on the insulating layer 4 and the conductive layer 6 by, for example, a doctor blade method.
  • the multilayer wiring board 2A can be manufactured by repeating all or part of the steps (3) to (7).
  • the insulating layer 4 is also formed on the inner surface of the through hole 8 having only the protrusions 10 on both main surfaces. Accordingly, the protruding portion 10 can be embedded in the through conductor 7 formed inside the through hole 8, and the adhesion strength between the insulating layer 4 and the through conductor 7 can be increased. Therefore, the through conductor 7 can be prevented from being undesirably separated from the insulating layer 4 as much as possible, and the connection reliability of the through conductor 7 can be improved.
  • the protruding portion 10 formed on the inner surface of the through-hole 8 has a protruding direction that is substantially the same as the thickness direction of the insulating layer 4, but is not limited to such a direction.
  • the protrusion 10 can be manufactured by controlling the etching direction.
  • the force by which the resin film 1 is laminated on the one principal surface 3a of the core substrate 3 and the multilayer wiring substrate 2 is realized is not limited to this.
  • the multilayer wiring board 2 may be realized by laminating a plurality of the resin films 1 on the other main surface.
  • core through conductors that penetrate the core substrate 3 in the thickness direction and electrically connect the conductive layers provided on both main surface sides of the core substrate 3 are provided. It may be formed on the core substrate 3.
  • the coreless multilayer wiring board 2 may be formed without the presence of the force core board 3 in which the multilayer wiring board 2 has the core board 3.
  • the present invention may be applied to a single-layer wiring board that is not a multilayer.
  • the resin film 1 may be bonded to the sheet-like adhesive layer 5 so that the protruding portions 10 are embedded, and the resin film 1 and the adhesive layer 5 may constitute an adhesive sheet.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Adhesive Tapes (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)
  • Laminated Bodies (AREA)

Abstract

 本発明は、他の部材との密着性が強い樹脂フィルム、ならびに接着剤層と樹脂フィルムとの密着性が強い接着シート、配線基板および電子装置に関する。樹脂フィルム1は、フィラ9および樹脂材料を含んで構成され、先端部10aにフィラ9を含む複数の突出部10を有している。この突出部10は、シート部16の少なくとも一方表面に形成される。

Description

樹脂フィルム、接着シート、配線基板および電子装置
技術分野
[0001] 本発明は、絶縁性を有する榭脂フィルムおよびこれを用いた配線基板、接着シート
、ならびに電子装置に関する。
背景技術
[0002] 多層配線基板に実装される半導体素子の処理速度の高速化に伴って、半導体素 子を構成する絶縁材料の誘電率を低くすることが求められて ヽる。低誘電率の材料 は、電気信号の伝播速度が速ぐ且つ半導体素子内の信号遅延が少なくなるので、 半導体素子の処理速度を高速化することができる。このような低誘電率の材料の誘 電率を更に下げるために、材料中に気泡を含有する技術がある。この技術では、絶 縁性材料に気泡を含有すると誘電率は低下するが、気泡が原因で材料の強度が 3 分の 1以下に低下する。このように材料の強度が低下すると、多層配線基板と半導体 素子との熱膨張率の差によって半導体素子が損傷するという問題がある。
また、半導体素子の IZO (input/output)数が増加する一方で、半導体素子の高密 度化で半導体素子自身は小形ィ匕が進んでいる。このような半導体素子の小形化に 伴って、半導体素子と多層配線基板とを接続するバンプの小形ィ匕が進んでいる。バ ンプが小形になるとバンプによる電極の接続強度が低下し、バンプが破壊して歩留 まりが低下するという問題がある。バンプを破壊する応力の原因は、半導体素子と多 層配線基板との熱膨張率のミスマッチに起因している。したがって、多層配線基板に は、半導体素子と同等の熱膨張率を有することが求められている。
このような課題を解決するために、従来の技術の多層配線基板は、絶縁性を有す るコア基板に、導電層と絶縁層とが設けられて構成される。コア基板には、導電層と 絶縁層とが交互に積層される積層体が厚み方向の一表面部に設けられる。積層体 は、厚み方向に貫通する貫通孔が形成され、この貫通孔に銅をめつきしてビアホー ルが形成される。したがって、厚み方向に隣接する導電層は、ビアホールを介して電 気的に接続される。絶縁層は、榭脂フィルムと接着剤層とから構成され、多層配線基 板の熱膨張率が小さくなるように構成される。また絶縁層を薄く製造することができる ので、多層配線基板の熱膨張量を小さくすることができる。これによつて、多層配線 基板は、半導体素子との熱膨張率のミスマッチによる不具合を解消することができる( たとえば特開 2005— 101269号公報参照)。
前述の従来の技術の多層配線基板では、絶縁層が榭脂フィルムと接着剤層とを交 互に積層して構成される力 榭脂フィルムの表面部が滑らかであるので、接着剤層と の密着性が弱い。したがって、榭脂フィルムと接着剤層とが剥離するおそれがある。 榭脂フィルムと接着剤層が剥離すると、隣接する導電層との絶縁性が低下するおそ れがある。
発明の開示
[0003] 本発明の目的は、他の部材との密着性が強 ヽ榭脂フィルム、ならびに接着剤層と 榭脂フィルムとの密着性が強 ヽ接着シート、配線基板および電子装置を提供すること である。
本発明の榭脂フィルムは、フイラと、榭脂材料とを含んで構成され、先端部にフイラ を含んだ複数の突出部を表面に有する。このような榭脂フィルムは、接着シートの絶 縁層および配線基板の絶縁層に適用可能である。また、榭脂フィルムを組み込んだ 配線基板と、半導体素子とで構成される電子装置にも適用可能である。
本発明によれば、榭脂フィルムと他の部材との密着強度を向上させることができる。 したがって、榭脂フィルムを接着シートの絶縁層および配線基板の絶縁層に用いた 場合、これらの信頼性を向上させることができる。さらに前記配線基板を有する電子 装置の信頼性を向上させることが可能である。
図面の簡単な説明
[0004] 本発明の目的、特色、および利点は、下記の詳細な説明と図面とからより明確にな るであろう。
図 1は、本発明の第 1実施形態にカゝかる榭脂フィルム 1を拡大して示す斜視図であ る。
図 2は、榭脂フィルム 1を拡大して示す断面図である。
図 3は、榭脂フィルム 1が用いられる多層配線基板 2を示す断面図である。 図 4は、導電層 6を備える榭脂フィルム 1を拡大して示す断面図である。
図 5は、多層配線基板 2の一部構成を拡大して示す断面図である。
図 6は、 1つの突出部 10を拡大して示す断面図である。
図 7は、第 2実施形態の榭脂フィルム 1 Aを拡大して示す断面図である。
図 8は、第 3実施形態の多層配線基板 2Aの一部構成を拡大して示す断面図であ る。
図 9Aは、図 8に示す多層配線基板 2Aの製造方法を説明するための断面図である 図 9Bは、図 8に示す多層配線基板 2Aの製造方法を説明するための断面図である 図 9Cは、図 8に示す多層配線基板 2Aの製造方法を説明するための断面図である 図 9Dは、図 8に示す多層配線基板 2Aの製造方法を説明するための断面図である 発明を実施するための最良の形態
(第 1実施形態)
以下、図面を参照しながら本発明を実施するための形態について説明する。図 1は 、本発明の第 1実施形態にカゝかる榭脂フィルム 1を拡大して示す斜視図である。図 2 は、榭脂フィルム 1を拡大して示す断面図である。図 3は、榭脂フィルム 1が用いられ る電子装置 15を示す断面図である。図 4は、導電層 6を備える榭脂フィルム 1を拡大 して示す断面図である。図 5は、多層配線基板 2の榭脂フィルム 1に関連する構成を 拡大して示す断面図である。図 6は、榭脂フィルム 1が有する突出部 10を拡大して示 す断面図である。
電子装置 15は、図 3に示すように、電子素子である半導体素子 13と、多層配線基 板 2と、半導体素子と多層配線基板 2とを電気的に接続する導電性接合材 14と、を 含んで構成される。多層配線基板 2は、コア基板 3、絶縁層 4、接着剤層 5、導電層6 および電極パッド 12を含む。多層配線基板 2は、コア基板 3上に導電層 6と絶縁層 4 とが接着剤層 5を介して厚み方向に交互に複数、積層されて構成される。 図 3に例証されるように、コア基板 3は、略平板状に形成されており、その一主面 3a に導電層 6および絶縁層 4が接着剤層 5を介して交互に積層される。すなわち、コア 基板 3は、導電層 6、絶縁層 4および接着剤層 5を支持する支持部材として機能する 。コア基板 3は、絶縁性を有し、たとえば酸ィ匕アルミニウム焼結体およびムライト質焼 結体などの酸ィ匕物系セラミックス、一主面 3aに酸ィ匕物膜を有する窒化アルミニウム質 焼結体および炭化珪素質焼結体などの非酸化物系セラミックス、または、ガラス繊維 から成る基材に榭脂を含浸させた繊維基板等によって実現される。
導電層 6は、電気信号を伝達するための伝達路としての機能を有する。導電層 6は 、たとえば銅および/または金等、一種もしくは複数の導電材料力 成る。導電層 6 は、複数層により構成されていても良い。例えば、導電層 6がスパッタ層または無電 解めつき層から成る第 1導電層と、電気めつき層からなる第 2導電層とを積層した構造 を有している場合、導電層 6は、次のような方法により形成される。すなわち、コア基 板 3および Zまたは絶縁層 4上に、スパッタリングまたは無電解めつき法を用いて、第 1導電層を形成する。次に、第 1導電層を電極として、電気めつき法によって第 2導電 層を第 1導電層上に形成し、これによつて導電層 6が形成される。
絶縁層 4は、その厚み方向に隣接する導電層 6同士が接触することを防止する機 能を有する。導電層 6は、コア基板 3または絶縁層 4に積層される。また導電層 6上に は、接着剤層 5を介して絶縁層 4が積層される。導電層 6は、配線パターンを構成す るので、コア基板 3の一主面 3aまたは絶縁層 4上の全域にわたって積層されず、部 分的に設けられる。このように、所望の導電層 6の数に応じて、絶縁層 4および導電 層 6が交互に積層される。絶縁層 4および接着剤層 5には、これらの層 4, 5を厚み方 向に貫通する貫通孔 8が形成される。貫通孔 8の内部には、貫通導体 7が埋設される o異なる平面に配置される複数の導電層 6は、貫通導体 7によって電気的に接続され ている。
電極パッド 12は、多層配線基板 2に搭載される電子素子、たとえば半導体素子 13 と多層配線基板 2との間で電気信号を伝達するための伝達路としての機能を有する 。電極パッド 12は、複数層の絶縁層 4のうち、最表面側に位置する絶縁層 4上に設け られ、貫通導体 7と電気的に接続される。これによつて電極パッド 12は、導電層 6と電 気的に接続される。電極パッド 12は、たとえば銅および Zまたは金等の導電材料か ら成る。電極パッド 12は、例えば、導電層 6と同様の構成によって実現される。
絶縁層 4は、フイラ 9を含み、シート状に形成された榭脂フィルム 1から成る。榭脂フ イルム 1は、その厚みが 3 m以上 50 m以下程度となるように構成される。接着剤 層 5は、コア基板 3と絶縁層 4との間、もしくは厚み方向に隣り合う絶縁層 4間に介在さ れる。接着剤層 5は、たとえばエポキシ榭脂から成る。接着剤層 5は、絶縁層 4上に、 たとえばドクターブレード法によって接着剤を配置し、これを乾燥させること〖こよって 設けられる。接着剤層 5は、厚みが 3 m以上 20 m以下程度となるように構成され る。接着剤層 5は、コア基板 3および導電層 6に積層した状態で、加熱プレス装置を 用いて加熱加圧することによって、コア基板 3および導電層 6に接着する。
絶縁層 4と接着剤層 5との材質の組み合わせは、絶縁層 4と接着剤層 5との接着性 が良好であり、かつ耐熱性が高くなるように選択される。これによつて多層配線基板 2 をプリント基板などに実装する場合、半田接合の際に印加される熱に対する耐久性 が良好なものとなる。また絶縁層 4と接着剤層 5との材質の組み合わせは、絶縁層 4と 接着剤層 5との熱膨張係数の差が小さくなるように選択される。これによつて熱膨張 係数の差によって発生する熱応力を低くすることができ、導電層 6と貫通導体 7との界 面における剥離を生じる応力を小さくすることができる。また、多層配線基板 2の全体 の反りを低減することができ、その表面に実装される電子素子、たとえば半導体素子 13が有する端子の狭ピッチ化にもさらに良好に対応することができる多層配線基板 2 を実現することができる。
絶縁層 4を構成する榭脂フィルム 1中に含まれるフイラ 9は、熱膨張係数の調整、お よび機械的強度の向上のために含有される。フイラ 9は、たとえば無機フイラであって 、セラミックス力も成る。無機フイラに用いられるセラミックは、たとえばシリカ(二酸ィ匕 珪素)、酸ィ匕アルミニウム、酸化チタン、チタン酸バリウム、チタン酸ストロンチウム、お よび Zまたはチタン酸カルシウム、など力も成る。本実施形態では、フイラ 9としてシリ 力が用いられる。
フイラ 9の粒子形状は、略球状、針状および Zまたはフレーク状、種々の形状など があり、充填性の観点からは略球状が好ましい。シリカ粒子の直径は、たとえば 20η m以上 500nm以下程度である。フイラ 9の粒子の直径は、榭脂フィルム 1の厚みの 1 0分の 1よりも小さ 、ことが望まし 、。
図 1および図 2に示すように、本実施形態における榭脂フィルム 1は、略平坦な一主 面 laおよび他主面 lbを有するシート部 16と、該シート部 16の一主面 laおよび他主 面 lbから突出する複数の突出部 10と、を有する。シート部 16は、榭脂材料にフイラ を含んだ構成を有している。突出部 10は、図 6に示すように、シート部 16を構成する 榭脂材料と同じ榭脂材料から成り、シート部 16に接続される柱状部 10bと、該柱状部 10bに接続され、略球状のフイラ粒子 9を含んだ先端部 10aと、を有している。すなわ ち、少なくとも 1つの突出部 10は、その突出方向の先端部 10aに略球状のフイラ粒子 9を有し、該フイラ粒子 9の表面 9aが露出している。また、図 6に示すように、少なくとも 1つの突出部 10の高さ hiは、先端部 10aのフイラ粒子 9の直径 D1よりも大きく構成さ れる。
また各突出部 10の突出方向の高さ hiは一定ではなぐ個々にばらついている。各 突出部 10の高さ hiは、当該突出部 10が有するフイラ粒子 9の直径 D1の 1倍以上 3 倍以下となるように設定することが好ましい。この場合、突出部 10の折損を良好に防 止しつつ、密着強度を高くすることができる。
榭脂フィルム 1を多層配線基板 2に用いる際、榭脂フィルム 1の突出部 10を接着剤 層 5に対して密着させてもよいし、導電層 6に対して密着させても良い。後者の場合、 図 4に示すように、各突出部 10が導電層 6中に埋入させて設けることが好ましい。ま た、シート部 16の両主面 la, lbの一方に導電層 6を、他方に接着剤層 5を、それぞ れ密着させるようにしても良い。この場合、榭脂フィルム 1の突出部 10を導電層 6およ び接着剤層 5の双方に埋入させて積層体を構成し、該積層体をコア基板 3に貼着す ること〖こよって、多層配線基板が製造される。なお、上述した如ぐ榭脂フィルム 1は、 多層配線基板にぉ ヽては絶縁層 4として機能する。
シート部 16の両主面 la, lbの一方に導電層 6を、他方に接着剤層 5を、それぞれ 密着させて構成された多層配線基板については、図 5に示すように、絶縁層 4の各突 出部 10が接着剤層 5および導電層 6中に埋入された状態となっている。すなわち、 接着剤層 5および導電層 6が突出部 10の柱状部 10bおよび先端部 10aを被覆して いる。
各突出部 10は、前述したように、榭脂からなる柱状部 10bと、柱状部 10bに接続さ れ、フイラ粒子 9を含む先端部 10aと、を有している。フイラ粒子 9は、柱状部 10bと接 続される部分 9bを除く残余の表面 9aが略露出している。また、少なくとも 1つの突出 部 10は、柱状部 1 Obの最小幅 D2 (榭脂フィルム 1の厚み方向と直交する方向の幅) は、当該突出部 10のフイラ粒子 9の直径 D1より小さい。柱状部 10bの最小幅 D2は、 たとえば、フイラ粒子 9の直径 D1の 0. 5倍以上 0. 95倍以下となるように設定される。 このように粒子 9の直径 D1と柱状部 10bの最小幅 D2とが設定されるので、フイラ粒 子 9が柱状部 10bに対して大きすぎて、フイラ粒子 9が柱状部 10bから離脱することが なぐ絶縁層 4を導電層 6および/または接着剤層 5に対して強固に被着させることが できる。また突出部 10の高さ hiは、柱状部 10bの高さ h2の 2〜20倍程度に設定す ることが好ましい。このように突出寸法 hiを設定することによって、突出部 10の折損 を良好に防止しつつ、絶縁層 4と導電層 6および Zまたは接着剤層 5との密着強度が 小さくなることを防ぐことができる。また、突出部 10の幅 (絶縁層 4の厚み方向と直交 する方向の幅)の最大となる領域は、先端部 10aに位置していることが好ましい。この 場合、突出部 10によるアンカー効果をより高めることができる。
このような各突出部 10の形成方法に関して説明する。たとえば表面が平面状を成 し、フイラ粒子 9を含んだ榭脂シートを、エッチング方向を制御可能なドライエッチング またはプラズマエッチングを用いてエッチングする。具体的には、榭脂シートの表面 をドライエッチングする。榭脂シートに含まれるフイラ粒子 9は、シリカ等の樹脂よりも 硬い材料により形成されているので、ドライエッチングではほとんど溶解しない。これ によって、フイラ粒子 9の直下領域はエッチングされずに、フイラ粒子 9を先端部 10a に有する突出部 10が形成される。したがって、ドライエッチングのエッチング量、およ び、シリカ 9の量および密度によって、突出部 10の形状、数および Zまたは密度を調 節することができる。一般的には、エッチング量が大きくなるに従って、突出部 10の 高さ hiが大きくなる。またフイラ粒子 9の含有密度が大きくなるに従って、突出部 10の 密度が大きくなる。また粒子 9の直径 D1が大きくなるに従って、柱状部 10aの最小幅 D2が大きくなる。このようなドライエッチングのエッチング量は、エッチング時間および エッチングレートによって決定される。また、突出部 10の単位面積あたり(平方 mmあ たり)の数は、例えば、 100, 000個以上、 100, 000, 000個以下に設定される。こ のようにフイラ 9の含有量を調節することによって、接着剤層 5および導電層 6と絶縁 層 4との密着強度を調節できる。
以上説明したように、本実施形態の多層配線基板 2に用いられる榭脂フィルム 1は 、フイラ 9を含む樹脂から成り、シート部 16の一主面 laから突出する複数の突出部 10 を有する。各突出部 10は、その先端部 10aに前記樹脂よりも硬さが高いフイラ粒子 9 を含んで形成される。その結果、各突出部 10の先端部 10aが硬くなり、榭脂フィルム 1と接着剤層 5に積層する場合に各突出部 10を大きく損傷させることなぐ接着剤層 5に各突出部 10を埋入させることができる。したがって、榭脂フィルム 1と接着剤層 5と の密着強度を高くすることができる。なお、硬さ測定は、マイクロビッカース硬度計で 行う。この硬度測定は四角錐形に加工したダイヤモンド圧子の先端を所定の圧力で 被測定材料の表面に圧入し、生じた圧痕の面積で、使用した圧力を割って算出する 方法である。榭脂が薄い場合、またはフイラが微細な場合には、マイクロビッカース硬 度計の変わりにマイクロインデンテーション法を用いることができる。マイクロインデン テーシヨン法は、マイクロビッカース法と同様に、所定の形状にカ卩ェされたダイヤモン ド圧子を微小な圧力で被測定物に圧入して圧痕を生じさせる方法である。一定の圧 力で圧痕を生じさせ、生じた圧痕の面積が小さ 、方がより硬 、材料であると判別でき る。
また本実施形態では、各突出部 10に含まれるフイラ粒子 9は、シート部 16の一主 面 laから突出して配設されるので、各突出部 10に含まれるフイラ 9とシート部 16の一 主面 laとは離間している。したがって、突出部 10の高さ hiを大きくすることができる ので、榭脂フィルム 1を接着剤層 5に積層する場合、接着剤層 5に各突出部 10をより 深く埋入させることができる。したがって、榭脂フィルム 1と接着剤層 5との密着強度を より高くすることがでさる。
さらに本実施形態では、図 5に示すように、突出部 10は、突出方向の柱状部 10bの 最小幅よりも先端部 10aの最大幅が大きく設定されるので、榭脂フィルム 1を接着剤 層 5に積層する場合、各突出部 10の先端部 10aが高いアンカー効果を奏する。した がって、榭脂フィルム 1と接着剤層 5との密着強度をより高くすることができる。
さらに本実施形態では、図 2に示すように、各突出部 10は、その高さ hiが互いに異 なる。榭脂フィルム 1の突出部 10の形成面に、接着剤層 5を塗布して設ける場合、突 出部 10の高さが均一に揃っていると、隣り合う突出部 10同士が互いに接触もしくは 干渉して柱状部 10b付近に気泡などが残留する現象が生じることがある。しかしなが ら、突出部 10の高さ hiを互いに異ならせることによって、各突出部 10が互いに干渉 すること抑えて、榭脂フィルム 1に対する接着剤層 5の前駆体の濡れ性を向上するこ とができる。したがって、接着剤層 5の前駆体を塗布後に、該前駆体に気泡が残留す ることを防ぐことができる。これによつて接着剤層 5を、榭脂フィルム 1に好適に塗布し て積層することができる。
さらに本実施形態では、フイラ 9は、シリカから成る粒子を含む。シリカは、熱膨張率 が比較的小さいので、榭脂フィルム 1の熱膨張係数を小さくすることができる。したが つて、榭脂フィルム 1に接着剤層 5を積層した場合、熱膨張に起因して、榭脂フィルム 1および接着剤層 5を損傷することを防ぐことができる。
さらに本実施形態では、多層配線基板 2は、コア基板 3の一主面 3aに複数の導電 層 6と絶縁層 4とを積層した構造を有している。絶縁層 4は、榭脂フィルム 1から成るの で、絶縁層 4と接着剤層 5とを突出部 10によって容易に密着することができる。したが つて、絶縁層 4が接着剤層 5から離脱することを良好に防止することができる。
さらに本実施形態では、図 5に示すように、突出部 10は、接着剤層 5中に埋入され 積層されるので、絶縁層 4と接着剤層 5との密着強度を高くすることができる。仮に突 出部 10が榭脂フィルム 1に無い場合では、絶縁層 4と接着剤層 5との密着強度をそ れほど高めることができない。これに対して、本実施形態においては、突出部 10が榭 脂フィルム 1に存在するため、突出部 10を接着剤層 5中に埋入させることによって、 絶縁層 4と接着剤層 5とを強固に密着させることができる。
さらに本実施形態では、突出部 10は、シート部 16の両主面 la, lbに設けられるの で、シート部 16の両主面 la, lbに他の部材、(本実施形態では、他の部材とは、シ ート部 16の一主面 laに配置される導電層 6と、他主面 lbに配置される接着剤層 5と 、を示す)を積層する場合、積層する他の部材のそれぞれとの密着強度を高くするこ とができる。これによつてシート部 16の一主面 laだけでなぐ他主面 lbも有効に用い ることがでさる。
さらに本実施形態では、導電層 6は、複数層で形成されていても良い。導電層 6を 複数層で構成する場合、導電層 6は、スパッタ層または無電解めつき層と、電気めつ き層と含む。榭脂フィルム 1の表面に、スパッタ層または無電解めつき層を形成し、ス パッタ層または無電解めつき層に基づいて、電気めつき層を形成することによって、 導電層 6を実現することができる。これによつて榭脂から成る榭脂フィルム 1の表面に 導電層 6を形成することができる。
さらに本実施形態では、導電層 6は、突出部 10の先端部 10aおよび柱状部 10bを 被覆するように設けられる。これによつて突出部 10の全体が導電層 6に良好に覆わ れる。したがって、突出部 10によるアンカー効果によって、導電層 6と榭脂フィルム 1 とを強固に密着することができる。
さらに本実施形態では、電極パッド 12の直下において、突出部 10が導電層 6中に 埋入された状態で配されている。一方、電極パッド 12は、半導体素子 13の端子と導 電性接合材 14を介して接続される。この半導体素子 13を電極パッド 12に接続する 際、または接続された状態に電極パッド 12に応力が作用する。それ故、通常、電極 パッド 12の直下に位置する絶縁層 4は前記応力によって剥離し易い。しかしながら、 本実施形態においては、この電極パッド 12の直下にて突出部 10が導電層 6中に埋 入されるので、絶縁層 4と導電層および絶縁層 4と接着剤層 5が強固に密着している 。したがって、電極パッド 12に大きな応力が作用しても、絶縁層 4と導電層 6および絶 縁層 4と接着剤層 5が離脱することを可及的に防止することができる。なお、電極パッ ド 12に作用する応力の発生原因は半導体素子 13の接続方法によって異なる。例え ば、半導体素子 13をフリップチップ接続によって電極パッド 12に接続する場合、配 線基板と半導体素子 13との熱膨張率の差によって生じる熱応力が電極パッド 12〖こ 作用する。また、ワイヤボンディングによって半導体素子 13を電極パッド 12に接続す る場合には、ワイヤをパッドに密着させるための超音波振動およびボンディング装置 の加圧力によって、フリップチップ接続の場合よりも大きな応力が電極パッド 12に印 加される。 さらに本実施形態では、榭脂フィルム 1をコア基板に貼着する際、接着剤層 5中に 突出部 10を埋入させた状態で、榭脂フィルム 1を、接着剤層 5を介してコア基板 3に 貼着させる。したがって、榭脂フィルム 1と接着剤層 5とを突出部 10のアンカー効果に よって強固に密着させることができる。また榭脂フィルム 1とコア基板 3とは接着剤層 5 を介して貼着されるので、コア基板 3に対して榭脂フィルム 1を強固に密着させた多 層配線基板 2を実現することができる。
さらに本実施形態では、電子装置 15は、半導体素子 13が有する端子と電極パッド 12とが導電性接合材 14を介して接合される。これによつて導電層 6と榭脂フィルム 1 とが強固に接続された電子装置 15を実現することができる。
(第 2実施形態)
図 7は、第 2実施形態の榭脂フィルム 1 Aを拡大して示す断面図である。前述の実 施形態では、榭脂フィルム 1の両主面に突出部 10を備えていた力 これに限ることは なぐたとえば図 7に示すように榭脂フィルム 1Aの他主面 lbを平面と成るように構成 してもよい。これによつて榭脂フィルム 1Aの一主面 laにのみ突出部 10を形成すれば よいので、榭脂フィルム 1 Aの製造工程を簡単ィ匕することができる。また榭脂フィルム 1 Aの他主面に積層される接着剤層 5または導電層 6と、榭脂フィルム 1 Aとの密着力 を向上することができる。
(第 3実施形態)
図 8は、第 3実施形態にカゝかる多層配線基板 2Aの一部構成を拡大して示す断面 図である。本実施形態では、絶縁層 4を貫通する貫通孔 8の内面に突出部 10が設け られている。
本実施形態の多層配線基板 2Aの製造方法は、例えば、
(1)まずコア基板 3の一主面 3aに無電解めつきおよび電気めつきなどによって導電 層 6が形成される。
(2)次に、コア基板 3の一主面 3aおよび導電層 6上に、たとえばドクターブレード法 によって接着剤層 5が形成される。
(3)次に、図 9Aに示すように、接着剤層 5上に、一主面にのみ突出部 10を有する 第 2実施形態に力かる榭脂フィルム 1Aが貼着される。榭脂フィルム 1Aは、その突出 部 10を接着剤層 5に接するように配置されて!ヽる。
(4)次に、図 9Bに示すように、榭脂フィルム 1Aおよび接着剤層 5を貫通する貫通 孔 8が、たとえばレーザカ卩ェによって導電層 6に達するまで形成される。貫通孔 8の内 面は、その直径がコア基板 3に向力つて小さくなるように傾斜している。
(5)次に、図 9Cに示すように、榭脂フィルム 1Aの他主面および貫通孔 8の内面を、 厚み方向に沿ってドライエッチングする。これによつて突出部 10力 榭脂フィルム 1A の他主面および貫通孔 8の内面の双方に形成され、榭脂フィルム 1 Aが絶縁層 4とな る。貫通孔 8の内面は、貫通孔 8の直径が貫通孔 8の深さ方向に向力つて小さくなる ように傾斜しているため、ドライエッチングされやすぐ突出部 10を形成し易い。また、 貫通孔 8より導電層 6が露出しているため、導電層 6の表面に付着した油脂および榭 脂の残渣、ならびに製造時に付着した有機繊維等の異物がドライエッチングによって 良好に除去され、導電層 6と後に形成される貫通導体 7の接続不良を抑制し、歩留ま り向上に寄与することができる。
(6)次に、図 9Dに示すように、電気めつきによって貫通孔 8内に貫通導体 7を、絶 縁層 4上に導電層 6がそれぞれ設けられる。
(7)次に、絶縁層 4上および導電層 6上に、たとえばドクターブレード法によって接 着剤層 5が形成される。
以後、(3)〜(7)の工程の全てもしくは一部を繰り返すことによって、多層配線基板 2Aを製造することができる。
このように本実施形態では、絶縁層 4の両主面に突出部 10を有するだけでなぐ貫 通孔 8の内面にも形成される。これによつて貫通孔 8の内部に形成される貫通導体 7 に突出部 10を埋入させて設けることができ、絶縁層 4と貫通導体 7との密着強度を高 くすることができる。したがって、貫通導体 7が絶縁層 4から不所望に剥離することを 可及的に防止することができ、貫通導体 7の接続信頼性を向上することができる。 本実施形態では、貫通孔 8の内面に形成される突出部 10は、突出方向が絶縁層 4 の厚み方向と略同一方向であるが、このような方向に限ることはなぐ厚み方向に交 差する方向(例えば、絶縁層 4の厚み方向に垂直な幅方向または長さ方向)に突出 するように設けてもょ 、し、貫通孔 8の内面に対して垂直な方向に突出するように設 けてもよい。このように突出部 10は、エッチング方向を制御することによって製造可能 である。
(他の実施形態)
前述の各実施形態では、コア基板 3の一主面 3aに榭脂フィルム 1が積層されて多 層配線基板 2が実現されている力 これに限ることはなぐコア基板 3の一主面のみな らず他主面にも榭脂フィルム 1を複数積層して多層配線基板 2を実現しても良い。こ のようにコア基板 3の両主面を用いる場合、コア基板 3を厚み方向に貫通し、コア基 板 3の両主面側に設けられる導電層同士を電気的に接続するコア貫通導体をコア基 板 3に形成してもよい。
また、前述の各実施形態では、多層配線基板 2がコア基板 3を有している力 コア 基板 3が存在しな 、コアレスの多層配線基板 2を形成しても良 、。
さらに、前述の各実施形態では、榭脂フィルム 1を多層配線基板に適用した例につ いて説明したが、多層ではない単層の配線基板に適用しても構わない。また、榭脂フ イルム 1をシート状の接着剤層 5に突出部 10を埋入させるように接着し、榭脂フィルム 1と接着剤層 5とで接着シートを構成しても構わない。
本発明は、その精神または主要な特徴力 逸脱することなぐ他のいろいろな形態 で実施できる。したがって、前述の実施形態はあらゆる点で単なる例示に過ぎず、本 発明の範囲は特許請求の範囲に示すものであって、明細書本文には何ら拘束され ない。さらに、特許請求の範囲に属する変形や変更は全て本発明の範囲内のもので ある。

Claims

請求の範囲
[I] 榭脂フィルムであって、
フイラと、榭脂材料とを含んで構成され、先端部にフイラを含んだ複数の突出部を表 面に有する榭脂フィルム。
[2] 複数の前記突出部は、その突出方向の寸法が互いに異なる請求項 1に記載の榭 脂フィルム。
[3] 前記フイラは、シリカから成る粒子を含む請求項 1に記載の榭脂フィルム。
[4] 前記突出部は、その突出方向と直交する方向の幅が最大となる領域が前記先端部 に位置して 、る請求項 1に記載の榭脂フィルム。
[5] 前記突出部を構成する前記フイラおよび前記榭脂材料を含んで構成されたシート 部を更に備え、前記突出部は、前記シート部の少なくとも一方主面に設けられる請求 項 1に記載の榭脂フィルム。
[6] 前記突出部は、前記シート部の両主面にそれぞれ設けられる請求項 5に記載の榭 脂フィルム。
[7] 前記突出部は、その先端部と前記シート部とを接続する柱状部を有し、前記先端 部の幅が前記柱状部の幅よりも大きい請求項 5に記載の榭脂フィルム。
[8] 導電層と、請求項 1に記載の榭脂フィルムにより構成され、前記突出部が前記導電 層に埋入された絶縁層と、を備えた配線基板。
[9] 導電層と、該導電層上に配置される接着剤層と、請求項 1に記載の榭脂フィルムに より構成され、前記接着剤層上に配置される絶縁層と、
を含む配線基板。
[10] 前記絶縁層の前記突出部は前記接着剤層中に埋入される請求項 9に記載の配線 基板。
[II] 前記導電層に電気的に接続される電極パッドを更に備え、該電極パッドの直下に、 前記突出部が位置している請求項 8に記載の配線基板。
[12] 請求項 1に記載の榭脂フィルムにより構成される絶縁層と、該絶縁層の両主面側に 配置される一対の導電層と、該導電層同士を電気的に接続し、前記絶縁層に設けら れる貫通孔内に配置される貫通導体と、を備え、 前記絶縁層の前記突出部は、前記貫通孔の内面に更に設けられ、該貫通孔内の 前記突出部は前記貫通導体内に埋入されている配線基板。
[13] 前記絶縁層、前記導体層および前記接着剤層を支持する基体を更に備え、
前記絶縁層は、その突出部を前記接着剤層中に埋入させた状態で該接着剤層を 介して前記基体に貼着される請求項 9に記載の配線基板。
[14] 請求項 11に記載の配線基板と、該配線基板の前記電極パッドに電気的に接続さ れ、前記配線基板上に搭載される電子素子と、を備えた電子装置。
[15] 前記電子素子が有する端子と前記電極パッドとが導電性接合材を介して接合され る請求項 14に記載の電子装置。
[16] 請求項 1に記載の榭脂フィルムと、該榭脂フィルムの前記突出部の形成面に形成さ れ、前記突出部が埋入される接着剤層と、を備えた接着シート。
PCT/JP2007/051420 2006-01-30 2007-01-29 樹脂フィルム、接着シート、配線基板および電子装置 WO2007086568A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/162,770 US8129623B2 (en) 2006-01-30 2007-01-29 Resin film, adhesive sheet, circuit board, and electronic apparatus
JP2007556042A JP4903723B2 (ja) 2006-01-30 2007-01-29 配線基板、および電子装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006-021412 2006-01-30
JP2006021412 2006-01-30
JP2006-053715 2006-02-28
JP2006053715 2006-02-28

Publications (1)

Publication Number Publication Date
WO2007086568A1 true WO2007086568A1 (ja) 2007-08-02

Family

ID=38309345

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/051420 WO2007086568A1 (ja) 2006-01-30 2007-01-29 樹脂フィルム、接着シート、配線基板および電子装置

Country Status (3)

Country Link
US (1) US8129623B2 (ja)
JP (1) JP4903723B2 (ja)
WO (1) WO2007086568A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260027A (ja) * 2008-04-16 2009-11-05 Fujitsu Ltd 回路基板
US20120228748A1 (en) * 2009-11-25 2012-09-13 International Business Machines Corporation Passivation layer surface topography modifications for improved integrity in packaged assemblies
JP2013149810A (ja) * 2012-01-20 2013-08-01 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2018085394A (ja) * 2016-11-22 2018-05-31 京セラ株式会社 配線基板
JPWO2021125258A1 (ja) * 2019-12-17 2021-06-24
WO2023054192A1 (ja) * 2021-09-29 2023-04-06 京セラ株式会社 配線基板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099624A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 配線基板およびその製造方法
US20110232953A1 (en) * 2010-03-29 2011-09-29 Kyocera Corporation Circuit board and structure using the same
CN102413641A (zh) * 2010-07-22 2012-04-11 日本特殊陶业株式会社 多层型线路板及其制造方法
WO2012029622A1 (ja) * 2010-08-31 2012-03-08 京セラ株式会社 配線基板およびその実装構造体
JP5585426B2 (ja) * 2010-12-07 2014-09-10 Tdk株式会社 配線板、電子部品内蔵基板、配線板の製造方法及び電子部品内蔵基板の製造方法
KR20210008038A (ko) * 2018-06-28 2021-01-20 교세라 가부시키가이샤 반도체 제조 장치용 부재의 제조 방법 및 반도체 제조 장치용 부재
JP2022030289A (ja) * 2020-08-06 2022-02-18 イビデン株式会社 配線基板及び配線基板の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60168291A (ja) * 1984-02-13 1985-08-31 小糸工業株式会社 情報表示装置
JPS60214594A (ja) * 1984-04-11 1985-10-26 松下電器産業株式会社 印刷配線板の製造方法
JPS6390543A (ja) * 1986-10-03 1988-04-21 Kuraray Co Ltd 粗面化されたフイルムあるいはシ−ト状物およびその製造法
JPS6390542A (ja) * 1986-10-03 1988-04-21 Kuraray Co Ltd 粗面化フイルムの製造法
JPH01104632A (ja) * 1987-10-19 1989-04-21 Fuji Photo Film Co Ltd 磁気記録媒体用支持体の製造方法
JPH09296057A (ja) * 1996-05-01 1997-11-18 Agency Of Ind Science & Technol 高分子成形体の凹凸状表面形成方法
JP2000294922A (ja) * 1999-04-01 2000-10-20 Victor Co Of Japan Ltd 多層プリント配線板用の絶縁樹脂組成物

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4615763A (en) * 1985-01-02 1986-10-07 International Business Machines Corporation Roughening surface of a substrate
TW371285B (en) 1994-09-19 1999-10-01 Amp Akzo Linlam Vof Foiled UD-prepreg and PWB laminate prepared therefrom
CN100358401C (zh) * 1997-07-08 2007-12-26 伊比登株式会社 印刷电路板及其制造方法
US6376049B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
JP3061613B2 (ja) 1998-05-11 2000-07-10 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテ―プおよびその製造方法
EP1121008B1 (en) * 1998-09-03 2008-07-30 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing the same
JP2002190671A (ja) 2000-12-22 2002-07-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP3953922B2 (ja) * 2001-10-18 2007-08-08 日東電工株式会社 反射防止フィルム、光学素子および表示装置
WO2003091761A1 (fr) * 2002-04-25 2003-11-06 Nitto Denko Corporation Feuille diffuseuse de lumiere, element optique, et afficheur d'image
JP3562810B2 (ja) 2002-07-03 2004-09-08 三井金属鉱業株式会社 フレキシブル配線基材及びその製造方法
CN100356535C (zh) * 2002-07-03 2007-12-19 三井金属矿业株式会社 挠性配线基板及其制造方法
JP2005101269A (ja) 2003-09-25 2005-04-14 Toyobo Co Ltd 多層プリント配線板
JP3979391B2 (ja) * 2004-01-26 2007-09-19 松下電器産業株式会社 回路形成基板の製造方法および回路形成基板の製造用材料
JP5262609B2 (ja) * 2008-11-17 2013-08-14 大日本印刷株式会社 光学シートの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60168291A (ja) * 1984-02-13 1985-08-31 小糸工業株式会社 情報表示装置
JPS60214594A (ja) * 1984-04-11 1985-10-26 松下電器産業株式会社 印刷配線板の製造方法
JPS6390543A (ja) * 1986-10-03 1988-04-21 Kuraray Co Ltd 粗面化されたフイルムあるいはシ−ト状物およびその製造法
JPS6390542A (ja) * 1986-10-03 1988-04-21 Kuraray Co Ltd 粗面化フイルムの製造法
JPH01104632A (ja) * 1987-10-19 1989-04-21 Fuji Photo Film Co Ltd 磁気記録媒体用支持体の製造方法
JPH09296057A (ja) * 1996-05-01 1997-11-18 Agency Of Ind Science & Technol 高分子成形体の凹凸状表面形成方法
JP2000294922A (ja) * 1999-04-01 2000-10-20 Victor Co Of Japan Ltd 多層プリント配線板用の絶縁樹脂組成物

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260027A (ja) * 2008-04-16 2009-11-05 Fujitsu Ltd 回路基板
US20120228748A1 (en) * 2009-11-25 2012-09-13 International Business Machines Corporation Passivation layer surface topography modifications for improved integrity in packaged assemblies
US8786059B2 (en) * 2009-11-25 2014-07-22 International Business Machines Corporation Passivation layer surface topography modifications for improved integrity in packaged assemblies
JP2013149810A (ja) * 2012-01-20 2013-08-01 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2018085394A (ja) * 2016-11-22 2018-05-31 京セラ株式会社 配線基板
JPWO2021125258A1 (ja) * 2019-12-17 2021-06-24
JP6993540B2 (ja) 2019-12-17 2022-01-13 日本発條株式会社 積層体、接着方法および回路基板用半製品
WO2023054192A1 (ja) * 2021-09-29 2023-04-06 京セラ株式会社 配線基板
TWI839867B (zh) * 2021-09-29 2024-04-21 日商京瓷股份有限公司 配線基板

Also Published As

Publication number Publication date
JP4903723B2 (ja) 2012-03-28
JPWO2007086568A1 (ja) 2009-06-25
US8129623B2 (en) 2012-03-06
US20090314526A1 (en) 2009-12-24

Similar Documents

Publication Publication Date Title
JP4903723B2 (ja) 配線基板、および電子装置
JP5089880B2 (ja) 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
US7580240B2 (en) Via array capacitor, wiring board incorporating a via array capacitor, and method of manufacturing the same
US8735741B2 (en) Circuit board and mounting structure using the same
TWI344323B (ja)
KR101835452B1 (ko) 배선 기판 및 이것을 사용한 실장 구조체
US8957321B2 (en) Printed circuit board, mount structure thereof, and methods of producing these
JPH09298255A (ja) セラミック回路基板及びこれを用いた半導体装置
JP6258347B2 (ja) 配線基板およびこれを用いた実装構造体
JP2007067369A (ja) 配線基板及びその製造方法、埋め込み用セラミックチップ
JPH1126631A (ja) 半導体装置とその製造方法
JP6294024B2 (ja) 配線基板およびこれを用いた実装構造体
JP2008288388A (ja) 電子部品の実装方法および電子部品内蔵基板の製造方法
JP5361314B2 (ja) 多層配線基板及びプローブカード
JP4750541B2 (ja) 配線基板内蔵用ビアアレイキャパシタ、ビアアレイキャパシタ内蔵配線基板及びその製造方法
JP2009004813A (ja) 半導体搭載用配線基板
JP4841234B2 (ja) ビアアレイキャパシタ内蔵配線基板の製造方法
JP4812287B2 (ja) 多層配線基板及びその製造方法
JPH1027959A (ja) 多層配線基板の製造方法
JP2002118368A (ja) 配線基板およびその製造方法
JP4711757B2 (ja) 配線基板
JP2005268259A (ja) 多層配線基板
JPH10242324A (ja) 電極を内包したセラミック基板およびその製造方法
JP4295523B2 (ja) 多層配線基板
JP2003249765A (ja) 多層配線基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2007556042

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 12162770

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 07707651

Country of ref document: EP

Kind code of ref document: A1