JPH1126631A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPH1126631A
JPH1126631A JP9176844A JP17684497A JPH1126631A JP H1126631 A JPH1126631 A JP H1126631A JP 9176844 A JP9176844 A JP 9176844A JP 17684497 A JP17684497 A JP 17684497A JP H1126631 A JPH1126631 A JP H1126631A
Authority
JP
Japan
Prior art keywords
electrode
substrate
wiring board
multilayer wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9176844A
Other languages
English (en)
Inventor
Nobunori Hase
伸啓 長谷
Minehiro Itagaki
峰広 板垣
Yoshifumi Nakamura
嘉文 中村
Sei Yuhaku
祐伯　　聖
Hiroteru Takezawa
弘輝 竹沢
Yoshihiro Bessho
芳宏 別所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9176844A priority Critical patent/JPH1126631A/ja
Priority to US09/107,319 priority patent/US6207550B1/en
Publication of JPH1126631A publication Critical patent/JPH1126631A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体素子を配線基板に実装した半導体装置
において、基板に対する厳しい平坦性を要求しないで信
頼性の高い半導体素子の実装方法を提供する。 【解決手段】 導電性ペーストで突起状電極１を形成し
た多層配線基板において、この突起状電極の先端部分に
導電性接着剤６を塗布後、レベリングすることで、先端
部分の高さがコプラナリティを有する突起状電極を備え
た多層配線基板を得る。この基板に、導電性接着剤と封
止樹脂９の組み合わせ、あるいは、異方性導電シートを
用いて半導体素子７を実装する。導電性接着剤を塗布後
の突起状電極がコプラナリティを有しているので、半導
体素子を高い信頼性で実装することができる。また、従
来の方法では実装することが困難であった、ある程度の
平坦性の悪い基板上への半導体素子の実装を可能にす
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子を配線
基板上に搭載した半導体装置とその製造方法に関するも
のである。
【０００２】
【従来の技術】近年、ＭＰＵ等のピン数の比較的多い半
導体素子については、その電極のピッチが挟い配置で、
また電極が２次元の格子状に配列で、素子の前面に配置
されていく方向に進みつつあり、そのため電極が素子の
機能部上に形成されるように、非常に高密度な多ピンの
半導体素子も登場しつつある。配線基板に半導体素子を
フリップチップ方式で搭載する従来の方法には、半導体
素子の電極面にハンダ突起物を形成し、これと基板電極
パッドとの間をハンダで接合する方法が知られている
（特願昭５３―８７５９６）。また、半導体素子の電極
面にＡｕ突起物を形成し、これと基板側の電極パッドと
の間を、導電性の接着剤で接合する方法（特願昭６２―
１４０２６４）や、ハンダ合金で接合する方法（特願平
６―２１３６１５）などが知られている。
【０００３】
【発明が解決しようとする課題】しかしながら、前述の
ような半導体素子の電極上に突起物を形成する方法で
は、半導体素子を搭載する基板側に、半導体チップと同
等の平坦性が要求される。一方、基板側に突起物を形成
する方法も、すでに提案されている（特願平４―１９７
６６）が、一般にセラミック基板は半導体チップほどの
平坦性を有していない。したがって高さのそろった突起
物を基板表面に形成しても、突起物の先端はコプラナリ
ティを有さないので、半導体素子の電極パッドとは安定
した接続ができないという問題があった。
【０００４】さらに、半導体素子と基板との間を異方性
導電性接着フィルムにより熱圧着して接合する方法があ
るが、この接合法は、異方性導電性接着フィルムの内の
突起電極と電極パッドとの間に介在させた部分でのみ絶
縁破壊を起こし、両者間の導通を図るものである。この
接合法の場合にも、基板側の突起電極の先端部が不揃い
であって、基板上で接着フィルムに埋設された突起電極
と半導体素子の電極パッドとの間で狭広の差があると、
半導体素子を基板側に押圧しても、突起電極と半導体素
子の電極パッドの間隙が広い突起電極では、押圧による
導通が確保できず、従って、全ての突起電極について電
極パッドとの間の導通を確実にするには不安があった。
【０００５】本発明は、上記問題に鑑み、基板側に突起
状電極を形成して、半導体素子側の電極パッドとの接続
が良好で安定な突起状電極を具備した半導体装置とその
製造方法を提供しようとするものである。
【０００６】
【課題を解決するための手段】上記課題を達成するた
め、本発明による半導体装置は、概して言えば、半導体
素子の裏面に電極面が配設され、多層配線基板の表面に
多数の突起状電極が突設され、半導体素子と多層配線基
板とを収縮性の絶縁樹脂層で固定して成る構造である
が、その特徴は、多層配線基板の各突起状電極の先側に
塗着した導電性樹脂接着剤を面一にレベル調製して先端
部とし、これら突起状電極の先端部と半導体素子側の電
極面に当接して導電性接着剤により接合したものであ
る。
【０００７】半導体素子側の多数の電極パッド面は平坦
性がよいので、基板側の多数の突起状電極の各先端部を
導電性樹脂接着剤により面一に形成することにより、各
電極面とこれに対応する突起状電極先端部との密着性を
確保して電気的接続性を良好に安定化することができ
る。
【０００８】本発明による半導体装置の製造方法は、概
して言えば、表面に多数の突起状電極を有する多層配線
基板と裏面に電極面が配設された半導体素子とを接続し
て製造する方法であるが、多層配線基板側の突起状電極
の先側に導電性樹脂接着剤を塗着して先端部とし、全て
の突起状電極の先端部の導電性樹脂接着剤を面一にレベ
ル調製し、半導体素子の電極面に突起状電極の先端部が
当接するように接着剤を介して接合するものである。
【０００９】本発明は、さらに、上記半導体素子と多層
配線基板とが、収縮性絶縁樹脂層に代えて異方性導電フ
ィルムにより接合された半導体装置が含まれる。ここ
に、異方性導電フィルムは、多数の導電性粒子が絶縁被
覆されてフィルム樹脂内に分散されて成るもので、フィ
ルムを局部的に加圧した時に加圧された部分での導電性
粒子の絶縁被覆が破壊されて、導電粒子間の相互接触に
よりその部分だけが導通するものである。本発明におい
ては、基板側の多数の突起状電極が異方性導電フィルム
に埋設されて、且つその各先端部が異方性導電フィルム
内で半導体素子の電極パッド面と近接して導通状態にあ
るものである。各先端部が面一に揃っているので、全て
の先端部が対応する各電極パッド面と正確な間隙をもっ
て確実に導通状態を確保することができる。
【００１０】本発明は、多層配線基板側の突起状電極の
先側に導電性樹脂接着剤を塗着して先端部とし、全ての
突起状電極の先端部の導電性樹脂接着剤を面一にレベル
調製した後に、多層基板の表面上に該突起状電極を埋蔵
するように異方性導電フィルムを貼着する工程と、半導
体素子を、その電極面が多層基板上の突起状電極の先端
に対合するように該異方性導電フィルムに押圧して接合
し、該導電フィルムを硬化させる工程を含むことに特徴
のある製造方法が含まれる。
【００１１】
【発明の実施の形態】本発明を以下に詳細に述べると、
半導体素子の裏面には電極面が配設されており、多層配
線基板の表面には、導電性接着剤塗布後の先端部が面一
に形成されている多数の突起状電極が形成されている。
突起状電極は、該基板の裏面に配置された配線パターン
電極に電気的に接続されている。本発明の半導体装置
は、半導体素子と多層配線基板とが、半導体素子の電極
面と突起状電極の先端とを接合した導電性接着剤の硬化
体で接合され、半導体素子と多層配線基板との間隙に充
填された収縮性絶縁樹脂層とにより固定されている。
【００１２】本発明において、多層配線基板は、２以上
の絶縁層を重積し、絶縁層の層間または裏面に配線パタ
ーン電極が形成されているものである。各絶縁層ないし
多層配線基板の材質については、本発明の多層配線基板
には、特に、平坦度が要求されないので、セラミックス
（ガラスを含む）又は合成樹脂で形成することができ
る。絶縁層のセラミックスには、例えば、アルミナ、窒
化アルミニウムなどが含まれる。また、絶縁層用の合成
樹脂には、例えば、エポキシ樹脂、特にアラミド繊維強
化エポキシ樹脂、が使用される。多層基板は、これらセ
ラミックス及び／又は合成樹脂の絶縁層が重積されて一
体化したものである。
【００１３】上記突起状電極は、上記基板の配線パター
ン電極と接続され且つ少なくとも最表層の絶縁層を貫通
して表面上に突出して形成されたものである。基板には
貫通形成したビアホールに導体ペーストを充填して硬化
させてビアホール導体が形成され、突起状電極は、ビア
ホール導体に接続して突出するように形成したものが使
用できる。
【００１４】突起状電極の先端部に塗着される導電性樹
脂接着剤は、導電性フィラーと、熱硬化性樹脂と、から
成るペースト状のもので、導電性フィラーとしては、
金、銀、銅、白金等の貴金属粒子を主成分とするものが
好ましく、その他、アルミニウム、ニッケル等の金属粉
が使用される。熱硬化性樹脂には、例えばフェノキシ系
樹脂などが使用される。
【００１５】突起電極の先端部は、導電性フィラーと熱
硬化性樹脂液とを混練したペーストを突起状電極の先側
に塗着して形成される。本発明においては、各先端部に
は、ペースト未硬化の間に全突起状電極の先端部が面一
になるようにレベル調整された端面が形成されている。
従って、基板に撓みや反りがあっても、また、先端部長
さに不揃いがあっても、全突起状電極の端面は同一面に
なり得るので、全ての突起状電極の端面が半導体素子の
対応する電極面と精密に当接できるようにされる。
【００１６】このような基板は、その突起状電極の先端
部を、半導体素子の電極面と導電性接着剤の薄い層を介
して接合される。この状態で、半導体素子と多層配線基
板との間隙に充填された収縮性絶縁樹脂層とにより固定
されて、半導体装置とされる。絶縁製樹脂層を収縮性と
するのは、半導体素子と多層配線基板との間隙に充填し
硬化する際に絶縁樹脂層が収縮して、接合した半導体素
子と多層配線基板とを引っ張るので、突起状電極の先端
部と半導体素子の電極面との間に圧縮応力を残留させ、
両者の接続を強固にするためである。このような収縮性
の絶縁樹脂には、エポキシ−酸無水物系樹脂が使用でき
る。
【００１７】次いで、本発明の半導体装置の製造方法
は、まず、多層配線基板の表面に形成した突起状電極の
先側に導電性接着剤を塗着して、先端部を形成する。こ
の工程では、導電性接着剤のペーストを突起状電極先側
に、粒状、球状その他の適当な形状に塗着し、半硬化状
態に保持される。
【００１８】次いで、導電性接着剤の先端部をコプラナ
リティを有するように面一にレベル調整を行う工程があ
る。このレベル調整の工程では、半硬化状態の突起状電
極の先端部が、平面板上に押し当てる方法が好ましく採
用でき、これにより、全ての先端部に面一に調製された
端面が形成される。これらの先端部は、通常は、導電性
接着剤をさらに完全に硬化させて、先端部の形状を固定
する。
【００１９】次には、半導体素子の電極面に多層基板上
の突起状電極の先端部を導電性接着剤を介して接続して
該接着剤を硬化させる工程を経て、さらに、半導体素子
と多層配線基板との間隙に収縮性絶縁樹脂を充填して該
絶縁性樹脂を硬化させる工程を経て、半導体素子が多層
配線基板に固定された半導体装置とされる。さらに、本
発明の方法には、好ましくは、半導体素子の電極面を非
酸化性の金属によりコーティングする工程を含み、これ
により、突起状電極の先端部と半導体素子の電極面との
接続を一層確実にすることができる。
【００２０】
【実施例】
〔実施例１〕本発明の実施例について、図１（ａ）〜
（ｅ）に基づいて説明する。まず、突起状電極１を有す
るセラミック多層配線基板２の作成について、配線基板
２の断面を図１（ａ）に示すが、基板用の絶縁層材料と
しては、厚さ０．２ｍｍのガラスセラミック（日本電気
硝子（株）製 「ＭＬＳ−１０００」）を用いて、その
グリーンシートにビアホール（φ０．１５ｍｍ）を加工
し、銀を主成分とするビア導体用のペーストを用いてビ
アホールに充填し、さらに、導体パターンの形成を印刷
によって行い、図に示す多層配線の配線パターン３、ビ
アホール導体４を形成した。
【００２１】ビアホール充填と導体パターンを形成した
所要のシートを多数積層した後、このガラスセラミック
グリーンシート積層体の両面にアルミナ（住友化学製
「ＡＬＭ４１」）のグリーンシート（厚さ０．１ｍｍ）
をさらに積層した。片面に使用したアルミナグリーンシ
ートには、ガラスセラミックのグリーンシートと同様に
所望の箇所にビアホール加工（φ０．１５ｍｍ）を行
い、導体ペーストでビアホールを充填した。なお、アル
ミナグリーンシートに形成した孔の径は、ガラスセラミ
ックグリーンシートのビアホールと同じ径としたが、ア
ルミナグリーンシート側の孔の径の方が小さいことが好
ましい。
【００２２】これらのグリーンシートの積層体を８０
℃、１５０ｋＰａの条件で熱圧着し、一体化した。次
に、一体化した積層体を８５０℃で焼成した。この温度
ではガラスセラミックのグリーンシートについては焼結
が進むが、アルミナのグリーンシートは焼結しない。ア
ルミナのグリーンシートに埋めた導体ペーストは焼結さ
れて、グリーンシートのビアホール導体と接合する。
【００２３】焼成後の積層体を水浴に入れて超音波洗浄
を行なうと、積層体からアルミナ層だけをきれいに剥離
することができ、突起状電極を形成することができ、突
起状電極１を有するセラミック多層配線基板２が形成さ
れた（図１（ａ））。
【００２４】次に図１（ｂ）に示すように、前記突起状
電極１先端に、導電性接着剤６を塗布するが、この方法
は、導電性接着剤液を平板（不図示）上に塗布してお
き、この平板に対して突起状電極１が対向するように前
記の基板を向けたうえで、基板２と平板を近接させ、導
電性接着剤を突起状電極に塗布した。塗布した接着剤を
８０℃の加熱処理して半硬化状態に（Ｂステージ化）し
て、先端部６とした。
【００２５】その後、基台（不図示）の表面がうねりや
反り撓みない平坦で平滑な平面に、前記突起状電極を向
けた状態で前記基板２を押し付けて、前記突起状電極１
先端の前記半硬化状の導電性接着剤６の端面６１を、図
１（ｃ）のように、面一に揃えた。
【００２６】次に、図１（ｄ）に示すように、電極面８
が金でコーティングされた半導体素子７を準備し半導体
素子の電極１０８と作製した基板上の突起状電極１の導
電性接着剤６を接合して、１２０℃、３０分の条件で導
電性接着剤を完全硬化させて、接着した。この接合に際
して、半硬化状態（Ｂステージ化）の接着剤の先端部端
面６１に導電性接着剤液を転写してもよい。
【００２７】次に図１（ｅ）にその断面を示すように、
半導体素子と基板との間隙にエポキシ系の絶縁性樹脂９
（ナミックス社製 「チップコート８４２０」）を充填
し、硬化させて、半導体装置を得た。得られた半導体装
置を温度サイクル試験（―５５℃〜＋１２５℃）にかけ
て、半導体装置と基板との接続性を調べたところ、良好
な接続性が得られた。
【００２８】〔実施例２〕図２（ａ）〜（ｄ）は第２の
実施例の突起状電極を有する合成樹脂多層基板の形成方
法を示したものであるが、図２（ａ）に示すように、フ
ィルム２０１（テフロンフィルム、厚さ０．１ｍｍ）の
所要の位置に貫通孔２０２（直径０．１５ｍｍ）を設け
た。このフィルムは、平滑なフィルムであって、多層配
線基板の硬化のための加熱で融着しなければ、その材質
は特に限定しない。この後に図２（ｂ）に示すように、
貫通孔２０２を熱硬化性の導電性ペースト２０３で埋め
る。
【００２９】この工程の後、フイルム２０１は、図２
（ｃ）に示すように、未硬化の樹脂多層配線基板２上に
位置合わせを行い、積層した。これを１７０℃、６０分
なる条件で、未硬化の樹脂多層配線基板２を完全に硬化
させた。この後フィルム２０１を剥離して、基板のビア
導体４と接続した突起状電極１を表面に突出した樹脂多
層配線基板を得た。図２（ｄ）にその断面を示すよう
に、実施例１と同様の工程で半導体装置を得た。得られ
た半導体装置を温度サイクル試験（―５５℃〜＋１２５
℃）にかけて、半導体装置と基板との接続性を調べたと
ころ、良好な接続性が得られた。
【００３０】〔実施例３〕実施例１と同様の工程で、図
３（ａ）にその断面を示すような導電性接着剤塗布後の
先端部６の高さがコプラナリティを有する多数の突起状
電極１を表面に有するセラミック多層配線基板２を作製
する。多層配線基板としてはセラミック基板の他、樹脂
基板、あるいはセラミックと樹脂の複合基板も用いるこ
とが可能である。
【００３１】この基板上に、図３（ｂ）に示すように、
異方性導電フィルム９２（日立化成工業（株）製 「フ
リップタック」）を多層配線基板の表面に該突起状電極
１を被せるように仮接着した後、電極面８が金でコーテ
ィングされた半導体素子７を位置合わせを行ない、電極
面８が該突起状電極１とが対面するようにフィルム９２
上面に当接し、次いで、１８０℃で２０秒間の加熱加圧
をして異方性導電フィルム９２を硬化させた。この状態
で、図３（ｃ）に示すように、電極面８と突起状電極１
の端面６１とは、その間隙内の導電フィルム９２中の導
体９１の相互接触により導通が得られた。この半導体装
置を温度サイクル試験（―５５℃〜＋１２５℃）にかけ
て、半導体装置と基板との接続性を調べたところ、良好
な接続性が得られた。
【００３２】
【発明の効果】本発明による半導体装置とその製造方法
によれば、以下の点で利点が得られる。即ち、 １．半導体素子を搭載する配線基板のうねりによって生
じる突起状電極先端の高さの不均一を、導電ペーストの
レベル調整により解消することができるため、従来の導
体ペーストを突起電極として用いる接続方法と比較し
て、配線基板についてはさほど厳しい平坦性を必要とし
ない。
【００３３】２．突起電極の高さが面一に平滑化されて
いるので、半導体素子又は配線基板に発生する応力が分
散化されるので、従来の導体ペーストを突起電極として
用いる接続方法と比較して、半導体素子、配線基板に対
する力学的なダメージが低減され、接続部での物理的な
破壊の可能性が低減し電気的接続の信頼性が向上する。
【図面の簡単な説明】
【図１】本発明の実施例に係る導電性接着剤と封止樹脂
を用いる半導体装置の製造工程を示す断面図（ａ〜
ｅ）。
【図２】本発明の第２の実施例における、突起状電極を
有する樹脂多層配線基板の製造工程を示す断面図（ａ〜
ｄ）。
【図３】本発明の第３の実施例の、異方性導電シートを
用いる半導体装置の製造工程を示す断面図（ａ〜ｃ）。
【符号の説明】
１ 突起状電極 ２ ガラスセラミック層 ３ 配線パターン ４ ビアホール導体 ５ 基板電極パッド ６ 導電性接着剤 ７ 半導体素子 ８ 半導体素子電極 ９ 封止樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 祐伯 聖 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 竹沢 弘輝 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 別所 芳宏 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 裏面に電極面を配設した半導体素子と、
    導電性接着剤により形成された先端部が面一にレベル調
    節された複数の突起状電極を表面に有する多層配線基板
    と、半導体素子の電極と突起状電極の先端とを電気的接
    合して半導体素子と多層配線基板との間隙に充填された
    収縮性絶縁樹脂層と、から成ることを特徴とする半導体
    装置。
  2. 【請求項２】 半導体素子の電極と突起状電極の先端と
    の電気的接合が導電性接着剤による接着である請求項１
    記載の半導体装置。
  3. 【請求項３】 上記半導体素子と多層配線基板とが、収
    縮性絶縁樹脂層に代えて異方性導電フィルムにより接合
    されたことを特徴とした請求項１に記載の半導体装置。
  4. 【請求項４】 上記多層配線基板が、セラミックス基
    板、合成樹脂基板、又はセラミックスと合成樹脂とから
    成る複合基板である請求項１又は２記載の半導体装置。
  5. 【請求項５】 次の工程から成ることを特徴とする半導
    体装置の製造方法。導電性を備えた多数の突起状電極を
    表面に形成した多層配線基板の当該突起状電極の先端に
    貴金属粒子を主成分とする導電性接着剤を塗着する工程
    と、 該導電性接着剤の先端を面一にレベル調節を行う工程
    と、 半導体素子の電極と多層基板上の突起状電極の先端とを
    導電性接着剤を介して接続して該導電性接着剤を硬化さ
    せる工程と、 半導体素子と多層配線基板との間隙に収縮性を有する絶
    縁性樹脂を充填して硬化させる工程。
  6. 【請求項６】 次の工程から成ることを特徴とする半導
    体装置の製造方法。導電性を備えた多数の突起状電極を
    表面に形成した多層配線基板の当該突起状電極の先端に
    貴金属粒子を主成分とする導電性接着剤を塗着する工程
    と、 該導電性接着剤の先端に面一にレベル調整を行う工程
    と、 多層基板の表面上に該突起状電極を埋蔵するように異方
    性導電フィルムを貼着する工程と、 半導体素子を、その電極面が多層基板上の突起状電極の
    先端に対合するように該異方性導電フィルムに押圧して
    接合して、該導電フィルムを硬化させる工程。
  7. 【請求項７】 あらかじめ半導体素子の電極表面を非酸
    化性金属によりコーティングする工程を含む請求項５又
    は６記載の製造方法。
  8. 【請求項８】 上記多層配線基板が、セラミックス基
    板、合成樹脂基板、又はセラミックスと合成樹脂とから
    成る複合基板である請求項５又は６記載の製造方法。
JP9176844A 1997-07-02 1997-07-02 半導体装置とその製造方法 Pending JPH1126631A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9176844A JPH1126631A (ja) 1997-07-02 1997-07-02 半導体装置とその製造方法
US09/107,319 US6207550B1 (en) 1997-07-02 1998-06-30 Method for fabricating bump electrodes with a leveling step for uniform heights

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9176844A JPH1126631A (ja) 1997-07-02 1997-07-02 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH1126631A true JPH1126631A (ja) 1999-01-29

Family

ID=16020824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9176844A Pending JPH1126631A (ja) 1997-07-02 1997-07-02 半導体装置とその製造方法

Country Status (2)

Country Link
US (1) US6207550B1 (ja)
JP (1) JPH1126631A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359319A (ja) * 2001-05-31 2002-12-13 Kyocera Corp 電気素子内蔵配線基板およびその製法
JP2007324420A (ja) * 2006-06-01 2007-12-13 Tdk Corp セラミック基板及び複合配線基板、並びにそれらの製造方法
WO2007142033A1 (ja) 2006-06-02 2007-12-13 Murata Manufacturing Co., Ltd. 多層セラミック電子部品およびその製造方法
WO2018123414A1 (ja) * 2016-12-28 2018-07-05 株式会社村田製作所 インターポーザ基板、回路モジュール、インターポーザ基板の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3447961B2 (ja) * 1998-08-26 2003-09-16 富士通株式会社 半導体装置の製造方法及び半導体製造装置
US6376051B1 (en) * 1999-03-10 2002-04-23 Matsushita Electric Industrial Co., Ltd. Mounting structure for an electronic component and method for producing the same
US6198170B1 (en) * 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
JP3656612B2 (ja) * 2001-06-08 2005-06-08 株式会社村田製作所 金属膜およびその製造方法ならびに積層セラミック電子部品およびその製造方法
KR100412272B1 (ko) * 2001-11-21 2003-12-31 미래산업 주식회사 부품의 편평도 검사 장치 및 그 방법
JP2003273155A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
FI119714B (fi) * 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
EP1843391A4 (en) * 2005-10-26 2009-12-30 Murata Manufacturing Co STACKED ELECTRONIC COMPONENT, ELECTRONIC DEVICE, AND METHOD FOR MANUFACTURING STACKED ELECTRONIC COMPONENT
CN101371352B (zh) * 2006-02-14 2010-11-10 株式会社村田制作所 多层陶瓷电子部件和多层陶瓷基片以及多层陶瓷电子部件的制造方法
US9006028B2 (en) * 2008-09-12 2015-04-14 Ananda H. Kumar Methods for forming ceramic substrates with via studs
US10032725B2 (en) * 2015-02-26 2018-07-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
KR20200133072A (ko) * 2019-05-16 2020-11-26 삼성전자주식회사 이미지 센서 패키지
EP4099807A1 (en) * 2021-06-01 2022-12-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier interconnection and manufacturing method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6041855B2 (ja) 1978-07-18 1985-09-19 シチズン時計株式会社 Ｉｃ実装構造
JPH0695468B2 (ja) 1987-06-04 1994-11-24 松下電器産業株式会社 電気的接続接点の形成方法
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
US5136365A (en) * 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
JP2940269B2 (ja) * 1990-12-26 1999-08-25 日本電気株式会社 集積回路素子の接続方法
JP3203731B2 (ja) 1992-02-05 2001-08-27 松下電器産業株式会社 半導体素子基板および実装方法、柱状端子付き基板およびその製造方法
US5550408A (en) * 1992-11-18 1996-08-27 Matsushita Electronics Corporation Semiconductor device
US5545589A (en) * 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
EP0645805B1 (en) * 1993-09-29 2000-11-29 Matsushita Electric Industrial Co., Ltd. Method for mounting a semiconductor device on a circuit board, and a circuit board with a semiconductor device mounted thereon
JPH07142489A (ja) * 1993-11-17 1995-06-02 Matsushita Electric Ind Co Ltd バンプの形成方法
US5480834A (en) * 1993-12-13 1996-01-02 Micron Communications, Inc. Process of manufacturing an electrical bonding interconnect having a metal bond pad portion and having a conductive epoxy portion comprising an oxide reducing agent
JPH0878475A (ja) 1994-09-07 1996-03-22 Mitsubishi Materials Corp 半導体チップの実装方法
JP2581017B2 (ja) * 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
US5587342A (en) * 1995-04-03 1996-12-24 Motorola, Inc. Method of forming an electrical interconnect
JP3409957B2 (ja) * 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
US6114187A (en) * 1997-01-11 2000-09-05 Microfab Technologies, Inc. Method for preparing a chip scale package and product produced by the method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359319A (ja) * 2001-05-31 2002-12-13 Kyocera Corp 電気素子内蔵配線基板およびその製法
JP4683770B2 (ja) * 2001-05-31 2011-05-18 京セラ株式会社 電気素子内蔵配線基板およびその製法
JP2007324420A (ja) * 2006-06-01 2007-12-13 Tdk Corp セラミック基板及び複合配線基板、並びにそれらの製造方法
JP4697600B2 (ja) * 2006-06-01 2011-06-08 Ｔｄｋ株式会社 複合配線基板の製造方法
WO2007142033A1 (ja) 2006-06-02 2007-12-13 Murata Manufacturing Co., Ltd. 多層セラミック電子部品およびその製造方法
WO2018123414A1 (ja) * 2016-12-28 2018-07-05 株式会社村田製作所 インターポーザ基板、回路モジュール、インターポーザ基板の製造方法
US11032904B2 (en) 2016-12-28 2021-06-08 Murata Manufacturing Co., Ltd. Interposer substrate and circuit module

Also Published As

Publication number Publication date
US6207550B1 (en) 2001-03-27

Similar Documents

Publication Publication Date Title
US6331679B1 (en) Multi-layer circuit board using anisotropic electro-conductive adhesive layer
JPH1126631A (ja) 半導体装置とその製造方法
JPH09298255A (ja) セラミック回路基板及びこれを用いた半導体装置
JPH10199934A (ja) 半導体素子実装構造体及び半導体素子実装方法
JP2000113919A (ja) 電気的接続装置と電気的接続方法
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
KR19990087563A (ko) 반도체장치와 그 제조방법
JP2000277649A (ja) 半導体装置及びその製造方法
JPH1116949A (ja) Ａｃｆ接合構造
JP3438583B2 (ja) 異方導電性フィルムの接続方法
JP3611463B2 (ja) 電子部品の製造方法
JP2002134558A (ja) 半導体装置及びその製造方法
JPH09129778A (ja) Ｐｇａ型電子部品用基板
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JPH11214571A (ja) 半導体素子実装用シート
JP3914332B2 (ja) 半導体装置の製造方法
JPH09181120A (ja) 半導体装置およびその製造方法
JP2675714B2 (ja) 突起電極の製法
JP3854131B2 (ja) 放熱板付き配線基板
JP2003031617A (ja) 半導体装置の実装構造とその製造方法
JPH0714966A (ja) 多端子複合リードフレームとその製造方法
JPH11274347A (ja) 半導体パッケージ、及びその形成方法
JPH11150150A (ja) 半導体搭載用基板とその製造方法及び半導体チップの実装方法
JP3598058B2 (ja) 回路基板
JP3099767B2 (ja) 電子部品組立体およびその製造方法