WO2018123414A1 - インターポーザ基板、回路モジュール、インターポーザ基板の製造方法 - Google Patents

インターポーザ基板、回路モジュール、インターポーザ基板の製造方法 Download PDF

Info

Publication number
WO2018123414A1
WO2018123414A1 PCT/JP2017/042938 JP2017042938W WO2018123414A1 WO 2018123414 A1 WO2018123414 A1 WO 2018123414A1 JP 2017042938 W JP2017042938 W JP 2017042938W WO 2018123414 A1 WO2018123414 A1 WO 2018123414A1
Authority
WO
WIPO (PCT)
Prior art keywords
main surface
interposer substrate
external connection
conductor
element body
Prior art date
Application number
PCT/JP2017/042938
Other languages
English (en)
French (fr)
Inventor
浩和 矢▲崎▼
啓人 米森
貴紀 土屋
晃史 鎌田
野間　隆嗣
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201790001542.8U priority Critical patent/CN210579415U/zh
Priority to JP2018558925A priority patent/JP6711419B2/ja
Publication of WO2018123414A1 publication Critical patent/WO2018123414A1/ja
Priority to US16/438,519 priority patent/US11032904B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/59—Fixed connections for flexible printed circuits, flat or ribbon cables or like structures
    • H01R12/62—Fixed connections for flexible printed circuits, flat or ribbon cables or like structures connecting to rigid printed circuits or like structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Definitions

  • the present invention relates to an interposer substrate used when connecting a circuit board and another circuit member, and a circuit module using the interposer substrate.
  • a plurality of circuit boards are arranged in a housing.
  • a flat cable which is an example of another circuit member, may be used to connect the plurality of circuit boards.
  • a connector member is used as an external terminal.
  • the flat cable is connected to the circuit board by fitting the connector member of the flat cable to the connector member mounted on the circuit board.
  • connection structure when the above-described connection structure is used, the number of connector members increases according to the number of flat cables, and the number of connector members on the circuit board side also increases correspondingly.
  • an object of the present invention is to provide a connection structure that can effectively utilize the mounting surface of a circuit board even when the number of cables increases.
  • the interposer substrate of the present invention includes an element body, a first external connection conductor, a second external connection conductor, a third external connection conductor, and a wiring conductor.
  • the element body has a first main surface, a second main surface, and a third main surface, each orthogonal to the height direction. In the height direction, the distance between the first main surface and the second main surface is different from the distance between the first main surface and the third main surface.
  • the first external connection conductor is formed on the first main surface and is a terminal conductor for mounting the interposer substrate on an external circuit substrate.
  • the second external connection conductor is formed on the second main surface and is a terminal conductor for connecting to the outside.
  • the third external connection conductor is formed on the third main surface and is a terminal conductor for connecting to the outside.
  • the wiring conductor is formed in the element body, and connects the first external connection conductor, the second external connection conductor, and the third external connection conductor.
  • a plurality of circuit members for example, a plurality of cables, are connected to the circuit board by one interposer board.
  • the distance between the first main surface and the second main surface is longer than the distance between the first main surface and the third main surface, and the distance between the first main surface and the third main surface.
  • the distance is preferably longer than the height of the surface-mounted electronic component mounted on the circuit board and adjacent to the interposer board.
  • the element body is preferably a ceramic multilayer substrate formed by laminating a plurality of ceramic layers.
  • the second external connection conductor is formed in a number corresponding to the number of external circuit members connected to the second external connection conductor.
  • circuit members for example, cables
  • interposer board a plurality of circuit members (for example, cables) are connected to the circuit board by one interposer board.
  • the third external connection conductor is formed in a number corresponding to the number of external circuit members connected to the third external connection conductor.
  • circuit members for example, cables
  • interposer board a plurality of circuit members (for example, cables) are connected to the circuit board by one interposer board.
  • the third main surface at least partially overlaps the second main surface in plan view from the height direction of the element body.
  • the third main surface is formed by a concave wall that is recessed from the side surface of the element body.
  • the planar area of the interposer substrate can be further reduced.
  • the third main surface is plural.
  • the number of circuit members to be connected is further increased.
  • a plurality of third main surfaces overlap the second main surface an increase in the number of circuit members and a reduction in the planar area of the interposer substrate are compatible.
  • the element body preferably includes a first main surface, a second main surface, and a side surface connected to the third main surface, and the side surface preferably includes a shield film.
  • the shield film is formed over the entire circumference of the side surface of the element body.
  • the element body may be composed of a magnetic part and a non-magnetic part, and the shield film may be formed on a side surface of the magnetic part.
  • the shield film is mounted on the circuit board and is longer than the height of the surface mounted electronic component adjacent to the interposer substrate.
  • the interposer substrate of the present invention may have the following configuration.
  • the wiring conductor has a via conductor extending in the height direction of the element body.
  • the second external connection conductor is a via conductor protruding from the second main surface of the element body.
  • the second external connection conductor can be bitten into the terminal conductor of a circuit member (for example, a cable) mounted on the second main surface and joined. Further, this protruding shape can be easily formed.
  • the circuit module according to the present invention includes a first interposer substrate that is bonded to the interposer substrate described above, the first external connection conductor, the circuit substrate on which the interposer substrate is mounted, and the second external connection conductor. A cable and a second cable joined to the third external connection conductor.
  • the circuit module of the present invention it is preferable that at least a part of the first cable and the second cable overlap in a plan view.
  • the planar area of the circuit module can be reduced.
  • the interposer substrate manufacturing method of the present invention includes the following steps.
  • the method for manufacturing an interposer substrate includes a step of laminating layers on which conductor patterns are formed to form a laminated body, and a rigid flat plate is disposed on the first main surface that is one end in the laminating direction of the laminated body. And placing the flat plate softer than the rigid body on the second main surface, which is the other end of the plate, and performing a press treatment.
  • the method of manufacturing an interposer substrate includes a step of firing a laminated body to form an element body having a first main surface and a second main surface, and grinding a part of the second main surface of the element body into a planar shape. And forming a third main surface.
  • the first main surface and the third main surface are at least flat, and further, the second main surface can be flat, and the interposer substrate can be easily manufactured.
  • the remaining portion other than a part of the second main surface is ground into a planar shape so that the second main surface is flat.
  • This method can improve the flatness of the second main surface.
  • a sacrificial layer is formed on the surface layer on the second main surface side, and a wiring conductor is formed on the sacrificial layer.
  • This method can easily realize a shape in which the wiring conductor protrudes from the second main surface.
  • the grinding step may be after the firing step.
  • This method makes it easy to improve the flatness of the second main surface.
  • the grinding step may be before the firing step.
  • This method makes grinding easy.
  • the mounting surface of the circuit board can be used effectively.
  • FIG. 1 is an external perspective view of the interposer substrate according to the first embodiment of the present invention
  • FIG. 3 is an enlarged side sectional view showing a part of the configuration of the circuit module shown in FIG. 2.
  • A) is a side view which shows another structure of the circuit module which concerns on the 1st Embodiment of this invention
  • (B) is another structure of the circuit module which concerns on the 1st Embodiment of this invention.
  • (A) is a top view which shows the structure of the interposer substrate which concerns on the 7th Embodiment of this invention
  • (B) is a side view which shows the structure of the interposer substrate which concerns on the 7th Embodiment of this invention. is there. It is a perspective view which shows the structure of the interposer board
  • (A) and (B) are sectional views of an interposer substrate according to an eighth embodiment of the present invention.
  • (A) is a figure which shows the 1st aspect of the connection of the flat cable to the interposer substrate which concerns on the 8th Embodiment of this invention
  • (B) is the interposer substrate which concerns on the 8th Embodiment of this invention.
  • FIG. 1 It is a figure which shows the 2nd aspect of the connection of the flat cable to. It is sectional drawing for demonstrating the manufacturing method of the interposer board
  • (A) and (B) are sectional views of an interposer substrate according to a ninth embodiment of the present invention. It is sectional drawing of the interposer board
  • (A), (B), (C), (D) is a perspective view showing a configuration of another aspect of the interposer substrate according to the eleventh embodiment of the present invention. It is a perspective view which shows the structure of the interposer board
  • (A), (B), (C) (D) is side surface sectional drawing which shows the state in each process of the one aspect
  • (A), (B), (C) is side surface sectional drawing which shows the state in each process of the one aspect
  • (D) is the flat using the interposer substrate by this manufacturing method It is the partial expanded sectional side view which shows the connection aspect to a cable.
  • FIG. 1A is an external perspective view of an interposer substrate according to the first embodiment of the present invention.
  • FIG. 1B is a side sectional view showing the configuration of the interposer substrate according to the first embodiment of the present invention.
  • the interposer substrate 10 includes an element body 20, a plurality of external connection conductors 31, 32, 33, and a plurality of wiring conductors 340, 350.
  • the element body 20 is formed by integrally forming a first portion 21 and a second portion 22.
  • the first portion 21 and the second portion 22 are connected along the X1 direction.
  • the first main surface 201 of the element body 20 is flat with no step between the first portion 21 and the second portion 22.
  • the surface facing the first main surface 201 in the first portion 21 is the second main surface 202 of the element body 20, and the surface facing the first main surface 201 in the second portion 22 is the third surface of the element body 20. This is the main surface 203.
  • the thickness of the first portion 21 is larger than the thickness of the second portion 22. That is, the distance D12 between the first main surface 201 and the second main surface 202 in the Z1 direction, which is the thickness direction of the element body 20 (corresponding to the height direction of the present invention), is the first main surface 201 and the second main surface 202 in the Z1 direction. 3 is longer than the distance D22 from the main surface 203 (D12> D22). Therefore, the element body 20 has steps on the second main surface 202 and the third main surface 203 side.
  • the plurality of external connection conductors 31 are formed on the first main surface 201 in a predetermined arrangement pattern.
  • the plurality of external connection conductors 32 are formed on the second main surface 202 in a predetermined arrangement pattern.
  • the plurality of external connection conductors 33 are formed on the third main surface 203 in a predetermined arrangement pattern.
  • the external connection conductor 31 corresponds to the “first external connection conductor” of the present invention
  • the external connection conductor 32 corresponds to the “second external connection conductor” of the present invention
  • the external connection conductor 33 corresponds to the “first external connection conductor” of the present invention. This corresponds to the “third external connection conductor”.
  • the plurality of wiring conductors 340 and 350 are formed inside the element body 20.
  • the plurality of wiring conductors 340 are formed inside the first portion 21 of the element body 20.
  • the wiring conductor 340 includes a via conductor 341 extending in the Z1 direction and a planar conductor pattern 342 having a plane orthogonal to the Z1 direction. Note that the wiring conductor 340 may be constituted only by the via conductor 341.
  • the wiring conductor 340 connects the external connection conductor 31 and the external connection conductor 32.
  • the plurality of wiring conductors 350 are formed inside the second portion 22 of the element body 20.
  • the wiring conductor 350 includes a via conductor 351 extending in the Z1 direction and a planar conductor pattern 352 having a plane orthogonal to the Z1 direction. Note that the wiring conductor 350 may be configured only by the via conductor 351.
  • the wiring conductor 350 connects the external connection conductor 31 and the external connection conductor 33.
  • the element body 20 is typically formed of a ceramic multilayer substrate (LTCC substrate) formed by laminating and sintering low-temperature sintered ceramic green sheets (ceramic layers).
  • the ceramic multilayer substrate is preferably manufactured by a non-shrinkage construction method. By using this ceramic multilayer substrate, the element body 20 can be manufactured with high accuracy.
  • the plurality of external connection conductors 31, 32, 33 and wiring conductors 340, 350 are typically formed of a sintered metal body made of a conductive material mainly composed of copper or silver.
  • the external connection conductor 31 is a terminal conductor for connection to a circuit board
  • the external connection conductors 32 and 33 are terminal conductors for connection to a flat cable.
  • FIG. 2 is a perspective view showing a configuration of a circuit module including the interposer substrate according to the first embodiment.
  • FIG. 3 is an enlarged side sectional view of a part of the configuration of the circuit module shown in FIG. In FIG. 3, some reference numerals are omitted for easy understanding of the drawing.
  • the circuit module 1 includes circuit boards 91, 92, 93, and 94.
  • the circuit board 91 and the circuit board 92 are spaced apart along the Y2 direction.
  • the circuit board 91 and the circuit board 93 are spaced apart from each other along the X2 direction.
  • the circuit board 93 and the circuit board 94 are spaced apart along the Y2 direction.
  • a plurality of surface mount electronic components 911 and 912 are mounted on the circuit board 91.
  • the interposer substrate 11 is mounted on the circuit board 91.
  • the interposer substrate 11 has the same configuration as the above-described interposer substrate 10.
  • the interposer substrate 11 is mounted on the circuit board 91 on the first main surface 201 side. Specifically, as shown in FIG. 3, the external connection conductor 31 of the first main surface 201 is bonded to the land conductor 901 of the circuit board 91 by a conductive bonding material 991.
  • the conductive bonding material 991 is, for example, solder.
  • the conductive bonding material 991 corresponds to the “first conductive bonding material” of the present invention.
  • a plurality of surface-mounted electronic components 921 and 922 are mounted on the circuit board 92.
  • the interposer board 12 is mounted on the circuit board 92.
  • the interposer substrate 12 has the same configuration as the above-described interposer substrate 10.
  • the first main surface side of the interposer substrate 12 is mounted on the circuit board.
  • a plurality of surface-mounted electronic components 931 and 932 are mounted on the circuit board 93.
  • An interposer substrate 13S is mounted on the circuit board 93.
  • the interposer substrate 13S has the same configuration as the second portion 22 of the interposer substrate 10 described above.
  • the first main surface side of the interposer substrate 13S is mounted on the circuit board.
  • a plurality of surface-mounted electronic components 941 and 942 are mounted on the circuit board 94.
  • an interposer substrate 14S is mounted on the circuit board 94.
  • the interposer substrate 14S has a configuration similar to that of the second portion 22 of the interposer substrate 10 described above.
  • the interposer substrate 14S is mounted on the circuit board on the first main surface side.
  • the flat cable 81 includes a signal conductor 811, a terminal conductor 812, and a via conductor 813. Although illustration of the terminal conductor at the other end is omitted, the flat cable 81 includes terminal conductors at both ends in the extending direction. The terminal conductor 812 and the signal conductor 811 are connected by a via conductor 813. A terminal conductor 812 on one end side of the flat cable 81 is connected to the external connection conductor 32 of the second main surface 202 of the interposer substrate 11 by a conductive bonding material 992. The terminal conductor at the other end of the flat cable 81 is connected to the external connection conductor 33S of the interposer substrate 13S.
  • the flat cable 81 corresponds to the “first cable” of the present invention.
  • the conductive bonding material 992 corresponds to the “second conductive bonding material” of the present invention.
  • the flat cable 82 has the same configuration as the flat cable 81 and includes a signal conductor 821, a terminal conductor 822, and a via conductor 823.
  • the flat cable 82 includes terminal conductors at both ends in the extending direction.
  • the flat cable 82 corresponds to the “second cable” of the present invention.
  • the terminal conductor 822 on one end side of the flat cable 82 is connected to the external connection conductor 33 on the third main surface 203 of the interposer substrate 11 by a conductive bonding material 993.
  • the terminal conductor at the other end of the flat cable 82 is connected to the external connection conductor 33 of the interposer substrate 12.
  • the conductive bonding material 993 corresponds to the “third conductive bonding material” of the present invention.
  • the flat cable 83 has the same configuration as the flat cables 81 and 82, and includes a signal conductor, a terminal conductor, and a via conductor.
  • the flat cable 83 includes terminal conductors at both ends in the extending direction.
  • the terminal conductor on one end side of the flat cable 83 is connected to the external connection conductor 32 on the second main surface of the interposer substrate 12 by a conductive bonding material.
  • the terminal conductor at the other end of the flat cable 83 is connected to the external connection conductor 33S of the interposer substrate 14S.
  • the flat cable 82 and the flat cable 81 can be arranged so as to overlap each other when the circuit board 91 is viewed in plan. That is, an area for mounting the flat cable 82 can be secured below the area where the flat cable 81 is provided.
  • the flat cable 83 and the flat cable 82 can be arranged to overlap each other when the circuit board 92 is viewed in plan. That is, an area for mounting the flat cable 82 can be secured below the area where the flat cable 83 is provided.
  • the thickness of the second portion 22 (the distance D22 between the first main surface 201 and the third main surface 203) of the interposer substrates 11 and 12 is preferably larger than the height of the adjacent surface mount electronic component 912. .
  • the flat cable mounted on the third main surface 203 closer to the first main surface 201 than the second main surface 202 does not contact the surface-mounted electronic component 912 adjacent to the interposer substrates 11 and 12 and is flat.
  • the cable can be easily routed, and physical and electrical interference between the flat cable and the surface mount electronic component can be suppressed.
  • FIG. 4A is a side view showing another configuration of the circuit module according to the first embodiment of the present invention
  • FIG. 4B is a circuit diagram of the circuit module according to the first embodiment of the present invention. It is a side view which shows another structure.
  • the circuit module 1A includes circuit boards 95 and 96 and a rechargeable battery 990.
  • the rechargeable battery 990 is disposed between the circuit board 95 and the circuit board 96 in the X3 direction.
  • a plurality of surface-mounted electronic components 951 and 952 and an interposer substrate 15 are mounted on the circuit board 95.
  • the interposer substrate 15 has the same configuration as the above-described interposer substrate 10.
  • the interposer substrate 15 is disposed such that the first main surface is on the circuit board 95 side and the second portion is on the rechargeable battery 990 and circuit board 96 side.
  • a plurality of surface mount electronic components 961 and 962 and an interposer substrate 16 are mounted on the circuit board 96.
  • the interposer substrate 16 has the same configuration as the interposer substrate 10 described above.
  • the interposer substrate 16 is disposed such that the first main surface is on the circuit board 96 side and the second portion is on the rechargeable battery 990 and circuit board 95 side.
  • Flat cables 84 and 85 have the same configuration as the flat cables 81, 82, and 83 described above.
  • the flat cable 84 is connected to the external connection conductor on the second main surface of the interposer substrate 15 and the external connection conductor on the second main surface of the interposer substrate 16.
  • the flat cable 85 is connected to the external connection conductor on the third main surface of the interposer substrate 15 and the external connection conductor on the third main surface of the interposer substrate 16.
  • the flat cable 84 overlaps the routing area of the flat cable 85 in a plan view of the circuit module 1A. As a result, it is possible to effectively use the further component mounting surface of the circuit boards 95 and 96.
  • FIG. 5 is a partially enlarged side view of a portion including an interposer substrate in a circuit module according to the second embodiment of the present invention.
  • the interposer substrate 10 ⁇ / b> A according to the second embodiment has the same basic configuration as the interposer substrate 10 according to the first embodiment, but is different in the magnitude relationship between the main surfaces. Is. Therefore, hereinafter, differences between the interposer substrate 10A and the interposer substrate 10 will be described.
  • the second main surface 202A of the element body 20A is opposed to the first main surface 201A and the third main surface 203A.
  • the area of the second main surface 202A is the same as the area obtained by adding the area of the first main surface 201A and the area of the third main surface 203A. That is, in the interposer substrate 10A, the portion sandwiched between the second main surface 202A and the first main surface 201A in the Z4 direction becomes the first portion 21A, and the second main surface 202A and the third main surface 203A in the Z4 direction. The sandwiched portion becomes the second portion 22A.
  • the external connection conductor 33A of the third main surface 203A faces the same side as the external connection conductor 31A of the first main surface 201A with respect to the element body 20A.
  • the external connection conductor 31A and the external connection conductor 32A are connected by a wiring conductor in the element body 20A, and the external connection conductor 31A and the external connection conductor 33A are in the element body 20A. They are connected by wiring conductors.
  • the external connection conductor 31A is connected to the circuit board 90A.
  • the external connection conductor 32A is connected to the flat cable 81A.
  • the external connection conductor 33A is connected to the flat cable 82A.
  • the external connection conductor 31A and the external connection conductor 33A can be connected to the external connection conductor 32A by individual wiring conductors.
  • the external connection conductor 31A and the external connection conductor 32A can be connected to the external connection conductor 33A by individual wiring conductors.
  • FIG. 6 is a perspective view showing a configuration of an interposer substrate according to the third embodiment of the present invention.
  • the interposer substrate 10B according to the third embodiment is different from the interposer substrate 10 according to the first embodiment in that it further includes a third portion 23B.
  • the other configuration of the interposer substrate 10B is the same as that of the interposer substrate 10, and the description of the same parts is omitted.
  • the interposer substrate 10B includes an element body 20B.
  • the element body 20B is formed by integrally forming a first portion 21B, a second portion 22B, and a third portion 23B.
  • the first portion 21B, the second portion 22B, and the third portion 23B are connected side by side in this order along the X5 direction.
  • the first main surface 201B of the element body 20B is a flat surface across the first portion 21B, the second portion 22B, and the third portion 23B.
  • a plurality of external connection conductors 31B are arranged on the first main surface 201B.
  • a plurality of external connection conductors 32B are arranged on the second main surface 202B facing the first main surface 201B in the first portion 21B.
  • a plurality of external connection conductors 33B are arranged on the third main surface 203B facing the first main surface 201B in the second portion 22B.
  • a plurality of external connection conductors 34B are arranged on the fourth main surface 204B facing the first main surface 201B in the third portion 23B.
  • the external connection conductors 32B, 33B, and 34B are connected to the external connection conductor 31B via wiring conductors (not shown) in the element body 20B, respectively.
  • the external connection conductor 31B to which the external connection conductor 32B is connected, the external connection conductor 31B to which the external connection conductor 33B is connected, and the external connection conductor 31B to which the external connection conductor 34B is connected may be different from each other. It may be the same.
  • the distance between the first main surface 201B and the second main surface 202B is longer than the distance between the first main surface 201B and the third main surface 203B (distance along the Z5 direction), It is substantially the same as the distance (the distance along the Z5 direction) between the first main surface 201B and the fourth main surface 204B.
  • the plurality of external connection conductors 31B are connected to a circuit board (not shown).
  • the plurality of external connection conductors 32 and 34 are connected to a terminal conductor (not shown) of the flat cable 81B extending in the X5 direction.
  • the plurality of external connection conductors 33 are connected to terminal conductors (not shown) of the flat cable 82B extending in the Y5 direction.
  • FIG. 7 is a perspective view showing a configuration of an interposer substrate according to the fourth embodiment of the present invention.
  • the interposer substrate 10C according to the fourth embodiment has a plurality of sets of external connections for each flat cable and the shape of the second portion with respect to the interposer substrate 10 according to the first embodiment. The difference is that a conductor is provided in the second part.
  • the other configuration of the interposer substrate 10C is the same as that of the interposer substrate 10, and the description of the same portion is omitted.
  • the interposer substrate 10C includes an element body 20C.
  • the element body 20C is obtained by integrally forming a first portion 21C and a second portion 22C.
  • the element body 20C is rectangular in plan view.
  • the second portion 22C is connected to both sides along the X6 direction and one side in the Y6 direction with respect to the first portion 21C.
  • the first main surface 201C of the element body 20C is a flat surface across the first portion 21C and the second portion 22C.
  • a plurality of external connection conductors 31C are arranged on the first main surface 201C.
  • a plurality of external connection conductors 32C are arranged on the second main surface 202C facing the first main surface 201C in the first portion 21C.
  • a plurality of external connection conductors 332C, 333C, 334C, 335C, and 336C are formed on the third main surface 203C facing the first main surface 201C in the second portion 22C.
  • the plurality of external connection conductors 332C are for the flat cable 82C
  • the plurality of external connection conductors 333C are for the flat cable 83C.
  • the plurality of external connection conductors 334C are for the flat cable 84C
  • the plurality of external connection conductors 335C are for the flat cable 85C
  • the plurality of external connection conductors 336C are for the flat cable 86C.
  • the plurality of external connection conductors 332C are arranged on one side in the Y6 direction with respect to the first portion 21C in the second portion 22C.
  • the plurality of external connection conductors 333C are arranged on one side in the X6 direction with respect to the first portion 21C in the second portion 22C.
  • the plurality of external connection conductors 334C are disposed in the second portion 22C on one side in the X6 direction and on one side in the Y6 direction with respect to the first portion 21C.
  • the plurality of external connection conductors 335C are arranged in the second portion 22C on the other side in the X6 direction and on one side in the Y6 direction with respect to the first portion 21C.
  • the plurality of external connection conductors 336C are disposed on the other side in the X6 direction with respect to the first portion 21C in the second portion 22C. That is, the plurality of external connection conductors 332C, 333C, 334C, 335C, and 336C are arranged at predetermined intervals along a circle centering on the first portion 21C.
  • the plurality of external connection conductors 32C, 332C, 333C, 334C, 335C, and 336C are respectively connected to the external connection conductor 31C via wiring conductors (not shown) in the element body 20C.
  • the external connection conductors 31C to which the plurality of external connection conductors 32C, 332C, 333C, 334C, 335C, and 336C are connected may be different or the same.
  • the distance (distance along the Z6 direction) between the first main surface 201C and the second main surface 202C is longer than the distance (distance along the Z6 direction) between the first main surface 201C and the third main surface 203C.
  • the plurality of external connection conductors 31C are connected to a circuit board (not shown).
  • the plurality of external connection conductors 32C are connected to terminal conductors (not shown) of a flat cable 81C extending in the Y6 direction.
  • the plurality of external connection conductors 332C are connected to terminal conductors (not shown) of the flat cable 82C extending in the Y6 direction. In plan view, the flat cable 82C overlaps the flat cable 81C.
  • the plurality of external connection conductors 333C are connected to terminal conductors (not shown) of a flat cable 83C extending to one side in the X6 direction.
  • the plurality of external connection conductors 334C are connected to a terminal conductor (not shown) of a flat cable 84C that extends on one side in the X6 direction and on one side in the Y6 direction.
  • the plurality of external connection conductors 335C are connected to a terminal conductor (not shown) of a flat cable 85C that extends to the other side in the X6 direction and to one side in the Y6 direction.
  • the plurality of external connection conductors 336C are connected to terminal conductors (not shown) of the flat cable 86C extending to the other side in the X6 direction. That is, the flat cables 82C, 83C, 84C, 85C, and 86C are radially arranged with the first portion 21C as a substantial center.
  • FIG. 8 is a perspective view showing a configuration of an interposer substrate according to the fifth embodiment of the present invention.
  • the interposer substrate 10D according to the fifth embodiment has substantially the same structure as the interposer substrate 10C according to the fourth embodiment, and is different from the interposer substrate 10 according to the first embodiment.
  • the second portion is different from the first embodiment in that the second portion includes a plurality of sets of external connection conductors for each flat cable.
  • the other configuration of the interposer substrate 10D is the same as that of the interposer substrates 10 and 10C, and the description of the same parts is omitted.
  • the interposer substrate 10D includes an element body 20D.
  • the element body 20D is obtained by integrally forming a first portion 21D and a second portion 22D.
  • the element body 20D is rectangular in plan view.
  • the second portion 22D is connected to one side along the X6 direction and one side along the Y6 direction with respect to the first portion 21D.
  • the first main surface 201D of the element body 20D is a flat surface across the first portion 21D and the second portion 22D.
  • a plurality of external connection conductors 31D are arranged on the first main surface 201D.
  • a plurality of external connection conductors 32D are arranged on the second main surface 202D facing the first main surface 201D in the first portion 21D.
  • a plurality of external connection conductors 331D, 332D, and 333D are formed on the third main surface 203D that faces the first main surface 201D in the second portion 22D.
  • the external connection conductors 331D, 332D, and 333D may be for different flat cables, for example, the external connection conductors 331D and 332D may be for the same flat cable, and the external connection conductor 333D may be for another flat cable. .
  • the plurality of external connection conductors 32D, 331D, 332D, and 333D are respectively connected to the external connection conductor 31D via wiring conductors (not shown) in the element body 20D.
  • the external connection conductors 31D to which the plurality of external connection conductors 32D, 331D, 332D, and 333D are connected may be different or the same.
  • the distance (distance along the Z6 direction) between the first main surface 201C and the second main surface 202C is longer than the distance (distance along the Z6 direction) between the first main surface 201C and the third main surface 203C.
  • the plurality of external connection conductors 31D are connected to a circuit board (not shown).
  • the plurality of external connection conductors 32D, 331D, 332D, and 333D are each connected to a flat cable terminal conductor (not shown).
  • FIG. 9 is a perspective view showing a configuration of an interposer substrate according to the sixth embodiment of the present invention.
  • the interposer substrate 10E according to the sixth embodiment is further third compared to the interposer substrate 10 according to the first embodiment, like the interposer substrate 10B according to the third embodiment.
  • the difference is that a portion 23E is provided.
  • the other configuration of the interposer substrate 10E is the same as that of the interposer substrates 10 and 10B, and description of similar portions is omitted.
  • the interposer substrate 10E includes an element body 20E.
  • the element body 20E is obtained by integrally forming a first portion 21E, a second portion 22E, and a third portion 23E.
  • the first portion 21E, the second portion 22E, and the third portion 23E are connected in this order along the X8 direction.
  • the first main surface 201E of the element body 20E is a flat surface across the first portion 21E, the second portion 22E, and the third portion 23E.
  • a plurality of external connection conductors 31E are arranged on the first main surface 201E.
  • a plurality of external connection conductors 32E are arranged on the second main surface 202E facing the first main surface 201E in the first portion 21E.
  • a plurality of external connection conductors 33E are arranged on the third main surface 203E facing the first main surface 201E in the second portion 22E.
  • a plurality of external connection conductors 34E are arranged on the fourth main surface 204E facing the first main surface 201E in the third portion 23E.
  • the external connection conductors 32E, 33E, and 34E are connected to the external connection conductor 31E via wiring conductors (not shown) in the element body 20E, respectively.
  • the external connection conductor 31E to which the external connection conductor 32E is connected, the external connection conductor 31E to which the external connection conductor 33E is connected, and the external connection conductor 31E to which the external connection conductor 34E is connected may be different from each other. It may be the same.
  • the distance between the first main surface 201E and the second main surface 202E (distance along the Z8 direction) is longer than the distance between the first main surface 201E and the third main surface 203E (distance along the Z8 direction).
  • the distance between the first main surface 201E and the third main surface 203E (distance along the Z8 direction) is longer than the distance between the first main surface 201E and the fourth main surface 204E (distance along the Z8 direction). That is, the element body 20E has a stepped shape in which the height decreases in order along the X8 direction.
  • the plurality of external connection conductors 31E are connected to a circuit board (not shown).
  • the plurality of external connection conductors 32E, 33E, and 34E are connected to terminal conductors of different flat cables (not shown).
  • FIG. 10A is a plan view showing the configuration of the interposer substrate according to the seventh embodiment of the present invention
  • FIG. 10B shows the configuration of the interposer substrate according to the seventh embodiment of the present invention.
  • the interposer substrate 10F according to the seventh embodiment is different from the interposer substrate 10 according to the first embodiment in the first portion 21F and the second portion. It differs in the shape of 22F.
  • the other configuration of the interposer substrate 10F is the same as that of the interposer substrate 10, and the description of the same parts is omitted.
  • the boundary between the first portion 21F and the second portion 22F has an arc shape when the element body 20F is viewed in plan.
  • a plurality of external connection conductors 31F are arranged on the first main surface 201F.
  • a plurality of external connection conductors 32F are arranged on the second main surface 202F of the first portion 21F, and a plurality of external connection conductors 33F are arranged on the third main surface 203F of the second portion 22F. Yes.
  • the plurality of external connection conductors 32F are arranged along the arc of the second main surface 202F.
  • FIG. 11 is a perspective view showing a configuration of an interposer substrate according to the eighth embodiment of the present invention.
  • FIG. 12A is a cross-sectional view of an interposer substrate according to an eighth embodiment of the present invention, showing a cross section taken along the line AA in FIG.
  • FIG. 12B is a cross-sectional view of the interposer substrate according to the eighth embodiment of the present invention, and shows a BB cross section of FIG.
  • the interposer substrate 10G according to the eighth embodiment is a plane of the interposer substrate 10G with respect to the interposer substrate 10 according to the first embodiment.
  • the third main surface 203G is different in that it overlaps both the first main surface 201G and the second main surface 202G.
  • the other structure of the interposer substrate 10G is the same as that of the interposer substrate 10, and the description of the same part is omitted.
  • the interposer substrate 10G includes an element body 20G.
  • the element body 20G is formed with a recess 210G that penetrates (extends in the X10 direction) between opposing side surfaces (surfaces parallel to the Y10 and Z10 directions) of the element body 20G.
  • the surface on the first main surface 201G side in the recess 210G is the third main surface 203G.
  • the external connection conductor 31G is formed on the first main surface 201G, the external connection conductor 32G is formed on the second main surface 202G, and the external connection conductor 33G is formed on the third main surface 203G. .
  • the external connection conductor 31G is connected to the external connection conductor 32G via the wiring conductor 340G in the element body 20G.
  • the wiring conductor 340G includes a via conductor 341G and a planar conductor pattern 342G.
  • the external connection conductor 31G is connected to the external connection conductor 33G via a via conductor 351G in the element body 20G.
  • the planar area of the element body 20G can be reduced.
  • the region where the external connection conductor 32G is formed on the second main surface 202G and the region where the external connection conductor 33G is formed on the third main surface 203G may not completely overlap. For example, these regions may partially overlap in the Y10 direction.
  • FIG. 13 (A) is a diagram showing a first mode of connection of a flat cable to an interposer substrate according to an eighth embodiment of the present invention
  • FIG. 13 (B) is an eighth embodiment of the present invention. It is a figure which shows the 2nd aspect of the connection of the flat cable to the interposer board
  • the flat cable 81 is disposed so as to substantially contact the second main surface 202G.
  • the flat cable 82 is disposed so as to substantially contact the third main surface 203G. At this time, the end of the flat cable 82 is accommodated in the recess 210G.
  • the flat cable 81 is disposed so as to substantially contact the second main surface 202G.
  • the flat cable 82 is disposed so as to substantially contact the third main surface 203G. At this time, the flat cable 82 is inserted through the recess 210G.
  • Such an interposer substrate 10G is manufactured by, for example, a method as shown in FIG.
  • FIG. 14 is a cross-sectional view for explaining a method for manufacturing an interposer substrate according to an eighth embodiment of the present invention.
  • the element body includes a first portion 20G1 having a recess 210G1 and a flat plate-like second portion 20G2.
  • a bonding conductor pattern 3601 is formed on the end surface of the first portion 20G1 opposite to the first main surface 201G.
  • a bonding conductor pattern 3602 is formed on the surface of the second portion 20G2 opposite to the second main surface 202G.
  • the bonding conductor pattern 3601 and the bonding conductor pattern 3602 are bonded to each other by solder or the like, so that an element body 20G having a recess 210G as shown in FIG. 12 is formed. Thereby, the element body 20G having the recess 210G can be easily formed.
  • a recessed part may be formed in the 2nd part 20G2, and the 1st part 20G1 may be made into a flat plate. Furthermore, the first portion of the flat plate forming the first main surface 201G, the second portion of the flat plate forming the second main surface 202G, and the side wall portion for forming the recess are individually formed, You may join.
  • FIG. 15 is a perspective view showing a configuration of an interposer substrate according to the ninth embodiment of the present invention.
  • FIG. 16A is a cross-sectional view of the interposer substrate according to the ninth embodiment of the present invention, and shows a cross section taken along the line AA of FIG.
  • FIG. 16B is a cross-sectional view of the interposer substrate according to the ninth embodiment of the present invention, and shows a BB cross section of FIG.
  • the interposer substrate 10H according to the ninth embodiment differs from the interposer substrate 10G according to the eighth embodiment in the number of recesses.
  • the other configuration of the interposer substrate 10H is the same as that of the interposer substrate 10G, and the description of the same portion is omitted.
  • the interposer substrate 10H includes an element body 20H.
  • the element body 20H has recesses 211H and 212H penetrating (extending in the X10 direction) between opposing side surfaces (surfaces parallel to the Y10 and Z10 directions) of the element body 20H.
  • the recess 211H and the recess 212H are formed side by side in the height direction (thickness direction, Z11 direction) of the element body 20H.
  • the surface on the first main surface 201H side in the recess 211H is the third main surface 203H
  • the surface on the first main surface 201H side in the recess 212H is the fourth main surface 204H.
  • the external connection conductor 31H is formed on the first main surface 201H, and the external connection conductor 32H is formed on the second main surface 202H.
  • the external connection conductor 33H is formed on the third main surface 203H, and the external connection conductor 34H is formed on the fourth main surface 204H.
  • the external connection conductor 31H is connected to the external connection conductor 32H via the wiring conductor 340H in the element body 20H.
  • the wiring conductor 340H includes a via conductor 341H and a planar conductor pattern 342H.
  • the external connection conductor 31H is connected to the external connection conductor 33H via the wiring conductor 350H in the element body 20H.
  • the wiring conductor 350H includes a via conductor 351H and a planar conductor pattern 352H.
  • the external connection conductor 31H is connected to the external connection conductor 34H via a via conductor 361H in the element body 20H.
  • the first main surface 201H, the second main surface 202H, the third main surface 203H, and the fourth main surface 204H overlap in plan view, so that the area to be connected by the interposer substrate 10H is increased while increasing the area to be connected.
  • the planar area of the body 20H can be reduced.
  • the formation region of the external connection conductor 32H on the second main surface 202H, the formation region of the external connection conductor 33H on the third main surface 203H, and the formation region of the external connection conductor 34H on the fourth main surface 204H are completely It doesn't have to overlap. For example, these regions may partially overlap in the Y11 direction.
  • the formation region of the external connection conductor 33H on the third main surface 203H and the formation region of the external connection conductor 34H on the fourth main surface 204H may be aligned in the Y11 direction, for example.
  • FIG. 17 is a cross-sectional view of an interposer substrate according to the tenth embodiment of the present invention.
  • the interposer substrate 10I according to the tenth embodiment is different from the interposer substrate 10G according to the eighth embodiment in that the recess 210I does not penetrate the element body 20I.
  • the other configuration of the interposer substrate 10I is the same as that of the interposer substrate 10G, and the description of the same portion is omitted.
  • the recess 210I is opened only on one side surface of the element body 20I.
  • the external connection conductor 31I is formed on the first main surface 201I, the external connection conductor 32I is formed on the second main surface 202I, and the external connection conductor 33I is formed on the third main surface 203I. .
  • the external connection conductor 31I is connected to the external connection conductor 32I via the wiring conductor 340I in the element body 20I.
  • the wiring conductor 340I is composed of a via conductor 341I and a planar conductor pattern 342I.
  • the external connection conductor 31I is connected to the external connection conductor 33I via a via conductor 351I in the element body 20I.
  • FIG. 18 is a perspective view showing a configuration of an interposer substrate according to the eleventh embodiment of the present invention.
  • FIG. 19 is a side view for explaining the arrangement of the shield film.
  • the interposer substrate 10J according to the eleventh embodiment is different from the interposer substrate 10 according to the first embodiment in that a shield film 230 is added.
  • the other configuration of the interposer substrate 10J is the same as that of the interposer substrate 10, and the description of the same parts is omitted.
  • the shield film 230 is formed on the side surface of the element body 20. At this time, the shield film 230 is formed over the entire circumference of the side surface of the element body 20.
  • the shield film 230 is formed at a predetermined height from the end of the side surface of the element body 20 on the first main surface 201 side. For example, as shown in FIG. 19, this height is higher than the height at the time of mounting the surface-mounted electronic component 912 adjacent to the interposer substrate 10J.
  • the shield film 230 is made of, for example, a metal film.
  • the shield film 230 is formed on a part of the element body 20, capacitive coupling with the wiring conductors 340 and 350 inside the element body 20 can be suppressed. Further, in this configuration, since the shield film 230 is formed over the entire circumference, the wraparound of the magnetic flux can be suppressed, and the characteristics as the interposer substrate 10J are improved.
  • the shield film 230 may be in the form shown in FIGS. 20A, 20B, 20C, and 20D.
  • 20 (A), 20 (B), 20 (C), and 20 (D) are perspective views showing a configuration of another aspect of the interposer substrate according to the eleventh embodiment of the present invention.
  • the shield film 230 is formed on the entire side surface of the element body 20. This further improves the shielding performance against noise.
  • the shield film 230 is formed only on the entire side surface (surface exposed to the outside) of the first portion 21 of the element body 20.
  • the shield film 230 is formed only on the entire side surface (surface exposed to the outside) of the second portion 22 of the element body 20.
  • the shield film 230 is formed only on one side surface of the element body 20. According to these, the shield film 230 can be disposed only at a location requiring shielding properties.
  • FIG. 21 is a perspective view showing a configuration of an interposer substrate according to the twelfth embodiment of the present invention.
  • the interposer substrate 10K according to the twelfth embodiment differs from the interposer substrate 10J according to the eleventh embodiment in that the portion of the element body 20K covered by the shield film 230 is a magnetic layer 241. It is different in point that we made.
  • the other configuration of the interposer substrate 10K is the same as that of the interposer substrate 10J, and the description of the same portion is omitted.
  • the element body 20K includes a magnetic layer 241 and a nonmagnetic layer 242.
  • the shield film 230 has a shape that covers the magnetic layer 241.
  • manufacturing can be performed by the following manufacturing method.
  • 22 (A), 22 (B), 22 (C), and 22 (D) are side cross-sectional views showing states in each step of one embodiment of a method for manufacturing an interposer substrate.
  • FIG. 23 is a flowchart showing an aspect of a method for manufacturing an interposer substrate.
  • a plurality of dielectric layers are stacked to form a stacked body 20P so as to form wiring conductor patterns 3401, 3402, and 3501, respectively (FIG. 23: S101). .
  • the flat plate 9991 is brought into contact with the first main surface 201P side of the laminate 20P, and the flat plate 9992 is brought into contact with the second main surface 202P side of the laminate 20P, and press processing is performed.
  • FIG. 23: S102 the flat plate 9991 is made of a rigid body or the like that is not deformed by the press process
  • the flat plate 9992 is made of an elastic body or the like that is deformed by the press process.
  • the second main surface 202P of the multilayer body 20P protrudes outward in the plan view, where the wiring conductor patterns 3401, 3402, and 3501 are formed.
  • the element body 20 is formed by firing the stacked body 20P (FIG. 23: S103). At this time, the via conductor portions in the wiring conductor patterns 3401, 3402, and 3501 are solidified to form the wiring conductors 340 and 350.
  • the second main surface 202P has a protruding portion during pressing
  • the second main surface 202 of the fired element body 20 has a plan view. In FIG. 8, the portions that form the wiring conductors 340 and 350 protrude outward.
  • the external connection conductor 31 is formed on the first main surface 201 of the element body 20 as shown in FIG.
  • the second main surface 202 side of the element body 20 is ground (FIG. 23: S104).
  • the second principal surface 202 and the third principal surface 203 having different distances from the first principal surface 201 are formed by varying the grinding depth. And by performing this grinding, the 2nd main surface 202 and the 3rd main surface 203 can be finished in a flat surface.
  • the second main surface 202 and the third main surface 203 are formed by grinding, the exposure of the wiring conductor 340 to the second main surface 202 and the exposure of the wiring conductor 350 to the third main surface 203 are ensured. Can be.
  • step S103 and step S104 may be reversed.
  • the interposer substrate may be manufactured by the following manufacturing method.
  • 24 (A), 24 (B), and 24 (C) are side cross-sectional views showing states in respective steps of one embodiment of a method for manufacturing an interposer substrate.
  • FIG. 24D is a partially enlarged side cross-sectional view showing a connection mode to a flat cable using an interposer substrate according to this manufacturing method.
  • the sacrificial layer 20PD is formed on the surface layer on the second main surface 202P side.
  • the sacrificial layer 20PD is made of a material that disappears by firing.
  • the wiring conductor 340 that protrudes further to the outside is provided at the portion that protrudes outward on the second main surface 202 of the element body 20. It is formed.
  • the number of external connection conductors formed on the first main surface, the number of external connection conductors formed on the second main surface, and the third main surface is not necessarily matched.
  • each external connection conductor is not necessarily the same although not specifically shown.
  • the area of the external connection conductor for grounding is large, and the external connection conductor for other signals and the external connection conductor for the power supply line may be smaller than the external connection conductor for grounding.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

インターポーザ基板（１０）は、素体（２０）、外部接続導体（３１、３２、３３）、および、配線導体（３４０、３５０）を備える。素体（２０）は、第１主面（２０１）、第２主面（２０２）、第３主面（２０３）を有する。第１主面（２０１）と第２主面（２０２）との距離（Ｄ１２）と、第１主面（２０１）と第３主面（２０３）との距離（Ｄ２２）とは異なる。外部接続導体（３１）は、第１主面（２０１）に形成されており、外部の回路基板に接続される。外部接続導体（３２）は、第２主面（２０２）に形成されており、第１フラットケーブルに接続される。外部接続導体（３３）は、第３主面（２０３）に形成されており、第２フラットケーブルに接続される。配線導体（３４０、３５０）は、素体（２０）に形成され、外部接続導体（３１）と、外部接続導体（３２、３３）とを接続している。

Description

インターポーザ基板、回路モジュール、インターポーザ基板の製造方法
　この発明は、回路基板と他の回路部材とを接続する際に利用するインターポーザ基板および該インターポーザ基板を用いた回路モジュールに関する。
　特許文献１に示すように、携帯通信端末等では、筐体内に複数の回路基板が配置されている。これら複数の回路基板の接続には、他の回路部材の一例であるフラットケーブルが用いられることがある。
　特許文献１に記載のフラットケーブルでは、外部端子としてコネクタ部材が用いられている。フラットケーブルのコネクタ部材が回路基板に実装されたコネクタ部材に嵌合されることによって、フラットケーブルは、回路基板に接続される。
特許第５８４２８５０号明細書
　しかしながら、上述の接続構造を用いた場合、フラットケーブル数に応じてコネクタ部材数が増加し、また、これらに対応して、回路基板側のコネクタ部材数も増加する。
　これにより、回路基板におけるフラットケーブルのための実装スペースが大きくなってしまい、フラットケーブル数が多くなると、回路基板の設計自由度の制限を受ける等の問題が生じてしまう。
　したがって、本発明の目的は、ケーブル数が多くなっても、回路基板の実装面を有効に活用できる接続構造を提供することにある。
　この発明のインターポーザ基板は、素体、第１外部接続導体、第２外部接続導体、第３外部接続導体、および、配線導体を備える。素体は、それぞれが高さ方向に直交する第１主面、第２主面、第３主面を有する。高さ方向において、第１主面と第２主面との距離と、第１主面と第３主面との距離とは異なる。
　第１外部接続導体は、第１主面に形成されており、インターポーザ基板を外部の回路基板に実装するための端子導体である。第２外部接続導体は、第２主面に形成されており、外部に接続するための端子導体である。第３外部接続導体は、第３主面に形成されており、外部に接続するための端子導体である。配線導体は、素体に形成され、第１外部接続導体と、第２外部接続導体および第３外部接続導体とを接続している。
　この構成では、１個のインターポーザ基板によって、複数の回路部材、例えば、複数のケーブルが回路基板に接続される。
　また、この発明のインターポーザ基板では、第１主面と第２主面との距離は、第１主面と第３主面との距離よりも長く、第１主面と第３主面との距離は、回路基板に実装され、インターポーザ基板に隣接する表面実装型電子部品の高さよりも長いことが好ましい。
　この構成では、回路基板に近い側に配置される回路部材（例えば、ケーブル）が表面実装型電子部品に接触することを抑制できる。
　また、この発明のインターポーザ基板では、素体は、複数のセラミック層を積層してなるセラミック多層基板であることが好ましい。
　この構成では、素体の平坦度が高くなり、インターポーザ基板の形状が高精度に実現される。
　また、この発明のインターポーザ基板では、第２外部接続導体は、該第２外部接続導体に接続される外部の回路部材の個数に応じた個数で形成されていることが好ましい。
　この構成では、複数の回路部材（例えば、ケーブル）が、１個のインターポーザ基板によって回路基板に接続される。
　また、この発明のインターポーザ基板では、第３外部接続導体は、該第３外部接続導体に接続される外部の回路部材の個数に応じた個数で形成されていることが好ましい。
　この構成では、複数の回路部材（例えば、ケーブル）が、１個のインターポーザ基板によって回路基板に接続される。
　また、この発明のインターポーザ基板では、第３主面は、素体の高さ方向から平面視して、第２主面に対して少なくとも一部が重なっていることが好ましい。
　この構成では、インターポーザ基板の平面面積が小さくなる。
　また、この発明のインターポーザ基板では、第３主面は、素体の側面から凹む凹部の壁によって形成されていることが好ましい。
　この構成では、第３主面が第２主面に重なるので、インターポーザ基板の平面面積の更なる小型化が可能になる。
　また、この発明のインターポーザ基板では、第３主面は、複数であることが好ましい。
　この構成では、接続する回路部材数がさらに多くなる。特に、複数の第３主面が第２主面に重なる場合には、回路部材数の増加とインターポーザ基板の平面面積の小型化が両立される。
　また、この発明のインターポーザ基板では、素体は、第１主面、第２主面、および、第３主面に連接する側面を備え、側面には、シールド膜を備えることが好ましい。
　この構成では、インターポーザ基板内から外部へのノイズの放射が抑制され、外部からインターポーザ基板内へのノイズの漏洩も抑制される。
　また、この発明のインターポーザ基板では、シールド膜は、素体の側面の全周に亘って形成されていることが好ましい。
　この構成では、インターポーザ基板の全方位へのノイズ抑制効果が得られる。また、インターポーザ基板における磁束の回り込み抑制効果が得られる。
　また、この発明のインターポーザ基板では、素体は、磁性体部と非磁性体部とからなり、シールド膜は、磁性体部の側面に形成されていてもよい。
　この構成では、ノイズの抑制効果と、磁束の閉じ込め効果とが得られる。
　また、この発明のインターポーザ基板では、シールド膜は、回路基板に実装され、インターポーザ基板に隣接する表面実装型電子部品の高さよりも長いことが好ましい。
　この構成では、インターポーザ基板内から、インターポーザ基板に隣接する表面実装型電子部品へのノイズの放射が抑制され、インターポーザ基板に隣接する表面実装型電子部品からインターポーザ基板内へのノイズの漏洩も抑制される。
　また、この発明のインターポーザ基板では、次の構成であってもよい。配線導体は、素体の高さ方向に延びるビア導体を有する。第２外部接続導体は、素体の第２主面から突出するビア導体である。
　この構成では、第２主面に実装される回路部材（例えば、ケーブル）の端子導体に、第２外部接続導体を食い込ませて、接合できる。また、この突出形状を容易に形成できる。
　また、この発明の回路モジュールは、上述のいずれかに記載のインターポーザ基板と、第１外部接続導体に接合され、インターポーザ基板が実装される回路基板と、第２外部接続導体に接合される第１ケーブルと、第３外部接続導体に接合される第２ケーブルと、を備えている。
　この構成では、複数のケーブルが１個のインターポーザ基板によって回路基板に接続されているので、回路基板における複数のケーブルに対する実装用の面積を効率良く得られ、回路基板の実装面が、他の表面実装型電子部品の実装等に、有効に活用される。
　また、この発明の回路モジュールでは、平面視において、第１ケーブルと第２ケーブルは、少なくとも一部が重なることが好ましい。
　この構成では、回路モジュールの平面面積を小さくできる。
　また、この発明のインターポーザ基板の製造方法は、次の各工程を有する。インターポーザ基板の製造方法は、導体パターンが形成された層を積層して積層体を形成する工程と、積層体の積層方向の一方端である第１主面に剛体の平板を配置し、積層方向の他方端である第２主面に剛体よりも柔らかい平板を配置して、プレス処理する工程と、を有する。インターポーザ基板の製造方法は、積層体を焼成して、第１主面と第２主面とを有する素体を形成する工程と、素体における第２主面の一部を面状に研削して、第３主面を形成する工程と、を有する。
　この構成では、第１主面、第３主面が少なくとも平坦であり、更には、第２主面も平坦可能に、インターポーザ基板を容易に製造できる。
　また、この発明のインターポーザ基板の製造方法では、第２主面の一部以外の残り部分を面状に研削して、第２主面を平坦とすることが好ましい。
　この方法では、第２主面の平坦度を向上できる。
　また、この発明のインターポーザ基板の製造方法では、積層体を形成する工程において、第２主面側の表層に犠牲層が形成され、犠牲層には配線導体が形成されることが好ましい。
　この方法では、配線導体を第２主面から突出させる形状を容易に実現できる。
　また、この発明のインターポーザ基板の製造方法では、研削する工程は、焼成する工程よりも後であってもよい。
　この方法では、第２主面の平坦度を向上させやすい。
　また、この発明のインターポーザ基板の製造方法では、研削する工程は、焼成する工程よりも前であってもよい。
　この方法では、研削が容易になる。
　この発明によれば、接続する回路部材数が多くなっても、回路基板の実装面を有効に活用できる。
（Ａ）は、本発明の第１の実施形態に係るインターポーザ基板の外観斜視図であり、（Ｂ）は、本発明の第１の実施形態に係るインターポーザ基板の構成を示す側面断面図である。 第１の実施形態に係るインターポーザ基板を備えた回路モジュールの構成を示す斜視図である。 図２に示す回路モジュールの一部の構成を拡大した側面断面図である。 （Ａ）は、本発明の第１の実施形態に係る回路モジュールの別の構成を示す側面図であり、（Ｂ）は、本発明の第１の実施形態に係る回路モジュールの別の構成を示す側面図である。 本発明の第２の実施形態に係る回路モジュールにおけるインターポーザ基板を備える部分の部分拡大側面図である 本発明の第３の実施形態に係るインターポーザ基板の構成を示す斜視図である。 本発明の第４の実施形態に係るインターポーザ基板の構成を示す斜視図である。 本発明の第５の実施形態に係るインターポーザ基板の構成を示す斜視図である。 本発明の第６の実施形態に係るインターポーザ基板の構成を示す斜視図である。 （Ａ）は、本発明の第７の実施形態に係るインターポーザ基板の構成を示す平面図であり、（Ｂ）は、本発明の第７の実施形態に係るインターポーザ基板の構成を示す側面図である。 本発明の第８の実施形態に係るインターポーザ基板の構成を示す斜視図である。 （Ａ）、（Ｂ）は、本発明の第８の実施形態に係るインターポーザ基板の断面図である。 （Ａ）は、本発明の第８の実施形態に係るインターポーザ基板へのフラットケーブルの接続の第１態様を示す図であり、（Ｂ）は、本発明の第８の実施形態に係るインターポーザ基板へのフラットケーブルの接続の第２態様を示す図である。 本発明の第８の実施形態に係るインターポーザ基板の製造方法を説明するための断面図である。 本発明の第９の実施形態に係るインターポーザ基板の構成を示す斜視図である。 （Ａ）、（Ｂ）は、本発明の第９の実施形態に係るインターポーザ基板の断面図である。 本発明の第１０の実施形態に係るインターポーザ基板の断面図である。 本発明の第１１の実施形態に係るインターポーザ基板の構成を示す斜視図である。 シールド膜の配置態様を説明するための側面図である。 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１１の実施形態に係るインターポーザ基板の別の態様の構成を示す斜視図である。 本発明の第１２の実施形態に係るインターポーザ基板の構成を示す斜視図である。 （Ａ）、（Ｂ）、（Ｃ）（Ｄ）は、インターポーザ基板の製造方法の一態様の各工程での状態を示す側面断面図である。 インターポーザ基板の製造方法の一態様を示すフローチャートである。 （Ａ）、（Ｂ）、（Ｃ）は、インターポーザ基板の製造方法の一態様の各工程での状態を示す側面断面図であり、（Ｄ）は、この製造方法によるインターポーザ基板を用いたフラットケーブルへの接続態様を示す部分拡大した側面断面図である。
　本発明の第１の実施形態に係るインターポーザ基板および回路モジュールについて、図を参照して説明する。図１（Ａ）は、本発明の第１の実施形態に係るインターポーザ基板の外観斜視図である。図１（Ｂ）は、本発明の第１の実施形態に係るインターポーザ基板の構成を示す側面断面図である。
　図１（Ａ）、図１（Ｂ）に示すように、インターポーザ基板１０は、素体２０、複数の外部接続導体３１、３２、３３、および、複数の配線導体３４０、３５０を備える。
　素体２０は、第１部分２１と第２部分２２とが一体形成されてなる。第１部分２１と第２部分２２とは、Ｘ１方向に沿って繋がっている。素体２０の第１主面２０１は、第１部分２１と第２部分２２とで段差がなく平坦である。第１部分２１における第１主面２０１に対向する面は、素体２０の第２主面２０２であり、第２部分２２における第１主面２０１に対向する面は、素体２０の第３主面２０３である。
　第１部分２１の厚みは、第２部分２２の厚みよりも大きい。すなわち、素体２０の厚み方向（本発明の高さ方向に相当）であるＺ１方向の第１主面２０１と第２主面２０２との距離Ｄ１２は、Ｚ１方向の第１主面２０１と第３主面２０３との距離Ｄ２２よりも長い（Ｄ１２＞Ｄ２２）。したがって、素体２０は、第２主面２０２および第３主面２０３側に段差を有する。
　複数の外部接続導体３１は、第１主面２０１に、所定の配列パターンで形成されている。複数の外部接続導体３２は、第２主面２０２に、所定の配列パターンで形成されている。複数の外部接続導体３３は、第３主面２０３に、所定の配列パターンで形成されている。外部接続導体３１が、本発明の「第１外部接続導体」に対応し、外部接続導体３２が、本発明の「第２外部接続導体」に対応し、外部接続導体３３が、本発明の「第３外部接続導体」に対応する。
　複数の配線導体３４０、３５０は、素体２０の内部に形成されている。
　複数の配線導体３４０は、素体２０の第１部分２１の内部に形成されている。配線導体３４０は、Ｚ１方向に延びるビア導体３４１と、Ｚ１方向に直交する平面を有する平面導体パターン３４２によって構成されている。なお、配線導体３４０は、ビア導体３４１のみで構成されていてもよい。配線導体３４０は、外部接続導体３１と外部接続導体３２とを接続している。
　複数の配線導体３５０は、素体２０の第２部分２２の内部に形成されている。配線導体３５０は、Ｚ１方向に延びるビア導体３５１と、Ｚ１方向に直交する平面を有する平面導体パターン３５２によって構成されている。なお、配線導体３５０は、ビア導体３５１のみで構成されていてもよい。配線導体３５０は、外部接続導体３１と外部接続導体３３とを接続している。
　素体２０は、代表的には、低温焼結セラミックグリーンシート（セラミック層）を積層し、焼結してなるセラミック多層基板（ＬＴＣＣ基板）によって形成されている。セラミック多層基板は、無収縮工法によって製造されることが好ましく、このセラミック多層基板を用いることによって、素体２０を高精度に製造することができる。複数の外部接続導体３１、３２、３３、配線導体３４０、３５０は、代表的には、銅または銀を主成分とする導電性材料の焼結金属体によって形成されている。
　このような構成において、後述するように、外部接続導体３１は、回路基板に接続するための端子導体であり、外部接続導体３２、３３は、フラットケーブルに接続するための端子導体である。これにより、インターポーザ基板１０は、複数のフラットケーブルを回路基板に接続することが可能であり、回路基板の表面（部品実装面）における複数のフラットケーブルを接続するため領域の大型化を抑制でき、回路基板の表面の有効活用が可能になる。
　図２は、第１の実施形態に係るインターポーザ基板を備えた回路モジュールの構成を示す斜視図である。図３は、図２に示す回路モジュールの一部の構成を拡大した側面断面図である。なお、図３では、図を見やすくするために、一部の符号の付記を省略している。
　図２に示すように、回路モジュール１は、回路基板９１、９２、９３、９４を備える。回路基板９１と回路基板９２とは、Ｙ２方向に沿って離間して配置されている。回路基板９１と回路基板９３とは、Ｘ２方向に沿って離間して配置されている。回路基板９３と回路基板９４とは、Ｙ２方向に沿って離間して配置されている。
　回路基板９１には、複数の表面実装型電子部品９１１、９１２が実装されている。また、回路基板９１には、インターポーザ基板１１が実装されている。インターポーザ基板１１は、上述のインターポーザ基板１０と同様の構成である。インターポーザ基板１１は、第１主面２０１側が回路基板９１に実装されている。具体的には、図３に示すように、第１主面２０１の外部接続導体３１が、回路基板９１のランド導体９０１に、導電性接合材９９１によって接合されている。導電性接合材９９１は、例えば、はんだである。導電性接合材９９１は、本発明の「第１導電性接合材」に対応する。
　回路基板９２には、複数の表面実装型電子部品９２１、９２２が実装されている。また、回路基板９２には、インターポーザ基板１２が実装されている。インターポーザ基板１２は、上述のインターポーザ基板１０と同様の構成である。インターポーザ基板１２は、第１主面側が回路基板に実装されている。
　回路基板９３には、複数の表面実装型電子部品９３１、９３２が実装されている。また、回路基板９３には、インターポーザ基板１３Ｓが実装されている。インターポーザ基板１３Ｓは、上述のインターポーザ基板１０の第２部分２２と同様の構成である。インターポーザ基板１３Ｓは、第１主面側が回路基板に実装されている。
　回路基板９４には、複数の表面実装型電子部品９４１、９４２が実装されている。また、回路基板９４には、インターポーザ基板１４Ｓが実装されている。インターポーザ基板１４Ｓは、上述のインターポーザ基板１０の第２部分２２と同様の構成である。インターポーザ基板１４Ｓは、第１主面側が回路基板に実装されている。
　図３に示すように、フラットケーブル８１は、信号導体８１１、端子導体８１２、および、ビア導体８１３を備える。なお、他方端の端子導体の図示は省略しているが、フラットケーブル８１は、延びる方向の両端に端子導体を備えている。端子導体８１２と信号導体８１１とは、ビア導体８１３によって接続されている。フラットケーブル８１における一方端側の端子導体８１２は、インターポーザ基板１１の第２主面２０２の外部接続導体３２に、導電性接合材９９２によって接続されている。フラットケーブル８１の他方端の端子導体は、インターポーザ基板１３Ｓの外部接続導体３３Ｓに接続されている。フラットケーブル８１は、本発明の「第１ケーブル」に対応する。導電性接合材９９２は、本発明の「第２導電性接合材」に対応する。
　フラットケーブル８２は、フラットケーブル８１と同様の構成であり、信号導体８２１、端子導体８２２、および、ビア導体８２３を備える。フラットケーブル８２は、延びる方向の両端に端子導体を備えている。フラットケーブル８２は、本発明の「第２ケーブル」に対応する。
　図３に示すように、フラットケーブル８２における一方端側の端子導体８２２は、インターポーザ基板１１の第３主面２０３の外部接続導体３３に、導電性接合材９９３によって接続されている。また、図２に示すように、フラットケーブル８２の他方端の端子導体は、インターポーザ基板１２の外部接続導体３３に接続されている。導電性接合材９９３は、本発明の「第３導電性接合材」に対応する。
　フラットケーブル８３は、フラットケーブル８１、８２と同様の構成であり、信号導体、端子導体、および、ビア導体を備える。フラットケーブル８３は、延びる方向の両端に端子導体を備えている。
　フラットケーブル８３における一方端側の端子導体は、インターポーザ基板１２の第２主面の外部接続導体３２に、導電性接合材によって接続されている。フラットケーブル８３の他方端の端子導体は、インターポーザ基板１４Ｓの外部接続導体３３Ｓに接続されている。
　このような構成では、回路基板９１を平面視して、フラットケーブル８２とフラットケーブル８１とを重ねて配置することができる。すなわち、フラットケーブル８１の配設された領域の下側に、フラットケーブル８２を実装する領域を確保できる。
　同様に、回路基板９２を平面視して、フラットケーブル８３とフラットケーブル８２とを重ねて配置することができる。すなわち、フラットケーブル８３の配設された領域の下側に、フラットケーブル８２を実装する領域を確保できる。
　これにより、回路基板９１、９２における部品実装面の有効活用が可能になる。
　また、インターポーザ基板１１、１２における第２部分２２の厚み（第１主面２０１と第３主面２０３との距離Ｄ２２）を、隣接する表面実装型電子部品９１２の高さよりも大きくすることが好ましい。これにより、第２主面２０２よりも第１主面２０１に近い第３主面２０３に実装されたフラットケーブルが、インターポーザ基板１１、１２に隣接する表面実装型電子部品９１２に接触せず、フラットケーブルの引き回しが容易になり、フラットケーブルと表面実装型電子部品との物理的、電気的な干渉を抑制できる。
　図４（Ａ）は、本発明の第１の実施形態に係る回路モジュールの別の構成を示す側面図であり、図４（Ｂ）は、本発明の第１の実施形態に係る回路モジュールの別の構成を示す側面図である。
　図４（Ａ）、図４（Ｂ）に示すように、回路モジュール１Ａは、回路基板９５、９６、充電池９９０を備える。充電池９９０は、Ｘ３方向において、回路基板９５と回路基板９６との間に配置されている。
　回路基板９５には、複数の表面実装型電子部品９５１、９５２と、インターポーザ基板１５が実装されている。インターポーザ基板１５は、上述のインターポーザ基板１０と同様の構成を備える。インターポーザ基板１５は、第１主面が回路基板９５側となり、第２部分が充電池９９０および回路基板９６側になるように配置されている。
　回路基板９６には、複数の表面実装型電子部品９６１、９６２と、インターポーザ基板１６が実装されている。インターポーザ基板１６は、上述のインターポーザ基板１０と同様の構成を備える。インターポーザ基板１６は、第１主面が回路基板９６側となり、第２部分が充電池９９０および回路基板９５側になるように配置されている。
　フラットケーブル８４、８５は、上述のフラットケーブル８１、８２、８３と同様の構成を備える。フラットケーブル８４は、インターポーザ基板１５の第２主面の外部接続導体と、インターポーザ基板１６の第２主面の外部接続導体とに接続される。フラットケーブル８５は、インターポーザ基板１５の第３主面の外部接続導体と、インターポーザ基板１６の第３主面の外部接続導体とに接続される。
　このような構成では、回路モジュール１Ａを平面視して、フラットケーブル８５の引き回し領域に、フラットケーブル８４が重なっている。これにより、回路基板９５、９６における更なる部品実装面の有効活用が可能になる。
　次に、本発明の第２の実施形態に係るインターポーザ基板について、図を参照して説明する。図５は、本発明の第２の実施形態に係る回路モジュールにおけるインターポーザ基板を備える部分の部分拡大側面図である。
　図５に示すように、第２の実施形態に係るインターポーザ基板１０Ａは、第１の実施形態に係るインターポーザ基板１０に対して、基本的な構成は同様であり、各主面の大小関係が異なるものである。したがって、以下では、インターポーザ基板１０Ａとインターポーザ基板１０とで異なる点について説明する。
　インターポーザ基板１０Ａでは、素体２０Ａの第２主面２０２Ａが、第１主面２０１Ａおよび第３主面２０３Ａに対向している。第２主面２０２Ａの面積は、第１主面２０１Ａの面積と第３主面２０３Ａの面積とを加えた面積と同じである。すなわち、インターポーザ基板１０Ａは、Ｚ４方向に第２主面２０２Ａと第１主面２０１Ａとに挟まれた部分が第１部分２１Ａとなり、Ｚ４方向に第２主面２０２Ａと第３主面２０３Ａとに挟まれた部分が第２部分２２Ａとなる。
　これにより、素体２０Ａに対して、第３主面２０３Ａの外部接続導体３３Ａは、第１主面２０１Ａの外部接続導体３１Ａと同じ側を向いている。
　そして、図示していないが、外部接続導体３１Ａと外部接続導体３２Ａとは、素体２０Ａ内の配線導体によって接続されており、外部接続導体３１Ａと外部接続導体３３Ａとは、素体２０Ａ内の配線導体によって接続されている。
　外部接続導体３１Ａは、回路基板９０Ａに接続されている。外部接続導体３２Ａは、フラットケーブル８１Ａに接続されている。外部接続導体３３Ａは、フラットケーブル８２Ａに接続されている。
　そして、このような第２の実施形態に係る構成であっても、第１の実施形態に係るインターポーザ基板および回路モジュールと同様の作用効果を得ることができる。
　なお、インターポーザ基板１０Ａにおいて、外部接続導体３２Ａに対して、外部接続導体３１Ａおよび外部接続導体３３Ａを、それぞれ個別の配線導体で接続することもできる。また、インターポーザ基板１０Ａにおいて、外部接続導体３３Ａに対して、外部接続導体３１Ａおよび外部接続導体３２Ａを、それぞれ個別の配線導体で接続することもできる。
　次に、本発明の第３の実施形態に係るインターポーザ基板について、図を参照して説明する。図６は、本発明の第３の実施形態に係るインターポーザ基板の構成を示す斜視図である。
　図６に示すように、第３の実施形態に係るインターポーザ基板１０Ｂは、第１の実施形態に係るインターポーザ基板１０に対して、さらに第３部分２３Ｂを備える点で異なる。インターポーザ基板１０Ｂの他の構成は、インターポーザ基板１０と同様であり、同様の箇所の説明は省略する。
　図６に示すように、インターポーザ基板１０Ｂは、素体２０Ｂを備える。素体２０Ｂは、第１部分２１Ｂ、第２部分２２Ｂ、および、第３部分２３Ｂが一体形成されたものである。第１部分２１Ｂ、第２部分２２Ｂ、および、第３部分２３Ｂは、Ｘ５方向に沿って、この順に並んで繋がっている。
　素体２０Ｂの第１主面２０１Ｂは、第１部分２１Ｂ、第２部分２２Ｂ、および、第３部分２３Ｂに亘って平坦な面である。第１主面２０１Ｂには、複数の外部接続導体３１Ｂが配列形成されている。
　第１部分２１Ｂにおける第１主面２０１Ｂに対向する第２主面２０２Ｂには、複数の外部接続導体３２Ｂが配列形成されている。第２部分２２Ｂにおける第１主面２０１Ｂに対向する第３主面２０３Ｂには、複数の外部接続導体３３Ｂが配列形成されている。第３部分２３Ｂにおける第１主面２０１Ｂに対向する第４主面２０４Ｂには、複数の外部接続導体３４Ｂが配列形成されている。
　外部接続導体３２Ｂ、３３Ｂ、３４Ｂは、それぞれに外部接続導体３１Ｂに、素体２０Ｂ内の配線導体（図示をせず）を介して接続されている。外部接続導体３２Ｂが接続される外部接続導体３１Ｂ、外部接続導体３３Ｂが接続される外部接続導体３１Ｂ、および、外部接続導体３４Ｂが接続される外部接続導体３１Ｂは、それぞれ別であってもよく、同じであってもよい。
　第１主面２０１Ｂと第２主面２０２Ｂとの距離（Ｚ５方向に沿った距離）は、第１主面２０１Ｂと第３主面２０３Ｂとの距離（Ｚ５方向に沿った距離）よりも長く、第１主面２０１Ｂと第４主面２０４Ｂとの距離（Ｚ５方向に沿った距離）と略同じである。
　複数の外部接続導体３１Ｂは、回路基板（図示せず）に接続されている。複数の外部接続導体３２、３４は、Ｘ５方向に延びるフラットケーブル８１Ｂの端子導体（図示せず）に接続されている。複数の外部接続導体３３は、Ｙ５方向に延びるフラットケーブル８２Ｂの端子導体（図示せず）に接続されている。
　そして、このような第３の実施形態に係る構成であっても、第１、第２の実施形態に係るインターポーザ基板および回路モジュールと同様の作用効果を得ることができる。
　次に、本発明の第４の実施形態に係るインターポーザ基板について、図を参照して説明する。図７は、本発明の第４の実施形態に係るインターポーザ基板の構成を示す斜視図である。
　図７に示すように、第４の実施形態に係るインターポーザ基板１０Ｃは、第１の実施形態に係るインターポーザ基板１０に対して、第２部分の形状、および、フラットケーブル毎に複数組の外部接続導体が第２部分に備えられている点で異なる。インターポーザ基板１０Ｃの他の構成は、インターポーザ基板１０と同様であり、同様の箇所の説明は省略する。
　図７に示すように、インターポーザ基板１０Ｃは、素体２０Ｃを備える。素体２０Ｃは、第１部分２１Ｃ、および、第２部分２２Ｃが一体形成されたものである。素体２０Ｃは、平面視において矩形である。素体２０Ｃを平面視して、第２部分２２Ｃは、第１部分２１Ｃに対して、Ｘ６方向に沿った両側、Ｙ６方向の片側に繋がっている。
　素体２０Ｃの第１主面２０１Ｃは、第１部分２１Ｃ、および、第２部分２２Ｃに亘って平坦な面である。第１主面２０１Ｃには、複数の外部接続導体３１Ｃが配列形成されている。
　第１部分２１Ｃにおける第１主面２０１Ｃに対向する第２主面２０２Ｃには、複数の外部接続導体３２Ｃが配列形成されている。
　第２部分２２Ｃにおける第１主面２０１Ｃに対向する第３主面２０３Ｃには、複数の外部接続導体３３２Ｃ、３３３Ｃ、３３４Ｃ、３３５Ｃ、３３６Ｃが形成されている。複数の外部接続導体３３２Ｃは、フラットケーブル８２Ｃ用であり、複数の外部接続導体３３３Ｃは、フラットケーブル８３Ｃ用である。複数の外部接続導体３３４Ｃは、フラットケーブル８４Ｃ用であり、複数の外部接続導体３３５Ｃは、フラットケーブル８５Ｃ用であり、複数の外部接続導体３３６Ｃは、フラットケーブル８６Ｃ用である。
　複数の外部接続導体３３２Ｃは、第２部分２２Ｃにおいて、第１部分２１Ｃに対してＹ６方向の一方側に配置されている。複数の外部接続導体３３３Ｃは、第２部分２２Ｃにおいて、第１部分２１Ｃに対してＸ６方向の一方側に配置されている。複数の外部接続導体３３４Ｃは、第２部分２２Ｃにおいて、第１部分２１Ｃに対してＸ６方向の一方側で且つＹ６方向の一方側に配置されている。複数の外部接続導体３３５Ｃは、第２部分２２Ｃにおいて、第１部分２１Ｃに対してＸ６方向の他方側で且つＹ６方向の一方側に配置されている。複数の外部接続導体３３６Ｃは、第２部分２２Ｃにおいて、第１部分２１Ｃに対してＸ６方向の他方側に配置されている。すなわち、複数の外部接続導体３３２Ｃ、３３３Ｃ、３３４Ｃ、３３５Ｃ、３３６Ｃは、第１部分２１Ｃを中心する円に沿って所定の間隔を空けて配列されている。
　複数の外部接続導体３２Ｃ、３３２Ｃ、３３３Ｃ、３３４Ｃ、３３５Ｃ、３３６Ｃは、それぞれに外部接続導体３１Ｃに、素体２０Ｃ内の配線導体（図示をせず）を介して接続されている。複数の外部接続導体３２Ｃ、３３２Ｃ、３３３Ｃ、３３４Ｃ、３３５Ｃ、３３６Ｃのそれぞれが接続される外部接続導体３１Ｃは、それぞれ別であってもよく、同じであってもよい。
　第１主面２０１Ｃと第２主面２０２Ｃとの距離（Ｚ６方向に沿った距離）は、第１主面２０１Ｃと第３主面２０３Ｃとの距離（Ｚ６方向に沿った距離）よりも長い。
　複数の外部接続導体３１Ｃは、回路基板（図示せず）に接続されている。複数の外部接続導体３２Ｃは、Ｙ６方向に延びるフラットケーブル８１Ｃの端子導体（図示せず）に接続されている。複数の外部接続導体３３２Ｃは、Ｙ６方向に延びるフラットケーブル８２Ｃの端子導体（図示せず）に接続されている。平面視において、フラットケーブル８２Ｃは、フラットケーブル８１Ｃに重なっている。
　複数の外部接続導体３３３Ｃは、Ｘ６方向の一方側に延びるフラットケーブル８３Ｃの端子導体（図示せず）に接続されている。複数の外部接続導体３３４Ｃは、Ｘ６方向の一方側で且つＹ６方向の一方側に延びるフラットケーブル８４Ｃの端子導体（図示せず）に接続されている。複数の外部接続導体３３５Ｃは、Ｘ６方向の他方側で且つＹ６方向の一方側に延びるフラットケーブル８５Ｃの端子導体（図示せず）に接続されている。複数の外部接続導体３３６Ｃは、Ｘ６方向の他方側に延びるフラットケーブル８６Ｃの端子導体（図示せず）に接続されている。すなわち、フラットケーブル８２Ｃ、８３Ｃ、８４Ｃ、８５Ｃ、８６Ｃは、第１部分２１Ｃを略中心に、放射状に配置されている。
　そして、このような第４の実施形態に係る構成であっても、上述の各実施形態に係るインターポーザ基板および回路モジュールと同様の作用効果を得ることができる。
　次に、本発明の第５の実施形態に係るインターポーザ基板について、図を参照して説明する。図８は、本発明の第５の実施形態に係るインターポーザ基板の構成を示す斜視図である。
　図８に示すように、第５の実施形態に係るインターポーザ基板１０Ｄは、第４の実施形態に係るインターポーザ基板１０Ｃと略同様の構造であり、第１の実施形態に係るインターポーザ基板１０に対して、第２部分の形状、および、フラットケーブル毎に複数組の外部接続導体が第２部分に備えられている点で異なる。インターポーザ基板１０Ｄの他の構成は、インターポーザ基板１０、１０Ｃと同様であり、同様の箇所の説明は省略する。
　図８に示すように、インターポーザ基板１０Ｄは、素体２０Ｄを備える。素体２０Ｄは、第１部分２１Ｄ、および、第２部分２２Ｄが一体形成されたものである。素体２０Ｄは、平面視において矩形である。素体２０Ｄを平面視して、第２部分２２Ｄは、第１部分２１Ｄに対して、Ｘ６方向に沿った片側およびＹ６方向の片側に繋がっている。
　素体２０Ｄの第１主面２０１Ｄは、第１部分２１Ｄ、および、第２部分２２Ｄに亘って平坦な面である。第１主面２０１Ｄには、複数の外部接続導体３１Ｄが配列形成されている。
　第１部分２１Ｄにおける第１主面２０１Ｄに対向する第２主面２０２Ｄには、複数の外部接続導体３２Ｄが配列形成されている。
　第２部分２２Ｄにおける第１主面２０１Ｄに対向する第３主面２０３Ｄには、複数の外部接続導体３３１Ｄ、３３２Ｄ、３３３Ｄが形成されている。外部接続導体３３１Ｄ、３３２Ｄ、３３３Ｄは、それぞれ別のフラットケーブル用であってもよく、例えば、外部接続導体３３１Ｄ、３３２Ｄを同じフラットケーブル用とし、外部接続導体３３３Ｄを別のフラットケーブル用としてもよい。
　複数の外部接続導体３２Ｄ、３３１Ｄ、３３２Ｄ、３３３Ｄは、それぞれに外部接続導体３１Ｄに、素体２０Ｄ内の配線導体（図示をせず）を介して接続されている。複数の外部接続導体３２Ｄ、３３１Ｄ、３３２Ｄ、３３３Ｄのそれぞれが接続される外部接続導体３１Ｄは、それぞれ別であってもよく、同じであってもよい。
　第１主面２０１Ｃと第２主面２０２Ｃとの距離（Ｚ６方向に沿った距離）は、第１主面２０１Ｃと第３主面２０３Ｃとの距離（Ｚ６方向に沿った距離）よりも長い。
　複数の外部接続導体３１Ｄは、回路基板（図示せず）に接続されている。複数の外部接続導体３２Ｄ、３３１Ｄ、３３２Ｄ、３３３Ｄは、それぞれフラットケーブル端子導体（図示せず）に接続されている。
　そして、このような第５の実施形態に係る構成であっても、上述の各実施形態に係るインターポーザ基板および回路モジュールと同様の作用効果を得ることができる。
　次に、本発明の第６の実施形態に係るインターポーザ基板について、図を参照して説明する。図９は、本発明の第６の実施形態に係るインターポーザ基板の構成を示す斜視図である。
　図９に示すように、第６の実施形態に係るインターポーザ基板１０Ｅは、第３の実施形態に係るインターポーザ基板１０Ｂと同様に、第１の実施形態に係るインターポーザ基板１０に対して、さらに第３部分２３Ｅを備える点で異なる。インターポーザ基板１０Ｅの他の構成は、インターポーザ基板１０、１０Ｂと同様であり、同様の箇所の説明は省略する。
　図９に示すように、インターポーザ基板１０Ｅは、素体２０Ｅを備える。素体２０Ｅは、第１部分２１Ｅ、第２部分２２Ｅ、および、第３部分２３Ｅが一体形成されたものである。第１部分２１Ｅ、第２部分２２Ｅ、および、第３部分２３Ｅは、Ｘ８方向に沿って、この順に並んで繋がっている。
　素体２０Ｅの第１主面２０１Ｅは、第１部分２１Ｅ、第２部分２２Ｅ、および、第３部分２３Ｅに亘って平坦な面である。第１主面２０１Ｅには、複数の外部接続導体３１Ｅが配列形成されている。
　第１部分２１Ｅにおける第１主面２０１Ｅに対向する第２主面２０２Ｅには、複数の外部接続導体３２Ｅが配列形成されている。第２部分２２Ｅにおける第１主面２０１Ｅに対向する第３主面２０３Ｅには、複数の外部接続導体３３Ｅが配列形成されている。第３部分２３Ｅにおける第１主面２０１Ｅに対向する第４主面２０４Ｅには、複数の外部接続導体３４Ｅが配列形成されている。
　外部接続導体３２Ｅ、３３Ｅ、３４Ｅは、それぞれに外部接続導体３１Ｅに、素体２０Ｅ内の配線導体（図示をせず）を介して接続されている。外部接続導体３２Ｅが接続される外部接続導体３１Ｅ、外部接続導体３３Ｅが接続される外部接続導体３１Ｅ、および、外部接続導体３４Ｅが接続される外部接続導体３１Ｅは、それぞれ別であってもよく、同じであってもよい。
　第１主面２０１Ｅと第２主面２０２Ｅとの距離（Ｚ８方向に沿った距離）は、第１主面２０１Ｅと第３主面２０３Ｅとの距離（Ｚ８方向に沿った距離）よりも長い。第１主面２０１Ｅと第３主面２０３Ｅとの距離（Ｚ８方向に沿った距離）は、第１主面２０１Ｅと第４主面２０４Ｅとの距離（Ｚ８方向に沿った距離）よりも長い。すなわち、素体２０Ｅは、Ｘ８方向に沿って、高さが順に低くなる階段状である。
　複数の外部接続導体３１Ｅは、回路基板（図示せず）に接続される。複数の外部接続導体３２Ｅ、３３Ｅ、３４Ｅは、それぞれ別のフラットケーブル（図示せず）の端子導体に接続されている。
　そして、このような第６の実施形態に係る構成であっても、上述の各実施形態に係るインターポーザ基板および回路モジュールと同様の作用効果を得ることができる。
　次に、本発明の第７の実施形態に係るインターポーザ基板について、図を参照して説明する。図１０（Ａ）は、本発明の第７の実施形態に係るインターポーザ基板の構成を示す平面図であり、図１０（Ｂ）は、本発明の第７の実施形態に係るインターポーザ基板の構成を示す側面図である。
　図１０（Ａ）、図１０（Ｂ）に示すように、第７の実施形態に係るインターポーザ基板１０Ｆは、第１の実施形態に係るインターポーザ基板１０に対して、第１部分２１Ｆ、第２部分２２Ｆの形状において異なる。インターポーザ基板１０Ｆの他の構成は、インターポーザ基板１０と同様であり、同様の箇所の説明は省略する。
　第１部分２１Ｆと第２部分２２Ｆとの境界は、素体２０Ｆを平面視して円弧状である。
　第１主面２０１Ｆには、複数の外部接続導体３１Ｆが配列形成されている。第１部分２１Ｆの第２主面２０２Ｆには、複数の外部接続導体３２Ｆが配列形成されており、第２部分２２Ｆの第３主面２０３Ｆには、複数の外部接続導体３３Ｆが配列形成されている。
　複数の外部接続導体３２Ｆは、第２主面２０２Ｆの円弧に沿って配置されている。
　そして、このような第７の実施形態に係る構成であっても、上述の各実施形態に係るインターポーザ基板および回路モジュールと同様の作用効果を得ることができる。
　次に、本発明の第８の実施形態に係るインターポーザ基板について、図を参照して説明する。図１１は、本発明の第８の実施形態に係るインターポーザ基板の構成を示す斜視図である。図１２（Ａ）は、本発明の第８の実施形態に係るインターポーザ基板の断面図であり、図１１のＡ－Ａ断面を示している。図１２（Ｂ）は、本発明の第８の実施形態に係るインターポーザ基板の断面図であり、図１１のＢ－Ｂ断面を示している。
　図１１、図１２（Ａ）、図１２（Ｂ）に示すように、第８の実施形態に係るインターポーザ基板１０Ｇは、第１の実施形態に係るインターポーザ基板１０に対して、インターポーザ基板１０Ｇの平面視において第３主面２０３Ｇが第１主面２０１Ｇと第２主面２０２Ｇとの両方に重なる点で異なる。インターポーザ基板１０Ｇの他の構成は、インターポーザ基板１０と同様であり、同様の箇所の説明は、省略する。
　インターポーザ基板１０Ｇは、素体２０Ｇを備える。素体２０Ｇには、素体２０Ｇにおける対向する側面（Ｙ１０、Ｚ１０方向に平行な面）間を貫く（Ｘ１０方向に延びる）凹部２１０Ｇが形成されている。凹部２１０Ｇにおける第１主面２０１Ｇ側の面が第３主面２０３Ｇとなる。
　外部接続導体３１Ｇは、第１主面２０１Ｇに形成されており、外部接続導体３２Ｇは、第２主面２０２Ｇに形成されており、外部接続導体３３Ｇは、第３主面２０３Ｇに形成されている。外部接続導体３１Ｇは、素体２０Ｇ内の配線導体３４０Ｇを介して、外部接続導体３２Ｇに接続されている。配線導体３４０Ｇは、ビア導体３４１Ｇと平面導体パターン３４２Ｇとによって構成されている。外部接続導体３１Ｇは、素体２０Ｇ内のビア導体３５１Ｇを介して、外部接続導体３３Ｇに接続されている。
　このような構成では、第１主面２０１Ｇ、第２主面２０２Ｇ、および第３主面２０３Ｇが平面視で重なるので、素体２０Ｇの平面面積を小さくできる。
　なお、第２主面２０２Ｇにおける外部接続導体３２Ｇの形成領域と、第３主面２０３Ｇにおける外部接続導体３３Ｇの形成領域とは、完全に重ならなくてもよい。例えば、これらの領域は、Ｙ１０方向に部分的に重なっていてもよい。
　このようなインターポーザ基板１０Ｇは、図１３に示すように用いられる。図１３（Ａ）は、本発明の第８の実施形態に係るインターポーザ基板へのフラットケーブルの接続の第１態様を示す図であり、図１３（Ｂ）は、本発明の第８の実施形態に係るインターポーザ基板へのフラットケーブルの接続の第２態様を示す図である。
　図１３（Ａ）に示す態様では、フラットケーブル８１は、第２主面２０２Ｇに略当接するように配置されている。フラットケーブル８２は、第３主面２０３Ｇに略当接するように配置されている。この際、フラットケーブル８２の端部は、凹部２１０Ｇ内に収まっている。
　図１３（Ｂ）に示す態様では、フラットケーブル８１は、第２主面２０２Ｇに略当接するように配置されている。フラットケーブル８２は、第３主面２０３Ｇに略当接するように配置されている。この際、フラットケーブル８２は、凹部２１０Ｇを挿通している。
　このようなインターポーザ基板１０Ｇは、例えば、図１４に示すような方法で製造される。図１４は、本発明の第８の実施形態に係るインターポーザ基板の製造方法を説明するための断面図である。
　図１４に示すように、素体は、凹部２１０Ｇ１を有する第１部分２０Ｇ１と、平板状の第２部分２０Ｇ２とによって構成される。第１部分２０Ｇ１における第１主面２０１Ｇと反対側の端面には、接合用導体パターン３６０１が形成されている。第２部分２０Ｇ２における第２主面２０２Ｇと反対側の面には、接合用導体パターン３６０２が形成されている。
　これらの接合用導体パターン３６０１と接合用導体パターン３６０２とを、はんだ等によって接合することで、図１２に示すような凹部２１０Ｇを有する素体２０Ｇが形成されている。これにより、凹部２１０Ｇを有する素体２０Ｇを容易に形成できる。
　なお、図１４では、第１部分２０Ｇ１に凹部２１０Ｇ１を形成する態様を示したが、第２部分２０Ｇ２に凹部を形成し、第１部分２０Ｇ１を平板にしてもよい。さらには、第１主面２０１Ｇを形成する平板の第１部分、第２主面２０２Ｇを形成する平板の第２部分、および、凹部を形成するための側壁部分をそれぞれ個別に形成し、これらを接合してもよい。
　次に、本発明の第９の実施形態に係るインターポーザ基板について、図を参照して説明する。図１５は、本発明の第９の実施形態に係るインターポーザ基板の構成を示す斜視図である。図１６（Ａ）は、本発明の第９の実施形態に係るインターポーザ基板の断面図であり、図１５のＡ－Ａ断面を示している。図１６（Ｂ）は、本発明の第９の実施形態に係るインターポーザ基板の断面図であり、図１５のＢ－Ｂ断面を示している。
　図１５、図１６（Ａ）、図１６（Ｂ）に示すように、第９の実施形態に係るインターポーザ基板１０Ｈは、第８の実施形態に係るインターポーザ基板１０Ｇに対して、凹部の個数において異なる。インターポーザ基板１０Ｈの他の構成は、インターポーザ基板１０Ｇと同様であり、同様の箇所の説明は、省略する。
　インターポーザ基板１０Ｈは、素体２０Ｈを備える。素体２０Ｈには、素体２０Ｈにおける対向する側面（Ｙ１０、Ｚ１０方向に平行な面）間を貫く（Ｘ１０方向に延びる）凹部２１１Ｈ、２１２Ｈがそれぞれ形成されている。凹部２１１Ｈと凹部２１２Ｈは、素体２０Ｈの高さ方向（厚み方向、Ｚ１１方向）に、間隔を空けて並んで形成されている。凹部２１１Ｈにおける第１主面２０１Ｈ側の面が第３主面２０３Ｈとなり、凹部２１２Ｈにおける第１主面２０１Ｈ側の面が第４主面２０４Ｈとなる。
　外部接続導体３１Ｈは、第１主面２０１Ｈに形成されており、外部接続導体３２Ｈは、第２主面２０２Ｈに形成されている。外部接続導体３３Ｈは、第３主面２０３Ｈに形成されており、外部接続導体３４Ｈは、第４主面２０４Ｈに形成されている。外部接続導体３１Ｈは、素体２０Ｈ内の配線導体３４０Ｈを介して、外部接続導体３２Ｈに接続されている。配線導体３４０Ｈは、ビア導体３４１Ｈと平面導体パターン３４２Ｈによって構成されている。外部接続導体３１Ｈは、素体２０Ｈ内の配線導体３５０Ｈを介して、外部接続導体３３Ｈに接続されている。配線導体３５０Ｈは、ビア導体３５１Ｈと平面導体パターン３５２Ｈによって構成されている。外部接続導体３１Ｈは、素体２０Ｈ内のビア導体３６１Ｈを介して、外部接続導体３４Ｈに接続されている。
　このような構成では、第１主面２０１Ｈ、第２主面２０２Ｈ、第３主面２０３Ｈ、および、第４主面２０４Ｈが平面視で重なるので、インターポーザ基板１０Ｈによる接続する面積を増やしながら、素体２０Ｈの平面面積を小さくできる。
　なお、第２主面２０２Ｈにおける外部接続導体３２Ｈの形成領域と、第３主面２０３Ｈにおける外部接続導体３３Ｈの形成領域と、第４主面２０４Ｈにおける外部接続導体３４Ｈの形成領域とは、完全に重ならなくてもよい。例えば、これらの領域は、Ｙ１１方向に部分的に重なっていてもよい。
　また、第３主面２０３Ｈにおける外部接続導体３３Ｈの形成領域と、第４主面２０４Ｈにおける外部接続導体３４Ｈの形成領域とは、例えば、Ｙ１１方向に並んでいてもよい。
　次に、本発明の第１０の実施形態に係るインターポーザ基板について、図を参照して説明する。図１７は、本発明の第１０の実施形態に係るインターポーザ基板の断面図である。
　図１７に示すように、第１０の実施形態に係るインターポーザ基板１０Ｉは、第８の実施形態に係るインターポーザ基板１０Ｇに対して、凹部２１０Ｉが素体２０Ｉを貫通していない点で異なる。インターポーザ基板１０Ｉの他の構成は、インターポーザ基板１０Ｇと同様であり、同様の箇所の説明は、省略する。
　凹部２１０Ｉは、素体２０Ｉの一方の側面のみに開口している。
　外部接続導体３１Ｉは、第１主面２０１Ｉに形成されており、外部接続導体３２Ｉは、第２主面２０２Ｉに形成されており、外部接続導体３３Ｉは、第３主面２０３Ｉに形成されている。外部接続導体３１Ｉは、素体２０Ｉ内の配線導体３４０Ｉを介して、外部接続導体３２Ｉに接続されている。配線導体３４０Ｉは、ビア導体３４１Ｉと平面導体パターン３４２Ｉとによって構成されている。外部接続導体３１Ｉは、素体２０Ｉ内のビア導体３５１Ｉを介して、外部接続導体３３Ｉに接続されている。
　このような構成でも、第１主面２０１Ｉ、第２主面２０２Ｉ、および第３主面２０３Ｉが平面視で重なるので、素体２０Ｉの平面面積を小さくできる。
　次に、本発明の第１１の実施形態に係るインターポーザ基板について、図を参照して説明する。図１８は、本発明の第１１の実施形態に係るインターポーザ基板の構成を示す斜視図である。図１９は、シールド膜の配置態様を説明するための側面図である。
　図１８に示すように、第１１の実施形態に係るインターポーザ基板１０Ｊは、第１の実施形態に係るインターポーザ基板１０に対して、シールド膜２３０を追加した点で異なる。インターポーザ基板１０Ｊの他の構成は、インターポーザ基板１０と同様であり、同様の箇所の説明は省略する。
　シールド膜２３０は、素体２０の側面に形成されている。この際、シールド膜２３０は、素体２０の側面の全周に亘って形成されている。シールド膜２３０は、素体２０の側面における第１主面２０１側の端部から所定の高さで形成されている。この高さは、例えば、図１９に示すように、インターポーザ基板１０Ｊに隣接する表面実装型電子部品９１２の実装時の高さよりも高い。
　シールド膜２３０は、例えば、金属膜からなる。
　このような構成では、インターポーザ基板１０Ｊに隣接する表面実装型電子部品へのノイズの伝搬を抑制できる。また、逆に、当該表面実装型電子部品からインターポーザ基板１０Ｊへのノイズの漏洩を抑制できる。これにより、インターポーザ基板１０Ｊと、表面実装型電子部品との距離を短くできる。
　また、この構成では、シールド膜２３０が素体２０の一部に形成されていることで、素体２０の内部の配線導体３４０、３５０との容量性結合を抑制できる。また、この構成では、全周に亘ってシールド膜２３０が形成されているので、磁束の回り込みを抑制でき、インターポーザ基板１０Ｊとしての特性が向上する。
　なお、シールド膜２３０は、図２０（Ａ）、図２０（Ｂ）、図２０（Ｃ）、および、図２０（Ｄ）に示す態様であってもよい。
　図２０（Ａ）、図２０（Ｂ）、図２０（Ｃ）、図２０（Ｄ）は、本発明の第１１の実施形態に係るインターポーザ基板の別の態様の構成を示す斜視図である。
　図２０（Ａ）では、シールド膜２３０は、素体２０の側面の全面に形成されている。これにより、ノイズに対するシールド性は更に向上する。
　図２０（Ｂ）では、シールド膜２３０は、素体２０の第１部分２１の側面（外部に露出する面）の全面のみに形成されている。図２０（Ｃ）では、シールド膜２３０は、素体２０の第２部分２２の側面（外部に露出する面）の全面のみに形成されている。図２０（Ｄ）では、シールド膜２３０は、素体２０の一側面のみに形成されている。これらによれば、シールド性を必要とする箇所にのみシールド膜２３０を配置できる。
　次に、本発明の第１２の実施形態に係るインターポーザ基板について、図を参照して説明する。図２１は、本発明の第１２の実施形態に係るインターポーザ基板の構成を示す斜視図である。
　図２１に示すように、第１２の実施形態に係るインターポーザ基板１０Ｋは、第１１の実施形態に係るインターポーザ基板１０Ｊに対して、素体２０Ｋにおけるシールド膜２３０に覆われた部分を磁性体層２４１にした点で異なる。インターポーザ基板１０Ｋの他の構成は、インターポーザ基板１０Ｊと同様であり、同様の箇所の説明は省略する。
　素体２０Ｋは、磁性体層２４１と非磁性体層２４２とによって構成されている。シールド膜２３０は、磁性体層２４１を覆う形状である。
　このような構成では、磁性体層２４１を備えることで、配線導体に対してビーズ効果を与えることができる。また、さらに、磁性体層２４１をシールド膜２３０で覆うことによって、磁束の閉じ込め効果が向上する。
　なお、上述の各実施形態では、次の製造方法でも製造は可能である。図２２（Ａ）、図２２（Ｂ）、図２２（Ｃ）図２２（Ｄ）は、インターポーザ基板の製造方法の一態様の各工程での状態を示す側面断面図である。図２３は、インターポーザ基板の製造方法の一態様を示すフローチャートである。
　まず、図２２（Ａ）に示すように、配線導体用パターン３４０１、３４０２、３５０１をそれぞれに形成するように、複数の誘電体層を積層し、積層体２０Ｐを形成する（図２３：Ｓ１０１）。
　図２２（Ｂ）に示すように、積層体２０Ｐの第１主面２０１Ｐ側に平板９９９１を当接させ、積層体２０Ｐの第２主面２０２Ｐ側に平板９９９２を当接させて、プレス処理する（図２３：Ｓ１０２）。この際、平板９９９１は、プレス処理によって変形しない剛体等からなり、平板９９９２は、プレス処理によって変形する弾性体等からなる。
　これにより、図２２（Ｂ）に示すように、積層体２０Ｐの第２主面２０２Ｐは、平面視において配線導体用パターン３４０１、３４０２、３５０１の形成領域となる箇所が外方へ突出する。
　図２２（Ｃ）に示すように、積層体２０Ｐを焼成することによって、素体２０を形成する（図２３：Ｓ１０３）。この際、配線導体用パターン３４０１、３４０２、３５０１におけるビア導体の部分は固化し、配線導体３４０、３５０が形成される。ここで、上述のように、プレス時に、第２主面２０２Ｐに突出部があることで、図２２（Ｃ）に示すように、焼成後の素体２０の第２主面２０２は、平面視において配線導体３４０、３５０の形成領域となる箇所が外方へ突出する。
　焼成後、図２２（Ｃ）に示すように、素体２０の第１主面２０１に外部接続導体３１を形成する。
　図２２（Ｄ）に示すように、素体２０の第２主面２０２側を研削する（図２３：Ｓ１０４）。この際、研削する深さを異ならせることによって、第１主面２０１からの距離が異なる第２主面２０２と第３主面２０３とが形成される。そして、この研削を行うことによって、第２主面２０２と第３主面２０３とを平坦な面に仕上げることができる。
　また、研削によって、第２主面２０２と第３主面２０３と形成するため、配線導体３４０の第２主面２０２への露出と、配線導体３５０の第３主面２０３への露出とを確実にすることができる。
　なお、ステップＳ１０３とステップＳ１０４とは、順序が逆であってもよい。
　また、インターポーザ基板は、次に示す製造方法によって製造してもよい。図２４（Ａ）、図２４（Ｂ）、図２４（Ｃ）は、インターポーザ基板の製造方法の一態様の各工程での状態を示す側面断面図である。図２４（Ｄ）は、この製造方法によるインターポーザ基板を用いたフラットケーブルへの接続態様を示す部分拡大した側面断面図である。
　図２４（Ａ）に示すように、積層体２０Ｐを形成する際に、第２主面２０２Ｐ側の表層に犠牲層２０ＰＤを形成する。犠牲層２０ＰＤは、焼成によって消失する材料からなる。
　このような構成とすることで、図２４（Ｂ）に示すように、焼成後には、素体２０の第２主面２０２における外方へ突出する箇所に、さらに外部へ突出する配線導体３４０が形成される。
　そして、図２４（Ｃ）に示すように、素体２０における配線導体３５０の形成領域（前述の第２部分２２に対応）のみを、第２主面２０２側から研削する。
　このような構成では、図２４（Ｄ）に示すように、配線導体３４０における突出部分は、フラットケーブル８１の端子導体８１２に食い込んだ状態で、導電性接合材９９１によって接合される。これにより、接合強度が向上する。
　また、上述の各実施形態では、特に具体的に示していないが、第１主面に形成される外部接続導体数と、第２主面に形成される外部接続導体数と第３主面に形成される外部接続導体数との和の数とは、必ずしも一致させなくてもよい。
　また、上述の各実施形態では、特に具体的に示していないが、各外部接続導体の形状は同じである必要はない。例えば、接地用の外部接続導体の面積は大きく、他の信号用の外部接続導体、電源ライン用の外部接続導体は、接地用の外部接続導体よりも小さくてもよい。
１、１Ａ：回路モジュール
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ、１０Ｆ、１０Ｇ、１０Ｈ、１０Ｉ、１０Ｊ、１０Ｋ：インターポーザ基板
１１、１２、１３Ｓ、１４Ｓ、１５、１６：インターポーザ基板
２０、２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ、２０Ｆ、２０Ｇ、２０Ｈ、２０Ｉ、２０Ｋ：素体
２０Ｇ１：第１部分
２０Ｇ２：第２部分
２０Ｐ：積層体
２０ＰＤ：犠牲層
２１、２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ、２１Ｅ、２１Ｆ：第１部分
２２、２２Ａ、２２Ｂ、２２Ｃ、２２Ｄ、２２Ｅ、２２Ｆ：第２部分
２３Ｂ、２３Ｅ：第３部分
３１、３１Ａ、３１Ｂ、３１Ｃ、３１Ｄ、３１Ｅ、３１Ｆ、３１Ｇ、３１Ｈ、３１Ｉ：外部接続導体
３２、３２Ａ、３２Ｂ、３２Ｃ、３２Ｄ、３２Ｅ、３２Ｆ、３２Ｇ、３２Ｈ、３２Ｉ：外部接続導体
３３、３３Ａ、３３Ｂ、３３Ｅ、３３Ｆ、３３Ｇ、３３Ｈ、３３Ｉ、３３Ｓ：外部接続導体
３４Ｂ、３４Ｅ、３４Ｈ：外部接続導体
８１、８１Ａ、８１Ｂ、８１Ｃ、８２、８２Ａ、８２Ｂ、８２Ｃ、８３、８３Ｃ、８４、８４Ｃ、８５、８５Ｃ、８６Ｃ：フラットケーブル
９０Ａ、９１、９２、９３、９４、９５、９６：回路基板
２０１、２０１Ａ、２０１Ｂ、２０１Ｃ、２０１Ｄ、２０１Ｅ、２０１Ｆ、２０１Ｇ、２０１Ｈ、２０１Ｉ、２０１Ｐ：第１主面
２０２、２０２Ａ、２０２Ｂ、２０２Ｃ、２０２Ｄ、２０２Ｅ、２０２Ｆ、２０２Ｇ、２０２Ｈ、２０２Ｉ、２０２Ｐ：第２主面
２０３、２０３Ａ、２０３Ｂ、２０３Ｃ、２０３Ｄ、２０３Ｅ、２０３Ｆ、２０３Ｇ、２０３Ｈ、２０３Ｉ：第３主面
２０４Ｂ、２０４Ｅ、２０４Ｈ：第４主面
２１０Ｇ、２１０Ｇ１、２１０Ｉ、２１１Ｈ、２１２Ｈ：凹部
２３０：シールド膜
２４１：磁性体層
２４２：非磁性体層
３３１Ｄ、３３２Ｃ、３３３Ｃ、３３３Ｄ、３３４Ｃ、３３５Ｃ、３３６Ｃ：外部接続導体
３４０、３４０Ｇ、３４０Ｈ、３４０Ｉ：配線導体
３４１、３４１Ｇ、３４１Ｈ、３４１Ｉ：ビア導体
３４２、３４２Ｇ、３４２Ｈ、３４２Ｉ：平面導体パターン
３５０、３５０Ｈ：配線導体
３５１、３５１Ｇ、３５１Ｈ、３５１Ｉ、３６１Ｈ：ビア導体
３５２、３５２Ｈ：平面導体パターン
３６１、３６２：接合用導体パターン
８１１、８２１：信号導体
８１２、８２２：端子導体
８１３、８２３：ビア導体
９０１：ランド導体
９１１、９１２、９２１、９３１、９４１、９５１、９６１：表面実装型電子部品
９９０：充電池
９９１、９９２、９９３：導電性接合材
３４０１、３５０１：配線導体用パターン
９９９１、９９９２：平板

Claims (20)

  1. 　それぞれが高さ方向に直交する第１主面、第２主面、第３主面を有し、前記高さ方向において、前記第１主面と前記第２主面との距離と、前記第１主面と前記第３主面との距離とが異なる素体と、
    　前記第１主面に形成され、インターポーザ基板を外部の回路基板に実装するための第１外部接続導体と、
    　前記第２主面に形成され、外部に接続するための第２外部接続導体と、
    　前記第３主面に形成され、外部に接続するための第３外部接続導体と、
    　前記素体に形成され、前記第１外部接続導体と、前記第２外部接続導体および前記第３外部接続導体とを接続する配線導体と、
    　を備えた、インターポーザ基板。
  2. 　前記第１主面と前記第２主面との距離は、前記第１主面と前記第３主面との距離よりも長く、
    　前記第１主面と前記第３主面との距離は、前記回路基板に実装され、インターポーザ基板に隣接する表面実装型電子部品の高さよりも長い、
    　請求項１に記載のインターポーザ基板。
  3. 　前記素体は、複数のセラミック層を積層してなるセラミック多層基板である、
    　請求項１または請求項２に記載のインターポーザ基板。
  4. 　前記第２外部接続導体は、該第２外部接続導体に接続される外部の回路部材の個数に応じた個数で形成されている、
    　請求項１乃至請求項３のいずれかに記載のインターポーザ基板。
  5. 　前記第３外部接続導体は、該第３外部接続導体に接続される外部の回路部材の個数に応じた個数で形成されている、
    　請求項１乃至請求項４のいずれかに記載のインターポーザ基板。
  6. 　前記第３主面は、前記素体の高さ方向から平面視して、前記第２主面に対して少なくとも一部が重なっている、
    　請求項１乃至請求項５のいずれかに記載のインターポーザ基板。
  7. 　前記第３主面は、前記素体の側面から凹む凹部の壁によって形成されている、
    　請求項６に記載のインターポーザ基板。
  8. 　前記第３主面は、複数である、
    　請求項１乃至請求項７のいずれかに記載のインターポーザ基板。
  9. 　前記素体は、前記第１主面、前記第２主面、および、前記第３主面に連接する側面を備え、
    　前記側面には、シールド膜を備える、
    　請求項１乃至請求項８のいずれかに記載のインターポーザ基板。
  10. 　前記シールド膜は、前記素体の前記側面の全周に亘って形成されている、
    　請求項９に記載のインターポーザ基板。
  11. 　前記素体は、磁性体部と非磁性体部とからなり、
    　前記シールド膜は、前記磁性体部の側面に形成されている、
    　請求項１０に記載のインターポーザ基板。
  12. 　前記シールド膜は、前記回路基板に実装され、インターポーザ基板に隣接する表面実装型電子部品の高さよりも長い、
    　請求項９乃至請求項１１のいずれかに記載のインターポーザ基板。
  13. 　前記配線導体は、前記素体の高さ方向に延びるビア導体を有し、
    　前記第２外部接続導体は、前記素体の前記第２主面から突出する前記ビア導体である、
    　請求項１乃至請求項１２のいずれかに記載のインターポーザ基板。
  14. 　請求項１乃至請求項１３のいずれかに記載のインターポーザ基板と、
    　前記第１外部接続導体に接合され、前記インターポーザ基板が実装される回路基板と、
    　前記第２外部接続導体に接合される第１ケーブルと、
    　前記第３外部接続導体に接合される第２ケーブルと、
    　を備える回路モジュール。
  15. 　平面視において、前記第１ケーブルと前記第２ケーブルは、少なくとも一部が重なる、
    　請求項１４に記載の回路モジュール。
  16. 　請求項１乃至請求項１３のいずれかに記載のインターポーザ基板の製造方法であって、
    　導体パターンが形成された層を積層して積層体を形成する工程と、
    　前記積層体の積層方向の一方端である第１主面に剛体の平板を配置し、前記積層方向の他方端である第２主面に前記剛体よりも柔らかい平板を配置して、プレス処理する工程と、
    　前記積層体を焼成して、前記第１主面と前記第２主面とを有する前記素体を形成する工程と、
    　前記素体における前記第２主面の一部を面状に研削して、前記第３主面を形成する工程と、
    　を有する、インターポーザ基板の製造方法。
  17. 　前記第２主面の一部以外の残り部分を面状に研削して、前記第２主面を平坦とする、
    　請求項１６に記載のインターポーザ基板の製造方法。
  18. 　前記積層体を形成する工程において、前記第２主面側の表層に犠牲層が形成され、前記犠牲層には前記配線導体が形成される、
    　請求項１６または請求項１７に記載のインターポーザ基板の製造方法。
  19. 　前記研削する工程は、前記焼成する工程よりも後である、
    　請求項請求項１６乃至請求項１８のいずれかに記載のインターポーザ基板の製造方法。
  20. 　前記研削する工程は、前記焼成する工程よりも前である、
    　請求項請求項１６乃至請求項１８のいずれかに記載のインターポーザ基板の製造方法。
PCT/JP2017/042938 2016-12-28 2017-11-30 インターポーザ基板、回路モジュール、インターポーザ基板の製造方法 WO2018123414A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201790001542.8U CN210579415U (zh) 2016-12-28 2017-11-30 内插基板以及电路模块
JP2018558925A JP6711419B2 (ja) 2016-12-28 2017-11-30 インターポーザ基板、回路モジュール
US16/438,519 US11032904B2 (en) 2016-12-28 2019-06-12 Interposer substrate and circuit module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-254640 2016-12-28
JP2016254640 2016-12-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/438,519 Continuation US11032904B2 (en) 2016-12-28 2019-06-12 Interposer substrate and circuit module

Publications (1)

Publication Number Publication Date
WO2018123414A1 true WO2018123414A1 (ja) 2018-07-05

Family

ID=62707212

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/042938 WO2018123414A1 (ja) 2016-12-28 2017-11-30 インターポーザ基板、回路モジュール、インターポーザ基板の製造方法

Country Status (4)

Country Link
US (1) US11032904B2 (ja)
JP (1) JP6711419B2 (ja)
CN (1) CN210579415U (ja)
WO (1) WO2018123414A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3667829A1 (en) * 2018-12-11 2020-06-17 Nokia Solutions and Networks Oy Wiring terminal and associated electronic device
WO2022196286A1 (ja) * 2021-03-15 2022-09-22 アルプスアルパイン株式会社 回転コネクタ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110178269B (zh) * 2017-01-12 2020-11-24 株式会社村田制作所 天线模块

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126631A (ja) * 1997-07-02 1999-01-29 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JPH11177239A (ja) * 1997-12-11 1999-07-02 Sumitomo Metal Smi Electron Devices Inc セラミック多層基板及びその製造方法
JP2005251889A (ja) * 2004-03-03 2005-09-15 Matsushita Electric Ind Co Ltd 立体的電子回路装置
JP2006245193A (ja) * 2005-03-02 2006-09-14 Matsushita Electric Ind Co Ltd 基板間コネクタおよび基板間コネクタを用いた実装体
JP2008258553A (ja) * 2007-03-15 2008-10-23 Kyocera Corp コイル内蔵基板
JP2015516693A (ja) * 2012-05-17 2015-06-11 イーガントゥ リミテッド 電子集積のための３次元モジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317490A (ja) * 1997-10-16 1999-11-16 Hitachi Ltd 半導体素子搭載基板
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
JP5842850B2 (ja) 2012-06-29 2016-01-13 株式会社村田製作所 フラットケーブルおよび電子機器
CN104396097B (zh) * 2012-06-29 2017-04-05 株式会社村田制作所 电缆的连接、固定方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126631A (ja) * 1997-07-02 1999-01-29 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JPH11177239A (ja) * 1997-12-11 1999-07-02 Sumitomo Metal Smi Electron Devices Inc セラミック多層基板及びその製造方法
JP2005251889A (ja) * 2004-03-03 2005-09-15 Matsushita Electric Ind Co Ltd 立体的電子回路装置
JP2006245193A (ja) * 2005-03-02 2006-09-14 Matsushita Electric Ind Co Ltd 基板間コネクタおよび基板間コネクタを用いた実装体
JP2008258553A (ja) * 2007-03-15 2008-10-23 Kyocera Corp コイル内蔵基板
JP2015516693A (ja) * 2012-05-17 2015-06-11 イーガントゥ リミテッド 電子集積のための３次元モジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3667829A1 (en) * 2018-12-11 2020-06-17 Nokia Solutions and Networks Oy Wiring terminal and associated electronic device
CN111313170A (zh) * 2018-12-11 2020-06-19 上海诺基亚贝尔股份有限公司 接线端子和相应的电子设备
CN111313170B (zh) * 2018-12-11 2022-06-24 上海诺基亚贝尔股份有限公司 接线端子和相应的电子设备
WO2022196286A1 (ja) * 2021-03-15 2022-09-22 アルプスアルパイン株式会社 回転コネクタ

Also Published As

Publication number Publication date
JP6711419B2 (ja) 2020-06-17
US11032904B2 (en) 2021-06-08
US20190297726A1 (en) 2019-09-26
JPWO2018123414A1 (ja) 2019-07-18
CN210579415U (zh) 2020-05-19

Similar Documents

Publication Publication Date Title
JP6711419B2 (ja) インターポーザ基板、回路モジュール
JP2013236062A (ja) コイル部品製造方法及びコイル部品
US10505298B2 (en) Joint structure of a resin multilayer substrate and a circuit board
JP5747667B2 (ja) コイル部品
WO2014115433A1 (ja) コイル部品および電子機器
WO2017179590A1 (ja) 受動素子アレイおよびプリント配線板
KR20080109091A (ko) 케이스 부착 다층 모듈
KR101933405B1 (ko) 코일 부품 및 그 실장 기판
JP6323622B2 (ja) 部品実装基板
JP6099135B2 (ja) 電子機器、実装基板、及び実装基板の製造方法
JP4517326B2 (ja) 非可逆回路素子及びこれを用いた無線通信機器
JP2020047862A (ja) コイル装置およびパルストランス
JP4850084B2 (ja) 電線複合プリント配線基板、電線複合プリント配線基板製造方法、電線部品、電線部品製造方法、および電子機器
WO2018003383A1 (ja) 多層基板
JP2020145370A (ja) プレーナトランス
JP2018046142A (ja) コイルユニット
JP4962729B2 (ja) 非可逆回路素子及び通信装置
WO2020071492A1 (ja) モジュール
WO2010053038A1 (ja) 実装型電子回路モジュール
JP2024071241A (ja) 積層構造体
JP4962730B2 (ja) 非可逆回路素子及び通信装置
JP2023016392A (ja) 集電基板およびプレーナトランス
CN117712102A (zh) 隔离器
CN114868055A (zh) 光电混载基板
JPH07297048A (ja) コイルコア部材を有する回路基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17888862

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2018558925

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17888862

Country of ref document: EP

Kind code of ref document: A1