JPH0878475A - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JPH0878475A JPH0878475A JP21361594A JP21361594A JPH0878475A JP H0878475 A JPH0878475 A JP H0878475A JP 21361594 A JP21361594 A JP 21361594A JP 21361594 A JP21361594 A JP 21361594A JP H0878475 A JPH0878475 A JP H0878475A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit board
- conductor
- bumps
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
(57)【要約】
【目的】 工程が簡素化され、伝送損失の低減および信
頼性の向上が図られた半導体チップの実装方法を提供す
る。 【構成】 半導体チップ１８のＡｕ電極パッド１２上に
Ａｕバンプ１３を形成し、そのＡｕバンプ１３および回
路基板１９上に形成された導体パターン１６にＡｕ系半
田１４を付着して半導体チップ１８を回路基板１９に実
装する。
頼性の向上が図られた半導体チップの実装方法を提供す
る。 【構成】 半導体チップ１８のＡｕ電極パッド１２上に
Ａｕバンプ１３を形成し、そのＡｕバンプ１３および回
路基板１９上に形成された導体パターン１６にＡｕ系半
田１４を付着して半導体チップ１８を回路基板１９に実
装する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップの実装方
法に関し、詳細には、半導体チップの導体上に導電性バ
ンプを形成し、その導電性バンプを回路基板の導体に接
続して実装する、いわゆるフェイスダウンボンディング
法による半導体チップの実装方法に関する。
法に関し、詳細には、半導体チップの導体上に導電性バ
ンプを形成し、その導電性バンプを回路基板の導体に接
続して実装する、いわゆるフェイスダウンボンディング
法による半導体チップの実装方法に関する。
【０００２】
【従来の技術】従来より、上述のような半導体チップの
実装方法の一例として、以下の方法が知られている。先
ずＳｉ（シリコン）ウエハ上に、Ａｌ（アルミニウム）
電極パッドを有する半導体チップを形成し、次にそのＡ
ｌ電極パッド上に、例えばＣｒ（クロム），Ｃｕ（銅）
からなる金属薄膜であるバリアメタルを形成し、このバ
リアメタルの上にＳｎ・Ｐｂ（錫・鉛）系の半田バンプ
を形成する。
実装方法の一例として、以下の方法が知られている。先
ずＳｉ（シリコン）ウエハ上に、Ａｌ（アルミニウム）
電極パッドを有する半導体チップを形成し、次にそのＡ
ｌ電極パッド上に、例えばＣｒ（クロム），Ｃｕ（銅）
からなる金属薄膜であるバリアメタルを形成し、このバ
リアメタルの上にＳｎ・Ｐｂ（錫・鉛）系の半田バンプ
を形成する。
【０００３】次にウエハをダイシングして、個々の半導
体チップに切断し、切断された半導体チップ上の半田バ
ンプが回路基板上の導体に接するように配置し、リフロ
ーして、半田バンプと回路基板上の導体とを接続する。
このようにして半導体チップを回路基板に実装する。ま
た、３ＧＨｚ以上のマイクロ波帯域の信号や３０ＧＨｚ
以上のミリ波帯域の信号が伝送される半導体チップを回
路基板に実装するには、半導体チップの基板としてＳｉ
基板よりも電子の移動度が高いＧａＡｓ（ガリウム・ヒ
素）基板を使用し、そのＧａＡｓ基板上にＡｕ（金）電
極パッドを形成する。次にＡｕ電極パッド上に、ボール
ボンダで球状のＡｕをボンディングし、これによりＡｕ
バンプを形成する。次にＡｕバンプに導電接着剤を塗布
し、この導電接着剤でＡｕバンプと回路基板の導体とを
接着して接続する。このようにして半導体チップを回路
基板に実装する。
体チップに切断し、切断された半導体チップ上の半田バ
ンプが回路基板上の導体に接するように配置し、リフロ
ーして、半田バンプと回路基板上の導体とを接続する。
このようにして半導体チップを回路基板に実装する。ま
た、３ＧＨｚ以上のマイクロ波帯域の信号や３０ＧＨｚ
以上のミリ波帯域の信号が伝送される半導体チップを回
路基板に実装するには、半導体チップの基板としてＳｉ
基板よりも電子の移動度が高いＧａＡｓ（ガリウム・ヒ
素）基板を使用し、そのＧａＡｓ基板上にＡｕ（金）電
極パッドを形成する。次にＡｕ電極パッド上に、ボール
ボンダで球状のＡｕをボンディングし、これによりＡｕ
バンプを形成する。次にＡｕバンプに導電接着剤を塗布
し、この導電接着剤でＡｕバンプと回路基板の導体とを
接着して接続する。このようにして半導体チップを回路
基板に実装する。
【０００４】また、これらＡｕバンプと導電接着剤との
接続に代えて、Ａｕ電極パッド上に半田バンプを形成
し、リフローして、半田バンプと回路基板上の導体とを
接続することにより半導体チップを回路基板に実装する
方法も提案されている。
接続に代えて、Ａｕ電極パッド上に半田バンプを形成
し、リフローして、半田バンプと回路基板上の導体とを
接続することにより半導体チップを回路基板に実装する
方法も提案されている。
【０００５】
【発明が解決しようとする課題】上述したＳｉ基板から
なる半導体チップを半田バンプで回路基板に実装する方
法では、その半導体チップのＡｌ電極パッド上にＳｎ・
Ｐｂ系の半田バンプを直接形成するのは、互いの材質等
が異なるため容易でなく、またリフロー工程において半
田バンプが溶融するとＡｌ電極パッドがその半田バンプ
に溶け込んでしまうため、ウエハの段階で半導体チップ
のＡｌ電極パッドにバリアメタルを付着する必要があ
り、工程が複雑となりコストアップの要因となり、問題
がある。
なる半導体チップを半田バンプで回路基板に実装する方
法では、その半導体チップのＡｌ電極パッド上にＳｎ・
Ｐｂ系の半田バンプを直接形成するのは、互いの材質等
が異なるため容易でなく、またリフロー工程において半
田バンプが溶融するとＡｌ電極パッドがその半田バンプ
に溶け込んでしまうため、ウエハの段階で半導体チップ
のＡｌ電極パッドにバリアメタルを付着する必要があ
り、工程が複雑となりコストアップの要因となり、問題
がある。
【０００６】一方、ＧａＡｓ基板からなる半導体チップ
をＡｕバンプと導電接着剤とで回路基板に実装する方法
では、高周波帯域において、導電接着剤で接着された部
分のインピーダンスが大きいため、伝送損失も大きく動
作不良の要因となり信頼性の面で問題がある。また、Ａ
ｕバンプと導電接着剤に代わる半田バンプで半導体チッ
プを回路基板に実装する方法では、リフロー工程におい
てＡｕ電極パッドが半田バンプの中に溶け込んでしま
い、信頼性に欠け問題がある。
をＡｕバンプと導電接着剤とで回路基板に実装する方法
では、高周波帯域において、導電接着剤で接着された部
分のインピーダンスが大きいため、伝送損失も大きく動
作不良の要因となり信頼性の面で問題がある。また、Ａ
ｕバンプと導電接着剤に代わる半田バンプで半導体チッ
プを回路基板に実装する方法では、リフロー工程におい
てＡｕ電極パッドが半田バンプの中に溶け込んでしま
い、信頼性に欠け問題がある。
【０００７】本発明は、上記事情に鑑み、工程が簡素化
され、伝送損失の低減および信頼性の向上が図られた半
導体チップの実装方法を提供することを目的とする。
され、伝送損失の低減および信頼性の向上が図られた半
導体チップの実装方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成する半導
体チップの実装方法は、半導体チップの導体上に導電性
バンプを形成するとともにその半導体チップが実装され
る回路基板上に導体を形成し、上記導電性バンプが上記
回路基板上の導体に接するように配置することによりそ
の半導体チップをその回路基板に実装する半導体チップ
の実装方法において、上記半導体チップの導体上に金バ
ンプを形成するとともに上記回路基板上に導体を形成
し、上記金バンプもしくは上記回路基板上に形成された
導体の少なくとも一方に金を含有する半田を付着し、上
記半導体チップを上記回路基板に実装することを特徴と
するものである。
体チップの実装方法は、半導体チップの導体上に導電性
バンプを形成するとともにその半導体チップが実装され
る回路基板上に導体を形成し、上記導電性バンプが上記
回路基板上の導体に接するように配置することによりそ
の半導体チップをその回路基板に実装する半導体チップ
の実装方法において、上記半導体チップの導体上に金バ
ンプを形成するとともに上記回路基板上に導体を形成
し、上記金バンプもしくは上記回路基板上に形成された
導体の少なくとも一方に金を含有する半田を付着し、上
記半導体チップを上記回路基板に実装することを特徴と
するものである。
【０００９】
【作用】本発明の半導体チップの実装方法は、先ず半導
体チップの導体上にワイヤボンディング等で金バンプを
形成するため、例えばウエハの段階で半導体チップのＡ
ｌ電極パッドにバリアメタルを付着し、そのバリアメタ
ル上に半田バンプを形成する場合と比較し、バリアメタ
ルを形成する必要がなくなり工程が簡素化される。さら
にウエハをダイシングして個々の半導体チップに切断し
た後でも金バンプを容易に形成できるため、多品種少量
品の生産にも容易に対応できる。
体チップの導体上にワイヤボンディング等で金バンプを
形成するため、例えばウエハの段階で半導体チップのＡ
ｌ電極パッドにバリアメタルを付着し、そのバリアメタ
ル上に半田バンプを形成する場合と比較し、バリアメタ
ルを形成する必要がなくなり工程が簡素化される。さら
にウエハをダイシングして個々の半導体チップに切断し
た後でも金バンプを容易に形成できるため、多品種少量
品の生産にも容易に対応できる。
【００１０】また、半導体チップと回路基板との接続
は、金バンプおよび金を含有する半田で行うため、高周
波帯域における伝送損失も極めて少なく、例えば半導体
チップの金バンプに導電接着剤を塗布して半導体チップ
を回路基板に実装する方法と比較し、導電接着剤で接着
された部分の伝送損失により動作不良の要因となるよう
なこともなく、信頼性が向上する。
は、金バンプおよび金を含有する半田で行うため、高周
波帯域における伝送損失も極めて少なく、例えば半導体
チップの金バンプに導電接着剤を塗布して半導体チップ
を回路基板に実装する方法と比較し、導電接着剤で接着
された部分の伝送損失により動作不良の要因となるよう
なこともなく、信頼性が向上する。
【００１１】さらに、例えば半導体チップのＡｕ電極パ
ッドに半田バンプを形成する場合と比較し、リフロー工
程において、Ａｕ電極パッドが半田バンプの中に溶け込
むようなこともなく、信頼性が向上する。さらに、リフ
ロー工程において、半導体チップと回路基板との接続は
金を含有する半田を溶融して行うため、接続が容易にな
りフラックスも不要となる。このためフラックスを除去
する洗浄工程も不要となる。
ッドに半田バンプを形成する場合と比較し、リフロー工
程において、Ａｕ電極パッドが半田バンプの中に溶け込
むようなこともなく、信頼性が向上する。さらに、リフ
ロー工程において、半導体チップと回路基板との接続は
金を含有する半田を溶融して行うため、接続が容易にな
りフラックスも不要となる。このためフラックスを除去
する洗浄工程も不要となる。
【００１２】
【実施例】以下、本発明の実施例について説明する。図
１は、本発明の半導体チップの実装方法により、半導体
チップ１８が回路基板１９に実装された一例を示す図で
ある。図１に示す半導体チップ１８は、超高周波帯域の
信号を伝送するのに好適なＧａＡｓで形成されたベアチ
ップ１１と、このベアチップ１１上に形成されたＡｕ電
極パッド１２とを有している。このＡｕ電極パッド１２
上にＡｕバンプ１３が形成されている。このＡｕバンプ
１３の先端にＡｕ系半田１４が付着されている。Ａｕ系
半田１４としては、Ａｕ・Ｓｎ（金・錫），Ａｕ・Ｇｅ
（金・ゲルマニウム），Ａｕ・Ｓｂ（金・アンチモ
ン），Ａｕ・Ｓｉ（金・シリコン）等の２種類以上の結
晶の混合物である共晶を用いることが好ましい。
１は、本発明の半導体チップの実装方法により、半導体
チップ１８が回路基板１９に実装された一例を示す図で
ある。図１に示す半導体チップ１８は、超高周波帯域の
信号を伝送するのに好適なＧａＡｓで形成されたベアチ
ップ１１と、このベアチップ１１上に形成されたＡｕ電
極パッド１２とを有している。このＡｕ電極パッド１２
上にＡｕバンプ１３が形成されている。このＡｕバンプ
１３の先端にＡｕ系半田１４が付着されている。Ａｕ系
半田１４としては、Ａｕ・Ｓｎ（金・錫），Ａｕ・Ｇｅ
（金・ゲルマニウム），Ａｕ・Ｓｂ（金・アンチモ
ン），Ａｕ・Ｓｉ（金・シリコン）等の２種類以上の結
晶の混合物である共晶を用いることが好ましい。
【００１３】一方、回路基板１９は、Ａｌ2 Ｏ3 （アル
ミナ）からなるセラミック基板１５と、セラミック基板
１５上に形成された導体パターン１６とを有している。
この導体パターン１６上に、前述したと同様なＡｕ系半
田１４が付着されている。半導体チップ１８と回路基板
１９は、Ａｕバンプ１３およびＡｕ系半田１４で接続さ
れているため、高周波帯域においてもそのインピーダン
スは低く、このため伝送損失も小さく安定した動作特性
を有する伝送路が構成され、信頼性が向上する。
ミナ）からなるセラミック基板１５と、セラミック基板
１５上に形成された導体パターン１６とを有している。
この導体パターン１６上に、前述したと同様なＡｕ系半
田１４が付着されている。半導体チップ１８と回路基板
１９は、Ａｕバンプ１３およびＡｕ系半田１４で接続さ
れているため、高周波帯域においてもそのインピーダン
スは低く、このため伝送損失も小さく安定した動作特性
を有する伝送路が構成され、信頼性が向上する。
【００１４】図２は、本発明の一実施例の半導体チップ
の実装の過程を示す図である。先ず、図２（ａ）に示す
ように、ＧａＡｓで形成されたベアチップ１１上にＡｕ
電極パッド１２を形成し、半導体チップ１８を製造し
た。次に、ワイヤーボンディングを利用し、その第１ボ
ンディングにおいて、Ａｕ電極パッド１２上にＡｕ球体
（図示せず）をボンディングし、その上部から延出して
いるワイヤを切断し、その切り口を平坦化して、図２
（ｂ）に示すようなＡｕバンプ１３を形成した。また、
このようなワイヤーボンディングを利用する方法に代え
て、転写する方法でＡｕ電極パッド１２上にＡｕバンプ
１３を形成してもよい。これらの方法は、ウエハをダイ
シングして、個々に切断された半導体チップ１８それぞ
れに対してＡｕバンプ１３を形成することができる方法
である。このため多品種少量生産に容易に対応できる。
の実装の過程を示す図である。先ず、図２（ａ）に示す
ように、ＧａＡｓで形成されたベアチップ１１上にＡｕ
電極パッド１２を形成し、半導体チップ１８を製造し
た。次に、ワイヤーボンディングを利用し、その第１ボ
ンディングにおいて、Ａｕ電極パッド１２上にＡｕ球体
（図示せず）をボンディングし、その上部から延出して
いるワイヤを切断し、その切り口を平坦化して、図２
（ｂ）に示すようなＡｕバンプ１３を形成した。また、
このようなワイヤーボンディングを利用する方法に代え
て、転写する方法でＡｕ電極パッド１２上にＡｕバンプ
１３を形成してもよい。これらの方法は、ウエハをダイ
シングして、個々に切断された半導体チップ１８それぞ
れに対してＡｕバンプ１３を形成することができる方法
である。このため多品種少量生産に容易に対応できる。
【００１５】一方、大量生産の場合には、半導体チップ
が多数個取りに配列されている、ダイシングする前のウ
エハレベルの段階で、前述した方法で半導体チップ１８
にＡｕバンプ１３を形成すればよく、また薄膜法，メッ
キ法等を使用して半導体チップ１８にＡｕバンプ１３を
形成してもよい。次に、Ａｕ・ＳｎからなるＡｕ系半田
を半田槽に溶かしておき、図２（ｃ）に示すように、Ａ
ｕバンプ１３が形成された半導体チップ１８を反転し、
Ａｕバンプ１３に付着させたい高さと同じ深さになるよ
うにその半田槽にＡｕバンプ１３を浸し、Ａｕバンプ１
３の先端にＡｕ系半田１４を付着した。またこの方法と
は別に、例えばＡｕ系半田からなるボンディングワイヤ
を利用して、Ａｕバンプ１３にワイヤボンディングし
て、Ａｕ系半田１４を付着してもよい。
が多数個取りに配列されている、ダイシングする前のウ
エハレベルの段階で、前述した方法で半導体チップ１８
にＡｕバンプ１３を形成すればよく、また薄膜法，メッ
キ法等を使用して半導体チップ１８にＡｕバンプ１３を
形成してもよい。次に、Ａｕ・ＳｎからなるＡｕ系半田
を半田槽に溶かしておき、図２（ｃ）に示すように、Ａ
ｕバンプ１３が形成された半導体チップ１８を反転し、
Ａｕバンプ１３に付着させたい高さと同じ深さになるよ
うにその半田槽にＡｕバンプ１３を浸し、Ａｕバンプ１
３の先端にＡｕ系半田１４を付着した。またこの方法と
は別に、例えばＡｕ系半田からなるボンディングワイヤ
を利用して、Ａｕバンプ１３にワイヤボンディングし
て、Ａｕ系半田１４を付着してもよい。
【００１６】一方、図２（ｄ）に示すように、Ａｌ2 Ｏ
3 （アルミナ）からなるセラミック基板１５上に、薄膜
技術により、その表面にＡｕからなる導体パターン１６
を形成して回路基板１９を製造した。次に、図２（ｅ）
に示すように、導体パターン１６の上にＡｕ系半田１４
を施した。ここではＡｕ・ＳｎからなるＡｕ系半田１４
のふん流（ウェーブ）に通し、導体パターン１６のＡｕ
表面をＡｕ系半田１４でコーティングした。この方法に
代えて、厚膜印刷し、その後リフローして導体パターン
１６のＡｕ表面をＡｕ系半田１４でコーティングしても
よく、さらに薄膜技術やメッキにより導体パターン１６
のＡｕ表面をＡｕ系半田１４でコーティングしてもよ
い。
3 （アルミナ）からなるセラミック基板１５上に、薄膜
技術により、その表面にＡｕからなる導体パターン１６
を形成して回路基板１９を製造した。次に、図２（ｅ）
に示すように、導体パターン１６の上にＡｕ系半田１４
を施した。ここではＡｕ・ＳｎからなるＡｕ系半田１４
のふん流（ウェーブ）に通し、導体パターン１６のＡｕ
表面をＡｕ系半田１４でコーティングした。この方法に
代えて、厚膜印刷し、その後リフローして導体パターン
１６のＡｕ表面をＡｕ系半田１４でコーティングしても
よく、さらに薄膜技術やメッキにより導体パターン１６
のＡｕ表面をＡｕ系半田１４でコーティングしてもよ
い。
【００１７】次に図２（ｆ）において、半導体チップ１
８を樹脂接着剤１７で回路基板１９の所望の位置に仮止
めし、さらにこの樹脂接着剤１７を硬化した。この樹脂
接着剤１７には、エポキシ、ポリイミド、シリコン等を
利用することができる。次に、半導体チップ１８と回路
基板１９の接続部分をリフローし、Ａｕバンプ１３に付
着したＡｕ系半田１４と導体パターン１６のＡｕ系半田
１４とを溶融して接続し、図２（ｇ）に示すように半導
体チップ１８を回路基板１９に実装した。
８を樹脂接着剤１７で回路基板１９の所望の位置に仮止
めし、さらにこの樹脂接着剤１７を硬化した。この樹脂
接着剤１７には、エポキシ、ポリイミド、シリコン等を
利用することができる。次に、半導体チップ１８と回路
基板１９の接続部分をリフローし、Ａｕバンプ１３に付
着したＡｕ系半田１４と導体パターン１６のＡｕ系半田
１４とを溶融して接続し、図２（ｇ）に示すように半導
体チップ１８を回路基板１９に実装した。
【００１８】このように簡素化された工程で、半導体チ
ップ１８を回路基板１９に実装することができ、またそ
の接続部分は伝送損失が低減され信頼性も向上した。ま
た、本実施例の方法は、半導体チップ１８のＡｕバンプ
１３を回路基板１９上の導体パターン１６に形成された
Ａｕ系半田１４に接するように配置しリフローして、半
導体チップ１８を回路基板１９に実装する方法のため、
例えばＧａＡｓ基板からなり、その表面がエアブリッジ
と呼ばれる構造を有する超高周波のＭＭＩＣ（Ｍｏｎｏ
ｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔ
ｅｄＣｉｒｃｕｉｔ）を回路基板に実装する場合でも、
一般に利用されているダイボンディング用ピックアップ
ツールで、ＭＭＩＣの裏面を直接吸引して回路基板に実
装すればよく、例えば、その表面を傷付けないように、
ピンセットでそのＭＭＩＣの横をつまんで実装する方法
や、ＭＭＩＣのチップサイズの寸法毎に製作されたツー
ルを用意し、このツールでそのＭＭＩＣの角に接触させ
吸収して実装する方法を採用する必要はなく、容易に実
装することができる。
ップ１８を回路基板１９に実装することができ、またそ
の接続部分は伝送損失が低減され信頼性も向上した。ま
た、本実施例の方法は、半導体チップ１８のＡｕバンプ
１３を回路基板１９上の導体パターン１６に形成された
Ａｕ系半田１４に接するように配置しリフローして、半
導体チップ１８を回路基板１９に実装する方法のため、
例えばＧａＡｓ基板からなり、その表面がエアブリッジ
と呼ばれる構造を有する超高周波のＭＭＩＣ（Ｍｏｎｏ
ｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔ
ｅｄＣｉｒｃｕｉｔ）を回路基板に実装する場合でも、
一般に利用されているダイボンディング用ピックアップ
ツールで、ＭＭＩＣの裏面を直接吸引して回路基板に実
装すればよく、例えば、その表面を傷付けないように、
ピンセットでそのＭＭＩＣの横をつまんで実装する方法
や、ＭＭＩＣのチップサイズの寸法毎に製作されたツー
ルを用意し、このツールでそのＭＭＩＣの角に接触させ
吸収して実装する方法を採用する必要はなく、容易に実
装することができる。
【００１９】また、エアブリッジ部は、ＧａＡｓ基板面
より数μｍの高さであるので、その基板面より１０μｍ
以上の高さのバンプを形成し、ＭＭＩＣを逆さにしてこ
のバンプで回路基板に実装すると、回路基板に対してエ
アブリッジ部が保護される。尚、本実施例においては、
Ａｕバンプ１３と回路基板１９の導体パターン１６との
双方にＡｕ系半田１４を付着して接続したが、これに限
られるものではなく、Ａｕバンプ１３もしくは回路基板
１９の導体パターン１６いずれか一方にＡｕ系半田１４
を付着して接続してもよい。また、樹脂接着剤１７も必
要に応じ利用したり省略したりしてもよい。
より数μｍの高さであるので、その基板面より１０μｍ
以上の高さのバンプを形成し、ＭＭＩＣを逆さにしてこ
のバンプで回路基板に実装すると、回路基板に対してエ
アブリッジ部が保護される。尚、本実施例においては、
Ａｕバンプ１３と回路基板１９の導体パターン１６との
双方にＡｕ系半田１４を付着して接続したが、これに限
られるものではなく、Ａｕバンプ１３もしくは回路基板
１９の導体パターン１６いずれか一方にＡｕ系半田１４
を付着して接続してもよい。また、樹脂接着剤１７も必
要に応じ利用したり省略したりしてもよい。
【００２０】
【発明の効果】以上説明したように、本発明の半導体チ
ップの実装方法は、半導体チップの導体上に金バンプを
形成し、その金バンプもしくは回路基板の導体の少なく
とも一方に金を含有する半田を付着して半導体チップを
回路基板に実装する方法であるため、 （１）バリアメタルを形成する工程が不要となり、また
大量生産および多品種少量生産の双方に容易に対応でき
る。 （２）高周波帯域における伝送損失が極めて少なく信頼
性が向上する。 （３）リフロー工程において、容易に接続されフラック
スも不要であり、従って洗浄工程が不要となる。 （４）ＭＭＩＣを回路基板に実装する際に、従来から利
用されているピックアップツールを用いて容易に実装す
ることができる。
ップの実装方法は、半導体チップの導体上に金バンプを
形成し、その金バンプもしくは回路基板の導体の少なく
とも一方に金を含有する半田を付着して半導体チップを
回路基板に実装する方法であるため、 （１）バリアメタルを形成する工程が不要となり、また
大量生産および多品種少量生産の双方に容易に対応でき
る。 （２）高周波帯域における伝送損失が極めて少なく信頼
性が向上する。 （３）リフロー工程において、容易に接続されフラック
スも不要であり、従って洗浄工程が不要となる。 （４）ＭＭＩＣを回路基板に実装する際に、従来から利
用されているピックアップツールを用いて容易に実装す
ることができる。
【図１】本発明の半導体チップの実装方法により、半導
体チップが回路基板に実装された状態の一例を示す図で
ある。
体チップが回路基板に実装された状態の一例を示す図で
ある。
【図２】本発明の一実施例の半導体チップの実装の過程
を示す図である。
を示す図である。
１１ ベアチップ １２ Ａｕ電極パッド １３ Ａｕバンプ １４ Ａｕ系半田 １５ セラミック基板 １６ 導体パターン １７ 樹脂接着剤 １８ 半導体チップ １９ 回路基板
Claims (1)
- 【請求項１】 半導体チップの導体上に導電性バンプを
形成するとともに該半導体チップが実装される回路基板
上に導体を形成し、前記導電性バンプが前記回路基板上
の導体に接するように配置することにより該半導体チッ
プを該回路基板に実装する半導体チップの実装方法にお
いて、 前記半導体チップの導体上に金バンプを形成するととも
に前記回路基板上に導体を形成し、 前記金バンプもしくは前記回路基板上に形成された導体
の少なくとも一方に金を含有する半田を付着し、 前記半導体チップを前記回路基板に実装することを特徴
とする半導体チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21361594A JPH0878475A (ja) | 1994-09-07 | 1994-09-07 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21361594A JPH0878475A (ja) | 1994-09-07 | 1994-09-07 | 半導体チップの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0878475A true JPH0878475A (ja) | 1996-03-22 |
Family
ID=16642115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21361594A Withdrawn JPH0878475A (ja) | 1994-09-07 | 1994-09-07 | 半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0878475A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6207550B1 (en) | 1997-07-02 | 2001-03-27 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating bump electrodes with a leveling step for uniform heights |
| JP2010161252A (ja) * | 2009-01-09 | 2010-07-22 | Fujitsu Ltd | 半導体装置およびその製造方法 |
-
1994
- 1994-09-07 JP JP21361594A patent/JPH0878475A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6207550B1 (en) | 1997-07-02 | 2001-03-27 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating bump electrodes with a leveling step for uniform heights |
| JP2010161252A (ja) * | 2009-01-09 | 2010-07-22 | Fujitsu Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4750666A (en) | Method of fabricating gold bumps on IC's and power chips | |
| US6476503B1 (en) | Semiconductor device having columnar electrode and method of manufacturing same | |
| US6163463A (en) | Integrated circuit chip to substrate interconnection | |
| KR20040004761A (ko) | 웨이퍼 단계에서 집적 회로를 형성하는 방법 | |
| JPH0567647A (ja) | 半導体チツプのフリツプチツプ接合方法 | |
| JP2001060645A (ja) | 半導体ダイスの基板への取付用介在物 | |
| KR100592121B1 (ko) | 플립 칩 조립을 위한 무세정 플럭스 | |
| US6781065B1 (en) | Solder-coated articles useful for substrate attachment | |
| JPH07221262A (ja) | 半導体モジュール | |
| JP2003086626A (ja) | 電子部品、その製造方法、電子部品の実装体および実装方法 | |
| JPH0878475A (ja) | 半導体チップの実装方法 | |
| JPH0371649A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JPH11168116A (ja) | 半導体チップ用電極バンプ | |
| JP2001044307A (ja) | 半導体装置およびその製造方法 | |
| JPS6290957A (ja) | 半導体装置の製造方法 | |
| JPH0645402A (ja) | 配線基板の接続方法及び配線基板 | |
| JP2713879B2 (ja) | 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ | |
| JPH09260441A (ja) | 半導体装置 | |
| KR970067785A (ko) | 반도체패키지의 제조방법 및 구조 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JPH11204573A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH04127547A (ja) | Ｌｓｉ実装構造体 | |
| JP4203193B2 (ja) | 半導体素子の実装方法 | |
| JPH039620B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011120 |