JP2940269B2 - 集積回路素子の接続方法 - Google Patents

集積回路素子の接続方法

Info

Publication number
JP2940269B2
JP2940269B2 JP34233891A JP34233891A JP2940269B2 JP 2940269 B2 JP2940269 B2 JP 2940269B2 JP 34233891 A JP34233891 A JP 34233891A JP 34233891 A JP34233891 A JP 34233891A JP 2940269 B2 JP2940269 B2 JP 2940269B2
Authority
JP
Japan
Prior art keywords
integrated circuit
electrode
circuit element
resin
metal bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP34233891A
Other languages
English (en)
Other versions
JPH0536761A (ja
Inventor
孝二 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPH0536761A publication Critical patent/JPH0536761A/ja
Application granted granted Critical
Publication of JP2940269B2 publication Critical patent/JP2940269B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＬＳＩ等の微細な電極
と実装基板上に設けた電極との接続方法に関するもので
ある。
【０００２】
【従来の技術】従来、この種の電気接続用異方性導電材
料としては、高分子材料の表面に導電性を有する金属薄
層が形成された導電粒子を含む接着剤組成物が用いられ
ており、接続としては、１８０〜２００℃で２０〜３０
ｋｇ／ｃｍ2程度の熱圧着方法が用いられていた。
【０００３】従来の実装方法を以下に説明すると、図４
は、従来のＬＳＩチップの接続方法を工程順に示す基板
の断面図である。このＬＳＩチップの接続は次のとおり
である。すなわち、図４（ａ）に示すように、電極パッ
ド２上に金属バンプ５１が形成されたＬＳＩチップ１
と、この金属バンプ５１に対応して形成された電極端子
４を有する基板３とを導電性粒子１１を分散させて含有
している熱接着樹脂１０を介して向き合わせる。次に、
図４（ｂ）に示すように、ＬＳＩチップ１を基板３とに
押し付け、加熱することにより、熱接着樹脂１０を軟化
させ、電極パッド２と電極端子４とを導電性粒子１１に
より、接続することによって行われる。また、この接続
には、金属バンプ５１を用いずに、電極パッド２と電極
端子４の間のみで、導電性粒子１１を介して行われる場
合もある。
【０００４】
【発明が解決しようとする課題】上述した従来の接続実
装方法では、電極パッド２と電極端子４間を電気的に接
続している導電性粒子１１の数量が多くなると、隣合う
電極パッド、あるいは電極端子間でショートあるいは電
流リークが発生する。これを避けるために導電性粒子１
１の数量を少なくすると、接続抵抗が増大すると共にば
らつくという問題も発生していた。
【０００５】また甚だしい場合には、電気的にオープン
になる接続箇所が発生していた。さらに、最近の接続寸
法の高精細化に伴って、この傾向はますます著しくなっ
ている。また、ＬＳＩチップと基板が厳密に平行なまま
押し付けることは極めて難しく、各々の電極端子間のギ
ャップにばらつきが発生し、各電極端子間の導電粒子の
数量にばらつきが生じ、結果として接続が不安定になる
という問題があった。これらの現象は、デバイスの動作
不良を引き起こす重大な欠点となっている。
【０００６】本発明の目的は、再現性が良く、安定で、
しかも高精細化が可能なＬＳＩチップの接続方法を提供
することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明による集積回路素子の接続方法においては、
集積回路素子に形成された電極パッドと該電極パッドに
対応して基板に形成された電極端子とを金属バンプを介
して接続する集積回路素子の接続方法であって、前記電
極パッドあるいは、前記電極端子の少なくとも一方に、
弾性変形可能な金属バンプを形成する工程と、前記集積
回路素子側あるいは、基板側表面の少なくとも一方に、
活性エネルギー線により硬化性を有する樹脂を塗布後、
乾燥する工程と、前記集積回路素子あるいは、基板表面
の接着剤樹脂をリソグラフィー及び現像により、金属バ
ンプを含む電極パッド部分あるいは、金属バンプを含む
電極端子部分の樹脂を除去する工程と、前記電極パッド
と電極端子とを向き合わせ、前記回路素子と基板間を圧
着することにより、金属バンプを弾性変形させ、該金属
バンプと対向する電極パッドあるいは電極端子を密着さ
せた後、熱圧着して接着固定する工程とを含むものであ
る。
【０００８】また、前記活性エネルギー線により硬化性
を有する樹脂は、同時に熱硬化性をも有するものであ
る。
【０００９】
【作用】電極パッドあるいは、電極端子に弾性変形可能
なソフトメタルバンプを形成して直接密着させるため、
接続が確実となり、接続抵抗の変動分は小さい。
【００１０】本発明に係わる活性エネルギー線により硬
化する樹脂としては、アクリレート系，エポキシアクリ
レート系，ポリイミド系等の樹脂が用いられる。
【００１１】アクリレート系，エポキシアクリレート系
樹脂は、バインダー，モノマー類，光反応開始剤，添加
剤等の組成からなっているものを用いることができる。
【００１２】バインダーは、ポリアクリル酸エステル，
ポリメタクリル酸エステルなどの樹脂が、アクリル酸，
メタクリル酸，マレイン酸などの不飽和酸と共重合し、
合成される。高分子バインダー樹脂中にカルボキシル基
を有しているものは、アルカリ成分である炭酸ソーダな
どの水溶液に溶解するため、アルカリ現像が可能であ
る。
【００１３】ポリメチルメタクリレート系共重合物のよ
うにカルボキシル基のようなアルカリ反応基を有してい
ない場合には、溶剤にて現像を行うことができる。より
強固な硬化膜を得るために、エポキシ反応系とアクリレ
ート反応系を合わせ持つ系も用いられる。
【００１４】エポキシ系としては、フェノールノボラッ
ク，クレゾールノボラック，ビスフェノールＡなどが使
用される。
【００１５】アクリレート系としては、フェノールノボ
ラックエポキシアクリレートなどのアクリル変性エポキ
シオリゴマー類が使用される。
【００１６】モノマー類は、重合に関与し、全体のクロ
スリンク程度、硬化物性，剥離性に大きく影響する。全
体の物性バランスをとるために、単官能から多官能の組
み合わせで使用させる。単官能性モノマーとしては、た
とえば、ヒドロキシメタアクリレートなどが挙げられ、
多官能性モノマーとしては、トリメチロールプロパント
リアクリレートなどが代表的である。
【００１７】光反応開始剤は、モノマーの光反応に関与
する必須成分である。水素引き抜き反応，ラジカル開裂
反応などの開始剤自身の物性により重合が開始される。
水素引き抜き型の代表物質は、ベンゾフェノンである。
ラジカル開裂型の例として、ベンジルジメチルケタール
が挙げられる。更に、チオキサントン系の光反応開始剤
も用いられる。
【００１８】ポリイミド系樹脂としては、感光性ポリイ
ミドを用いることができる。感光性ポリイミドには、前
駆体に感光基がエステル結合により付与されているエス
テルタイプとイオン状態で付与されているイオン結合タ
イプが知られている。
【００１９】エステルタイプとしては、例えば、通常の
ポリイミドと同じポリアミック酸二無水物に感光基を持
った２−ヒドロキシエチルメタクノリートを反応させて
エステル化し、更に、塩化チオニルで酸クロライドにし
た後、ジアミンを反応させて、ポリアミック酸のメタク
リル酸エステルとしたもの、即ち感光基のエチルメタク
リレートがポリアミック酸にエステル結合を介して共有
結合した形のものが用いられる。
【００２０】イオン結合タイプとしては、例えば、感光
基を持った３級アミンとカルボキシル基を有したポリア
ミック酸が溶解したものが知られている。このタイプ
は、露光により、３級アミンがポリアミック酸中のカル
ボキシル基とイオン反応してアンモニウム塩を形成し、
この部分に溶解度が低下することによりパターンが形成
されることになる。
【００２１】これら樹脂の使用により、再現性が良く、
安定で、接続信頼性が高く、しかも高精細化が可能なＬ
ＳＩチップの接続方法を提供するものである。
【００２２】
【実施例】以下、本発明について、図面を参照して説明
する。図１，図２は、本発明の一実施例としてＬＳＩチ
ップの接続方法を工程順に示す断面図である。図１は工
程の前段、図２は工程の後段を示している。まず図１に
ついて、（ａ）に示すように、集積回路１（以下、ＬＳ
Ｉチップという）の表面には、例えば、Ａｕ／Ｃｒ／Ａ
ｒの３層金属膜（それぞれの膜厚は、１．０μｍ，０．
０５μｍ，０．５μｍ）、あるいはＡｕ／ＴｉＮ／Ａｌ
の３層金属膜（それぞれの膜厚は、０．８μｍ，０．０
８μｍ，０．２μｍ）で構成された電極パッド２が形成
され、一方基板３には、電極パッド２に対応して電極端
子４が形成されている。
【００２３】本発明においては、電極パッド２上に弾性
変形可能な金属バンプ５（以下ソフトメタルバンプ）を
一体的に形成する。このソフトメタルバンプの成分とし
ては、Ｉｎ（インジウム）金属を用いるが、塑性変形量
をコントロールする必要がある場合には、インジウムと
鉛等との合金を用いてもよい。
【００２４】次に（ｂ）に示すように、基板３上に光熱
硬化性を有する樹脂６をスピンナー等で均一に塗布後、
乾燥する。光熱硬化性を有する樹脂としては、例えば、
エポキシアクリレート系でネガ型の東京応化工業製フォ
トソルダーレジストＯＰＳＲ（商品名）がある。また高
温タイプとして、ポリイミド系でネガ型エステルタイプ
である旭化成工業（株）製「パイメル」（商品名）を用
いた。
【００２５】次に、図２中、（ｃ）に示すように、フォ
トリソグラフィーによりフォトマスクを通して紫外線８
露光を行う。このとき、電極端子４上の樹脂層６を遮光
して露光を行う。次に、（ｄ）に示すように、現像液９
にて現像を行い、電極端子４上の樹脂層を除去してマス
クパターンを作成する。
【００２６】次に図３に示すように、ソフトメタルバン
プ５と電極端子４とを向き合わせ、ＬＳＩチップ１を基
板３上に乗せ、ソフトメタルバンプ５と電極端子４とを
よく密着させる。さらに、１０ｋｇ／ｃｍ2程度荷重を
加えてＬＳＩチップ１を圧下し、エポキシアクリレート
タイプでは、１５０℃程度で、ポリイミドタイプでは２
５０℃程度に加熱する。これらによって、ソフトメタル
バンプ５を弾性変形させ、その反発力によりソフトメタ
ルバンプ５と電極端子４とを密着させる。
【００２７】さらに、軟化した樹脂を温度低下させるこ
とにより、ＬＳＩチップ１と基板３とを接着固定すると
共にソフトメタルバンプ接合部分の固定を行い、図示の
素子を完成する。なお、光軟化性を有する樹脂を、ＬＳ
Ｉチップ１側から塗布し、以下、工程順に従って接続を
行ってもよい。
【００２８】
【発明の効果】以上説明したように、本発明のＬＳＩチ
ップの接続方法によれば、従来のように接着剤樹脂中に
導電粒子を分散した方法でないので、高精細化接続が確
実に、容易に信頼性よく実施できるという極めて顕著な
効果が得られる。また、金属バンプをＬＳＩチップの電
極パッドあるいは基板の電極端子に直接密着させるた
め、接続が確実に行われると同時に、その接続抵抗の変
動分を小さくすることもできる。
【図面の簡単な説明】
【図１】本発明に係わるＬＳＩの接続方法の前段工程を
示す断面図である。
【図２】本発明に係わるＬＳＩの接続方法の後段工程を
示す断面図である。
【図３】本発明方法によって得られた素子の断面図であ
る。
【図４】従来のＬＳＩチップの接続方法を工程順に示す
断面図である。
【符号の説明】
１ ＬＳＩチップ ２ 電極パッド ３ 基板 ４ 電極端子 ５ 弾性変形可能な金属バンプ ６ 光熱硬化性を有する樹脂 ７ フォトマスク ８ 紫外線 ９ 現像液 １０ 熱接着樹脂 １１ 導電性粒子 ５１ 金属バンプ

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 集積回路素子に形成された電極パッドと
    該電極パッドに対応して基板に形成された電極端子とを
    金属バンプを介して接続する集積回路素子の接続方法で
    あって、 前記電極パッドあるいは、前記電極端子の少なくとも一
    方に、弾性変形可能な金属バンプを形成する工程と、 前記集積回路素子側あるいは、基板側表面の少なくとも
    一方に、活性エネルギー線により硬化性を有する樹脂を
    塗布後、乾燥する工程と、 前記集積回路素子あるいは、基板表面の接着剤樹脂をリ
    ソグラフィー及び現像により、金属バンプを含む電極パ
    ッド部分あるいは、金属バンプを含む電極端子部分の樹
    脂を除去する工程と、 前記電極パッドと電極端子とを向き合わせ、前記回路素
    子と基板間を圧着することにより、金属バンプを弾性変
    形させ、該金属バンプと対向する電極パッドあるいは電
    極端子を密着させた後、熱圧着して接着固定する工程と
    を含むことを特徴とする集積回路素子の接続方法。
  2. 【請求項２】 前記活性エネルギー線により硬化性を有
    する樹脂は、同時に熱硬化性をも有するものであること
    を特徴とする請求項１に記載の集積回路素子の接続方
    法。
JP34233891A 1990-12-26 1991-11-30 集積回路素子の接続方法 Expired - Lifetime JP2940269B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP41428990 1990-12-26
JP2-414289 1990-12-26

Publications (2)

Publication Number Publication Date
JPH0536761A JPH0536761A (ja) 1993-02-12
JP2940269B2 true JP2940269B2 (ja) 1999-08-25

Family

ID=18522784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34233891A Expired - Lifetime JP2940269B2 (ja) 1990-12-26 1991-11-30 集積回路素子の接続方法

Country Status (4)

Country Link
US (1) US5384952A (ja)
EP (1) EP0493131B1 (ja)
JP (1) JP2940269B2 (ja)
DE (1) DE69125128T2 (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5819406A (en) * 1990-08-29 1998-10-13 Canon Kabushiki Kaisha Method for forming an electrical circuit member
US5318651A (en) * 1991-11-27 1994-06-07 Nec Corporation Method of bonding circuit boards
DE4225138A1 (de) * 1992-07-30 1994-02-03 Daimler Benz Ag Multichipmodul und Verfahren zu dessen Herstellung
JP3083416B2 (ja) * 1992-11-06 2000-09-04 進工業株式会社 ディレイライン素子およびその製造方法
US5766670A (en) * 1993-11-17 1998-06-16 Ibm Via fill compositions for direct attach of devices and methods for applying same
DE69426347T2 (de) * 1993-09-29 2001-05-17 Matsushita Electric Ind Co Ltd Verfahren zum Montieren einer Halbleiteranordnung auf einer Schaltungsplatte und eine Schaltungsplatte mit einer Halbleiteranordnung darauf
US5579573A (en) * 1994-10-11 1996-12-03 Ford Motor Company Method for fabricating an undercoated chip electrically interconnected to a substrate
US5773195A (en) * 1994-12-01 1998-06-30 International Business Machines Corporation Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap
US5705855A (en) * 1995-01-13 1998-01-06 Motorola, Inc. Integrated circuit for directly attaching to a glass substrate and method for manufacturing the same
DE19518659A1 (de) * 1995-05-20 1996-11-21 Bosch Gmbh Robert Verfahren zum Verbinden eines elektrischen Anschlußes eines unverpackten IC-Bauelements mit einer Leiterbahn auf einem Substrat
CA2156941A1 (en) * 1995-08-21 1997-02-22 Jonathan H. Orchard-Webb Method of making electrical connections to integrated circuit
JPH09148731A (ja) * 1995-11-17 1997-06-06 Fujitsu Ltd 配線基板間の接続構造の製造方法
US5829124A (en) * 1995-12-29 1998-11-03 International Business Machines Corporation Method for forming metallized patterns on the top surface of a printed circuit board
US6148512A (en) * 1996-04-22 2000-11-21 Motorola, Inc. Method for attaching an electronic device
JP3610999B2 (ja) 1996-06-07 2005-01-19 松下電器産業株式会社 半導体素子の実装方法
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
US5729896A (en) * 1996-10-31 1998-03-24 International Business Machines Corporation Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder
US6025618A (en) * 1996-11-12 2000-02-15 Chen; Zhi Quan Two-parts ferroelectric RAM
US5848466A (en) * 1996-11-19 1998-12-15 Motorola, Inc. Method for forming a microelectronic assembly
EP0954208A4 (en) * 1996-12-27 2002-09-11 Matsushita Electric Ind Co Ltd METHOD AND DEVICE FOR FIXING AN ELECTRONIC COMPONENT ON A CIRCUIT BOARD
DE19702186C2 (de) * 1997-01-23 2002-06-27 Fraunhofer Ges Forschung Verfahren zur Gehäusung von integrierten Schaltkreisen
US6237218B1 (en) 1997-01-29 2001-05-29 Kabushiki Kaisha Toshiba Method and apparatus for manufacturing multilayered wiring board and multi-layered wiring board
US5786238A (en) * 1997-02-13 1998-07-28 Generyal Dynamics Information Systems, Inc. Laminated multilayer substrates
JP3094948B2 (ja) * 1997-05-26 2000-10-03 日本電気株式会社 半導体素子搭載用回路基板とその半導体素子との接続方法
DE69835747T2 (de) * 1997-06-26 2007-09-13 Hitachi Chemical Co., Ltd. Substrat zur montage von halbleiterchips
JPH1126631A (ja) * 1997-07-02 1999-01-29 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
US5953816A (en) * 1997-07-16 1999-09-21 General Dynamics Information Systems, Inc. Process of making interposers for land grip arrays
DE1025587T1 (de) * 1997-07-21 2001-02-08 Aguila Technologies Inc Halbleiter-flipchippackung und herstellungsverfahren dafür
JP3097644B2 (ja) 1998-01-06 2000-10-10 日本電気株式会社 半導体装置接続構造及び接続方法
JP3381601B2 (ja) * 1998-01-26 2003-03-04 松下電器産業株式会社 バンプ付電子部品の実装方法
JP3625646B2 (ja) * 1998-03-23 2005-03-02 東レエンジニアリング株式会社 フリップチップ実装方法
JP3451987B2 (ja) 1998-07-01 2003-09-29 日本電気株式会社 機能素子及び機能素子搭載用基板並びにそれらの接続方法
US6189208B1 (en) 1998-09-11 2001-02-20 Polymer Flip Chip Corp. Flip chip mounting technique
US6326555B1 (en) 1999-02-26 2001-12-04 Fujitsu Limited Method and structure of z-connected laminated substrate for high density electronic packaging
US6410415B1 (en) 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
US6271107B1 (en) 1999-03-31 2001-08-07 Fujitsu Limited Semiconductor with polymeric layer
JP3539315B2 (ja) * 1999-06-22 2004-07-07 株式会社村田製作所 電子デバイス素子の実装方法、および弾性表面波装置の製造方法
EP1087435A1 (en) * 1999-09-23 2001-03-28 Ming-Tung Shen Electro-optic device and method for manufacturing the same
US20030009876A1 (en) * 2000-01-14 2003-01-16 Akira Yamauchi Method and device for chip mounting
JP4322402B2 (ja) 2000-06-22 2009-09-02 大日本印刷株式会社 プリント配線基板及びその製造方法
DE10143790B4 (de) * 2001-09-06 2007-08-02 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterchip
US7059048B2 (en) * 2002-06-07 2006-06-13 Intel Corporation Wafer-level underfill process making use of sacrificial contact pad protective material
TWI230989B (en) * 2004-05-05 2005-04-11 Megic Corp Chip bonding method
US7487930B2 (en) * 2004-07-08 2009-02-10 The Stanley Works Lubricating system for metal-demolition shears
JP4179312B2 (ja) * 2004-09-15 2008-11-12 セイコーエプソン株式会社 半導体装置の実装方法、半導体装置
KR100609334B1 (ko) * 2005-06-13 2006-08-08 삼성전자주식회사 감광성 폴리머가 갭필된 적층 회로부재 및 그의 제조 방법
KR100928927B1 (ko) * 2005-06-20 2009-11-30 엘지디스플레이 주식회사 배향막 형성장비 및 이를 이용한 배향막 형성방법
US20070026575A1 (en) * 2005-06-24 2007-02-01 Subramanian Sankara J No flow underfill device and method
JP5064768B2 (ja) * 2006-11-22 2012-10-31 新光電気工業株式会社 電子部品および電子部品の製造方法
JP2008218552A (ja) * 2007-03-01 2008-09-18 Nec Corp 電子部品の実装基板および実装方法
WO2009007932A2 (en) * 2007-07-12 2009-01-15 Nxp B.V. Integrated circuits on a wafer and method of producing integrated circuits
DE102012103430B4 (de) * 2012-04-19 2015-10-22 Ev Group E. Thallner Gmbh Verfahren zum Heften von Chips auf ein Substrat
CN110299295B (zh) * 2019-06-03 2021-08-17 苏州通富超威半导体有限公司 半导体键合封装方法
CN110364445A (zh) * 2019-06-03 2019-10-22 苏州通富超威半导体有限公司 半导体键合封装方法
CN112185988B (zh) * 2019-06-17 2022-12-06 成都辰显光电有限公司 显示面板及显示面板的制备方法
CN110783254B (zh) * 2019-11-08 2022-10-04 京东方科技集团股份有限公司 一种芯片转移方法及半导体器件
WO2021179185A1 (zh) * 2020-03-10 2021-09-16 华为技术有限公司 芯片堆叠结构、制作方法及电子设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654752A (en) * 1984-12-04 1987-03-31 Kyle James C Terminal assembly and method of making terminal assembly
US4667401A (en) * 1985-11-26 1987-05-26 Clements James R Method of making an electronic device using an uniaxial conductive adhesive
DE3785720T2 (de) * 1986-09-25 1993-08-12 Toshiba Kawasaki Kk Verfahren zum herstellen eines filmtraegers.
US4749120A (en) * 1986-12-18 1988-06-07 Matsushita Electric Industrial Co., Ltd. Method of connecting a semiconductor device to a wiring board
JPH01129431A (ja) * 1987-11-16 1989-05-22 Sharp Corp 半導体チップ実装方式
JP2596960B2 (ja) * 1988-03-07 1997-04-02 シャープ株式会社 接続構造
US5068714A (en) * 1989-04-05 1991-11-26 Robert Bosch Gmbh Method of electrically and mechanically connecting a semiconductor to a substrate using an electrically conductive tacky adhesive and the device so made
US4928387A (en) * 1989-09-07 1990-05-29 Rockwell International Corp. Temporary soldering aid for manufacture of printed wiring assemblies
US5086558A (en) * 1990-09-13 1992-02-11 International Business Machines Corporation Direct attachment of semiconductor chips to a substrate with a substrate with a thermoplastic interposer

Also Published As

Publication number Publication date
DE69125128D1 (de) 1997-04-17
DE69125128T2 (de) 1997-06-19
EP0493131B1 (en) 1997-03-12
JPH0536761A (ja) 1993-02-12
EP0493131A1 (en) 1992-07-01
US5384952A (en) 1995-01-31

Similar Documents

Publication Publication Date Title
JP2940269B2 (ja) 集積回路素子の接続方法
US5903056A (en) Conductive polymer film bonding technique
JP2001052778A (ja) 異方導電性接着フィルムおよびその製造方法
US5783465A (en) Compliant bump technology
US5318651A (en) Method of bonding circuit boards
JP3225062B2 (ja) 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法
US20070068622A1 (en) Method for establishing anisotropic conductive connection and anisotropic conductive adhesive film
JPH03131089A (ja) 回路基板の接続方法
JP2001011503A (ja) 新規な導電性微粒子、および該微粒子の用途
EP0385787A2 (en) Method of producing connection electrodes
JPH11343465A (ja) 接着剤、接着方法及び実装基板の組み立て体
JPH031828B2 (ja)
JPH03225934A (ja) 半導体集積回路素子の接続方法
JP4118974B2 (ja) Ｉｃチップ搭載基板及びｉｃチップ搭載基板の製造方法
TWI261350B (en) Electronic member with conductive connection structure
JP3050345B2 (ja) 集積回路素子の接続方法
KR100589586B1 (ko) 절연 전도성 미립자 및 이를 이용한 이방 전도성 필름
JP2503735B2 (ja) 集積回路素子の接続方法
JP3867565B2 (ja) 基板の接続方法および半導体パッケージの製造方法
JPH04253348A (ja) Ｌｓｉチップの接続方法
JPS6297340A (ja) Ｉｃチツプの電気的接続方法
JPH08102464A (ja) 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法
JP4032320B2 (ja) 電極の接続方法
JPH07211721A (ja) 電子部品およびその製造方法、並びに電子部品載置テーブル
JP2000174066A (ja) 半導体装置の実装方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 13