DE69835747T2 - Substrat zur montage von halbleiterchips - Google Patents

Substrat zur montage von halbleiterchips Download PDF

Info

Publication number
DE69835747T2
DE69835747T2 DE69835747T DE69835747T DE69835747T2 DE 69835747 T2 DE69835747 T2 DE 69835747T2 DE 69835747 T DE69835747 T DE 69835747T DE 69835747 T DE69835747 T DE 69835747T DE 69835747 T2 DE69835747 T2 DE 69835747T2
Authority
DE
Germany
Prior art keywords
semiconductor chip
substrate
edge
mounting
wiring conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69835747T
Other languages
English (en)
Other versions
DE69835747D1 (de
Inventor
Naoyuki Urasaki
Yasushi Shimada
Yoshiyuki Tsuru
Akishi Nakaso
Itsuo Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP16933997A external-priority patent/JP4058773B2/ja
Priority claimed from JP16934197A external-priority patent/JPH1117046A/ja
Priority claimed from JP16934097A external-priority patent/JPH1117045A/ja
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of DE69835747D1 publication Critical patent/DE69835747D1/de
Application granted granted Critical
Publication of DE69835747T2 publication Critical patent/DE69835747T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Substrat, um einen Halbleiterchip anzubringen.
  • STAND DER TECHNIK
  • Mit dem Fortschritt von elektronischen Vorrichtungen in den letzten Jahren ist eine Anforderung bezüglich einer Verringerung der Größe und des Gewichtes der Schaltungsbaugruppen, welche aus einer Verdrahtung und zugehörigen elektronischen Teilen bestehen, und nicht zuletzt eine Anforderung nach einer höheren Leistung der elektronischen Vorrichtungen stärker und stärker geworden. Bisher hat sich die Aufbautechnik von dem System entwickelt, bei welchem DIP- oder PGA-Gehäuse auf einem Verdrahtungsfeld angebracht wurden, welches Durchgangslöcher zu dem System besaß, in welchem QFP- oder BGA-Gehäuse auf einem Verdrahtungsfeld mit Anschlussschaltungen auf der Oberfläche angebracht waren. Eine solche Entwicklung wird der Realisierung von hochdichten Aufbauten infolge des verringerten ungenutzten Raumes des Verdrahtungsfeldes und einer Ermöglichung einer Miniaturisierung und einer höheren Leistung der Baugruppen selbst gutgeschrieben. Es gibt jedoch kein Ende bei dem Fortschritt von elektronischen Vorrichtungen und eine Vereinbarkeit der Anforderung nach einer höheren Leistung elektronischer Vorrichtungen und der Anforderung nach einer Verringerung bezüglich der Größe und des Gewichtes der Platinen ist noch eine wichtige Angelegenheit.
  • Als eine Lösung des vorab beschriebenen Problems hat sich die Aufmerksamkeit auf ein Verfahren gerichtet, bei welchem die Halbleiterchips nicht mit einem Gehäuse versehen werden, sondern direkt auf einem Verdrahtungsfeld angebracht werden. Dieses Verfahren wird grob in zwei Ausprägungen unterteilt gemäß der Art und Weise, in welcher die Halbleiterchips und das Verdrahtungsfeld verbunden werden.
  • Bei einer Ausprägung des Verfahrens wird die Technik der Drahtkontaktierung verwendet, welche im Allgemeinen nach dem Stand der Technik des Aufbaus eingesetzt wird. Eine andere Ausprägung des Verfahrens umfasst eine Kontaktierung mittels Bumps. Die letztgenannte Technik wird im Allgemeinen als Flip-Chip-Kontaktierung bezeichnet. Es wird erwartet, dass sich dieses Verfahren in der Zu kunft durchsetzt, da diese Technik eine Multi-Pin-Anordnung ermöglicht, da die Elektroden in einem Flächenbereich ausgebildet sein können, und auch da diese Kontaktierung gute elektrische Eigenschaften aufgrund der Kürze der Signalbahn aufweist.
  • Gemäß eines gewöhnlichen Flip-Chip-Kontaktierungsverfahrens werden ein Halbleiterchip und ein Substrat mittels eines Aufschmelzens elektrisch verbunden, wobei die Lötmittel-Bumps eingesetzt werden, welche auf den metallischen Anschlüssen des Halbleiterchips, die eine Benetzbarkeit aufweisen, und auf den metallischen Anschlüssen, welche eine Benetzbarkeit aufweisen und sich auf dem entsprechenden Substrat befinden, vorhanden sind.
  • Heutzutage gibt es mehrere Vorschläge hinsichtlich Strukturen des Substrats zur Verbesserung der Massenproduktivität, um solch einen Halbleiterchip anzubringen, aber alle diese Vorschläge haben Vor- und Nachteile, und es existiert weiter die Anforderung, eine Struktur mit einer hohen Massenproduktivität bereitzustellen.
  • Die US 5,615,477 offenbart ein Verfahren, um einen Flip-Chip mit Lötmittel-Bumps mechanisch und elektrisch mit einem Substrat einer gedruckten Schaltung zu verbinden, welche eine Mehrzahl von aktiven Kontakt-Pads aufweist, wobei jeder aktive Kontakt-Pad derart angeordnet ist, dass er einem entsprechenden Lötmittel-Bump gegenüberliegt, wobei ein Lötmittel auf den Kontakt-Pads vorhanden ist. Der Flip-Chip wird derart angeordnet, dass sich die Lötmittel-Bumps in einer Lagegenauigkeit zu den Kontakt-Pads befinden, und die Anordnung wird erhitzt, so dass das Lötmittel schmilzt, um eine elektrische Verbindung zwischen den Lötmittel-Bumps und den Kontakt-Pads auszubilden.
  • Die EP 0,720,419 offenbart ein Ansteuerschaltungsmodul, welches eine Baugruppe, ein Schaltungsmuster, welches auf der Baugruppe ausgebildet ist und eine Mehrzahl von Eingangsanschlüssen und Ausgangsanschlüssen aufweist, welche durch einen flexiblen Isolierungsfilm gehalten werden, und einen tragenden Abschnitt umfasst, um eine Antriebs-LSI und dergleichen auf dem Schaltungsmuster zu tragen, wobei ein anisotroper leitfähiger Klebstoff eingesetzt wird.
  • Die EP 0,682,369 offenbart eine Halbleiterbaugruppe, bei welcher ein Verbindungs-Bump des Halbleiterchips direkt mit dem Kontaktierung-Pad verbunden ist, welcher auf der Platine ausgebildet ist, und der Zwischenraum zwischen dem Chip und der Oberfläche der Platine ist durch ein Isolierungsharz versiegelt.
  • OFFENBARUNG DER ERFINDUNG
  • Die vorliegende Erfindung zielt darauf ab, ein Substrat bereitzustellen, um einen Halbleiterchip anzubringen, (welches im Folgenden ein Substrat zum Anbringen eines Halbleiterchips genannt werden kann), welches bezüglich einer Zuverlässigkeit der Verbindung verbessert ist und auch eine hohe Massenproduktivität aufweist.
  • Die vorliegende Erfindung stellt ein Substrat mit einem darauf mit einem Klebstoff angebrachten Halbleiterchip bereit, wobei der Halbleiterchip Bumps und das Substrat Verbindungsanschlüsse aufweist, um eine Verbindung mit den Bumps des Halbleiterchips auszubilden, wobei die Verbindungsanschlüsse in dem Bereich einer Oberfläche des Substrats vorhanden sind, wo der Halbleiterchip angebracht ist, und wobei Verdrahtungsleiter außerhalb des Montagebereichs des Halbleiterchips vorhanden sind, wobei diese Verdrahtungsleiter derart angeordnet sind, dass sie nicht an der Oberfläche des Substrats in einem Bereich um den Rand des Montagebereichs des Halbleiterchips herum frei liegen, dadurch gekennzeichnet, dass der Bereich um den Rand herum mindestens 100 μm sowohl nach innen als auch nach außen von dem Rand entfernt ist, und dass der Klebstoff ein anisotroper leitfähiger Klebstoff ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1A ist eine Darstellung von oben, welche eine erfindungsgemäße Ausführungsform darstellt, und 1B ist eine Querschnittsansicht entlang der Linie IB-IB der 1A.
  • 2A ist eine Darstellung von oben, welche eine andere erfindungsgemäße Ausführungsform darstellt, und 2B ist eine Querschnittsansicht entlang der Linie IIB-IIB der 2A.
  • 3A ist eine Darstellung von oben, welche eine noch andere erfindungsgemäße Ausführungsform darstellt, und 3B ist eine Querschnittsansicht entlang der Linie IIIB-IIIB der 3B.
  • 4A ist eine Darstellung von oben, welche noch eine andere erfindungsgemäße Ausführungsform darstellt, und 4B ist eine Querschnittsansicht entlang der Linie IVB-IVB der 4A.
  • 5A ist eine Darstellung von oben, welche den Hauptteil eines Beispiels 1 der vorliegenden Erfindung darstellt, und 5B ist eine Querschnittsansicht des Beispiels 1 der vorliegenden Erfindung.
  • 6A ist eine Darstellung von oben, welche den Hauptteil eines Beispiels 2 der vorliegenden Erfindung darstellt, und 6B ist eine Querschnittsansicht des Beispiels 2 der vorliegenden Erfindung.
  • 7A ist eine Darstellung von oben, welche den Hauptteil eines Beispiels 3 darstellt, und 7B ist eine Querschnittsansicht, welche das Beispiel 3 der vorliegenden Erfindung darstellt.
  • 8A ist eine Darstellung von oben, welche den Hauptteil eines Beispiels 4 der vorliegenden Erfindung darstellt, und 8B ist eine Querschnittsansicht, welche das Beispiel 4 der vorliegenden Erfindung darstellt.
  • 9A ist eine Darstellung von oben, welche den Hauptteil eines Beispiels 7 der vorliegenden Erfindung darstellt, und 9B ist eine Querschnittsansicht, welche das Beispiel 7 der vorliegenden Erfindung darstellt.
  • BESTE ART UND WEISE DIE ERFINDUNG AUSZUFÜHREN
  • Das erfindungsgemäße Substrat zum Anbringen eines Halbleiterchips ist ein Substrat, um einen Halbleiterchip, welcher die Bumps aufweist, mit einem Klebstoff anzubringen, welches dadurch gekennzeichnet ist, dass zumindest die Verbindungsanschlüsse zum Ausbilden einer Verbindung mit den Bumps des Halbleiterchips in dem Bereich einer Oberfläche des Substrats vorhanden sind, wo ein Halbleiterchip anzubringen ist, und dass die Verdrahtungsleiter außerhalb des Bereichs, wo ein Halbleiterchip anzubringen ist, vorhanden sind, wobei die Verdrahtungsleiter derart angeordnet sind, dass sie nicht in der Nähe des Randes des Bereichs, wo ein Halbleiterchip anzubringen ist, frei liegen.
  • Das erfindungsgemäße Substrat zum Anbringen eines Halbleiterchips ist, wie es in 1A und 1B dargestellt ist, ein Substrat 8, um einen Halbleiterchip 3, welcher die Bumps 4 aufweist, anzubringen, welches dadurch gekennzeichnet ist, dass zumindest die Verbindungsanschlüsse 5 zum Ausbilden einer Verbindung mit den Bumps 4 des Halbleiterchips 3 in dem Bereich der Oberfläche des Substrats vorhanden sind, wo der Halbleiterchip anzubringen ist, und dass die Verdrahtungsleiter 12 außerhalb des Bereichs, wo der Halbleiterchip anzubringen ist, vorhanden sind, wobei die Verdrahtungsleiter 12 derart angeordnet sind, dass sie nicht an der Oberfläche des Substrats in der Nähe des Randes 1 des Bereiches, wo der Halbleiterchip anzubringen ist, frei liegen.
  • Ein Mittel, um die Verdrahtungsleiter 12 derart anzuordnen, dass sie nicht an der Oberfläche des Substrats in der Nähe des Randes 1 des Montagebereichs des Halbleiterchips frei liegen, ist, dass kein Verdrahtungsleiter 12 in der Oberfläche des Substrats in der Nähe des Randes 1 des Bereiches, wo ein Halbleiterchip anzubringen ist, vorhanden ist. In diesem Fall ist es nur erforderlich, dass die Verdrahtungsleiter 12, welche von den entsprechenden Verbindungsanschlüssen 5 weg führen, durch die Via-Löcher (nicht dargestellt) oder Durchgangslöcher 7 mit den entsprechenden Verdrahtungsleitern 122 einer anderen Leiterschicht verbunden werden.
  • Der Bereich, wo sich kein Verdrahtungsleiter 12 befindet, ist vorzugsweise mindestens 100 μm sowohl nach innen als auch nach außen von dem Rand 1 (Kontur des Halbleiterchips) des Montagebereichs des Halbleiterchips entfernt. Wenn der Abstand von dem leiterfreien Bereich zu dem Rand 1 geringer als 100 μm ist, besteht eine Möglichkeit, dass die Kante des Halbleiterchips 3 mit Verdrahtungsleitern 12 bei dem Montagevorgang kurzgeschlossen wird.
  • Der Bereich, wo der Halbleiterchip anzubringen ist, kann derart entworfen sein, dass die Verbindungsanschlüsse 5 nur zu dem Zweck vorhanden sind, um eine Verbindung mit den Bumps 4 des Halbleiterchips 3 auszubilden, wie es in 2A und 2B dargestellt ist. In diesem Fall können die Verbindungsanschlüsse 5 direkt mit den entsprechenden Verdrahtungsleitern 122 der anderen Leiterschicht durch die Via-Löcher (nicht dargestellt) oder die Durchgangslöcher 7 verbunden sein.
  • Darüber hinaus kann dieses Substrat zum Anbringen eines Halbleiterchips eine Halbleiterbaueinheit (aus mehreren Chips bestehendes Modul) zum Anbringen von mehreren Halbleiterchips sein. Zum Beispiel kann es ein Chipträger ohne Anschlussstift aus Kunststoff sein (im Folgenden als PLCC bezeichnet), welcher ein Verdrahtungsfeld ist, welches die Verbindungsanschlüsse, eine die Anschlüsse haltende Isolierungsschicht, die Leiter auf der Rückseite, welche mit den Verbindungsanschlüssen verbunden sind, und die Durchgangslöcher, welche die Verbindungsanschlüsse und die Leiter auf der Rückseite verbinden, umfasst, wobei die Leiter mit den Half-Split-Durchgangslöchern, welche an dem Ende des Substrats ausgebildet sind, verbunden sind.
  • Das erfindungsgemäße Substrat kann auch eine Halbleiterbaueinheit sein, welche die Pads mit einem Feldabstand aufweist, welcher größer als der Feldabstand der Verbindungsanschlüsse ist, wobei die Pads auf der Rückseite des Substrats anstelle der Half-Split-Durchgangslöcher, welche an dem Ende des Substrats ausgebildet sind, ausgebildet sind. Diese Baugruppe kann als „Ball Grid Array" (im Folgenden als BGA bezeichnet), wobei Lotkügelchen auf den Pads angebracht sind, oder als ein Flip-Chip verwendet werden, wobei die Lötmittel- oder die Gold-Bumps ausgebildet sind.
  • Das erfindungsgemäße Substrat kann auch derart entworfen sein, dass es als PLCC eingesetzt wird, welcher die Verbindungsanschlüsse, eine Isolierungsschicht zum Halten der Anschlüsse, die Leiter der inneren Schicht, welche mit den Verbindungsanschlüssen verbunden sind, und die Via-Löcher, welche die Verbindungsanschlüsse und die Leiter der inneren Schicht verbinden, umfasst, wobei die Leiter der inneren Schicht mit den Half-Split-Durchgangslöchern, welche an dem Ende des Substrats ausgebildet sind, verbunden sind.
  • Diese Strukturen erfordern jedoch die Durchgangslöcher oder Via-Löcher, wie es vorab erläutert ist, und benötigen auch, dass die Verdrahtungsleiter der anderen Leiterschicht damit verbunden werden, was notwendigerweise die Verdrahtungsdichte außerhalb des Teiles, auf welchem der Halbleiterchip angebracht wird, erhöht, wobei die Herstellung erschwert wird und sich die Herstellungskosten erhöhen. Als das zweite Mittel, um die Verdrahtungsleiter 12 anzuordnen, ohne dass sie an der Oberfläche bei dem Bereich in der Nähe des Randes 1 des Bereiches, wo der Halbleiterchip anzubringen ist, frei liegen, ist das folgende Verfahren verfügbar. Die Verdrahtungsleiter werden von den entsprechenden Verbindungsan schlüssen weg geführt und sind über der Grenze des Bereiches, wo der Halbleiterchip anzubringen ist, hinaus vorhanden, während die Isolierungsbeschichtung der Verdrahtungsleiter außerhalb des Bereiches ausgebildet wird, wo der Halbleiterchip anzubringen ist, und damit die Verdrahtungsleiter nicht an der Oberfläche in der Nähe des Randes des Montagebereichs des Halbleiterchips frei liegen, wird die Oberfläche des Substrats zum Anbringen des Halbleiterchips in der Nähe des Randes des Montagebereichs des Halbleiterchips mit einem Klebstoff beschichtet, um den Halbleiterchip zu befestigen.
  • Alternativ werden die Verdrahtungsleiter von den Verbindungsanschlüssen weg geführt und über den Rand des Bereiches, wo der Halbleiterchip anzubringen ist, hinaus gezogen, und damit die Verdrahtungsleiter nicht in der Nähe des Randes des Montagebereichs des Halbleiterchips frei liegen können, ist die Isolierungsbeschichtung der Verdrahtungsleiter in solch einer Weise vorhanden, dass sie nicht nur die Verdrahtungsleiter in der Nähe des Montagebereichs des Halbleiterchips sondern auch außerhalb dieses Bereiches überdeckt.
  • Die zweiten erfindungsgemäßen Mittel können die Situation meistern, bei welcher die vorab genannten Maßnahmen aufgrund der Miniaturisierung des Substrats zum Anbringen des Halbleiterchips nicht angewendet werden können und sich stattdessen die Verdrahtungsleiter, welche sich von den Verbindungsanschlüssen erstrecken, über den Rand des Bereiches, wo der Halbleiterchip anzubringen ist, hinaus erstrecken müssen. Das heißt, gemäß der zweiten Mittel zum Anordnen der Verdrahtungsleiter 12, ohne dass sie in der Nähe des Randes 1 des Montagebereichs des Halbleiterchips frei liegen, wie es in 3A und 3B dargestellt ist, wird die Isolierungsbeschichtung 6 der Verdrahtungsleiter 12 außerhalb des Montagebereichs des Halbleiterchips ausgebildet, und die Oberfläche des Substrats zum Anbringen des Halbleiterchips in der Nähe des Randes 1 des Bereiches wird mit einem Klebstoff beschichtet, um den Halbleiterchip zu befestigen.
  • Der Rand 2 dieser Isolierungsbeschichtung liegt vorzugsweise in dem Bereich von bis zu 300 μm außerhalb des Randes 1 des Montagebereichs des Halbleiterchips außen. Wenn dieser Abstand von Rand zu Rand 300 μm überschreitet, können die Verdrahtungsleiter 12 nicht vollständig mit dem Klebstoff 9 überdeckt werden, was eine Verringerung der Zuverlässigkeit der Isolierung bedeutet.
  • Die Materialien, welche gewöhnlicher Weise für eine Lötmittelabdeckung verwendet werden, werden vorzugsweise für die Isolierungsbeschichtung 6 eingesetzt. Solch eine Beschichtung kann auch durch Siebdruck oder durch Ankleben eines film- oder schichtartigen Isolierungsmaterials ausgebildet werden, Speziell Lötmittelabdeckfarbe weist geringe Materialkosten auf und ist geeignet, um die Beschichtung bei großen Volumen auszubilden. Die Dicke dieser Isolierungsbeschichtung 6 liegt vorzugsweise bei 15 bis 50 μm. Wenn die Isolierungsbeschichtung geringer als 15 μm ist, ist es schwierig, einen gleichmäßigen Isolierungsfilm auszubilden, und wenn die Dicke 50 μm übersteigt, wird es notwendig, einen Harzbeschichtungsvorgang mehrere Mal auszuführen, um einen Aufbau, welcher 50 μm übersteigt, auszubilden, was zu einer verringerten Produktivität und zu erhöhten Herstellungskosten führt.
  • Darüber hinaus ist es in einigen Fällen aufgrund der hohen Verdrahtungsdichte notwendig, die Verdrahtungsleiter zu einem Punkt zu verlegen, welcher sich dicht an dem Bereich befindet, wo der Halbleiterchip anzubringen ist. In solch einem Fall ist es vorzuziehen, dass, wie es in 4A und 4B dargestellt ist, die Isolierungsbeschichtung auf den Bereich 2' aufgebracht wird, welcher näher an dem Rand 1 des Montagebereichs des Halbleiterchips liegt, und dass die Isolierungsbeschichtung 6 der Verdrahtungsleiter 12 nicht nur die Verdrahtungsleiter 12 überdeckt, welche sich an dem Rand 1 des Montagebereichs des Halbleiterchips befinden, sondern auch außerhalb des Bereichs ausgebildet wird.
  • In diesem Fall ist es vorzuziehen, dass die Isolierungsbeschichtung 6 bis zu einem Punkt 20 bis 300 μm innerhalb des Randes 1 des Montagebereichs des Halbleiterchips nach innen ausgebildet wird. Wenn der Beschichtungsabstand nach innen geringer als 20 μm ist, kann der Bereich, wo die Verdrahtung unbeschichtet verbleibt, aufgrund der Lageverschiebung der Lötmittelabdeckung genau unterhalb des äußeren Umfangs des Halbleiterchips angeordnet sein und dies kann während eines Aufbaus („Packaging") einen Kurzschluss verursachen. Wenn der Beschichtungsabstand 300 μm überschreitet kann die Isolierungsbeschichtung bis zu einem Punkt ausgebildet sein, welcher dicht an den Verbindungsanschlüssen 5 liegt, was aufgrund einer Verunreinigung der Oberfläche der Verbindungsanschlüsse 5 und aufgrund anderer negativer Effekte zu einer Verringerung der Zuverlässigkeit der Verbindung führen kann.
  • Die Dicke der Isolierungsbeschichtung 6 wird in diesen Fällen vorzugsweise derart eingestellt, dass, wenn ein Halbleiterchip 3 nach einem Positionieren auf seinem Substrat 8 ohne einen vorgegebenen Druck angebracht wird, unfehlbar ein Zwischenraum zwischen dem Halbleiterchip 3 und der Isolierungsbeschichtung 6 ausgebildet wird. Wenn der Halbleiterchip 3 mit seinem Substrat 8 verbunden wird, indem er unter Druck erhitzt wird, kann der Klebstoff 9 von dem Zwischenraum hinaus fließen, so dass kein Druck auf die anderen Teile ausgeübt wird und damit keine Spannung verbleibt, wobei das Risiko einer Verformung nach einem Zusammenfügen minimiert wird.
  • Daher fungiert die Isolierungsbeschichtung 6 derart, dass sie kontrolliert, dass das Meiste des Klebstoffs 9 hinaus fließt, während ein Teil des Klebstoffs von dem Rand der Isolierungsbeschichtung zu der Außenseite nach außen fließt. Daher wird kein Druck auf die anderen Teile ausgeübt und keine Spannung verbleibt, was zu einem minimierten Risiko einer Verformung nach dem Zusammenfügen führt. Darüber hinaus wird der Zwischenraum zwischen den Verdrahtungsleitern 12, welche in dem Montagebereich des Halbleiterchips und seiner Umgebung vorhanden sind, und der Rückseite des Halbleiterchips luftdicht verschlossen, um die Elemente zu schützen. Ein ähnlicher Effekt kann erzielt werden, indem zum Beispiel die ersten Mittel eingesetzt werden, um zu verhindern, dass die Verdrahtungsleiter 12 an der Oberfläche in der Nähe des Randes 1 des Montagebereichs des Halbleiterchips frei liegen, wie es in 5A und 5B oder 6A und 6B dargestellt ist.
  • Die Verbindungsanschlüsse 5 werden vorzugsweise durch ein mit Glasgewebe verstärktes Substrat gehalten. Das Substrat zum Anbringen eines Halbleiterchips, durch welches diese Verbindungsanschlüsse gehalten werden, ist ein mit Glasgewebe verstärktes Substrat, welches eine darauf ausgebildete Aufbauschicht aufweist, wobei die Verbindungsanschlüsse 5 vorzugsweise direkt durch solch eine Aufbauschicht gehalten werden. Diese Aufbauschicht kann eine Isolierungsschicht sein, welche mit einem nichtgewebten Glasfaserstoff oder einer Aramidfaser verstärkt ist.
  • Als die Harzzusammensetzung, welche als der Klebstoff verwendet wird, um das Substrat zum Anbringen eines Halbleiterchips und einen Halbleiterchip, welcher Bumps aufweist, gemäß der vorliegenden Erfindung zu verbinden, wird ein Gemisch aus einem Epoxydharz und einem potentiellen Härtungsmittel, wie zum Bei spiel Imidazol oder Hydrazid basierte Härtungsmittel, ein Bortrifluorid-Amin-Komplex, Sulfoniumsalze, Aminimide, Polyaminsalze und Dicyandiamide, eingesetzt. Zur Abschwächung der Beanspruchung, welche sich aus dem Unterschied in den thermischen Ausdehnungskoeffizienten zwischen den Schaltungen ergibt, wird vorzugsweise eine Klebstoffharzzusammensetzung verwendet, welche einen Speichermodul bzw. Speicherelastizitätsmodul von 100 bis 1500 MPa, gemessen bei 40°C nach einer Verbindung, aufweist.
  • Zum Beispiel können als die Harzzusammensetzungen der Klebstoffe, welche geeignet sind, um für eine gute Fließbarkeit bei dem Verbindungsvorgang und für eine hohe Zuverlässigkeit der Verbindung zu sorgen, die Klebstoffe erwähnt werden, welche hergestellt werden, indem ein Acrylkautschuk in die Gemische von Epoxydharzen und potentiellen Härtungsmitteln, wie zum Beispiel Imidazol oder Hydrazid basierte Härtungsmittel, ein Bortrifluorid-Amin-Komplex, Sulfoniumsalze, Aminimide, Polyaminsalze und Dicyandiamide, gemischt wird, so dass die Klebstoffe einen Speichermodul von 100 bis 1500 MPA bei 40°C nach einem Ankleben aufweisen.
  • Einen Speichermodul der gehärteten Produkte der Klebstofffilme, welche erhalten werden, indem diese Harzzusammensetzungen in einem Lösungsmittel aufgelöst worden sind, wobei die Lösung auf einen Film oder eine Schicht aufgebracht wird, welche einer Oberflächen ablösenden Behandlung unterzogen worden ist, und wobei der Film oder die Schicht auf eine Temperatur unterhalb der Härtungstemperatur des Härtungsmittels erhitzt wird, um das Lösungsmittel zu verdampfen, kann gemessen werden, indem zum Beispiel ein Rheospectra DVE-4 verwendet wird (Zugbetrieb, Frequenz: 10 Hz, aufgeheizt mit einer Rate von 5°C/min), welches von Rheology Co., Ltd. hergestellt wird.
  • Als den Acrylkautschuk, welcher in die Klebstoffe gemischt wird, können die Polymere oder Copolymere genannt werden, welche zumindest eines aus Acrylsäure, Acrylester, Methacrylsäureester und Acrylnitril als eine Monomerkomponente enthalten. Speziell Copolymer-Acrylkautschuke, welche Glycidylacrylate oder Glycidylmethacrylate mit Glycidylethergruppen enthalten, werden vorzugsweise verwendet.
  • Das Molekulargewicht dieser Acrylkautschuke ist vorzugsweise nicht kleiner als 200.000, um die Kohäsionskraft des Klebstoffes zu maximieren. Bezüglich des Anteils des Acrylkautschuks in dem Klebstoff sei die Tatsache angemerkt, dass, wenn der Anteil geringer als 15 Gewichtprozent ist, der Speichermodul des Klebstoffes bei 40°C nach einem Ankleben 1500 MPa übersteigt, und dass, wenn der Anteil höher als 40 Gewichtprozent ist, obwohl der Elastizitätsmodul des Klebstoffes abgesenkt werden kann, seine Viskosität im geschmolzenen Zustand zur Zeit einer Verbindung derart erhöht wird, dass die Möglichkeit eines Entfernens des geschmolzenen Klebstoffes an der Schnittstelle der Verbindungselektroden oder an der Schnittstelle zwischen den Verbindungselektroden und den leitfähigen Partikeln verringert ist, was es unmöglich macht, eine elektrische Leitung zwischen den Verbindungselektroden oder zwischen den Verbindungselektroden und den leitfähigen Partikeln sicherzustellen. Daher beträgt der bevorzugte Anteil des Acrylkautschuks 15 bis 40 Gewichtprozent.
  • Um die Film ausbildenden Eigenschaften zu verbessern, kann ein thermoplastisches Harz, wie z.B. Phenoxyharze, in den Klebstoff gemischt werden. Phenoxyharze werden bevorzugt, da sie eine gute Kompatibilität mit Epoxydharzen und eine gute Klebefähigkeit mit Epoxydharzen aufweisen, da sie eine ähnliche Molekularstruktur besitzen.
  • Um solch einen Klebstoff in einen Film auszubilden, wird eine Klebstoffzusammensetzung, welche ein Epoxydharz, ein Acrylkautschuk, ein Phenoxyharz und ein potentielles Härtungsmittel, z.B. wie es vorab erwähnt ist, umfasst, in einem organischen Lösungsmittel gelöst oder aufgelöst, um eine Lösung auszubilden, dann wird diese Lösung auf ein ablösbares Substrat aufgetragen, und das Lösungsmittel wird entfernt, indem es bis zu einer Temperatur unterhalb der aktiven Temperatur des Härtungsmittels aufgeheizt wird. Das Lösungsmittel, welches bei diesem Prozess verwendet wird, ist vorzugsweise ein Gemisch eines Lösungsmittels vom aromatischen Kohlenwasserstofftyp und eines mit Sauerstoff angereicherten Lösungsmittels, um die Löslichkeit der Materialien in dem Lösungsmittel zu verbessern.
  • Um sich an Unterschiede in der Höhe der Bumps des Halbleiterchips und der Schaltungselektroden anzupassen, können die leitfähigen Partikel in dem Klebstoff verteilt werden, um dem Klebstoff aktiv eine anisotrope Leitfähigkeit zu ermöglichen.
  • Solche leitfähigen Partikel können die Partikel eines Metalls, wie z.B. Au, Ni, Ag, Cu, W oder ein Lötmittel, oder beschichtete Metallpartikel sein, welche erhalten werden, indem ein dünner Film eines Metalls, wie z.B. Gold oder Palladium, auf den Oberflächen der Metallpartikel ausgebildet wird. Es ist auch möglich, leitfähige Partikel zu verwenden, welche hergestellt werden, indem eine leitfähige Schicht aus Ni, Cu, Au, Lötmittel oder dergleichen auf dem sphärischen Kernmaterial eines Polymers, wie z.B. Polystyrol, bereitgestellt wird.
  • Die Partikelgröße sollte kleiner als der minimale Abstand der Elektroden auf dem Substrat sein, und in dem Fall, dass es eine Streuung in der Höhe der Elektroden gibt, ist es erstrebenswert, dass die Partikelgröße Grenzen einer solchen Streuung übersteigt, wobei sie vorzugsweise in den Bereich von 1 bis 10 μm fällt.
  • Der Anteil der leitfähigen Partikel, welche in dem Klebstoff aufgelöst sind, liegt vorzugsweise bei 0,1 bis 30 Volumenprozent und vorzugsweise bei 0,1 bis 20 Volumenprozent.
  • Ein kommerziell verfügbares Produkt eines solchen anisotropen leitfähigen Klebstoff ist Flip Tac (Handelsname, hergestellt von Hitachi Chemical Company, Ltd.).
  • Das Harz, welches verwendet wird, um die Durchgangslöcher zu füllen, ist vorzugsweise eine Harzzusammensetzung, welche aus einem Polyamidimid-Harz und einer wärmehärtbaren Komponente besteht.
  • Als das Polyamidimid-Harz wird vorzugsweise ein aromatisches Polyamidimid-Harz verwendet, welches erhalten wird, indem eine aromatische Diimidocarbonsäure – welche erhalten worden ist, indem ein Diamin mit drei oder mehr aromatischen Ringen mit einem Trimellith-Anhydrid reagiert – mit einem aromatischen Diisocyanat oder einem aromatischen Polyamidimid-Harz reagiert, welches erhalten wird, indem 2,2-Bis[4-{4-(5-hydroxycarbonyl-1,3-dion-isoindol)phenyl}propan als eine aromatische Diimidocarbonsäure mit 4,4'-Diphenylmethandiisocyanat als ein aromatisches Diisocyanat, reagiert.
  • Als das Diamin mit drei oder mehr aromatischen Ringen kann
    2,2-Bis[4-(4-aminophenoxy)phenyl]propan,
    Bis[4-(3-aminophenoxy)phenyl)sulfon,
    bis[4-(4-aminophenoxy)phenyl]sulfon,
    2,2-Bis[4-(4-aminophenoxy)phenyl]hexafluorpropan,
    Bis[4-(4-aminophenoxy)phenyl]methan,
    4,4-Bis(4-aminophenoxy)niphenyl,
    Bis[4-(4-aminophenoxy)phenyl]ether,
    Bis[4-(4-aminophenoxy)pehnyl]keton,
    1,3-Bis(4-aminophenoxy)benzol,
    1,4-Bis(4-aminophenoxy)benzol und dergleichen entweder allein oder in einer Kombination verwendet werden.
  • Als das aromatische Diisocyanat kann 4,4'-Diphenylmethandiisocyanat, 2,4-Tolylendiisocyanat, 2,6-Tolylendiisocyanat, Naphthalen-1,5-diisocyanat, 2,4-Tolylen-Dimer und dergleichen entweder allein oder in einer Kombination verwendet werden.
  • Die wärmehärtbare Komponente ist vorzugsweise ein Epoxydharz und ihr Härtungsmittel oder ihr Härtungsbeschleuniger. Jedes Epoxydharz mit 2 oder mehr Glycidylgruppen, vorzugsweise 3 oder mehr Glycidylgruppen, kann verwendet werden. Das Epoxydharz kann bei Raumtemperatur flüssig oder fest sein. Die handelsüblich verfügbaren Epoxydharze in flüssiger Form umfassen YD128, YD8125, usw. (Handelsnamen, hergestellt von Tohto Kasei Co., Ltd.), Ep815, Ep828, usw. (Handelsnamen, hergestellt von Yuka Shell Epoxy Co., Ltd.) und DER337, usw. (Handelsnamen, hergestellt von Dow Chemical Co.), welche vom Typ Bisphenol A sind, und YDF170, YDF2004, usw. (Handelsnamen, hergestellt von Tohto Kasei Co. Ltd.), welche vom Typ Bisphenol F sind. Die handelsüblich verfügbaren festen Epoxydharze umfassen YD907, YDCN704S, YDPN172 usw. (Handelsnamen, hergestellt von Tohto Kasei Co., Ltd.), Ep1001, Ep1010, Ep180S70, usw. (Handelsnamen, hergestellt von Yuka Shell Epoxy Co., Ltd.), ESA019, ESCN195, usw. (Handelsnamen, hergestellt von Sumitomo Chemical Company, Ltd.), DER667, DESN195 usw. (Handelsnamen, hergestellt von Dow Chemical Co.) und EOCN1020 (Handelsnamen, hergestellt von Nippon Kayaku Co. Ltd.).
  • Ein bromiertes Epoxydharz kann verwendet werden, um eine Hemmung gegenüber einer Entflammbarkeit zu verbessern. Zum Beispiel können als handelsübliche Produkte davon YDB400, usw. (Handelsnamen, hergestellt von Tohto Kasei Co., Ltd.), Ep5050, usw. (Handelsnamen, hergestellt von Yuka Shell Epoxy Co., Ltd.) und ESB400, usw. (Handelsnamen, hergestellt von Sumitomo Chemical Company, Ltd.) erwähnt werden.
  • Diese Epoxydharze können allein verwendet werden, oder mehrere solcher Epoxydharze können ausgewählt werden, wie es erforderlich ist.
  • Als Härtungsmittel oder Härtungsbeschleuniger des Epoxydharzes können Amine, Imidazole, mehrfunktionelle Phenole, Säureanhydride, Isocyanate und dergleichen verwendet werden.
  • Die Amine umfassen Dicyandiamide, Diaminodiphenylmethan und Dicyandiamidin. Imidazole umfassen alkylsubstituierte Imidazole und Benzimidazol. Mehrfunktionelle Phenole umfassen Hydrochinon, Resorcin, Bisphenol A und ihre Halogenverbindungen, Novolak, welches ein Kondensationsprodukt von Bisphenol A und Aldehyd ist, und Resolharze. Säureanhydride umfassen Phthalsäureanhydrid, Hexahydrophthalsäureanhydrid und Benzophenontetracarbonsäure. Isocyanate umfassen Toluyendiisocyanat und Isophorondiisocyanat. Diese Isocyanate können mit Phenolen maskiert werden.
  • Der notwendige Anteil des Härtungsmittels ist wie folgt. In dem Fall von Amin ist sein Anteil vorzugsweise derart, dass der äquivalente Anteil von aktivem Wasserstoff des Amins und das Epoxydäquivalent des Epoxydharzes im Wesentlichen zueinander gleich sind. Zum Beispiel gibt es in dem Fall eines primären Amins zwei Wasserstoffatome und es ist ein halbes Äquivalent dieses primären Amins für ein Äquivalent des Epoxydharzes erforderlich. In dem Fall eines sekundären Amins ist ein Äquivalent dieses Amins für ein Äquivalent des Epoxydharzes erforderlich.
  • In dem Falle eines Imidazols kann sein Anteil nicht einfach in Begriffen eines Äquivalenzverhältnisses zu aktivem Wasserstoff definiert werden; empirisch sind 1 bis 10 Gewichtsteile eines Imidazols pro 100 Gewichtsteile des Epoxydharzes erforderlich.
  • In dem Fall eines Isocyanats sind, da es entweder mit Polyamidimid-Harzen oder Epoxydharzen reagiert, 0,8 bis 1,2 Äquivalente eines Isocyanats zu einem Äquivalent von einem dieser Harze erforderlich. Es ist möglich, ein einziges Härtungsmittel oder einen einzigen Härtungsbeschleuniger zu verwenden, aber es ist auch möglich, mehrere Härtungsmittel oder Härtungsbeschleuniger auszuwählen, wie es erforderlich ist.
  • Wie das Gewichtsverhältnis der wärmehärtbaren Komponente zu dem Polyamidimid-Harz liegt das Verhältnis der wärmehärtbaren Komponente vorzugsweise in dem Bereich von 10 bis 150 Gewichtsteilen pro 100 Gewichtsteilen des Polyamidimid-Harzes. Wenn dieses Verhältnis geringer als 10 Gewichtsteile ist, tritt direkt die Eigenart der Polyamidharze auf, dass der lineare Ausdehnungskoeffizient bei Temperaturen von einem Glasübergangspunkt zu 350°C groß ist und der Speichermodul bei 300°C gering ist. Wenn das Verhältnis 150 Gewichtsteile übersteigt sinkt eine Kompatibilität der beiden, was ein Erstarren im Zuge eines Rührens verursacht.
  • Die vorliegende Erfindung wird mit mehr Details erläutert, indem die Beispiele davon dargestellt werden.
  • Beispiel 1
  • Ein 0,8 mm dickes beidseitig mit Kupfer beschichtetes Laminat MCL-E-67 (Handelsnamen, hergestellt von Hitachi Chemical Company, Ltd.) mit einer 18 μm Kupferfolie auf beiden Seiten davon, welches als ein Halt in einem Substrat dient, wurde perforiert, um die Löcher auszubilden, welche in 5B Durchgangslöcher 7 wurden, und in eine stromlose Lösung zum Plattieren mit Kupfer L-59 (Handelsnamen, hergestellt von Hitachi Chemical Company, Ltd.) bei 70°C für 8 Stunden getaucht, was eine Abscheidung von 15 μm eines Kupferüberzugs verursacht. Dann wurde unnötiges Kupfer selektiv weg geätzt, um Verdrahtungsleiter 122 auszubilden, und die Durchgangslöcher 7 wurden mit einem Harz gefüllt. Das Harz, welches zum Füllen der Durchgangslöcher 7 verwendet wird, wurde in der folgenden Weise hergestellt.
  • Einem abtrennbaren 1-Liter-Kolben, welcher mit einem graduierten 25 ml-Wasserabscheider mit einem Hahn, welcher mit einem Kondensatrückfluss verbunden ist, einem Thermometer und einer Rührvorrichtung ausgestattet ist, wurden 123,2 g (0,3 mol) eines 2,2-Bis-[4-(4-aminophenoxy)phenyl)propans, 115,3 g (0,6 mol) Trimellithsäureanhydrid, beide als Diamine mit 3 oder mehr aromatischen Ringen, und 716 g von NMP (N-Methyl-2-pyrrolidon) als Lösungsmittel zugeführt und bei 80°C für 30 Minuten gerührt.
  • Dann wurden 143 g Toluen als ein aromatischer Kohlenwasserstoff zugeführt, welcher in der Lage ist, ein Azeotrop mit Wasser auszubilden, darauf folgend wurde die Temperatur erhöht und das Gemisch wurde unter Rückfluss auf ungefähr 160°C für 2 Stunden erhitzt.
  • Nachdem bestätigt war, dass ungefähr 10,8 ml Wasser in dem graduierten Wasserabscheider aufgesammelt waren und dass ein Verdampfen von Wasser nicht länger stattfand, wurde die Temperatur auf ungefähr 190°C erhöht, um Toluen zu entfernen während auch das Destillat, welches in dem graduierten Wasserabscheider aufgesammelt wurde, zu entfernen.
  • Danach wurde die Lösung auf Raumtemperatur zurückgeführt und 75,1 g (0,3 mol) des 4,4'-Diphenylmethan-Diisocyanats wurde als aromatisches diisocyanat zugeführt, wobei ermöglicht wurde, dass die Reaktion bei 190°C für 2 Stunden fortschritt. Eine NMP-Lösung eines aromatischen Polyamidimid-Harzes wurde nach Abschluss der Reaktion erhalten.
  • Ein Epoxydharz und ein Phenolharz wurden als wärmehärtbare Komponente dem aromatischen Polyamidimid-Harz hinzugefügt und bei normaler Temperatur für ungefähr eine Stunde gerührt, um eine Harzzusammensetzung herzustellen.
  • Nachdem die Durchgangslöcher gefüllt waren, wurde das Harz durch eine elektrische Wärmetrockenvorrichtung bei 160°C für 60 Minuten gehärtet und das überflüssige Harz, welches auf der Substratoberfläche zurückblieb, wurde durch eine Bandschleifmaschine T26MW (Handelsname, hergestellt von Kikukawa Iron Works, Inc.) entfernt, welche mit einem Schleiftuch #600 ausgerüstet war.
  • Danach wurde ein 50 μm dickes mit nichtgewebtem Glasfaserstoff verstärktes Epoxydharzprepreg GEA-679NP (Handelsname, hergestellt von Hitachi Chemical Company, Ltd.) und eine 18 μm Kupferfolie in dieser Reihenfolge aufeinander angeordnet und unter den Bedingungen von 170°C und 2,5 MPa für 90 Minuten erwärmt und gepresst. Nur die Abschnitte der Kupferfolie, wo die Via-Löcher 71 auszubilden waren, wurden weg geätzt und für einen Laser freigelegt, um die Löcher auszubilden, welche die Verdrahtungsleiter 122 erreichen, und das Laminat wurde in eine stromlose Plattierungslösung L-59 (Handelsname, hergestellt von Hitachi Chemical Company, Ltd.) bei 70°C für 8 Stunden getaucht, was eine Ab scheidung eines 18 μm Kupferüberzugs ergab. Das unnötige Kupfer wurde selektiv weg geätzt, wobei die Verdrahtungsleiter 122 und die Via-Löcher 71 ausgebildet wurden, und eine Lötmittelabdeckung 71 wurde darüber hinaus durch Siebdruck ausgebildet, um ein Substrat 8 zum Anbringen eines Halbleiterchips herzustellen.
  • Auf diesem Substrat existierte kein Verdrahtungsleiter, welcher frei auf der Oberfläche in der Nähe des Randes des Bereiches, wo ein Halbleiterchip anzubringen war, lag.
  • Bei diesem Substrat 8 zum Anbringen eines Halbleiterchips, wie es in 5A dargestellt ist, wurde die Öffnung 21 der Lötmittelabdeckung 61 derart ausgebildet, dass sie gleich oder größer als die Kontur 101 des Halbleiterchips war.
  • Dann wurden, wie es in 5B dargestellt ist, die Bumps 4 ausgebildet, indem sie auf die Anschlusselektroden des Halbleiterchips 3 plattiert wurden, und darüber hinaus wurde ein anisotroper leitfähiger Klebstoff Flip Tac (Handelsname, hergestellt von Hitachi Chemical Company, Ltd.), mit 91 bezeichnet, zwischen dem Substrat 8 zum Anbringen eines Halbleiterchips und dem Halbleiterchip 3 aufgetragen. Der Halbleiterchip 3 wurde mit der Oberseite nach unten auf dem Substrat 8 in Lagegenauigkeit mit den Verbindungsanschlüssen 5 angebracht und von oben unter den Bedingungen von 180°C und 30 g/Bump für 20 Sekunden erhitzt und gepresst, um die Bumps 4 des Halbleiterchips 3 und die entsprechenden Verbindungsanschlüsse 5 des Substrats 8 mittels des anisotropen leitfähigen Klebstoffs 91 elektrisch zu verbinden.
  • Auf diese Weise konnten der Halbleiterchip 3 und sein Substrat 8 durch ein vielseitiges Verfahren sehr einfach und stabil verbunden werden. Darüber hinaus gab es keine fehlerhafte Ausbildung der Lötmittelabdeckung 61 auf der Oberfläche des Substrats 8, auf welcher der Chip angebracht ist, und die Zuverlässigkeit der Verbindung nach dem Anbringen des Halbleiterchips 3 war hoch. Wie bei der Hitzebeständigkeit des Lötmittels der Durchgangslöcher wurde keine Ausbildung von Fehlstellen der Durchgangslöcher oder eine Abtrennung von dem Substratharz beobachtet, sogar nachdem das Substrat mit dem angebrachten Chip für eine Minute in dem geschmolzenen Lötmittel von 260°C schwamm.
  • Beispiel 2
  • Ein Substrat 8 zum Anbringen eines Halbleiterchips wurde in derselben Weise wie beim Beispiel 1 hergestellt, wobei die Öffnung 21 der Lötmittelabdeckung 61 kleiner als die Kontur 101 des Halbleiterchips 3 ausgebildet wurde.
  • Die Enden der Golddrähte wurden durch eine Lötlampe oder andere Mittel geschmolzen, um Goldkugeln auszubilden, diese Kugeln wurden gegen ein Elektroden-Pad gedrückt, und dann wurden die Dähte ausgeschnitten, um die Bumps 4 an den Anschlusselektroden des Halbleiterchips 3 bereitzustellen, wie es in 6B dargestellt ist. Darüber hinaus wurde ein anisotroper leitfähiger Klebstoff Flip Tac (Handelsname, hergestellt von Hitachi Chemical Company, Ltd.) 91 zwischen dem Substrat 8 zum Anbringen eines Halbleiterchips und einem Halbleiterchip 3 aufgetragen, und der Halbleiterchip 3 wurde mit der Oberseite nach unten auf das Substrat 8 in einer Lagegenauigkeit mit den Verbindungsanschlüssen 5 auf dem Substrat angebracht und von oben unter den Bedingungen von 180°C und 30 g/Bump für 20 Sekunden erhitzt und gepresst, um die Bumps des Halbleiterchips 3 und die entsprechenden Verbindungsanschlüsse 5 des Substrats mittels des leitfähigen Klebstoffes 91 elektrisch zu verbinden.
  • Auf diese Weise konnten der Halbleiterchip 3 und sein Substrat 8 zum Anbringen durch ein vielseitiges Verfahren sehr einfach und stabil verbunden werden. Darüber hinaus gab es keine fehlerhafte Ausbildung einer Lötmittelabdeckung 61 auf der Oberfläche des Substrats 8, auf welcher der Chip angebracht war, und die Zuverlässigkeit der Verbindung nach dem Anbringen des Halbleiterchips war hoch. Die Hitzebeständigkeit des Lötmittels der Durchgangslöcher war derart, dass keine Ausbildung von Fehlstellen der Durchgangslöcher oder eine Abtrennung von dem Substratharz beobachtet wurde, sogar nachdem das Substrat, auf welchem der Chip angebracht war, für eine Minute in dem geschmolzenen Lösungsmittel von 260°C schwamm.
  • Beispiel 3
  • Ein Substrat 8 zum Anbringen eines Halbleiterchips wurde in derselben Weise wie bei Beispiel 1 hergestellt. Aber, wie es in 7A dargestellt ist, wurden die Verdrahtungsleiter 12 auf der Substratoberfläche nicht unterhalb der Kontur 1 des Chips ausgebildet, und die Öffnung 21 der Lötmittelabdeckung 61 wurde 100 μm größer als die Kontur 1 des Halbleiterchips 3 ausgebildet.
  • Wie in 7B dargestellt ist, wurden die Bumps 4 ausgebildet, indem sie auf die Anschlusselektroden des Halbleiterchips 3 plattiert wurden, und darüber hinaus wurde ein anisotroper, leitfähiger Klebstoff Flip Tac (Handelsname, hergestellt von Hitachi Chemical Company, Ltd.) 91 zwischen dem Substrat 8 zum Anbringen eines Halbleiterchips und einem Halbleiterchip 3 aufgetragen. Der Halbleiterchip 3 wurde mit der Oberseite nach unten auf das Substrat 8 in einer Lagegenauigkeit mit den Verbindungsanschlüssen auf dem Substrat angebracht und unter den Bedingungen von 180°C und 30 g/Bumps für 20 Sekunden erhitzt und gepresst, um die Bumps 4 des Halbleiterchips 3 und das Substrat 8 zum Anbringen eines Halbleiterchips mittels des anisotropen leitfähigen Klebstoffes 91 elektrisch zu verbinden.
  • Auf diese Weise konnte bei den Beispielen 1 bis 3 der Halbleiterchip 3 und sein Substrat 8 zum Anbringen durch ein vielseitiges Verfahren sehr einfach und stabil verbunden werden. Darüber hinaus gab es keine fehlerhafte Ausbildung einer Lötmittelabdeckung 61 auf der Oberfläche des Substrats 8, auf welcher der Chip angebracht war, und die Zuverlässigkeit der Verbindung nach dem Anbringen des Halbleiterchips war hoch. Auch die Hitzebeständigkeit des Lötmittels der Durchgangslöcher war derart, dass keine Ausbildung von Fehlstellen der Durchgangslöcher oder eine Abtrennung von dem Substratharz beobachtet wurde, sogar nachdem das Substrat, auf welchem der Chip angebracht war, für eine Minute in dem geschmolzenen Lötmittel von 260°C schwamm.
  • Beispiel 4
  • Ein 0,8 mm dickes einseitig mit Kupfer beschichtetes Laminat MCL-E-679 (Handelsname, hergestellt von Hitachi Chemical Company, Ltd.) mit einer 18 μm Kupferfolie, welche auf einer Seite angebracht wurde, wobei das Kupfer an den unnötigen Teilen weg geätzt wurde, wurde als ein Substrat 8 zum Anbringen eines Halbleiterchips hergestellt.
  • Bei diesem Substrat 8 zum Anbringen eines Halbleiterchips, wie es in 8A dargestellt ist, wurde die Öffnung 21 der Lötmittelabdeckung 61 150 μm größer als die Kontur 101 des Halbleiterchips 3 ausgebildet.
  • Wie in 8B dargestellt ist, sind die Bumps 4 ausgebildet, indem sie bei den Anschlüssen des Halbleiterchips 3 plattiert wurden, und ein anisotroper leitfähiger Klebstoff Flip Tac (Handelsname, hergestellt von Hitachi Chemical Company, Ltd.) 91 wurde zwischen dem Substrat 8 zum Anbringen eines Halbleiterchips und dem Halbleiterchip 3 aufgetragen. Dann wurde der Halbleiterchip 3 mit der Oberseite nach unten auf dem Substrat 8 angebracht, wobei die Lagegenauigkeit der Bumps 4 mit den entsprechenden Verbindungsanschlüssen 5 auf dem Substrat 8 berücksichtigt wurde, und von oben unter den Bedingungen von 180°C und 30 g/Bump für 20 Sekunden erhitzt und gepresst, um die Bumps 4 des Halbleiterchips 3 und die Verbindungsanschlüsse 5 des Substrats 8 zum Anbringen eines Halbleiterchips mittels des anisotropen leitfähigen Klebstoffes 91 elektrisch zu verbinden.
  • Auf diese Weise konnte der Halbleiterchip 3 und sein Substrat 8 zum Anbringen durch ein vielseitiges Verfahren sehr leicht und stabil verbunden werden. Darüber hinaus gab es keine fehlerhafte Ausbildung der Lötmittelabdeckung 61 auf der Seite des Substrats 8, auf welcher der Halbleiterchip angebracht war, und die Zuverlässigkeit der Verbindung nach dem Anbringen des Halbleiterchips 8 war hoch.
  • Beispiel 5
  • Um eine Aufbauschicht 81 einer Struktur auszubilden, wie sie z.B. in 7B auf einem Substrat 8 zum Anbringen eines Halbleiterchips dargestellt ist, wurde ein 50 μm dickes mit einem nichtgewebtem Glasfaserstoff verstärktes Epoxydharzprepreg GEA-679NP (Handelsname, hergestellt von Hitachi Chemical Company, Ltd.) und eine 18 μm Kupferfolie in dieser Reihenfolge auf einer Platine angeordnet, welche aus demselben Material und mit demselben Verfahren, welches für das Substrat 8 zum Anbringen eines Halbleiterchips bei Beispiel 4 eingesetzt wurde, hergestellt und unter den Bedingungen von 170°C und 2,5 MPa für 90 Minuten erhitzt und gepresst, um ein ganzheitliches Laminat auszubilden. Dann wurde die Kupferfolie nur an den Teilen, wo die Via-Löcher 71 auszubilden waren, weg geätzt und diese Teile wurden für einen Laser freigelegt, um die Löcher auszubilden, welche die Verdrahtungsleiter 122 erreichen. Das Laminat wurde dann in eine stromlose Plattierungslösung L-59 (Handelsname, hergestellt von Hitachi Chemical Company, Ltd.) bei 70°C für 8 Stunden eingetaucht, was eine Abscheidung eines 15 μm Kupferüberzugs ergab, und das unnötige Kupfer wurde selektiv weg geätzt, um die Verdrahtungsleiter 122 und die Via-Löcher 71 auszubilden, um dadurch ein Substrat 8 zum Anbringen eines Halbleiterchips für eine Platine mit mehreren Verdrahtungsschichten auszubilden. Der Halbleiterchip 3 wurde in einer sonst gleichen Weise wie bei Beispiel 4 auf diesem Substrat 8 angebracht.
  • Beispiel 6
  • Ein Substrat 8 zum Anbringen eines Halbleiterchips wurde in derselben Weise wie bei Beispiel 5 gefertigt, außer dass ein mit einer Aramidfaser verstärktes Epoxydharzprepreg EA-541 (Handelsname, hergestellt von Shin-Kobe Electric Machinery Co., Ltd.) für die Aufbauschicht 81 verwendet wurde, und ein Halbleiterchip 3 wurde in derselben Weise wie bei Beispiel 5 auf diesem Substrat 8 angebracht.
  • Bei jedem dieser Beispiele 4 bis 6 ist es ausreichend, eine Öffnung 21 einer Lötmittelabdeckung 61 für jeden Halbleiterchip auszubilden. Solch eine Öffnung kann einfach ausgebildet werden und das Substrat kann mit einer hohen Ausbeute hergestellt werden, so dass diese Beispiele bei der Produktivität hervorragend sind.
  • Auch bei dem Schritt des Verbindens des Halbleiterchips 3 und seines Substrats 8 zum Anbringen wird, da der Klebstoff fließen kann, wenn er erhitzt und gepresst wird, eine Erzeugung von Fehlstellen verhindert und ein Abdichten mit einem Harz ist möglich, um eine Isolierung zwischen den verbundenen Teilen sicherzustellen, so dass die Zuverlässigkeit der Verbindung zwischen den Verbindungsanschlüssen des Halbleiterchips und den entsprechenden Verbindungsanschlüssen des Substrats zum Anbringen eines Halbleiterchips hoch ist.
  • Da der Schritt des Verbindens des Halbleiterchips 3 und seines Substrat 8 zum Anbringen und der Schritt des Abdichtens von diesen mit einem Harz gleichzeitig bewerkstelligt werden kann, ist die vorliegende Erfindung auch durch ihre ausgezeichnete Massenproduktivität bei dem Montageschritt gekennzeichnet.
  • Da darüber hinaus die Öffnung 21 der Lötmittelabdeckung 61 größer als die Kontur des Halbleiterchips 3 ist, kann jeglicher überflüssige Klebstoff, d.h. ein anderer Klebstoff als derjenige, welcher für ein Abdichten benötigt wird, aus der Anordnung heraus laufen, so dass eine Restspannung bei dem Verbindungsschritt minimiert wird und eine Verformung kaum stattfindet.
  • Da ein Klebstoff verwendet wird, in welchem die leitfähigen Partikel verteilt sind, kann die Zuverlässigkeit der Verbindung durch ein Erhitzen und Pressen des Klebstoffes noch darüber hinaus gesteigert werden.
  • Beispiel 7
  • Ein 0,8 mm dickes einseitig mit Kupfer beschichtetes Laminat MCL-E-679 (Handelsname, hergestellt von Hitachi Chemical Company, Ltd.) mit einer 18 μm Kupferfolie, welche an einer Seite angebracht ist, wobei das Kupfer an den unnötigen Teilen der Folie weg geätzt wurde, wurde als ein Substrat zum Anbringen eines Halbleiterchips hergestellt.
  • Bei diesem Substrat 8 zum Anbringen eines Halbleiterchips, wie es in 9A dargestellt ist, wurde die Öffnung 21 der Lötmittelabdeckung 61 150 μm kleiner als die Kontur 101 des Halbleiterchips 3 ausgebildet.
  • Dann wurden, wie es in 9B dargestellt ist, Bumps 4 ausgebildet, indem sie bei den Anschlüssen des Halbleiterchips 3 plattiert wurden, und ein anisotroper leitfähiger Klebstoff Flip Tac (Handelsname, hergestellt von Hitachi Chemical Company, Ltd.) 91 wurde zwischen dem Halbleiterchip 3 und seinem Substrat 8 zum Anbringen aufgetragen, wobei danach der Halbleiterchip 3 mit der Oberseite nach unten auf das Substrat 8 aufgebracht wurde, wobei eine Lagegenauigkeit der Bumps 4 mit den entsprechenden Verbindungsanschlüssen auf dem Substrat 8 berücksichtigt wurde, und von oben unter den Bedingungen von 180°C und 30 g/Bump für 20 Sekunden erhitzt und gepresst, um die Bumps 4 des Halbleiterchips 3 und die Verbindungsanschlüsse des Substrats 8 zum Anbringen eines Halbleiterchips mittels des anisotropen leitfähigen Klebstoffs 91 elektrisch zu verbinden.
  • Auf diese Weise konnte der Halbleiterchip 3 und sein Substrat 8 zum Anbringen durch ein vielseitiges Verfahren sehr leicht und stabil angebracht werden. Darüber hinaus gab es keine fehlerhafte Ausbildung der Lötmittelabdeckung 61 auf der Seite des Substrats zum Anbringen eines Halbleiterchips, auf welcher der Chip angebracht war, und die Zuverlässigkeit der Verbindung nach dem Anbringen des Halbleiterchips war hoch.
  • Beispiel 8
  • Als die Aufbauschicht 81, welche in 7B dargestellt ist, wurden bei einem Substrat zum Anbringen eines Halbleiterchips ein 50 μm dickes mit einem nichtgewebtem Glasfaserstoff verstärktes Epoxydharzprepreg GEA-679NP (Handelsnamen, hergestellt von Hitachi Chemical Company, Ltd.) und eine 18 μm Kupferfolie in dieser Reihenfolge auf einer Zwischenplatine angeordnet, welche aus demselben Material und mit demselben Verfahren, wie es bei dem Substrat zum Anbringen eines Halbleiterchips bei Beispiel 7 verwendet wurde, hergestellt, und unter den Bedingungen von 170°C und 2,5 MPa für 90 Minuten erhitzt und gepresst, wobei sonst in derselben Weise wie bei dem Beispiel 7 eine Platine mit mehreren Verdrahtungsschichten hergestellt wurde. Unter Verwendung dieser Platine mit mehreren Verdrahtungsschichten wurde ein Halbleiterchip 3 auf dem Substrat 8 zum Anbringen eines Halbleiterchips in derselben Weise wie bei Beispiel 7 angebracht.
  • Beispiel 9
  • Eine Platine mit mehreren Verdrahtungsschichten wurde in derselben Weise wie bei Beispiel 8 hergestellt, außer dass ein Aramidfaser verstärktes Epoxydharzprepreg EAA-541 (Handelsname, hergestellt von Shin-Kobe Electric Machinen Co., Ltd.) für die Aufbauschicht 81 verwendet wurde, und unter Verwendung dieser Platine mit mehreren Verdrahtungsschichten wurde ein Halbleiterchip 3 durch dasselbe Verfahren, wie es bei Beispiel 8 verwendet wurde, auf einem Substrat 8 zum Anbringen eines Halbleiterchips angebracht.
  • Bei jedem dieser Beispiele 7 bis 9 reicht es aus, eine Öffnung 21 der Lötmittelabdeckung 61 für jeden Halbleiterchip auszubilden. Solch eine Öffnung kann einfach ausgebildet werden und das Substrat kann mit einer hohen Ausbeute produziert werden, so dass diese Beispiele hinsichtlich der Produktivität hervorragend sind.
  • Auch bei dem Schritt des Verbindens des Halbleiterchips 3 und seines Substrats 8 zum Anbringen wird, da der Klebstoff fließen kann, wenn er erhitzt und gepresst wird, eine Ausbildung von Fehlstellen verhindert. Darüber hinaus wird, da die Öffnung 21 der Lötmittelabdeckung 61 kleiner als die Kontur des Halbleiterchips 3 ist, im Wesentlichen verhindert, dass der Klebstoff in andere Bereiche fließt, als demjenigen, wo die Bumps 4 des Halbleiterchips 3 und die Verbindungsanschlüsse 5 des Substrats 8 zum Anbringen eines Halbleiterchips verbunden sind, und auch ein Abdichten mit einem Harz kann in wirksamer Weise erfolgen, wobei eine Isolierung zwischen den verbundenen Teilen sichergestellt ist, so dass eine Zuverlässigkeit der Verbindung zwischen den Verbindungsanschlüssen des Halbleiterchips 3 und den entsprechenden Verbindungsanschlüssen 5 des Substrats 8 hoch ist. Da der Schritt des Verbindens des Halbleiterchips 3 und seines Substrats 8 zum Anbringen und der Schritt des Abdichtens von diesen mit einem Harz gleichzeitig bewerkstelligt werden kann, sind diese Beispiele auch bei dem Montageschritt bezüglich der Massenproduktivität hervorragend.
  • Darüber hinaus wird, da der Klebstoff, welcher zum Abdichten nicht benötigt wird, aus der Anordnung heraus gelassen werden kann, wenn sich die Filmdicke geeignet eingestellt hat, eine Restspannung bei dem Verbindungsschritt minimiert und eine Verformung tritt kaum auf.
  • Des Weiteren kann in dem Fall, dass ein Klebstoff verwendet wird, bei welchem die leitfähigen Partikel darin verteilt sind, die Zuverlässigkeit der Verbindung gesteigert werden, indem der Klebstoff erhitzt und gepresst wird.
  • INDUSTRIELLE ANWENDBARKEIT
  • Das Substrat zum Anbringen eines Halbleiterchips der vorliegenden Erfindung wird bezüglich der Zuverlässigkeit der Verbindung verbessert und kann mit einer ausgezeichneten Massenproduktivität hergestellt werden, so dass es stark zu einem Fortschritt bei der Halbleiterchipindustrie beiträgt.

Claims (11)

  1. Substrat (8) mit einem darauf mit einem Klebstoff angebrachten Halbleiterchip (3), wobei der Halbleiterchip (3) Bumps (4) aufweist und wobei das Substrat (8) Verbindungsanschlüsse (5) zur Ausbildung einer Verbindung mit den Bumps (4) des Halbleiterchips (3) aufweist, wobei die Verbindungsanschlüsse (5) in dem Bereich einer Oberfläche des Substrats (8) vorhanden sind, wo der Halbleiterchip (3) angebracht ist, und wobei Verdrahtungsleiter (12) außerhalb des Montagebereichs des Halbleiterchips vorhanden sind, wobei diese Verdrahtungsleiter (12) derart angeordnet sind, dass sie nicht an der Oberfläche des Substrats in einem Bereich um den Rand (1) des Montagebereichs des Halbleiterchips herum frei liegen; dadurch gekennzeichnet, dass der Bereich um den Rand (1) herum mindestens 100 μm sowohl nach innen als auch nach außen von dem Rand entfernt ist, und dass der Klebstoff ein anisotroper leitfähiger Klebstoff ist.
  2. Substrat nach Anspruch 1, wobei, damit die Verdrahtungsleiter (12) nicht an der Oberfläche des Substrats in dem Bereich um den Rand (1) des Halbleiterchipmontagebereichs herum frei liegen, kein Verdrahtungsleiter (12) in der Oberfläche des Substrats in dem Bereich um den Rand (1) des Montagebereichs des Halbleiterchips herum vorhanden ist.
  3. Substrat nach Anspruch 1 oder 2, wobei die Verbindungsanschlüsse (5) nur zur Ausbildung einer Verbindung mit den Bumps des Halbleiterchips (3) in dem Montagebereich des Halbleiterchips (3) vorhanden sind.
  4. Substrat nach Anspruch 1, wobei die Verdrahtungsleiter (12) von den entsprechenden Verbindungsanschlüssen (5) hinaus führen und sich über den Rand (1) des Montagebereichs des Halbleiterchips ausweiten, wobei eine Isolierungsbeschichtung für die Verdrahtungsleiter (12) außerhalb des Montagebereichs des Halbleiterchips ausgebildet ist, und wobei, damit die Verdrahtungsleiter nicht an der Oberfläche an dem Rand des Montagebereichs des Halbleiterchips frei liegen, die Isolierungsbeschichtung in dem Bereich bis zu 300 μm von dem Rand (1) des Montagebereichs des Halbleiterchips nach außen vorhanden ist.
  5. Substrat nach Anspruch 4, wobei die Dicke der Isolierungsbeschichtung 15 bis 50 μm beträgt.
  6. Substrat nach Anspruch 1, wobei die Verdrahtungsleiter (12) von den entsprechenden Verbindungsanschlüssen hinaus führen und sich über den Rand des Montagebereichs des Halbleiterchips ausweiten, und wobei, damit die Verdrahtungsleiter (12) nicht in der Nähe des Randes (1) des Montagebereichs des Halbleiterchips frei liegen, eine Isolierungsbeschichtung der Verdrahtungsleiter (12) vorhanden ist, um nicht nur die Verdrahtungsleiter an dem Rand (1) des Montagebereichs der Halbleiterschaltung sondern auch die Außenseite des Bereichs zu beschichten.
  7. Substrat nach Anspruch 6, wobei die Isolierungsbeschichtung an dem Punkt von 20 bis 300 μm von dem Rand (1) des Montagebereichs des Halbleiterchips nach innen ausgebildet ist.
  8. Substrat nach Anspruch 6 oder 7, wobei die Dicke der Isolierungsbeschichtung derart eingestellt ist, dass ein Abstand zwischen dem Halbleiterchip (5) und der Isolierungsbeschichtung unfehlbar ausgebildet wird, wenn der Halbleiterchip (5) nach einer korrekten Anordnung auf seinem Substrat angebracht ist, ohne Druck auf den Chip (5) auszuüben.
  9. Substrat nach einem der Ansprüche 1 bis 8, wobei das Substrat (8) eine Zwischenplatine, eine Aufbauschicht und eine Isolierungsbeschichtung mit einer Öffnung zur Montage eines Halbleiterchips (3) umfasst.
  10. Substrat nach einem der vorhergehenden Ansprüche, wobei der anisotrope leitfähige Klebstoff leitfähige Teilchen mit einer Größe in dem Bereich von 1 bis 10 μm aufweist.
  11. Substrat nach einem der vorhergehenden Ansprüche, wobei der anisotrope leitfähige Klebstoff leitfähige Teilchen umfasst, welche in dem Klebstoff verteilt sind, wobei der Anteil der Teilchen 0,1 bis 20 Volumenprozent beträgt.
DE69835747T 1997-06-26 1998-06-26 Substrat zur montage von halbleiterchips Expired - Lifetime DE69835747T2 (de)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP16933997A JP4058773B2 (ja) 1997-06-26 1997-06-26 半導体チップ搭載用基板
JP16934097 1997-06-26
JP16934197 1997-06-26
JP16934197A JPH1117046A (ja) 1997-06-26 1997-06-26 半導体チップ搭載用基板
JP16934097A JPH1117045A (ja) 1997-06-26 1997-06-26 半導体チップ搭載用基板
JP16933997 1997-06-26
PCT/JP1998/002872 WO1999000842A1 (en) 1997-06-26 1998-06-26 Substrate for mounting semiconductor chips

Publications (2)

Publication Number Publication Date
DE69835747D1 DE69835747D1 (de) 2006-10-12
DE69835747T2 true DE69835747T2 (de) 2007-09-13

Family

ID=27323160

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69835747T Expired - Lifetime DE69835747T2 (de) 1997-06-26 1998-06-26 Substrat zur montage von halbleiterchips

Country Status (4)

Country Link
US (1) US6281450B1 (de)
EP (1) EP0993039B1 (de)
DE (1) DE69835747T2 (de)
WO (1) WO1999000842A1 (de)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562217B1 (en) * 1997-04-17 2003-05-13 Sekisui Chemical Co., Ltd. Method and device for manufacturing conductive particles
TW407364B (en) * 1998-03-26 2000-10-01 Toshiba Corp Memory apparatus, card type memory apparatus, and electronic apparatus
CN1143373C (zh) * 1998-07-01 2004-03-24 精工爱普生株式会社 半导体装置及其制造方法、电路基板和电子装置
JP3982932B2 (ja) * 1998-12-11 2007-09-26 株式会社沖データ Ｌｅｄアレイヘッド
JP2001210744A (ja) * 2000-01-25 2001-08-03 Nec Corp 回路基板
US6696751B2 (en) * 2000-02-10 2004-02-24 Shinko Electric Industries Co., Ltd. Semiconductor device and portable device having a mounting region sharing point symmetry
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
JP4903966B2 (ja) 2000-03-10 2012-03-28 スタッツ・チップパック・インコーポレイテッド フリップチップ接合構造及びフリップチップ接合構造を形成する方法
JP3538371B2 (ja) * 2000-08-10 2004-06-14 ソニーケミカル株式会社 電気部品組立体及びその製造方法
US6610591B1 (en) * 2000-08-25 2003-08-26 Micron Technology, Inc. Methods of ball grid array
US6670214B1 (en) * 2000-10-12 2003-12-30 Lsi Logic Corporation Insulated bonding wire for microelectronic packaging
JP3613167B2 (ja) * 2000-10-12 2005-01-26 株式会社村田製作所 パッド電極の接続状態の検査方法
DE10114897A1 (de) * 2001-03-26 2002-10-24 Infineon Technologies Ag Elektronisches Bauteil
DE10125025A1 (de) * 2001-05-22 2002-12-12 Infineon Technologies Ag Schaltungsplantine für Speicherbauelemente
US6750546B1 (en) * 2001-11-05 2004-06-15 Skyworks Solutions, Inc. Flip-chip leadframe package
US6884663B2 (en) * 2002-01-07 2005-04-26 Delphon Industries, Llc Method for reconstructing an integrated circuit package using lapping
DE10204016A1 (de) * 2002-01-31 2003-04-30 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
JP2003258196A (ja) * 2002-02-27 2003-09-12 Fujitsu Ltd 半導体装置及びその製造方法
JP2004051755A (ja) * 2002-07-18 2004-02-19 Ricoh Co Ltd 弾性導電樹脂及び弾性導電接合構造
US6969914B2 (en) * 2002-08-29 2005-11-29 Micron Technology, Inc. Electronic device package
TW543923U (en) * 2002-10-25 2003-07-21 Via Tech Inc Structure of chip package
US6831355B2 (en) * 2002-12-04 2004-12-14 Minilogic Device Corporation Ltd. Flip-chip sub-assembly, methods of making same and device including same
US20040178498A1 (en) * 2003-03-10 2004-09-16 Low Qwai H. Wire bonding to full array bonding pads on active circuitry
JP4397653B2 (ja) * 2003-08-26 2010-01-13 日東電工株式会社 半導体装置製造用接着シート
WO2005048307A2 (en) * 2003-11-08 2005-05-26 Chippac, Inc. Flip chip interconnection pad layout
US8853001B2 (en) 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US9029196B2 (en) * 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
KR101249555B1 (ko) 2003-11-10 2013-04-01 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US8076232B2 (en) * 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
JP2005183464A (ja) * 2003-12-16 2005-07-07 Nitto Denko Corp 配線回路基板
US7465764B2 (en) * 2004-06-18 2008-12-16 Ocv Intellectual Captial, Llc Epoxy sizing composition for filament winding
US8129018B2 (en) * 2004-06-18 2012-03-06 Ocv Intellectual Capital, Llc Sizing for high performance glass fibers and composite materials incorporating same
JP2006100385A (ja) 2004-09-28 2006-04-13 Rohm Co Ltd 半導体装置
US11842972B2 (en) 2004-09-28 2023-12-12 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
JP2008535225A (ja) * 2005-03-25 2008-08-28 スタッツ チップパック リミテッド 基板上に狭い配線部分を有するフリップチップ配線
US20060255473A1 (en) 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
US9258904B2 (en) * 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
JP4068635B2 (ja) * 2005-09-30 2008-03-26 松下電器産業株式会社 配線基板
JP2007150089A (ja) * 2005-11-29 2007-06-14 Matsushita Electric Ind Co Ltd 配線基板及びその製造方法ならびに半導体装置
US9847309B2 (en) 2006-09-22 2017-12-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
US7713782B2 (en) * 2006-09-22 2010-05-11 Stats Chippac, Inc. Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps
KR20090041756A (ko) * 2007-10-24 2009-04-29 삼성전자주식회사 접착층을 갖는 프린트 배선 기판 및 이를 이용한 반도체패키지
US8349721B2 (en) 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
US7759137B2 (en) * 2008-03-25 2010-07-20 Stats Chippac, Ltd. Flip chip interconnection structure with bump on partial pad and method thereof
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US20090250814A1 (en) * 2008-04-03 2009-10-08 Stats Chippac, Ltd. Flip Chip Interconnection Structure Having Void-Free Fine Pitch and Method Thereof
US20100052122A1 (en) * 2008-08-27 2010-03-04 Advanced Semiconductor Engineering, Inc. Wire bodning package structure
US7897502B2 (en) 2008-09-10 2011-03-01 Stats Chippac, Ltd. Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers
JP2010150362A (ja) * 2008-12-25 2010-07-08 Sumitomo Electric Ind Ltd フィルム状接着剤及び異方導電性接着剤
US8198186B2 (en) 2008-12-31 2012-06-12 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
US8659172B2 (en) 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
US20100237500A1 (en) * 2009-03-20 2010-09-23 Stats Chippac, Ltd. Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site
CN101866886A (zh) * 2009-04-16 2010-10-20 国碁电子(中山)有限公司 芯片封装结构及其基板处理方法
US8384114B2 (en) 2009-06-27 2013-02-26 Cooledge Lighting Inc. High efficiency LEDs and LED lamps
US8653539B2 (en) 2010-01-04 2014-02-18 Cooledge Lighting, Inc. Failure mitigation in arrays of light-emitting devices
US9480133B2 (en) 2010-01-04 2016-10-25 Cooledge Lighting Inc. Light-emitting element repair in array-based lighting devices
US8039384B2 (en) 2010-03-09 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces
US8409978B2 (en) 2010-06-24 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe
EP2589082B1 (de) 2010-06-29 2018-08-08 Cooledge Lighting Inc. Elektronische vorrichtungen mit nachgebenden substraten
US8492197B2 (en) 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
US8877561B2 (en) 2012-06-07 2014-11-04 Cooledge Lighting Inc. Methods of fabricating wafer-level flip chip device packages
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
US20150028485A1 (en) * 2013-07-25 2015-01-29 Siliconware Precision Industries Co., Ltd. Substrate structure and semiconductor package having the same
TWI503902B (zh) * 2013-11-29 2015-10-11 矽品精密工業股份有限公司 半導體封裝件及其製法
JP6307936B2 (ja) * 2014-02-28 2018-04-11 オムロン株式会社 フレキシブルプリント基板、面光源装置、表示装置、及び、電子機器
US10032699B1 (en) * 2014-04-28 2018-07-24 Amkor Technology, Inc. Flip chip self-alignment features for substrate and leadframe applications
USD864968S1 (en) * 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
KR20220007254A (ko) * 2020-07-10 2022-01-18 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
CN115529714A (zh) * 2021-06-25 2022-12-27 全亿大科技（佛山）有限公司 线路板及制作方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4202007A (en) * 1978-06-23 1980-05-06 International Business Machines Corporation Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers
JPS6041859B2 (ja) * 1980-02-13 1985-09-19 三菱電機株式会社 半導体容器
JPS58148434A (ja) * 1982-02-26 1983-09-03 Mitsubishi Electric Corp 電気部品実装基板の製造方法
JPS59156904U (ja) 1983-04-05 1984-10-22 秩父セメント株式会社 舗装用ブロツク
JPS6041859A (ja) 1983-08-18 1985-03-05 Nec Corp 被呼加入者ページング呼出し方式
JPS6084844A (ja) 1983-10-17 1985-05-14 Hitachi Ltd 半導体装置
JPS6172848U (de) * 1984-10-17 1986-05-17
JPS60180189A (ja) 1984-10-29 1985-09-13 セイコーエプソン株式会社 電気素子の接続構造
JPS626652A (ja) 1985-07-01 1987-01-13 Nippon Shiyotsuken Kk 液体調味料の製造方法
US5253010A (en) 1988-05-13 1993-10-12 Minolta Camera Kabushiki Kaisha Printed circuit board
US5068714A (en) * 1989-04-05 1991-11-26 Robert Bosch Gmbh Method of electrically and mechanically connecting a semiconductor to a substrate using an electrically conductive tacky adhesive and the device so made
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
US5065227A (en) * 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate
JP2940269B2 (ja) 1990-12-26 1999-08-25 日本電気株式会社 集積回路素子の接続方法
US5225966A (en) * 1991-07-24 1993-07-06 At&T Bell Laboratories Conductive adhesive film techniques
JP2702839B2 (ja) * 1991-11-20 1998-01-26 シャープ株式会社 配線基板の電極構造
US5258577A (en) * 1991-11-22 1993-11-02 Clements James R Die mounting with uniaxial conductive adhesive
JP2678958B2 (ja) * 1992-03-02 1997-11-19 カシオ計算機株式会社 フィルム配線基板およびその製造方法
US5483421A (en) * 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
US5436503A (en) * 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
JPH06252285A (ja) * 1993-02-24 1994-09-09 Fuji Xerox Co Ltd 回路基板
JPH07302858A (ja) 1994-04-28 1995-11-14 Toshiba Corp 半導体パッケージ
WO1996008037A1 (en) * 1994-09-06 1996-03-14 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
JP2546192B2 (ja) * 1994-09-30 1996-10-23 日本電気株式会社 フィルムキャリア半導体装置
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
JPH08186336A (ja) 1994-12-28 1996-07-16 Mitsubishi Electric Corp 回路基板、駆動回路モジュール及びそれを用いた液晶表示装置並びにそれらの製造方法
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
WO1996037913A1 (en) * 1995-05-22 1996-11-28 Hitachi Chemical Company, Ltd. Semiconductor device having a semiconductor chip electrically connected to a wiring substrate
US5650595A (en) * 1995-05-25 1997-07-22 International Business Machines Corporation Electronic module with multiple solder dams in soldermask window
DE69622412T2 (de) * 1995-08-29 2003-03-20 Minnesota Mining & Mfg Verfahren zur herstellung einer elektronischen anordnung mit klebeverbindung mittels eines nachgiebigen substrats
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
JPH1032221A (ja) * 1996-07-12 1998-02-03 Nec Corp プリント配線基板
JPH1041615A (ja) * 1996-07-19 1998-02-13 Matsushita Electric Ind Co Ltd 半導体チップ実装用基板、及び半導体チップの実装方法
US5920123A (en) * 1997-01-24 1999-07-06 Micron Technology, Inc. Multichip module assembly having via contacts and method of making the same
JPH10270624A (ja) * 1997-03-27 1998-10-09 Toshiba Corp チップサイズパッケージ及びその製造方法
US6049122A (en) * 1997-10-16 2000-04-11 Fujitsu Limited Flip chip mounting substrate with resin filled between substrate and semiconductor chip
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6108210A (en) * 1998-04-24 2000-08-22 Amerasia International Technology, Inc. Flip chip devices with flexible conductive adhesive
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package
US6078505A (en) * 1999-05-14 2000-06-20 Triquint Semiconductor, Inc. Circuit board assembly method

Also Published As

Publication number Publication date
US6281450B1 (en) 2001-08-28
WO1999000842A1 (en) 1999-01-07
EP0993039A1 (de) 2000-04-12
DE69835747D1 (de) 2006-10-12
EP0993039B1 (de) 2006-08-30
EP0993039A4 (de) 2001-02-28

Similar Documents

Publication Publication Date Title
DE69835747T2 (de) Substrat zur montage von halbleiterchips
DE69830623T2 (de) Klebstoff zum verbinden von schaltelementen, leiterplatte und verfahren zur herstellung derselben
DE60023202T2 (de) Leiterplatte für Plastikhalbleitergehäuse
DE69727014T2 (de) Ein Montierungsverfahren für eine Vielzahl elektronischer Teile auf einer Schaltungsplatte
DE69732004T2 (de) Klebeband für substrat zur verbindung von halbleiter, klebstoffbeschichtetes band für tab, klebstoffbeschichtetes band für drahtbandverbindungen, verbindungssubstrat für halbleiter und halbleitervorrichtung
DE602005000085T2 (de) Epoxidharzzusammensetzung zum einkapseln von Halbleitern, Halbleiter davon und Herstellungsverfahren von Halbleitern
JP3678547B2 (ja) 多層異方導電性接着剤およびその製造方法
DE60036038T2 (de) Klebstoff, Klebstoffgegenstand, Schaltungssubstrat für Halbleitermontage mit einem Klebstoff und eine Halbleiteranordnung die diesen Enthält
JP3869859B2 (ja) 垂直相互接続電子集成体とこれに有用な組成物
US6139777A (en) Conductive paste for filling via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same
CN101432876B (zh) 半导体器件和制造半导体器件的方法
DE60114851T2 (de) Hoch zuverlässige nicht leitfähige klebstoffe für lötlose flip-chip-bondings und flip-chip-bondverfahren damit
EP2180772A1 (de) Mehrschichtige leiterplatte und halbleiteranordnung
KR101736516B1 (ko) 다층 배선판 및 다층 배선판의 제조방법
CN1096686C (zh) 各向异性导电组合物
DE102005025465B4 (de) Halbleiterbauteil mit Korrosionsschutzschicht und Verfahren zur Herstellung desselben
EP0933813A2 (de) Halbleiter-Kunststoffpackung, Metallplatte für diese Packung, und Verfahren zum Herstellen einer kupferbekleideten Platte für diese Packung
DE10037183A1 (de) Verfahren zum Verbinden von Leiterplatten und Verbindungsaufbau
DE60131725T2 (de) Selbstklebeband für substrate zur verbindung mit halbleitern und kupferkaschiertes laminat mit diesem klebeband
US20080110665A1 (en) Method for Connecting Printed Circuit Board
DE19748075A1 (de) Leiterplatten mit hitzebeständigem Harz als Klebstoff für isolierende Klebschichten
US20090211798A1 (en) Pga type wiring board and method of manufacturing the same
KR20120067311A (ko) 배선 기판 및 그 제조 방법
DE10196082B4 (de) FLIP-CHIP-Montageverfahren
JP4227482B2 (ja) 部品内蔵モジュールの製造方法

Legal Events

Date Code Title Description
8364 No opposition during term of opposition