DE10114897A1 - Elektronisches Bauteil - Google Patents

Elektronisches Bauteil

Info

Publication number
DE10114897A1
DE10114897A1 DE10114897A DE10114897A DE10114897A1 DE 10114897 A1 DE10114897 A1 DE 10114897A1 DE 10114897 A DE10114897 A DE 10114897A DE 10114897 A DE10114897 A DE 10114897A DE 10114897 A1 DE10114897 A1 DE 10114897A1
Authority
DE
Germany
Prior art keywords
arrangement
polymer layer
electronic component
plasma
soldered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10114897A
Other languages
English (en)
Inventor
Joerg Zapf
Harry Hedler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10114897A priority Critical patent/DE10114897A1/de
Priority to US10/105,467 priority patent/US6852931B2/en
Publication of DE10114897A1 publication Critical patent/DE10114897A1/de
Priority to US11/008,081 priority patent/US7340826B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23P—METAL-WORKING NOT OTHERWISE PROVIDED FOR; COMBINED OPERATIONS; UNIVERSAL MACHINE TOOLS
    • B23P19/00—Machines for simply fitting together or separating metal parts or objects, or metal and non-metal parts, whether or not involving some deformation; Tools or devices therefor so far as not provided for in other classes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13566—Both on and outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81355—Bonding interfaces of the bump connector having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8192—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Die Erfindung betrifft eine Anordnung sowie ein Verfahren zu dessen Herstellung, wobei die Anordnung wenigstens ein elektronisches Bauteil mit zugehörigen Kontaktanschlüssen (16) und wenigstens eine elektrisch mit dem elektronischen Bauteil gekoppelte Leiterplatte (2) mit Außenkontakten (4) aufweist. Es ist vorgesehen, dass zumindest die metallischen Oberflächen der Anordnung von einer plasmapolymerisierten Polymerschicht (20) bedeckt sind.

Description

Die Erfindung betrifft ein elektronisches Bauteil mit zugehö­ riger Leiterplatte bzw. Umverdrahtungsplatte und ein Verfah­ ren zu seiner Herstellung gemäß den unabhängigen Ansprüchen.
Beim Löten von elektronischen Bauteilen auf Leiterplatten wird Lot an der Verbindungsstelle vom Bauteil mit der Leiter­ bahn erhitzt, wobei es zerfließt und für eine feste mechani­ sche und elektrische Verbindung sorgt. Allerdings muss beim Lötprozess dafür gesorgt werden, das Lot auf die Anschluss­ kontakte zu begrenzen, da ansonsten die Gefahr besteht, dass das Lot durch Benetzung der an die Anschlusskontakte angren­ zenden Anschlussleiterbahnen abfließt. Dies würde dazu füh­ ren, das an der eigentlichen Lötstelle zu wenig Lot für eine zuverlässige Verbindung beider Partner verbleibt.
Um das Abfließen von Lot auf angrenzende Leiterbahnen zu ver­ hindern, ist es bekannt, diese mit einem Lack, einem soge­ nannten Lötstopplack, oder auch mit einer geeigneten Folie abzudecken.
Eine weitere bekannte Maßnahme ist es, für die Leiterbahnen und für die Anschlusskontakte verschiedene Metalle einzuset­ zen, wobei nur der Anschlusskontakt aus einem mit Lot benetz­ baren Metall besteht. Als solche Metalle kommen beispielswei­ se Kupfer, Silber oder Gold in Frage. Dagegen kann die Ober­ fläche der Leiterbahnen aus einem nicht durch Lot benetzbaren Metall bestehen, beispielsweise aus Aluminium oder Titan.
Schließlich besteht noch die Möglichkeit, die Leiterbahn in einer tieferen Ebene als den Anschlusskontakt anzuordnen, wo­ bei zur Verbindung von Leiterbahn und Anschlusskontakt eine Durchgangsverbindung, ein sogenanntes Via vorgesehen ist. Al­ lerdings ist eine derartige Anordnung nur bei mehrlagigen Schaltungen möglich.
Aufgabe der Erfindung ist es, bei einer Anordnung mit einem elektronischen Bauteil und einer zugehörigen Umverdrahtungs­ platte eine zuverlässige elektrische Verbindung von An­ schlusskontakten und Leiterbahnen der Umverdrahtungsplatte sicherzustellen.
Diese Aufgabe wird mit dem Gegenstand bzw. mit dem Verfahren gemäß den unabhängigen Ansprüchen gelöst. Merkmale vorteil­ hafter Weiterbildungen der Erfindung ergeben sich aus den je­ weiligen abhängigen Ansprüchen.
Erfindungsgemäß sind bei einer Anordnung mit wenigstens einem elektronischen Bauteil mit zugehörigen Kontaktanschlüssen und mit wenigstens einer elektrisch mit dem elektronischen Bau­ teil gekoppelten Leiterplatte mit Außenkontakten zumindest die metallischen Oberflächen der Anordnung von einer plas­ mapolymerisierten Polymerschicht bedeckt. Die erfindungsgemä­ ße Anordnung hat den Vorteil, dass die plasmapolymerisierte Polymerschicht beim Löten wirksam ein Abfließen des Lots von Kontaktierungsstellen auf angrenzende Leiterbahnen des Bau­ elements und der Umverdrahtungs- bzw. Leiterplatte verhindert und gleichzeitig für einen wirksamen Korrosionsschutz der me­ tallischen Oberflächen sorgen kann.
In einer Ausführungsform der Erfindung sind alle Oberflächen des wenigstens einen elektronischen Bauteils und der wenig­ stens einen Leiterplatte von der plasmapolymerisierten Poly­ merschicht bedeckt. Diese Ausführungsform hat insbesondere den Vorteil, dass auf diese Weise ein optimaler Korrosions­ schutz aller Bauteile und insbesondere der metallischen Ober­ flächen sichergestellt werden kann.
Eine weitere Ausführungsform der Erfindung sieht vor, dass das wenigstens eine elektronische Bauteil ein Halbleiterchip ist. Besonders beim Verlöten von Halbleiterchips mit ihren sehr kleinen und sehr zahlreichen elektrischen Lötverbindun­ gen muss sichergestellt werden, dass nicht zuviel Lot an den Lötstellen verflüssigt werden muss, damit die Halbleiterchips möglichst kurzzeitig erhitzt werden, um keinen Schaden zu nehmen. Ein Abfließen des Lots auf die Leiterbahnen einer Um­ verdrahtungsplatte würde den Einsatz von mehr Lot und ein längeres Erhitzten erfordern, so dass insbesondere bei sol­ chen Anordnungen eine Beschichtung mit, einer Polymerschicht vorteilhaft ist.
Bei einer weiteren erfindungsgemäßen Ausführungsform ist vor­ gesehen, dass die Polymerschicht an Lötstellen von elektri­ schen Kontakten teilweise verbrannt und/oder verdampft ist. Dies hat den Vorteil, dass die zu verlötenden Einzelteile vor dem Lötvorgang bereits mit der Polymerschicht bedeckt sein können, wobei diese beim Verlöten durch die Aufbringung der für das Löten erforderlichen Temperatur auf einfache Weise verbrannt und/oder verdampft wird. Die Polymerschicht wirkt auf diese Weise als Lötstoppschicht und sorgt nach dem Verlö­ ten für einen wirksamen Korrosionsschutz.
Bei einer weiteren Ausführungsform der Erfindung ist es vor­ gesehen, dass alle Lötstellen von elektrischen Kontakten vollständig und luftdicht von der Polymerschicht umhüllt sind. Dies kann insbesondere dadurch erreicht werden, dass die Polymerschicht vor dem Löten an den entsprechenden Kon­ taktanschlussflächen entfernt wird. Danach werden die Partner miteinander verlötet, wobei die Polymerschicht als zuverläs­ sige Lötstoppschicht wirkt. Diese Anordnung hat zudem den Vorteil, dass die Lötstellen anschließend nahezu vollständig von der Polymerbeschichtung umschlossen sind, womit wiederum ein wirksamer Korrosionsschutz gewährleistet ist.
Eine weitere Ausführungsform der Erfindung sieht vor, dass die Polymerschicht eine Schichtdicke von wenigstens 5 Nanome­ tern (nm) aufweist, womit sichergestellt ist, dass auch bei längerkettigen Polymeren in der Schicht eine zuverlässige Bedeckung aller Bauteile mit einer Vielzahl von Atomlagen er­ folgt ist.
In einer zusätzlichen Ausführungsform der Erfindung weist die Polymerschicht eine Schichtdicke zwischen 5 und 50 Nanometern auf, was den Vorteil hat, dass einerseits eine Mindest­ schichtdicke vorhanden ist, die auch bei sehr langkettigen Polymeren in der Polymerschicht eine zuverlässige und ge­ schlossene Beschichtung sicherstellt. Andererseits ist die Schichtdicke derart begrenzt, dass die Plasmapolymerschicht den Lötvorgang bei einem Kontakt mit der Lötpaste nicht be­ hindert.
Eine weitere Ausführungsform der Erfindung sieht vor, dass die Polymerschicht eine polytetrafluorethylenhaltige (teflon­ haltige) Polymerschicht ist. Ein während der Plasmabeschich­ tung eingebrachter nicht zu geringer Anteil an Polytetrafluo­ rethylen in der Polymerschicht hat den Vorteil, dass auf die­ se Weise eine besonders temperaturbeständige Schicht reali­ siert werden kann, die bei der beim Löten entstehenden Hitze nicht schmelzen oder verbrennen kann, so dass die Beschich­ tung auch in unmittelbarer Nähe der Lötstellen völlig unver­ sehrt bleiben kann.
Eine weitere Ausführungsform der Erfindung sieht vor, dass die Polymerschicht eine silikonhaltige Polymerschicht ist. Ein während der Plasmabeschichtung eingebrachter nicht zu ge­ ringer Anteil an Silikonen in der Polymerschicht hat den Vor­ teil, dass auf diese Weise eine besonders flexible und zähe und damit mechanisch widerstandsfähige Verbindung für die Be­ schichtung zu realisieren ist.
Eine weitere Ausführungsform der Erfindung sieht vor, dass die Anordnung mehrere Halbleiterchips umfasst, die in einer dreidimensionalen Topografie miteinander verbunden sind. Ins­ besondere bei einer derartigen dreidimensionalen, d. h. bspw. mehrlagigen Anordnung von Halbleiterchips und diesen zugeordneten Umverdrahtungsplatten kommen die Vorteile der erfin­ dungsgemäßen plasmapolymerisierten Polymerbeschichtung zum Tragen, da diese Beschichtung auch bei verwinkelten und schwer zugänglichen mehrlagigen Strukturen überall gleichmä­ ßig aufgetragen werden kann, wodurch an allen gewünschten Stellen eine Beschichtung vorliegt, die als Lötstoppschicht wirkt und das Abfließen des Lotes auf Leiterbahnen verhindern kann.
Eine weitere Ausführungsform der Erfindung sieht vor, dass die dreidimensionale Struktur durch Verlöten der Halbleiter­ chips mit Verbindungsabschnitten hergestellt ist. Solche Ver­ bindungsabschnitte können bspw. dreidimensionale Leiterplat­ ten bzw. Umverdrahtungsplatten sein. Eine Polymerbeschichtung einer derartigen Struktur weist den Vorteil auf, dass auch bei ansonsten unzugänglichen Stellen, die kaum oder nur schwer mittels Lötstopplack erreicht werden könnten, eine gleichmäßige Beschichtung erfolgen kann.
Eine weitere Ausführungsform der Erfindung sieht vor, dass die dreidimensionale Struktur in Form von sogenannten Molded Interconnect Devices gebildet ist. Darunter werden dreidimen­ sionale Strukturen von elektrisch und mechanisch miteinander verbundenen Halbleiterchips verstanden. Auch hier gilt das oben gesagte, dass diese dreidimensionalen Strukturen sich wesentlich leichter mittels Plasmapolymerisation beschichten lassen als sie beispielsweise lackiert werden können. Somit lassen sich diese Strukturen zuverlässig mit einer Schicht umhüllen, die ein Fließen des Lots auf Leiterbahnen verhin­ dert.
Erfindungsgemäß werden bei einem Verfahren zur Herstellung einer Anordnung mit wenigstens einem elektronischen Bauteil mit zugehörigen Kontaktanschlüssen und mit wenigstens einer elektrisch mit dem elektronischen Bauteil gekoppelten Leiter­ platte mit Außenkontakten zumindest die metallischen Oberflä­ chen der Anordnung von einer plasmapolymerisierten Polymerschicht bedeckt. Dabei ist vorgesehen, dass das Verfahren zu­ mindest die nachfolgenden Verfahrensschritte umfasst. Zu­ nächst werden die zu verlötenden Einzelteile der Anordnung bereitgestellt, wonach alle zu verlötenden Anschlusskontakte der Anordnung mit einer Lötpaste maskiert werden. Die auf diese Weise vorbereiteten Einzelteile werden anschließend einzeln oder gemeinsam in eine Plasmakammer eingebracht, wo auf die Anordnung mittels Plasmapolymerisation eine Polymer­ schicht aufgebracht wird. Danach wird die Anordnung bzw. de­ ren Einzelteile wieder aus der Plasmakammer herausgenommen. Die Polymerisation kann an den zu verlötenden Kontaktstellen entfernt werden. Schließlich werden die elektrischen Verbin­ dungen der Anordnung miteinander verlötet.
Dieses erfindungsgemäße Verfahren hat den Vorteil, dass alle zu kontaktierenden Lötstellen sowie alle übrigen metallischen Schichten und Leiterbahnen von einer Polymerschicht bedeckt sind, die ein Fließen des Lots auf den Leiterbahnen verhin­ dert. Durch die Beschichtung in der Plasmakammer, bei der Mo­ nomere und/oder kurzkettige Kohlenwasserstoffe zu längerket­ tigen Polymeren unter der Wirkung eines elektrischen Feldes polymerisieren, kann eine gleichmäßige Beschichtung auch ver­ winkelter und komplizierterer Strukturen erfolgen, die bei­ spielsweise mittels Lackierung nur schwierig oder nur teil­ weise erreicht werden könnten.
Bei einem alternativen Verfahren zur Herstellung einer Anord­ nung mit wenigstens einem elektronischen Bauteil mit zugehö­ rigen Kontaktanschlüssen und mit wenigstens einer elektrisch mit dem elektronischen Bauteil gekoppelten Leiterplatte mit Außenkontakten werden zumindest die metallischen Oberflächen der Anordnung von einer plasmapolymerisierten Polymerschicht bedeckt, wobei das Verfahren zumindest folgende Verfahrens­ schritte umfasst. Nach dem Bereitstellen der zu verlötenden Einzelteile der Anordnung erfolgt eine Maskierung aller zu verlötenden Anschlusskontakte mit einer Lötpaste und eine Kontaktierung der später zu verlötenden Kontaktstellen. Danach wird die Anordnung in eine Plasmakammer eingebracht und mittels Plasmapolymerisation eine Polymerschicht auf die An­ ordnung aufgebracht. Anschließend wird die Anordnung wieder aus der Plasmakammer entnommen und die elektrischen Verbin­ dungen verlötet.
Bei diesem alternativen erfindungsgemäßen Verfahren werden alle Teile zunächst kontaktiert und erst danach mittels Plas­ mapolymerisation mit einer Polymerschicht bedeckt. Dies hat den Vorteil, dass die zu verbindenden Lötstellen bereits in einem Berührkontakt miteinander stehen und leicht miteinander verlötet werden können, ohne dass zuvor an diesen Stellen die Polymerschicht entfernt werden muss. An den unmittelbar an den Lötstellen angrenzenden metallischen Flächen dagegen ist eine Polymerschicht vorhanden, die das Fließen des Lots auf die Leiterbahnen verhindert.
Beim ersten Ausführungsbeispiel des Verfahrens können während der Plasmapolymerisation alle Oberflächen des wenigstens ei­ nen elektronischen Bauteils und der wenigstens einen Leiter­ platte von der Polymerschicht bedeckt werden, was neben dem Vorteil eines zuverlässigen Korrosionsschutzes den weiteren Vorteil hat, dass die Beschichtung auf diese Weise sehr schnell und effektiv aufgebracht werden kann und dass dadurch ein guter Schutz gegen stellenweises Offenliegen von metalli­ schen Flächen aufgrund von Abplatzungen oder Unterwanderungen der Schicht erreicht werden kann.
In einem weiteren Ausführungsbeispiel des Verfahrens ist vor­ gesehen, dass bei der Plasmapolymerisation Monomere und/oder kurzkettige Vorpolymere in der Plasmakammer zu längerkettigen Kohlenwasserstoffen polymerisiert werden. Dies hat den Vor­ teil, dass auf sehr zuverlässige Weise der Prozess beein­ flusst und überwacht werden kann, so dass die Beschichtung aus Polymeren bestimmter gewünschter Moleküllänge bzw. -größe bestehen kann. Zudem lassen sich auf diese Weise Silikone und/oder Polytetrafluorethylene zusätzlich zu den Monomeren und/oder den kurzkettigen Vorpolymeren in die Plasmakammer einbringen, wodurch die physikalischen Eigenschaften der Po­ lymerschicht sehr gezielt beeinflusst werden können.
Ein weiteres Ausführungsbeispiel des Verfahrens sieht vor, dass die Maskierung mittels Siebdruck erfolgt, was insbeson­ dere den Vorteil einer sehr präzisen Platzierung der Lotpaste auf den zu verlötenden Stellen hat, wobei das Sieb für unter­ schiedliche Strukturen unterschiedlich gestaltet und vorbe­ reitet werden kann.
Ein weiteres Ausführungsbeispiel des Verfahrens sieht vor, dass die Maskierung auch mittels Schablonendruck erfolgen kann, was den Vorteil einer äußerst exakten Aufbringung der Lotpaste auf die zu kontaktierenden Stellen der Anordnung hat.
Ein alternatives Ausführungsbeispiel des Verfahrens sieht vor, dass die Maskierung der Lotpaste mittels Dosieren er­ folgt, was insbesondere den Vorteil hat, dass an unterschied­ lichen Kontaktstellen auf einfache Weise eine jeweils indivi­ duelle Menge an Lotpaste aufgebracht werden kann. Zudem ist dieses Verfahren sehr einfach und flexibel auf unterschiedli­ che zu verarbeitende Chargen anpassbar.
Zusammenfassend ergeben sich bei der erfindungsgemäßen Anord­ nung und dem erfindungsgemäßen Verfahren folgende Einzelhei­ ten bzw. Verfahrensschritte. Nach der Maskierung der später zu verlötenden Anschlusskontakte wird eine vorzugsweise dünne polymere Schicht in einem Plasmaprozess aufgebracht. Diese polymere Schicht ist nicht durch Lot benetzbar und dient des­ halb dazu, als Lötstoppschicht zu fungieren. Die Maskierung, die vorzugsweise aus Lotpaste besteht, kann beispielsweise mittels Siebdruck, Schablonendruck oder mittels an sich be­ kanntem Dosierverfahren erfolgen. Das Fließverhalten der Löt­ paste wird dabei durch die dünne Polymerschicht nicht wesent­ lich beeinflusst. Alternativ kann die Erzeugung der Plasmapolymerschicht auch nach dem Aufbringen der Lötpaste und der Kontaktierung der jeweils durch Löten zu verbindenden Partner erfolgen. Die Polymerschicht übernimmt damit bei allen Part­ nern die Funktion einer Lötstoppschicht.
Insbesondere bei Partnern mit einer hohen Topografie wie bei­ spielsweise bei sogenannten MID (Molded Interconnect Devices) oder CSP (Chip-Size-Packages) bzw. Waferlevel-CSP mit Höckern ist das Aufbringen von Lötstopplacken oder -folien mit hohen technologischen Schwierigkeiten verbunden. Der alternative Einsatz von Metallen mit unterschiedlicher Lotbenetzbarkeit erfordert mehrere Prozessschritte und ist damit kosteninten­ siv. Zudem besteht bei solchen Konfigurationen das erhöhte Risiko von Kontaktkorrosionen. Durchgänge, sogenannte Vias, an den Kontaktanschlussstellen (sogenannte Pads) sind nur bei mehrlagigen Schaltungen möglich.
Dagegen entfallen bei einer Maskierung mit einer Lotpaste aufwendige Strukturierungsschritte von Lötstopplacken oder -­ folien. Zudem stellt die Plasmapolymerbeschichtung einen wirksamen Korrosionsschutz dar. Vorteilhaft ist weiterhin, dass alle zu verbindenden Partner in einem simultanen Prozess mit einer wirksamen Lötstoppschicht versehen werden können.
Bei zunehmend eingesetzten - als sogenannte Waferlevel-Chip- Size-Packages bezeichnete - hochintegrierten Bauelementen sind Höcker vorgesehen, die in einer regelmäßigen Struktur auf dem Halbleiterchip angeordnet sind. Auf diesen Kontakt­ höckern sind Kontaktflächen bzw. Kontaktanschlüsse vorgese­ hen, die mittels einer Umverdrahtung mit den in einer Linie angeordneten Kontaktanschlussflächen des Chips in Verbindung stehen. Die Kontaktanschlussflächen und die Umverdrahtung können beispielsweise aus einer galvanisch erzeugten Kup­ fer/Nickel/Gold-Metallisierung bestehen, die gut durch Lot benetzbar ist. Diese Bauelemente müssen auf Leiterplatten durch Löten kontaktiert werden, damit sogenannte Single- Inline-Memory-Module (SIM-Module) entstehen. Auf der Leiterplatte werden durch Siebdruck oder Dispensen auf den An­ schlusskontakten Lotpastendepots erzeugt, die Bauelemente (Waferlevel-Chip-Size-Packages) aufgesetzt und anschließend eine Polymerbeschichtung mittels Plasmapolymerisation durch­ geführt.
Die Schichtdicke kann dabei vorteilhaft zwischen 5 und 50 nm liegen. Je nach den verwendeten Vorpolymeren oder Gasen las­ sen sich eine Vielzahl von organischen Verbindungen herstel­ len, beispielsweise teflonartige oder silikonartige Polymere.
Die Kontakte des SIM-Moduls nach außen müssen beim Beschich­ tungsprozess abgedeckt werden, was beispielsweise mechanisch erfolgen kann. Bei dünnen Schichten ist bei späterer Verbin­ dung mit geeigneten Steckkontakten auch eine zuverlässige Kontaktierung trotz der Plasmapolymerisationsschicht möglich, beispielsweise indem die Steckkontakte klingenartig geformt sind und sich durch die Beschichtung schneiden bzw. graben können. Eine Abdeckung bei der Beschichtung ist somit hierbei nicht notwendig. Nach der Plasmapolymerisation kann der übli­ che Lötprozess erfolgen.
Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beliegenden Figuren näher erläutert. Es zeigen:
Fig. 1 eine schematische Darstellung einer Leiterplatte mit mehreren Anschlusskontakten und aufgebrachten Lotdepots,
Fig. 2 eine erfindungsgemäße Anordnung in schematischer Darstellung, und
Fig. 3 einen Detailausschnitt der erfindungsgemäßen Anord­ nung entsprechend Fig. 2 nach der Plasmapolymeri­ sation.
Fig. 1 zeigt eine schematische Darstellung einer flachen Leiterplatte 2 mit mehreren Außenkontakten 4, die nebeneinan­ der auf der Oberfläche der Leiterplatte 2 angeordnet sind und auf denen jeweils kleine Portionen von Lötpaste 6 aufgebracht sind. Diese Außenkontakte 4 werden in einem späteren Prozess­ schritt mit entsprechenden Verbindungskontakten einer Umver­ drahtungsmetallisierung eines Halbleiterchips verlötet wer­ den.
Fig. 2 zeigt in einer schematischen Darstellung einen be­ reits auf der Leiterplatte 2 platzierten Halbleiterchip 10 mit zugehöriger Umverdrahtungsmetallisierung 12. Diese Umver­ drahtungsmetallisierung 12 ist auf ihrer dem Halbleiterchip 10 abgewandten Seite mit Kontaktanschlüssen 16 versehen, die mit den Außenkontakten 4 auf der Leiterbahn 2 korrespondie­ ren.
Die Fig. 3 zeigt einen Detailausschnitt der schematischen Darstellung entsprechend Fig. 2 mit einer beispielhaften Kontaktierung zwischen Leiterplatte 2 und Kontaktanschlüssen 16. Der Kontaktanschluss 16 sitzt auf einem Kontakthöcker 18, der eine halbkugelige Kontur aufweist. Der Kontaktanschluss 16 kann vorzugsweise elastisch federnd ausgestaltet sein, da­ mit Unebenheiten und geringe Niveauunterschiede zwischen Um­ verdrahtungsmetallisierung 12 und den Außenkontakten 4 der Leiterplatte 2 ausgeglichen werden können. Bei der Montage wird die kugelige Oberfläche des Kontakthöckers 18 weitgehend mittig auf dem Außenkontakt 4 mit der darauf befindlichen Lötpaste platziert.
Erkennbar ist weiterhin eine die freiliegenden Oberflächen umhüllende plasmapolymerisierte Polymerschicht 20, die entwe­ der bereits vor oder auch nach dem Zusammenfügen der zu ver­ bindenden Lötpartner aufgebracht werden kann. Beim anschlie­ ßenden Verlöten der Außenkontakte 4 mit dem Kontaktanschluss 16 bzw. mit dem darauf befindlichen Kontakthöcker 18 verhin­ dert die Polymerschicht wirksam ein Abfließen des verflüssig­ ten Lots auf die an die Außenkontakte 4 anschließenden Lei­ terbahnen.
Anhand der Fig. 1 bis 4 wird im Folgenden das erste erfin­ dungsgemäße Verfahren beschrieben. Bei dem Verfahren zur Her­ stellung einer Anordnung mit wenigstens einem Halbleiterchip 10 mit zugehöriger Umverdrahtungsmetallisierung 12 und darauf befindlichen Kontaktanschlüssen 16 wird diese mit einer Lei­ terplatte 2 mit hier nicht dargestellten Außenkontakten ver­ bunden. Zunächst werden bei dem Verfahren die zu verlötenden Einzelteile der Anordnung bereitgestellt; das sind im darge­ stellten Ausführungsbeispiel der Halbleiterchip 10 mit Kon­ takthöckern, Umverdrahtungsmetallisierung inklusive Kon­ taktnanschlüssen und die Leiterplatte 2. Auf der Leiterplatte 2 werden alle zu verlötenden Außenkontakte 4 mittels Sieb- oder Schablonendruck mit einer Lötpaste 6 maskiert. Die auf diese Weise vorbereiteten Einzelteile werden anschließend einzeln oder gemeinsam in eine Plasmakammer eingebracht, wo auf die Anordnung mittels Plasmapolymerisation eine Polymer­ schicht 20 aufgebracht wird. Danach wird die Anordnung bzw. deren Einzelteile wieder aus der Plasmakammer herausgenommen. Schließlich werden die elektrischen Verbindungen der Anord­ nung miteinander verlötet, wodurch mechanisch feste und elek­ trisch leitende Lötverbindungen zwischen den Kontaktanschlüs­ sen 16 und den Außenkontakten der Leiterplatte 2 gebildet werden.
Das zweite erfindungsgemäße Verfahren entspricht im Wesentli­ chen dem ersten erfindungsgemäßen Verfahren. Im Bezug auf die folgenden Verfahrensschritte weicht das zweite erfindungsge­ mäße Verfahren vom ersten ab. Die Kontakthöcker 18 werden be­ reits auf die mit Lötpaste 6 versehenen Außenkontakte 4 ge­ setzt, wodurch eine zusammengefügte aber noch nicht verlötete Anordnung entsteht. Danach wird in der Plasmakammer die Poly­ merschicht 20 aufgebracht, die alle Teile umhüllt, nicht je­ doch die Berührflächen zwischen den Kontaktanschlüssen 16 und der Lötpaste 6. Das Verlöten der Kontakte erfolgt danach, so dass wiederum mechanisch feste und elektrisch leitende Löt­ verbindungen zwischen den Kontaktanschlüssen 16 und den Au­ ßenkontakten der Leiterplatte 2 gebildet werden.
Bezugszeichenliste
2
Leiterplatte bzw. Umverdrahtungsplatte
4
Außenkontakte
6
Lötpaste
10
Halbleiterchip
12
Umverdrahtungsmetallisierung
16
Kontaktanschlüsse
18
Kontakthöcker
20
Polymerschicht
22
Lötverbindung

Claims (20)

1. Anordnung mit wenigstens einem elektronischen Bauteil mit zugehörigen Kontaktanschlüssen (16), mit wenigstens einer elektrisch mit dem elektronischen Bauteil gekop­ pelten Leiterplatte (2) mit Außenkontakten (4), wobei zumindest die metallischen Oberflächen der Anordnung von einer plasmapolymerisierten Polymerschicht (20) bedeckt sind.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass alle Oberflächen des wenigstens einen elektronischen Bauteils und der wenigstens einen Leiterplatte (2) von der plasmapolymerisierten Polymerschicht (20) bedeckt sind.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das wenigstens eine elektronische Bauteil ein Halblei­ terchip (10) ist.
4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Polymerschicht (20) an Lötstellen von elektrischen Kontakten (4, 16) teilweise verbrannt und/oder verdampft ist.
5. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Polymerschicht (20) alle Lötstellen von elektrischen Kontakten (4, 16) vollständig und luftdicht umhüllt.
6. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Polymerschicht (20) eine Schichtdicke von wenigstens 5 nm aufweist.
7. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Polymerschicht (20) eine Schichtdicke zwischen unge­ fähr 5 und 50 nm aufweist.
8. Anordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Polymerschicht (20) eine polytetrafluorethylenhalti­ ge Polymerschicht ist.
9. Anordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Polymerschicht (20) eine silikonhaltige Polymer­ schicht ist.
10. Anordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Anordnung mehrere Halbleiterchips (10) umfasst, die in einer dreidimensionalen Topografie miteinander ver­ bunden sind.
11. Anordnung nach Anspruch 10, dadurch gekennzeichnet, dass die dreidimensionale Struktur durch Verlöten der Halb­ leiterchips (10) mit Verbindungsabschnitten hergestellt ist.
12. Anordnung nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die dreidimensionale Struktur in Form von Molded Inter­ connect Devices gebildet ist.
13. Verfahren zur Herstellung einer Anordnung mit wenigstens einem elektronischen Bauteil mit zugehörigen Kontaktan­ schlüssen (16), mit wenigstens einer elektrisch mit dem elektronischen Bauteil gekoppelten Leiterplatte (2) mit Außenkontakten (4), wobei zumindest die metallischen Oberflächen der Anordnung von einer plasmapolymerisier­ ten Polymerschicht (20) bedeckt sind und das Verfahren die folgenden Verfahrensschritte aufweist:
  • - Bereitstellen der zu verlötenden Einzelteile der Anordnung,
  • - Maskieren aller zu verlötenden Anschlusskontakte der Anordnung mit einer Lötpaste (6),
  • - Einbringen der Anordnung in eine Plasmakammer,
  • - Aufbringen einer Polymerschicht (20) auf die Anord­ nung mittels Plasmapolymerisation,
  • - Entfernen der Anordnung aus der Plasmakammer,
  • - Entfernen der Polymerschicht an den zu verlötenden Kontaktstellen, falls erforderlich,
  • - Verlöten der elektrischen Verbindungen.
14. Verfahren zur Herstellung einer Anordnung mit wenigstens einem elektronischen Bauteil mit zugehörigen Kontaktan­ schlüssen (16), mit wenigstens einer elektrisch mit dem elektronischen Bauteil gekoppelten Leiterplatte (2) mit Außenkontakten (4), wobei zumindest die metallischen Oberflächen der Anordnung von einer plasmapolymerisier­ ten Polymerschicht (20) bedeckt sind und das Verfahren die folgenden Verfahrensschritte aufweist:
  • - Bereitstellen der zu verlötenden Einzelteile der Anordnung,
  • - Maskieren aller zu verlötenden Anschlusskontakte mit einer Lötpaste (6),
  • - Kontaktierung der später zu verlötenden Kontakt­ stellen,
  • - Einbringen der Anordnung in eine Plasmakammer,
  • - Aufbringen einer Polymerschicht (20) auf die Anord­ nung mittels Plasmapolymerisation,
  • - Entfernen der Anordnung aus der Plasmakammer,
  • - Verlöten der elektrischen Verbindungen.
15. Verfahren nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass bei der Plasmapolymerisation alle Oberflächen des wenig­ stens einen elektronischen Bauteils und der wenigstens einen Leiterplatte (2) von der Polymerschicht (20) be­ deckt werden.
16. Verfahren nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass bei der Plasmapolymerisation Monomere und/oder kurzket­ tige Vorpolymere in der Plasmakammer zu längerkettigen Kohlenwasserstoffen polymerisiert werden.
17. Verfahren nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, dass die Maskierung mittels Siebdruck erfolgt.
18. Verfahren nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, dass die Maskierung mittels Schablonendruck erfolgt.
19. Verfahren nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, dass die Maskierung mittels Dosieren erfolgt.
20. Verfahren nach Anspruch 13 oder 14 zur Herstellung einer Anordnung gemäß einem der Ansprüche 1 bis 12.
DE10114897A 2001-03-26 2001-03-26 Elektronisches Bauteil Withdrawn DE10114897A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10114897A DE10114897A1 (de) 2001-03-26 2001-03-26 Elektronisches Bauteil
US10/105,467 US6852931B2 (en) 2001-03-26 2002-03-26 Configuration having an electronic device electrically connected to a printed circuit board
US11/008,081 US7340826B2 (en) 2001-03-26 2004-12-09 Method for producing an electronic device connected to a printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10114897A DE10114897A1 (de) 2001-03-26 2001-03-26 Elektronisches Bauteil

Publications (1)

Publication Number Publication Date
DE10114897A1 true DE10114897A1 (de) 2002-10-24

Family

ID=7679144

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10114897A Withdrawn DE10114897A1 (de) 2001-03-26 2001-03-26 Elektronisches Bauteil

Country Status (2)

Country Link
US (2) US6852931B2 (de)
DE (1) DE10114897A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013216282A1 (de) * 2013-08-16 2015-02-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrisches Bauteil mit einer elektrisch zu kontaktierenden Stelle sowie Verfahren zur Vorbereitung eines elektrischen Bauteils für einen Lötprozess
DE102014118544A1 (de) * 2014-12-12 2016-06-16 Endress + Hauser Gmbh + Co. Kg Verfahren zum Schutz von Bauteilen auf einer Leiterplatte

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618812B1 (ko) * 2002-11-18 2006-09-05 삼성전자주식회사 향상된 신뢰성을 가지는 적층형 멀티 칩 패키지
JP2004288815A (ja) * 2003-03-20 2004-10-14 Seiko Epson Corp 半導体装置及びその製造方法
CN100342531C (zh) * 2004-06-04 2007-10-10 友达光电股份有限公司 复合凸块结构和制造方法
US7673970B2 (en) * 2004-06-30 2010-03-09 Lexmark International, Inc. Flexible circuit corrosion protection
CN101116382A (zh) * 2005-03-04 2008-01-30 株式会社村田制作所 陶瓷多层基板及其制造方法
US20070257091A1 (en) * 2006-05-05 2007-11-08 Joseph Kuczynski Chip Module Having Solder Balls Coated with a Thin Cast Polymer Barrier Layer for Corrosion Protection and Reworkability, and Method for Producing Same
GB0703172D0 (en) * 2007-02-19 2007-03-28 Pa Knowledge Ltd Printed circuit boards
CN101141027B (zh) * 2007-09-20 2012-02-29 友达光电（苏州）有限公司 平面显示器基板的电路连接结构与其连接方法
KR101574374B1 (ko) 2008-08-18 2015-12-03 셈블란트 리미티드 할로-하이드로카본 폴리머 코팅
GB2462824A (en) * 2008-08-18 2010-02-24 Crombie 123 Ltd Printed circuit board encapsulation
AU2014202320B2 (en) * 2008-08-18 2015-09-17 Semblant Limited Halo-hydrocarbon polymer coating
US8618420B2 (en) * 2008-08-18 2013-12-31 Semblant Global Limited Apparatus with a wire bond and method of forming the same
BE1019159A5 (nl) * 2010-01-22 2012-04-03 Europlasma Nv Werkwijze voor de afzetting van een gelijkmatige nanocoating door middel van een lage druk plasma proces.
US8995146B2 (en) 2010-02-23 2015-03-31 Semblant Limited Electrical assembly and method
GB201003067D0 (en) * 2010-02-23 2010-04-07 Semblant Ltd Plasma-polymerized polymer coating
GB2485419B (en) * 2010-11-15 2015-02-25 Semblant Ltd Method for reducing creep corrosion
US8852693B2 (en) 2011-05-19 2014-10-07 Liquipel Ip Llc Coated electronic devices and associated methods
GB2489761B (en) * 2011-09-07 2015-03-04 Europlasma Nv Surface coatings
US20130119538A1 (en) * 2011-11-16 2013-05-16 Texas Instruments Incorporated Wafer level chip size package
DE102012103166A1 (de) * 2012-04-12 2013-10-17 Endress + Hauser Gmbh + Co. Kg Druckmesszelle und Verfahren zu ihrer Herstellung
US9952111B2 (en) 2015-04-15 2018-04-24 Infineon Technologies Ag System and method for a packaged MEMS device
KR102458034B1 (ko) 2015-10-16 2022-10-25 삼성전자주식회사 반도체 패키지, 반도체 패키지의 제조방법, 및 반도체 모듈
GB201621177D0 (en) 2016-12-13 2017-01-25 Semblant Ltd Protective coating

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4842989A (en) * 1986-12-19 1989-06-27 Minolta Camera Kabushiki Kaisha Resist layer and process for forming resist pattern thereon
JPH1146053A (ja) * 1997-07-24 1999-02-16 Denso Corp 電子部品の実装構造

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5799749A (en) * 1980-12-12 1982-06-21 Toshiba Corp Semiconductor device
JPS57172741A (en) * 1981-04-17 1982-10-23 Nippon Telegr & Teleph Corp <Ntt> Method for forming insulating film for semiconductor device
JPS5893241A (ja) * 1981-11-30 1983-06-02 Sony Corp 半導体装置
US4599243A (en) * 1982-12-23 1986-07-08 International Business Machines Corporation Use of plasma polymerized organosilicon films in fabrication of lift-off masks
JPH0766528B2 (ja) * 1983-03-18 1995-07-19 富士写真フイルム株式会社 磁気記録媒体
DE3517631A1 (de) * 1984-11-07 1986-05-07 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen elektrischer plasmapolymerer vielschichtkondensatoren
JPS63311794A (ja) 1987-06-12 1988-12-20 Sumitomo Electric Ind Ltd フレキシブル配線板の製造方法
JP2816239B2 (ja) * 1990-06-15 1998-10-27 株式会社日立製作所 樹脂封止型半導体装置
FR2666190B1 (fr) * 1990-08-24 1996-07-12 Thomson Csf Procede et dispositif d'encapsulation hermetique de composants electroniques.
JPH04219901A (ja) 1990-12-19 1992-08-11 Nippon Steel Corp 保護膜を有する電気部品
US5274913A (en) * 1991-10-25 1994-01-04 International Business Machines Corporation Method of fabricating a reworkable module
JPH06244316A (ja) 1993-02-19 1994-09-02 Sony Corp 半導体装置、その製造方法及びその製造装置
US5578869A (en) * 1994-03-29 1996-11-26 Olin Corporation Components for housing an integrated circuit device
US5659203A (en) * 1995-06-07 1997-08-19 International Business Machines Corporation Reworkable polymer chip encapsulant
US5956605A (en) * 1996-09-20 1999-09-21 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
US5895229A (en) * 1997-05-19 1999-04-20 Motorola, Inc. Microelectronic package including a polymer encapsulated die, and method for forming same
DE69835747T2 (de) * 1997-06-26 2007-09-13 Hitachi Chemical Co., Ltd. Substrat zur montage von halbleiterchips
US6495462B1 (en) * 1998-02-09 2002-12-17 Tessera, Inc. Components with releasable leads
EP1039527A3 (de) * 1999-03-24 2002-03-06 Shinko Electric Industries Co. Ltd. Montierungsstruktur für Halbleiteranordnung
DE60125999T2 (de) * 2000-02-09 2007-11-08 Interuniversitair Micro-Elektronica Centrum Verfahren zur flip-chip-Montage von Halbleitervorrichtungen mit Klebstoffen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4842989A (en) * 1986-12-19 1989-06-27 Minolta Camera Kabushiki Kaisha Resist layer and process for forming resist pattern thereon
JPH1146053A (ja) * 1997-07-24 1999-02-16 Denso Corp 電子部品の実装構造

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013216282A1 (de) * 2013-08-16 2015-02-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrisches Bauteil mit einer elektrisch zu kontaktierenden Stelle sowie Verfahren zur Vorbereitung eines elektrischen Bauteils für einen Lötprozess
DE102013216282B4 (de) * 2013-08-16 2020-10-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrisches Bauteil mit einer elektrisch zu kontaktierenden Stelle sowie Verfahren zur Vorbereitung eines elektrischen Bauteils für einen Lötprozess und Verwendung einer entsprechenden Matrix
DE102014118544A1 (de) * 2014-12-12 2016-06-16 Endress + Hauser Gmbh + Co. Kg Verfahren zum Schutz von Bauteilen auf einer Leiterplatte
DE102014118544B4 (de) 2014-12-12 2023-09-07 Endress+Hauser SE+Co. KG Verfahren zum Schutz von Bauteilen auf einer Leiterplatte vor Löttemperaturspitzen

Also Published As

Publication number Publication date
US6852931B2 (en) 2005-02-08
US7340826B2 (en) 2008-03-11
US20050150685A1 (en) 2005-07-14
US20020134580A1 (en) 2002-09-26

Similar Documents

Publication Publication Date Title
DE10114897A1 (de) Elektronisches Bauteil
DE102005047856B4 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen
EP1350417B1 (de) Verfahren zur herstellung einer elektronischen baugruppe
DE69434160T2 (de) Mit Lötkugeln Verbindensverfahren damit versehen
DE10137184B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
DE10306643B4 (de) Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul
WO1996016442A1 (de) Kernmetall-lothöcker für die flip-chip-technik
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE102007036045A1 (de) Elektronischer Baustein mit zumindest einem Bauelement, insbesondere einem Halbleiterbauelement, und Verfahren zu dessen Herstellung
DE19822794C1 (de) Mehrfachnutzen für elektronische Bauelemente, insbesondere akustische Oberflächenwellen-Bauelemente
DE10059178A1 (de) Verfahren zur Herstellung von Halbleitermodulen sowie nach dem Verfahren hergestelltes Modul
DE4446471A1 (de) Chipkontaktierungsverfahren und damit hergestellte elektronische Schaltung
DE102006012007A1 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben
WO2017215798A1 (de) Leitungsintegrierter halbleiterschalter und verfahren zu dessen herstellung
WO2020043863A1 (de) Verfahren zur fertigung von leiterbahnen und elektronikmodul
DE102004005361B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen
DE102004016847A1 (de) Leuchtdiodenanordnung und Verfahren zum Herstellen einer Leuchtdiodenanordnung
DE10138042A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102007014337B4 (de) Verfahren zum Bestücken eines Kontaktierungselementes mit einem elektrischen Bauelement sowie ein Kontaktierungselement mit einem elektrischen Bauelement
DE10223203A1 (de) Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung
DE102015216417B4 (de) Leiterplatte und Verfahren zur Herstellung solch einer Leiterplatte
DE10230712B4 (de) Elektronikeinheit mit einem niedrigschmelzenden metallischen Träger
DE102021117573B4 (de) Verfahren zur Herstellung einer elektrischen Verbindung zu einem elektronischen Bauteil und einer Chip-Baugruppe
DE202006020419U1 (de) Leiterstruktur
DE102017209297A1 (de) Verfahren zur Herstellung einer elektrischen Leiterbahn auf einem Kunststoffträger und Sensorbaugruppe umfassend einen Kunststoffträger mit einer derartig hergestellten Leiterbahn

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R016 Response to examination communication
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative

Representative=s name: WILHELM & BECK, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: WILHELM & BECK, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee