JPS5893241A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5893241A JPS5893241A JP56191996A JP19199681A JPS5893241A JP S5893241 A JPS5893241 A JP S5893241A JP 56191996 A JP56191996 A JP 56191996A JP 19199681 A JP19199681 A JP 19199681A JP S5893241 A JPS5893241 A JP S5893241A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plasma
- resist
- semiconductor substrate
- plasma polymer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は感光性を有するプラズマ重合膜を保饅膜（・ソ
シペーション膜）として用いた半導体装置に係わる。
シペーション膜）として用いた半導体装置に係わる。
従来一般に使用されるノξシベーション膜の形成法とし
ては、半導体基体表面にプラズマＣＶＤ（化学気相成長
）法による５ｉ３Ｎ１４膜、あるいはポリミド樹脂をス
ピンコードして得られる膜を被着形成して後、通常のフ
ォトレジスト工程によってレジスト膜をノミターニング
し、゛エツチングして後、レジスト膜を剥離して所望の
ノぞターンのノぞシ４−ジョン膜を得ていた。従って、
従来ではフォトレジスト工程及びエツチング工程が必要
であり、ｅシベーション膜の形成に複雑性、困難性を有
していた０そして何よりもノξシペーション膜のノミタ
ーンの寸法精度に鋭さを欠いていた。
ては、半導体基体表面にプラズマＣＶＤ（化学気相成長
）法による５ｉ３Ｎ１４膜、あるいはポリミド樹脂をス
ピンコードして得られる膜を被着形成して後、通常のフ
ォトレジスト工程によってレジスト膜をノミターニング
し、゛エツチングして後、レジスト膜を剥離して所望の
ノぞターンのノぞシ４−ジョン膜を得ていた。従って、
従来ではフォトレジスト工程及びエツチング工程が必要
であり、ｅシベーション膜の形成に複雑性、困難性を有
していた０そして何よりもノξシペーション膜のノミタ
ーンの寸法精度に鋭さを欠いていた。
又、固体撮像素子特にその受光部に使用する／ｅシ堅−
ション膜としては司視光誠に於いて透明であることが要
求されるが、従来のプラズマＣＶＤによる８ｉ３Ｎ４膜
ね短波長側の可視光波に於て吸収率が高く実際の使用上
膜厚の制限が厳しいものであった。
ション膜としては司視光誠に於いて透明であることが要
求されるが、従来のプラズマＣＶＤによる８ｉ３Ｎ４膜
ね短波長側の可視光波に於て吸収率が高く実際の使用上
膜厚の制限が厳しいものであった。
一方、プラズマ重合膜は高度に架橋した三次元の網目構
造であり、耐熱性、耐薬品性に優れたピンホールのない
膜であり、又絶縁性を有することから半導体装置のパシ
ベーション膜として一部検討けされている。しかし乍ら
従来のプラズマ重合膜は光感応を有していなかったため
にそれ自身で、ｏターニングすることができず、従来同
様のフォトレジスト工程及びエツチング工程を必要とし
ていた。
造であり、耐熱性、耐薬品性に優れたピンホールのない
膜であり、又絶縁性を有することから半導体装置のパシ
ベーション膜として一部検討けされている。しかし乍ら
従来のプラズマ重合膜は光感応を有していなかったため
にそれ自身で、ｏターニングすることができず、従来同
様のフォトレジスト工程及びエツチング工程を必要とし
ていた。
本発明は、上述した従来の問題点を解決したパン４−ジ
ョン膜を有する半導体装置を提供するものである０ 本発明に於ては、半導体基体上にプラズマ重合によって
形成され、それ自身の感光性によって露光・ξターニン
グされた保護膜（・ξシＲ−ジョン膜）を有する半導体
装置を特徴とするものである。このような・ξシＲ−ジ
ョン膜によれば、耐熱性、耐薬品性に優れたピンホール
の々い有機物薄膜であり、旧つそれ自身で霧光パターニ
ングすることができるので従来のようにフォトレジスト
工程及びエツチング工程を全く必要とすることが々く、
ノ々シペーション膜の形成か極めて容易になる。しかも
、エツチング工程がないのでノミシイ−ジョン膜の寸法
精度は極めて高く半導体基体表面の所望部分を正確に保
睦することができる。硬に本発明によるプラズマ重合膜
は短波長側の可視光波に於て９５％以上の透過率を有し
殆んど透明であるために例えばＣＯＤ固体撮像素子の受
光部におけるパシベーション膜として使用して極めて好
適なものである。
ョン膜を有する半導体装置を提供するものである０ 本発明に於ては、半導体基体上にプラズマ重合によって
形成され、それ自身の感光性によって露光・ξターニン
グされた保護膜（・ξシＲ−ジョン膜）を有する半導体
装置を特徴とするものである。このような・ξシＲ−ジ
ョン膜によれば、耐熱性、耐薬品性に優れたピンホール
の々い有機物薄膜であり、旧つそれ自身で霧光パターニ
ングすることができるので従来のようにフォトレジスト
工程及びエツチング工程を全く必要とすることが々く、
ノ々シペーション膜の形成か極めて容易になる。しかも
、エツチング工程がないのでノミシイ−ジョン膜の寸法
精度は極めて高く半導体基体表面の所望部分を正確に保
睦することができる。硬に本発明によるプラズマ重合膜
は短波長側の可視光波に於て９５％以上の透過率を有し
殆んど透明であるために例えばＣＯＤ固体撮像素子の受
光部におけるパシベーション膜として使用して極めて好
適なものである。
次に、本発明の実施例を貌明する。
図は本発明の・ぐシペーション膜として使用するプラズ
マ１合膜の形成に供するプラズマ１合装仙゛を示す。同
図中、（１）は反応容器（ペルジャー）であり、この容
器（１）内に上部型ｆｉ（２）と試料即ち半導体基体（
１３）を載餉する試料台（３）とが相対向して配置され
、高周波市原（１３，５６Ｍｌ−Ｊｚ ） （４）を通
じて高周波電圧が容器（１）と十都電＠ｉ（２＋との間
に印加きれ、即ち上部電極（２）に高周波が印加され容
器（１）が接地される。一方試料台（３）は１イ気的に
浮遊状態に置かれる０試料台（３）としては例えば下部
電極（５）を用いる場合には、下部’ｔＭ ｗｉ（５）
を絶縁架台（６）を介して容器（１）から絶縁されると
共に、下部電極（５）上に石英製サセプタ（７）を配し
て構成される◎なお、試料台（３）としてけサセプタ（
７）の下の下部型＊ （５１Ｂなくてもよく、又絶縁架
台（６）によって電気的に絶縁されていれば下部電極（
５）の上に直接試料を載せるようにしてもよい。容器（
１）内には上部電極（２）及び試料台（３）の間に位置
してモノマーガス（８）を導スするため′１：・ のモノマーガス導入用リング（９）が配置される。θ（
））は容器（１）の排気系、圓は容器（１）内にキャリ
アガスＯ７を供給するだめのキャリアガス供給部である
。
マ１合膜の形成に供するプラズマ１合装仙゛を示す。同
図中、（１）は反応容器（ペルジャー）であり、この容
器（１）内に上部型ｆｉ（２）と試料即ち半導体基体（
１３）を載餉する試料台（３）とが相対向して配置され
、高周波市原（１３，５６Ｍｌ−Ｊｚ ） （４）を通
じて高周波電圧が容器（１）と十都電＠ｉ（２＋との間
に印加きれ、即ち上部電極（２）に高周波が印加され容
器（１）が接地される。一方試料台（３）は１イ気的に
浮遊状態に置かれる０試料台（３）としては例えば下部
電極（５）を用いる場合には、下部’ｔＭ ｗｉ（５）
を絶縁架台（６）を介して容器（１）から絶縁されると
共に、下部電極（５）上に石英製サセプタ（７）を配し
て構成される◎なお、試料台（３）としてけサセプタ（
７）の下の下部型＊ （５１Ｂなくてもよく、又絶縁架
台（６）によって電気的に絶縁されていれば下部電極（
５）の上に直接試料を載せるようにしてもよい。容器（
１）内には上部電極（２）及び試料台（３）の間に位置
してモノマーガス（８）を導スするため′１：・ のモノマーガス導入用リング（９）が配置される。θ（
））は容器（１）の排気系、圓は容器（１）内にキャリ
アガスＯ７を供給するだめのキャリアガス供給部である
。
この装置に於て、反応容器（１）内を所定真空度まで排
気して後、排気系を閉めモノマーガス導入用リング（９
）を通じて、目的のレジストのモノマーガス（８）ヲキ
ャリアガス鰺と共に供給し、容器（１）と上部電極（２
）の間に印加した高周波電圧に基づく高周波放電によっ
てプラズマを発生させれば、半導体基体０３１上にプラ
ズマ重合されたレジスト膜が形成される。そしてこの場
合、この装置に於ては半導体基体０３１を載せる試料台
（３）が電気的に浮遊状態表なっているので、試料台（
３）上に形成されるセルフッ々イアス（所謂フローティ
ングポテンシャル）上２０Ｖ程度と極めて少なくなり、
従来装置に比べて１／ｌＯ程度に減少する（従来の平行
平板電極型のプラズマ重合装置では、試料台を兼ねる下
部電極が接地されているために、このセルフ・々イアス
は数１００Ｖ程度と極めて高い）。従って感光基を含む
モノマーガスを導スしてプラズマ重合した場合、感光基
は分解されずプラズマ重合膜中に取シ込まれることにな
り、このプラズマ重合膜は感光性を持つことになる。
気して後、排気系を閉めモノマーガス導入用リング（９
）を通じて、目的のレジストのモノマーガス（８）ヲキ
ャリアガス鰺と共に供給し、容器（１）と上部電極（２
）の間に印加した高周波電圧に基づく高周波放電によっ
てプラズマを発生させれば、半導体基体０３１上にプラ
ズマ重合されたレジスト膜が形成される。そしてこの場
合、この装置に於ては半導体基体０３１を載せる試料台
（３）が電気的に浮遊状態表なっているので、試料台（
３）上に形成されるセルフッ々イアス（所謂フローティ
ングポテンシャル）上２０Ｖ程度と極めて少なくなり、
従来装置に比べて１／ｌＯ程度に減少する（従来の平行
平板電極型のプラズマ重合装置では、試料台を兼ねる下
部電極が接地されているために、このセルフ・々イアス
は数１００Ｖ程度と極めて高い）。従って感光基を含む
モノマーガスを導スしてプラズマ重合した場合、感光基
は分解されずプラズマ重合膜中に取シ込まれることにな
り、このプラズマ重合膜は感光性を持つことになる。
実施例
（１）図に示したプラズマ重合装置を用いて下記の条件
でＣＣＤ素子が形成されたシリコンウェーハ表面にプラ
ズマ１合膜を形成した。
でＣＣＤ素子が形成されたシリコンウェーハ表面にプラ
ズマ１合膜を形成した。
モノ？（ＭＭＡ：メチルメタクリレート） １００
ｃｃ／ｆｒ′Ｉｉｎキャリアガ、ｚ （Ａｒ ）
６０ ｃｃ／ｍｉｎ圧 力
０．５ Ｔｏ
ｒｒ高周波雷源の出力 １５０Ｗサセプタ
の温度 ６０°Ｃ上記の条件で形成さ
れたプラズマ重合膜の厚さは２０００Ｘの均一な膜厚を
有していた。
ｃｃ／ｆｒ′Ｉｉｎキャリアガ、ｚ （Ａｒ ）
６０ ｃｃ／ｍｉｎ圧 力
０．５ Ｔｏ
ｒｒ高周波雷源の出力 １５０Ｗサセプタ
の温度 ６０°Ｃ上記の条件で形成さ
れたプラズマ重合膜の厚さは２０００Ｘの均一な膜厚を
有していた。
（２）次に上記のプラズマ重合膜を下記の条件でパター
ニングを行った。
ニングを行った。
露光装置 遠紫外線用マスクアライナ−露光マスク
石英製クロムマスク 露光時間 １０分 現 像 酢酸エチル 上記の条件で得られたパターンは１μｍの解像度を有す
るポジ型しジストノξターンであった。
石英製クロムマスク 露光時間 １０分 現 像 酢酸エチル 上記の条件で得られたパターンは１μｍの解像度を有す
るポジ型しジストノξターンであった。
（３）ノξシペーション効果の測定
上記のようにしてシリコンウエーノ１上に形成したプラ
ズマ１合膜（レジスト膜）によるパシベーション膜に対
する・ξシペーション効果を測定した。
ズマ１合膜（レジスト膜）によるパシベーション膜に対
する・ξシペーション効果を測定した。
パシベーション効果の有無は、汚染物質をノξシペーシ
ョン膜上にのせて、その前後のリーク電流を測定するこ
とにより判断される。本実験では汚染物質として２７０
０ｐｐｍのナトリウムイオン（Ｎａ”）を含むカゼイン
を使用した。本実験の各工程におけるリーク電流価を次
の表に示す。但し印加重圧は全て５■で行った。
ョン膜上にのせて、その前後のリーク電流を測定するこ
とにより判断される。本実験では汚染物質として２７０
０ｐｐｍのナトリウムイオン（Ｎａ”）を含むカゼイン
を使用した。本実験の各工程におけるリーク電流価を次
の表に示す。但し印加重圧は全て５■で行った。
上記のリーク電流値に見られる上りに、本発明によるプ
ラズマ重合膜は充分な・ξシペーション効果を有するこ
とが確認される。
ラズマ重合膜は充分な・ξシペーション効果を有するこ
とが確認される。
なお、プラズマ１合膜形成後に見られるリーク電流の増
加はプラズマによるダメージに基づくものであり、アニ
ールによって完全に除去できるものである。この釉のダ
メージは従来技術のプラズマＣＶＤによるＳ ｉ ３Ｎ
４膜の場合、膜形成時の筒温のため遥かに大きなダメ
ージが生じ、後のアニール工程によっても除去が困難で
ある０又、カゼインコーテイング後の若干の増加もやは
り従来のプラズマＣＶＩ）による８１３Ｎ４膜の場合に
於ても生じるものである。
加はプラズマによるダメージに基づくものであり、アニ
ールによって完全に除去できるものである。この釉のダ
メージは従来技術のプラズマＣＶＤによるＳ ｉ ３Ｎ
４膜の場合、膜形成時の筒温のため遥かに大きなダメ
ージが生じ、後のアニール工程によっても除去が困難で
ある０又、カゼインコーテイング後の若干の増加もやは
り従来のプラズマＣＶＩ）による８１３Ｎ４膜の場合に
於ても生じるものである。
本実雄側に於てけ遠紫外線による露光で・ξターニング
を行ったが市子紳あるいはＸ線などの放射線によっても
パターニング回部である。
を行ったが市子紳あるいはＸ線などの放射線によっても
パターニング回部である。
上述せるように本発明に於ヤは半導体装置のパシベーシ
ョン膜としてプラズマ重合によって形成された感光性を
有するプラズマ１ｆ合膜を用いることにより、それ自身
Ω感光性による露光・ξターニド−１ ンクニよって所定のパターンのノξシベーション膜が直
接形成され、従来に見られない優れたノξシＲ−ジョン
膜が得られ信頼性の高い半導体装置が得られる。
ョン膜としてプラズマ重合によって形成された感光性を
有するプラズマ１ｆ合膜を用いることにより、それ自身
Ω感光性による露光・ξターニド−１ ンクニよって所定のパターンのノξシベーション膜が直
接形成され、従来に見られない優れたノξシＲ−ジョン
膜が得られ信頼性の高い半導体装置が得られる。
又、このプラズマ１合膜は短波長側の可視光域において
高い透過率を有するので、例えばノξシペーション膜と
して透明度が要求されるＣＣＤ固体撮１１Ｊ素子に適用
して好適ならしめるものである。
高い透過率を有するので、例えばノξシペーション膜と
して透明度が要求されるＣＣＤ固体撮１１Ｊ素子に適用
して好適ならしめるものである。
図は本発明のパシベーション膜の形成に供されるプラズ
マ重合装置の概略図である。 ｍは反応容器、（２）は上部電極、（３）は試料台、（
４）は高周波電源、（８）はモノマガス、ｏ２１はキャ
リアガスである。
マ重合装置の概略図である。 ｍは反応容器、（２）は上部電極、（３）は試料台、（
４）は高周波電源、（８）はモノマガス、ｏ２１はキャ
リアガスである。
Claims (1)
- 半導体基体上にプラズマ重合によって形成され、それ自
身の感光性によって露光／ｅターニングされた保護膜を
有する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56191996A JPS5893241A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56191996A JPS5893241A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5893241A true JPS5893241A (ja) | 1983-06-02 |
Family
ID=16283874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56191996A Pending JPS5893241A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5893241A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5405448A (en) * | 1991-09-20 | 1995-04-11 | Balzers Aktiengesellschaft | Apparatus for producing a protective coating on substrates |
| US5554255A (en) * | 1990-09-14 | 1996-09-10 | Balzers Aktiengesellschaft | Method of and apparatus for a direct voltage arc discharge enhanced reactive treatment of objects |
| EP0812477A1 (en) * | 1995-02-28 | 1997-12-17 | Chip Express Corporation | An improved laser ablateable material |
| US6255718B1 (en) | 1995-02-28 | 2001-07-03 | Chip Express Corporation | Laser ablateable material |
| US6852931B2 (en) * | 2001-03-26 | 2005-02-08 | Infineon Technologies Ag | Configuration having an electronic device electrically connected to a printed circuit board |
-
1981
- 1981-11-30 JP JP56191996A patent/JPS5893241A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5554255A (en) * | 1990-09-14 | 1996-09-10 | Balzers Aktiengesellschaft | Method of and apparatus for a direct voltage arc discharge enhanced reactive treatment of objects |
| US5405448A (en) * | 1991-09-20 | 1995-04-11 | Balzers Aktiengesellschaft | Apparatus for producing a protective coating on substrates |
| EP0812477A1 (en) * | 1995-02-28 | 1997-12-17 | Chip Express Corporation | An improved laser ablateable material |
| EP0812477A4 (en) * | 1995-02-28 | 1998-10-07 | Chip Express Corp | AN IMPROVED LASER-DETECTABLE MATERIAL |
| US6255718B1 (en) | 1995-02-28 | 2001-07-03 | Chip Express Corporation | Laser ablateable material |
| US6852931B2 (en) * | 2001-03-26 | 2005-02-08 | Infineon Technologies Ag | Configuration having an electronic device electrically connected to a printed circuit board |
| US7340826B2 (en) | 2001-03-26 | 2008-03-11 | Infineon Technologies Ag | Method for producing an electronic device connected to a printed circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0095212B1 (en) | Method of forming a resist mask resistant to plasma etching | |
| US4600686A (en) | Method of forming a resist mask resistant to plasma etching | |
| JPS61189639A (ja) | 陰画レジスト像を形成する方法 | |
| US4668336A (en) | Process for making a mask used in x-ray photolithography | |
| EP0068156B1 (en) | Process for forming a protective coating on integrated circuit devices | |
| JPS5893241A (ja) | 半導体装置 | |
| US4608268A (en) | Process for making a mask used in x-ray photolithography | |
| JPS58207041A (ja) | 放射線感応性高分子レジスト | |
| JPS62142323A (ja) | Ｘ線ホトリソグラフイに使用するマスクの加法的方法及びその結果得られるマスク | |
| JP2867479B2 (ja) | レジストパターンの形成方法 | |
| JPS6219051B2 (ja) | ||
| GB1597595A (en) | Manufacture of semiconductor elements | |
| Buckley et al. | X‐Ray Lithography Mask Technology | |
| JPS5886726A (ja) | パタ−ン形成法 | |
| Hori et al. | H 2 plasma development of X-ray imaged patterns on plasma-polymerized resists | |
| EP0103052A1 (en) | Method for forming patterned resist layer on semiconductor body | |
| Ono et al. | High contrast x‐ray mask preparation | |
| JPS5890731A (ja) | 感光性高分子膜形成用プラズマ処理装置 | |
| JPS6056285B2 (ja) | レジスト膜の作成方法 | |
| Glang et al. | Tolerance limitations of etched film resistors | |
| JPS6259950A (ja) | 電離放射線感応ポジ型レジスト | |
| JPH0521227B2 (ja) | ||
| JPS58210621A (ja) | レジスト膜形成方法 | |
| JPS58108205A (ja) | 高分子膜の形成方法 | |
| JPS5839781A (ja) | 反応性イオンエツチング装置 |