DE19748075A1 - Leiterplatten mit hitzebeständigem Harz als Klebstoff für isolierende Klebschichten - Google Patents
Leiterplatten mit hitzebeständigem Harz als Klebstoff für isolierende KlebschichtenInfo
- Publication number
- DE19748075A1 DE19748075A1 DE19748075A DE19748075A DE19748075A1 DE 19748075 A1 DE19748075 A1 DE 19748075A1 DE 19748075 A DE19748075 A DE 19748075A DE 19748075 A DE19748075 A DE 19748075A DE 19748075 A1 DE19748075 A1 DE 19748075A1
- Authority
- DE
- Germany
- Prior art keywords
- insulating
- holes
- circuit board
- layer
- aminophenoxy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B27/00—Layered products comprising a layer of synthetic resin
- B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
- B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/103—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding or embedding conductive wires or strips
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
- H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09127—PCB or component having an integral separable or breakable part
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10287—Metal wires as connectors or conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Adhesives Or Adhesive Processes (AREA)
Description
Die Erfindung betrifft drahtgeschriebene Leiterplatten,
gedruckte Mehrschicht-Leiterplatten und Leiterplatten für
Chipträger, in denen ein hitzebeständiges Harz als Kleb
stoff für isolierende Klebschichten verwendet wird, sowie
Verfahren zur Herstellung dieser Leiterplatten.
Drahtgeschriebene Leiterplatten weisen eine Struktur auf,
in der die Klebschichten auf die Substrate aufgebracht
sind, wobei eine Anzahl von Drähten mit einem isolierenden
Überzug zur Bildung von Leiterkreisen in diesen Schichten
geschrieben und fixiert sind, und wobei die Zwischen
schicht-Verbindungen durch Durchgangslöcher hergestellt
werden. Solche Leiterplatten sind in den U.S. Patenten
Nrn. 4 097 684, 3 646 572, 3 674 914 und 3 674 602 be
schrieben. Sie sind als gedruckte Leiterplatten bekannt,
die mit hoher Dichte verdrahtet werden können und vorteil
haft dahingehend sind, daß sie eine charakteristische Im
pedanz mit einer Verringerung von Crosstalks verbinden.
Im Stand der Technik war der Isolationswiderstand der Lei
terplatten innerhalb des Bereichs des zulässigen Fehlers
für die herkömmliche Verdrahtungsdichte und die positio
nelle Präzision von Drähten auch für den praktischen Ge
brauch aufgrund der niedrigen Verdrahtungsdichte und der
hohen Lochgröße annehmbar, obwohl üblicherweise ein
Schwimmen des Drahtes von etwa 0,2 mm gegenüber dem Plan
wert nach der Verdrahtung, Laminierung und Verbinden der
gedruckten Leiterplatten beobachtet wurde.
Die Erhöhung der Verdrahtungsdichte, wie sie in den letz
ten Jahren zu verzeichnen ist, kann jedoch zu einer über
mäßigen Verringerung des Isolationswiderstands führen,
wenn ein Klebstoff auf Kautschuk-Basis zur Verbindung
verwendet wird. Des weiteren bringt eine höhere Verdrah
tungsdichte eine kleinere Lochgröße mit sich, und überdies
führt eine Vergrößerung des Schwimmens des Drahtes zu ei
ner Verschiebung bzw. Verrückung der isolationsbeschichte
ten Drähte an den Stellen, an denen die Durchgangslöcher
gebildet werden sollen, was zu dem Problem führt, daß die
Drähte ungenügend miteinander verbunden sind.
Zur Lösung dieses Problems sind UV-härtende Klebefolien
vorgeschlagen worden, in denen ein Phenolharz, ein
Epoxyharz, ein Epoxy-modifiziertes Polybutadien oder der
gleichen als Klebstoff verwendet werden, wie das in der
JP-B-5-164525 offenbart ist. Bei herkömmlichen Verfahren
sind Prepregs nach dem Fixieren der Drähte mit einem iso
lierenden Überzug laminiert worden. Bei diesen Verfahren
versucht man das Schwimmen des Drahtes zu steuern, indem
man eine vorläufige Härtungsstufe zwischen der Verdrah
tungsstufe und der Laminierungsstufe zusätzlich vorsieht,
um eine geringfügige Härtung der Klebschicht zu bewirken,
da das Schwimmen des Drahtes erhöht wird, wenn Prepregs
nach dem Verdrahten unter Verwendung des vorgenannten
Klebstofftyps laminiert werden. Jedoch erbrachte die
Erhöhung der Laminierungen das Problem der verringerten
Löthitzebeständigkeit mit sich, und zwar aufgrund des
erhöhten Unterschieds in dem thermischen Ausdehnungsko
effizienten zwischen dem Prepreg oder dem Substrat und dem
Klebstoff bei der Glasübergangstemperatur oder darüber.
Andererseits umfaßt eine gedruckte Mehrschicht-Leiter
platte üblicherweise ein Zwischenschichtsubstrat mit einer
Energiequellen-Schicht und einer Grundschicht, einer An
zahl von Prepregschichten mit Leiterkreisen darauf auf der
Oberfläche des Zwischenschichtsubstrats, Durchgangslöcher
für die elektrische Verbindung von notwendigen Leiterkrei
sen, plattierte Durchgangslöcher für die elektrische Ver
bindung von notwendigen Leiterkreisen durch die gesamten
laminierten Schichten und ein Lötresist zur Isolation der
Oberflächenkreise.
Es sind viele Verfahren zur Herstellung von solchen ge
druckten Mehrschicht-Leiterplatten bekannt. Ein typisches
und allgemein bekanntes Verfahren umfaßt die Stufen des
Wegätzens von überflüssigen Teilen einer Kupferfolie eines
Kupfer-plattierten Laminats zur Bildung von inneren Strom
kreisen und eines Zwischenschichtsubstrats, welches eine
Energiequellen-Schicht und eine Grundschicht darstellt,
des Aufbringens von Prepregs und Kupferfolien und des Ver
pressens davon unter Erhitzen zur vollständigen Laminie
rung, des Wegätzens von überflüssigen Teilen der Kupferfo
lie und des Wiederholens des Aufbringens von Prepregs und
der Stromkreisbildung, so oft wie erforderlich, des Boh
rens von Löchern in Teilen, die notwendig für die elekt
rische Verbindung sind, des Metallisierens der Innenwände
der Löcher durch stromloses Plattieren oder ein anderes
geeignetes Mittel, des Wegätzens von überflüssigen Teilen
der an der Oberfläche befindlichen Kupferfolien und des
Aufbringens eines Lötresists und anschließendes Trocknen.
Es ist auch ein Verfahren bekannt, bei dem die Zwischen
schichtsubstrate für die entsprechenden Schichten getrennt
voneinander hergestellt werden, und nach dem Positionieren
mit Führungssteckern werden diese Substrate integral lami
niert und gebohrt, um Durchgangslöcher zu bilden, gefolgt
von der Bildung von Oberflächenstromkreisen und einem
Lötresist.
Die neuere Tendenz zu kleineren Größen, höherer Leistung
und Vervielfachung der Funktionen von elektronischen Gerä
ten haben weiterhin dazu geführt, daß man versucht, eine
höhere Verdrahtungsdichte in gedruckten mehrschichtigen
Leiterplatten zu realisieren. Solche Bemühungen zum Erhalt
einer höheren Verdrahtungsdichte haben zu einer weiteren
Verringerung der Zwischenschichtdicke, der Drahtgröße und
des Zwischenschichtverbindungsloch-Durchmessers und von
Zwischenraumdurchgangslöchern (interstitial via holes;
IVH), welche nur die benachbarten Drahtschichten miteinan
der verbinden, geführt. Die Verringerung der IVH-Größe und
die Vervielfachung von Schichten werden nun gefordert, um
eine höhere Dichte von Leiterplatten zu erzielen.
Eine Leiterplattenstruktur, in der die isolierenden
Schichten und die Leiterkreise alternierend auf der äuße
ren Oberfläche eines Zwischenschichtsubstrats laminiert
sind, ist als ein Beispiel für eine gedruckte Leiterplatte
mit Mehrschichtstruktur vorgeschlagen worden.
Ein üblicherweise angewandtes Verfahren zur Herstellung
der vorgenannten Leiterplatten ist nachstehend erläutert.
Auf der äußeren Oberfläche eines Zwischenschichtsubstrats
mit Zwischenschichtstromkreisen darauf wird eine isolie
rende Schicht gebildet, welche die erste Schicht des Lami
nats darstellt, und zwar durch Aufbringen und Härten eines
Additivklebstoffs.
Der Begriff "Additivklebstoff" bedeutet einen Klebstoff
zur Bildung von Leiterkreisen darauf durch stromloses
elektrisches Beschichten bzw. metallisches Verstärken.
Anschließend werden die Löcher zur IVH-Bildung an den er
forderlichen Stellen der isolierenden Schicht durch Bohren
mittels Laserstrahl, Naßätzen oder Photoätzen gebildet.
Das Bohren mittels Laserstrahl ist eine Technik zur Her
stellung von Löchern durch Anwendung von Laserstrahlen auf
die entsprechenden Punkte der isolierenden Schicht, um
eine Verdampfung des Schichtmaterials an den Punkten zu
bewirken. Das Naßätzen ist ein Verfahren, bei dem die ent
sprechenden Teile der isolierenden Schicht mit einer che
mischen Ätzlösung weggeätzt werden. Das Photoätzen ist ein
Verfahren, bei dem die entsprechenden Teile der isolieren
den Schicht selektiv photogehärtet werden, wobei die ande
ren Teile durch Entwicklung entfernt werden.
Eine Oberflächenaufrauhungsbehandlung wird auf der inter
laminaren Isolationsschicht durchgeführt, und ein Kataly
sator zur stromlosen Abscheidung von Kupfer wird auf die
aufgerauhte Oberfläche aufgebracht, um einen dünnen Kup
ferüberzug daraufstromlos abzuscheiden. Anschließend wer
den die Stromwege zur Durchführung des Elektroplattierens
gebildet, und das Elektroplattieren wird darauf bis zu ei
ner Dicke durchgeführt, die erforderlich ist, um ein Ätz
resist zu bilden. Die Stellen, an denen kein Ätzresist ge
bildet worden ist, werden selektiv durch Ätzen entfernt,
um eine Außenschichtverdrahtung zu bilden.
Die interlaminare Isolationsschicht und die die zweite
Schicht bildende Leiterschicht können im wesentlichen
durch Wiederholung des vorgenannten Verfahrens hergestellt
werden.
Die Verringerung der Dicke der Isolationsschicht ist vor
geschlagen worden, um die Dicke von gedruckten Mehr
schicht-Leiterplatten zu verringern. Es besteht jedoch
eine Grenze für den Grad der Verringerung der Dicke, die
erzielt werden kann, wenn Prepregs, welche Verstärkungsma
terialien, wie Glaswolle, enthalten, als isolierende
Schichten verwendet werden, so daß eine Harzfolie, welche
keine Glaswolle oder ähnliche Verstärkungsmaterialien ent
hält, unlängst als verbesserte Isolationsschicht entwic
kelt worden ist.
Wenn das Plattieren auf einem abgesenkten Teil, wie einem
IVH, durchgeführt wird, bildet sich eine Senke in der
Mitte des IVH, und wenn die zweite Aufbauschicht gebildet
wird, wenn die Senke noch vorhanden ist, führt das zu ei
ner Unebenheit auf der Oberfläche des Substrats, was dazu
führt, daß es nicht mehr flach ist, und die Genauigkeit
der Bindung beim Aufbringen von Teilen oder Kurzschließen
oder Auseinanderstecken von Leitungen bei der Verdrah
tungsstufe verringert wird.
Des weiteren führt die Zunahme von Schichten, die keine
Verstärkungsmaterialien, wie Glaswolle, in den gedruckten
Leiterplatten (PC-Platten) enthalten, zu dem Problem, daß
sich Hohlräume in den interlaminaren Isolationsschichten
bilden, oder daß sich die isolierenden Schichten und die
Zwischenschichtsubstrate in Folge des Unterschieds ihres
Glasübergangspunkts, ihres linearen Ausdehnungskoeffizien
ten oder ihres Speicherelastizitätsmoduls voneinander
trennen.
In Bezug auf Halbleiterchip-Packungen offenbart die JP-A-59-158579
eine Struktur, in der die mit den Halbleiter
chips verbundenen Anschlüsse aus dem Inneren zu einem Teil
auf der Außenseite der Baugruppe herausgeführt werden, wo
durch ein bleifreier Chipträger entsteht.
Die JP-B-58-11100 offenbart ebenfalls eine Kontaktgit
teranordnung mit einer Anzahl von Reihen von Kontaktstif
ten bzw. Kontaktsteckern zur Verbindung mit den Durch
gangslöchern in den anderen Aufsteckbauteilplatten, sowie
ein Verfahren zur Herstellung einer solchen Kontaktgitter
anordnung.
Die JP-B-58-11100 offenbart ebenfalls eine Kugelgitteran
ordnung, in der die Kugeln geschmolzen und an Stege an
stelle der Kontaktstifte in den Kontaktstiftanordnungen
gelötet werden, um elektrische Verbindungen herzustellen.
Des weiteren schlägt die JP-B-58-26828 vor, zuerst An
schlüsse und anschließend Isolierband-artige Filme zu bil
den, um einen automatisierten Bandträger zu schaffen.
In diesen Halbleiterchip-Bauteilen (im nachhinein als
"Leiterplatten für Chipträger" bezeichnet) wurden-kerami
sche Materialien gerne als Isolator verwendet, und Halb
leiterchip-Anschlüsse wurden mit diesen Chipträgern durch
Verdrahtung verbunden. Organische Isolationsmaterialien
sind als Versiegelung zum Schutz der Halbleiterchips oder
der verbundenen Teile vor Umwelteinflüssen nach dem Auf
stecken der Halbleiterchips auf die genannten Chipträger
verwendet worden.
Des weiteren sind in den vergangenen Jahren im Hinblick
auf die unökonomische Verwendung von herkömmlichen kerami
schen Materialien für Chipträger aufgrund der erhöhten An
zahl von Calcinierungsstufen Verfahren zur Herstellung von
Chipträgern entwickelt worden, bei denen die sogenannten
Mehrschicht-Leiterplatten-Herstellungstechniken eingesetzt
werden, bei denen ein organisches Isolationsmaterial ver
wendet wird. Z.B. offenbart die JP-B-3-25023 ein Verfahren
zur Herstellung von Bauteilen mit Kontaktstiftgittern
unter Verwendung von einem organischen Isolationsmaterial.
Auf dem Gebiet der Leiterplatten für Chipträger ist in
letzter Zeit ebenfalls ein verstärktes Bedürfnis nach Ver
ringerung der Größe und einer Vervielfachung der Funktio
nen von elektronischen Geräten zu verzeichnen gewesen, und
das Verlangen nach höherer Verdrahtungsdichte und Größen
verringerung ist gestiegen. Eine Verringerung des Einsat
zes des Isolationsmaterials, das für die isolierenden
Klebschichten zwischen den Zwischenschichtstromkreisen
verwendet wird, ist ebenfalls erforderlich geworden, und
es ist fast unmöglich geworden, daß sich herkömmliche Pre
pregs an die gewünschte Dicke der dafür verwendeten Glas
wolle oder des Vlieses anpassen. Dies hat zu Bemühungen
geführt, ein isolierendes Harz aufzubringen oder daraus
einen Film herzustellen.
Die Verwendung eines Prepregs, welches kein Verstärkungs
material, wie Glasfasern oder ein Vlies enthält, zur Her
stellung von isolierenden Klebschichten, neigt jedoch zur
Bildung von Hohlräumen in oder zur Abschälung der isolie
renden Klebschichten, was dazu führt, daß die Verbindung
unzuverlässig oder die Löthitzebeständigkeit verringert
wird.
Der Erfindung liegt die Aufgabe zugrunde, eine drahtge
schriebene Leiterplatte bereit zustellen, in der für die
isolierenden Klebschichten ein Klebstoff spezieller Zusam
mensetzung verwendet wird, welcher viele hervorragende
Eigenschaften aufweist und in der Lage ist, die Verringe
rung der Löthitzebeständigkeit infolge der Vervielfachung
der Zwischenschichten zu hemmen.
Eine weitere Aufgabe der Erfindung ist es, eine gedruckte
Mehrschicht-Leiterplatte bereitzustellen, in der ein Kleb
stoff spezieller Zusammensetzung für die isolierenden
Klebschichten verwendet wird, wobei die Leiterplatte für
eine hohe Verdrahtung geeignet sein soll und die Verwen
dung von feinen bzw. dünnen Drähten und die Verringerung
der Plattendicke erlaubt, und eine hohe Hitzebeständigkeit
und Verbindungsverläßlichkeit ungeachtet des Vorliegens
oder Nichtvorliegens von Durchgangslöchern aufweist. Des
weiteren liegt der Erfindung die Aufgabe zugrunde, ein
Verfahren zur Herstellung einer solchen gedruckten Mehr
schicht-Leiterplatte mit hoher Effizienz bereitzustellen.
Schließlich liegt der Erfindung die Aufgabe zugrunde, eine
Leiterplatte für Chipträger bereitzustellen, insbesondere
eine für Halbleiterchip-Baugruppen, in der ein Klebstoff
spezieller Zusammensetzung für die isolierenden Kleb
schichten verwendet wird, und die eine hohe Verbindungs
verläßlichkeit und eine hohe Löthitzebeständigkeit auf
weist.
Erfindungsgemäß wird eine drahtgeschriebene Leiterplatte,
umfassend ein isolierendes Substrat mit einem Leiterkreis
darauf, eine darauf gebildete isolierende Klebstoff
schicht, eine Anzahl von Leitungsdrähten mit einem isolie
renden Überzug, die in der isolierenden Klebstoffschicht
fixiert sind, und eine Anzahl von plattierten Durchgangs
löchern, die an für die elektrische Verbindung notwendigen
Stellen gebildet sind, wobei die isolierende Klebstoff
schicht einen Speicherelastizitätsmodul bei 300°C von 30
MPa oder mehr und eine Glasübergangstemperatur von 180°C
oder höher aufweist und aus einer Klebstoffzusammensetzung
hergestellt worden ist, die ein Polyamid-Imidharz und eine
wärmehärtende Komponente umfaßt, bereitgestellt, sowie ein
Verfahren zur Herstellung einer solchen drahtgeschriebenen
Leiterplatte.
Erfindungsgemäß wird weiterhin eine gedruckte Mehrschicht-Leiterplatte,
umfassend eine Anzahl von isolierenden Sub
straten mit Leiterkreisen darauf, isolierende Klebstoff
schichten, die zwischen diesen isolierenden Substraten
alternierend angeordnet sind, und eine Anzahl von plat
tierten Durchgangslöchern, die die Leiterkreise elektrisch
verbinden, wobei die isolierende Klebstoffschicht einen
Speicherelastizitätsmodul bei 300°C von 30 MPa oder mehr
und eine Glasübergangstemperatur von 180°C oder mehr
aufweist und aus einer Klebstoffzusammensetzung, welche
ein Polyamid-Imidharz und eine wärmehärtende Komponente
umfaßt, sowie ein Verfahren zur Herstellung einer solchen
gedruckten Mehrschicht-Leiterplatte bereitgestellt.
Erfindungsgemäß wird weiterhin eine Leiterplatte für einen
Chipträger, umfassend eine Anzahl von isolierenden Schich
ten, eine Anzahl von Zwischenschichtsubstraten mit Leiter
kreisen auf einzelnen isolierenden Substraten, eine Anzahl
von isolierenden Klebstoffschichten, wobei jede isolie
rende Klebstoffschicht jede isolierende Schicht und jedes
Zwischenschichtsubstrat oder jede isolierende Schicht bin
det, eine Anzahl von Durchgangslöchern mit Leitern an den
innenwandoberflächen und elektrisch verbunden mit den Lei
terkreisen und einen Hohlraum zur Unterbringung mindestens
eines Halbleiterchips, wobei die isolierende Klebstoff
schicht einen Speicherelastizitätsmodul bei 300°C von 30
MPa oder mehr und eine Glasübergangstemperatur von 180°C
oder höher aufweist und aus einer Klebstoffzusammensetzung
hergestellt worden ist, die ein Polyamid-Imidharz und eine
wärmehärtende Komponente umfaßt sowie ein Verfahren zur
Herstellung einer solchen Leiterplatte für Chipträger be
reitgestellt.
Die Fig. 1A bis 1H zeigen schematische Querschnitte,
die die aufeinanderfolgenden Stufen bei der Herstellung
einer drahtgeschriebenen Leiterplatte gemäß einer Ausfüh
rungsform der Erfindung erläutern.
Die Fig. 2 ist ein Flußdiagramm des erfindungsgemäßen
Herstellungsverfahrens für drahtgeschriebene Leiterplatten
gemäß einer Ausführungsform der Erfindung.
Die Fig. 3A bis 3D sind schematische Querschnittsan
sichten, die die aufeinanderfolgenden Stufen bei der Her
stellung einer gedruckten Mehrschicht-Leiterplatte gemäß
einer Ausführungsform der Erfindung erläutern.
Die Fig. 4A bis 4I sind schematische Querschnittsan
sichten, die die aufeinanderfolgenden Stufen bei der Her
stellung einer gedruckten Mehrschicht-Leiterplatte gemäß
einer weiteren Ausführungsform der Erfindung erläutern.
Die Fig. 5A bis 5F sind schematische Querschnittsan
sichten, die die aufeinanderfolgenden Stufen bei der Her
stellung einer gedruckten Mehrschicht-Leiterplatte gemäß
einer weiteren Ausführungsform der Erfindung erläutern.
Die Fig. 5M, 5N und 5O sind teilweise vergrößerte An
sichten der Fig. 4E, 4I, 5D, 5H bzw. 5L.
Die Fig. 6 ist eine schematische Querschnittsansicht,
welche eine Verwendungsart der erfindungsgemäßen Leiter
platte für Chipträger erläutert.
Die Fig. 7 ist eine schematische Querschnittsansicht, die
eine erste Ausführungsform der erfindungsgemäßen Leiter
platte der Chipträger erläutert.
Die Fig. 8 ist eine schematische Querschnittsansicht, die
eine zweite Ausführungsform der erfindungsgemäßen Leiter
platte der Chipträger erläutert.
Die Fig. 9 ist eine schematische Querschnittsansicht, die
eine dritte Ausführungsform der erfindungsgemäßen Leiter
platte der Chipträger erläutert.
Die Fig. 10 ist eine schematische Querschnittsansicht,
die eine vierte Ausführungsform der erfindungsgemäßen Lei
terplatte der Chipträger erläutert.
Die Fig. 11A und 11B sind schematische Querschnitts
ansichten, die die Herstellung der Leiterplatte für Chip
träger gemäß einer Ausführungsform der Erfindung erläu
tern.
Die Fig. 12A bis 12C sind schematische Querschnitts
ansichten, die die Herstellung der Leiterplatte für Chip
träger gemäß einer weiteren Ausführungsform der Erfindung
erläutern.
Die Fig. 13A bis 13G sind schematische Querschnitts
ansichten, die die Stufen zur Herstellung einer Leiter
platte gemäß einer Ausführungsform der Erfindung erläu
tern.
Die Fig. 14 ist eine Querschnittsansicht von einzelnen
Komponenten, die das Verfahren zur Herstellung einer Mehr
schicht-Leiterplatte gemäß einer Ausführungsform der Er
findung erläutert.
Die Fig. 15A bis 15E sind schematische Querschnitts
ansichten, die das Verfahren zur Herstellung einer Leiter
platte für Chipträger gemäß einer Ausführungsform der Er
findung erläutern.
Die Fig. 16A bis 16I sind schematische Querschnitts
ansichten, die das Verfahren zur Herstellung einer Leiter
platte für Chipträger gemäß einer weiteren Ausführungsform
der Erfindung erläutern.
Die Fig. 17A bis 17D sind schematische Querschnitts
ansichten, die das Verfahren zur Herstellung einer Leiter
platte für Chipträger gemäß einer weiteren Ausführungsform
der Erfindung erläutern.
Die Fig. 18A bis 18K sind schematische Querschnitts
ansichten, die das Verfahren zur Herstellung einer Leiter
platte für Chipträger gemäß einer weiteren Ausführungsform
der Erfindung erläutern.
Die Fig. 19 ist eine schematische Querschnittsansicht,
die die Struktur einer Leiterplatte für Chipträger gemäß
einer weiteren Ausführungsform der Erfindung erläutert.
Überraschenderweise wurde gefunden, daß die vorher be
schriebenen Probleme im Stand der Technik gelöst werden
können, indem eine spezielle hitzebeständige Klebstoffzu
sammensetzung zur Herstellung von isolierenden Klebschich
en in drahtgeschriebenen Leiterplatten, gedruckten Mehr
schicht-Leiterplatten und Leiterplatten für Chipträger
verwendet wird.
Die Klebstoffzusammensetzung aus einem hitzebeständigen
Harz, welche zur Bildung der isolierenden Klebschichten in
den unterschiedlichen Typen von Leiterplatten gemäß der
Erfindung verwendet wird, umfaßt (a) ein Polyamid-Imidharz
und (b) eine wärmehärtende Komponente.
Das in der Erfindung verwendete Polyamid-Imidharz (a)
weist vorzugsweise ein Molekulargewicht von 80.000 oder
mehr auf. Wenn das Molekulargewicht des verwendeten Poly
amid-Imidharzes weniger als 80.000 beträgt, ist die daraus
hergestellte Klebfolie unter Umständen in Bezug auf die
Flexibilität und die Handhabung nicht zufriedenstellend,
insbesondere kann es dazu kommen, daß die Drähte in den
drahtgeschriebenen Leiterplatten schwimmen, wenn das Heiß
verpressen unmittelbar nach dem Drahtschreiben erfolgt.
Als Polyamid-Imidharz wird vorzugsweise ein aromatisches
Polyamid-Imidharz eingesetzt, welches durch Umsetzung ei
ner aromatischen Diimiddicarbonsäure der Formel (1) mit
einem aromatischen Diisocyanat der Formel (2) erhalten
werden kann, wobei die aromatische Diimiddicarbonsäure der
Formel (1) durch Umsetzung eines Diamins mit 3 oder mehr
aromatischen Ringen mit einem Trimellitsäureanhydrid er
halten werden kann. Alternativ kann ein aromatisches Po
lyamid-Imidharz verwendet werden, welches durch Umsetzung
von 2,2-Bis-[4-{4-(5-hydroxycarbonyl-1,3-dion-isoindolin)-
phenoxy}phenyl]propan als aromatische Diimidodicarbonsäure
mit 4,4'-Diphenylmethandiisocyanat als aromatisches Diiso
cyanat erhalten werden kann.
worin R1
ist, und X ausgewählt
ist aus
worin R2
ist.
Beispiele für Diamine mit 3 oder mehr aromatischen Ringen,
die erfindungsgemäß verwendet werden können, sind 2,2-Bis-
[4-(4-aminophenoxy)phenyl]propan, Bis-[4-(3-aminophenoxy)
phenyl]sulfon, Bis-[4-(4-aminophenoxy)phenyl]sulfon, 2,2-
Bis-[4-(4-aminophenoxy)phenyl]hexafluorpropan, Bis-[4-(4-
aminophenoxy)phenyl]methan, 4,4-Bis-(4-aminophenoxy)biphe
nyl, Bis-[4-(4-aminophenoxy)phenyl]ether, Bis-[4-(4-amino
phenoxy)phenyl]keton, 1,3-Bis-(4-aminophenoxy)benzol, und
1,4-Bis-(4-aminophenoxy)benzol. Diese Diamine können ent
weder einzeln oder im Gemisch verwendet werden.
Beispiele für die vorgenannten aromatischen Diisocyanate
sind 4,4'-Diphenylmethandiisocyanat, 2,4-Tolylendiisocya
nat, 2,6-Tolylendiisocyanat, Naphthalin-1,5-diisocyanat,
und 2,4-Tolylendimere, die einzeln oder im Gemisch verwen
det werden können.
Die wärmehärtende Komponente (b) umfaßt ein Epoxyharz und
ein Härtungsmittel oder einen Härtungsbeschleuniger dafür.
Vorzugsweise wird ein Epoxyharz mit 2 oder mehr Gly
cidylgruppen und ein Härtungsbeschleuniger dafür oder ein
Epoxyharz mit 2 oder mehr Glycidylgruppen und ein Här
tungsbeschleuniger dafür eingesetzt. Die erzielte Wirkung
ist umso besser, je größer die Anzahl der Glycidylgruppen
ist. Vorzugsweise beträgt die Anzahl der Glycidylgruppen 3
oder mehr. Die Menge der eingesetzten Wärmehärtenden Harz
komponente variiert in Abhängigkeit von der Anzahl der
Glycidylgruppen. Insbesondere kann, je größer die Anzahl
der Glycidylgruppen ist, die Menge der wärmehärtenden
Harzkomponente, die verwendet werden muß, um den Speicher
elastizitätsmodul bei 300°C im C-Stadium zu verbessern,
umso kleiner sein. Vorzugsweise wird sowohl ein Härtungs
mittel als auch ein Härtungsbeschleuniger für das Epoxy
harz verwendet.
Die flüssigen Epoxyharze, die erfindungsgemäß verwendet
werden können, schließen Bisphenol A Epoxyharze ein
(beispielsweise YD128 und YD8125, Warenzeichen, herge
stellt von Toto Kasei Kogyo K.K.; Ep815 und Ep828, Waren
zeichen, hergestellt von Yuka Shell Epoxy Co., Ltd.; und
DER337, ein Warenzeichen, hergestellt von Dow Chemical Ja
pan Co., Ltd.) und Bisphenol F Epoxyharze (beispielsweise
YDF170 und YDF2004, Warenzeichen, hergestellt von Toto Ka
sei Kogyo K.K.).
Die festen Epoxyharze, die erfindungsgemäß verwendet wer
den können, schließen YD 907, YDCN 7045, YDPN 172 und YP50
(Warenzeichen, hergestellt von Toto Kasei Kogyo K.K.),
Ep1001, Ep1010 und Ep180S70 (Warenzeichen, hergestellt von
Yuka Shell Epoxy Co., Ltd.), ESA019 und ESCN195
(Warenzeichen, hergestellt von Sumitomo Chemical Co.,
Ltd.), DER667 und DEN438 (Warenzeichen, hergestellt von
Dow Chemical Japan Co., Ltd.) und EOCN1020 (ein Warenzei
chen, hergestellt von Nippon Kayaku Co., Ltd.) ein.
Ein bromiertes Epoxyharz (beispielsweise YDB400, ein Wa
renzeichen, hergestellt von Toto Kasei Kogyo K.K.; Ep5050,
ein Warenzeichen, hergestellt von Yuka Shell Epoxy Co.,
Ltd.; und ESB400, ein Warenzeichen, hergestellt von Sumi
tomo Chemical Co., Ltd.) können zur Verbesserung der
Flammverzögerung verwendet werden.
Diese Epoxyharze können einzeln verwendet werden oder eine
Anzahl dieser Epoxyharze können ausgewählt und, wie erfor
derlich, im Gemisch miteinander eingesetzt werden.
Das Epoxyharz-Härtungsmittel oder der -Härtungsbeschleuni
ger kann ein beliebiger Typ sein, sofern er mit dem einge
setzten Epoxyharz reagieren oder seine Härtung beschleuni
gen kann. Beispielsweise können Amine, Imidazole, po
lyfunktionelle Phenole, Säureanhydride und Isocyanate als
Härtungsmittel oder Härtungsbeschleuniger eingesetzt wer
den.
Die zu diesem Zweck anwendbaren Amine schließen Dicyandi
amid, Diaminodiphenylmethan und Guanylharnstoff ein. Die
Imidazole schließen Alkyl-substituierte Imidazole und
Benzimidazol ein. Die polyfunktionellen Phenole schließen
Hydrochinon, Resorcin, Bisphenol A und ihre Halogenide,
Novolake, die Kondensate mit Aldehyd darstellen, und Re
solharze ein. Die Säureanhydride schließen Phthalsäurean
hydrid, Hexahydrophthalsäureanhydrid und Benzophenontetra
carbonsäure ein. Die Isocyanate schließen Tolylendiisocya
nat, Isophorondiisocyanat und mit Phenol maskierte Isocya
nate ein. Polyfunktionelle Phenole sind als Härtungsmittel
bevorzugt und Imidazole sind als Härtungsbeschleuniger
empfehlenswert.
Das Härtungsmittel oder der Härtungsbeschleuniger wird im
Fall von Aminen vorzugsweise in einer solchen Menge einge
setzt, daß das Äquivalent aktiven Wasserstoffs des Amins
im wesentlichen dem Epoxyäquivalent der Epoxygruppen in
dem Epoxyharz entspricht. Beispielsweise beträgt im Fall
eines primären Amins mit 2 Wasserstoffatomen die Menge des
Amins 0,5 bis 1 Äquivalent des Epoxyharzes. Im Fall eines
sekundären Amins ist ein Äquivalent des Amins erforder
lich.
Im Fall der Verwendung eines Imidazols kann seine Menge
nicht einfach durch ein Äquivalent aktiven Wasserstoffs
ausgedrückt werden, sondern es ist aufgrund der Erfahrung
bevorzugt, daß seine Menge 1 bis 10 Gew.-Teile pro 100
Gew.-Teilen des Epoxyharzes beträgt. Im Falle eines po
lyfunktionellen Phenols oder eines Säureanhydrids beträgt
deine Menge vorzugsweise 0,8 bis 1,2 Äquivalente pro Äqui
valent des Epoxyharzes.
Im Fall eines Isocyanats, wie es mit sowohl dem Polyamid
imidharz als auch dem Epoxyharz umgesetzt wird, soll seine
Menge 0,8 bis 1,2 Äquivalente pro Äquivalent von jedem der
beiden Harze betragen.
Diese Härtungsmittel und Härtungsbeschleuniger können ein
zeln oder als Gemisch von zwei oder mehreren davon wie ge
wünscht verwendet werden.
Wenn die Menge des Härtungsmittels oder Härtungsbeschleu
nigers zu gering ist, kann ein ungehärtetes Epoxyharz zu
rückbleiben, wodurch der Speicherelastizitätsmodul bei
300°C im C-Stadium verringert wird, wohingegen eine zu
große Menge des Härtungsmittels oder des Beschleunigers
dazu führt, daß nichtumgesetztes Härtungsmittel oder nich
tumgesetzter Härtungsbeschleuniger zurückbleibt, was die
Isolationseigenschaften beeinträchtigt.
Es ist weiterhin möglich, die Plattenhaftung an den Wänden
der Durchgangslöcher zu erhöhen oder einen Katalysator für
das stromlose Plattieren zur Herstellung von Leiterplatten
nach einem Additivverfahren einzuarbeiten.
Im Rahmen der vorliegenden Erfindung werden diese Kompo
nenten in einem organischen Lösungsmittel gemischt, um
eine hitzebeständige Harzzusammensetzung zu ergeben. Dabei
kann ein beliebiges organisches Lösungsmittel, das die
Komponenten auflösen kann, verwendet werden, und Beispiele
hierfür sind Dimethylacetamid, Dimethylformamid, Dimethyl
sulfoxid, N-Methyl-2-pyrrolidon, γ-Butyrolacton, Sulfolan,
Cyclohexanon und dergleichen.
Das Verhältnis der wärmehärtenden Komponente (b) zu dem
Polyamid-Imidharz (a) in der Zusammensetzung beträgt vor
zugsweise 10-150 zu 100 in Gew. -Teilen. Wenn das Verhält
nis unter 10 liegt, zeigen sich die normalen Eigenschaften
des Polyamid-Imidharzes ohne Veränderung, d. h. der lineare
Ausdehnungskoeffizient innerhalb des Temperaturbereichs
vom Glasübergangspunkt bis 350°C ist groß, und der Spei
herelastizitätsmodul bei 300°C ist niedrig. Wenn das Ver
hältnis 150 Gew.-Teile übersteigt, wird die Kompatibilität
der wärmehärtenden Komponente mit der Harzzusammensetzung
herabgesetzt, wodurch es beim Rühren zur Gelbildung kommt
oder zu einer Verringerung der Flexibilität und/oder der
Handhabungsqualität des hergestellten Films.
Eine drahtgeschriebene Leiterplatte, eine gedruckte Mehr
schicht-Leiterplatte und eine Leiterplatte für Chipträger,
in denen die vorher beschriebene hitzebeständige Kleb
stoffzusammensetzung verwendet wird, und Verfahren zur
Herstellung dieser Leiterplatten werden nachstehend be
schrieben.
Eine erfindungsgemäße drahtgeschriebene Leiterplatte um
faßt ein isolierendes Substrat mit einem Leiterkreis dar
auf, eine darauf gebildete isolierende Klebstoffschicht,
eine Anzahl von Leitungsdrähten mit einem isolierenden
Überzug, die in der isolierenden Klebstoffschicht fixiert
sind, und eine Anzahl von plattierten Durchgangslöchern,
die an für die elektrische Verbindung notwendigen Stellen
gebildet sind, wobei die isolierende Klebstoffschicht,
wenn gehärtet, einen Speicherelastizitätsmodul bei 300°C
von 30 MPa oder mehr und eine Glasübergangstemperatur von
180°C oder höher aufweist und aus einer Klebstoffzusammen
setzung hergestellt worden ist, die ein Polyamid-Imidharz
und eine wärmehärtende Komponente umfaßt.
Die Klebstoffzusammensetzung zur Bildung der Klebschicht
In den erfindungsgemäßen drahtgeschriebenen Leiterplatten
ist vorzugsweise eine, deren Erweichungspunkt im B-Stadium
20 bis 100°C beträgt, und deren Glasübergangspunkt in
gehärteter Form bei 180°C öder darüber liegt und vorzugs
weise eine Zusammensetzung, deren thermischer Ausdehnungs
koeffizient in dem Temperaturbereich vom Glasübergangs
punkt bis 350°C 1000 ppm/°C oder niedriger ist, und deren
niedrigster Elastizitätsmodul bei 300°C 30 MPa oder mehr
beträgt.
Wenn der Erweichungspunkt der Klebzusammensetzung im B-Stadium
100°C überschreitet, tritt ein Abschälen infolge
der ungenügenden Klebkraft auf, wenn die Drähte mit einem
isolierenden Überzug geschrieben werden. Wenn der Erwei
chungspunkt niedriger als 20°C ist, werden die Handha
bungseigenschaften der Klebstoffzusammensetzung aufgrund
der Zähigkeit bzw. Klebrigkeit der Zusammensetzung beein
trächtigt.
Wenn die Glasübergangstemperatur der Klebstoffzusammenset
zung in der gehärteten Form niedriger als 180°C ist, oder
wenn der thermische Ausdehnungskoeffizient der Zusammen
setzung in den Temperaturbereich vom Glasübergangspunkt
bis 350°C 1000 ppm/°C überschreitet, oder wenn der nied
rigste Elastizitätsmodul der Zusammensetzung bei 300°C
weniger als 30 MPa beträgt, so erweist sich die Löthitze
beständigkeit der unter Verwendung dieser Klebstoffzusam
mensetzung hergestellten drahtgeschriebenen Leiterplatte
als niedrig.
Die erfindungsgemäße drahtgeschriebene Leiterplatte kann
nach einem Verfahren hergestellt werden, das die folgenden
Stufen umfaßt: Bilden einer isolierenden Klebstoffschicht
auf einem isolierenden Substrat mit einem Leiterkreis dar
auf durch Aufbringen der Klebstoffzusammensetzung auf das
isolierende Substrat oder durch Übertragen der vorher auf
einen Trägerfilm aufgebrachten Klebstoffzusammensetzung;
Schreiben einer Anzahl von Drähten mit einem isolierenden
Überzug auf die isolierende Klebstoffschicht und Fixieren
der Drähte darin; Heißverpressen des resultierenden iso
lierenden Substrats, um die Klebstoffzusammensetzung zu
härten; Bohren von Löchern in Teile, die für die elektri
sche Verbindung erforderlich sind, anschließendem Plattie
ren auf den Innenwänden der Löcher und Bilden der Leiter
kreise. Das heißverpreßte Substrat kann einer weiteren
Wärmebehandlung unterworfen werden.
Ein Verfahren zur Herstellung der drahtgeschriebenen Lei
terplatten unter Verwendung der vorgenannten Klebstoffzu
sammensetzung wird unter Bezugnahme auf die Fig. 1A bis
1H näher erläutert.
Die Fig. 1A illustriert Leiterkreise (Zwischenschicht
kreise aus Kupfer 2) für die Energiequelle, Basis, etc.,
die auf einem isolierenden Substrat 1 angeordnet worden
sind. Diese Stromkreise können gebildet werden, indem ein
mit Glaswolle verstärktes Kupfer-plattiertes Epoxyharz-La
minat oder ein mit Glaswolle verstärktes Kupfer-plattier
tes Polyimidharz-Laminat durch ein bekanntes Verfahren,
wie Ätzen, bearbeitet wird. Erforderlichenfalls können
diese Zwischenschichtstromkreise in Mehrfachschichten vor
gesehen sein, oder aber es wird auf einen solchen Zwi
schenschichtstromkreis verzichtet.
Die Fig. 1B erläutert die Bildung einer isolierenden
Schicht, die als Unterlagenschicht 3 dient. Diese Unterla
genschichten werden zur Verbesserung der Korrosionsbestän
digkeit oder zur Einstellung der spezifischen Impedanz der
Leiterplatte vorgesehen, aber sie sind nicht immer erfor
derlich. Üblicherweise werden B-Stadium-Prepregs aus mit
Glaswolle verstärkten Epoxy- oder Polyimidharzen oder B-Stadium-Harzfolien
ohne Verstärkung mit Glaswolle für die
genannten Unterlagenschichten eingesetzt.
Diese Harzschichten werden nach dem Laminieren auf das
Substrat, wie erforderlich, durch Wärmebehandlung oder La
minieren, gehärtet.
Anschließend werden, wie in Fig. 1C gezeigt, die Kleb
schichten 4 mit der Klebstoffzusammensetzung zur Erleich
terung des Schreibens der Drähte mit einem isolierenden
Überzug und ihres Fixierens gebildet. Diese Klebschichten
4 können durch ein Verfahren gebildet werden, bei dem die
Klebstoffzusammensetzung direkt auf das isolierende Sub
strat durch ein geeignetes Auftragsverfahren, wie Sprüh
auftragung, Walzenauftragung, oder Siebdruck, gefolgt von
Trocknen, aufgebracht wird. Dieses Verfahren ist jedoch
nicht ratsam aufgrund seiner Neigung eine nicht gleich
förmige Schichtdicke oder eine Uneinheitlichkeit der
spezifischen Impedanz der hergestellten Leiterplatte zu
verursachen. Zur Bildung der Klebschichten mit gleichför
miger Dicke ist es deshalb bevorzugt, ein Verfahren anzu
wenden, bei dem die Klebstoffzusammensetzung auf einem
Trägerfilm, wie einem Polypropylenfilm oder einem Polye
thylenterephthalatfilm einmalig walzenauftragsbeschichtet
und getrocknet wird, um einen trockenen Film zu bilden,
woran anschließend dieser Film auf das isolierende Sub
strat mittels Heißwalzen oder Druck laminiert wird. Solch
ein Überzugsfilm, welcher eine Klebschicht bildet, soll
genug Flexibilität besitzen, um aufgerollt zu werden, oder
zum Schneiden auf gewünschte Größe und eine genügende
Nicht-Klebrigkeit, um das Eintreten von Luftzellen zu
hemmen, wenn die Klebschicht auf das Substrat laminiert
wird, besitzen.
Anschließend werden die Drähte 5 mit einem isolierenden
Überzug, wie in Fig. 1D gezeigt, geschrieben. Dieses
Drahtschreiben wird üblicherweise durch Erhitzen des Lami
nats unter Ultraschall mittels einer Verdrahtungsmaschine
durchgeführt. Die Klebschicht wird erweicht, wodurch die
Drähte eingebettet werden können. Dabei ist jedoch zu be
achten, daß für den Fall, daß der Erweichungspunkt der
Klebschicht zu niedrig ist, die Drähte mit einem isolie
renden Überzug an den Enden von der Klebschicht abge
streift werden können, oder daß die Drähte an den Ecken
verzogen werden können, an denen sie im rechten Winkel ge
bogen sind, was es unmöglich macht, die gewünschte Genau
igkeit zu erzielen.
Wenn andererseits der Erwärmungspunkt der Klebschicht zu
hoch ist, können die Drähte nicht richtig eingebettet wer
den, was zu einer ungenügenden Haftung zwischen den Dräh
ten und der Klebschicht führt, so daß es zur Trennung der
Drähte oder zu einer Positionsabweichung der Drähte auf
der unteren Seite kommen kann, wenn sie durch die Drähte
auf der oberen Seite geschoben werden, sobald sie über die
Drähte auf der Unterseite an Überkreuzungen laufen. Des
halb ist es erforderlich, den Erweichungspunkt der Kleb
schicht innerhalb eines geeigneten Bereichs während des
Drahtschreibens einzustellen bzw. zu kontrollieren.
Die für das Schreiben in der vorliegenden Erfindung einge
setzten Drähte besitzen einen isolierenden Überzug, so daß
es nicht zu einem Kurzschluß kommt, selbst wenn die Drähte
übereinanderlaufend auf derselben Ebene geschrieben wer
den. Der Drahtkern ist aus Kupfer oder einer Kupferlegie
rung hergestellt und mit einem Polyimid oder dergleichen
überzogen. Um die Haftung an den Stellen, an denen sich
die Drähte kreuzen, zu erhöhen, kann eine zusätzliche
Drahtklebschicht auf der Außenseite des isolierenden Über
zugs vorgesehen sein. Solch eine Drahtklebschicht kann aus
einem thermoplastischen, wärmehärtenden oder photohärten
den Materialtyp hergestellt sein, aber es ist anzustreben,
ein Material zu verwenden, welches die gleiche Zusammen
setzung aufweist, wie die später beschriebene Klebstoffzu
sammensetzung.
An das Drahtschreiben schließt sich ein Heißverpressen an.
Diese Stufe dient dazu, die Unebenheit auf der verdrahte
ten Substratoberfläche zu verringern, und um die in der
Klebschicht verbleibenden Hohlräume zu entfernen. Hohl
räume in der Klebschicht werden gebildet, wenn die Drähte
mit einem isolierenden Überzug unter Ultraschall-Erhitzen
geschrieben werden, oder entspringen den Räumen, die sich
um die Überkreuzungspunkte der Drähte bilden, so daß es
wichtig ist, die heißverpreßte verdrahtete Substratober
fläche flach zu machen und die Hohlräume in der Kleb
schicht zu entfernen. Dem Heißpressen schließt sich eine
Wärmebehandlung an, um die Klebschicht vollständig aus zu
härten. Diese Wärmebehandlung ist jedoch nicht wesentlich.
Als nächstes werden die Auflageschichten 6 zum Schutz der
geschriebenen Drähte vorgesehen, wie in Fig. 1E gezeigt.
Diese Auflageschichten 6 sind üblicherweise aus einem Pre
preg der Stufe B aus Glaswolle-verstärktem Epoxy- oder Po
lyimidharz, oder aus einer Harzfolie der Stufe B ohne Ver
stärkung mit Glaswolle hergestellt und werden schließlich
gehärtet.
Anschließend wird an den entsprechenden Stellen gebohrt,
um Durchgangslöcher 7 zu bilden, woran sich eine Plattie
rung 8, wie in den Fig. 1F und 1G gezeigt, anschließt.
In diesem Fall kann vor dem Bohren eine Metallfolie, wie
eine Kupferfolie, an die Oberfläche über ein Prepreg im
Laufe der Bildung der Auflageschicht angeheftet werden,
woran sich eine Ätzung oder eine andere geeignete Bearbei
tung anschließt, um einen Stromkreis auf der Oberfläche zu
bilden. Eine drahtgeschriebene Leiterplatte mit zwei Ver
drahtungsschichten kann durch das oben beschriebene Ver
fahren hergestellt werden.
Zwei Einheiten der so hergestellten drahtgeschriebenen
Leiterplatte mit zwei Verdrahtungsschichten werden an
schließend, wie in Fig. 1H gezeigt, laminiert und mitein
ander verbunden, wobei eine isolierende Schicht 9, die aus
einem Prepreg der Stufe B von mit Glaswolle verstärktem
Epoxy- oder Polyimidharz oder eine Harzfolie der Stufe B,
die keine Verstärkung mit Glaswolle enthält, gefertigt
ist, dazwischen gelegt wird.
Anschließend werden die Löcher an den erforderlichen Stel
len gebildet, woran sich eine Plattierung 10 anschließt.
Das vorstehend beschriebene Verfahren führt zu einer
drahtgeschriebenen Leiterplatte mit vier Verdrahtungs
schichten. Es ist möglich, eine drahtgeschriebe Leiter
glatte mit sechs oder mehr Verdrahtungsschichten dadurch
zu erhalten, daß 3 oder mehr Einheiten der genannten
drahtgeschriebenen Leiterplatten mit zwei Verdrahtungs
schichten in gleicher Weise laminiert und miteinander
verbunden werden. Erforderlichenfalls kann eine Schicht
mit Stromkreisen zwischen den benachbarten Einheiten der
drahtgeschriebenen Leiterplatte mit zwei Verdrahtungs
schichten gelegt werden.
Die Fig. 2 ist eine Darstellung des vorher beschriebenen
Verfahrens in Form eines Flußdiagramms.
Wie vorher erläutert, ist es möglich, durch Regulierung
des Erweichungspunkts der Klebstoffzusammensetzung der
Stufe B innerhalb eines Bereichs von 20 bis 100°C wenn
möglich, eine hohe Haftung zwischen der drahttragenden
Klebschicht und dem Klebstoff auf dem Substrat beizubehal
ten, um die Verdrahtungs- und Handhabungseigenschaften
beim Verdrahten mit hoher Dichte zu verbessern.
Des weiteren kann die Löthitzebeständigkeit der drahtge
schriebenen Leiterplatten, in denen diese Klebstoffzusam
mensetzung verwendet wird, durch Verarbeitung der Kleb
stoffzusammensetzung verbessert werden, so daß sie einen
Glasübergangspunkt von 180°C oder höher, wenn gehärtet,
einen thermischen Ausdehnungskoeffizienten von nicht grö
ßer als 1000 ppm/°C in dem Temperaturbereich von dem Glas
übergangspunkt bis 350°C und einen Elastizitätsmodul bei
300°C von 30 MPa oder mehr aufweist.
In dem Verfahren zur Herstellung der drahtgeschriebenen
Leiterplatte, wo der herkömmliche UV-härtende Klebstoff
AS-U01 (ein Warenzeichen, hergestellt von Hitachi Chemical
Co., Ltd.) verwendet wird, wird das Schwimmen des Drahtes
dadurch kontrolliert, daß in begrenztem Umfang nach dem
Drahtschreiben gehärtet und anschließend eine Heißverpres
sung durchgeführt wird. Im Gegensatz dazu ist, im Fall der
erfindungsgemäßen Klebstoffzusammensetzung, aufgrund der
Verwendung eines Polyamid-Imidharzes mit einem Molekular
gewicht von vorzugsweise nicht weniger als 80.000, der
Harzfluß gering, und es tritt selbst dann kein Schwimmen
des Drahtes auf, wenn die Heißverpressung nach dem Draht
schreiben durchgeführt wird, so daß es möglich ist, die
Drähte mit einem isolierenden Überzug zu fixieren und die
Klebstoffzusammensetzung durch Heißverpressen zu härten.
Erfindungsgemäß ist es möglich, die in der Klebschicht ge
bildeten Blasen oder die in der Nähe der Kreuzungspunkte
der Drähte gebildeten Hohlräume bis zur Stufe des Draht
schreibens zu entfernen, und die Unebenheiten der Sub
stratoberfläche durch Kontrolle der Temperatur und des
Drucks beim Heißverpressen sowie der Zeit nach dem Draht
schreiben zu verringern. Demgemäß kann eine drahtgeschrie
bene Leiterplatte mit hoher Verbindungsverläßlichkeit und
ohne Blasen oder Hohlräume hergestellt werden, selbst
nachdem die Auflageschichten vorgesehen worden sind, wie
in Fig. 1E gezeigt.
Die erfindungsgemäße gedruckte Mehrschicht-Leiterplatte
umfaßt eine Anzahl von isolierenden Substraten mit Leiter
kreisen darauf, isolierende Klebstoffschichten, die zwi
schen diesen isolierenden Substraten alternierend angeord
net sind, und eine Anzahl von plattierten Durchgangslö
chern, die die Leiterkreise elektrisch verbinden, wobei
die isolierende Klebstoffschicht einen Speicherelastizi
tätsmodul bei 300°C von 30 MPa oder mehr und eine Glas
übergangstemperatur von 180°C oder mehr aufweist und aus
einer Klebstoffzusammensetzung, welche ein Polyamid-Imid
harz und eine wärmehärtende Komponente umfaßt, hergestellt
worden ist.
In der erfindungsgemäßen gedruckten Mehrschicht-Leiter
platte wird mindestens eine Schicht von Leiterkreisen auf
der Oberfläche jedes isolierenden Substrats mit einer hit
zebeständigen Klebstoffzusammensetzung, umfassend ein Po
lyamid-Imidharz und eine wärmehärtende Komponente, gebil
det, wobei das gehärtete Produkt aus der hitzebeständigen
Klebstoffzusammensetzung eine Glasübergangstemperatur von
180°C oder höher, einen linearen Ausdehnungskoeffizienten
in dem Temperaturbereich von der Glasübergangstemperatur
bis 350°C von vorzugsweise nicht größer als 500 ppm/°C und
einen Speicherelastizitätsmodul bei 300°C von 30 MPa oder
mehr aufweist.
Eine solche gedruckte Mehrschicht-Leiterplatte kann durch
ein Verfahren hergestellt werden, welches die folgenden
Stufen umfaßt:
- a) Laminieren einer Anzahl von isolierenden Substraten mit Leiterkreisen darauf als Zwischen schichtsubstrate und Außenschichten aus Kupferfolie mit einer Anzahl von isolierenden Klebstoffschichten dazwi schen, die aus einer Klebstoffzusammensetzung hergestellt worden sind, welche ein Polyamid-Imidharz und eine wärme härtende Komponente umfaßt, anschließendes Verbinden unter Druck unter Erhitzen,
- b) Bohren von an vorher bestimm ten Stellen, um die auf einzelnen Schichten für die elektrische Verbindung freizulegen,
- c) Plattieren, um die einzelnen Leiterkreise elek trisch miteinander zu verbinden,
- d) Bilden eines Ätzresists auf den Außenschichten aus Kupferfolie und selektives Entfernen der Kupferfolien durch Ätzen, um Leiterplatten zu bilden und
- e) Entfernen des Ätzresists oder ein Verfahren, welches die folgenden Stufen umfaßt:
- a) Laminieren eines Zwischenschichtsubstrats mit einem Leiterkreis darauf und einer Außenschicht aus Kup ferfolie, Dazwischenlegen einer isolierenden Klebstoff schicht, die aus einer Klebstoffzusammensetzung herge stellt worden ist, welche ein Polyamid-Imidharz und eine wärmehärtende Komponente umfaßt, anschließendes Verbinden unter Druck unter Erhitzen,
- b) Bilden eines Ätzresists auf der Außenschicht aus Kupferfolie und selektives Entfernen der Kupferfolie durch Ätzen, um feine Löcher zu bilden,
- c) Entfernen des Ätzresists,
- d) Entfernen des gehärteten Harzes in der isolie renden Klebstoffschicht, die den feinen Löchern ausgesetzt ist, durch Laserbohren, um Durchgangslöcher zu bilden und um den Leiterkreis auf dem Zwischenschichtsubstrat freizulegen,
- e) Plattieren, um den Leiterkreis auf dem Zwischen schichtsubstrat mit der Außenschicht aus Kupferfolie elek trisch zu verbinden,
- f) Bilden eines Ätzresists auf der Außenschicht aus Kupferfolie und selektives Ätzen, um einen Leiterkreis auf der Kupferfolie zu bilden und
- g) Entfernen des Ätzresists.
Die Stufen (a) bis (g) bei dem oben beschriebenen Verfah
ren können so oft wie gewünscht wiederholt werden, und es
kann eine weitere Stufe (h) zur kontinuierlichen Bildung
von Durchgangslöchern über zwei Schichten oder mehr zu
sätzlich vorgesehen werden, um die Anzahl der Laminierun
gen zu erhöhen.
Ein eine Kupferfolie enthaltender Klebfilm, der durch di
rektes Aufbringen eines Klebstoffmaterials auf eine Kup
ferfolie hergestellt wird, kann anstelle der Klebschicht
und der Kupferfolie, die in Stufe (a) bei dem oben genann
ten Verfahren eingesetzt werden, verwendet werden.
Eine erfindungsgemäße gedruckte Mehrschicht-Leiterplatte
kann auch durch ein Verfahren hergestellt werden, welches
die folgenden Stufen umfaßt:
- a1) Laminieren eines Zwischenschichtsubstrats mit einem Leiterkreis darauf und einer Außenschicht aus Kup ferfolie mit einer isolierenden Klebstoffschicht dazwi schen, die aus einer Klebstoffzusammensetzung hergestellt worden ist, die ein Polyamid-Imidharz und eine wärmehär tende Komponente umfaßt, anschließendes Verbinden unter Druck unter Erhitzen,
- b1) Bilden eines Ätzresists auf der Kupferfolie, die zweitweise zur Außenschicht wird und selektives Ent fernen der zeitweisen Außenschicht aus Kupferfolie durch Ätzen, um feine Löcher zu bilden,
- c1) Entfernen des Ätzresists,
- d1) Entfernen des gehärteten Harzes in der isolie renden Klebstoffschicht, die den feinen Löchern ausgesetzt ist, durch Laserbohren, um Durchgangslöcher zu bilden und den Leiterkreis auf dem Zwischenschichtsubstrat freizule gen,
- e1) Plattieren, um den Leiterkreis auf dem Zwi schenschichtsubstrat und die zeitweise Außenschicht aus Kupferfolie miteinander elektrisch zu verbinden,
- f1) Bilden eines Ätzresists auf der zeitweisen Au ßenschicht aus Kupferfolie und selektives Ätzen, um einen Leiterkreis zu bilden,
- g1) Entfernen des Ätzresists und gegebenenfalls Wiederholen der Stufen a1) bis g1) so oft wie erforderlich und
- h) Durchführen der Stufen a) bis g) nach dem oben beschriebenen Verfahren, unter Verwendung des in Stufe a) erhaltenen Zwischenschichtsubstrats, um kontinuierlich über zwei oder mehrere Schichten reichende Durchgangs löcher zu erhalten.
Wenn die Glasübergangstemperatur der hitzebeständigen
Klebstoffzusammensetzung in ihrer gehärteten Form weniger
als 180°C beträgt oder wenn ihr linearer Ausdehnungskoef
fizient in dem Temperaturbereich vom Glasübergangspunkt
bis 350°C 500 ppm/°C überschreitet, kann es zur Bildung
von Hohlräumen und zur Delaminierung infolge des Unter
schieds im Zusammenziehen zwischen der Klebschicht und dem
isolierenden Substrat bei der Stufe der Abkühlung nach dem
Erwärmen für den Einbau bzw. die Montage durch Löten
kommen. Des weiteren wird, wenn der Speicherelastizitäts
modul bei 300°C der Klebschicht weniger als 30 MPa
beträgt, das Harz flüssig beim Erhitzen und fließt zu
einer leicht expandierbaren Stelle, wodurch es zur
Ungleichförmigkeit der Schichtdicke oder zur Bildung von
Hohlräumen durch den Harzfluß kommt.
Die erfindungsgemäße hitzebeständige Klebstoffzusammenset
zung umfaßt ein Polyamid-Imidharz und eine wärmehärtende
Komponente und kann eine wärmehärtende Polyamidimidkleb
schicht bilden.
In dem Fall, in dem ein Polyamid-Imidharz allein zur Bil
dung der Klebschicht verwendet wird, wird - obwohl der
Glasübergangspunkt der Schicht hoch ist (230-250°C) - sein
linearer Ausdehnungskoeffizient in dem Temperaturbereich
vom Glasübergangspunkt bis 350°C kleiner als 500 ppm/°C,
während der Speicherelastizitätsmodul bei 300°C niedriger
als 30 MPa wird, so daß, wenn eine solche Zusammensetzung
zur Herstellung einer Leiterplatte verwendet wird, es zur
Bildung von Hohlräumen und/oder zur Delaminierung in dem
Substrat nach dem Einbau der Teile durch Löten kommt.
Der Harzfluß der wärmehärtenden Polyamidimidklebschicht
der Stufe B beträgt vorzugsweise nicht weniger als 500 µm.
Wenn er weniger als 500 µm beträgt, treten Probleme hin
sichtlich der Einbettung der Zwischenschichtstromkreise
und Oberflächenunebenheit auf.
Der Begriff "Harzfluß" bezeichnet die Entfernung, über die
sich das Harz nach innen aus einem Loch mit 1 cm Durchmes
ser, das in einem 50 µm dicken halbgehärteten Klebstoffilm
gebildet worden ist, ergießt, wenn der Klebfilm auf ein
Kupfer-plattiertes Laminat gelegt wurde, und daran durch
Erhitzen auf 200°C unter einem Druck von 40 kgf/cm2 über
einen Zeitraum von 60 Minuten gebunden wurde.
"Stufe B" bzw. "Stadium B" bedeutet die Zwischenstufe bzw.
das Zwischenstadium in der Härtungsreaktion des wärmehär
tenden Harzes.
Die wärmehärtende Polyamidimidklebstoffschicht der Stufe B
kann so ausgestaltet sein, daß sie eine Mehrschichtstruk
tur von niedrigem Fluß/hohem Fluß, hohem Fluß/niedrigem
Fluß/hohem Fluß oder ein solches Muster aufweist, daß bei
den Anforderungen in Bezug auf die Formbarkeit und die
Harzdicke genügt wird. Ein eine Kupferfolie-enthaltender
Klebfilm, der durch direktes Aufbringen eines Klebstoffma
terials auf eine Kupferfolie hergestellt wird, kann an
stelle der genannten Kombination aus einer Außenschicht
aus Kupferfolie und einer wärmehärtenden Polyamidimidkleb
schicht der Stufe B verwendet werden.
Wenn ein Polyamidimidklebfilm mit hohem Fluß (d. h. größer
als 500 µm Harzfluß) verwendet und laminiert wird, kann
das Harz in ein IVH in gewünscht er Weise eingebettet wer
den, so daß die Oberfläche der interlaminaren Isolations
schicht relativ flach wird, was die Bildung von Unebenhei
ten der darauf gebildeten Außenschicht-Leiterkreise hemmt.
Aufgrund der charakteristischen Eigenschaften der Kleb
harzschicht, daß ihr Glasübergangspunkt 180°C oder höher
ist, daß ihr linearer Ausdehnungskoeffizient in dem Tempe
raturbereich vom Glasübergangspunkt bis 350°C nicht größer
als 500 ppm/°C ist und daß ihr Speicherelastizitätsmodul
bei 300°C 30 MPa oder mehr beträgt, ist es möglich, die
Bildung von Hohlräumen und das Abschälen der Schichten vom
Zeitpunkt des Einbaus von Komponenten durch Löten zu kon
trollieren, und zwar selbst an den Stellen mit einer hohen
Dichte von Durchgangslöchern, so daß eine gedruckte Mehr
schicht-Leiterplatte mit hoher Hitzebeständigkeit und Ver
bindungsverläßlichkeit erhalten werden kann.
Die erfindungsgemäße Leiterplatte für Chipträger umfaßt
eine Anzahl von isolierenden Schichten, eine Anzahl von
Zwischenschichtsubstraten mit Leiterkreisen auf einzelnen
isolierenden Substraten, eine Anzahl von isolierenden
Klebstoffschichten, wobei jede isolierende Klebstoff
schicht jede isolierende Schicht und jedes Zwischen
schichtsubstrat oder jede isolierende Schicht bindet, eine
Anzahl von Durchgangslöchern mit Leitern an den Innen
wandoberflächen und elektrisch verbunden mit den Leiter
kreisen und einen Hohlraum zur Unterbringung mindestens
eines Halbleiterchips, wobei die isolierenden Klebstoff
schichten einen Speicherelastizitätsmodul bei 300°C von 30
MPa oder mehr und eine Glasübergangstemperatur von 180°C
oder höher aufweist und aus einer Klebstoffzusammensetzung
hergestellt worden ist, die ein Polyamid-Imidharz und eine
wärmehärtende Komponente umfaßt.
Eine solche Leiterplatte für Chipträger, wie sie bei
spielsweise in Fig. 6 dargestellt ist, umfaßt eine Anzahl
von isolierenden Schichten 22, eine Anzahl von Schichten
mit Leiterkreisen, wobei die Leiterkreise 23 auf den ein
zelnen isolierenden Schichten 22 angeordnet sind, eine An
zahl von isolierenden Klebschichten 21, von denen jede an
jede isolierende Schicht 22 und jede Leiterkreis-Schicht
oder jede isolierende Schicht 22 bindet, eine Anzahl von
Durchgangslöchern 24 mit Leitern an den Innenwandoberflä
chen, die elektrisch mit den Leiterkreisen 23 verbunden
sind, und einen Hohlraum 25 zur Einbringung mindestens ei
nes Halbleiterchips 26 und ist dadurch gekennzeichnet, daß
der Speicherelastizitätsmodul der isolierenden Klebschich
ten 21 der B-Stufe bei 30°C vorzugsweise im Bereich von
1000 bis 5000 MPa liegt, und daß der Speicherelastizitäts
modul der isolierenden Klebschichten 21 der C-Stufe bei
300°C 30 MPa oder mehr beträgt, und daß die Glasübergang
stemperatur der isolierenden Klebschichten 21 180°C oder
höher ist.
Die vorgenannte Leiterplatte für Chipträger kann ein oder
mehrere Durchgangslöcher aufweisen, die die benachbarten
Zwischenschichtsubstrate miteinander elektrisch verbinden.
Des weiteren kann in der oben beschriebenen Leiterplatte
der Hohlraum so gebildet werden, daß der Raum in der iso
lierenden Schicht, die sich am nächsten an der Stelle be
findet, an der mindestens ein Halbleiterchip fixiert wer
den soll, am kleinsten gemacht wird, und daß die Räume in
den übereinanderliegenden isolierenden Schichten einander
gleich oder aufeinanderfolgend größer gemacht werden, und
Leiterkreise einzelner Zwischenschichtsubstrate, die ge
genüber dem Hohlraum freiliegen, können innere Anschlüsse
für die elektrische Verbindung mit den zu fixierenden
Halbleiterchips aufweisen.
Der Hohlraum kann ein Durchgangsloch sein und an einer
Öffnung des Durchgangslochs kann eine Wärmerinne vorgese
hen werden, um die Öffnung zu schließen.
Die äußeren Anschlüsse zur Herstellung der elektrischen
Verbindung mit anderen Leiterplatten können auf der äußers
ten isolierenden Schicht vorgesehen werden. Des weiteren
kann der äußere Anschluß aus einer Anzahl von Kontaktstif
ten bestehen, oder er kann ein Steg zur Herstellung einer
elektrischen Verbindung mittels Lötkugeln sein.
Eine solche Leiterplatte für Chipträger kann durch ein
Verfahren hergestellt werden, welches die folgenden Stufen
umfaßt: Laminieren einer Anzahl von isolierenden Schichten
und einer Anzahl von Zwischenschichtsubstraten mit Leiter
kreisen 23 auf einzelnen isolierenden Substraten, Dazwi
schenlegen einer Anzahl von isolierenden Klebschichten 21
zwischen jede isolierende Schicht und jedes Zwischen
schichtsubstrat oder jede isolierende Schicht, während ein
Hohlraum 25 zum Einbringen mindestens eines Halbleiter
chips 26 gebildet wird, und Binden unter Druck und Erhit
zen; Bohren von Durchgangslöchern 24 in das resultierende
Laminat und Bilden von Leitern auf den Innenwandoberflä
chen der Durchgangslöcher, wobei die Leiter elektrisch mit
den Leiterkreisen 23 verbunden sind, wobei die isolieren
den Klebschichten 21 vorzugsweise einen Speicherelastizi
tätsmodul der Stufe B bei 30°C von 1000 bis 5000 MPa,
einen Speicherelastizitätsmodul der Stufe C bei 300°C von
30 MPa oder mehr und eine Glasübergangstemperatur von
180°C oder höher aufweisen.
Bei diesem Verfahren kann eine Stufe der Bildung einer
oder mehrerer Durchgangslöcher zur Herstellung einer elek
trischen Verbindung wenigstens zwischen benachbarten Lei
terkreisen an die Stufe der Laminierung der isolierenden
Schichten und der Zwischenschichtsubstrate, wobei die iso
lierenden Klebschichten dazwischengelegt werden, ange
schlossen werden, während ein Hohlraum zur Einbringung von
einem oder mehreren Halbleiterchip(s) gebildet wird, ge
folgt von anschließendem Verbinden unter Druck und Erhit
zen.
Des weiteren kann bei dem oben genannten Verfahren die La
minierungsstufe die folgenden Stufen umfassen: Aufbringen
eines Kupfer-plattierten Laminats mit einem Hohlraum zum
einbringen eines Halbleiterchips und mit Löchern, die
Durchgangslöcher werden sollen, auf einem Leiterkreis,
welcher auf einem Zwischenschichtsubstrat gebildet ist,
das den selben Hohlraum für die Einbringung eines Halblei
terchips wie das Kupfer-plattierte Laminat aufweist, über
eine isolierende Klebschicht mit denselben Löchern für die
Durchgangslöcher wie das Kupfer-plattierte Laminat, Ver
binden unter Druck und Erhitzen, um ein Laminat zu bilden,
Metallisieren der Innenwände der Durchgangslöcher durch
Kupferplattierung, anschließende Entfernung von überschüs
sigem Kupfer durch Ätzen, Aufstapeln bzw. Aufbringen eines
Kupfer-plattierten Laminats mit einem Hohlraum für die
Einbringung eines Halbleiterchips und Löchern für die
Durchgangslöcher auf dem resultierenden Laminat über eine
isolierende Klebschicht mit demselben Hohlraum für die
Einbringung eines Halbleiterchips und denselben Löchern
für die Durchgangslöcher wie das Kupfer-plattierte Laminat
und Wiederholen der vorgenannten Stufen so oft wie erfor
derlich.
Es ist möglich, ein Zwischensubstrat mit einem oder mehren
Löchern, die Durchgangslöcher werden sollen, zu verwenden,
dessen Innenwände bereits metallisiert worden sind.
Der Hohlraum, der vorgesehen ist, für die Unterbringung
eines oder mehrerer Halbleiterchips, und zwar durch Aus
höhlen der isolierenden Klebschichten und der Zwischen
schichtsubstrate, kann so gebildet werden, daß der Raum in
der isolierenden Schicht, welche sich am nächsten zu der
Stelle befindet, an der mindestens ein Halbleiterchip fi
xiert wird, am kleinsten wird und die Räume in übereinan
derliegenden isolierenden Schichten einander gleich oder
fortschreitend größer werden.
Dieses Verfahren kann die folgenden Stufen umfassen: Lami
nieren einer Anzahl von isolierenden Schichten und einer
Anzahl von Zwischenschichtsubstraten mit Leiterkreisen auf
einzelnen isolierenden Substraten, Dazwischenlegen einer
Anzahl von isolierenden Klebstoffschichten zwischen jeder
isolierenden Schicht und jedem Zwischenschichtsubstrat
oder jeder isolierenden Schicht, wobei die isolierenden
Schichten, die Zwischenschichtsubstrate und die isolieren
den Klebstoffschichten denselben Raum für einen Hohlraum
zur Einbringung mindestens eines Halbleiterchips aufwei
sen, anschließendes Verpressen unter Erhitzen, Bohren von
Durchgangslöchern in das resultierende Laminat, Bilden
eines Leiters auf die Innenwandoberflächen der Durchgangs
löcher zur elektrischen Verbindung der Leiterkreise und
Bilden einer Wärmerinne in einer Öffnung des Hohlraums, um
die Öffnung zu verschließen.
Eine Unebenheit oder eine Relief-Form kann an dem Randteil
der Wärmerinne gebildet werden, der sich mit dem Laminat in
Kontakt befindet.
Bei diesem Verfahren kann bei der Laminierungsstufe, wel
che das Placieren einer Anzahl von isolierenden Schichten
und Zwischenschichtsubstraten unter Bildung eines Hohl
raums für die Einbringung mindestens eines Halbleitchips,
gefolgt von Heißverpressen, umfaßt, das Laminat die fol
gende Struktur aufweisen: Flachgepreßte Platte bzw. Ta
fel/filmartiges Material zum Schutz der Oberfläche des Er
zeugnisses/ein Stapel von isolierenden Klebschichten und
Zwischenschichtsubstraten/Polstermaterial/geformtes Er
zeugnis mit einem Hohlraum/flachgepreßte Platte bzw. Ta
fel, die zur vollständigen Laminierung heißverpreßt wird.
Wie oben beschrieben, weisen die isolierenden Klebschich
ten, welche in der vorliegenden Erfindung verwendet werden
vorzugsweise einen Speicherelastizitätsmodul in der B-Stufe
von 1.000 bis 5.000 MPa bei 30°C, einen Speicher
elastizitätsmodul in der C-Stufe bei 300°C von 30 MPa oder
mehr und eine Glasübergangstemperatur von 180°C oder
darüber auf. Wenn die B-Stufen-Elastizität bei 30°C unter
halb von 1.000 MPa liegt, ist der Schmelzfluß groß, was
dazu führt, daß das Harz in den Hohlraum sickert; wenn al
lerdings die Elastizität 5.000 MPa übersteigt, kann die
Füllung der Zwischenschichtleiterkreise ungenügend werden
und des weiteren werden die Handhabungseigenschaften be
einträchtigt. Wenn der C-Stufen-Speicherelastizitätsmodul
bei 300°C unterhalb von 30 MPa liegt oder die Glasüber
gangstemperatur niedriger als 180°C ist, können die Ver
bindungsverläßlichkeit und die Löthitzebeständigkeit in
folge des hohen Schmelzflusses des hohen Harzflusses oder
des Unterschieds in der Glasübergangstemperatur zwischen
den isolierenden Schichten 22 herabgesetzt werden.
Als Zwischenschichtsubstrat der erfindungsgemäßen Leiter
platten für Chipträger können solche verwendet werden, die
durch Wegätzen der überschüssigen Kupferfolie eines für
übliche Leiterplatten verwendeten Kupfer-plattierten Lami
nats erhalten worden sind.
Die isolierenden Zwischenschichten 22 in dem Kupfer-plat
tieren Laminat können aus den folgenden Materialien zusam
mengesetzt sein: einem wärmehärtenden Harz, wie einem
Epoxyharz, einem Phenolharz, einem Polyimidharz oder einem
Polyamidharz; einem Material, erhalten durch Imprägnieren
einer verstärkenden Faser, wie Glasfasergewebe, Glaspa
pier, Aramidpapier oder dergleichen, mit einem der vorge
nannten Harze; oder einem Material, erhalten durch Mischen
der vorgenannten verstärkenden Fasern, eines Faserbündels
aus Glaswollschnitzeln, von kurzen Harzfasern, keramischen
Fasern, Whiskern oder anderen verstärkenden Fasern mit den
vorgenannten Harzen.
Als Kupferfolie des Kupfer-plattierten Laminats kann neben
einer üblichen gewalzten Kupferfolie und einer Elektrolyt-
Kupferfolie eine Verbundmetallfolie verwendet werden, die
aus einer dünnen Kupferfolie und einem Trägermetall als
Unterlage besteht. Solche Verbundmetallfolien umfassen
solche, welche durch Binden einer Kupferfolie an eine
Aluminiumfolie, die einer Ablösungsbehandlung unterworfen
worden ist, hergestellt worden sind und solche, die als
Anschlagsstück für das Ätzen verwendet werden, und durch
Vorsehen einer von Kupfer verschiedenen ätzbaren Me
tallschicht als Zwischenschicht erhalten worden sind, z. B.
ein Verbundfilm mit der folgenden Struktur: dünne Kupfer
schicht/Nickelschicht/dicke Kupferschicht.
Die Zwischenschichtsubstrate, die in der vorliegenden Er
findung verwendet werden, können solche sein, in denen die
Kupferfolie an überflüssigen Stellen durch Ätzen, wie vor
her beschrieben, entfernt worden ist oder solche, in denen
Durchgangslöcher bereits gebildet worden sind.
Zum Beispiel wird bei der Herstellung einer gewöhnlichen
zweiseitigen Leiterplatte ein zweiseitiges Kupfer-plat
tiertes Laminat durch Bohren mit Löchern versehen, die für
Durchgangslöcher vorgesehen sind, und anschließend werden
Leiter zumindest auf den Innenwänden der Löcher gebildet,
woran sich das Entfernen des überflüssigen Kupfers durch
Ätzen anschließt, um ein Zwischenschichtsubstrat mit
Drahtleitern auf beiden Seiten herzustellen.
Des weiteren kann auch ein Kupfer-plattiertes Laminat mit
Löchern für Durchgangslöcher auf ein Zwischenschichtsub
strat mit Leiterkreisen aufgebracht werden, wobei eine
isolierende Klebschicht dazwischen gelegt wird, woran sich
ein Heißverpressen zur vollständigen Laminierung an
schließt; anschließend wird eine Kupferplattierung durch
geführt, um die Innenwände der Durchgangslöcher zu metal
lisieren und schließlich wird das überschüssige Kupfer
durch Ätzen entfernt.
Ein weiteres Kupfer-plattiertes Laminat mit Löchern für
Durchgangslöcher kann überdies darauf aufgebracht werden,
wobei eine isolierende Klebstoffschicht dazwischen gelegt
wird, gefolgt von Heißverpressen zur vollständigen Lami
nierung, einer Kupferplattierung zur Metallisierung der
Innenwände der Durchgangslöcher und Entfernung des über
schüssigen Kupfers durch Ätzen, wobei die vorgenannten
Stufen so oft wie erforderlich wiederholt werden, um die
gewünschte Anzahl von Leiterkreisschichten zu schaffen
bzw. bereitzustellen.
Alternativ kann die Laminierungsstufe des erfindungsgemä
ßen Verfahrens ausgeführt werden durch Aufbringen bzw.
Aufstapeln eines Kupfer-plattierten Laminats mit einem
Hohlraum zur Einbringung eines Halbleiterchips und Löchern
für Durchgangslöcher auf einem Leiterkreis, welcher auf
einem Zwischenschichtsubstrat gebildet worden ist, welches
denselben Hohlraum zur Einbringung eines Halbleiterchips
wie das Kupfer-plattierte Laminat über eine isolierende
Klebschicht mit Löchern für Durchgangslöcher aufweist;
Binden unter Druck und Erhitzen zur Bildung eines Lami
nats; Metallisieren der Innenwände der Durchgangslöcher
durch Kupferplattieren, gefolgt von Entfernung des über
schüssigen Kupfers durch Ätzen; Aufbringen eines Kupfer
plattierten Laminats mit einem Hohlraum zur Einbringung
eines Halbleiterchips und Löchern für Durchgangslöcher auf
dem resultierenden Laminat über eine isolierende Kleb
schicht mit dem gleichen Hohlraum zur Einbringung eines
Halbleiterchips und den gleichen Löchern für Durchgangslö
cher wie das Kupfer-plattierte Laminat; und Wiederholen
der vorgenannten Stufen so oft wie erforderlich.
Der Hohlraum 25, wie er in Fig. 7 dargestellt ist, ist so
ausgestaltet, daß er einen Raum für die Einbringung bzw.
das Aufstecken eines Halbleiterchips 26 bildet. Um die
Halbleiterchips 26 mit einer Leiterplatte für Chipträger
zu verbinden, müssen Leiterkreise 23 vorhanden sein, die
als innere Anschlüsse auf der Leiterplattenseite dienen.
Dabei ist zu beachten, daß für den Fall, daß eine große
Anzahl von inneren Anschlüssen vorgesehen sein soll, eine
einzelne Verdrahtungsschicht sich als ungenügend erweist,
um sämtliche dieser Anschlüsse unterzubringen. In dem
Laminat, das in Fig. 7 gezeigt ist, können Durchgangs
löcher 27 gebildet werden. Für den Fall, daß eine höhere
Verdrahtungsdichte erforderlich ist, können Leiterkreise
23, die als innere Anschlüsse ausgestaltet sein können,
auf einer größeren Anzahl von Schichten vorgesehen sein,
wie das in Fig. 8 dargestellt ist. In diesem Fall ist der
Hohlraum so gebildet, daß der Raum in der isolierenden
Schicht 22, welche sich am nächsten zu der Stelle befin
det, an der ein Halbleiterchip 26 fixiert wird, am klein
sten ist und daß die Räume in übereinanderliegenden iso
lierenden Schichten gleich groß oder aufeinanderfolgend
größer werden, wobei auf den isolierenden Schichten 22,
die freigelegten Leiterkreise 23 vorgesehen sein können,
die als innere Anschlüsse zur elektrischen Verbindung mit
den Halbleiterchips 26 dienen. Die Halbleiterchips 26 und
die Leiterkreise 23 werden mit den Bindungsdrähten 33 ver
knüpft.
Der Hohlraum 25 kann als Durchgangsloch 25 ausgestaltet
sein, wie in Fig. 9 gezeigt, und eine Wärmerinne 28 kann
an einer Öffnung des Durchgangslochs vorgesehen sein, um
die Öffnung zu schließen, so daß eine Leiterplatte mit ho
hem Wärmedispersionsvermögen entsteht.
Gemäß einer weiteren Ausführungsform der Erfindung umfaßt
die Wärmerinne 28, wie in Fig. 10 dargestellt, eine Un
terlage 81 zum Aufstecken von Halbleiterchips 26 und einen
Rand bzw. eine Kante 82 um die Unterlage herum, wobei der
Rand- bzw. Kantenteil dünner ist als die Unterlage. Die
äußerste isolierende Schicht wird dabei so gebohrt, daß
ein Loch mit nahezu derselben Größe wie die Unterlage 81
gebildet wird, so daß die Unterlage 81 der Wärmerinne 28
In das Loch eingepaßt werden kann.
Eine Unebenheit kann auf der Seite des Randteils 82 der
Wärmerinne 28 gebildet werden, die an die isolierenden
Schichten 22 gebunden werden soll, um die Haftung zwischen
der Wärmerinne 28 und der Leiterplatte für Chipträger zu
erhöhen.
Bei einem Verfahren zur Bildung der Laminatstruktur der
vorgenannten Leiterplatte für Chipträger werden die Kompo
nenten nacheinander aufeinandergelegt wie das in Fig. 11A
gezeigt ist, und zwar in der folgenden Reihenfolge: Flache
Platte bzw. Tafel/Schutzfilm 105 für die Produktoberflä
che/Stapel 104 von isolierenden Klebschichten 21 und iso
lierenden Substraten mit isolierenden Klebschichten 22 da
zwischen/Polstermaterial 103/geformtes Produkt 102 mit
einem Loch bzw. Hohlraum/flache Tafel bzw. Platte. Daran
schließt sich ein Heißverpressen zur vollständigen Lami
nierung an.
In dem Fall, in dem die Wärmerinne 28 gleichzeitig gebun
den wird, wie in Fig. 11B dargestellt, kann das Laminat
zusammengesetzt werden, in dem die Komponenten in der fol
genden Reihenfolge aufeinandergelegt werden: flache Tafel
101/Polstermaterial 103/Film 111 mit einem niedrigen
Schmelzpunkt und einem großen Flußabstand bei der Laminie
rungstemperatur (wie ein Polyethylenfilm) /Schutzfilm 110
für die Produktoberfläche mit einem hohen Schmelz
punkt/Stapel 104 von isolierenden Klebschichten 21 und
Zwischenschichtsubstraten mit isolierenden Schichten 22
dazwischen/Polstermaterial 103/geformtes Produkt 102 mit
einem Hohlraum bzw. Loch/flache Tafel 101.
In einer solchen Leiterplatte für Chipträger können Außen
anschlüsse für elektrische Verbindungen an andere Leiter
platten vorgesehen werden. Zum Beispiel kann, wie in Fig.
12A gezeigt, eine Kontaktstift-Gitteranordnung unter Ver
wendung einer Anzahl von Kontaktstiften 29 vorgesehen
werden. Ebenfalls kann eine Kugelgitteranordnung durch
Bildung von Anschlußflächen bzw. Kontaktflecken zur Her
stellung einer elektrischen Verbindung mit Lötkugeln 30,
wie in Fig. 12B gezeigt, vorgesehen werden.
Des weiteren können die vorgenannten Mechanismen miteinan
der kombiniert werden, um eine Chip-auf-Chip-Leiterplatte
oder ein Multi-Chip-Modul, wie in Fig. 12C dargestellt,
bereitzustellen.
Die vorliegende Erfindung wird detaillierter durch die
folgenden Beispiele erläutert. Die gemessen Werte, wie sie
in den Beispielen und Vergleichsbeispielen dargestellt
sind, wurden durch die folgenden Methoden bestimmt.
Dieser wurde unter Verwendung von TMA (hergestellt von Mac
Science Inc.) unter den folgenden Bedingungen bestimmt:
Spannvorrichtung: Ziehend
Chuck-Intervall: 15 mm
Meßtemperatur: Raumtemperatur - 350°C
Aufheizrate: 10°C/min
Zugbelastung: 5 g
Probengröße: 5 mm × 30 mm
Chuck-Intervall: 15 mm
Meßtemperatur: Raumtemperatur - 350°C
Aufheizrate: 10°C/min
Zugbelastung: 5 g
Probengröße: 5 mm × 30 mm
Dieser wurde ebenfalls unter Verwendung von TMA (herge
stellt von Mac Science Inc.) unter den folgenden Bedingun
gen bestimmt:
Spannvorrichtung: Ziehend
Chuck-Intervall: 15 mm
Meßtemperatur: Raumtemperatur - 350°C
Aufheizrate: 10°C/min
Zugbelastung: 5 g
Probengröße: 5 mm × 30 mm
Chuck-Intervall: 15 mm
Meßtemperatur: Raumtemperatur - 350°C
Aufheizrate: 10°C/min
Zugbelastung: 5 g
Probengröße: 5 mm × 30 mm
Dieser wurde unter Verwendung von DVE-V4 (hergestellt von
RHEOLOGY Co., Ltd.) unter den folgenden Bedingungen be
stimmt:
Spannvorrichtung: Ziehend
Chuck-Intervall: 20 mm
Meßfrequenz: 5 Hz
Meßtemperatur: Raumtemperatur - 350°C
Aufheizrate: 10°C/min
Probengröße: 5 mm × 30 mm
Chuck-Intervall: 20 mm
Meßfrequenz: 5 Hz
Meßtemperatur: Raumtemperatur - 350°C
Aufheizrate: 10°C/min
Probengröße: 5 mm × 30 mm
Diese Eigenschaft wurde durch die Beobachtung bewertet, ob
Leitung/Raum 100 µm/100 µm wird oder nicht.
Die Leiterplatte wurde dreimal in einem 288°C heißen Löt
bad 10 Sekunden lang gehalten und anschließend auf Normal
temperatur abgekühlt. Anschließend wurden die Harzschich
ten in der Leiterplatte begutachtet, um festzustellen, ob
eine Hohlraumbildung aufgetreten ist oder ob sich die
Schichten abgeschält haben.
Zwei Typen von aromatischen Polyamid-Imidharzen, das eine
mit einem Molekulargewicht von etwa 100.000 (im weiteren
als PAI-1 bezeichnet) und das andere mit einem Molekular
gewicht von etwa 82.000 (im weiteren als PAI-2 bezeichnet)
wurden ausgewählt. Weitere Komponenten wurden mit diesen
Polyamid-Imidharzen in den in Tabelle 1 gezeigten Verhält
nissen gemischt, um Klebstofflacke herzustellen.
Die mechanischen Eigenschaften der Klebfilme, die aus die
sen Klebstofflacken erhalten wurden, sind ebenfalls in Ta
belle 1 dargestellt.
ESCN195: Handelsbezeichnung, hergestellt von Sumitomo
Chemical Co., Ltd.
EOCN1020: Handelsbezeichnung, hergestellt von Nippon
Kayaku Co., Ltd.
YD8125: Handelsbezeichnung, hergestellt von Yuka Shell
Epoxy Co., Ltd.
H400: Handelsbezeichnung, (Imidazol), hergestellt von
Shikoku Kasei Kogyo K.K.
VH4170: Handelsbezeichnung, (Phenol-Novolak), herge
stellt von Meiwa Plastic Industries, Ltd.
KA1160: Handelsbezeichnung, (Bisphenol-A-Novolak), her
gestellt von Dainippon Ink and Chemicals, Inc.
2E4MZ: Handelsbezeichnung (Cresol-Novolak), hergestellt
von Dainippon Ink and Chemicals, Inc.
Unter Verwendung der oben beschriebenen Klebstofflacke
wurden drahtgeschriebene Leiterplatten wie folgt herge
stellt.
Jeder der Klebstofflacke mit der oben gezeigten Zusammen
setzung wurde auf einen Tetoron-Film HSL-50 (Handelsbe
zeichnung, hergestellt v 47411 00070 552 001000280000000200012000285914730000040 0002019748075 00004 47292on Teijin Corporation), der als
Übertragungsgrundlage diente, bis zu einer Dicke des
trockenen Überzugs von 50 µm aufgebracht und 10 Minuten
lang bei 100°C getrocknet, damit der Lack in der B-Stufe
bzw. dem B-Stadium vorlag. Der Erweichungspunkt des Lacks
war 50°C.
Leiterkreise wurden durch normales Ätzen auf einem mit
Glasfasergewebe verstärkten, aus Polyimidharz gefertigten
zweiseitigen Kupfer-plattierten Laminat MCL-I-671 (Han
delsbezeichnung, hergestellt von Hitachi Chemical Co.,
Ltd.) gebildet. Anschließend wurde ein mit Glasfasergewebe
verstärktes Polyimidharz-Prepreg GIA-671 (Handelsbezeich
nung, hergestellt von Hitachi Chemical Co., Ltd.) auf
beide Seiten des Substrats aufgebracht und durch Heißver
pressen gehärtet, um die Schichten für die Unterlage zu
bilden. Anschließend wurde der Klebstoff auf die beiden
Seiten des Substrats durch Heißverpressen gebunden. Das
Binden konnte durch Kaschieren mit heißen Walzen erfolgen.
Anschließend wurden die Drähte mit dem isolierenden Über
zug HVE-IMW (Handelsbezeichnung, hergestellt von Hitachi
Densen K.K.), der im wesentlichen aus einem Epoxypolymeren
mit hohem Molekulargewicht besteht, auf das Substrat durch
eine entsprechende Vorrichtung unter Ultraschallerhitzen
aufgeschrieben.
Das Substrat wurde anschließend heißverpreßt, und zwar mit
einer Polyethylenfolie als Polster bei einer Temperatur
von 150°C und einem Druck von 16 kgf/cm2 über einen Zeit
raum von 30 Minuten, woran sich eine 120 Minuten lange
Wärmebehandlung bei 180°C zur Härtung der Klebstoffschicht
anschloß.
Ein mit Glasfasergewebe verstärktes Polyimidharz-Prepreg
GIA-671 (Handelsbezeichnung, hergestellt von Hitachi Che
mical Co., Ltd.) wurde auf beide Seiten des Substrats auf
gebracht und anschließend wurde eine 18 µm dicke Kupferfo
lie darauf aufgelegt, wobei diese Überzüge durch Heißver
pressen gehärtet wurden, um die Oberflächenstromkreis-Schichten
zu bilden.
Löcher wurden an den erforderlichen Stellen des Substrats
gebildet.
Nach der Lochbildung wurde das Substrat Vorbehandlungen
unterworfen, wie dem Reinigen der Löcher, um Schmutz bzw.
Verschmierungen zu entfernen, und in eine Plattierungslö
sung zur stromlosen Kupferabscheidung eingetaucht, um
einen 30 µm dicken Niederschlag abzuscheiden. Anschließend
wurden Oberflächenstromkreise auf einer Seite durch Ätzen
gebildet, um eine drahtgeschriebene Leiterplatte mit einer
Zweischichtverdrahtungsstruktur herzustellen.
Die Seiten mit den gebildeten Oberflächenstromkreisen der
zwei drahtgeschriebenen Leiterplatten mit Zwei-Schicht-Verdrahtungsstruktur
wurden auf beide Seiten eines mit
Glasfasergewebe verstärkten Polyimidharz-Prepregs GIA-671
(Handelsbezeichnung, hergestellt von Hitachi Chemical Co.,
Ltd.) aufgebracht und durch Heißverpressen gehärtet, um
die isolierenden Schichten zu bilden, woran sich die Bil
dung von Löchern, das Plattieren der gebildeten Durch
gangslöcher und die Bildung von Oberflächenstromkreisen
durch Ätzen anschloß, um eine drahtgeschriebene Leiter
platte mit 4-Schicht-Verdrahtungsstruktur herzustellen.
Die oben beschriebene drahtgeschriebene Leiterplatte mit
einer Vier-Schicht-Verdrahtungsstruktur wurde 6 Stunden
lang bei 130°C getrocknet, um die Leiterplatte vollständig
von Feuchtigkeit zu befreien. Die Platte wurde in einem
Exikator auf Normaltemperatur abgekühlt, so daß die Platte
keine Feuchtigkeit absorbieren konnte. Unmittelbar danach
wurde die Platte in einem 288°C heißen Lötbad 10 Sekunden
lang schwimmen gelassen und anschließen auf Normaltempera
tur abgekühlt. Nach dreimaliger Wiederholung dieses Vor
gangs wurde der Zustand der Platte begutachtet.
Das in Beispiel 14 beschriebene Verfahren wurde mit Aus
nahme der Verwendung von aus Phenoxyharz gefertigtem Draht
HAW-216C (Handelsbezeichnung, hergestellt von Hitachi
Densen K.K.) wiederholt.
Die in den Beispielen 1 bis 17 verwendeten Zusammensetzun
gen besaßen einen Glasübergangspunkt (Tg) von 180°C oder
höher, einen thermischen Ausdehnungskoeffizienten im Tem
peraturbereich vom Glasübergangspunkt bis 350°C von nicht
größer als 1.000 ppm/°C und einen Elastizitätsmodul bei
300°C von 30 MPa oder mehr. Die unter Verwendung dieser
Zusammensetzungen hergestellten drahtgeschriebenen Leiter
platten wiesen keine Hohlräume auf und selbst nach dem
Test auf Beständigkeit gegenüber Löthitze zeigte sich
keine Schichtablösung.
Im Gegensatz dazu kam es im Fall der in den Vergleichsbei
spielen 1-10 verwendeten Zusammensetzungen, welche eine
wärmehärtende Komponente in einer Menge von mehr als
150 Gew.-Teilen aufwiesen, beim Rühren zur Gelbildung und
aus ihnen konnte kein Film erhalten werden (Vergleichsbei
spiele 3, 4 und 10). Die anderen Zusammensetzungen zeig
ten, obwohl sie in bezug auf den Glasübergangspunkt zu
friedenstellend waren, einen thermischen Ausdehnungsko
effizienten bei der Glasübergangstemperatur von mehr als
1.000 ppm/°C und einen Elastizitätsmodul bei 300°C von
weniger als 30 MPa und die aus diesen Zusammensetzungen
hergestellten drahtgeschriebenen Leiterplatten wiesen
Hohlräume in den Klebschichten auf oder es kam zum Abblät
tern der Schichten nach dem Test auf Beständigkeit gegen
über Löthitze.
Wie oben beschrieben, bleiben die unter Verwendung der er
findungsgemäßen Klebstoffzusammensetzungen hergestellten
drahtgeschriebenen Leiterplatten mit vier oder mehr Ver
drahtungsschichten nach dem Draht schreiben und Fixieren
frei von Hohlräumen in den Klebschichten. Außerdem weisen
die Drähte nur eine äußerst geringe Beweglichkeit auf,
selbst wenn die Leiterplatten nach dem Drahtschreiben
einem Heißverpressen unterworfen werden, so daß eine Ver
drahtung mit hoher Dichte ermöglicht wird. Des weiteren
weisen sie eine hohe Beständigkeit gegenüber Löthitze auf.
123,2 g (0,3 mol) 2,2-Bis-[4-(4-aminophenoxy)phenyl]propan
als Diamin mit 3 oder mehr aromatischen Ringen, 115,3 g
(0,6 mol) Trimellitsäureanhydrid werden mit 716 g NMP (N-Methyl-2-pyrrolidon)
als Lösungsmittel in einen abtrennba
ren 1 l-Kolben eingebracht, welcher mit einem 25 ml-Auf
fanggefäß für Wasser (mit Sperrhahn), das mit einem Rück
flußkühler verbunden war, einem Thermometer und einem Rüh
rer ausgerüstet war und 30 Minuten lang bei 80°C gerührt.
Anschließend wurden 143 g Toluol als aromatischer Kohlen
wasserstoff, welcher mit Wasser ein Azeotrop bilden kann,
zugesetzt. Danach wurde die Temperatur erhöht und das Ge
misch 2 Stunden lang bei 160°C unter Rückfluß gehalten.
Nachdem sich etwa 10,8 ml oder mehr an Wasser in dem Auf
fangbehältnis gesammelt hatten und keine weitere Verdamp
fung von Wasser mehr beobachtet werden konnte, wurde die
Temperatur auf etwa 190°C erhöht, während das in dem Was
serauffangbehältnis gesammelte Destillat zur Entfernung
des Toluols entnommen wurde.
Anschließend wurde die Lösung wieder auf Raumtemperatur
gebracht und 75,1 g (0,3 mol) 4,4'-Diphenylmethandiisocya
nat wurden als aromatisches Diisocyanat zugeführt, um eine
NMP-Lösung eines aromatischen Polyamid-Imidharzes nach
zweistündiger Reaktion bei 190°C zu erhalten.
Zu dem oben beschriebenen aromatischen Polyamid-Imidharz
wurden ein Epoxyharz und ein Phenolharz als Wärmehärtende
Komponente zugegeben. Anschließend wurde bei Normaltempe
ratur etwa eine Stunde lang gerührt, um eine Klebstoffzu
sammensetzung zu erhalten.
Ein ablösbarer Film wurde mit der oben beschriebenen Zu
ammensetzung überzogen und 15 Minuten lang bei 110°C ge
trocknet, um einen Klebfilm mit einer Trockenschichtdicke
von etwa 50 µm zu erhalten.
Ein Ätzresist wurde auf der Oberfläche eines Kupfer-plat
tierten mit Glasfasergewebe verstärkten Laminats MCL-E-679
(Handelsbezeichnung, hergestellt von Hitachi Chemical Co.,
Ltd.) mit einer Substratdicke von 0,2 mm und einer Kupfer
foliendicke von 80 µm gebildet. Die von dem Ätzresist
freigelegten Teile des Kupfers wurden durch Ätzen ent
fernt, um ein Zwischenschichtsubstrat 11 herzustellen, wie
es in Fig. 3A gezeigt ist.
Anschließend wurden, wie in Fig. 3B gezeigt, die Zwi
schenschichtsubstrate 11 und die 18 µm dicken Außen
schichtkupferfolien 13 kaschiert und bei einer Temperatur
von 180°C, einem Druck von 30 kgf/cm2 60 Minuten lang mit
einander verbunden, wobei dazwischen ein 50 µm dicker
Klebfilm aus Polyamid-Imidharz der Stufe B gelegt wurde,
welcher aus 100 Gew.-Teilen des in Herstellungsbeispiel 1
erhaltenen Polyamid-Imidharzes, 21,3 Gew.-Teilen eines
Cresol-Novolak-Epoxyharzes ESCN195 (Handelsbezeichnung,
hergestellt von Sumitomo Chemical Industries Co., Ltd.)
und 12,5 Gew.-Teilen eines Bisphenol-A-Phenolharzes VH4170
(Handelsbezeichnung, hergestellt von Dainippon Ink & Che
micals, Inc.) zusammengesetzt war, wobei der Klebfilm in
gehärteter Form die folgenden Eigenschaften aufwies:
Glasübergangspunkt = 241°C; linearer Ausdehnungskoeffizi ent in dem Temperaturbereich vom Glasübergangspunkt bis 350°C = 170 ppm/°C; Speicherelastizitätsmodul bei 300°C = 103 MPa. Der Harzfluß dieses Films war 800 µm.
Glasübergangspunkt = 241°C; linearer Ausdehnungskoeffizi ent in dem Temperaturbereich vom Glasübergangspunkt bis 350°C = 170 ppm/°C; Speicherelastizitätsmodul bei 300°C = 103 MPa. Der Harzfluß dieses Films war 800 µm.
Anschließend wurden in dem Laminat Durchgangslöcher 14 an
den gewünschten Stellen, wie in Fig. 3C gezeigt, unter
Verwendung eines 0,3 mm-Bohrers gebohrt.
Anschließend wurde, wie in Fig. 3D gezeigt, bis zu einer
Dicke von 15 µm stromlos plattiert, wodurch ein metalli
scher Niederschlag 15 auf den Innenwänden der Durchgangs
löcher 14 erhalten wurde. Das überschüssige Kupfer wurde
an den entsprechenden Stellen der Oberfläche durch Ätzen
entfernt, um eine Verdrahtung 16 mit einer Dichte von Lei
tung/Raum = 100 µm/100 µm herzustellen, wodurch eine ge
druckte Mehrschicht-Leiterplatte mit insgesamt 8 Schichten
erhalten wurde. Diese Platte zeigte eine hervorragende
Löthitzebeständigkeit.
In ein Glasfaser verstärktes, Kupfer-plattiertes Epoxy
laminat MCL-E-679 (Handelsbezeichnung, hergestellt von
Hitachi Chemical Co., Ltd.) mit einer Substratdicke von
0,4 mm und einer Dicke der Kupferfolie (121) von 18 µm
wurden Löcher mit einem Durchmesser von 0,3 mm an den
entsprechenden Stellen gebohrt. Anschließend wurde eine
stromlose Plattierung bis zu einer Dicke von 12 µm
durchgeführt und ein Ätzresist auf der Laminatoberfläche
gebildet. Die von dem Ätzresist nicht bedeckten Kupfer
teile wurden durch Ätzen entfernt, wodurch ein Zwischen
schichtsubstrat 11, wie in Fig. 4A gezeigt, erhalten
wurde. In der Fig. 4A bedeutet das Bezugszeichen 121 eine
Kupferfolie und das Bezugszeichen 122 bezeichnet eine
stromlos plattierte Schicht.
Anschließend wurden, wie in Fig. 4B gezeigt, die 50 µm
dicken Klebfilme 12 aus einem Polyamid-Imidharz der Stufe
B und die 18 µm dicken Außenschichten aus Kupferfolien 13,
die die gleichen wie in Beispiel 18 verwendeten waren,
kaschiert und auf beide Seiten des Zwischenschichtsub
strats 11 unter den folgenden Bedingungen gebunden: Tempe
ratur: 180°C, Druck: 30 kgf/cm2 und Zeit: 60 Minuten.
Anschließend wurden die Stellen jeder Außenschicht-Kupfer
folie 13, an denen Durchgangslöcher 19 gebildet werden
sollten, weggeätzt, um 100 µm große Öffnungen 17, wie in
Fig. 4C dargestellt, zu erhalten.
Anschließend wurde, wie in Fig. 4D gezeigt, das Harz an
den freigelegten Stellen, an denen Durchgangslöcher 19 ge
bildet werden sollten, entfernt bis die Zwischenschicht-Kupferfolie
freigelegt war. Hierzu wurde ein Laserbohrer
GS-500H (Handelsbezeichnung, hergestellt von Sumitomo
Heavy Industries, Ltd.) unter den folgenden Bedingungen
verwendet und betrieben: Frequenz = 150 Hz; Spannung =
20 kV; Pulsenergie = 85 mJ; Schußzahl = 7.
Dann wurde, wie in Fig. 4E gezeigt, eine stromlose Plat
tierung durchgeführt bis eine Schicht (16) mit einer Dicke
von 15 µm erhalten wurde. Die Außenschichten aus Kupferfo
lie und die Zwischenschicht-Stromkreise wurden elektrisch
an den Durchgangslöchern 19 miteinander verbunden, woran
anschließend überschüssiges Kupfer an den entsprechenden
Stellen der Laminatoberfläche durch Ätzen entfernt wurde,
wobei eine Verdrahtung mit einer Dichte von Leitung/Raum =
100 µm/100 µm erhalten werden konnte, um eine gedruckte
Leiterplatte mit 4-Schicht-Aufbau zu realisieren.
Anschließend wurden, wie in Fig. 4F gezeigt, die 50 µm
dicken Klebfilme 12 aus einem Polyamid-Imidharz der Stufe
B und die 18 µm dicken Außenschichten aus Kupferfolien 13
(die gleichen wie in Beispiel 18) kaschiert und auf beide
Seiten der gedruckten Leiterplatte mit 4-Schicht-Aufbau
unter den folgenden Bedingungen gebunden: Temperatur:
180°C, Druck: 30 kgf/cm2 und Zeit: 60 Minuten.
Dann wurden die Stellen jeder Außenschichtkupferfolie 13,
an denen Durchgangslöcher 19 gebildet werden sollten,
durch Ätzen entfernt, wodurch 100 µm große Öffnungen 17,
wie in Fig. 4G dargestellt, erhalten wurden.
Anschließend wurde das Harz an den freigelegten Stellen,
an denen Durchgangslöcher gebildet werden sollten, durch
einen Laserbohrer GS-500H entfernt bis die Zwischen
schicht-Kupferfolie freigelegt war, und es wurden weitere
Durchgangslöcher 14 in das Laminat mit einem 0,3 mm-Boh
rer, wie in Fig. 4H gezeigt, gebohrt.
Anschließend wurde, wie in Fig. 41 gezeigt, eine strom
lose Elektroplattierung bis zu einer Dicke von 15 µm
durchgeführt. Nach dem Herstellen von elektrischen Zwi
schenschichtverbindungen an den Durchgangslöchern 15 und
19 wurde überschüssiges Kupfer an den entsprechenden Stel
len der Laminatoberfläche durch Ätzen entfernt. Zur Her
stellung einer gedruckten Leiterplatte mit 6-Schicht-Auf
bau wurde mit einer Dichte von Leitung/Raum =
100 µm/100 µm verdrahtet.
Der in Fig. 4E eingekreiste Teil ist in Fig. 5M vergrö
ßert dargestellt, und der in Fig. 4I eingekreiste Teil in
Fig. 5N.
Die erhaltene Leiterplatte wies eine hervorragende Löthit
zebeständigkeit auf.
Ein Ätzresist wurde auf der Oberfläche von MCL-E-679 (Han
delsbezeichnung, hergestellt von Hitachi Chemical Co.,
Ltd.) mit einer Substratdicke von 0,2 mm und einer Dicke
der Kupferfolie von 18 µm gebildet und die exponierten
stellen des Kupfers wurden durch Ätzen entfernt, wodurch
in, wie in Fig. 5A dargestelltes, Zwischenschichtsub
strat 11 erhalten wurde.
Die 50 µm dicken B-Stufen-Polyamid-Imidfilme 12 und die
18 µm dicken Außenschicht-Kupferfolien 13 (die gleichen
wie in Beispiel 18 verwendet) wurden kaschiert und auf
beide Seiten des Zwischenschichtsubstrats 11, wie in Fig.
5B gezeigt, gebunden, und zwar unter den folgenden
Bedingungen: Temperatur: 180°C, Druck: 30 kgf/cm2 und Zeit:
60 Minuten.
Durchgangslöcher wurden an den dafür vorgesehenen Stellen
mittels eines 0,3 mm-Bohrers in das Laminat gebohrt, wie
in Fig. 5C dargestellt. Eine stromlose Plattierung wurde
bis zu einer Dicke von etwa 15 µm durchgeführt, um einen
metallischen Niederschlag 15 auf den Innenwänden der
Durchgangslöcher 14, wie in Fig. 5D dargestellt, zu bil
den. Anschließend wurde das überschüssige Kupfer an den
entsprechenden Stellen der Oberfläche durch Ätzen ent
fernt, um eine Verdrahtung 16 auf der Kupferfolie 13 mit
einer Dichte von Leitung/Raum = 100 µm/100 µm zu bilden,
wodurch eine gedruckte Vier-Schicht-Leiterplatte erhalten
wurde.
Die 50 µm dicken B-Stufen-Polyamid-Imidklebfilme 12 und
die 18 µm dicken Außenschichtkupferfolien 13 (die gleichen
wie in Beispiel 18 verwendet) wurden kaschiert und auf
beide Seite der gedruckten Vier-Schicht-Leiterplatte, wie
in Fig. 5E gezeigt, unter den folgenden Bedingungen ge
bunden: Temperatur: 180°C, Druck: 30 kgf/cm2 und Zeit: 60
Minuten.
Die Stellen jeder Außenschicht-Kupferfolie, an denen
Durchgangslöcher 19 gebildet werden sollten, wurden durch
Atzen entfernt, um 100 µm große Öffnungen 17, wie in Fig.
5F gezeigt, zu schaffen.
Das Harz wurde an den exponierten Stellen, an denen Durch
gangslöcher 19 gebildet werden sollten, durch einen Laser
bohrer GS-500H entfernt bis die Zwischenschicht-Kupferfo
lie freigelegt war, wie in Fig. 5G gezeigt. Das Bezugs
zeichen 18 bezeichnet die Löcher, die für Durchgangslöcher
vorgesehen sind.
Anschließend wurde eine stromlose Plattierung bis zu einer
Dicke von 15 µm (16) durchgeführt und die Außenschicht-Kupferfolien
und die Zwischenschichtstromkreise wurden
elektrisch an Durchgangslöcher 19 miteinander verbunden,
anschließend wurde das überschüssige Kupfer an den ent
sprechenden Stellen der Oberfläche durch Ätzen entfernt,
um eine Verdrahtung mit einer Dichte von Leitung/Raum =
100 µm/100 µm zu bilden, wodurch eine gedruckte Leiter
platte mit 6-schichtigem Aufbau, wie in Fig. 5H darge
stellt, erhalten werden konnte.
Die B-Stufen-Polyamid-Imidklebfilme 12 und die 18 µm dic
ken Außenschicht-Kupferfolien 13 (die gleichen wie in Bei
spiel 18 verwendet) wurden kaschiert und auf beide Seiten
der gedruckten Leiterplatte mit 6-schichtigem Aufbau, wie
in Fig. 5I gezeigt, unter den folgenden Bedingungen ge
bunden: Temperatur: 180°C, Druck: 30 kgf/cm2 und Zeit: 60
Minuten.
Die Stellen jeder Außenschichtkupferfolie 13, an denen
Durchgangslöcher 19 gebildet werden sollten, wurden durch
Ätzen entfernt, um 100 µm große Öffnungen 17, wie in Fig.
5J dargestellt, zu schaffen.
Das Harz an den exponierten Stellen, an denen Durchgangs
löcher 19 gebildet werden sollten, wurde durch einen La
serbohrer GS-500H entfernt bis die Zwischenschicht-Kupfer
folie freigelegt war, um Löcher 18 zu bilden, und an
schließend wurde das Laminat mittels eines 0,3 mm-Bohrers
weiter perforiert, um Durchgangslöcher 14, wie in Fig. 5K
gezeigt, zu bilden.
Anschließend wurde eine stromlose Plattierung auf der Kup
ferfolie (13) bis zu einer Dicke von 15 µm (16) durchge
führt und nachdem an den Durchgangslöchern 19 elektrische
Zwischenschichtverbindungen hergestellt worden waren,
wurde das überschüssige Kupfer an den entsprechenden Stel
len der Oberfläche durch Ätzen entfernt, wodurch eine Ver
drahtungsdichte von Leitung/Raum = 100 µm/100 µm erhalten
wurde und eine gedruckte Leiterplatte mit einem 8-Schicht-Aufbau
realisiert werden konnte, wie in Fig. 5L gezeigt.
In Fig. 5L bezeichnet das Bezugszeichen 15 Plattierung
und 16 Verdrahtung.
Diese Leiterplatte zeigte eine hervorragende Löthitzebe
ständigkeit.
Eine gedruckte 8-Schicht-Leiterplatte wurde gemäß dem in
Beispiel 18 beschriebenen Verfahren hergestellt, mit der
Ausnahme, daß ein 50 µm dicker B-Stufen-Polyamid-Imidkleb
film verwendet wurde, welcher zusammengesetzt war aus
100 Gew.-Teilen des in Herstellungsbeispiel 1 erhaltenen
aromatischen Polyamid-Imidharzes, 21,7 Gew.-Teilen eines
Cresol-Novolak-Epoxyharzes EOCN1020 (Handelsbezeichnung,
hergestellt von Nippon Kayaku Co., Ltd.) und 13,2 Gew.-
Teilen eines Cresol-Novolak-Phenolharzes KA1160 (Handels
bezeichnung, hergestellt von Dainippon Ink & Chemicals
Inc.), wobei der Klebfilm in der gehärteten Form die fol
genden Eigenschaften aufwies: Glasübergangspunkt = 241°C;
linearer Ausdehnungskoeffizient in dem Temperaturbereich
vom Glasübergangspunkt bis 350°C = 170 ppm/°C; Speicher
elastizitätsmodul bei 300°C = 103 MPa. Der Harzfluß dieses
Films betrug 700 µm. Der in Fig. 5D eingekreiste Teil ist
n Fig. 50 vergrößert dargestellt, der in Fig. 5H einge
kreiste Teil ist vergrößert in Fig. 5N dargestellt und
der in Fig. 5L eingekreiste Teil in Fig. 5N.
Diese Leiterplatte besaß eine hervorragende Löthitzebe
ständigkeit.
Eine gedruckte 6-Schicht-Leiterplatte wurde gemäß dem in
Beispiel 19 beschriebenen Verfahren hergestellt, mit der
Ausnahme, daß ein 50 µm dicker B-Stufen-Polyamid-Imidkleb
film verwendet wurde, welcher zusammengesetzt war aus
100 Gew.-Teilen des in Herstellungsbeispiel 1 erhaltenen
aromatischen Polyamid-Imidharzes, 21,7 Gew.-Teilen eines
Cresol-Novolak-Epoxyharzes EOCN1020 (Handelsbezeichnung,
hergestellt von Nippon Kayaku Co., Ltd.) und 13,2 Gew.-
Teilen eines Cresol-Novolak-Phenolharzes KA1160 (Handels
bezeichnung, hergestellt von Dainippon Ink & Chemicals
Inc.), wobei der Klebfilm in der gehärteten Form die fol
genden Eigenschaften aufwies: Glasübergangspunkt = 241°C;
linearer Ausdehnungskoeffizient in dem Temperaturbereich
vom Glasübergangspunkt bis 350°C = 170 ppm/°C; Speicher
elastizitätsmodul bei 300°C = 103 MPa.
Diese Leiterplatte besaß eine hervorragende Löthitzebe
ständigkeit.
Eine gedruckte 8-Schicht-Leiterplatte wurde gemäß dem in
Beispiel 20 beschriebenen Verfahren hergestellt, mit der
Ausnahme, daß ein 50 µm dicker B-Stufen-Polyamid-Imidkleb
film verwendet wurde, welcher zusammengesetzt war aus
100 Gew.-Teilen des in Herstellungsbeispiel 1 erhaltenen
aromatischen Polyamid-Imidharzes, 21,7 Gew.-Teilen eines
Cresol-Novolak-Epoxyharzes EOCN1020 (Handelsbezeichnung,
hergestellt von Nippon Kayaku Co., Ltd.) und 13,2 Gew.-
Teilen eines Cresol-Novolak-Phenolharzes KA1160 (Handels
bezeichnung, hergestellt von Dainippon Ink & Chemicals
Inc.), wobei der Klebfilm in der gehärteten Form die fol
genden Eigenschaften aufwies: Glasübergangspunkt = 241°C;
linearer Ausdehnungskoeffizient in dem Temperaturbereich
vom Glasübergangspunkt bis 350°C = 170 ppm/°C; Speicher
elastizitätsmodul bei 300°C = 103 MPa.
Diese Leiterplatte besaß eine hervorragende Löthitzebe
ständigkeit.
Eine gedruckte 8-Schicht-Leiterplatte wurde unter Befol
gung des in Beispiel 18 beschriebenen Verfahrens herge
stellt mit der Ausnahme, daß ein 50 µm dicker B-Stufen-Po
lyamid-Imidklebfilm verwendet wurde, welcher nur aus einem
aromatischen Polyamid-Imidharz bestand und im gehärteten
Zustand die folgenden Eigenschaften aufwies: Glasüber
gangspunkt = 229°C; linearer Ausdehnungskoeffizient in dem
Temperaturbereich vom Glasübergangspunkt bis 250°C =
6.400 ppm/°C; Speicherelastizitätsmodul bei 300°C =
5,2 MPa.
Diese Leiterplatte wies Hohlräume in den Klebfilmschichten
auf und besaß eine verringerte Löthitzebeständigkeit.
Wie vorher beschrieben ist es mit den erfindungsgemäßen
gedruckten Mehrschicht-Leiterplatten sowie dem Verfahren
zu ihrer Herstellung möglich, IVHs in Mehrfachschichten in
Lagegenauigkeit zueinander einzubringen. Weiterhin wird
eine Verdrahtung mit hoher Dichte ermöglicht, und die
Ebenheit der Substratoberfläche und die Hitzebeständigkeit
werden verbessert. Somit werden durch die Erfindung die
Verdrahtungseigenschaften signifikant verbessert und die
Kompaktaufbauverläßlichkeit und die Hitzebeständigkeit von
gedruckten Mehrfach-Leiterplatten erhöht.
Dieses Beispiel wird unter Bezugnahme auf die Fig. 6,
13A-13G, 14 und 15A-15E erläutert.
Es wurden hergestellt:
- (1) Ein Substrat 2a, wie in Fig. 13A dargestellt, umfas send ein 0,4 mm dickes aus BT-Harz hergestelltes einseitig Kupfer-plattiertes Laminat CCH-HL830 (Handelsbezeichnung, hergestellt von Mitsubishi Gas Chemical Co., Ltd.), dessen Kupferfolie entfernt wurde, wobei eine Seite des Laminats ein Bohrloch mit einer Tiefe von 0,2 mm zur Bildung eines Hohlraums 31 aufwies und dieses Substrat als isolierende Schicht diente;
- (2) Ein Klebfilm 1b, der so gestaltet war, daß er, wie in Fig. 13B gezeigt, als isolierende Klebschicht diente, um fassend einen 0,05 mm dicken Klebfilm, zusammengesetzt aus dem im Herstellungsbeispiel 1 erhaltenen aromatischen Polyamid-Imidharz, einem Epoxyharz EOCN1020 (Handelsbe zeichnung, hergestellt von Nippon Kayaku K.K.) und einem polyfunktionellen Phenolharz KA1160 (Handelsbezeichnung, hergestellt von Dainippon Ink & Chemicals Inc.) (100/21/11 Gew.-Teile) mit den folgenden Eigenschaften: B-Stufen-Speicherelastizitätsmodul bei 30°C = 3.000 MPa; C-Stufen-Speicherelastizitätsmodul bei 300°C = 100 MPa; Glasübergangstemperatur = 217°C, wobei der Film 1b eine Öffnung 32b für einen größeren Hohlraum als die Bohrung 31 In dem Substrat 2a aufwies;
- (3) Ein Substrat 2c, wie in Fig. 13C gezeigt, umfassend ein 0,4 mm dickes aus BT-Harz gefertigtes einseitig Kup fer-plattiertes Laminat CCH-HL830 (Handelsbezeichnung, hergestellt von Mitsubishi Gas Chemical Co., Ltd.) mit einer Hohlraumöffnung 32c mit der gleichen Größe wie die Hohlraumöffnung 32b des Klebfilms 1b, in dem Leiterkreise 23, die zu Innenanschlüssen für die elektrische Verbindung mit den Halbleiterchips 26 durch Drahtbindung 33 werden, an den exponierten Stellen gebildet werden, wenn dieses Substrat 2c auf das Substrat 2e aufgelegt wird;
- (4) Ein Klebfilm 1d, wie in Fig. 13D gezeigt, umfassend einen 0,075 mm dicken Klebfilm aus demselben Material wie in (2) und einer Öffnung 32, die größer als die Hohlraum öffnung 32d des Substrats 2c ist;
- (5) Ein Substrat 2e, wie in Fig. 13E gezeigt, umfassend ein 0,4 mm dickes aus BT-Harz gefertigtes einseitig Kup fer-plattiertes Laminat CCH-HL830 (Handelsbezeichnung, hergestellt von Mitsubishi Gas Chemical Co., Ltd.), dessen Kupferfolie entfernt wurde, wobei das Substrat 2e eine Öffnung 32e mit derselben Größe wie die Hohlraumöffnung 32d des Klebfilms 1d aufwies;
- (6) Ein Klebfilm 1f, wie in Fig. 13F gezeigt, umfassend einen 0,1 mm dicken Klebfilm aus dem gleichen Material wie in (2) und mit einer Öffnung 32f derselben Größe wie die Hohlraumöffnung 32e des Substrats 2e; und
- (7) Ein Substrat 2g, wie in Fig. 13G gezeigt, umfassend ein 0,2 mm dickes aus BT-Harz gefertigtes einseitig Kup fer-plattiertes Laminat CCH-HL830 (Handelsbezeichnung, hergestellt von Mitsubishi Gas Chemical Co., Ltd.), dessen Kupferfolie entfernt wurde.
- (8) Anschließend wurden, wie in Fig. 14 gezeigt, eine flache Platte bzw. Tafel 101, ein Schutzfilm 105, eine Mehrschicht-Leiterplattenstruktur 104, die aus den oben beschriebenen Komponenten (1) bis (7) besteht, ein Kissen 103, ein Formkörper 102 mit einer Öffnung von derselben Größe wie der Hohlraum und eine flache Platte 101 in die ser Reihenfolge aufeinander aufgelegt und unter den fol genden Bedingungen zur vollständigen Laminierung heißver preßt: Temperatur: 180°C, Druck: 30 kgf/cm2 und Zeit: 150 Minuten.
- (9) In das so erhaltene Laminat wurden, wie in Fig. 15A gezeigt, Durchgangslöcher 24 gebohrt. Anschließend wurden die Innenwände der Löcher und die Oberflächen des Lami nats, wie in Fig. 15B gezeigt, stromlos plattiert. Über schüssiges Kupfer wurde durch Ätzen entfernt, um Außen schicht-Stromkreise 23', wie in Fig. 15C gezeigt, herzu stellen. Des weiteren wurde, wie in Fig. 15D gezeigt, ein passender Teil des Substrats 2g zur Bildung einer Öffnung 35 der gleichen Größe wie die Hohlraumöffnung 32e des Substrats 2e, das damit ausgerichtet ist, abgezweigt, und anschließend wurde eine Anzahl von Kontaktsteckern 29 in den entsprechenden Durchgangslöchern 24 fixiert, um eine Kontaktsteckeranordnung mit einem Hohlraum (Fig. 15E) herzustellen.
Es wurden hergestellt:
- (1) Ein Substrat 2h, das als isolierende Schicht diente und in Fig. 16A dargestellt ist, umfassend ein 0,2 mm dickes aus BT-Harz gefertigtes einseitig Kupfer-plat tiertes Laminat CCH-HL830 (Handelsbezeichnung, hergestellt von Mitsubishi Gas Chemical Co., Ltd.), dessen Kupferfolie entfernt wurde;
- (2) Ein Klebfilm 1i, welcher als isolierende Klebschicht 1 diente und in Fig. 16B dargestellt ist, umfassend einen 0,05 mm dicken Klebfilm aus dem gleichen Material wie in (2) von Beispiel 24 mit einer Hohlraumöffnung 32i;
- (3) Ein Substrat 2j, wie in Fig. 16C dargestellt, umfas send ein 0,4 mm dickes aus BT-Harz gefertigtes einseitig Kupfer-plattiertes Laminat CCH-HL830 (Handelsbezeichnung, hergestellt von Mitsubishi Gas Chemical Co., Ltd.) mit einer Öffnung 32 derselben Größe wie die Hohlraumöffnung 32 des Klebfilms 1i, worin Leiterkreise 23, die als Innen anschlüsse für die elektrische Verbindung mit den Halblei terchips 26 durch Verbindungsdrähte 33 dienen, an den ex ponierten Stellen gebildet werden, wenn dieses Substrat 2j auf das Substrat 21 aufgebracht wird;
- (4) Ein Klebfilm 1k, wie in Fig. 16D dargestellt, umfas send einen 0,05 mm dicken Klebfilm, der aus demselben Ma terial wie (2) hergestellt ist und eine Öffnung 32k auf weist, die größer als die Hohlraumöffnung 32j des Sub strats 2j ist;
- (5) Ein Substrat 21, wie in Fig. 16E gezeigt, umfassend ein 0,4 mm dickes aus BT-Harz gefertigtes einseitig Kup fer-plattiertes Laminat CCH-HL830 (Handelsbezeichnung, hergestellt von Mitsubishi Gas Chemical Co., Ltd.) mit einer Öffnung 321 derselben Größe wie die Hohlraumöffnung 32k des Klebfilms 1k, worin Leiterkreise 23, die als Innenanschlüsse für die elektrische Verbindung mit den Halbleiterchips 26 durch Bindungsdrähte 33 dienen, an den exponierten Stellen gebildet werden, wenn dieses Substrat 21 auf das Substrat 2n aufgelegt wird;
- (6) Ein Klebfilm 1m, wie in Fig. 16F dargestellt, umfas send einen 0,05 mm dicken Klebfilm aus dem gleichen Mate rial wie (2) mit einer Öffnung 32m, die größer als die Hohlraumöffnung 321 des Substrats 21 ist;
- (7) Ein Substrat 2n, wie in Fig. 16G gezeigt, umfassend ein 0,4 mm dickes aus BT-Harz gefertigtes einseitig Kup fer-plattiertes Laminat CCH-HL830 (Handelsbezeichnung, hergestellt von Mitsubishi Gas Chemical Co., Ltd.), dessen Kupferfolie entfernt worden ist, mit einer Öffnung 32n derselben Größe wie die Hohlraumöffnung 32m des Klebfilms 1m;
- (8) Ein Klebfilm 1o, wie in Fig. 16H gezeigt, umfassend einen 0,05 mm dicken Klebfilm aus dem gleichen Material wie (2) und mit einer Öffnung 32o derselben Größe wie die Hohlraumöffnung 32n des Substrats 1n; und
- (9) Ein Substrat 2p, wie in Fig. 161 gezeigt, umfassend ein 0,4 mm dickes aus BT-Harz gefertigtes einseitig Kup fer-plattiertes Laminat CCH-HL830 (Handelsbezeichnung, hergestellt von Mitsubishi Gas Chemical Co., Ltd.), dessen Kupferfolie entfernt wurde.
- (10) Wie in Fig. 14 gezeigt, wurden eine flache Platte 101, ein Schutzfilm 105, eine Mehrschicht-Leiterplatten struktur 104, bestehend aus den vorgenannten Komponenten (1) bis (9), ein Kissen 103, ein Formkörper 102 mit einer Hohlraumöffnung und eine flache Platte 101 in der angege benen Reihenfolge aufeinandergelegt und unter den folgen den Bedingungen zur vollständigen Laminierung heißver preßt: Temperatur: 180°C, Druck: 30 kgf/cm2 und Zeit: 150 Minuten.
- (11) In das so erhaltene Laminat wurden Durchgangslöcher 24, wie in Fig. 17A gezeigt, gebohrt. Anschließend wurden die Innenwände der Löcher und die Oberflächen des Lami nats, wie in Fig. 17B gezeigt, stromlos plattiert. An schließend wurden Leiterkreise 23, welche Stege zur Schmelzbindung von Lötbällen 30 aufwiesen, wie in Fig. 17C gezeigt, gebildet. Weiterhin wurde ein passender Teil des Substrats 2p zur Bildung einer Öffnung 35 derselben Größe wie und in Übereinstimmung mit der Öffnung 32n des Substrats 2n, wie in Fig. 17D gezeigt, abgezweigt und an schließend mit einem Lötresist überzogen und getrocknet, um eine Kugelgitteranordnung herzustellen.
Eine Kontaktsteckeranordnung wurde, wie in Beispiel 24 be
schrieben, hergestellt mit der Ausnahme, daß Durchgangslö
cher anstelle der Gegenbohrungen 31 in dem Substrat 2a ge
bildet wurden und daß eine Wärmerinne 28 mit einem Rand
teil, wie in Fig. 10 dargestellt, hergestellt wurde und
daß die Laminatstruktur aus einer flachen Platte 101,
einem Kissen 103, einem niedrigschmelzenden Film 111,
einem hochschmelzenden Film 110, einer Mehrschicht-Leiter
plattenstruktur 104, die aus isolierenden Schichten und
Substraten mit isolierenden Klebschichten 21 dazwischen
bestand, einem Kissen 103, einem Formkörper 102 mit einem
Hohlraumloch und einer flachen Platte 101 zusammengesetzt
war, die in dieser Reihenfolge, wie in Fig. 11B gezeigt,
aufeinandergelegt wurden.
Nadel- bzw. Kontaktstift-Gitteranordnungen oder Kugelgit
teranordnungen wurden, wie in den Beispielen 24 bis 26
beschrieben, hergestellt mit der Ausnahme, daß das aus BT-Harz
gefertigte einseitig Kupfer-plattierte Laminat CCH-HL830
(Handelsbezeichnung, hergestellt von -Mitsubishi Gas
Chemical Co., Ltd.) durch ein mit Epoxyharz imprägniertes
Glasfasergewebe-verstärktes Kupfer-plattiertes Laminat
MCL-E-67 (Handelsbezeichnung, hergestellt von Hitachi
Chemical Co., Ltd.) ersetzt wurde.
Es wurden hergestellt:
- (1) Ein Substrat 2q, das als isolierende Schicht 22 diente und in Fig. 18A dargestellt ist, umfassend ein 0,2 mm dickes mit Epoxyharz imprägniertes Glasfasergewebe verstärktes Kupfer-plattiertes Laminat MCL-E-67 (Handels bezeichnung, hergestellt von Hitachi Chemical Co., Ltd.), dessen Kupferfolie entfernt wurde, wobei eine Seite des Laminats bis zu einer Dicke von 0,1 mm angebohrt wurde, um eine Nische 31 für einen Hohlraum zu bilden;
- (2) Ein Klebfilm 1r, der als isolierende Klebschicht 22 diente und in Fig. 18B dargestellt ist, umfassend einen 0,05 mm dicken Klebfilm, hergestellt aus dem gleichen Ma terial wie in (2) von Beispiel 24 mit einer Hohlraum öffnung 32r, die größer ist als die Gegenbohrung 31 des Substrats 2q;
- (3) Ein Substrat 2s, erhalten durch Kaschieren und Binden von zwei Einheiten 201 und 202 aus einem 0,1 mm dicken mit Epoxyharz imprägnierten Glasfasergewebe-verstärkten Kup fer-plattierten Laminat MCL-E-67 (Handelsbezeichnung, her gestellt von Hitachi Chemical Co., Ltd.) mit einem 0,1 mm dicken Klebfilm 211 dazwischen, wie in Fig. 18C gezeigt (Bedingungen: Temperatur: 180°C, Druck: 30 kgf/cm2, Zeit: 60 Minuten), wobei jede der genannten Laminateinheiten 201 und 202 versehen ist mit Leiterkreisen 23 und Löchern, die später Durchgangslöcher 27 werden, und der Klebfilm 211 aus dem gleichen Material wie (2) hergestellt worden ist, das Substrat 2s eine Öffnung 32s derselben Größe wie die Hohlraumöffnung 32r des Klebfilms 1r, wie in Fig. 18D ge zeigt, aufweist und mit Leiterkreisen 23 versehen ist, die als Innenanschlüsse für die elektrische Verbindung mit den Halbleiterchips 26 durch Drahtbindung 33 an den exponier ten Stellen dienen, wenn dieses Substrat auf das Substrat 2u gelegt wird;
- (4) Ein Klebfilm 1t, wie in Fig. 18E gezeigt, umfassend einen 0,05 mm dicken Klebfilm aus dem gleichen Material wie (2) und mit einer Öffnung 32t, die größer als die Hohlraumöffnung 32s des Substrats 2s ist;
- (5) Ein Substrat 2u, umfassend zwei Einheiten 203 und 204 aus 0,1 mm dickem mit Epoxyharz imprägniertem Glasfaserge webe-verstärktem Kupfer-plattiertem Laminat MCL-E-67 (Han delsbezeichnung, hergestellt von Hitachi Chemical Co., Ltd.), die kaschiert und miteinander verbunden wurden, wo bei ein 0,1 mm dicker Klebfilm 212 dazwischen gelegt wurde, wie in Fig. 18F gezeigt (Bedingungen: Temperatur: 180°C, Druck: 30 kgf/cm2, Zeit: 60 Minuten), wobei jede der genannten Laminateinheiten 203 und 204 mit Leiterkreisen 23 und Löchern für Durchgangslöcher 27 versehen ist und der Klebfilm 212 aus dem gleichen Material wie (2) herge stellt ist, das Substrat 2u eine Öffnung 32u derselben Größe wie die Hohlraumöffnung 32t des Klebfilms 1t auf weist und ebenfalls versehen ist mit Leiterkreisen 23, die als Innenanschlüsse für die Herstellung einer elektrischen Verbindung mit den Halbleiterchips 26 durch Bindungsdrähte 33 an den exponierten Stellen dient, wenn das Substrat 2u auf das Substrat 2w aufgebracht wird;
- (6) Ein Klebfilm Iv, wie in Fig. 18H gezeigt, umfassend einen 0,05 mm dicken Klebfilm aus dem gleichen Material wie (2) mit einer Öffnung 32v, die größer ist als die Hohlraumöffnung 32u des Substrats 2u;
- (7) Ein Substrat 2w, wie in Fig. 181 gezeigt, umfassend in 0,4 mm dickes mit Epoxyharz imprägniertes Glasfaserge webe-verstärktes Kupfer-plattiertes Laminat MCL-E-67 (Han delsbezeichnung, hergestellt von Hitachi Chemical Co., Ltd.), dessen Kupferfolie entfernt wurde, wobei das Lami nat eine Öffnung 32w derselben Größe wie die Hohlraumöff nung 32v des Klebfilms 1v aufweist;
- (8) Ein Klebfilm 1x, wie in Fig. 18J gezeigt, umfassend einen 0,05 mm dicken Klebfilm aus dem gleichen Material wie (2) mit einer Öffnung 32x derselben Größe wie die Hohlraumöffnung 32w des Substrats 2w; und
- (9) Ein Substrat 2y, wie in Fig. 18K gezeigt, umfassend ein 0,4 mm dickes mit Epoxyharz imprägniertes Glasfaserge webe-verstärktes Kupfer-plattiertes Laminat MCL-E-67 (Han delsbezeichnung, hergestellt von Hitachi Chemical Co., Ltd.), dessen Kupferfolie entfernt wurde.
- (10) Wie in Fig. 14 gezeigt, wurde eine flache Tafel 101, ein Schutzfilm 105, eine Mehrschicht-Leiterplattenstruktur 104, bestehend aus den vorgenannten Komponenten (1) bis (9), ein Kissen 103, ein Formkörper 102 mit einem Hohl raumloch und eine flache Tafel 101 in dieser Reihenfolge aufeinandergelegt und unter den folgenden Bedingungen zur vollständigen Laminierung heißverpreßt: Temperatur: 180°C, Druck: 30 kgf/cm2, Zeit: 150 Minuten.
- (11) In das so erhaltene Laminat wurden Durchgangslöcher 24 gebohrt, anschließend wurden die Innenwände der Löcher und die Oberflächen des Laminats stromlos plattiert, und anschließend wurden die Außenschicht-Leiterkreise 23 durch Galvanisieren bzw. Elektroplattieren hergestellt. Weiter hin wurde zur Bildung eines Hohlraums ein passender Teil des Substrats 2y zur Bildung einer Öffnung 35 derselben Größe wie und in Ausrichtung mit der Hohlraumöffnung 32 des Substrats 2w abgezweigt, wodurch eine Leiterplatte für Chipträger, wie sie in Fig. 19 gezeigt ist, hergestellt werden konnte.
Nadelgitteranordnungen oder Kugelgitteranordnungen oder
Leiterplatten für Chipträger wurden nach den in den Bei
spielen 24-26 bzw. 30 beschriebenen Verfahren hergestellt
mit der Ausnahme, daß das aus BT-Harz gefertigte einseitig
Kupfer-plattierte Laminat CCH-HL830 (Handelsbezeichnung,
hergestellt von Mitsubishi Gas Chemical Co., Ltd.) in den
Beispielen 24-26 und das mit Epoxyharz imprägnierte
Glasfasergewebe-verstärkte Kupfer-plattierte Laminat MCL-E-67
(Handelsbezeichnung, hergestellt von Hitachi Chemical
Co., Ltd.) in Beispiel 30 ersetzt wurden durch ein mit
Polyimidharz imprägniertes Glasfasergewebe-verstärktes
Kupfer-plattiertes Laminat MCL-I-671 (Handelsbezeichnung,
hergestellt von Hitachi Chemical Co., Ltd.).
Nadelgitteranordnungen oder Kugelgitteranordnungen oder
Leiterplatten für Chipträger wurden gemäß den in den Bei
spielen 24-34 beschriebenen Verfahren hergestellt mit der
Ausnahme, daß jede isolierende Klebschicht ersetzt wurde
durch einen Klebfilm, welcher aus einem aromatischen Poly
amid-Imidharz mit einem B-Stufen-Elastizitätsmodul bei
30°C von 3.500 MPa, einem C-Stufen-Elastizitätsmodul bei
300°C von 170 MPa und einer Glasübergangstemperatur von
223°C, EOCN1020 (ein Epoxyharz, hergestellt von Nippon
Kayaku Co., Ltd.) und KA1160 (ein polyfunktionelles Phe
nolharz, hergestellt von Dainippon Ink & Chemicals Inc.)
in einem Gewichtsverhältnis von 100/43/23 zusammengesetzt
war.
Nadelgitteranordnungen oder Kugelgitteranordnungen oder
Leiterplatten für Chipträger wurden gemäß den Verfahren,
welche in den Beispielen 24-31 beschrieben sind, herge
stellt mit der Ausnahme, daß jede isolierende Klebschicht
ersetzt wurde durch einen Klebfilm, welcher nur aus einem
Polyamid-Imidharz bestand, das einen B-Stufen-Elastizi
tätsmodul bei 30°C von 2.500 MPa, einen C-Stufen-Elastizi
tätsmodul bei 300°C von 5,2 MPa und eine Glasübergangstem
peratur von 229°C aufwies.
Nadelgitteranordnungen oder Kugelgitteranordnungen oder
Leiterplatten für Chipträger wurden gemäß den in den Bei
spielen 24 bis 31 beschriebenen Verfahren hergestellt mit
der Ausnahme, daß jede der isolierenden Klebschichten er
setzt wurde durch einen Klebfilm, welcher aus dem vorge
nannten aromatischen Polyamid-Imidharz, EOCN1020 (Epoxy
harz, hergestellt von Nippon Kayaku Co., Ltd.) und KA1160
(ein polyfunktionelles Phenolharz, hergestellt von Dai
nippon Ink & Chemicals Inc.) in einem Gewichtsverhältnis
von 100/98/58 zusammengesetzt war.
Die so erhaltenen Leiterplatten für Chipträger wiesen an
fänglich keine Hohlräume auf, und es war auch keine Dela
minierung bzw. kein Abblättern von Schichten zu beobach
ten. Wenn sie jedoch einem 2-minütigen Lötflußtest bei
360°C unterworfen wurden, zeigten die Leiterplatten der
Vergleichsbeispiele 13-20 eine große Zahl an Hohlräumen in
den isolierenden Klebschichten, und diese blätterten über
dies in einem erheblichen Ausmaß ab, und zwar infolge des
niedrigen Speicherelastizitätsmoduls der Klebschichten im
C-Stadium, während die Leiterplatten der Beispiele 24-45
keine Hohlräume in den isolierenden Klebschichten bildeten
und diese auch nicht abblätterten. Im Fall der Zusammen
setzungen der Vergleichsbeispiele 21-28 trat, aufgrund des
hohen Anteils der wärmehärtenden Harzkomponente, beim
Rühren bei einigen Gelbildung auf, während bei anderen
keine Filmbildung möglich war, so daß damit auch keine
Leiterplatten für Chipträger hergestellt werden konnten.
Wie voranstehend beschrieben, werden erfindungsgemäß Lei
terplatten für Chipträger mit guten Handhabungseigenschaf
ten im B-Stadium und hervorragender Verbindungsverläßlich
keit und Hitzebeständigkeit sowie ein Verfahren zu deren
Herstellung durch Einarbeitung von isolierenden Kleb
schichten, welche vorzugsweise im B-Stadium einen Spei
cherelastizitätsmodul bei 30°C von 1.000 bis 5.000 MPa, im
C-Stadium einen Speicherelastizitätsmodul bei 300°C von
30 MPa oder mehr und eine Glasübergangstemperatur von
180°C oder darüber aufweisen, in die Leiterplatten bereit
gestellt.
Claims (42)
1. Drahtgeschriebene Leiterplatte, umfassend ein iso
lierendes Substrat mit einem Leiterkreis darauf, eine dar
auf gebildete isolierende Klebstoffschicht, eine Anzahl
von Leitungsdrähten mit einem isolierenden Überzug, die in
der isolierenden Klebstoffschicht fixiert sind, und eine
Anzahl von plattierten Durchgangslöchern, die an für die
elektrische Verbindung notwendigen Stellen gebildet sind,
wobei die isolierende Klebstoffschicht einen Speicherela
stizitätsmodul bei 300°C von 30 MPa oder mehr und eine
Glasübergangstemperatur von 180°C oder höher aufweist und
aus einer Klebstoffzusammensetzung hergestellt worden ist,
die ein Polyamid-Imidharz und eine wärmehärtende Kompo
nente umfaßt.
2. Verfahren zur Herstellung einer drahtgeschriebenen
Leiterplatte nach Anspruch 1, umfassend die folgenden Stu
fen:
Bilden einer isolierenden Klebstoffschicht auf ei nem isolierenden Substrat mit einem Leiterkreis darauf durch Aufbringen einer Klebstoffzusammensetzung, die ein Polyamid-Imidharz und eine wärmehärtende Komponente um faßt, auf das isolierende Substrat oder durch Übertragen der vorher auf einen Trägerfilm aufgebrachten Klebstoffzu sammensetzung,
Schreiben einer Anzahl von Drähten mit einem iso lierenden Überzug auf die isolierende Klebstoffschicht und Fixieren der Drähte darin,
Heißverpressen des resultierenden isolierenden Substrats, um die Klebstoffzusammensetzung zu härten,
Bohren von Löchern in Teile, die für die elektri sche Verbindung erforderlich sind, anschließendem Plattie ren auf den Innenwänden der Löcher und
Bilden der Leiterkreise.
Bilden einer isolierenden Klebstoffschicht auf ei nem isolierenden Substrat mit einem Leiterkreis darauf durch Aufbringen einer Klebstoffzusammensetzung, die ein Polyamid-Imidharz und eine wärmehärtende Komponente um faßt, auf das isolierende Substrat oder durch Übertragen der vorher auf einen Trägerfilm aufgebrachten Klebstoffzu sammensetzung,
Schreiben einer Anzahl von Drähten mit einem iso lierenden Überzug auf die isolierende Klebstoffschicht und Fixieren der Drähte darin,
Heißverpressen des resultierenden isolierenden Substrats, um die Klebstoffzusammensetzung zu härten,
Bohren von Löchern in Teile, die für die elektri sche Verbindung erforderlich sind, anschließendem Plattie ren auf den Innenwänden der Löcher und
Bilden der Leiterkreise.
3. Verfahren nach Anspruch 2, dadurch gekenn
zeichnet, daß es weiterhin eine Wärmebehandlung
nach dem Heißverpressen umfaßt.
4. Gedruckte Mehrschicht-Leiterplatte, umfassend eine
Anzahl von isolierenden Substraten mit Leiterkreisen dar
auf, isolierende Klebstoffschichten, die zwischen diesen
isolierenden Substraten alternierend angeordnet sind, und
eine Anzahl von plattierten Durchgangslöchern, die die
Leiterkreise elektrisch verbinden, wobei die isolierende
Klebstoffschicht einen Speicherelastizitätsmodul bei 300°C
von 30 MPa oder mehr und eine Glasübergangstemperatur von
180°C oder mehr aufweist und aus einer Klebstoffzusammen
setzung, welche ein Polyamid-Imidharz und eine wärmehär
tende Komponente umfaßt, hergestellt worden ist.
5. Gedruckte Mehrschicht-Leiterplatte nach Anspruch 4,
dadurch gekennzeichnet, daß mindestens
zwei Leiterkreise auf den isolierenden Substraten elek
trisch über mindestens ein Durchgangsloch miteinander ver
bunden sind.
6. Verfahren zur Herstellung einer gedruckten Mehr
schicht-Leiterplatte nach Anspruch 4, umfassend die fol
genden Stufen:
- a) Laminieren einer Anzahl von isolierenden Substraten mit Leiterkreisen darauf als Zwischen schichtsubstrate und Außenschichten aus Kupferfolie mit einer Anzahl von isolierenden Klebstoffschichten dazwi schen, die aus einer Klebstoffzusammensetzung hergestellt worden sind, welche ein Polyamid-Imidharz und eine wärme härtende Komponente umfaßt, anschließendes Verbinden unter Druck unter Erhitzen,
- b) Bohren von Durchgangslöchern an vorher bestimm ten Stellen, um die Leiterkreise auf einzelnen Schichten für die elektrische Verbindung freizulegen,
- c) Plattieren, um die einzelnen Leiterkreise elek trisch miteinander zu verbinden,
- d) Bilden eines Ätzresists auf den Außenschichten aus Kupferfolie und selektives Entfernen der Kupferfolien durch Ätzen, um Leiterplatten zu bilden und
- e) Entfernen des Ätzresists.
7. Verfahren zur Herstellung einer gedruckten Mehr
schicht-Leiterplatte nach Anspruch 5, umfassend die fol
genden Stufen:
- a) Laminieren eines Zwischenschichtsubstrats mit einem Leiterkreis darauf und einer Außenschicht aus Kup ferfolie, Dazwischenlegen einer isolierenden Klebstoff schicht, die aus einer Klebstoffschichtzusammensetzung hergestellt worden ist, welche ein Polyamid-Imidharz und eine wärmehärtende Komponente umfaßt, anschließendes Ver binden unter Druck unter Erhitzen,
- b) Bilden eines Ätzresists auf der Außenschicht aus Kupferfolie und selektives Entfernen der Kupferfolie durch Ätzen, um feine Löcher zu bilden,
- c) Entfernen des Ätzresists,
- d) Entfernen des gehärteten Harzes in der isolie renden Klebstoffschicht, die den feinen Löchern ausgesetzt ist, durch Laserbohren, um Durchgangslöcher zu bilden und um den Leiterkreis auf dem Zwischenschichtsubstrat freizulegen,
- e) Plattieren, um den Leiterkreis auf dem Zwischen schichtsubstrat mit der Außenschicht aus Kupferfolie elek trisch zu verbinden,
- f) Bilden eines Ätzresists auf der Außenschicht aus Kupferfolie und selektives Ätzen, um einen Leiterkreis auf der Kupferfolie zu bilden und
- g) Entfernen des Ätzresists.
8. Verfahren nach Anspruch 7, dadurch gekenn
zeichnet, daß die Stufen a) bis g) so oft wie
erforderlich wiederholt werden, um über zwei oder mehrere
Schichten kontinuierlich reichende Durchgangslöcher herzu
stellen.
9. Verfahren zur Herstellung einer gedruckten Mehr
schicht-Leiterplatte mit Bildung eines Zwischen
schichtsubstrats, umfassend die folgenden Stufen:
- a1) Laminieren eines Zwischenschichtsubstrats mit einem Leiterkreis darauf und einer Außenschicht aus Kup ferfolie mit einer isolierenden Klebstoffschicht dazwi schen, die aus einer Klebstoffzusammensetzung hergestellt worden ist, die ein Polyamid-Imidharz und eine wärmehär tende Komponente umfaßt, anschließendes Verbinden unter Druck unter Erhitzen,
- b1) Bilden eines Ätzresists auf der Kupferfolie, die zweitweise zur Außenschicht wird und selektives Ent fernen der zeitweisen Außenschicht aus Kupferfolie durch Ätzen, um feine Löcher zu bilden,
- c1) Entfernen des Ätzresists,
- d1) Entfernen des gehärteten Harzes in der isolie renden Klebstoffschicht, die den feinen Löchern ausgesetzt ist, durch Laserbohren, um Durchgangslöcher zu bilden und den Leiterkreis auf dem Zwischenschichtsubstrat freizule gen,
- e1) Plattieren, um den Leiterkreis auf dem Zwi schenschichtsubstrat und die zeitweise Außenschicht aus Kupferfolie miteinander elektrisch zu verbinden,
- f1) Bilden eines Ätzresists auf der zeitweisen Außenschicht aus Kupferfolie und selektives Ätzen, um ei nen Leiterkreis zu bilden,
- g1) Entfernen des Ätzresists und gegebenenfalls Wiederholen der Stufen a1) bis g1) so oft wie erforder lich, und
h) Durchführen der Stufen a) bis g) nach Anspruch 7
unter Verwendung des in Stufe a) von Anspruch 7 erhaltenen
Zwischenschichtsubstrats, um kontinuierlich über zwei oder
mehrere Schichten reichende Durchgangslöcher zu erhalten.
10. Leiterplatte für einen Chipträger, umfassend
eine Anzahl von isolierenden Schichten,
eine Anzahl von Zwischenschichtsubstraten mit Lei terkreisen auf einzelnen isolierenden Substraten,
eine Anzahl von isolierenden Klebstoffschichten, wobei jede isolierende Klebstoffschicht jede isolierende Schicht und jedes Zwischenschichtsubstrat oder jede iso lierende Schicht bindet,
eine Anzahl von Durchgangslöchern mit Leitern an den Innenwandoberflächen und elektrisch verbunden mit den Leiterkreisen und
einen Hohlraum zur Unterbringung mindestens eines Halbleiterchips,
wobei die isolierende Klebstoffschicht einen Spei cherelastizitätsmodul bei 300°C von 30 MPa oder mehr und eine Glasübergangstemperatur von 180°C oder höher aufweist und aus einer Klebstoffzusammensetzung hergestellt worden ist, die ein Polyamid-Imidharz und eine wärmehärtende Kom ponente umfaßt.
eine Anzahl von isolierenden Schichten,
eine Anzahl von Zwischenschichtsubstraten mit Lei terkreisen auf einzelnen isolierenden Substraten,
eine Anzahl von isolierenden Klebstoffschichten, wobei jede isolierende Klebstoffschicht jede isolierende Schicht und jedes Zwischenschichtsubstrat oder jede iso lierende Schicht bindet,
eine Anzahl von Durchgangslöchern mit Leitern an den Innenwandoberflächen und elektrisch verbunden mit den Leiterkreisen und
einen Hohlraum zur Unterbringung mindestens eines Halbleiterchips,
wobei die isolierende Klebstoffschicht einen Spei cherelastizitätsmodul bei 300°C von 30 MPa oder mehr und eine Glasübergangstemperatur von 180°C oder höher aufweist und aus einer Klebstoffzusammensetzung hergestellt worden ist, die ein Polyamid-Imidharz und eine wärmehärtende Kom ponente umfaßt.
11. Leiterplatte nach Anspruch 10, dadurch ge
kennzeichnet, daß sie weiterhin eine oder
mehrere Durchgangslöcher aufweist, die benachbarte Zwi
schenschichtsubstrate elektrisch miteinander verbinden.
12. Leiterplatte nach Anspruch 10, dadurch ge
kennzeichnet, daß der Hohlraum so gebildet
worden ist, daß der Raum in der isolierenden Schicht, wel
cher sich am nächsten zu dem Teil befindet, in dem minde
stens ein Halbleiterchip fixiert werden soll, am kleinsten
gemacht wird und um die Räume in übereinanderliegenden
isolierenden Schichten gleich oder nacheinander vergrößert
zu machen, und die Leiterkreise einzelner Zwischen
schichtsubstrate, die gegenüber dem Hohlraum freiliegend
sind, innere Anschlüsse aufweisen, um eine elektrische
Verbindung mit dem zu fixierenden Halbleiterchip zu schaf
fen.
13. Leiterplatte nach Anspruch 10, dadurch ge
kennzeichnet, daß der Hohlraum ein Durch
gangsloch ist, an dessen einer Öffnung eine Wärmerinne
vorhanden ist, um die Öffnung zu schließen.
14. Leiterplatte nach Anspruch 10, dadurch ge
kennzeichnet, daß die an der äußersten
Schicht angeordnete isolierende Schicht einen oder mehrere
äußere Anschlüsse zur elektrischen Verbindung an eine oder
mehrere weitere Leiterplatten aufweist.
15. Leiterplatte nach Anspruch 14, dadurch ge
kennzeichnet, daß der äußere Anschluß eine
Anzahl von Kontaktstiften darstellt.
16. Leiterplatte nach Anspruch 14, dadurch ge
kennzeichnet, daß der äußere Anschluß eine
oder mehrere Anschlußflächen bzw. einen oder mehrere Kon
taktflecke zur elektrischen Verbindung durch eine oder
mehrere Lötkugeln aufweist.
17. Verfahren zur Herstellung einer Leiterplatte für
einen Chipträger nach Anspruch 10, umfassend die folgenden
Stufen:
Laminieren einer Anzahl von isolierenden Schichten und einer Anzahl von Zwischenschichtsubstraten mit Leiter kreisen auf einzelne isolierende Schichten, Dazwischenle gen einer Anzahl von isolierenden Klebstoffschichten zwi schen jeder isolierenden Schicht und jedem Zwischen schichtsubstrat oder jeder isolierenden Schicht unter Bil dung eines Hohlraums zum Einbringen mindestens eines Halb leiterchips und Verbinden unter Druck unter Erhitzen,
Bohren von Durchgangslöchern in dem resultierenden Laminat und
Bilden eines Leiters auf den Innenwandoberflächen der Durchgangslöcher,
wobei die isolierenden Zwischenschichten einen Speicherelastizitätsmodul bei 300°C von 30 MPa oder mehr und eine Glasübergangstemperatur von 180°C oder höher auf weisen und aus einer Klebstoffzusammensetzung hergestellt worden sind, die ein Polyamid-Imidharz und eine wärmehär tende Komponente umfaßt.
Laminieren einer Anzahl von isolierenden Schichten und einer Anzahl von Zwischenschichtsubstraten mit Leiter kreisen auf einzelne isolierende Schichten, Dazwischenle gen einer Anzahl von isolierenden Klebstoffschichten zwi schen jeder isolierenden Schicht und jedem Zwischen schichtsubstrat oder jeder isolierenden Schicht unter Bil dung eines Hohlraums zum Einbringen mindestens eines Halb leiterchips und Verbinden unter Druck unter Erhitzen,
Bohren von Durchgangslöchern in dem resultierenden Laminat und
Bilden eines Leiters auf den Innenwandoberflächen der Durchgangslöcher,
wobei die isolierenden Zwischenschichten einen Speicherelastizitätsmodul bei 300°C von 30 MPa oder mehr und eine Glasübergangstemperatur von 180°C oder höher auf weisen und aus einer Klebstoffzusammensetzung hergestellt worden sind, die ein Polyamid-Imidharz und eine wärmehär tende Komponente umfaßt.
18. Verfahren nach Anspruch 17, dadurch gekenn
zeichnet, daß es weiterhin die Bildung eines oder
mehrerer Durchgangslöcher umfaßt, um mindestens benach
barte Leiterkreise während der Laminierungsstufe miteinan
der elektrisch zu verbinden.
19. Verfahren nach Anspruch 17, dadurch gekenn
zeichnet, daß die Laminierungsstufe folgendes um
faßt
Aufstapeln eines kupferplattierten Laminats mit ei nem Hohlraum für das Einbringen eines Halbleiterchips und Löcher zur Bildung von Durchgangslöchern auf einem auf Zwischenschichtsubstrat gebildeten Leiterkreis, das den selben Hohlraum zur Einbringung eines Halbleiterchips wie das kupferplattierte Laminat über eine isolierende Kleb stoffschicht mit denselben Löchern zur Bildung von Durch gangslöchern wie das kupferplattierte Laminat aufweist,
Verbinden unter Druck unter Erhitzen, um ein Lami nat zu bilden,
Metallisieren der Innenwände der Durchgangslöcher durch Kupferplattieren und anschließendes Entfernen über schüssigen Kupfers durch Ätzen,
Aufstapeln eines kupferplattierten Laminats mit ei nem Hohlraum für die Einbringung eines Halbleiterchips und Löchern zur Bildung von Durchgangslöchern auf dem resul tierenden Laminat über eine isolierende Klebstoffschicht mit demselben Hohlraum für die Einbringung eines Halblei terchips und denselben Löchern zur Bildung von Durchgangs löchern wie das kupferplattierte Laminat und
Wiederholen so oft wie erforderlich der vorher erwähnten Stufen.
Aufstapeln eines kupferplattierten Laminats mit ei nem Hohlraum für das Einbringen eines Halbleiterchips und Löcher zur Bildung von Durchgangslöchern auf einem auf Zwischenschichtsubstrat gebildeten Leiterkreis, das den selben Hohlraum zur Einbringung eines Halbleiterchips wie das kupferplattierte Laminat über eine isolierende Kleb stoffschicht mit denselben Löchern zur Bildung von Durch gangslöchern wie das kupferplattierte Laminat aufweist,
Verbinden unter Druck unter Erhitzen, um ein Lami nat zu bilden,
Metallisieren der Innenwände der Durchgangslöcher durch Kupferplattieren und anschließendes Entfernen über schüssigen Kupfers durch Ätzen,
Aufstapeln eines kupferplattierten Laminats mit ei nem Hohlraum für die Einbringung eines Halbleiterchips und Löchern zur Bildung von Durchgangslöchern auf dem resul tierenden Laminat über eine isolierende Klebstoffschicht mit demselben Hohlraum für die Einbringung eines Halblei terchips und denselben Löchern zur Bildung von Durchgangs löchern wie das kupferplattierte Laminat und
Wiederholen so oft wie erforderlich der vorher erwähnten Stufen.
20. Verfahren nach Anspruch 18, dadurch gekenn
zeichnet, daß die Stufe der Durchgangslochbildung
ersetzt wird durch Verwendung eines Zwischen
schichtsubstrat mit einer oder mehreren metallisierten In
nenwänden von Durchgangslöchern.
21. Verfahren nach Anspruch 17, dadurch gekenn
zeichnet, daß der Hohlraum so gebildet wird, daß
der Raum in der isolierenden Schicht, der sich am nächsten
zu der Stelle befindet, an der mindestens ein Halbleiter
chip fixiert werden soll, am kleinsten gemacht wird und um
die Räume in übereinanderliegenden isolierenden Schichten
gleich oder nacheinander vergrößert zu machen.
22. Verfahren zur Herstellung einer Leiterplatte für
einen Chipträger nach Anspruch 10, umfassend die folgenden
Stufen:
Laminieren einer Anzahl von isolierenden Schichten und einer Anzahl von Zwischenschichtsubstraten mit Leiter kreisen auf einzelnen isolierenden Substraten, Dazwischen legen einer Anzahl von isolierenden Klebstoffschichten zwischen jeder isolierenden Schicht und jedem Zwischen schichtsubstrat oder jeder isolierenden Schicht, wobei die isolierenden Schichten, die Zwischenschichtsubstrate und die isolierenden Klebstoffschichten denselben Raum für ei nen Hohlraum zur Einbringung mindestens eines Halbleiter chips aufweisen, anschließendes Verpressen unter Erhitzen,
Bohren von Durchgangslöchern in das resultierende Laminat,
Bilden eines Leiters auf die Innenwandoberflächen der Durchgangslöcher zur elektrischen Verbindung der Lei terkreise und
Bilden einer Wärmerinne in einer Öffnung des Hohl raums, um die Öffnung zu verschließen.
Laminieren einer Anzahl von isolierenden Schichten und einer Anzahl von Zwischenschichtsubstraten mit Leiter kreisen auf einzelnen isolierenden Substraten, Dazwischen legen einer Anzahl von isolierenden Klebstoffschichten zwischen jeder isolierenden Schicht und jedem Zwischen schichtsubstrat oder jeder isolierenden Schicht, wobei die isolierenden Schichten, die Zwischenschichtsubstrate und die isolierenden Klebstoffschichten denselben Raum für ei nen Hohlraum zur Einbringung mindestens eines Halbleiter chips aufweisen, anschließendes Verpressen unter Erhitzen,
Bohren von Durchgangslöchern in das resultierende Laminat,
Bilden eines Leiters auf die Innenwandoberflächen der Durchgangslöcher zur elektrischen Verbindung der Lei terkreise und
Bilden einer Wärmerinne in einer Öffnung des Hohl raums, um die Öffnung zu verschließen.
23. Verfahren nach Anspruch 22, dadurch gekenn
zeichnet, daß die Wärmerinne eine Auflage bzw.
Halterung und einen Kantenteil, welcher auf der Halterung
gebildet ist und eine geringere Größe als die Auflage
besitzt, aufweist, wobei die äußerste isolierende Schicht
so gebohrt ist, daß sie ein Loch aufweist, welches nahezu
die gleiche Größe wie die Auflage der Wärmerinne hat, ge
folgt von Einpassen und Binden der Auflage an das gebohrte
Loch.
24. Verfahren nach Anspruch 23, dadurch gekenn
zeichnet, daß der sich in Kontakt mit dem Laminat
befindliche Kanten- bzw. Randteil eine Reliefform auf
weist.
25. Verfahren nach Anspruch 17, dadurch gekenn
zeichnet, daß die Stufe der Laminierung durchge
führt wird, indem ein Filmmaterial zum Schutz der Oberflä
che eines Produkts, eine Anzahl von isolierenden Kleb
stoffschichten und eine Anzahl von Zwischenschichtsubstra
ten alternierend angeordnet, ein Polstermaterial, ein Pro
dukt mit einem Hohlraum zur Einbringung mindestens eines
Halbleiters in dieser Reihe von unten nach oben zwischen
ein Paar flachgepreßten Paneelen eingebracht wird und zur
vollständigen Laminierung unter Erhitzen verpreßt wird.
26. Klebstoffzusammensetzung, umfassend (a) ein Poly
amid-Imidharz und (b) eine wärmehärtende Komponente, wobei
die Klebstoffzusammensetzung einen gehärteten Artikel er
gibt, welcher ein Speicherelastizitätsmodul bei 300°C von
30 MPa oder mehr und eine Glasübergangstemperatur von
180°C oder höher besitzt.
27. Klebstoffzusammensetzung nach Anspruch 26, dadurch
gekennzeichnet, daß das Polyamid-Imidharz
ein Molekulargewicht von 80.000 oder mehr aufweist.
28. Klebstoffzusammensetzung nach Anspruch 26, dadurch
gekennzeichnet, daß die wärmehärtende Kom
ponente in einer Menge von 10 bis 150 Gew.-Teilen pro 100
Gew.-Teile des Polyamid-Imidharzes enthalten ist.
29. Klebstoffzusammensetzung nach Anspruch 26, dadurch
gekennzeichnet, daß die wärmehärtende Kom
ponente ein Epoxyharz und ein Härtungsmittel dafür
und/oder einen Härtungsbeschleuniger dafür umfaßt.
30. Verfahren zur Bildung einer in drahtgeschriebenen
Leiterplatten, gedruckten mehrschichtigen Leiterplatten
und Leiterplatten für Chipträger verwendeten isolierenden
Klebstoffschicht, dadurch gekennzeichnet,
daß eine Klebstoffzusammensetzung verwendet wird, die (a)
100 Gew.-Teile eines Polyamid-Imidharzes und (b) 10 bis
150 Gew.-Teile eines Epoxyharzes und eines Härtungsmittels
und/oder eines Härtungsbeschleunigers dafür umfaßt.
31. Verfahren nach Anspruch 30, dadurch gekenn
zeichnet, daß das Polyamid-Imidharz ein Moleku
largewicht von 80.000 oder mehr aufweist.
32. Verfahren nach Anspruch 30, dadurch gekenn
zeichnet, daß die isolierende Klebstoffschicht
einen Speicherelastizitätsmodul bei 300°C von 30 MPa oder
mehr und eine Glasübergangstemperatur von 180°C oder höher
aufweist.
33. Drahtgeschriebene Leiterplatte nach Anspruch 1, da
durch gekennzeichnet, daß die Klebstoff
zusammensetzung (a) 100 Gew.-Teile Polyamid-Imidharz mit
einem Molekulargewicht von 80.000 oder mehr und (b) 10 bis
150 Gew.-Teile einer wärmehärtenden Komponente, umfassend
ein Epoxyharz und ein Härtungsmittel und/oder einen Här
tungsbeschleuniger dafür umfaßt.
34. Drahtgeschriebene Leiterplatte nach Anspruch 33,
dadurch gekennzeichnet, daß das Polyamid-Imidharz
ein aromatisches Polyamid-Imidharz ist, welches
durch Umsetzung einer aromatischen Diimidcarbonsäure, er
halten durch Umsetzung eines Diamins mit 3 oder mehr aro
matischen Ringen mit Trimellitsäureanhydrid, mit einem
aromatischen Diisocyanat erhalten worden ist.
35. Drahtgeschriebene Leiterplatte nach Anspruch 34,
dadurch gekennzeichnet, daß das Diamin
mit 3 oder mehr aromatischen Ringen aus der Gruppe, beste
hend aus 2,2-Bis-[4-(4-aminophenoxy)phenyl]propan, Bis-[4-
(3-aminophenoxy)phenyl]sulfon, Bis-[4-(4-aminophenoxy)
phenyl]sulfon, 2,2-Bis-[4-(4-aminophenoxy)phenyl]hexa
fluorpropan, Bis-[4-(4-aminophenoxy)phenyl]methan, 4,4-
Bis-(4-aminophenoxy)biphenyl, Bis-[4-(4-aminophenoxy)phe
nyl]ether, Bis-[4-(4-aminophenoxy)phenyl]keton, 1,3-Bis
(4-aminophenoxy)benzol und 1,4-Bis-(4-aminophenoxy)benzol,
ausgewählt ist und das aromatische Diisocyanat aus der
Gruppe, bestehend aus 4,4'-Diphenylmethandiisocyanat, 2,4-
Tolylendiisocyanat, 2,6-Tolylendiisocyanat, Naphthalin-
1,5-diisocyanat und 2,4-Tolylendimer, ausgewählt ist.
36. Gedruckte Mehrschicht-Leiterplatte nach Anspruch 4,
dadurch gekennzeichnet, daß die Kleb
stoffzusammensetzung (a) 100 Gew. -Teile Polyamid-Imidharz
mit einem Molekulargewicht von 80.000 oder mehr und (b) 10
bis 150 Gew.-Teile einer wärmehärtenden Komponente, umfas
send ein Epoxyharz und ein Härtungsmittel und/oder einen
Härtungsbeschleuniger dafür, umfaßt.
37. Gedruckte Mehrschicht-Leiterplatte nach Anspruch
36, dadurch gekennzeichnet, daß das Po
lyamid-Imidharz ein aromatisches Polyamid-Imidharz ist,
welches durch Umsetzung einer aromatischen Diimidcarbon
säure, erhalten durch Umsetzung eines Diamins mit 3 oder
mehr aromatischen Ringen mit Trimellitsäureanhydrid, mit
einem aromatischen Diisocyanat erhalten worden ist.
38. Gedruckte Mehrschicht-Leiterplatte nach Anspruch
37, dadurch gekennzeichnet, daß das Di
amin mit 3 oder mehr aromatischen Ringen aus der Gruppe,
bestehend aus 2,2-Bis-[4-(4-aminophenoxy)phenyl]propan,
Bis-[4-(3-aminophenoxy)pheflyl]sulfon, Bis-[4-(4-aminophe
noxy)phenyl]sulfon, 2,2-Bis-[4-(4-aminophenoxy)phenyl]
hexafluorpropan, Bis-[4-(4-aminophenoxy)phenyl]methan,
4,4-Bis-(4-aminophenoxy)biphenyl, Bis-[4-(4-aminophenoxy)
phenyl]ether, Bis-[4-(4-aminophenoxy)phenyl]keton, 1,3-
Bis-(4-aminophenoxy)benzol und 1,4-Bis-(4-aminophenoxy)
benzol, ausgewählt ist und das aromatische Diisocyanat aus
der Gruppe, bestehend aus 4,4'-Diphenylmethandiisocyanat,
2,4-Tolylendiisocyanat, 2,6-Tolylendiisocyanat, Naphtha
lin-1,5-diisocyanat und 2,4-Tolylendimerem, ausgewählt
ist.
39. Gedruckte Mehrschicht-Leiterplatte nach Anspruch
10, dadurch gekennzeichnet, daß die Kleb
stoffzusammensetzung (a) 100 Gew. -Teile Polyamid-Imidharz
mit einem Molekulargewicht von 80.000 oder mehr und (b) 10
bis 150 Gew.-Teile einer wärmehärtenden Komponente, umfas
send ein Epoxyharz und ein Härtungsmittel und/oder einen
Härtungsbeschleuniger dafür, umfaßt.
40. Gedruckte Mehrschicht-Leiterplatte nach Anspruch
39, dadurch gekennzeichnet, daß das Po
lyamid-Imidharz ein aromatisches Polyamid-Imidharz ist,
welches durch Umsetzung einer aromatischen Diimidcarbon
säure, erhalten durch Umsetzung eines Diamins mit 3 oder
mehr aromatischen Ringen mit Trimellitsäureanhydrid, mit
einem aromatischen Diisocyanat erhalten worden ist.
41. Leiterplatte nach Anspruch 14, dadurch ge
kennzeichnet, daß das Diamin mit 3 oder mehr
aromatischen Ringen aus der Gruppe, bestehend aus 2,2-Bis-
[4-(4-aminophenoxy)phenyl]propan, Bis-[4-(3-aminophenoxy)
phenyl]sulfon, Bis-[4-(4-aminophenoxy)phenyl]-sulfon, 2,2-
Bis-[4-(4-aminophenoxy)phenyl]hexafluorpropan, Bis-[4-(4-
aminophenoxy)phenyl]methan, 4,4-Bis-(4-amino-phenoxy)bi
phenyl, Bis-[4-(4-aminophenoxy)phenyl]ether, Bis-[4-(4-
aminophenoxy)phenyl]keton, 1,3-Bis-(4-amino-phenoxy)benzol
und 1,4-Bis-(4-aminophenoxy)benzol, ausgewählt ist und das
aromatische Diisocyanat aus der Gruppe, bestehend aus
4,4'-Diphenylmethandiisocyanat, 2,4-Tolylendiisocyanat,
2,6-Tolylendiisocyanat, Naphthalin-1,5-diisocyanat und
2,4-Tolylendimer, ausgewählt ist.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4769797A JPH10242654A (ja) | 1997-03-03 | 1997-03-03 | 多層プリント配線板およびその製造法 |
JP4745497A JP3821252B2 (ja) | 1997-03-03 | 1997-03-03 | マルチワイヤ配線板用接着剤およびこの接着剤を用いたマルチワイヤ配線板とその製造法 |
JP07680297A JP3897136B2 (ja) | 1997-03-28 | 1997-03-28 | 多層配線板及びその製造法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19748075A1 true DE19748075A1 (de) | 1998-09-10 |
DE19748075C2 DE19748075C2 (de) | 2001-03-08 |
Family
ID=27292986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19748075A Expired - Fee Related DE19748075C2 (de) | 1997-03-03 | 1997-10-30 | Klebstoffzusammensetzung für isolierende Klebschichten für Leiterplatten |
Country Status (5)
Country | Link |
---|---|
US (1) | US6121553A (de) |
KR (1) | KR100276747B1 (de) |
DE (1) | DE19748075C2 (de) |
SG (1) | SG76530A1 (de) |
TW (1) | TW398165B (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005033156A1 (de) * | 2005-07-13 | 2007-01-25 | Infineon Technologies Ag | Substrat für IC-Packages |
WO2008043658A1 (de) * | 2006-10-06 | 2008-04-17 | Tesa Ag | Hitzeaktivierbares klebeband insbesondere für die verklebung von elektronischen bauteilen und leiterbahnen |
EP2654390A2 (de) * | 2012-04-17 | 2013-10-23 | Advanced Flexible Circuits Co., Ltd. | Struktur einer Gitterlücke einer elektrischen Leiterplatte |
DE102013226097A1 (de) * | 2013-12-16 | 2015-06-18 | Robert Bosch Gmbh | Mehrschichtig ausgebildeter Schaltungsträger |
Families Citing this family (75)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69738783D1 (de) * | 1996-10-08 | 2008-07-31 | Hitachi Chemical Co Ltd | Halbleiteranordnung, halbleiterchipträgersubstrat, herstellungsverfahren für anordnung und substrat, klebstoff und doppelseitiges haftklebeband |
FR2769440B1 (fr) * | 1997-10-03 | 1999-12-03 | Gemplus Card Int | Procede pour la fabrication d'un dispositif electronique a puce et/ou a antenne et dispositif obtenu par le procede |
DE69839896D1 (de) * | 1997-10-29 | 2008-09-25 | Hitachi Chemical Co Ltd | Siloxanmodifizierte Polyamidharzzusammensetzungsklebefolie, CSP Leiterplatte und Folie und hergestelltes Halbleiterbauelement |
WO1999034654A1 (fr) * | 1997-12-29 | 1999-07-08 | Ibiden Co., Ltd. | Plaquette a circuits imprimes multicouche |
US6299053B1 (en) | 1998-08-19 | 2001-10-09 | Kulicke & Soffa Holdings, Inc. | Isolated flip chip or BGA to minimize interconnect stress due to thermal mismatch |
US6274821B1 (en) * | 1998-09-16 | 2001-08-14 | Denso Corporation | Shock-resistive printed circuit board and electronic device including the same |
MY139405A (en) * | 1998-09-28 | 2009-09-30 | Ibiden Co Ltd | Printed circuit board and method for its production |
JP3374778B2 (ja) * | 1999-02-25 | 2003-02-10 | 株式会社村田製作所 | チップ型電子部品 |
JP2000294922A (ja) * | 1999-04-01 | 2000-10-20 | Victor Co Of Japan Ltd | 多層プリント配線板用の絶縁樹脂組成物 |
US6372999B1 (en) * | 1999-04-20 | 2002-04-16 | Trw Inc. | Multilayer wiring board and multilayer wiring package |
US6717819B1 (en) * | 1999-06-01 | 2004-04-06 | Amerasia International Technology, Inc. | Solderable flexible adhesive interposer as for an electronic package, and method for making same |
EP2086299A1 (de) * | 1999-06-02 | 2009-08-05 | Ibiden Co., Ltd. | Mehrschichtige bestückte Leiterplatte und Verfahren zur Herstellung einer mehrschichtigen bestückten Leiterplatte |
WO2001051580A1 (fr) * | 2000-01-13 | 2001-07-19 | Nitto Denko Corporation | Feuille adhesive poreuse, plaquette a semi-conducteurs munie de la feuille adhesive poreuse, et procede de fabrication associe |
DE10007414B4 (de) * | 2000-02-18 | 2006-07-06 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Verfahren zur Durchkontaktierung eines Substrats für Leistungshalbleitermodule durch Lot und mit dem Verfahren hergestelltes Substrat |
KR20020018078A (ko) * | 2000-08-28 | 2002-03-07 | 나카히로 마오미 | 방향족 폴리이미드 필름에서의 관통홀 제조 방법 |
TW511401B (en) * | 2000-09-04 | 2002-11-21 | Sanyo Electric Co | Method for manufacturing circuit device |
US6633490B2 (en) * | 2000-12-13 | 2003-10-14 | International Business Machines Corporation | Electronic board assembly including two elementary boards each carrying connectors on an edge thereof |
JP4780844B2 (ja) * | 2001-03-05 | 2011-09-28 | Okiセミコンダクタ株式会社 | 半導体装置 |
US6753553B2 (en) * | 2002-06-17 | 2004-06-22 | Jiahn-Chang Wu | LED matrix substrate with convection holes |
US6854637B2 (en) * | 2003-02-20 | 2005-02-15 | Freescale Semiconductor, Inc. | Wirebonding insulated wire |
US7042098B2 (en) * | 2003-07-07 | 2006-05-09 | Freescale Semiconductor,Inc | Bonding pad for a packaged integrated circuit |
KR100792056B1 (ko) * | 2004-01-08 | 2008-01-04 | 히다치 가세고교 가부시끼가이샤 | 폴리우레탄이미드수지, 접착제 조성물, 및 회로접속용접착제 조성물 |
JP2005317861A (ja) * | 2004-04-30 | 2005-11-10 | Toshiba Corp | 半導体装置およびその製造方法 |
JP4526983B2 (ja) * | 2005-03-15 | 2010-08-18 | 新光電気工業株式会社 | 配線基板の製造方法 |
JP3914239B2 (ja) * | 2005-03-15 | 2007-05-16 | 新光電気工業株式会社 | 配線基板および配線基板の製造方法 |
TW200634095A (en) * | 2005-03-16 | 2006-10-01 | Chang Chun Plastics Co Ltd | Polyoxyalkyleneamine modified polyamidepolyimide resin and composition thereof |
US7877866B1 (en) * | 2005-10-26 | 2011-02-01 | Second Sight Medical Products, Inc. | Flexible circuit electrode array and method of manufacturing the same |
US7368035B2 (en) * | 2006-01-27 | 2008-05-06 | Gm Global Technology Operations, Inc. | Method for brazing and adhesive bonding |
US8134276B2 (en) * | 2006-06-02 | 2012-03-13 | MicroZeus, LLC | Methods and systems for positioning micro elements |
US9156674B2 (en) * | 2006-06-02 | 2015-10-13 | MicroZeus, LLC | Micro transport machine and methods for using same |
US8282284B2 (en) | 2006-06-02 | 2012-10-09 | MicroZeus, LLC | Methods and systems for micro bearings |
WO2007143623A2 (en) | 2006-06-02 | 2007-12-13 | Stalford Harold L | Methods and systems for micro machines |
US20080011417A1 (en) * | 2006-07-11 | 2008-01-17 | Mark Manuel | Compound tooling for controlled work surface characteristics |
DE102006047739A1 (de) * | 2006-10-06 | 2008-04-17 | Tesa Ag | Hitzeaktivierbares Klebeband insbesondere für die Verklebung von elektronischen Bauteilen und Leiterbahnen |
DE102007001225A1 (de) * | 2007-01-08 | 2008-07-10 | Future-Shape Gmbh | Flächenverkleidungselement, Flächenverkleidungselement-Anordnung und Verfahren zum Herstellen eines Flächenverkleidungselementes |
TW200906263A (en) * | 2007-05-29 | 2009-02-01 | Matsushita Electric Ind Co Ltd | Circuit board and method for manufacturing the same |
US8440916B2 (en) * | 2007-06-28 | 2013-05-14 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
US8877565B2 (en) * | 2007-06-28 | 2014-11-04 | Intel Corporation | Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method |
KR20090020382A (ko) * | 2007-08-23 | 2009-02-26 | 엘에스엠트론 주식회사 | 비열경화형 반도체 패키징 방법 |
US20090168391A1 (en) * | 2007-12-27 | 2009-07-02 | Kouichi Saitou | Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same |
US20090277670A1 (en) * | 2008-05-10 | 2009-11-12 | Booth Jr Roger A | High Density Printed Circuit Board Interconnect and Method of Assembly |
US8122973B2 (en) | 2008-05-21 | 2012-02-28 | Stalford Harold L | Three dimensional (3D) robotic micro electro mechanical systems (MEMS) arm and system |
CN101631425B (zh) * | 2008-07-15 | 2012-08-29 | 鸿富锦精密工业(深圳)有限公司 | 电路板及其共存布线方法 |
KR101056898B1 (ko) * | 2008-09-11 | 2011-08-12 | 주식회사 두산 | 다층 인쇄회로기판 및 그 제조방법 |
DE102008046873A1 (de) | 2008-09-11 | 2010-03-18 | Tesa Se | Hitzeaktivierbares Klebeband insbesondere für die Verklebung von elektronischen Bauteilen und Leiterbahnen |
US8276268B2 (en) * | 2008-11-03 | 2012-10-02 | General Electric Company | System and method of forming a patterned conformal structure |
US8327532B2 (en) * | 2009-11-23 | 2012-12-11 | Freescale Semiconductor, Inc. | Method for releasing a microelectronic assembly from a carrier substrate |
US8289727B2 (en) * | 2010-06-11 | 2012-10-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package substrate |
KR101138542B1 (ko) * | 2010-08-09 | 2012-04-25 | 삼성전기주식회사 | 다층 인쇄회로기판의 제조방법 |
US8581421B2 (en) * | 2010-12-20 | 2013-11-12 | Shinko Electric Industries Co., Ltd. | Semiconductor package manufacturing method and semiconductor package |
US8693203B2 (en) | 2011-01-14 | 2014-04-08 | Harris Corporation | Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices |
US10253211B2 (en) * | 2011-05-12 | 2019-04-09 | Elantas Pdg, Inc. | Composite insulating film |
US10406791B2 (en) | 2011-05-12 | 2019-09-10 | Elantas Pdg, Inc. | Composite insulating film |
US20130019470A1 (en) * | 2011-07-22 | 2013-01-24 | Ict-Lanto Limited | Method of manufacturing three-dimensional circuit |
JP2013098927A (ja) * | 2011-11-04 | 2013-05-20 | Ricoh Co Ltd | コイルアンテナ、コイルアンテナ実装体、コイルアンテナの製造方法及びコイルアンテナ実装体の製造方法 |
US9125320B2 (en) * | 2011-11-16 | 2015-09-01 | Dyi-chung Hu | Method of manufacturing passive component module |
US9786587B2 (en) | 2011-12-14 | 2017-10-10 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
JP5887901B2 (ja) * | 2011-12-14 | 2016-03-16 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
US9414501B2 (en) * | 2012-01-04 | 2016-08-09 | Board Of Regents, The University Of Texas System | Method for connecting inter-layer conductors and components in 3D structures |
US8946072B2 (en) * | 2012-02-02 | 2015-02-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | No-flow underfill for package with interposer frame |
US9691636B2 (en) * | 2012-02-02 | 2017-06-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interposer frame and method of manufacturing the same |
JP2013187255A (ja) * | 2012-03-06 | 2013-09-19 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
US9532465B2 (en) * | 2012-03-28 | 2016-12-27 | Ttm Technologies, Inc. | Method of fabricating a printed circuit board interconnect assembly |
CN103384443B (zh) * | 2012-05-03 | 2016-08-24 | 易鼎股份有限公司 | 电路板的导电贯通孔结构 |
DE102012216926A1 (de) * | 2012-09-20 | 2014-03-20 | Jumatech Gmbh | Verfahren zur Herstellung eines Leiterplattenelements sowie Leiterplattenelement |
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
US9583458B2 (en) * | 2013-03-15 | 2017-02-28 | The Charles Stark Draper Laboratory, Inc. | Methods for bonding a hermetic module to an electrode array |
JP6161380B2 (ja) * | 2013-04-17 | 2017-07-12 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US10065339B2 (en) * | 2013-05-13 | 2018-09-04 | Romeo Ilarian Ciuperca | Removable composite insulated concrete form, insulated precast concrete table and method of accelerating concrete curing using same |
US9997491B2 (en) * | 2013-07-08 | 2018-06-12 | Sony Corporation | Method of determining curing conditions, method of producing circuit device, and circuit device |
KR101729882B1 (ko) * | 2014-06-09 | 2017-04-24 | 미쓰비시덴키 가부시키가이샤 | 반도체 패키지의 제조 방법 및 반도체 패키지 |
JP2016072334A (ja) * | 2014-09-29 | 2016-05-09 | 日本ゼオン株式会社 | 積層体の製造方法 |
JP6485235B2 (ja) * | 2015-06-10 | 2019-03-20 | 富士電機株式会社 | 半導体装置 |
TWI578416B (zh) * | 2015-09-18 | 2017-04-11 | Subtron Technology Co Ltd | 封裝載板及其製作方法 |
CN118175760B (zh) * | 2024-03-14 | 2024-07-19 | 四川英创力电子科技股份有限公司 | 一种多阶台阶槽的加工方法及印制电路板 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3674914A (en) * | 1968-02-09 | 1972-07-04 | Photocircuits Corp | Wire scribed circuit boards and method of manufacture |
US3674602A (en) * | 1969-10-09 | 1972-07-04 | Photocircuits Corp | Apparatus for making wire scribed circuit boards |
US3646572A (en) * | 1970-02-09 | 1972-02-29 | Photocircuits Corp | Electric wiring assemblies |
US4097684A (en) * | 1971-12-20 | 1978-06-27 | Kollmorgen Technologies Inc. | Electric wiring assemblies |
US4074342A (en) * | 1974-12-20 | 1978-02-14 | International Business Machines Corporation | Electrical package for lsi devices and assembly process therefor |
JPS5826828B2 (ja) * | 1978-04-26 | 1983-06-06 | 新光電気工業株式会社 | テ−プキヤリアの製造方法 |
JPS59158579A (ja) * | 1983-02-28 | 1984-09-08 | イビデン株式会社 | 半導体搭載用プリント配線基板の製造方法 |
EP0168602A1 (de) * | 1984-06-25 | 1986-01-22 | Kollmorgen Technologies Corporation | Methode zur Herstellung von Verbindungsschaltungsplatten |
EP0457722A2 (de) * | 1990-05-15 | 1991-11-21 | Ciba-Geigy Ag | Gemische aus Epoxidharzen und Polyamid-Polyimid Blockcopolymeren |
JP3063929B2 (ja) * | 1991-12-26 | 2000-07-12 | 宇部興産株式会社 | 耐熱性の接着剤 |
US5403869A (en) * | 1992-08-17 | 1995-04-04 | Hitachi Chemical Company, Ltd. | Adhesive of epoxy resins, epoxy-modified polybutadiene and photoinitiator |
US5650593A (en) * | 1994-05-26 | 1997-07-22 | Amkor Electronics, Inc. | Thermally enhanced chip carrier package |
US5625166A (en) * | 1994-11-01 | 1997-04-29 | Intel Corporation | Structure of a thermally and electrically enhanced plastic pin grid array (PPGA) package for high performance devices with wire bond interconnect |
US5622588A (en) * | 1995-02-02 | 1997-04-22 | Hestia Technologies, Inc. | Methods of making multi-tier laminate substrates for electronic device packaging |
JP4221076B2 (ja) * | 1998-05-25 | 2009-02-12 | 三菱電機株式会社 | 液晶表示装置 |
-
1997
- 1997-10-22 SG SG1997003839A patent/SG76530A1/en unknown
- 1997-10-22 TW TW086115635A patent/TW398165B/zh not_active IP Right Cessation
- 1997-10-23 US US08/957,011 patent/US6121553A/en not_active Expired - Lifetime
- 1997-10-29 KR KR1019970055908A patent/KR100276747B1/ko not_active IP Right Cessation
- 1997-10-30 DE DE19748075A patent/DE19748075C2/de not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005033156A1 (de) * | 2005-07-13 | 2007-01-25 | Infineon Technologies Ag | Substrat für IC-Packages |
WO2008043658A1 (de) * | 2006-10-06 | 2008-04-17 | Tesa Ag | Hitzeaktivierbares klebeband insbesondere für die verklebung von elektronischen bauteilen und leiterbahnen |
EP2654390A2 (de) * | 2012-04-17 | 2013-10-23 | Advanced Flexible Circuits Co., Ltd. | Struktur einer Gitterlücke einer elektrischen Leiterplatte |
EP2654390A3 (de) * | 2012-04-17 | 2015-01-07 | Advanced Flexible Circuits Co., Ltd. | Struktur einer Gitterlücke einer elektrischen Leiterplatte |
DE102013226097A1 (de) * | 2013-12-16 | 2015-06-18 | Robert Bosch Gmbh | Mehrschichtig ausgebildeter Schaltungsträger |
DE102013226097B4 (de) | 2013-12-16 | 2022-06-15 | Robert Bosch Gmbh | Mehrschichtig ausgebildeter Schaltungsträger |
Also Published As
Publication number | Publication date |
---|---|
TW398165B (en) | 2000-07-11 |
KR19980079443A (ko) | 1998-11-25 |
US6121553A (en) | 2000-09-19 |
DE19748075C2 (de) | 2001-03-08 |
KR100276747B1 (ko) | 2001-02-01 |
SG76530A1 (en) | 2000-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19748075C2 (de) | Klebstoffzusammensetzung für isolierende Klebschichten für Leiterplatten | |
DE60000958T2 (de) | Epoxidharzzusammensetzung und ihre Verwendung | |
DE69926790T2 (de) | Polyoxazolidon-klebstoffzusammensetzung hergestellt aus polyepoxiden und polyisocyanaten | |
DE60023202T2 (de) | Leiterplatte für Plastikhalbleitergehäuse | |
DE69611020T2 (de) | Prepreg für Leiterplatten | |
DE69938322T2 (de) | Mit Harz beschichtete Verbundfolie, ihre Herstellung und Verwendung | |
DE102006051762B4 (de) | Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung | |
DE69412952T2 (de) | Verbindungsteil eines Schaltungssubstrats und Verfahren zur Herstellung mehrschichtiger Schaltungssubstrate unter Verwendung dieses Teils | |
DE60215518T2 (de) | Verdrahtungsmodul mit reduzierter versorgungsverteilungsimpedanz | |
DE69934050T2 (de) | Gedruckte Leiterplatte und Verfahren zu deren Herstellung | |
DE69815601T2 (de) | Epoxyharzzusammentsetzung und ein Verfahren zur Herstellung einer mehrschichtigen Leiterplatte | |
DE69918205T2 (de) | Ein Verfahren zur Herstellung von Durchgangslöchern mittels Laser, kupferkaschiertes Laminat geeignet zur Herstellung von Löchern, und Zusatzmaterial zur Herstellung von Löchern | |
DE69934674T2 (de) | Methode zur herstellung von multifunktionellen mikrowellen-modulen aus fluoropolymer kompositsubstraten | |
DE69708879T2 (de) | Z-achsenzwischenverbindungsverfahren und schaltung | |
DE69835747T2 (de) | Substrat zur montage von halbleiterchips | |
DE69725689T2 (de) | Gedruckte Leiterplatte und elektronische Bauteile | |
DE60031949T2 (de) | Gedruckte Leiterplatte und ihre Herstellung | |
DE69007452T2 (de) | Mehrlagenschaltungsstruktur. | |
DE60031680T2 (de) | Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte | |
DE19681758B4 (de) | Einseitiges Schaltkreissubstrat für mehrlagige Schaltkreisplatine, mehrlagige Schaltkreisplatine und Verfahren zur Herstellung selbiger | |
DE1815202A1 (de) | Verfahren zur Herstellung mehrschichtiger Schaltungskarten | |
DE69026219T2 (de) | Epoxyharz imprägnierte Glasmatte mit einer Kleberschicht | |
DE3920637A1 (de) | Anpassbare mehrschicht-leiterplatte mit eingestelltem thermischen ausdehnungskoeffizienten | |
DE60014549T2 (de) | Schichten oder Prepregs mit hoher Durchlössigkeit, ihre Herstellung und Verwendung in Leiterplatten | |
DE112006001415T5 (de) | Mehrschichtleiterplatte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |