TW398165B - Circuit boards using heat resistant resin for adhesive layers - Google Patents

Circuit boards using heat resistant resin for adhesive layers Download PDF

Info

Publication number
TW398165B
TW398165B TW086115635A TW86115635A TW398165B TW 398165 B TW398165 B TW 398165B TW 086115635 A TW086115635 A TW 086115635A TW 86115635 A TW86115635 A TW 86115635A TW 398165 B TW398165 B TW 398165B
Authority
TW
Taiwan
Prior art keywords
insulating
circuit board
patent application
layer
resin
Prior art date
Application number
TW086115635A
Other languages
English (en)
Inventor
Nagatoshi Shinada
Masao Sugano
Yuichi Shimayama
Yoshiyuki Tsuru
Takeshi Horiuchi
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP4745497A external-priority patent/JP3821252B2/ja
Priority claimed from JP4769797A external-priority patent/JPH10242654A/ja
Priority claimed from JP07680297A external-priority patent/JP3897136B2/ja
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Application granted granted Critical
Publication of TW398165B publication Critical patent/TW398165B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/103—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding or embedding conductive wires or strips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Description

經濟部中央標準局員工消費合作社印製 A7 ___ B7 ___ 五、發明説明（） 1 本發明係關於使用一熱阻性樹脂膠粘組成物於製造膠 粘層之經描線的電路板，多層印刷電路板和晶片載體之電 路板，及製造這些電路板的方法。 經描線之電路板具有一結構，其中膠粘層提供在基板 上且多個供形成導體電路之具有絕緣塗層線被描劃且固定 在該層中，而中間層之連絡藉通孔而作成，且此種電路板 揭示於美國專利第4，0 9 7，6 8 4 ; 3，646，572;3，6 7 4，914 及 3，6 7 4，6 0 2中。它們已知是能高密度接線且有利 於特性阻抗和串音減低之配合的印刷電路板。 在先前技藝中，電路板之絕緣電阻是在一般接線密度 之可允許的誤差範圍內，且線之位置精確度亦可供實際用 途所接受，因爲低的接線密度和大的孔尺寸，雖然常觀察* 到在印刷電路板之接線、層合及粘合後相對於設計値約有 0 . 2mm之線游移》 然而，接線密度之增加，如近年來所見者，可能導致 絕緣電阻之過度的減低，當使用以橡膠爲主的膠粘劑以供 粘合時。並且，更高的接線密度牽涉到更小的孔尺寸，且 進一步，線之游移之放大易於引起在通孔欲形成之位置上 經絕緣塗覆之線的位移，引起不恰當之線連接問題。 作爲此問題之解決方法，已建議使用酚樹脂，環氧樹 脂，經環氧修飾之聚丁二烯或類似者作爲膠粘劑之UV熟 化的膠粘片，如J P - B - 5 - 1 6 4 5 2 5中所揭示者 。在一般方法中，預浸料坯在固定具有絕緣塗層之線後已 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)
-4- 經濟部中央標準局員工消費合作社印製 A7 ___；___£7____ 五、發明説明（） 2 層合。在這些方法中，當預浸料坯在使用該型之膠粘劑以 接線後被層積時，線游移被放大，故嘗試藉著在接線步驟 和層積步驟間添加初步熟化步驟以引起輕微程度之膠粘層 的熟化而控制線游移。然而，因爲在預浸料坯或基板和膠 粘劑間在玻璃轉換點以上之熱膨脹係數上的放大的差異， 層合之增加已經擺出經降低之耐焊熱性問題。 另一方面，多層印刷電路板常包括一含有電源層和底 層之中間層基板，在中間層基板表面上之具有電路導體之 多個預浸料还層，供僅需要之電路導體的電連接所用之經 孔（v i a ho 1 e s)，供需要之電路導體經所有層積之 層的電連接所用的通板（Plated-through)孔，及供表面電路 絕緣之焊劑阻劑。 已知有很多產製此種多層印刷電路板的方法。一種典 型且習知之方法包括以下步驟：蝕刻除去鍍銅積層物之銅 箔的不需要部分以形成內部電路及構成電源層和底層之間 層基板，在其上放置預浸料坯及銅箔且將之熱壓以整合層 積，蝕刻除去銅箔之不需要的部分且重覆預浸料坯之安置 及電路形成歷所需之次數，在電連接所需之部分鑽孔，藉 無電電鍍或其它合適方式將該孔內壁金屬化，蝕刻除去表 面銅箔不需要之部分，且覆以焊劑阻劑，接著乾燥。 亦習知一種方法，其中供各別層所用之間層基板被分， 開地產製，且在用導引針定位後，這些基板被整合地層積 且被鑽孔以形成通孔，接著是表面電路和焊劑阻劑之形成 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -訂 -5- A7 ______________B7 ___ 五、發明説明（3 ) 近來朝著更小尺寸，更髙效能及電子裝置之功能增加 的傾向已進一步促進對於實現多層電路板之更高接線密度 的努力。此種對於達到更高接線密度之努力已進一步將間 層厚度，線尺寸及間層連接孔直徑之降低具體化及使經由 諸個會連接鄰近之單獨接線層的孔（I VH)的間隙的使用具 體化》現在需要I VH尺寸的減低及層之增加以達成接線 板之更高密度。 已建議一種結構之建構接線板，其中絕緣層和導體電 路交互地層積'在間層基板之外表面上，以作爲多層結構之 印刷電路板的實例。 產製此建構接線板之通常實用之程序示於此。在具有 間層電路於其上之間層基板之外表面上藉塗覆及熟化添加 劑之膠粘劑而彤成一絕緣層（此是積層物之第一層）。 "添加劑之膠粘劑'意謂一種用於藉無電電鍍而形成 導體電路在其表面上之膠粘劑。 而後，形成I V Η用之孔藉雷射光束鑽孔，濕蝕刻或 光蝕刻方法形成在絕緣層之需要部分上。 經濟部中央標準局員工消費合怍社印製 (請先閲請背面之注意事項再填寫本頁) 雷射光束鑽孔是一種藉應用雷射光束至絕緣層之相關 點上以引起點上之層材料蒸發而製作孔的技術。濕蝕刻是 一種方法，其中絕緣層之相關部分用化學蝕刻用溶液來蝕 刻除去。光蝕刻方法是一種方法，其中絕緣層之相關部分 被選擇性地熟化，而其它部分藉顯影而除去》 在間積層絕緣層上實施表面粗糙化處理，且一種供澱 積無電銅電鍍之觸媒應用至經粗糙化之表面以形成無電銅 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） ： -6. A7 _____B7______ 五、發明説明（） 4 電鍍之薄的澱積物。而後，供實施電鍍之電流路徑被形成 且在其上實施電鍍至所需厚度以形成蝕刻阻劑。無形成蝕 刻阻劑之部分藉蝕刻而選擇性地除去以形成外層接線。 P是積層絕緣層及形成第二層之導體層基本上可以藉重 覆上述建構板製法過程而形成。 已提議絕緣層厚度之減低以供實現多層.印刷電路板之 厚度的減低。當含有強化物如玻璃布之預浸料坯被用來供 絕緣層時，對於可達成之厚度的減低程度有一限度，以致 一不含有玻璃布或類似強化物之樹脂片近來已被發展以作 爲經改良之絕緣層。 當電鍍是在一凹部如I V Η上進行時，在I VH中間 處形成一衰退（depression)，且若第二建構層同著該遺留之 衰退而形成，則在基板表面上形成不均勻以製使基板平坦 度很差，導致零件安置上之經減低的粘合精確性或接線步 驟中線之短路或不連接。 經濟部中央標準局員工消費合作社印製 (讀先閱讀背面之注意事項再填寫本頁) 並且，在P V板中不含強化物如玻璃布之層的增加引 起下述問題：空隙（voids)易於形成在間積層絕緣層中或因 該絕緣層和間層基板間玻璃轉換點*線性膨脹係數或儲存 彈性模數之差異，其分離易於發生。 關於半導體晶片封裝，JP — A — 5 9 — 1 5 8 5 7 9教導一種結構，其中連接至半導饈晶片之末 端自內部引導出至一在封裝外部之部分上以構成無鉛晶片 載體。 並且，JP-B — 58 — 1 1100揭示一種具有多 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） Α7 Β7 五、發明説明（） 5 個末端針列的針柵條列陣以供連接至在其它封裝安置板中 之通孔，及一種產製此種針柵條列陣之方法》 J P — B-5 8 — 11 1 0 0亦揭示一種球柵條列陣 ，其中球被熔融且焊接至地以代替針柵條列陣中之針，以 藉此製成電連接物》 再者，JP_B_5 8 — 26828建議先形成末端 ，而後使帶狀膜絕緣以構成一自動化的帶載體》 在這些半導體晶片封裝中（下文稱爲"供晶體載體用之 接線板f )，陶瓷材料廣受使用以作爲絕緣體，且半導體晶 片末端藉線粘合以電連接至這些晶片載體。已使用機絕緣 材料作爲密封劑以保護半導體晶片或經連接之部分使之在 < 安裝半導體晶片於該晶片載體上之後免於環境侵襲。 再者，近年來，Μ於因經增加之煅燒步驟次數所致之 普通供晶片載體用之陶瓷材料之使用的差的經濟性，使用 有機絕緣材料之利用所謂的多層接線板產製技術的晶片載 體產製法已被發展。例如，J Ρ — Β - 3 - 2 5 0 2 3揭 示一種使用有機絕緣材料之產製針柵條列陣封裝的方法.。 經濟部中央標準局員工消费合作社印製 (锖先閱讀背面之注意事項再填寫本頁) 在供晶片載體用之接線板領域中，近來亦已漸要求電 子裝置之尺寸減低及功能的增加，且較高之接線密度及尺 寸減低之需求甚殷•對於供插於間層電路間之絕緣膠粘層 所用之絕緣材料而言，亦需要變薄，且對於普通之預浸料 坯而言，現在已幾乎不可能使之適應所用之玻璃織物或不 織布之所要厚度。此現象已促進塗覆一絕緣樹脂或製作其 膜之企圖。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -8- A7 B7 五、發明説明（） 6 然而，不含有強化物如玻璃織物或不織織物之預浸漬 物之使用於製造絕緣膠粘層已趨於鼓勵在絕緣膠粘層中空 隙之形成或其剝離，引起連接之不可靠性或耐焊熱性降低 的問題。 發明槪略 本發明之目的是要提供一種描線電路板，其使用一種 特殊組成之膠粘劑以產製其絕緣膠粘層，此膠粘層具有很 多優良的性質且能抑制因間層之增加所致之耐焊劑性之減 低。 本發明之另一目的是要提供一種多層印刷電路板，其 使用一特殊組成之膠粘層以產製絕緣膠粘層，該電路板可 以高密度接線，使細線之使用和板厚度之減低成爲可鲜/ 且具有高的耐熱性及連接可靠性，不管經孔（via holes)存 在與否，及高效率產製此種多層印刷電路板的方法。 經濟部中央標準局員工消費合作社印製 (請先閱請背面之注意事項再填寫本頁) 本發明之另一目的是要提供晶片載體之電路板，特別 是半導體晶片封裝者，其使用一特殊組成之膠粘劑以產製 絕緣膠粘層且具有高的連接可靠性及耐焊熱性。 本發明提供一種描線電路板，其包括一具有導體電路 於其上之絕緣基板，形成在其上之絕緣膠粘層，多個具有 絕緣塗層且固定於該絕緣膠粘層中之線，及多個形成在電 連接所需之部分中的通板孔，該絕緣膠粘層具有在3 0 0 乞下3 OMP a以上之儲存彈性模數及18 0艺以上之玻 璃轉換溫度，且由一包括聚醯胺一醯亞胺樹脂及一熱固性 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） • 9 - 經濟部中央標準局員工消費合作社印製 A7 B7____ 五、發明説明（) 7 成份之膠粘組成物製成，及一種產製此種描線電路板之方 法。 本發明亦提供一種多層印刷電路板，其包括多個具# 導體電路於其上之絕緣基板，交互地插於絕緣基板間之絕 緣膠粘層，及多個通板孔電連接導體電路，該絕緣膠粘層 具有在3 0 0 °C下3 Ο Μ P a以上;£儲存彈性模數及 1 8 0°C以上之玻璃轉換溫度且由一包括聚醯胺-醯亞胺 樹脂及一熱固性成份之膠粘組成物製成，及一種產製此種 多層印刷電路板之方法。 本發明進一步提供一種供晶片載體用之電路（接線）板， 其包括多個絕緣層，多個於個別絕緣層上之具有導體電路 之間層基板，多個絕緣膠粘層，每一絕緣膠粘層粘合每一 絕緣層及每一間層基板或每一絕緣層，多個具有導體在其 內壁表面上且電連接至導體電路之通孔，及供容納至少一 半導體晶片之穴，該絕緣膠粘層具有在3 0 0 °C下3 0 MP a以上之儲存彈性模數及1 8 0°C以上之玻璃轉換溫 度，且由一包括聚醯胺一醯亞胺樹脂及一熱固性成份之膠 粘組成物製成，及一種產製此供晶片載體用之電路板的方 法。 有利實體的描述 本發明人發現··在先前技藝中之問題，如上述者可以 藉以下方式解決》使用一特別的熱阻性樹脂膠粘組成物以 產製依本發明之描線電路板，多層印刷電路板及供晶片載 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注$項再填寫本頁) -訂 -10- Α7 Β7 五、發明説明（） 8 體用之電路板中之絕緣膠粘層。基於此發現已達成本發明 [熱阻性樹脂膠粘組成物] 在本發明之不同型式接線板中形成絕緣膠粘層所用之 熱阻性樹脂膠粘組成物包括（a)聚醯胺-醯亞胺樹脂及（b) 熱固性成份。 在本發明中所用之聚醯胺-醯亞胺樹脂（a )宜具有 8 0，0 0 CT以上之分子量。若所用之聚醯胺一醯亞胺樹 脂之分子量小於8 0，0 0 0，則所產製之膠粘片可能在 可撓性及處置特性上很差，且特別在描線電路板中，當熱 壓在描線後立即實施時，則易於發生線游移。 經濟部中央標準局舅工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 作爲聚醯胺一醯S胺樹脂，宜使用一種芳族聚醯胺-醯亞胺樹脂，此樹脂可以藉式（1)所示之芳族二醯亞胺二羧 酸與式（2)所示之芳族二異氰酸酯之反應而得，該式（1)之 芳族二醯亞胺二羧酸可藉一具有3個以上芳族環之二胺與 苯偏三酸酐之反應而得；或使用一種芳族聚醯胺-醯亞胺 樹脂，其可藉作爲芳族二醯亞胺基二羧酸之2，2 -雙[4 一 { 4 一（5 —羥基羰基一 1，3 —二酮一異吲哚啉基）苯氧 基丨苯基]丙烷與作爲芳族二異氰酸酯之4，4 < 一二苯基 甲烷二異氰酸酯反應而得》 本紙張尺度適用中國國家標準（CNS ) Α4規格（.210X297公釐） • 11- ? 0 fl i
......·' 經濟部中央標準局員工消費合作社印製 A7 ______'__B7 五、發明説明^ ) 〇 ο 其中 RliS\g)_〇_X—〇_^ 且，X 是 C(CH3)2—, so2— ¥ c(cf3)2 〆你一<gr 或-·
本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (讀先閱讀背面之注意事項再填寫本頁)
-12- A7 ___.·__B7_________ 五、發明説明（1()) 在本發明中可用之真有三個以上芳族環的二胺的實例 包括2，2 _雙[4 一（4 一胺基苯氧基）苯基]丙烷，雙[4 一（4 一胺基苯氧基）苯基]碩，雙[4 一（4 —胺基苯氧基）苯 基]硯，2，2-雙[4-(4-胺基苯氧基）苯基]六氟丙烷 ，雙[4 一（4 —胺基苯氧基）苯基]甲烷，4，4 一雙（4 — 胺基苯氧基）聯苯，雙[4 一（4 一胺基苯氧基）苯基]醚，雙[ 4_(4—胺基苯氧基）苯基]酮，1，3 —雙（4 一胺基苯氧 基）苯及1，4 一雙（4 一胺基苯氧基）苯。這些二胺可單獨 或以混合物形式使用》 在本發明中可用之芳族二異氰酸酯之實例包括，4， 4 β —二苯基甲烷二異氰酸酯，2，4 一伸甲苯基二異氰 酸酯，2，6—伸甲苯基二異氰酸酯，萘一 1，5 —二異 氰酸酯，及2，4 -伸甲苯基二聚物，其$以單獨或結合· 使用。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 熱固性成份（b)包括一環氧樹脂和其熟化劑或其熟化加 速劑。宜使用具有2個以上縮水甘油基之環氧樹脂和其熟 化劑或具有2個以縮水甘油基之環氧樹脂及其熟化加速劑 。縮水甘油基數目愈大愈佳。合宜地，縮水甘油基數且是 3個以上。所要用之熱固性樹脂成份之量依縮水甘油基之 數目而變化。特定地，縮水甘油基數目愈大，則爲了有在 3 0 0 °C下在C階段中較佳之儲存彈性模數所需使用之熱 固性樹脂成份之量愈少。更宜一同使用供環氧樹脂之熟化 劑和熟化加速劑。 在本發明中可用之液態環氧樹脂包括雙酚A環氧樹脂（ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -13 - 五、發明説明L ) 如 Toto Kasei Kogyo K.K.所製之 YD128 及 YD8125(商品名）； Yuka Shell Epoxy Co.，Ltd.所製之 Ep8l5 及 Ep 8 2 8 (商品名）；Dow Chemical Japan Co.，Ltd.所製之 DER .337(商.品名）），及雙酸卩環氧樹脂（如1'〇1〇1^56丨1^£7〇〖上 .所製之YDF170及YDF — 2004 (商品名））。 在本發明中可用之固態環氧樹脂包括YD 9 0 7， YDCN704S，YDPN172 及YD50(商品名， Toto Kasei Kogyo’K.K.所製），Ε.ρ 1 〇 〇 1，·Ε p 1 0 1 0 及 Ε'ρ 1 8 0S7 0(商品名，Yuka Shell Epoxy Co.，Ltd.製），ESA D19 及 ESCN195(商品名，
Sumitomo Chemical Co.，Ltd製），DER 667及 D .E N 4 3 8 ( 商品名，Dow ’Chemical Japan Co.，Ltd製），及 E 0 C N 1 0 2 0 (商品名，Nippon Kayaku Co.，Ltd·製）。 可以使用溴化環氧樹脂（如Toto Kasei Kogyo K.K.所製 之 YDB400(商品名）,· Yuka Shell Epoxy Co.，Ltd.所製之 Ep 5 0 5 0 (商品名）；及Sumitomo Chemical Co.，Ltd.製之 ESB 4 0 0 (商品名））以改良耐陷性。 經濟部中央標率局員工消費合作社印製 這些環氧樹脂可以單獨使用，或多個這些環氧樹脂可 以被選擇且視需要以摻合物形式使用。 環氧樹脂熟化劑或熟化加速劑可以是任何形式的，只 要其可以與所用之環氧樹脂反應或加速其熟化。例如，0J 以使用二胺類，咪唑類，多官能酚類，酸酐類及異氰酸酯 類以作爲此種熟化劑或熟化加速劑。 供該目的可用之二胺類包括二氰基二醯胺，二胺基二 .本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -14- A7 B7 五、發明説明（） 12 苯基甲烷及脒基脲。咪唑類包括經烷基取代之咪唑類及苯 並咪唑。多官能酚類包括氫醌，間苯二酚，雙酚A及其鹵 化物，酚醛淸漆類（其是與醛類之縮合物）及甲階酚醛樹脂。 酸酐類包括酞酸酐，六氫酞酸酐及二苯甲酮四羧酸。異氰酸 酯類包括伸甲苯基二異氰酸酯，異佛爾酮二異氰酸酯，及 那些用酚遮住之異氰酸酯類。多官能酚類宜作爲熟化劑， 而咪唑類是可推薦之熟化加速劑。 使用熟化劑或熟化加速劑，倘若是二胺類，其量宜是 使胺之活性氫當量實質等於環氧樹脂之環氧基的環氧當量 。例如，如果是具有二個氫原子之一級胺，則胺之量需是 * 0 . 5當量對1當量之環氧樹脂。倘若是級胺，則需要1 當量之胺》 如果使用咪唑，其量可簡單地用活性氫當量來表示，_ 但經驗地宜是：其量是每1 0 0重量份環氧樹脂有1至1 0 重量份。如果是多官能酚或酸酐，其量宜是每當量環氧樹 脂有0 . 8至1 . 2當量》 經濟部中央標準局員工消費合作社印製 (讀先閱讀背面之注意事項再填寫本頁) 如果是異氰酸酯，因爲其與聚醯胺一醯亞胺樹脂及環 氧樹脂二者反應，其當量需是每當量之任一該樹脂有 0 . 8至1 . 2當量。 這些熟化劑和熟化加速劑可以單獨使用或視所需以二 種以上混合物形式使用。 若熟化劑或熟化加速劑之量太小，則可能遺留未熟化 之環氧樹脂以致減低在C階段中在3 0 0 °C下之儲存彈性 模數，但太多量之熟化劑或熟化加速劑則可能引起未反應 本紙張尺度適用中國國家標準（CNS ) A*!規格（210X297公釐） •15· A7 -_· _^__B7_ 五、發明説明L ) 之熟化劑或熟化加速劑之殘留以致破壞絕緣性。 可能加強板對通孔壁之粘合性，或合併一種供無電電 鍍之觸媒以產製依額外之方法之接線板·> 在本發明中，這些成份混於有機溶劑中以形成熱阻性 樹脂組成物。可以使用任何可以溶解各成份之有機溶劑， 此種溶劑之實例包括二甲基乙醯胺，二甲基甲醯胺，二甲 基亞碾，N—甲基一 2 —吡咯烷酮，r 一丁內酯，硫烷（ sulfolane)，環己酮及類似者。 在組成物中熱固性成份（b )對聚醯胺一醢亞胺樹脂（a ) 之比例宜是1 0 — 1 5 0對1 0 0重量份。當比例少於 10時，呈現出聚醯胺-醯亞胺樹脂本身之正常性質，而 未有修飾，亦即，在玻璃轉換點至3 5 0 °C溫度範圍中之 線性膨脹係數是大的且在3 0 0 t下之儲存彈性係數是低 的。當比例超過15 0重量份時，熱固性成份與樹脂成份 之相容性降低以致當攪拌時引起膠化或所產製之膜可撓性 及/或處置性之降低。 經濟部中央標準局員工消費合作社印裝 {請先閲讀背面之注意事項再填寫本頁) 以下描述使用上述耐熱樹脂膠粘組成物之本發明的描 線電路板，多層印刷電路板和供晶片載體用之電路板。 [描線電路板]
依本發明之描線電路板包括具有導體電路於其上之絕 緣基板，形成在其上之絕緣膠粘層，多個具有絕緣塗層且 固定於絕緣膠粘層中之線，及多個在電連接所需之部分中 所形成之通板孔，該絕緣膠粘層當熟化時具有在3 0 0°C 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -16- 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明。） 下3 OMP a以上之儲存彈性模數及1 8 〇°0：以±之玻璃 轉換溫度，且由一包括聚醯胺-醯亞胺樹脂和熱固性成份 之膠粘組成物所製成》 在依本發明之描線電路板中供形成膠粘層之膠粘組成 物宜是下述者：其B階段中之軟化點是2 0至1 0 0°C且 熟化型之玻璃轉換點是1 8 0°C以上，宜是下述組成物： 其在玻璃轉換點至3 5 0 °C之溫度範圍中之熱膨脹係數是 1，0 0 0 p pm/eCW下且在3 0 0 °C下最低之彈性模 數是3 0 M P a以上。 若在B階段中膠粘組成物之軟化點超過1 0 0°C，則 當具有絕緣塗層之線被描劃時，因不充份之膠粘力致使剝 離易於發生。若軟化點低於2 0 t，則因組成物之膠粘性 ，此膠粘組成物之處置特性易於變質。 再者，當熟化型之膠粘組成物的玻璃轉換點低於 1 8 0°C時，或當在玻璃轉換點至3 5 0 °C溫度範圍中之 組成物的熱膨脹係數超過1，〇〇〇 PPm /°C時，或當 在3 0 0 °C下組成物之最低彈性模數少於30 MP a時， 藉使用此膠粘組成物所製之描線電路板被證實有低的耐焊 熱性。 依本發明之描線電路板可以由包括以下步驟之方法來 產製：藉塗覆膠粘組成物在絕緣基板上或藉傳遞預先塗在 一載體膜上之膠粘組成物而形成一絕緣膠粘層在一具有導 體電路於其上之絕緣基板上；描劃多個具有絕緣塗層之線 在該絕緣膠粘層上且固定線於其中：使所得絕緣基板受到 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ! — LH---r^-- /.'· (請先閱讀背面之注意事項再填寫本頁) 訂 -17- A7 ___B7 _ 五、發明説明(15 ) 參壓以熟化膠粘組成物；在電連接所需部分中鑽孔’接著 電鍍在孔內壁上：且形成導體電路。經熱壓的基板可以進 一步受到熱處理。 參考圖1 A至1 Η，詳細地說明使用該膠粘組成物之 產製描線電路板的方法。 圖1 Α說明供電源，接地等之導體電路（內間層銅電路 2)，其已提供在絕緣基板1上。這些電路可以藉使用已知 方法，如蝕刻來加工一經玻璃布強化之鍍銅的環氧樹脂積 層物或一經玻璃布強化之鍍銅的聚醯亞胺樹脂積層而形成 。若需要，這些間層電路可以提供在多層中或一點也無此 種間層可以提供。 圖1 B說明作爲底層3之絕緣層的形成。提供這些底 層以改良耐腐蝕性或調節板之比阻抗，但它們並非總是需 要的。一般而言，.經玻璃布強化之環氧或聚醯亞胺樹脂之 Β階段預浸料还或不具有玻璃布強化物之Β階段樹脂片被 用來產製該底層。 在層合於基板後這些樹脂層視需要藉熱處理或層合而 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 熟化。 而後，如圖1C中所示，用該膠粘組成物來形成膠粘 層4以促進具有絕緣塗層之線的描劃及其固定。這些膠粘 層4可以藉下述方法形成，其中該膠軲組成物直接藉合適 之塗覆方法如噴灑塗覆，輥塗覆或篩塗覆接著乾燥而塗在 絕緣基板上。然而此方法是不受推薦的，因爲其易於引起 不均勻之層厚度或所製之接線板之比阻抗的不均勻性。爲 本紙張尺度適用中國國家標準（CNS > Α4規格（210X297公釐) 一 -18- 經濟部中央標準局負工消費合作社印褽 A7 B7 五、發明説明) 要形成具有均勻厚度之膠粘層，宜使用一種方法，其中該 膠粘組成物一旦輥塗覆在一載體膜如聚丙烯膜或聚對酞酸 伸乙酯膜上且乾燥以形成一乾膜，而後此膜被熱輥層積或 壓層積在絕緣基板上。需要此種形成膠粘層用之塗膜以具 有可被滾壓或切成所要尺寸所要之足夠可撓性及足以防止 空氣室進入之足夠的非膠粘性，當此膠粘層層積在基板上 時。 而後，具有絕緣塗層之線5如圖1 D所示被描劃。此 種描線通常是'藉加熱此層積物同時藉接線機械之超音波振 動而實施。此膠粘層被軟化，使線可埋於其中。然而應注 意若此膠粘層之軟化點太低，則具有絕緣塗層之線可能在 末端與膠粘層分離，或線可能在線被垂直彎曲角落上被翹 盌，使之無法得到所要之精確度。 另一方面，若膠粘層之軟化點太高，線可能無法被合 適地包埋，導致線及膠粘層間令人不滿意的粘合，此可能 引起線之分離或在下側上之線的定位偏離，因線爲當線上 側上的線在轉線軋上通過下側之線上時，下側上側之線被 上之線所推動之故。因此，在描線期間需要控制膠粘層之 軟化點於合適範圍中。 在本發明中用來供描劃之線具有一絕緣塗層以致即使 當線在相同平面上交叉描劃時，不會有短路發生。線核心 由銅或銅合金所製且塗有聚醯亞胺或類似者。爲了加強在 線之轉線軋上之粘合，另外的線膠粘層可以提供在絕緣塗 層之外側。此種線膠粘層可以由熱塑性，熱固性或光固性 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） -------— l·|_r|_.I.ΰ------IT—— (請t閲讀背面之注意事項再填寫本頁) |考 -19- A7 B7 五 、發明説明ζ 型材料製成，但需要使用一種具有如下述膠粘層之相同系 統的組成的材料。 描線後接著是熱壓。設計此步驟以減低在經接線基板 表®上之不均勻性且除去殘留於膠粘層中之空隙。在膠粘 層中之空隙是當具有絕緣塗層之線用超音波加熱時所產生 @或是源自於線之轉線軋周圍所形成之空間，以致必須使 此經熱壓之經接線基板平坦且除去膠粘層中之空隙。熱壓 芦接著是熱處理以完全地熟化此膠粘層。然而此熱處理並 非是必要的。- 其次，如圖1 Ε中所示提供被覆層6以保護經接線基 板。這些被覆層6常由經玻璃布強化之環氧或聚醯亞胺樹 脂之Β階段預浸料坯製成，或由不含有玻璃布強化物之Β 階段樹脂片製成，且最終被熟化。 而後在需要之部分上進行鑽孔以形成經孔7 *接著電 鍍8，如圖1 F及1 G所示。在此，在此鑽孔之前，一金 屬箔如銅箔可以在被覆層形成過程中經由一預浸料坯粘附 在表面上，接著是蝕刻或其它合適的加工以在表面上形成 電路。具有二接線層之描線電路板可以由以上方法產製。 由此所製之具有二接線層之描線電路板的二單元而後 被層積且結合在一起，如圖1 Η所示，插於其間者是由經 玻璃布強化之環氧或聚醯亞胺樹脂之Β階段預浸料坯或不 含有玻璃布強化物之Β階段樹脂片所製成之絕緣層9。而 後在需要之部分上形成孔’接著電鍍〇。以上方法提供一 種具有四接線層之描線電路板。藉類似地層積且結合3個 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公嫠） 一 面之注意事項再填寫本頁) -訂 經濟部中央標準局員工消費合作社印裝 -20- A7 B7 五、發明説明k ) 單元以上之具有二接線層的描線電路板，可能得到具有6 以上接線層之描線電路板》若需要，經形成電路之層可以 插在具有二接線層之描線電路板之鄰近單元間。 圖2是一上述方法代表流程圖。 如以上所說明，藉著將B階段膠粘組成物之軟化點規 律於合宜地2 0至1 0 0°C範圍中，可能在持線（wire-holding)膠粘層及在基板上之膠粘劑間之高度粘合以致在高 密度接線中有較佳接線和處置性· 並且藉著加工此膠粘組成物以使其具有當熟化時， 1 8 0°C以上之玻璃轉換點，在玻璃轉換點至3 5 0 °C溫 度範圍中之不超過1，OOOppm/°C之熱膨脹係數及 在3 0 0 °C下3 OMP a以上之彈性模數，則可以改良使 用該膠粘組成物之描線電路板的耐焊熱性v 經濟部中央標準局員工消費合作社印裝 (請先聞讀背面之注意事項再填寫本頁) 在使用普通U V熟化之膠粘劑A S — U 〇 1 (商品名* Hitachi Chemical Co.，Ltd.製）之描線電路板製法中，藉著在 插線後引起有限程度之熟化，而後進行熱壓而控制線游移 。相對地，如果是本發明之膠粘組成物，則因具有宜不超 過8 0，0 0 0之分子量的聚醯胺一醯亞胺樹脂之使用， 樹脂流動是小的且幾乎不發生線游移，即使當熱壓在接線 後進行，以致可能固定此具有絕緣塗層之線旦藉熱壓熟化 此膠粘組成物。 再者，依本發明，可能藉控制描線後之熱壓溫度，壓 力及時間來除去膠粘層中所生之泡泡或在方法直至描線步 驟中在線之轉線軋上所形成之空隙且減少基材表面之不均 本紙張尺度適用中國國家標準（CNS > A4規格（2H)X297公釐） -21- 經濟部中央標準局員工消費合作社印裝 A7 ___'__B7___ 五、發明説明) 勻性。因此即使當被覆層已提供後可以產生具有高的連接 可靠性且不具有泡泡或空隙之描線電路板，如圖1 E中所 示。 [多層印刷電路板] 依本發明之多層印刷電路板包括多個具有導體電路於 其上之絕緣基板，交互插於這些絕緣基板間之絕緣膠粘層 ，及多個電連接導體電路之通板孔，該絕緣膠粘層具有在 3 0 0 °C下30MP a以上之儲存彈性模數及1 8 0°C以 上之玻璃轉換溫度，且由一包括聚醯胺一醯亞胺樹脂及熱 固性成份之膠粘組成物製成。 在依本發明之多層印刷電路板中，至少一層導體電路 同著一包括聚醯胺-醯亞胺樹脂及熱固性成份之熱阻性樹' 脂膠粘組成物形成在每一絕緣基板之一表面上*該熱阻性 樹脂膠粘組成物之經熟化產物具有1 8 0 °C以上之玻璃轉 換溫度，在玻璃轉換至3 5 0 °C溫度範圍中宜不大於 5 0 0 p p m / °C之線性膨脹係數及在3 0 0 °C下3 0 MPa 之儲存之彈性模數。 此種多層印刷電路板可以自包括以下步驟之方法產製 (a )層積多個作爲間層基板之具有導體電路於其上之絕 緣基板及銅箔外層，其間插有多個由一包括聚醢胺-醯亞 胺樹脂及熱固性成份之熱固性膠粘組成物製成之絕緣膠粘 層接著在熱壓下粘合， 本紙張尺度適用中國國家榇準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) -訂 tr •22- 經濟部中央標準局員工消費合作杜印製 A7 · ___ . _B7______ 五、發明説明^ ) (b)在預定位置上鑽通孔以曝露在個別層上之導體電路 以供電連接， (c )實施電鍍以電連接個別的導體電路， (d )形成蝕刻阻劑在外層銅箔上且藉蝕刻選擇性除去銅 箔以形成接線電路，且 (e)除去蝕刻阻劑； 或自包括以下步驟之方法產製： (a) 層積一具有導體電路於其上之間層基板及一外層銅 箔，其間插有一層由一包括聚醯胺-醯亞胺樹脂及熱固性 成份之膠粘組成物製成之絕緣膠粘層，接著在熱壓下粘合 (b) 形成一蝕刻阻劑在外層銅箔上且藉蝕刻選擇性地除 去銅箔以形成細孔， (c )除去蝕刻阻劑， (d) 藉雷射鑽孔除去在絕緣膠粘層中曝於細孔之經熟化 樹脂以形成經孔且曝露在間層基板上之導體電路， (e) 實施電鍍以電連接在間層基板上之導體電路和外層 銅箔， (f )形成蝕刻阻劑在外層銅箔上且實施選擇性蝕刻以形 成接線電路在銅箔上，且 (g )除去蝕刻阻劑。 在以上方法中之步驟U )至（g )可以重覆所要次數且進 一步可以添加步驟（f )以形成經孔在連續二層以上以增加層 積數。 本紙張尺果適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) -訂 -23- 經濟部中央標準局員工消費合作社印製 A7 _____ Β7 五、發明説明（） 21 可以使用一種藉直接塗覆膠粘材料在銅箔上所製之含 銅箔膠粘膜以代替以上方法步驟（a)中所用之膠粘層及銅箔 〇 依本發明之多層印刷電路板亦可以藉包括以下步驟之 方法產製： (a 1)層積一具有導體電路於其間上之層基板及一外層 銅箔，其間插入一層由包括聚醯胺一醯亞胺樹脂及熱固性 成份之膠粘組成物製成之膠粘層，接著在熱壓下粘合， (b 1)形成一暫時爲外層之蝕刻阻劑在銅箔上且藉蝕刻 選擇性地除去暫時之外層銅箔以形成細孔， (c 1 )除去蝕刻阻劑， (d 1)藉雷射鑽孔除去在絕緣膠粘層中曝於細孔之經熟 化樹脂以形成經孔且曝露在間層基板上之導體電路， (e 1)實施電鍍以電連接在間層基板上之導體電路及暫 時之外層銅箔， (f 1)形成一飩刻阻劑在暫時之外層銅箔上且實施選擇 性蝕刻以形成接線電路， (g 1 )除去蝕刻阻劑，且若需要，重覆步驟（a 1 )至（ g 1 )與預定次數，且 (b )使用在步驟（a )中所得之間層基板以實施上述方法 之步驟（a )至（g )以具有經孔在連續二層或更多層上。 在本發明中，當熟化私之熱阻性樹脂膠粘組成物的玻 璃轉換溫度少於1 8 0°C時或當在玻璃轉換溫度至3 5 0 °C溫度範圍中之其線性膨脹係數超過5 0 0 p pm /°C時 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閎讀背面之注意事項再填寫本頁) 訂 -24· A7 ____；_ B7___ 五、發明説明“） ，因爲在加熱以焊接安裝後的冷卻步驟中膠粘層和絕緣基 板間收縮差異，故發生孔隙及脫層。並且，當在3 0 0 °C 下膠粘層之儲存彈性模數少於3 OMP a時，樹脂當加熱 會變成流體且流至易於膨賬之部分，而易引起層厚度之不 均勻性或因樹脂流動所致之空隙的形成。 本發明之熱阻性樹脂膠粘組成物包括聚醯胺一醯亞胺， 樹脂及熱固性成份，且能形成熱固性聚醯胺-醯亞胺膠粘 層， • . . . 若單獨使用聚醯胺-醯亞胺樹脂以形成膠粘層，雖然 層之玻璃轉換溫度是高的（2 3 0 — 2 5 0 °C )，其在玻璃轉 換溫度至3 5 0 °C溫度範圍中之線性膨脹係數會小於 5 0 0 p pm/°C，同時在3 0 0 °C下之儲存彈性模數會 低於3 Ο Μ P a，以致當使用此種砸成物以製作接線板時 ，在零件焊接安裝後會在基板中發生空隙之形成和/或脫 層。 經濟部中央標隼局負工消費合作社印製 (对先閏讀背面之注意事項再填寫本頁) B階段熱固性聚醯胺-醯亞胺膠粘層之樹脂流宜不少 於500/zm。若少於500#m，會引起有關間層電路 之包埋和表面不均勻之問題。 在本發明中，*樹脂流#一詞意指當膠粘膜重疊在鏤 銅之積層物上且藉著在200 °C，40fcg f/cm2壓力 下加熱6 0分鐘而粘合時，樹脂自一在5 0 厚之半熟 化膠粘膜中所形成之1公分直徑之孔中向內瀉出之距離。 * B階段#意即在熱固性樹脂之熟化反應中之中間階 段。 V., 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) ： •25- 經濟部中央標準局員工消費合作社印製 A7 ___________B7_____ 五、發明説明“） 可以設計B階段熱固性聚醯胺-醯亞胺膠粘層以具有 低流動/高流動，高流動/低流動/高流動之多層結構或 滿足可模塑性和樹脂厚度之二要求的模式。可以使用一種 藉直接塗覆膠粘材料在銅箔上所製之含銅箔的膠粘膜來代 替該種外層銅箔和B階段熱固性聚醯胺一醯亞胺膠粘層之 組合。 當使用且層積高流動（大於5 0 0 樹脂流）型聚醯胺 -醯亞胺膠粘膜時，樹脂可以用想要之方式包埋在I VH 中，以致間層積絕緣層表面變得相當平坦’抑制在其上所 形成之外層導體電路之不均勻的形成。因膠粘層樹脂之特 性一其玻璃轉換點是1 8 以上，其在玻璃轉換點至3 5 0°C溫度範圍中之線性膨脹係數不大於5 0 0 p pm/ 。(：且其在3 0 0 °C下之儲存模數是3 Ό Μ P a以上，故即 使在具有高通孔密度之部分中’在成份之焊接安裝時亦可 能控制空隙之形成及層之剝離，且可以得到具有高熱阻性 及連接可靠性之多層印刷電路板。.
[供晶片載體用之電路板] 依本發明之供晶片載體用之電路板包括多個絕緣層’ 多個在個別絕緣基板上之具有導體電路之間層基板’每— 絕緣膠粘層粘合每一絕緣層及每一間層基板或每一絕緣層 ，多個具有導體在其內壁表面上且電連接至導體電路之通 孔，及一容納至少一半導體晶片之穴’該絕緣膠粘層具有 在3 0 0。(：下3 OMP a以上之儲存彈性模數及18 〇°c 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (討先閩讀背面之注意事項再填寫本頁) 訂 - -26- 經濟部中央標準局員工消費合作社印裝 A7 B7 •五、發明説明) 以上之玻璃轉換溫度且由一包括聚醯胺-醯亞胺樹脂及熱 固性成份之膠粘組成物製成。 此種供晶片載體用之接線板，例如圖6中所說明的， .包括多個絕緣層2 2，多個在個別絕緣層2 2上之具有導 體電路之導體電路層，多個絕緣膠粘層21，其每一者粘 合每一絕緣層2 2及每一導體電路層或每一絕緣層2 2, 多個具有導體於其內壁表面上且電連接至導體電路2 3之 通孔2 4，及供容納至少一半導體晶片之穴，且此接線板 特徵在於B階段絕緣膠粘層2 1在3 Ot下之儲存彈性模 數宜在1，000至5，OOOMPa範圍間，C階段絕 緣膠粘層2 1在3 0 0 °C下之儲存彈性模數是3 0 MP a以上，且絕線膠粘層之玻璃轉換溫度是1 8 0°C以 上。 以上供晶片載體用之電路板可以具有一個以上之電連 鄰近間層基板的經孔。 並且，在以上電路板中，可以形成穴以使絕緣層中最 靠近此種其中至少一半導體晶片被固定之部分有最小的空 間，且使重疊的絕緣層中之空間彼此相等或順序地變大， &曝於穴之個別間層基板的導體電路可以具有內部末端以 供電連接至欲固定之半導體晶片。 穴可以是一通孔，且該通孔之至少一開口可以提洪有 —熱水斗（sink)以封閉該開口。 在最外部之絕緣層上可以提供有外部末端以製成電連 接至其它電路板。並且，外部末端可以由多個針所組成， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） {請先閲讀背面之注意事項再填寫本頁) -•β -27- 經濟部中央標準局員工消費合作社印製 A7 ____B7 _____五、發明説明“） 或其可以是一種藉焊劑球以製成電連接° 此種供晶片載體用之電路板可以藉—種包括以下步驟 之方法產製：層積多個絕緣層及多個在個別絕緣基板上之 具有導體電路2 3的間層基板，插入多個絕緣膠粘層2 1 於每一絕緣層及每一間層基板或每一絕緣層間，同時形成 —穴2 5以容納至少一半導體晶片2 6 ’且在熱壓下粘合. :在所得積層物中鑽通孔2 4 ;且形成導體在通孔內壁表 面上，該導體電連接至導體電路2 3，其中合宜地，該絕 緣膠粘層2 1在3 0 °C下具有1 ’ 0 0 0至5，0 0 0 MP a之B階段儲存模數，在3 0 Ot下3 OMP a以上 之C階段儲存彈性模數，及1 8 0°C以上之玻璃轉換點。 在以上方法中，形成一或多個經孔以在至少鄰近導體 電路間製成電連接之步驟可以添加在層積絕緣層及間層基 板的步驟中，而絕緣膠粘層插於其間，同時形成一穴以容 納半導體晶片，且在熱壓下粘合。 並且，在以上方法中，層積步驟可以包括將一層具有 供容納半導體晶片之穴及會變爲經孔之孔的鍍銅積層物經 由一層具有與鍍銅積層物相同之會變爲經孔的孔的絕緣膠 粘層而堆積在一層具有與鍍銅積層物相同之供容納半導體 晶片的穴的間層基板上；在熱壓下粘合以形成積層物；藉 著電鍍銅而使經孔內壁金屬化，接著藉蝕刻除去不需要之 銅；將一層具有供容納半導體晶片之穴及會變爲經孔之孔· 的鍍銅積層物經由一層具有與鍍銅積層物相同之供容納半 導體晶片之穴及相同之會變爲經孔之孔的絕緣膠粘層而堆 本紙張尺度適用中國國家標準（CNS ΓΑ4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 • 28 · B7 五、發明説明k ) 積在所得積層物上；且將以上步驟重覆預定次數。 可能使用一具有一或多個孔之間層基板，該孔會變爲 內壁已被金屬化之經孔。 藉著挖空絕緣膠粘層及間層基板以供容納半導體晶片 所提供之穴可以以如下方式形成：在絕緣層中最靠近此種 其中至少一半導體晶片被固定之部份的空間會變得最小， 且在重疊之絕緣層中的空間會彼此相等或順序地變大β 以上方法可以包括下述步驟：層積多個絕緣層及多個 在個別絕緣基板上之具有導體電路的間層基板，插入多個 絕緣膠粘層於每一絕緣層及每一間層基板或每一絕緣層間 ，所有該絕緣層，該間層基板及該絕緣膠粘層具有相同之 供容納至少一半導體晶片的穴空間，接著熱壓；鑽孔，其 在所得積層物中會變爲辑孔；形成一導體在該孔之內壁表 面上以電連接至導體電路；且形成一熱水斗於通孔之開口 中以封閉此開口。 在熱水斗接觸積層物之邊緣部分上可以形成不均句或 凹凸形。 經濟部中央標準局員工消費合作社印裝 (讀先閲讀背面之注意事項再填寫本頁) 在以上方法中，在包括安置多個絕緣層友間層基板， 同時形成供容納至少一半導體晶片之.穴，接著熱壓之層積 步驟中，積層物可以具有以下結構：壓平之板條（pannel) /供保護產物表面之膜狀材料/絕緣層和間層基板之堆積 物/緩衝材料/具有一穴孔之模製材料/壓平之板條*其 被熱壓以整合層積。 如上述，在本發明中所用之絕緣膠粘層宜具有在3 0 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） •29- 五 、發明説明^ °C 下 1 ，〇 〇 〇 數，在3 0 0 °C ，及 ‘1 8 0 °C 以 彈性少於1，0 樹脂之滲流入穴 間層導體電路之 在3 0 0 °C下C 轉換溫度低於1 大的樹脂流或來 A7 B7 至5，OOOMPa之B階段儲存彈性模 下3 OMP a以上之C階段儲存彈性模數 上之玻璃轉換溫度。當在3 0°C下B階段 O OMP a時，樹脂流是大的而易於引起 中，且當彈性超過5，000MPa時， 塡充會變得不足且處置性亦可能變差。當 階段儲存彈性模數少於3 OMP a或玻璃 8 0 °C時，連接可靠性及耐焊熱性可能因 自絕緣層2 2之玻璃轉換溫度之差而降低 經濟部中央標準局貝工消費合作社印製 作爲依本發明之供晶片載體用之接線板的間層基板， 可以使用藉蝕刻除去普通接線板所用之鍍銅積層物之不需 要的銅箔所得者。 在鍍銅積層物中之絕緣層2 2可以由下述物質組成： 一熱固性樹脂如環氧樹脂，酚樹脂，聚醯亞胺樹脂或聚醯 胺樹脂，一種藉浸漬該樹脂於強化纖維如玻璃布，玻璃紙 ，芳醯胺紙或類似者中所得之材料，或一種藉混合該強化 纖維，玻璃砍斷之股，短樹脂纖維，陶瓷纖維，鬚晶或其 它強化纖維於該樹脂中所得者。 作爲該鍍銅積層物之銅箔，除了普通之經滾壓的銅箔 及電解的銅箔之外，尙可以使用一種由薄的銅箔及支持銅 箔之載體金屬所組成之複合金屬箔》此種複合金屬箔包括 那些藉粘合一銅箔至一已受到脫模處理之銅箔上而產製者 及那些用來作爲供蝕刻之植（stopper)而藉提供一異於銅之 、τ 一請先閲讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) -30 - 經濟部中央標準局員.工消費合作社印製 A7 B7 五、發明説明“） 可蝕刻金屬層作爲中間層所得者，例如一具有薄銅層/鎳 層/厚銅層結構。 在本發明中所用之間層基板可以是其中在不需要部分 上之銅箔已藉如上述之蝕刻而除去者或其中經孔已形成者 〇 例如，在製造普通之雙側接線板的方式中，一雙側鍍 銅積層物者被鑽孔以形成會成爲經孔之孔，且導體形成在 至少孔之內壁上，接著藉蝕刻除去不需要之銅以製成具有 接線導體在雙側上之間層基板。 並且，具有會變爲經孔的孔的鍍銅積層物可以置於具 有導體電路之間層基板上，而絕緣膠粘層插於其間，接著 熱壓以整合積層，而後實施銅電鍍以將經孔內壁金屬化， 且藉蝕刻除去不需要之銅。 另一具有會變爲經孔之孔的鍍銅積層物可以進一步安 置其上，而絕緣膠粘層插於其間，接著熱壓以整合層積， 銅電鍍以將經孔內壁金屬化且藉蝕刻除去不需要之銅，以 上步驟被重覆所要之次數，以提供所要數目之導體電路層 0 可選擇地，本發明之方法的積層步驟可以藉著將一具 有供容納一半導體晶片之穴及會變爲在導體電路上之經孔 之孔的鑛銅積層物鑽孔，此鍍銅積層物經由一具有會變爲 經孔之孔的絕緣膠粘層而形成在具有與鍍銅積層物相同之 供容納半導體晶片的穴的間層基板上；在熱壓下粘合以形 成一積層物：藉銅電鍍將經孔內壁金屬化，接著藉蝕刻除 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） 、τ (請先閲讀背面之注意事項再填寫本頁)
-31 - 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明“） 去不需要之銅：將一具有供容納一半導體晶片之穴及會變 爲經孔之孔的鍍銅積層物經由一具有與鍍銅積層物相同之 供容納半導體之穴及會變爲經孔之孔的絕緣膠粘層而堆積 在所得積層物上；且上述步驟重覆預定次數。 如圖7中所說明之穴2 5被設計以形成一種供安裝半 導體晶片之空間。爲了連接半導體晶片2 6至一供晶片載 體之接線板’須要提供導體電路2 3以作爲內部末端在接 線板側上。要注意；若需要提供很多內部末端，則可以證 實單層接線不足以容納所有這些末端。在圖7之積層物中 ，可以形成經孔2 7 »若需要更多接線，被設計成內部末 端之導體電路2 3可以提供在更多層上，如圖8中所示的 。在此情況下’如此形成穴以致在絕緣層2 2中最靠近其 中至少一半導體晶片2 6之部分上的空間會變成最小，且' 在重疊之絕緣層中.的空間會彼此相等或逐步地變大，且在 絕緣層2 2上可以提供作爲內部末端之經曝露的導體電路 以製成電連接至半導體晶片2 6。半導體晶片2 6及導體 電路23藉粘合線33而連接。 可以提供穴2 6以作爲一通孔，且如圖9中所示的， 在通孔開口上可以提供一熱水斗以封閉開口以製成具有高 的熱分佈性之接線板。 在本發明之另一實懂中，熱水斗2 8，妬_ 1 0中所 示的’包括供安裝半導體晶片2 6之載體部分8 1及圍繞 載體部分之邊緣部分8 2，該邊緣部分厚度比載體部分更 小’且最外部之絕緣層被鑽孔以形成一具有與載體部分 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公废) —————----Q—-----1T------0, (請先閲讀背面之注意事項再填寫本頁) 32- A7 ._____B7 五、發明説明“） 8 1幾乎相同之尺寸的孔以致熱水斗2 8之載體部分8工 可適合孔。 (諳先閱讀背面之注意事項再填寫本頁) 不均勻性可能形成在欲粘合至絕緣層2 2之熱水斗 2 8的邊緣部分8 2上以加強熱水斗2 8及供晶片載髏之 電路板的接合。 在形成該供晶片載體之電路板的積層物結構方法中， 成份元件置於另一者上’如圖1 1 A中所示，以平板條/ 產物表面保護膜1 〇 5/絕緣膠粘層2 1及絕緣基板之堆 積物，而絕緣層2 2插於其間/緩衝材料1 〇 3/具有穴 孔之模製產物1 〇 2/平板條之順序，接著熱壓以整合層 積。 經濟部中央標準局員工消費合作社印裝 若熱水斗2 8同時被粘合，如圖1 1 B所示的，則可 以包括積層物，此係藉以平板條1 0 1/緩衝材料1 〇 3 /具有低的熔點及在積層加熱溫度下大的流動距離的膜 1 1 1(如聚乙烯膜）/具有高熔點之產物表面膜/絕緣膠粘 層2 1及間層基板之堆積物，而絕緣層2 2插於其間/緩 衝材料1 0 3/具有穴孔之模製產物1 0 2/平板條 101之順序安置元件。 在此種供晶片載體之接線板中，可以提供外部末端以 電連接至其它接線板。例如，如圖1 2A中所示的，可以 藉使用多個針2 9來提供針栅條列陣。並且，藉形成垴（ lands)可以提供球栅條列陣以製成與焊劑球3 0之電連接， 如圖1 2 B中所示。 再者，可以結合以上機制以提供晶片在晶片上之接線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -33- 經濟部中央標準局員工消費今作社印製 A7 B7 五、發明説明L ) 板或一多晶片模型，如圖12C中所示的。 本發明藉以下實例更詳細的說明，但應了解本發明範 圍不限於這些實例。在實例及比較實例中之測量値藉以下 方法測定》 (1 )玻璃轉換點（T g ) 在以下條仔下藉使用τ Μ A(商品名，由Mac Science Inc.製）測定： J i g :拉. 夾盤間隔：1 5 m m 測量溫度：室溫3 5 0 °C 加熱速率：1 0 °C /分鐘 抗張負荷：5 g 樣品尺寸·· 5 m m X 3 0 m m (2)線性膨脹係數 在以下條件下藉使用TMA(商品名，由Mac Science Inc.製）測量。 J i g :拉 夾盤間隔·· 1 5 m m 測量溫度：室溫3 5 0 °C 加熱速率：1 0 t： /分鐘 抗張負荷：5 g 樣品尺寸：5mmx3〇mm 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 、T. 一句：：τ· .d {請先閲讀背面之注意事項再填寫本頁)
-34- 五 、發明説明& 2 A7 B7 (3)儲存彈性模數 由 (請先閲讀背面之注意事項再填寫本頁) 在以下條件下藉使用D V E — V 4 (商品名 RHEOLOGY Co.Ltd·製）測定： J i g :拉 夾盤間隔：2 0 m m 測量頻率：5 H z 測量溫度：室溫3 5 0 °C 加熱速率：5飞/分鐘 樣品尺寸：5mmx3〇mm (4)表面電路形成性質 此藉著判斷線/空間變爲1 0 0 β m / / 1 0 0 // m 與否來評估。 (5 )耐焊熱性 經濟部中央標準局員工消費合作社印製 在2 8 8 °C焊劑浴中使接線板漂浮1 0秒且冷卻至室 溫之過程重覆3次，且在板中之樹脂層被觀察以判斷是否 發生孔隙形成或層之剝離。 實例1 一 1 6及比較實例1 一 1 1 (描線電路板） (膠粘淸漆） 選擇二型式之芳族聚醯胺-醯亞胺樹脂，其一具有約 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -35- A7 ________B7_______ 五、發明説明“） 100，000之分子量（下文稱爲PAI — 1)，另一具有 約82，000之分子量（下文稱PAI— 2)，且以表1中 所示之比例摻合其它成份與這些聚醯胺一醯亞胺樹脂以製 備膠粘淸漆。 由這些膠粘淸漆所得之膠粘膜的機械性亦示於表1中 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（.210X297公釐） -36- A7 B7 五、發明説明（： 表1 經濟部中央標準局員工消費合作社印製 / 膠粘組成物 實例編號 樹脂 重量(2) 聚醯胺-醯 亞胺(PA1) 熱固性成份 ΡΑΙ Ep Ph 熟化加速 劑 環氧(Ep) 酚(Ph) 熟化-加速 劑 實例1 PAI-2 ESCN195 H400 100.0 21.9 11.6 0 實例2 100.0 42.6 23.1 實例3 ESCN195 VH4170 100.0 21.8 12.5 0 實例4 100.0 42.6 24.9 實例5 YD8125 H400 100.0 38.6 23.1 0 實例6 100.0 77.3 46.0 實例7 EOCN1020 H400 100.0 21.7 11.6 0 實例8 100.0 13.4 23.0 實例9 EOCN1020 VH4170 100.0 21.7 12.4 0 實例10 100.0 43.4 24.8 實例11 ESCN195 2Ε4ΜΖ 100.0 42.6 0.4 實例12 EOCN1020 2Ε4ΜΖ 100.0 43.5 0.4 實例13 EOCN1020 ΚΑΙ 160 100.0 21.6 11.8 0 實例14 ESCN195 ΚΑ1160 100.0 28.1 11.9 實例15 PAI-2 ESCN195 VA4170 100.0 24.4 14.1 0 實例16 100.0 48.6 28.7 -待續- (請先閱讀背面之注意事項再填寫本頁) 訂 -ο. 本紙張尺度適用中國國家標準（CNS ) A4規格（210X25(7公釐）
A 五、發明説明（ 經濟部中央標準局員工消費合作社印製 表ι(續） 機械性 Tg(°c ) 在Tg-350°C下熱膨 在300°C下之彈性模 脹係數 數 241 170 103 207 130 179 243 166 116 213 131 190 217 196 43 199 150 41.9 250 193 32.6 223 131 168 258 206 31.5 234 150 143 265 170 84.4 265 169 99 245 163 102 242 159 110 270 180 37.1 263 165 51.8 (諳先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 五、發明説明bi)_ 表觸 比較實例1 ΡΑΙ-1 100.0 0.0 0.0 2 YD8126 Η400 100.0 19.3 11.6 3 ESCN195 Η400 100.0 101.3 64.8 4 EOCN1020 Η400 100.0 101.8 64.8 5 YD8126 2Ε4ΜΖ 100.0 8.4 0.1 6 YD8126 2Ε4ΜΖ 100.0 25.5 0.3 7 ESCN195 2Ε4ΜΖ 100.0 9.6 0.1 8 EOCN1020 2Ε4ΜΖ 100.0 8.9 0.1 9 ΡΑΙ-2 100.0 0.0 0.0 10 ESCN195 VH4170 100.0 96.7 66.2 11 AU-U01 -待續- (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
A B7 經濟部中央標準局員工消費合作社印製 五、發明説明 表1(續) 250 5630 6.2 266 270 18.8 無法形成膜 無法形成膜 248 1370 6.3 254 940 7.6 262 306 18.7 262 244 29.3 287 2580 13.9 無法形成膜 110 •待續- (請先閲讀背面之注意事項再填本頁) -1 > _ -•9 Γ ΙΪΧΛ1//· 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ψ〇 A7 B7 五、發明説明G沒） E S C N 1 9 5.:商品名，.由 SumitomoChemical Co., Ltd.製 EOCN10.20 :商品名，由 Nippon Kayaku Co.，Ltc^· 製 ¥〇8 125:商品名，由丫1^3 3>^11£口<^7〇〇.,1_1<1.製 H 4 0 〇 :商品名，（咪唑），由 Shikoku Kasei Kogyo K.K. 製 V H 4 1 7 〇 :商品名（酚性酚醛淸漆），由Me iwa P|astic
Industries, Ltd·製 ΚΑΙ 1 6 0 :商品名（雙酚a酚醛淸漆），由
Dainippon Ink and Chemical Inc.製 2 E 4MZ :商品名（甲酚酚醛淸漆卜由Dainippon Ink and Chemical Inc,製 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格[210X297公釐） Ψϊ 經濟部中央標準局負工消費合作社印裂 A7 ___B7 _ 五、發明説明（） 39 使用上述膠粘淸漆，用以下方式製造描線電路板。 (膠粘塗層） 以上所示之組成的每一膠粘淸漆塗在作爲傳遞基底之T etoron膜HSL-50(商品名，由Teijin Corp.製）上至50#m乾塗 層厚度且在1 0 Ot下乾燥1 0分鐘以使淸漆至B階段。 淸漆軟化化點是5 0 °C。 (具有膠粘塗層之基板） ' 藉標準之蝕刻將電路形成在一以玻璃布強化之聚醯亞 胺樹脂製之雙側鍍銅的積層物M C L — I 一 6 7 1上（商品 名，由Hitachi Chemical Co.，Ltd.製）。而後，一以玻璃布強 化之聚酸亞胺樹脂預浸料坯G I A - 6 7 1 (商品名，由Hit achi Chemical Co.，Ltd製）覆在該基板之雙側上且藉熱壓熟 化以形成底層，而後該膠粘劑藉熱壓粘至該基板之雙側。 可以藉熱輥層壓器實施粘合。 (描線） 而後具有絕緣塗層Η V E — I MW (商品名，由 Hitachi Densen Κ.Κ.製，主要由高分子量環氧聚合物組成）之 線藉描線機在超音波加熱下被描在該基板上。 (膠粘層之熟化） 基板而後與作爲緩衝物之聚乙烯片一同在1 5 Ot及 本紙張尺度適用中國國家標準（CNS ) ( 210X297公釐) "'~ (請先聞讀背面之注意事¾再填寫本頁} •訂 -42- ____B7_____ 五、發明説明L ) 1 6kg f/cm2條件下受到熱壓30分鐘，接著在 1 8 0°C下熱處理1 2 0分鐘以熟化膠粘層。 (表面電路之形成） 一以玻璃布強化之聚醯亞胺樹脂預浸坯料G I A — 6 7 1(商品名，由Hitachi Chemical Co.，Ltd製）覆在基板之 雙側上，而後18 厚之銅箔進一步覆在其上，這些塗 層藉熱壓而熟化以形成表面電路層。 (鑽孔/經孔之形成） 在基板之需要部分上形成孔》 在孔形成後，·基板受到預處理如孔淸潔以除去污點且 浸在一無電銅電鍍溶液中以提供3 0 m厚澱積物，接者’ 藉蝕刻形成表面電路在一側上以製成雙層接線結構之描線 電路板。 (4層接線結構之描線電路板之製造） 經濟部中央標準局員工消費合作社印製 二層接線結構之二描線電路板之形成有表面電路的側 置於一以玻璃布強化之聚醯亞胺樹脂預浸料坯GIA-6 7 1 (商品名，由Hitachi Chemical Co.,Ltd製）之雙側上且 藉熱壓而熟化以形成絕緣層，接著是製孔，所彩成之通孔 的電鍍及藉蝕刻形成表面電路以產製四層接線結構之描線 電路板。 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） ~ -43 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明L ) (耐焊熱性測試） 該四層接線結構之描線電路板在1 3 0°C下乾燥6小 時以完全地自板中除去水份•板在乾燥器中冷卻至常壓以 致板不吸收水份。在此之後板立即浮在2 8 8 °C焊劑浴上 1 0秒，而後冷卻至常壓。在重覆此操作3次後，觀察板 之狀況。 ’ 實例1 7 (描線電路板） 遵循實例4之程序，除了使用苯氧樹脂製之線HAW 一 2 1 6. C 之外（商品名由 Hitachi Densen Κ·Κ製）。 在實例1至1 7中所用之組成物顯出1 8 Ot以上之 玻璃轉換點（T g )，在玻璃轉換點至3 5 0 °C溫度範圍中不 大於1，0 0 0 〇〇111/°(：之熱膨脹係數及在3 0 0°(：下 3 0 Μ P a以上之彈性模數。藉使用這些組成物所製成之 描線電路板沒有空隙且即使在耐焊熱性測試後沒有層之剝 離。 相反地，若是在比較實例1 _ 1 0中所用之組成物， 那些具有超過1 5 0重量份之熱固性成份者當攪拌時會凝 膠化且無法形成膜（比較實例3，4及10)。其它組成物雖 然Tg令人滿意，顯出在Tg下大於1，OOOppm/ °C之熱膨脹係數及在3 0 0 °C下少於3 OMP a之彈性模 數，且藉使用這些組成物所製之描線電路板在膠粘層中具 有空隙或在耐焊熱性測試後有層之剝離。 如上述，藉使用本發明之膠粘組成物之4以上接線層 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） *τ (諳先閩讀背面之注意事項再填寫本頁)
• 44- 經濟部中央標準局員工消費合作社印製 A7 __B7___ 五、發明説明（） 42 之描線電路板在描線及固定後仍在膠粘層中無空隙’且在 描線後當受到熱壓時仍有極有限之線移動且能有高密度接 線。它們亦具有高的耐焊熱性。 產製實例1 (聚醯胺-醯亞胺樹脂之合成） 1 2 3 . 2克（0 . 3莫耳）之作爲具有3個以上芳族環 之二胺的2，2-雙一[4一（4一胺基苯氧基）苯基]丙烷， 1 1 5 · 3克\ 0 . 6莫耳）苯偏三酸及7 1 6克之作爲溶劑 的NMP(N —甲基-2 —吡咯烷酮）被供應至一配備有一連 接至一迴流冷凝器之栓塞2 5毫升定量水接受器，溫度計 及攪拌器之一升可分離燒瓶中且在8 0°C下攪拌3 0分鐘 〇 而後添加1 4 .3克甲苯作爲能與水形成共沸混合物之 芳族烴，接著提高溫度，且混合物在1 6 0°C下迴流2小 時。 在確認約1 0 . 8毫升以上之水已收集於水接受器且 不再發生水之蒸發後，溫度升至約1 9 0°C，同時除去水 接受器中之餾出物以除去甲苯。 在此之後，溶液回至室溫且供應7 5 · 1克（0 . 3莫 耳）4，4 1 -二苯基甲烷二異氰酸醋作爲芳族二異甎酸酯 以在1 9 0 °C下實施反應2小時以得到芳族聚醯胺-醯亞 胺樹脂的NMP溶液。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 -tzr -45- A7 B7 五 、發明説明“） (膠粘組成物） 在以上芳族聚醯胺-醯亞胺樹脂中添加環氧樹脂和酚 樹脂以作爲熱固性成份且在常溫下攪拌約1小時以得到膠 粘組成物。 (B階段膜之形成） 以下膠粘組成物塗在一釋離膜上且在1 1 5°C下乾燥 1 5分鐘以得到約5 0 乾塗層厚之膠粘膜。 實例18 (多層印刷電路板） 一蝕刻阻劑形成在一鍍銅之玻璃強化的環氧積層物 MCL — E — 679 上（商品名，由 Hitachi Chemical Co., Ltd.製），該積層物具有〇，2 1〇111之基板厚及18#111之 銅箔厚，且曝於蝕刻阻劑之銅部分藉蝕刻除去以製成如圖 中3 A中所示之間層基板1 1。 而後，如圖3B中所示的，間層基板11及18私m 厚之外層銅箔13被層積且在18CTC，3kgf/cm2 及6 0分鐘之條件下粘合，其間插入5 0 厚之B階段 聚醯胺—醯亞胺樹脂粘膜1 2，此膠粘膜1 2由1 0 0重 量份在產製實例1中所得之芳族聚醯胺-醯亞胺樹脂， 2 1 . 3重量份甲酚酚醛淸漆環氧樹脂E S CN 1 9 5(商 品名，由 Sumitomo Chemical Industries Co.，Ltd.製）及 12.5重量份雙酚A酚樹脂V Η 4 1 7 0 (商品名’由 Dainippon Ink & Chemical，Inc.製）組成，熟化型之該膠粘膜 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂. 經濟部中央標準局員工消費合作社印製 -46 A7 B7 五、發明説明u ) 具有以下性質：玻璃轉換點==2 4 1 °C ;在玻璃fl換點至 3 5 0 °C溫度範圍中之線性膨脹係數=1 7 0 p pm /°C :在3 0 0 °C下之儲存彈性模數=1 Ο 3MP a。此膜之 樹脂流是8 0 0 # m。 而後，積層物藉使用0 . 3mm內徑鑽子被鑽孔以形 成在所要位置上之通孔，如圖3 C中所示的。 其次，如圖3D中所示的，實施約1 5/zm厚之無電 電鍍以形成金屬澱積物15在通孔1 4之內壁上，且在表 面之不需要部'分上之銅蝕刻除去以形成線/空間= l〇0#m/l〇〇/zm密度之接線16，藉此製成多層（ 8層）印刷電路板。此板顯示優良之耐焊熱性。 實例1 9 (多層印刷電路板） 具有0.4mm基板厚及1 8 銅箔（1 2 1)厚之鍍 銅的玻璃強化環氧積層物MCL — E e — 6 7 9 (商品名， 經濟部中央標準局負工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 由Hitachi Chemical Co.，Ltd.製）被鑽孔以形成在預定位置上 之0.3mm直徑的孔，接著是約1 2 厚的無電電鍍，而後 蝕刻阻劑形成在積層物表面上且曝於蝕刻阻劑之銅部分蝕 刻除去以製成間層基板11.如圖头A中所示的。在圖4 A中，數字1 2 1示銅箔且數字1 2 2是無電電鍍層。 而後，如圖4B中所示的，50iim厚之B階段聚醯 胺一醯亞胺膠粘膜1 2及1 8 厚外層銅箔13 (二者皆 同於實例1 8中所甩者）被層積且在1 8 0°C，3 0 k g f/cm2及6 0分鐘之操作條件下粘合在間層基板 本紙張尺度適用中國國家標準（CNS ) A4規格（.2丨0X297公釐） -47- 經濟部中央標準局貝工消費合作杜印製 A7 B7 五、發明説明) 1 1之二側上。 <··.. ............._ . ·-' 而後每一外層銅箔1 3之部分（其中經孔1 9欲被形成） 被蝕刻去以形成100#m開口 17，如圖4C中所示的 〇 其次，如圖4D中所示的，在曝露部分（其中經孔1 9 欲被形成）上之樹脂被除去直至間層銅箔藉使用雷射鑽孔 G S — 5 Ο Ο Η (商品名，由 Sumitomo Heavy Industries Ltd.製）在頻率=150Hz ;電壓=2 0 K V ;脈衝能量=8 5 mJ;射擊數=7之條件下被曝露。 而後，如圖4 E中所示的，實施無電電鍍直至約1 5 μ m之澱積物（1 6)且外層銅箔及間層電路在經孔1 19上 被電連接在此之後，在積層物表面之不需要部分上的銅藉 蝕刻除去以提供線/空間=1 0 0 # m/ 1 〇 〇 # m密度 的接線，藉此製成4層建構之印刷電路板。 而後，如圖4F中所示的，50#m厚B階段聚醯胺 -醯亞胺膠粘膜及1 8 厚外層銅箔1 3 (二者皆同於實 例1 8中所用者）被層積且在1 8 0 t，3 0 k g f / c m2及6 0分鐘之操作條件下粘合在4層建構之 印刷電路板之雙側上。 而後，每一外層銅箔1 3的部分（其中經孔1 9欲被形 成）藉蝕刻除去以形成1 0 0 # m開口 1 7，如圖4 G中所 示的。_ 其次，在曝露部分（其中經孔欲被形成）上之樹脂被除去 直至間層銅箔藉雷射鑽子GS — 500H而曝露’且通孔 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -·* <諳先閱讀背面之注意事項再填寫本頁)
• 48- 五、發明説明“） 1 4進一步藉0 . 3mm內徑之鑽子形成在積層物中，如 圖4 Η中所示的β (請先閲讀背面之注意事項再填寫本頁) 而後，如圖4 I中所示的，實施1 5 /zm澱積物之無 電電鍍，且在經孔1 5及經孔1 9上製成間層電連接之後 ，在積層物表面之不需要部分上的銅蝕刻除去且以線/空 間=1 0 0 #m/l 〇 0 之密度形成接線以製成6層 建構之印刷電路板。 在圖4 E中圍繞的部分放大示於圖5M中且圖4 I中 之圍繞部分放大示於圖5N中。 所得之電路板具有優良之耐焊熱性。 實例2 0 (多層印刷電路板） 蝕刻阻劑形成在具有0 . 2 m m基板厚及1 8 // m銅’ 箱厚之 MCL — E.— 6 7 9 (商品名，由 Hitachi Chemical C o.，Ltd製）上，且曝於蝕刻阻劑之銅部分蝕刻除去以製成間層 基板 11，如圖5A中所示的。 經濟部中央標準局舅工消費合作杜印製 50;/ιη厚B階段聚醢胺一醯亞胺膜1 2及1 8私m 厚外層銅箔1 3 (二者皆同於實例1 8中所用者）被層積且在 1 8 0°C，3 0 k g f/cm2及6 0分鐘之操作條件下粘 合在間層基板1 1之雙側上，如圖5 B中所示的。 積層物在預定之位置上藉0·3mm內徑之鑽子來鑽 孔以形成通孔1 4，如圖5 C中所示的。 進行約1 5 之無電電鍍以形成金屬澱積物1 5在 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） — ~ •49- Α7 Β7 五、發明説明g ) 通孔1 4之內壁上，如圖5D中所示的，且在表面之不需 要部分上的銅蝕刻除去以形成以線/空間==1 0 0 Am/ 1 Ο Ομιη密度之接線在銅箔上*藉此製成4層印刷電路 板。 50厚Β階段聚醯胺一醯亞胺膠粘膜及18 厚外層銅箔1 3 (二者皆同於實例1 8中所用者）被層積且在 1 8 0 °C，3 0 k g i / c m 2及6 0分鐘之操作條件下粘 合在4層印刷電路板之雙側上，如圖5 E中所示的。 每一外層銅箔1 3中之部分（其中經孔1 9欲被形成）飽 刻除去以提供1 0 0 # m開口 1 7，如圖5 F中所示的。 在曝露部分（其中經孔1 9欲被形成)上之樹脂被除去直 至間層銅箔藉雷射鑽子GS — 5 0 0H而曝露，如圖5 G 中所示的。數字18示會變爲經孔之孔· 經濟部中央標準局員工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 而後實施約15 //m之無電電鍍（16)且外層銅箔及間 層電路在經孔1 9上被電連接，在此之後，在表面之不需 要部分上之銅蝕刻除去以形成以線/空間=1 0 0 1 0 0 μιη密度之接線，藉此製成6層建構之印刷電路板 ，如在圖5 Η中所示的。 Β階段聚醯胺-醯亞胺膠粘膜12及1 8 外層銅 箔1 3(二者皆同於實例1 8中所用者）被層積且在1 8 0°C ，30kg f/cm2及60分鐘之條件下粘合在6層建構 之印刷電路板之二側上，如圖5 I中所示的。 每一外層銅箔13之部分（其中經孔1 9欲被形成）蝕刻 除去以提供1 0 0 開口 1 7，如圖5 J中所示的β 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） •50- 經濟部中央標準局員工消費合作社印製 A7 ______ B7 五、發明説明（） 48 在曝露部分（其中欲形成經孔i 9)上之樹脂被除去直至 間層銅箔藉雷射鑽孔G S — 5 0 Ο Η而曝露以形成孔1 8 ，而後積層物進一步藉〇·3mm內徑之鑽子來鑽孔以形 成通孔1 4，如圖5 K中所示的。 而後實施1 5 無電電鍍在銅箔（13)上，且在經孔 1 9上製成間層電連接之後，在表面之不需要部分上的銅 蝕刻除去以形成以線/空間=1 〇 〇 jum/Ι 0 〇 #m密 度之接線，藉此製成8層建構之印刷電路板，如圖5 L中 所示的。在圖'5 L中，數字1 5示電鑛且1 6示揆線。 此電路板顯出優良之耐焊熱性。 實例2 1 (多層印刷電路板） 藉遵循實例18之程序，除了使用50厚B階段 聚醯胺-醯亞胺膠粘膜之外，製’造8層印刷電路板，該膠 粘膜由1 0 0重量份在產製實例1中所得之芳族聚醯胺-醯亞胺樹脂，2 1 . 7重量份甲酚酚醛淸漆環氧樹脂 E 0 C N 1 0 2 0 (商品名，由Nippon Kayaku Co.，Ltd製）及 1 3 . 2重量份甲酚酚醛清漆酚樹脂KA 1 1 6 0(茼品名 ，由Dainippon Ink & Chemicals Inc.製）所組成，熟化型之該 膠粘膜具有以下性質：玻璃轉換點=2 4 1 °C ;在玻璃轉 換點至3 5 0 °C溫度範圍中之線性膨脹係數==1 7 0 p pm /°C ;在300 t下之儲存彈性模數=1〇3 MPa。此膜之樹脂流是700#m。在圖5D中圍繞部 份放大顯示於圖5 〇中，在圖5 Η中圍繞部分放大顯示於 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 -51- A7 B7 五、發明説明（） 49 圖5N中，且圍5 L中圍繞部分放大顯示於圖5 N中。 此電路板具有優良之耐焊熱性。 實例2 2 (多層印刷電路板）
藉遵循實例1 9之程序*除了使甩5 0 厚B階段 聚醯胺-醯亞胺膠粘膜之外，製成6層建構之印刷電路板 ，該膠粘膜由1 0 0重量份產製實例1中所得之芳族聚醢 胺一醯亞胺樹脂，21 · 7重量份EOCN1〇20(商品 名，由 Nippon· Kayaku Co.，Ltd.製）及 1 3 . 2 重量 K A 1 1 6 0 (商品名，由，Dainippon Ink & Chemicals Inc.製） 組成，熟化型之該膠粘膜具有以下性質：玻璃轉換點： 2 4 1°C ;在玻璃轉換點至3 5 0 °C溫度範圍中之線性膨 脹係數=1 7 0 p p m / °C :在3 0 0 °C下之儲存彈性模’ 數=1 0 3MP a。此電路板具有優良之耐焊熱性。 實例2 3 (多層印刷電路板） 經濟部中央標準局負工消費合作社印製 (铕先閱讀背面之注意事項再填寫本頁) 藉遵循實例2 0之程序，除了使用5 0 厚B階段 聚醯胺-醯亞胺膠粘膜之外，製成8層建構之印刷電路板 ，該膠粘膜由1 0 0重量份之產製實例1中所得之芳族聚 醯胺一醯亞胺樹脂，21 . 7重量份EOCNlp20(商 品名，由 Nippon Knyaku Co.，L.td.製）及 1 3 · 2 重量份 K A 1 1 6 0’（商品名，由 Dainippcyn Ink & Chemicals.Inc. 製）組成，熟化型之該膠粘膜具有以下性質：玻璃轉換點= 2 4 1°C :在玻璃轉換點至3 5 0 °C溫度範圍中之線性膨 本紙乐尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -52- A7 B7 五、發明説明“） 脹係數=.1 7 0ppm/°c ;在3 0 0 °C下之儲存彈性模 數之1 0 3MP a。此電路板顯出優良之耐焊熱性。 比較實例1 2 (多層印刷電路板） 藉遵循實例1 8之程序，但除了使用5 0 #mB階段 聚醯胺-醯亞胺膠粘膜之外，製成8層印刷電路板，該膠 粘膜僅由芳族聚醯胺-醯亞胺樹脂組成且其熟化型具有以 下性：玻璃轉換點=2 2 9 °C ;在玻璃轉換點至3 5 0 °C 溫度範圍中之’線性膨脹係數=6，4 0 0 p p m/°C ;在 300 °C下之儲存彈性模數=5 · 2MPa。 此電路板在膠粘膜中具有空隙且在耐焊熱性測試後耐 焊熱性減低。 如上述，依本發明之多層印刷電路板及其產製方法， 可能提供I VH s於彼此對齊之多層中，使高密度接線成 爲可能，且改良基板表面平坦性及熱阻性。因此，本發明 具有實現接線性，封裝可靠性及多層印刷電路板之熱阻性 的顯著改良的效果。 經濟部中央標準局®:工消費合作社印褽 (讀先閱讀背面之注意Ϋ項再填寫本頁) 實例2 4 (供晶片載體用之電路板） 參考圖6，13A，14及15A-15E，說明此 實例。 製備以下者：
(1)如圖1 3A中所示之基板2 a，其包括0 . 4mm 厚之B T樹脂製的單側鏟銅積層物C CH - HL 本紙張尺度適用中國國家操準（CNS ) A4規格（210X297公釐） -53- A7 B7 五 、發明説明^ (請先閲讀背面之注意事項再填寫本頁) 8 3 Ο (商品名，由 Mitsubishi Has Chemical Co·， Ltd.製），而其銅箔已除去，該積層物之一側被反 鑽孔至0·2mm深以形成穴31，此基板作爲絕 緣層：
(2) 設計來作爲絕緣膠粘層之膠粘膜1 b，如圖1 3 B 中所示者，其包括由產製實例1中所得之芳族聚醯 胺一醯亞胺樹脂，環氧樹脂EOCN 1020( 由Nippon Kayaku K.K.製）及多官能酚KA 1 1/6 0 (商品名，由Dainippooon Ink· and Chemicals Inc.製），由（1 〇 0/2 1/1 1 按重 計)所組成之0 . 0 5 m m厚之膠粘膜，且具有以 下性質：在3 0 °C下之B階段儲存彈性模數= 3，OOOMPa，在300°C下之C階段儲存 彈性模數=100MPa，玻璃轉換溫度=217 °C，該膜1 b具有開口 3 2 b以變爲大於在基板2 a中之反鑽孔31之穴； 經濟部中央標準局員工消費合作社印策
(3) 如圖1 3 C中所示之基板2 c，其包括0 . 4mm 厚之B T樹脂製的單側鍍銅積層物C CH — HL 8 3 0 (商品名，由 Mitsubishi Gas Chemical Co.， Ltd.製），其具有尺寸與膠黏膜lb之穴開口 32b相同之 穴開口 32c，其中藉線黏合3 3製成電連接至半導體 晶片2 6的作爲內部末端的導體電路2 3形成在當 此基板2 c被重叠在基板2 e上時所暴露之部份上
本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） • 54· 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明“） (4) 膠粘膜1 d，如圖1 3 B中所示者，其包括由如（ 2)之相同材料所製成之0 . 0 7 5mm厚之膠粘 膜且具有大於在基板2c之穴開口32d的開口 3 2; (5) 如圖13E中所示之基板2e，其包括.〇 . 4mm 厚之BT樹脂製的單側鍍銅積層物CCH — HL 8 3 0 (商品名，由 Mitsubishi Gas Chemical Co.，Ltd. 製），而其銅箔已除去，該基板2 e具有尺寸與膠粘 膜Id之穴開口32d相同之開口32e: (6 )膠姑膜1 f，如圖1 3 F中所示者，其包括由如（ 2)之相同材料所製成之0 . 1mm厚之膠粘膜且 具有尺寸與在基板2 e之穴開口 3 2 e相同的開口 3 2 f :
(7) 如圖1 3G中所示之基板2g，其包括0 . 2mm 厚之B T樹脂製的單側鏟銅積層物C CH — HL 8 3 0 (商品名，由 Mitsubishi Gas Chemical Co.， Ltd.製），而其銅箔已除去； (8) 而後如圖1 4中所示的平坦的板燁1 〇 1，一保護 膜1 0 5，由上述（1)至（7)組成之多層接線板結 構1 0 4，緩衝物1 0 3，具有與穴相同尺寸之開 口的模製物件1 0 2及平板條1 0 1以此種次序逐 —置於另一者之上且在1 80 °C，3 0 k g f/cm2及1 50分鐘之條件下熱壓以整合 層積。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請也閱讀背面之注意事項再填寫本頁)
-55- A7 B7 五、發明説明“） (9 )由此所得的積層物被鑽孔以形成如圖1 5A所示之 通孔2 4，接著無電電鍍3 4在孔之內壁及稹層物 之表面上，如圖1 5 B所示的。不需要之銅蝕刻除 去以形成如圖1 5 C中所示之外層導體電路2 3 ^ 。再者如圖15D所示的，基板2g之相關部份被 定路線以形成尺寸與一同排列之基板2 e之穴開口 3 2 e相同之開口 3 5，而後多個針2 9固定在個 別通孔2 4中以製成具有穴之針栅條列陣（圖1 5 E )。 實例2 5 (供晶片載體用之電路板） 製備以下者： (1 )如圖1 6 A中所示之作爲絕緣麿之基板211，其包 括0 . 2mm厚之BT樹脂製的單側鍍銅積層物 CCH — HL830 (商品名’由 Mitsubishi Gas Chemical Co.，Ltd.製）,而其銅箔已除去； 經濟部中央標準局員工消費合作社印製 (2 )作爲絕緣膠粘層之膠粘膜1 i ;如圖1 6 B中所示 者，其包括由實例2之（2)相同材料製成之 0 . 0 5mm厚之膠粘膜，且具有穴開口 3 2 i » (3)如圖16C中所示之基板2 j，其包括0.4mm 厚之B T樹脂製的單側鍍銅積層物C CH-HL 8 3 0 (商品名，由’Mitsubishi Gas Chemical Co.， Ltd.製），其具有尺寸與膠粘膜l i之穴開口 3 2 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -56·
五、發明説明g 相同之穴開α 3 2，其中藉黏合線3 3製成電連接 至半導體晶片2 6的作爲內部末端的導體電路2 3 形成在當此基板2 j被重疊在基板2丨上時所暴露 之部份上； (4) 膠粘層lk，如圖16D中所示者，其包括由如（ 2)之相同材料所製成之〇 . 〇5inm厚之膠粘膜 且具有大於在基板2j之穴開口32j的開口32 k ； * (5) 如圖16 E中所不之基板2 1，其包括〇 . 4mm 厚之B T樹脂製的單側鍍銅積層物c C Η - H L -8 3 0 (商品名’由 Mitsubishi Gas Chemical Co.， Ltd.製），其具有尺寸與膠粘膜1 k之穴開口 3 2 k相同之穴開口 3 2 1 ，其中藉線黏合3 3製成電 連接至半導體晶片2 6的作爲內部末端的導體電路 2 3形成在當此基板21被重疊在基板2 η上時所 暴露之部份上； (6) 膠粘膜lm，如圖1 6 F中所示者，其包括由如（ 2)之相同材料所製成之0 . 〇5mm厚之膠粘膜 且具有大基板2 1穴開口 32 i的開口 32m ; (7 )如圖1 6 G中所示之基板2 η ’其包括0 . 4 mm厚之Β Τ樹脂製的單側鍍銅積層物C C Η — HL830 (商品名，由 Mitsubishi Gas Chemical Co.，Ltd.製），而其銅箔已除去’其具有尺寸與膠粘 膜lm之穴開口 3 2m相同之穴開口 3 2π ; 本紙張尺度適用中國國家標準（CNS > Α4規格（210X297公釐） (諳先閱讀背面之注意事項再填寫本頁) -訂 tr 經濟部中央標準局員工消費合作社印製 • 57- Α7 Β7 五、發明説明) (8) 膠粘膜1 〇，如圖1 6H中所示者，其包括由如（ 2)之相同材料所製成之0 · 0 5mm厚之膠粘膜 且具有尺寸與基板1 η之穴開口 3 2 η相同的開口 3 2 ο ϊ (9) 如圖16 1中所示之基板2 ρ，其包括0 . 4 mm 厚之BT樹脂製的單側鍍銅積層物CCH—HL— 8 3 0 (商品名，由 Mitsubishi Gas Chemical Co.，Ltd.製），而其銅箔已除去： (1 )如圖Ί 4中所示的，平坦的板條1 0 1，一保護膜 1 0 5，由上述（1)至（9)組成之多層接線板結構 104，緩衝物103，具有穴開口的模製物件 1 0 2及平板條1 0 1以此種次序逐一置於另一 者之上且在180°C，30kgf/cm2及 1 5 0分鐘之條件下熱壓以整合層積。 經濟部中央標準局員工消費合作社印裝 (請先閱讀背面之注意事項再填寫本頁) (1 1 )由此所得的積層物被鑽孔以形成如圖1 7 A所示 之通孔2 4，接著無電電鍍3 4在孔之內壁及積層 物之表面上，如圖1 7 B所示的。而後包括供融熔 黏合焊球之地的導體電路2 3，如圖1 7 C中所示 的被形成且進一步如圖17D所示的，基板2 p之 相關部份被定路線以形成開口 3 5，其與基板2 η 之穴開口 3 2 η有相同尺寸且一同排列，接著覆以 焊劑阻劑且乾燥以製成球栅條列陣。 實例2 6 (供晶片載體之電路板） 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -58- A7 B7 五、發明説明（） 56 藉遵循與實例2 4之相同程序，但除了下述者之外， 產製一針柵條列陣：通孔被形成以代替基板2 a中之反鑽 孔3 1 ’且具有邊緣部分之熱水斗，如圖1〇中所示的， 被製備且積層物結構由平坦的板條1 〇 1，緩衝物1 〇 3 ’低熔點膜1 1 1，高熔點膜1 1 〇，由絕緣層及基板並 插於二者中之絕緣膠粘層2 1組成之多層接線板結構 104 ’緩衝物1〇3，具有穴孔之模製物件102，及 平坦的板條1 0 1組成，其以如圖1 1 B中所示之次序逐 —置於另一者'之上。 實例2 7 — 2 9 (供晶片載體用之電路板） 藉遵循實例2 4 — 2 6之程序，但除了 BT樹脂製之 單側鍍銅積層物C C Η — H L 8 3 0 (商品名，由Mitsubishi Gas Chemical Co.，Ud.製）被代之以經環氧樹脂浸漬之玻璃 布強化的鍍銅積層物MCL-E — 67(商品名，由Hitach i Chemical Co.，Ltd.製）。 經濟部中央標準局員工消費合作社印策 (請先閱讀背面之注意事項再填寫本頁) 實例3 0 (供晶片載體用之電路板） 製備以下者： (1)作爲絕緣層2 2之基板2 Q，如圖1 8A中所示的 ，包括0 . 2 m m厚之經環氧樹脂浸漬之玻璃布強 化的鍍銅積層物M C L — E — 6 7 (商品名，由
Hitachi Chemical Co.，Ltd.製），而其銅箔被除去， 積層物之一側被反鑽孔至0.1mm深以形成凹處 本紙張尺度適用中國國家標準（CNS ) A4規格（.2丨0X297公釐） -59 - A7 ____ 」_ B7 _______ 五、發明説明) 3 1，其會變爲一穴； (諳先閱讀背面之注意事項再填寫本頁) (2) 作爲絕緣膠粘層22之膠粘膜lr，如圖18B中 所示的’包括由實例2 4之（2)相同材料所製之 0 . 0 5mm厚之膠粘膜且具有穴開口 3 2 r， 此穴開口3r大於基板2q之反鑽孔31; (3) 基板2s，其係藉層積且在180 °C及30 k g f / c m 2條件下粘合〇 . 1 m m厚之經環氧 樹脂浸漬之玻璃布強化的鍍銅積層物MCL - E -6 7(商品名，由Hitachi Chemical Co.，L.td.製），之 二單元2 0 1及202，而0 . 1mm厚膠粘膜 211插於其中所得的，如圖18c中所示的， 每一該積層物單元2 0 1及2 0 2被提供以導體電 路2 3及稍後會變爲經孔2 7之孔，且該膠粘膜 2 1 1由如（2)之相同材料製成，基板2 s具有一 開口 32 s，其尺寸同於膠粘膜1 r之穴開口 32.r，如圖18D中所示的，且此基板2s被 提供有導體電路2 3以作爲內部末端，其藉線粘合 經濟部中央標準局WK工消費合作社印製 3 3在當此基板置於基板2 u上時所暴露之部份上 以製成電連接至半導體晶片2 6上： (4) 如圖1 8 E中所示的膠粘膜1 t，其包括0 . 0 5 mm厚之膠粘膜，此膜由如（2)之相同材料製成且 具有比基板2s之穴開口32s大之開口32ί; (5) —基板2 u，其包括0· lmm厚之經環氧樹脂浸 漬之玻璃布強化的鍍銅積層*MC L 一 E — 6 7 ( 本紙張尺度適用中國國家標準（CNS ) A4規格.（210X297公釐) —一 -60- 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明“） 商品名，由Hitachi Chemical Co.，Ltd.製），的二單 元2 0 3及20 4，此二者層積且在1 80°C及 3 0 k g f/cm2條件下歷60分鐘以粘合有插 於其間之0 . 1mm厚之膠粘膜2 1 2，如圖1 8 F中所示者，每一該積層物單元203及204可 以被提供有導體電路2 3及會變爲經孔2 7之孔， 且該膠粘膜2 1 2由如（2)之相同材料製成，基板 2 u具有一尺寸同於膠粘膜1 t之穴開口 3 2 t的 開口'3 u，且亦提供有作爲內部未端之導體電路 2 3，其藉線粘合3 3在當此基板2 u置於基板 2w上時所暴露之部分上，以製成電連接至半導體 晶片2 6上： (6 )如圖1 8 Η中所示之膠粘膜1 v，其包括由如（2 ) 之相同材料所製成之0 · 0 5mm厚膠粘膜且具有 比基板2 u之穴開口 32u大的開Π32ν ; (7)如圖18 I中所示之基板2w’其包括0 .4mm 厚之經環氧樹脂浸漬之玻璃布強化的鍍銅積層物 M C L — E — 6 7 (商品名，由 Hitachi Chemical Co.，Ltd.製），而其銅箔已除去，該積層物具有尺寸 與膠粘膜1 v之穴開口 3 2 v相同之開口 3 2 w ; (8>如圖1 8 J中所示之膠粘膜1 X，其包括0 . 0 5 mm厚之由如（2)之相同材料製成之膠粘膜且具有 尺寸與基板2w之穴開口 3 2w相同之開口 3 2 X :且 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (讀t閱讀背面之注意事項再填寫本頁) -訂 -tr -61 - A7 B7 五 、發明説明^ (請先閲讀背面之注意事項再填寫本頁) (9 )如圖1 8 k中所示之基板2y，其包括0 . 4mm 厚之經環氧樹脂浸漬之玻璃布強化的鍍銅積層物 MCL — E—+6 7 (商品名，由 Hitachi Chemical (：〇.，1^.製），而其銅箔已除去， (10)如圖14中所示的，平坦的板條101，保護膜 105,由（1)—(9)組成之多層接線板結構 104,緩衝物103,具有穴孔之模製物件 1 0 2及平坦的板條1 〇 1以此種順序逐一置於 另一者之上且在1 8 0°C，3 0 kgf/cm2及 1 5 0分鐘之條件下熱壓以整合層積： (1 1)由此所得之積層物被鑽孔以形成通孔2 4，接著 無電電鍍2 4在孔之內壁及積層物之表面上且順序 地電鍍以形成外層導體電路2 3。再者，爲要形成 —穴，基板2 y之相關部分被路線以形成尺寸與基 板2w之穴開口 3 2w相同且與之並排的開口 3 5 ，藉此產製如圖19中所示之供晶片載體用之接線 板。 經濟部中央標準局員工消費合作社印製 實例3 1 — 3 4 (供晶片載體用之電路板） 針栅條列陣或球栅條列陣或供晶片載體用之接線板藉 遵循實例2 4 — 2 6及3 0之程序來產製，但除了實例 24 — 2 6中之BT樹脂製之單側鍍銅稹層物CCH_ HL8 3 0 (商品名，由 Mitsubishi Gas Chemical Co.，Ltd.製 )，及實例3 0中之經環氧樹脂浸漬之玻璃布強化的鍍銅積 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） •62- 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明k ) 層物M L — E — 6 7 (商品名’，由 Hitachi Chemical Co.，Ltd. 製），被經聚醯亞胺樹脂浸漬之玻璃布強化的鍍銅積層物Μ CL-I — 671(商品名，由 Hitachi Chemical Co.，Ltd.製 )代替之外。 實例3 5 — 4 5 (供晶片載體用之電路板） 針栅條列陣或球柵條列陣或供晶片載體用之接線板藉 遵循實例2 4 — 3 4之程序來產製，但除了每一絕緣膠粘 層被一膠粘膜所代替之外，該膠粘膜由芳族聚醯胺-醯亞 胺樹脂（其具有在3 0 °C下3，500MPa之B階段彈性 模數，在300 °C下1 70MPa之C階段彈性模數，2 23°C之玻璃轉換溫度），EOCN10 2 0 (由Nippon Kayaku Co.，Ltd.製之環氧樹脂及K A 1 1 6 0 (由 Dainippon In.k & Chemicals Inc.製之多官能酌），以 1 0 0 / 4 3 / 2 3之重量比例所組成。 比較實例3-20(供晶片載體用之電路板） 針柵條列陣或球柵條列陣或供晶片載體用之接線板藉 遵循實例2 4 — 3 1之程序來產製，但除了每一絕緣膠粘 層被一膠粘膜所代替之外，該膠粘膜僅由聚醯肢一醯亞胺 樹脂組成，該樹脂具有在3 0 °C下2，5 0 0 Μ P a之B 階段彈性模數，在300 °C下5 · 2MPa之C階段彈性 模數及2 2 9 °C之玻璃轉換溫度。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (讀先閱讀背面之注意事項再填寫本頁) 訂 -tr -63 - 經濟部中央標準局員工消費合作杜印製| A7 .. '_;___B7_ 五、發明説明（） 61 比較實例2 1 — 2 8 (供晶片載體用之電路板） 針柵條列陣或球柵條列陣或供晶片載體用之接線板藉 遵循實例24—31之程序來產製，但除了每一絕緣膠粘 層被一膠粘膜所代替之外，該膠粘膜由該芳族聚醯胺-醯 亞胺樹脂，EOCN1 020 (由 Nippon Kayaku Co.，Ltd.製 之環氧樹脂）及KA 1 1 6 0(由由 Dainippon Ink &Chemical
Inc.製，之多官能酚）以100/ 9 8/5 8之重量比例所組成 〇 由此產製~之供晶片載體用的電路板起初並沒有空隙且 沒有層分離。但是，當它們在2 6 0 °C下受到2分鐘之焊 劑流時，雖然實例2 4 - 4 5之板在絕緣膠粘層中不形成 空隙且不引起剝離，但實例1 3 - 2 0之板在絕緣膠粘層 中產生大量的空隙且有廣泛的剝離，因C階段膠粘層之低 的儲存彈性模數之故。若是比較實例2 1 — 28之組成物 ，則因高比例之熱固性樹脂成份，當攪拌時某些會遭遇凝 膠化問題，而其它則無法形成膜，使其不可能製成一供晶 片載體用之電路板。 如上述，依本發明，藉著在板中合倂此種較佳具有在 3 0°C下1，〇〇〇至5，OOOMPa之B階段彈性模 數，在3 0 0 °C下3 0ΜΡ a以上之C階段彈性模數及 1 8 0°C以上玻璃轉換溫度的絕緣膠粘層，提供具有良好 B階段處置性及優良連接可靠性及熱阻性之供晶片載體用. 之電路板及其製法。 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ297公釐） (請先閎讀背面之注意事項再填寫本頁)
-64- Α7 Β7 經濟部中央標準局員工消費合作社印製 五、發明説明（） 62 圖之簡述 圖ΓA至1 Η是一圖示性截面視圖，-明在本發明之 一實體中描線電路板製造中之連續步驟。 圖2是本發明之一實體中描線電路板製法之流程圖。 圖3 Α至3 D是圖示性截面視圖，說明在本發明之一 實體中在多層印刷電路板製造中之連續步驟。 圖4A至4 I是圖示性截面視圖，說明在本發明另一 實體中在多層印刷電路板製造中之連續步驟。 圖5 A至5 F是圖示性截面視圖，說明在本發明另一 實體中在多層印刷電路板製造中之連續步驟。 圖5M，5N及50分別是圖4E，4I ，5D，5 Η及5L之部分放大視圖。 圖6是圖示性截面視圖，說明依本發明之供晶片載體_ 所用之電路板所使用模式。 圖7是圖示性截面視圖，說明依本發明之供晶片載體 所用之電路板的第一實體。 圖8是圖示性截面視圖，說明依本發明之供晶片載體 所用之電路板的第二實體。 圖9是圖示性截面視圖，說明依本發明之供晶片載體 所用之電路板的第三實體。 圖1 0是圖示性截面視圖，說明依本發明之供晶片載 體所用之電路的第四實體。 圖11A及11B是圖示性截面視圖，說明在本發明 —實體中供晶片載體所用之電路板的製造β 本纸張尺度適用中國國家標準（CNS ) Α4規格（21〇Χ297公釐） (讀先閔讀背面之注意事領再填^':本頁) ----II------1Τ----1. -65- 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（） 63 圖1 2 A至1 2 C是圖示性截面視圖’說明在本發明 另一實體中供晶片載體所用之電路板的製造。 圖1 3 A至1 3 G是圖示性截面視圖’說明在本骜明 一實體P電路板之製造步驟。 圖1 4是個別元件之截面視圖，說明在本發明一實體 中多層接線板之製法。 圖1 5A至1 5 E是圖示性截面視圖，說明在本發明 一實體中供晶片載體所用之電路板的製法。 圖1 6 A'至1 6 I是圖示性截面視圖，說明在本發明 另一實體中供晶片載體所用之電路板的製造步驟。 圖1 7 A至1 7 D是圖示性截面視圖，說明在本發明 另一實體中供晶片載體所用之電路板的製法。 圖1 8 A至1 8 K是圖示性截面視圖，說明在本發明 另一實體中供晶片載體所用之電路板的製法。 圖1 9是圖示性截面視圖，說明在本發明另一實體中 之供晶片載體用之電路板結構。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)
•66-

Claims (1)

  1. 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 1. —種描線電路板，其包括具有導體於其上之絕緣 基板，形成在其上之絕緣膠粘層，多個具有絕緣塗層且固 定於該絕緣膠粘層中之線，及多個形成在電連接所需部分 中的通板孔，該絕緣膠粘層具有在3 0 0°C下3 OMP a 以上之儲存彈性模數，及1 8 0°C以上之玻璃轉換溫度， 且由一包括聚醯胺一醯亞胺樹脂及熱固性成份之膠粘組成 物製成。 2. —種製備如申請專利範圍第1項之描線電路板之 方法，其包括·以下步驟：· 藉塗覆膠粘組成物在絕緣基板上或藉傳遞預先塗在一 載體膜上之膠粘組成物而形成一絕緣膠粘層在一具有導體 電路於其上之絕緣基板上，該膠粘組成物包括聚醯胺一醯 亞胺樹脂及熱固性成份； 描劃多個具有絕緣塗層之線在該絕緣膠粘層上且固定 線於其中， 使所得絕緣基板受到熱壓以熟化膠粘組成物， 在電連接所需部分中鑽孔，接著電鍍在孔內壁上，且 形成導體電路。 3 ·如申請專利範圍第2項之方法，其進一步包括在 熱壓步驟後實施熱處理。 4 . 一種多層印刷電路板，其包括多個具有導體電路 於其上之絕緣基板，交互插於這些絕緣基板間之絕緣膠粘 層，及多個電連接導體電路之通板孔，該絕緣膠粘層具有 在3 0 0 °C下3 OMP a以上之儲存彈性模數及18 0°C 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐〉 -67 · I - 1111__—^=^裝— — ... ./!- (請先閲讀背面之注意事項再填寫本頁) 訂 A8 B8 C8 · D8 六、申請專利範圍 以上之玻璃轉換溫度，且由一包括聚醯胺-醯亞胺樹脂及 熱固性成份之膠粘組成物製成。 5 .如申請專利範圍第4項之多層印刷電路板，其中 至少二個形成在絕緣基板上之導體電路經由至少一經孔來 電連接。 6 種產製如申請專利範圍第4項之多層印刷電路 板的方法，其包括以下步驟： a) 層積多個作爲間層基板之具有導體電路於其上之絕 緣基板及銅箔外層，其間插有多個由一包括聚醯胺一醯亞 胺樹脂及熱固性成份之膠粘組成物製成之絕緣膠粘層，接 著在熱壓下粘合，. b )在預定位置上鑽通孔以曝露在個別層上之導體電路 以供電連接， c )實施電鍍以電連接個別的導體電路， d )形成蝕刻阻劑在外層銅箔上且藉蝕刻選擇性地除去 銅箔以形成接線電路，且 e )除去蝕刻阻劑。 經濟部中央標準局員工消費合作社印褽 (請先閲讀背面之注意事項再填寫本頁) 7 . —種產製如申請專利範圍第5項之多層印刷電路 板的方法，其包括以下步驟： a )層積一具有導體電路於其上之間層基板及一外層銅 箔，其間插有一層由一包括聚醯胺-醯亞胺樹脂及熱固性 成份之膠粘組成物製成之絕緣膠粘層，接著在熱壓下粘合 » b) 形成一蝕刻阻劑在外層銅箔上且藉蝕刻選擇性地去 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） · 68 · 經濟部中央標準局貝工消費合作社印製 A8 B8 · C8 D8 _ 六、申請專利範囷 除銅箔以形成細孔， C )除去蝕刻阻劑， d)藉雷射鑽孔除去在絕緣膠粘層中曝於細孔之經熟化 樹脂以形成經孔且曝露在間層基板上之導體電路， e )實施電鍍以電連接在間層基板上之導體電路和外層 銅箔， f )形成蝕刻阻劑在外層銅箔上且實施選擇性蝕刻以形 成接線電路在銅箔上，且 g )除去蝕刻阻劑》 8 ·如申請專利範圍第7項之方法，其中步驟a)至g) 重覆預定之次數以致在連續或多層上具有經孔。 9 .—種產製如申請專利範圍第5項之多層印刷電路 板之方法，其包括 形成一間層基板，其包括以下步驟： a 1)層積一具有導體電路於其上之間層基板及一外層 銅箔，其間插入一層由包括聚醯胺一醯亞胺樹脂及熱固性 成份之膠粘組成物製成之膠粘層，接著在熱壓下粘合， b 1 )形成一暫時爲外層之蝕刻阻劑在銅箔上且藉蝕刻 選擇性地除去暫時之外層銅箔以形成細孔， c 1 )除去蝕刻阻劑， d 1)藉雷射鑽孔除去在絕緣膠粘層4¾於細孔之經熟 化樹脂以形成經孔且曝露在間層基板上之導體電路， e 1)實施電鍍以電連接在間層基板上之導體電路及暫 時之外層銅箔， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) -69- n t— ^^1 - 1^1 I I ' ) —ϋ ^^1 I i ·ϋ ml HI n - (請先閲讀背面之注意Ϋ項再填寫本頁) Α8 Β8 C8 D8 七、申請專利範圍 .ί 1 )形成一蝕刻阻劑在暫時之外層銅箔上且實施選擇 性蝕刻以形成接線電路， g 1 )除去蝕刻阻劑，且若需要， .重覆步驟al)至gl)歷預定次數，且 h )使用如申請專利範圍第7項之步驟3)中所得之間層 基板來實施如申請專利範圍第7項之步驟a )至g )以在連續 二層或'更多層上具有經孔。 10.—種供晶片載體用之電路板，其包括 多個絕緣'層， 多個在個別絕緣基板上之具有導體電路之間層基板， 多個絕緣膠粘層，每一絕緣膠粘層粘合每一絕緣層及 每一間層基板或每一絕緣層， 多個具有導體在其內壁表面上且電連接至導體電路之^ . 一- 通孔，及容納至少一半導體晶片之穴， 該絕緣膠粘層具有在3 0 0 °C下3 0 Μ P a以上之儲 存彈性模數，1 8 0°C以上之玻璃轉換溫度且由一包括聚 醯胺-醯亞胺樹脂和熱固性成份之膠粘組成物製成。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 1 1 .如申請專利範圍第1 〇項之電路板，其進一步 包括電連接鄰近間層基板用之一或多個經孔。 1 2 .如申請專利範圍第1 〇項之電路板，其中形成 穴以使在絕緣層中最靠近此種其中至少一半導體晶片欲被 固定之部分上的空間成爲最小，且使在重疊之絕緣層中的 空間等於或大於稍後者，且曝於穴之個別的間層基板的電 路板具有內部末端以電連接至欲固定之半導體晶片。 本^張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ~ _ 經濟部中央標準局員工消費合作社印製 B8 C8 D8 六、申請專利範圍 1 3 .如申請專利範圍第1 0項之電路板，其中穴是 一通孔，在其一開口上具有熱水斗（Ssink)以封閉此開口。 1 4 .如申請專利範圍第1 0項之電路板，其中安置 在最外層之絕緣層具有一或多個內部末端以電連接至一或 多個其它電路板。 1 5 ·如申請專利範圍第1 4項之電路板，其中外部 電路是多個針。 1 6 ·如申請專利範圍第14項之電路板，其中外部 末端具有一或'多個地（lands)以藉一或多個焊劑球而電連接 〇 17.—種產製如申請專利範圍第1〇項之供晶片載 體用之電路板的方法，其包括以下步驟： 層積多層絕緣層及多層之具有導體電路的間層基板在 絕緣基板上，插入多層絕緣膠粘膜在每一絕緣層和每一間 層基板或每一絕緣層間，同時形成一穴以容納至少一半導 體晶片，且在熱壓下粘合， 在所得積層物中鑽通孔，且 形成一導體在通孔之內壁表面上， 該絕緣膠粘層具有在3 0 0 °C下3 Ο Μ P a以上之儲 存彈性模數’ 1 8 0°C以上之玻璃轉換溫度，且由一包括 聚醯胺-醯亞胺樹脂及熱固性成份之舊粘組成物製成。 1 8 .如申請專利範圍第1 7項之方法，其進一步包 括 形成一或多個經孔以在層積步驟期間電連接至少鄰近 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐) _ ~ (請先閲讀背面之注意1P項再填寫本頁) •裝. 訂 A8 B8 C8 D8 六、申請專利範国 之導體電路。 1 9 .如申請專利範圍第1 7項之方法，其中層積步 驟包括 將一具有容納一半導體晶片用之穴及會變爲經孔之孔 的鍍銅積層物，經由一具有與鍍銅積層物相同之會變爲經 孔的孔的絕緣膠粘層，堆積在一形成間層基板上之導體電 路上，此間層基板具有與鍍銅積層物相同之容納一半導體 晶片用之穴， 在熱壓下粘合以形成一積層物， 藉銅電鑛將經孔內壁金屬化，接著藉蝕刻除去不需要 之銅， 將一具有容納一半導體晶片及會變爲經孔之孔的鍍銅 積層物，經由一具有與鍍銅積層物相同之容納一半導體晶 片用之穴及會變爲經孔之孔的絕緣膠粘層，堆積在所得積 層物上，且 上述步驟重覆預定之次數。 經濟部中央標準局員工消費合作社印裝 (請先閲請背面之注意事項再填寫本頁) 2 0 .如申請專利範圍第1 8項之方法，其中經孔形 成步驟使用一具有經孔之一或多金屬化內壁的間層基板來 取代》 2 1 .如申請專利範圍第1 7項之方法，其中形成穴 以使在絕緣層中最靠近此種其中至少一半導體晶片欲被固 定的部分上的空間成爲最小，且使重疊之絕緣層中的空間 等於或大於稍後者。 2 2 · —種產製，如申請專利範圍第1 〇項之供晶片載 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-72- 經濟部中央標準局員工消費合作社印製 A8 B8 C8 , __ D8 六、申請專利範園 體用之電路板的方法，其包括以下步驟： 層積多層絕緣層和多層具有導體電路之間層基板在個 別絕緣基板上，插入多層絕緣膠粘層在每一絕緣層和每一 間層基板或每一絕緣層間，該絕緣層，該間層基板和該絕 緣膠粘層具有相同空間以供一容納至少一半導體晶片用之 穴，接著熱壓， 在所得積層物中鑽通孔， 形成導體在通孔之內壁表面上以電連接導體電路，且 形成一熱水斗在穴之一開口中以封閉此開口。 2 3 ·如申請專利範圍第2 2項之方法，其中熱水斗 包括一載體及一形成在載體上且具有比載體更小尺寸之邊 緣部分，最外部之絕緣層被鑽孔以形成一具有與熱水斗之 載體幾乎相同尺寸的孔，接著接合且粘合載體至經鑽孔之 孔。 2 4 .如申請專利範圍第2 3項之方法，其中接觸積 層物之邊緣部分具有一凹凸形狀。 2 5 ·如申請專利範圍第1 7項之方法，其中層積步 驟藉以下方式進行：安置一膜材料以保護產物表面，交互 堆積之多層絕緣膠粘層及多層間層基板，緩衝材料，具有 一容納至少一半導體之穴的產物’以此順序由下至頂部在 —對壓平之平坦板條間，接著熱壓以整合層積。 2 6 種膠粘組成物，其包括（a)聚醯胺一醯亞胺樹 脂及（b)熱固性成份，該膠粘組成物提供一具有在3 0 0 °C 下3 OMP a以上之儲存彈性模數及1 8 0°C以上之玻璃 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐> -73 - ---11------- (請先閲讀背面之注意事項再填寫本頁) 訂 • 六、申請專利耗圍 轉換溫度的熟化物件。 2 7 .如申請專利範圍第2 6項之膠粘組成物，其中 聚醯胺一醯亞胺樹脂具有80，0 0 0以上之分子量》 28.如申請專利範圍第26項之膠粘組成物，其中 熱固性成份含量是1 0至1 5 0重量份每10 0重量份聚 醯胺-醯亞胺樹脂。 2 9 .如申請專利範圍第2 6項之膠粘組成物，其中 熱固性成份包括環氧樹脂及其熟化劑及/或其熟化加速劑 0 3 0 . —種用於描線電路板，多層印刷電路板及供晶 片載體用之電路板中之絕緣膠粘層的形成方法，其使用一 膠粘組成物，其包括（a )1 0 0重量份聚醯胺一醯亞胺樹脂 及（b ) 1 0至1 5 0重量份環氧樹脂及其熟化劑和/或其熟 化加速劑。 3 1 .如申請專利範圍第3 0項之方法，其中聚醯胺 一醯亞胺樹脂具有8 0，0 0 0以上之分子量》 經濟部中央標準局員工消費合作社印製 3 2 .如申請專利範圍第3 0項之方法，其中絕緣膠 粘層具有在3 0 0 °C下3 OMP a以上之儲存彈性模數及 1 8 0 °C以上之玻璃轉換溫度。 3 3 .如申請專利範圍第1項之描線電路板，其中膠 粘組成物包括（a ) 1 0 0重量份具有8 0，0 0 0以上分子 量之聚醯胺一酿亞胺樹脂和.（b)l 0至1 5 0重量份包括環 氧樹脂和其熟化劑和/或其熟化加速劑之熱固份。 ... V. 3 4 .如申請專利範圍第33項之描線電中聚
    {請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -74- A8 B8 C8 D8 六、申請專利範圍 醯胺-懂亞胺樹脂是一種藉反應芳族二醯亞胺羧酸與芳族 二異氰酸酯所得之芳族聚醯胺一酿亞胺樹脂，該芳族二醯 亞胺羧酸藉反應具有3個以上芳族環之二胺與苯偏三酸酐 而得。 3 5 .如申請專利範圍第3 4項之描線電路板，其中 具有3個以上芳族環之二胺是至少一選自由2，2-雙[4 -(4 一胺基苯氧基）苯基]丙烷，雙[4 一（3 -胺基苯氧基） 苯基]碩，雙[4 一（ 4 _胺基苯氧基）苯基]碾，2，2 —雙[ 4 一（4 一胺基苯氧基）苯基]六氟丙烷，雙[4 一 (4 一胺基 苯氧基）苯基]甲烷，4，4 —雙一（4 一胺基苯氧基）聯苯， 雙[4—(4 -胺基苯氧基）苯基]醚，雙[4一（4 一胺基苯氧 基）苯基]酮，1，3 —雙（4-胺基苯氧基）苯，及1，4 一 雙（4 -胺基苯氧基）苯所組成之群中者，且芳族二異氰酸酯 是至少一選自由4，4 > —二苯基甲烷二異氰酸酯，2， 4 -伸甲苯基二異氰酸酯，2，6 —伸甲苯基二異氰酸酯 ，萘—1，5 —二異氰酸酯及2，4 一伸甲苯基二聚物所 組成之群中者。 經濟部中央標率局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 3 6 .如申請專利範圍第4項之多層印刷電路板，其 中膠粘組成物包括（a)l 〇〇重量份之具有8〇，0 00以 上分子量的聚醯胺一醯亞胺樹脂及（b)l 〇至1 5 0重量份 之包括環氧樹脂和其熟化劑和/或其熟化加速劑之熱固性 成份。 V - 3 7 .如申請專利範圍第3 6項之多層印刷電路板， 其中聚醯胺-醯亞胺樹脂是一種藉反應芳族二醯亞胺羧酸 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -75- 六、申請專利範圍 與芳族二異氰酸酯所得之芳族聚醯胺一醯亞胺樹脂，芳族 二醯亞胺羧酸藉皮應具有3個以上芳族環與芳偏三酸酐而 (請先閲讀背面之注意事項再填寫本頁) 得。 3 8 .如申請專利範圍第3 7項之多層印刷電路板， 其中具有3個以上芳族環之二胺是至少一選自由2，2 — 雙[4—(4 -胺基苯氧基）苯基]丙烷，雙[4 一（3 -胺基苯 氧基）苯基]硯，雙[4 一（4 一胺基苯氧基）苯基]硯，2，2 —雙[4 一（4 —胺基苯氧基）苯基]六氟丙烷，雙[4 _(4 -胺基苯氧基）苯基]甲烷，4，4_雙一（4一胺基苯氧基）聯 苯，雙[4 — (4 —胺基苯氧基）苯基]酸，雙[4 _ (4 -胺基 苯氧基）苯基]酮，1，3 —雙（4 一胺基苯氧基）苯，及1， 4 -雙（4 _胺基苯氧基）苯所組成之群中者，且芳族二異氰 酸酯是至少一選自由4，4 — 一二苯基甲烷二異氰酸酯， 2，4一伸甲苯基二異氰酸酯，2，6 -伸甲苯基二異氰 酸酯，萘一 1，5 —二異氰酸酯及2，4 一伸甲苯基二聚 物所組成之群中者。 經濟部中央標準局員工消費合作社印製 3 9 .如申請專利範圍第1 0項之電路板，其中膠粘 組成物包括（a)l 0 0重量份具有8 0，0 0 0以上分子量 之聚醯胺一醯亞胺樹脂及（b)l 0至1 5 0重量份之包括環 氧樹脂及其熟化劑及/或其熟化加速劑之熱固性成份。 4 0 .如申請專利範圔第3 9項之電路板，其中聚醯 胺-醯亞胺樹脂是一種藉反應芳族二醯亞胺羧酸與芳族二 異氰酸酯所得之芳族聚醯胺-醯亞胺樹脂，芳族二醯亞胺 羧酸藉反應具有3個以上芳族環之二胺與苯偏三酸酐而得 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-76 - A8 B8 一 C8 D8 六、申請專利範圍 0 ' 4 1.如申請專利範圍第4 0項之電路板，其中具有 3個以上芳族環之二胺是至少一選自由2，2-雙[4—(4 -胺基苯氧基）苯基]丙烷，雙[4 一（3 —胺基苯氧基）苯基] 碾，雙[4 一（4 一胺基苯氧基）苯基]硯，2，2 —雙[4_( 4 _胺基苯氧基）苯基]六氟丙烷，雙[4 一（4 一胺基苯氧基 )苯基]甲烷，4，4 一雙一（4 一胺基苯氧基）聯苯，雙[4 -(4 _胺基苯氧基）苯基]醚，雙[4 一（4 —胺基苯氧基）苯 基]酮，1，3_雙[4一（4 一胺基苯氧基）苯，及1，4一 雙（4 -胺基苯氧基）苯所組成之群中者，且芳族二異氰酸酯 是至少一選自由4，4 z —二苯基甲烷二異氰酸酯，2， 4 —伸甲苯基二異氰酸酯，2，6 —伸甲苯基二異氰酸酯 ，萘-1，5 —二異氰酸靡及2，4 一伸甲苯基二聚物所 組成之群中。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公嫠）-77-
TW086115635A 1997-03-03 1997-10-22 Circuit boards using heat resistant resin for adhesive layers TW398165B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4745497A JP3821252B2 (ja) 1997-03-03 1997-03-03 マルチワイヤ配線板用接着剤およびこの接着剤を用いたマルチワイヤ配線板とその製造法
JP4769797A JPH10242654A (ja) 1997-03-03 1997-03-03 多層プリント配線板およびその製造法
JP07680297A JP3897136B2 (ja) 1997-03-28 1997-03-28 多層配線板及びその製造法

Publications (1)

Publication Number Publication Date
TW398165B true TW398165B (en) 2000-07-11

Family

ID=27292986

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086115635A TW398165B (en) 1997-03-03 1997-10-22 Circuit boards using heat resistant resin for adhesive layers

Country Status (5)

Country Link
US (1) US6121553A (zh)
KR (1) KR100276747B1 (zh)
DE (1) DE19748075C2 (zh)
SG (1) SG76530A1 (zh)
TW (1) TW398165B (zh)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU4471797A (en) * 1996-10-08 1998-05-05 Hitachi Chemical Company, Ltd. Semiconductor device, semiconductor chip mounting substrate, methods of manufacturing the device and substrate, adhesive, and adhesive double coated film
FR2769440B1 (fr) * 1997-10-03 1999-12-03 Gemplus Card Int Procede pour la fabrication d'un dispositif electronique a puce et/ou a antenne et dispositif obtenu par le procede
DE69839896D1 (de) * 1997-10-29 2008-09-25 Hitachi Chemical Co Ltd Siloxanmodifizierte Polyamidharzzusammensetzungsklebefolie, CSP Leiterplatte und Folie und hergestelltes Halbleiterbauelement
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
US6299053B1 (en) 1998-08-19 2001-10-09 Kulicke & Soffa Holdings, Inc. Isolated flip chip or BGA to minimize interconnect stress due to thermal mismatch
US6274821B1 (en) * 1998-09-16 2001-08-14 Denso Corporation Shock-resistive printed circuit board and electronic device including the same
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP3374778B2 (ja) * 1999-02-25 2003-02-10 株式会社村田製作所 チップ型電子部品
JP2000294922A (ja) * 1999-04-01 2000-10-20 Victor Co Of Japan Ltd 多層プリント配線板用の絶縁樹脂組成物
US6372999B1 (en) * 1999-04-20 2002-04-16 Trw Inc. Multilayer wiring board and multilayer wiring package
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
EP2086300A1 (en) * 1999-06-02 2009-08-05 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
JP4113710B2 (ja) * 2000-01-13 2008-07-09 日東電工株式会社 多孔性接着シートおよびそれを用いた多孔性接着シート付き半導体ウェハ、ならびにそれらの製造方法
DE10007414B4 (de) * 2000-02-18 2006-07-06 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Verfahren zur Durchkontaktierung eines Substrats für Leistungshalbleitermodule durch Lot und mit dem Verfahren hergestelltes Substrat
TW574261B (en) * 2000-08-28 2004-02-01 Ube Industries Method of producing through-hole in aromatic polyimide film
TW511401B (en) * 2000-09-04 2002-11-21 Sanyo Electric Co Method for manufacturing circuit device
US6633490B2 (en) * 2000-12-13 2003-10-14 International Business Machines Corporation Electronic board assembly including two elementary boards each carrying connectors on an edge thereof
JP4780844B2 (ja) * 2001-03-05 2011-09-28 Ｏｋｉセミコンダクタ株式会社 半導体装置
US6753553B2 (en) * 2002-06-17 2004-06-22 Jiahn-Chang Wu LED matrix substrate with convection holes
US6854637B2 (en) * 2003-02-20 2005-02-15 Freescale Semiconductor, Inc. Wirebonding insulated wire
US7042098B2 (en) * 2003-07-07 2006-05-09 Freescale Semiconductor,Inc Bonding pad for a packaged integrated circuit
KR100792056B1 (ko) * 2004-01-08 2008-01-04 히다치 가세고교 가부시끼가이샤 폴리우레탄이미드수지, 접착제 조성물, 및 회로접속용접착제 조성물
JP2005317861A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法
JP4526983B2 (ja) * 2005-03-15 2010-08-18 新光電気工業株式会社 配線基板の製造方法
JP3914239B2 (ja) * 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
TW200634095A (en) * 2005-03-16 2006-10-01 Chang Chun Plastics Co Ltd Polyoxyalkyleneamine modified polyamidepolyimide resin and composition thereof
DE102005033156A1 (de) * 2005-07-13 2007-01-25 Infineon Technologies Ag Substrat für IC-Packages
US7877866B1 (en) * 2005-10-26 2011-02-01 Second Sight Medical Products, Inc. Flexible circuit electrode array and method of manufacturing the same
US7368035B2 (en) * 2006-01-27 2008-05-06 Gm Global Technology Operations, Inc. Method for brazing and adhesive bonding
US9156674B2 (en) * 2006-06-02 2015-10-13 MicroZeus, LLC Micro transport machine and methods for using same
US8134276B2 (en) * 2006-06-02 2012-03-13 MicroZeus, LLC Methods and systems for positioning micro elements
US8282284B2 (en) 2006-06-02 2012-10-09 MicroZeus, LLC Methods and systems for micro bearings
WO2007143623A2 (en) 2006-06-02 2007-12-13 Stalford Harold L Methods and systems for micro machines
US20080011417A1 (en) * 2006-07-11 2008-01-17 Mark Manuel Compound tooling for controlled work surface characteristics
DE102006047735A1 (de) * 2006-10-06 2008-04-10 Tesa Ag Hitzeaktivierbares Klebeband insbesondere für die Verklebung von elektronischen Bauteilen und Leiterbahnen
DE102006047739A1 (de) * 2006-10-06 2008-04-17 Tesa Ag Hitzeaktivierbares Klebeband insbesondere für die Verklebung von elektronischen Bauteilen und Leiterbahnen
DE102007001225A1 (de) * 2007-01-08 2008-07-10 Future-Shape Gmbh Flächenverkleidungselement, Flächenverkleidungselement-Anordnung und Verfahren zum Herstellen eines Flächenverkleidungselementes
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
KR20090020382A (ko) * 2007-08-23 2009-02-26 엘에스엠트론 주식회사 비열경화형 반도체 패키징 방법
US20090168391A1 (en) * 2007-12-27 2009-07-02 Kouichi Saitou Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same
US20090277670A1 (en) * 2008-05-10 2009-11-12 Booth Jr Roger A High Density Printed Circuit Board Interconnect and Method of Assembly
US8122973B2 (en) 2008-05-21 2012-02-28 Stalford Harold L Three dimensional (3D) robotic micro electro mechanical systems (MEMS) arm and system
CN101631425B (zh) * 2008-07-15 2012-08-29 鸿富锦精密工业（深圳）有限公司 电路板及其共存布线方法
DE102008046873A1 (de) 2008-09-11 2010-03-18 Tesa Se Hitzeaktivierbares Klebeband insbesondere für die Verklebung von elektronischen Bauteilen und Leiterbahnen
KR101056898B1 (ko) * 2008-09-11 2011-08-12 주식회사 두산 다층 인쇄회로기판 및 그 제조방법
US8276268B2 (en) * 2008-11-03 2012-10-02 General Electric Company System and method of forming a patterned conformal structure
US8327532B2 (en) * 2009-11-23 2012-12-11 Freescale Semiconductor, Inc. Method for releasing a microelectronic assembly from a carrier substrate
US8289727B2 (en) * 2010-06-11 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package substrate
KR101138542B1 (ko) * 2010-08-09 2012-04-25 삼성전기주식회사 다층 인쇄회로기판의 제조방법
JP2012146963A (ja) * 2010-12-20 2012-08-02 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法及び半導体パッケージ
US8693203B2 (en) 2011-01-14 2014-04-08 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices
US10406791B2 (en) 2011-05-12 2019-09-10 Elantas Pdg, Inc. Composite insulating film
US10253211B2 (en) * 2011-05-12 2019-04-09 Elantas Pdg, Inc. Composite insulating film
US20130019470A1 (en) * 2011-07-22 2013-01-24 Ict-Lanto Limited Method of manufacturing three-dimensional circuit
JP2013098927A (ja) * 2011-11-04 2013-05-20 Ricoh Co Ltd コイルアンテナ、コイルアンテナ実装体、コイルアンテナの製造方法及びコイルアンテナ実装体の製造方法
US9125320B2 (en) * 2011-11-16 2015-09-01 Dyi-chung Hu Method of manufacturing passive component module
US9786587B2 (en) 2011-12-14 2017-10-10 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
JP5887901B2 (ja) * 2011-12-14 2016-03-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
US9414501B2 (en) * 2012-01-04 2016-08-09 Board Of Regents, The University Of Texas System Method for connecting inter-layer conductors and components in 3D structures
US8946072B2 (en) * 2012-02-02 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. No-flow underfill for package with interposer frame
US9691636B2 (en) 2012-02-02 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer frame and method of manufacturing the same
JP2013187255A (ja) * 2012-03-06 2013-09-19 Ngk Spark Plug Co Ltd 配線基板の製造方法
US9532465B2 (en) * 2012-03-28 2016-12-27 Ttm Technologies, Inc. Method of fabricating a printed circuit board interconnect assembly
TWI498055B (zh) * 2012-04-17 2015-08-21 Adv Flexible Circuits Co Ltd The conductive through hole structure of the circuit board
CN103384443B (zh) * 2012-05-03 2016-08-24 易鼎股份有限公司 电路板的导电贯通孔结构
DE102012216926A1 (de) * 2012-09-20 2014-03-20 Jumatech Gmbh Verfahren zur Herstellung eines Leiterplattenelements sowie Leiterplattenelement
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
US9583458B2 (en) * 2013-03-15 2017-02-28 The Charles Stark Draper Laboratory, Inc. Methods for bonding a hermetic module to an electrode array
JP6161380B2 (ja) * 2013-04-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10065339B2 (en) * 2013-05-13 2018-09-04 Romeo Ilarian Ciuperca Removable composite insulated concrete form, insulated precast concrete table and method of accelerating concrete curing using same
US9997491B2 (en) * 2013-07-08 2018-06-12 Sony Corporation Method of determining curing conditions, method of producing circuit device, and circuit device
DE102013226097B4 (de) * 2013-12-16 2022-06-15 Robert Bosch Gmbh Mehrschichtig ausgebildeter Schaltungsträger
JP6005280B2 (ja) * 2014-06-09 2016-10-12 三菱電機株式会社 半導体パッケージの製造方法
JP2016072334A (ja) * 2014-09-29 2016-05-09 日本ゼオン株式会社 積層体の製造方法
JP6485235B2 (ja) * 2015-06-10 2019-03-20 富士電機株式会社 半導体装置
TWI578416B (zh) * 2015-09-18 2017-04-11 Subtron Technology Co Ltd 封裝載板及其製作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3674914A (en) * 1968-02-09 1972-07-04 Photocircuits Corp Wire scribed circuit boards and method of manufacture
US3674602A (en) * 1969-10-09 1972-07-04 Photocircuits Corp Apparatus for making wire scribed circuit boards
US3646572A (en) * 1970-02-09 1972-02-29 Photocircuits Corp Electric wiring assemblies
US4097684A (en) * 1971-12-20 1978-06-27 Kollmorgen Technologies Inc. Electric wiring assemblies
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
JPS5826828B2 (ja) * 1978-04-26 1983-06-06 新光電気工業株式会社 テ−プキヤリアの製造方法
JPS59158579A (ja) * 1983-02-28 1984-09-08 イビデン株式会社 半導体搭載用プリント配線基板の製造方法
EP0168602A1 (en) * 1984-06-25 1986-01-22 Kollmorgen Technologies Corporation Method for making interconnection circuit boards
EP0457722A2 (de) * 1990-05-15 1991-11-21 Ciba-Geigy Ag Gemische aus Epoxidharzen und Polyamid-Polyimid Blockcopolymeren
JP3063929B2 (ja) * 1991-12-26 2000-07-12 宇部興産株式会社 耐熱性の接着剤
US5403869A (en) * 1992-08-17 1995-04-04 Hitachi Chemical Company, Ltd. Adhesive of epoxy resins, epoxy-modified polybutadiene and photoinitiator
US5650593A (en) * 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
US5625166A (en) * 1994-11-01 1997-04-29 Intel Corporation Structure of a thermally and electrically enhanced plastic pin grid array (PPGA) package for high performance devices with wire bond interconnect
US5622588A (en) * 1995-02-02 1997-04-22 Hestia Technologies, Inc. Methods of making multi-tier laminate substrates for electronic device packaging
JP4221076B2 (ja) * 1998-05-25 2009-02-12 三菱電機株式会社 液晶表示装置

Also Published As

Publication number Publication date
DE19748075C2 (de) 2001-03-08
DE19748075A1 (de) 1998-09-10
KR19980079443A (ko) 1998-11-25
SG76530A1 (en) 2000-11-21
US6121553A (en) 2000-09-19
KR100276747B1 (ko) 2001-02-01

Similar Documents

Publication Publication Date Title
TW398165B (en) Circuit boards using heat resistant resin for adhesive layers
JP4273895B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
EP1030366B1 (en) Printed wiring board for semiconductor plastic package
CN101647327B (zh) 多层电路基板及半导体装置
JP4423779B2 (ja) エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
TW200913098A (en) Semiconductor plastic package and fabricating method thereof
WO2014042201A1 (ja) キャリア付き銅箔
EP0678918A2 (en) Multilayer printed wiring board
JP5413693B2 (ja) 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法
JP5029911B2 (ja) 回路形成用支持基板と、半導体素子搭載用パッケージ基板及び基板の製造方法
KR100747023B1 (ko) 다층 인쇄회로기판 및 그 제작방법
KR100751286B1 (ko) 반도체 실장용 기판 및 반도체 패키지 제조방법
JP4096394B2 (ja) 多層配線板及びその製造法
JP4035883B2 (ja) 多層プリント配線板及びその製造法
JPH11298143A (ja) 多層プリント配線板の製造方法
JP2014120687A (ja) 積層板、多層積層板、プリント配線板、多層プリント配線板及び積層板の製造方法
JP3897136B2 (ja) 多層配線板及びその製造法
JP2008201117A (ja) 樹脂付き金属薄膜、印刷回路板及びその製造方法、並びに、多層配線板及びその製造方法
KR100736634B1 (ko) 적층판, 인쇄회로기판 및 그 제작방법
TWI419636B (zh) 多層電路基板及半導體裝置
KR100744993B1 (ko) 다층 인쇄회로기판 및 그 제작방법
WO2020121652A1 (ja) 半導体素子搭載用パッケージ基板の製造方法
KR20210100589A (ko) 반도체 소자 탑재용 패키지 기판의 제조 방법
KR100722741B1 (ko) 다층 인쇄회로기판 및 그 제작방법
JP2012162084A (ja) 樹脂付き基材及び樹脂付き銅箔

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees