KR100744993B1 - 다층 인쇄회로기판 및 그 제작방법 - Google Patents

Abstract

다층 인쇄회로기판 및 그 제작방법이 개시된다. 상부 회로패턴 및 상부 회로패턴에 적층된 하부 회로패턴과, 상부 회로패턴 및 하부 회로패턴을 매몰하는 수지조성물층과, 수지조성물층에 형성되며 상부 회로패턴 및 하부 회로패턴과 연결되는 블라인드 비어홀과, 수지조성물층에 형성되며 블라인드 비어홀과 연결되는 외층 회로패턴과, 외층 회로패턴과 연결되는 외부 연결수단을 포함하는 다층 인쇄회로기판은, 신호 전달성이 뛰어나고 방열성이 우수하며 보강재를 필요로 하지 않을 뿐만 아니라 고주파, 특히 20 GHz 이상에서 유전 특성이 우수하고 전송 손실이 향상된다.

비할로겐, 블라인드 비어홀, 세미 애디티브, 메탈코어

Description

다층 인쇄회로기판 및 그 제작방법{MULTILAYER PRINTED CIRCUIT BOARD AND FABRICATING METHOD THEREFORE}

도 1은 본 발명의 실시예에 따른 다층 인쇄회로기판 제작방법으로 제1금속층 상의 일부에 레지스터를 위치시킨 상태를 도시한 단면도.

도 2는 도 1에서 제1금속층의 일부를 제거하여 상부 회로패턴을 형성한 상태를 도시한 단면도.

도 3은 도 2에서 상부 회로패턴 상에 수지조성물층을 적층한 상태를 나타낸 단면도.

도 4는 도 3에 도시된 제2금속층에 하부 회로패턴을 형성한 상태를 도시한 단면도.

도 5는 도 4에 도시된 인쇄회로기판의 양면에 열경화성수지 조성물을 적층한 후 외부 회로패턴을 형성한 상태를 나타낸 단면도.

도 6은 도 5에 도시된 인쇄회로기판에서 솔더볼 및 보호피막을 형성한 상태를 나타낸 단면도.

도 7은 비교예1에 따른 다층 인쇄회로기판의 단면도.

도 8은 비교예2에 따른 다층 인쇄회로기판의 단면도.

도 9는 비교예3에 따른 다층 인쇄회로기판의 단면도.

<도면 부호의 설명>

11: 제1금속층 13: 제2금속층

15: 에칭 레지스터 17: 상부 회로패턴

19: 하부 회로패턴 21: 수지 조성물층

23: 블라인드 비어홀 25: 외부 회로패턴

27: 영구 보호피막 29: 칩 접합용 솔더볼

31: 기판 접합용 솔더볼

본 발명은 칩과 접속될 수 있는 다층 인쇄회로기판 및 그 제작방법에 관한 것이다.

최근 전자기기는 더욱 소형, 박형 및 경량화 되어 가고 있으며, 이와 같은 전자기기에 탑재되는 반도체 칩 또한 더욱 더 고집적화 되고 있다. 이로 인해 반도체 칩을 기판에 실장하는 방법으로 와이어 본딩으로부터 플립칩 본딩(flipchip bonding) 방식이 많이 사용되고 있으며, 이에 대응하는 고밀도의 인쇄회로기판이 많이 제작되고 있다.

인쇄회로 기판을 고밀도로 하기 위해서는, 회로를 세선(細線)으로 제작하거 나 세미 애디티브(semi-additive) 법에 따르는 인쇄회로기판이 많이 제조되게 되었다. 또한, 반도체 칩과의 연결을 위해서 스택 비어(stack via) 등의 방식이 고안 되어 실용화 되고 있다(일본국 特開 2003-23222호 공보 참조). 이 경우에, 코어재를 사용하지 않고 한 면에 빌드업 공법만으로 고밀도 프린트 배선판을 제작하는 방법도 있지만, 코아리스(coreless)를 위해서 완성품이 된 후에 보강재(stiffener)를 적층하기도 한다. 그리고 두꺼운 금속판의 한 면에 빌드업(build up)하고, 반도체 칩을 실장 후에 보강재의 금속판을 떼어내는 등의 방법도 사용되고 있다.

또한, 반도체 칩 및 인쇄회로기판을 고주파의 환경에서 사용하는 경우, 주파수대역이 1 GHz 이상, 특히 20 GHz 이상인 경우에는, 유전 탄젠트가 높아져 노이즈가 발생하는 문제점이 노출된다. 그리고 종래의 인쇄회로기판은 환경 및 안전을 중시하는 최근의 각종 규제에 적합하지 않은 것이 사실이다.

이러한 문제점을 해결하기 위해, 유리포기재 테플론계 동장적층판을 이용한 고주파 프린트 배선판이 개발되었다(일본국 특허 공보 特開 2003-338670호 참조). 그러나 테플론은 동도금을 하는 경우 특수한 전처리 공정을 필요로 할 뿐만 아니라, 방열성이 나쁘기 때문에 발열이 많은 반도체 칩은 사용할 수 없는 문제점을 가진다.

본 발명은 신호 전달성이 뛰어나고 방열성이 우수한 다층 인쇄회로기판을 제공한다.

본 발명은 보강재를 필요로 하지 않고, 고주파, 특히 20 GHz 이상에서 유전 특성이 우수하고 전송 손실이 향상된 다층 인쇄회로기판을 제공한다.

본 발명은 UL94V-0의 내연성을 가지는 비할로겐(non halogen)의 다층 인쇄회로기판을 제공한다.

본 발명의 일 측면에 따른 다층 인쇄회로기판은 상부 회로패턴 및 상부 회로패턴에 적층된 하부 회로패턴과, 상부 회로패턴 및 하부 회로패턴을 매몰하는 수지조성물층과, 수지조성물층에 형성되며 상부 회로패턴 및 하부 회로패턴과 연결되는 블라인드 비어홀과, 수지조성물층에 형성되며 블라인드 비어홀과 연결되는 외층 회로패턴과, 외층 회로패턴과 연결되는 외부 연결수단을 구비한다.

본 발명의 실시예들에 따른 다층 인쇄회로기판은 다음과 같은 특징들을 하나 또는 그 이상 구비할 수 있다. 예를 들면, 상부 회로패턴은 동박 또는 동박 합금에 의해 형성될 수 있으며, 하부 회로패턴은 니켈, 알루미늄, 주석, 티탄, 스테인레스 또는 이들의 합금, 42 합금(alloy) 중 어느 하나로부터 형성될 수 있다. 그리고 수지조성물층은 비할로겐(non halogen)이며 자기 소화성(UL94V-1)의 것을 사용할 수 있다. 또한, 상부 회로패턴 및 하부 회로패턴은 이종의 금속일 수 있다.

본 발명의 일 측면에 따른 다층 인쇄회로기판의 제작방법은 제1금속층의 일면에 제2금속층을 적층하는 단계와, 제1금속층에 상부 회로패턴을 형성한 후 제1수지조성물층을 적층하는 단계와, 제2금속층에 하부 회로패턴을 형성한 후 제2수지 조성물층을 적층하는 단계와, 제1수지조성물층 및 제2수지조성물층에 상부 회로패턴 및 하부 회로패턴과 연결되는 블라인드 비어홀을 형성하는 단계와, 블라인드 비어홀과 전기적으로 연결되는 외층 회로를 형성하는 단계를 포함한다.

본 발명의 실시예들에 따른 다층 인쇄회로기판 제작방법은 다음과 같은 특징들을 하나 또는 그 이상 구비할 수 있다. 예를 들면, 제1금속층은 제2금속층의 일면에 상온 및 저압의 조건에서 압접에 의해 적층될 수 있으며, 이때 제1금속층의 압접 전 제2금속층의 일면은 이온 에칭될 수 있다. 그리고 제1금속층은 제2금속층의 일면에 도금에 의해 형성될 수 있으며, 제1 또는 제2수지조성물층은 비할로겐(non halogen)이며 자기 소화성(UL94V-1)의 것을 사용할 수도 있다. 또한, 제1금속층 및 제2금속층은 각각 상이한 금속일 수 있다.

이하, 본 발명에 따른 다층 인쇄회로기판 및 그 제작방법의 실시 예를 첨부 도면을 참조하여 상세히 설명하기로 하며 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 6을 참조하면, 본 발명의 실시 예에 따른 다층 인쇄회로기판은 반도체 칩(미도시)을 플립칩 본딩(flipchip bonding) 방식에 의해 접속하는 다층 인쇄회로기판이다. 본 발명 구리 혹은 구리합금에 의해 형성되는 제1금속층(11) 및 타금속, 예를 들면 니켈 혹은 그 합금으로부터 이루어지는 제2금속층(13)의 2층으로 이루어지는 금속판의 제1금속층(11)에 상부 회로패턴(17)을 형성한 후, 그 위에 수지조성 물층(21)을 배치한다. 그리고 제2금속층(13)에 하부 회로패턴(19)을 형성한 후 다시 수지조성물층(21)을 적층한다. 그리고 양면에 블라인드 비어홀(blind via hole)(23)을 형성한 후, 이를 동 도금으로 충전한다. 그리고 표층에 외부 회로패턴(25)을 형성하고, 이 양면에 수지조성물층(21)을 다시 형성한 후 블라인드 비어홀(23)의 형성, 동 도금 및 회로 형성을 반복하여 다층 인쇄회로기판을 제작한다.

그리고 인쇄회로기판을 고주파 환경에서 사용하는 경우에는, 신호 전송 회로층, 바람직하게는 적어도 최외층에, 융점 270℃이상의 액정 폴리에스테르 수지조성물을 사용한다. 그리고 전체를 비할로겐(non-halogen)으로 자기 소화성화 하기 위해서는 내부에 사용하는 수지 조성물을 비할로겐인 자기 소화성(UL94V-0)의 것을 사용한다. 그리고 비할로겐 인쇄회로기판의 표층에 사용하는 영구 보호피막(27)도 비할겐으로 자기 소화성(UL94VTM-0)의 것을 사용한다. 또한, 전체 인쇄회로기판의 강도를 높이기 위해서 인쇄회로기판의 최외층에 사용되는 영구 보호피막(27)으로서 기재 보강 열경화성 수지조성물을 사용할 수 있다.

본 실시예에 따른 인쇄회로기판에 사용하는 금속판은, 금속층이 이종의 금속으로 2층으로 되기 위해서 한편의 금속만을 가공하여 상부 회로패턴(17)을 형성한 후, 필요에 따라 금속 표면 처리를 실시하고 그 위에 B 스테이지 수지조성물층, 예를 들면 세미 애더티브용 수지조성물층을 적층, 경화한다. 그리고 제2금속층(13)을 용해 제거하여 하부 회로패턴(19)을 형성하기 때문에 회로가 움직여 위치 차이를 일으킬 문제가 없고, 또한 수지조성물층(21)의 크랙 등이 없는 인쇄회로기판을 제작할 수 있다.

그 후 하부 회로패턴(19)을 형성한 면에 필요에 따라 금속 표면처리를 실시한 후 세미 애더티브용 수지조성물 등을 적층, 경화시킨다. 그리고 이 금속판의 양면에 형성된 수지조성물층(21)에 블라인드 비어홀(23)을 형성한 후 디스미어 처리, 동도금으로의 충전 및 외부 회로패턴(25) 형성을 반복 실시한다.

수지조성물층(21)으로는 B스테이지 열경화성 수지조성물, 기재 보강의 B스테이지 열경화성 수지조성물도 사용할 수 있다. 기재 보강의 수지조성물을 사용하는 경우에는, 금속판의 회로를 형성하는 측의 금속층 두께를 얇게 하는 것이 필요하고 기재에 회로가 접촉하지 않게 하는 것이 바람직하다. 또한, 액정 폴리에스테르 수지조성물을, 적어도 전송 회로면에 적층용으로 사용한 경우, 인쇄회로기판은 고주파 환경에서의 사용이 적합하고, 고주파 용도의 반도체 플라스틱 패키지용 프린트 배선판 등으로서 뛰어난 것을 얻을 수 있었다. 또한, 내부에 사용하는 수지조성물층(21)을 그 자체가 소화성(Ul94V-0)을 가짐과 동시에 비할로겐화 할 수 있다. 이에 더해 표면을 피복 하는 솔더 레지스트를 비할로겐으로 자기 소화성(UL94VTM-0)화 하여 인쇄회로기판 전체가 UL94V－0으로 될 수 있다.

도 1을 참조하면, 본 발명으로 사용하는 금속판은, 구리 혹은 구리합금으로 이루어지는 제1금속층(11)의 한 면에 이종의 금속으로 이루어지는 제2금속층(13)이 적층된 2층 구조를 가지고 있다. 그리고 제2금속층(13) 상에는 에칭 레지스트(15)가 부착되어 식각 공정에 의해 도 2에 도시된 바와 같이 상부 회로패턴(17)이 형성된다.

구리 혹은 구리합금은 전해동 혹은 압연동이 사용될 수 있다. 이 구리 혹 은 구리합금과 다른 금속은 특별한 한정은 없고, 구리 혹은 구리합금을 에칭하여 상부 회로패턴(17) 및 하부 회로패턴(19)을 형성할 때에 용해되지 않는 이종의 금속을 사용한다. 상부 회로패턴(17) 및 하부 회로패턴(19)을 형성할 때 사용하는 에칭액은 제1금속층(11)을 선택적으로 에칭할 수 있는 것을 사용한다.

제2금속층(13)은, 예를 들면 니켈, 알루미늄, 주석, 티탄 및 그 합금, 스텐레스, 42 alloy 중 어느 하나에 의해 형성될 수 있다. 금속판은 경질, 연질의 것이 사용 가능하고 고 탄성율, 고열전도의 것을 사용할 수 있다. 제1금속층(11) 및 제2금속층(13)의 두께는 특별한 한정은 없지만 50~300㎛의 것을 사용할 수 있으나 이것으로 한정되는 것은 아니다.

본 발명의 실시 예에 따른 제2금속층(13)의 일면에 제1금속층(11)을 적층하는 방법은 특히 한정은 없고 일반의 방법을 사용할 수 있다. 예를 들면, 제2금속층(13)의 한 면에 제1금속층(11)을 위치시킨 후 상온 및 저압으로 압접하는 방법을 들 수 있다. 이 경우, 압연전의 금속 표면 사전 처리(활성화 처리)로서 이온 에칭(ion etching) 등을 실시한다. 또한, 제2금속층(13)의 일면에 제1금속층(11)을 도금하는 방법도 있다.

본 발명의 실시 예에 따른 인쇄회로기판의 제1금속층(11)에 상부 회로패턴(17)을 형성하는 방법은 특별한 한정은 없고, 종래의 텐팅법 등이 사용될 수 있다. 상부 회로패턴(17) 형성 후에 필요에 따라 회로 표면을 공지의 처리, 예를 들면 흑색 산화동 처리, 맥크사의 CZ 처리 등을 실시할 수 있다. 그리고 이 위에 애더티브용 수지조성물등의 수지조성물을 배치하고 가열, 경화 또는 반경화시킨 후에 반대 면의 제2금속층(13)에 하부 회로패턴(19)을 형성한다. 그리고 필요에 따라서 금속 표면을 처리하여 적어도 이 면에 애더티브용 수지조성물 등의 수지조성물을 배치하고, 가열, 경화 또는 반경화시킨다. 그리고 레이저로 양면에 블라인드 비어홀(23)을 형성한 후 필요에 따라 디스미어 처리를 실시하고, 무전해 동도금 또는 전기동도금을 행하고, 블라인드 비어홀(23)을 동도금으로 충전한다. 이 경우, 적층하는 수지 조성물이 일반의 열경화성 수지조성물, 혹은 액정 폴리에스테르 수지조성물등의 융점이 270℃ 이상의 열가소성 수지조성물이면, 이 위에 금속박, 예를 들면 동박을 배치한 후 진공에서 가열 및 가압하여 적층 성형함으로써 동장판으로 한다. 그리고 공지의 방법, 예를 들면 표층의 동박을 1~5㎛까지 에칭 하고, 이 위에 탄산 가스 레이저, UV-YAG 레이저, UV-Vanadate 레이저 등의 방법에 의해 블라인드 비어홀(23)을 형성한다. 그 후, 필요에 따라 블라인드 비어홀(23)의 내부를 디스미어 처리한 후, 동 도금으로 비어홀(23)의 내부를 충전한다.

본 실시 예에 따른 다층 인쇄회로기판에 사용하는 수지조성물층(21)으로는 공지의 것을 사용할 수 있다. 예를 들면 열경화성 수지, 융점 270℃이상의 열가소성 수지, UV선택 열경화성 수지등을 사용할 수 있다. 열경화성 수지로서는 일반적으로 공지의 것을 사용할 수 있다. 예를 들면, 에폭시 수지, 시안산 에스테르 수지, 마레이미드 수지, 폴리이미드 수지, 관능기 부가 폴리페닐렌 에테르 수지 등과 같은 공지의 수지가 단독 혹은 2종 이상 조합해 사용될 수 있다. 그리고 열가소성 수지로서는, 액정 폴리에스테르 수지 등의 융점 270℃ 이상의 고내열 열가소성 수지를 사용할 수 있다. 또한, 일반적인 세미 애더티브용의 UV선택 열경화성 수지도 사용할 수 있다. 물론, 이들의 혼합물도 사용 가능하다. 인쇄회로기판의 신뢰성을 향상시키기 위해서 열경화성 수지 조성물이 사용될 수 있다. 열가소성 수지 조성물로서는 액정 폴리에스테르 수지조성물이 사용될 수 있다.

본 실시 예에 따른 다층 인쇄회로기판을 고주파 용도에 사용하는 목적으로 전체의 유전특성을 내릴 필요가 있는 경우 열강화성 수지, 예를 들면 시안산 에스테르 수지조성물을 사용한다. 또한, 20 GHz 이상의 고주파로 전송 손실 등을 피하기 위해서 유리섬유를 사용하지 않고 시안산 에스테르 수지조성물을 단독 혹은 액정 폴리에스테르 섬유포 기재와 조합한 것을 사용할 수 있다. 열가소성 수지조성물로는 액정 폴리에스테르 수지조성물을 사용할 수 있으며 이러한 혼합물도 사용할 수 있다.

본 실시 예에 따른 다층 인쇄회로기판에 사용될 수 있는 열경화성 수지인 시안산 에스테르 수지로는 다음의 것이 사용될 수 있다. 예를 들면, 1,3-또는 1,4-지지아나트 벤젠, 1,3,5-트리시아나트 벤젠, 1,3-, 1,4-, 1,6-, 1,8-, 2,6-또는 2,7-지시아나트 나프탈렌, 1,3,6-트리시아나트나후타렌, 4,4-지시아나트비페닐, 나사(4-시아나트페닐) 메탄, 2,2-나사(4-시아나트페닐) 프로판, 2,2-나사(3,5-지브로모4-시아나트페닐) 프로판, 나사(4-시아나트페닐) 에테르, 나사(4-시아나트페닐) 티오에테르, 나사(4-시아나트페닐) 술혼, 트리스(4-시아나트페닐) 호스파이트, 트리스(4-시아나트페닐) 인산염, 및 노볼락과 할로겐화 시안과의 반응에 의해 얻을 수 있는 시아나트륨을 들 수 있으며, 이들의 1종 혹은 2종 이상을 조합하여 사용할 수 있다.

그리고 일본국 특허공보 特公昭 41-11712, 特公昭 43-18468, 特公昭 44-4791, 特公昭 45-11712, 特公昭 46-41112, 特公昭 47-26853, 및 特開昭 51-63149호 공보 등에 기재의 시안산 에스테르류도 이용될 수 있다. 또한, 이러한 시안산에스테르 화합물의 시아나트기의 3량화에 의해 형성되는 트리아진환을 가지는 분자량400~6,000의 프리폴리머가 사용된다. 프리폴리머는 공지의 방법으로 반응하는 것으로써 얻을 수 있다. 예를 들면 시안산 에스테르 모노머를, 광산, 루이스산 등의 산류; 나트륨 아르코라트 등, 제3급 아민류 등의 염기류；탄산나트륨 등의 염류 등을 촉매로서 중합시키는 것으로 얻을 수 있다. 이와 같은 프리폴리머 중에는 미반응의 모노머도 포함되어 모노머와 프리폴리머의 혼합물의 형태를 하고 있어, 이것들은 본 발명의 열경화성 수지 성분으로서 적합하게 사용된다. 또한, 액상의 시안산 에스테르류를 사용할 수 있어 1종 혹은 2종 이상이 조합되어 사용될 수도 있다.

상기 열경화성 수지 안에는 첨가물을 배합할 수 있다. 예를 들면, 상기 이외의 열경화성 수지, 열가소성 수지, 공지의 유기·무기 충전제, 염료, 안료, 증점제, 윤활제, 소포제, 분산제, 레벨링제, 광증감제, 광택제, 중합 개시제, 치키소성 부여제 등의 각종 첨가제가 목적 및 용도에 의해서 조합해 첨가된다. 필요에 따라서, 반응기를 가지는 화합물은 경화제, 촉매가 적당량 배합된다. 또한, 난연제로 인, 취소로 난연화 된 것, 비할로겐 타입, 난연화 되어 있지 않은 것 등이 사용 가능하다. 비할로겐으로 하는 경우는 비할로겐용 난연제를 열경화성 수지 조성물에 첨가해 난연성으로 할 수 있다.

또한, 액정 폴리에스테르 수지 자체가 비할로겐으로 자기 소화성이기 위해 서 이것을 단독으로 사용하는 것으로써 기판 전체를 비할로겐으로 할 수 있다. 또한, 귀금속 도금 레지스터로서 그 자체가 비할로겐으로 자기 소화성(VTM-0)의 것을 사용함으로써, 인쇄회로기판 전체가 UL94V-0의 비할로겐으로 할 수 있다.

본 실시예에 따른 열경화성 수지조성물은 그 자체는 가열에 의해 경화하지만, 경화 속도가 늦고 작업성, 경제성이 취약한 경우, 열경화성 수지조성물에 경화제, 촉매가 사용된다. 사용량은 일반적으로 열경화성 수지 100 중량부에 대해서 0.005~10 중량부, 바람직하게는 0.01~5 중량부를 사용할 수 있다.

본 실시 예에서 사용하는 액정 폴리에스테르 수지의 분자 구조는 일반적인 것을 사용할 수 있으며, 이것들을 1종 이상 배합해 사용할 수 있다. 첨가물도 특성에 큰 영향을 미치지 않는 범위에서 배합해 사용할 수 있다. 융점은 인쇄회로기판으로 할 때의 가공에도 견딜 수 있는 270℃ 이상의 것을 사용한다. 두께는 특별한 한정은 없으며, 예를 들면 3~200㎛, 더욱 구체적으로는 5~150㎛로 한다. 두께가 얇으면 금속박의 매트면의 요철에 추종하는 것이 곤란하고, 또한 금속 도체 회로를 묻을 수 없다. 그리고 두꺼우면 전체 인쇄회로기판의 두께를 얇게 할 수 없고, 가격이 상승할 뿐만 아니라 전체적인 기계적 강도가 취약해지기 때문에 이들을 고려하여 두께를 결정한다.

본 실시 예에 따른 수지조성물층(21)은 기재를 사용할 수 있다. 기재로 사용될 수 있는 것으로는 인쇄회로기판에 사용되는 일반적인 기재일 수 있다. 구체적으로는, E, NE, T, D 유리 등의 일반적으로 공지의 유리 섬유의 직포, 부직포; 포리오키사조르 섬유, 전방향족 폴리아미드 섬유, 액정 폴리에스테르 섬유의 직포, 부직포; 이러한 혼초천 등을 들 수 있다. 이러한 기재는 수지와의 밀착성을 향상시키기 위해서 기재의 표면을 공지의 처리를 한 것을 사용할 수 있다.

제1금속층(11)의 한면에 상부 회로패턴(17)을 형성한 후 수지조성물층(21)을 금속박(미도시)을 이용하여 진공 하에서 가열 및 가압하여 적층한다. 그리고 필요에 따라 제2금속층(13)에 하부 회로패턴(19)을 형성하고 표면 처리를 한 후, 수지조성물층(21)을 배치하고 금속박을 이용하여 진공 하에서 가열 및 가압하여 적층한다.

본 실시 예에서 사용하는 방법이 세미 애더티브법인 경우에는 양면의 수지조성물층(21)에 블라인드 비어홀(23)을 뚫은 후 수지조성물층(21)을 결점화해 무전해 동도금, 전기 동도금으로 블라인드 비어홀(23) 내부를 충전한다. 그리고 외부 회로패턴(25)을 형성하고 이와 같은 과정을 반복한다. 이때, 인쇄회로기판의 휘어짐(warpage)을 방지하기 위해 인쇄회로기판에 금속을 남겨 보강할 수도 있다. 물론, 풀 애더티브법도 사용할 수 있다.

적층 성형 조건으로는 특별한 제한은 없으며, 열경화성 수지조성물을 사용하는 경우, 온도 100~300℃, 구체적으로는 110~250℃ 및 압력 1~50 kgf/㎠, 진공도 10 mmHg 이하 그리고 시간은 5~120분의 조건에서 성형한다. 세미 애더티브용 수지조성물에 대해서는, 완전 경화전의 반 경화상태로 그 후에 수지 조성물 작업을 실시하는 것이 많지만, 이 경우에는 동도금 후에 후 경화를 실시한다. 온도 및 시간은 상기의 조건 중에서 선택한다.

또한, 액정 폴리에스테르 수지조성물층을 적층 성형해 접착시키는 경우, 액정 폴리에스테르 수지가 용해 하는 온도 이상, 바람직하게는 융점보다 10~50℃ 높은 온도로, 압력 1~50 kgf/㎠, 더욱 구체적으로는 5~30 kgf/㎠에서 또는 진공하에서 1~60분 또는 2~40분 적층 성형하여 일체화한다. 물론, 액정 폴리에스테르 수지 단독 사용으로 인쇄회로기판을 제작하는 것도 가능하다.

제1금속층(11)에 사용되는 금속으로는 특별한 한정은 없고, 전해동, 압연동등의 동박, 니켈박 이러한 합금박 등이 사용되지만, 동박이 사용될 수도 있다. 두께는 1~35㎛ 가 사용될 수 있다. 인쇄회로기판으로는 전해 동박이 적합하게 사용된다. 고주파 용도에서는 매트면의 요철이 Rz 값으로 2㎛ 이하, 더욱 구체적으로는 1㎛ 이하와 작은 전해 동박, 압연 동박등을 사용하는 것으로써 전송 손실을 작게 할 수 있다.

동 도금은 일반적으로 공지의 공법이 사용된다. 예를 들면, 블라인드 비어홀(23)의 천공 후에, 공지의 디스미어 처리, 플라스마 처리 등을 실시한 후 무전해 동도금, 전기 동도금을 실시한다. 동 도금은 스택 비어(stack via)를 형성하기 위해서 블라인드 비어홀(23)을 충전한다. 이 후에 표면에 외부 회로패턴(25)을 형성하고 최종적으로는 귀금속 도금 레지스터를 형성하고 나서 니켈 도금, 금 도금을 실시한다.

　인쇄회로기판 전체를 비할로겐 및 UL94V-0으로 하기 위해서는 영구 보호피막(27)을 형성하는 솔더 레지스트 수지조성물 자체를 난소성(UL94VTM-0)의 것을 사용한다. 이 경우에, 기재를 부가하여 인쇄회로기판 전체의 강도를 향상시킨다. 수지 조성물은 열경화성 수지조성물, 열가소성 수지조성물, 또는 UV선택 열경화성 수지조성물을 사용할 수 있다. 그리고 인쇄회로기판의 신뢰성을 향상시키기 위해서 열경화성 수지조성물을 사용할 수 있다.

이와 같은 방법에 의해 형성된 다층 인쇄회로기판에는 플립칩 본딩 방식에 의해 반도체 칩이 탑재된다. 그리고 언더 필 레진을 충전해 반도체 패키지를 형성한다. 물론, 와이어 본딩법도 사용할 수 있다. 이면은 솔더 볼(29, 31)을 접속하거나 직접 메인보드(미도시)에 핸더 등으로 접속하는 것도 가능하다.

이하에서는 본 발명의 실시예에 따른 다층 인쇄회로기판의 실시예와 비교예를 통해 본 발명을 구체적으로 설명한다. 단, 특별히 언급하지 않는 이상 "부"는 중량부를 나타낸다.

실시예 1

2,2-나사(4-시아나트페닐) 프로판 900부, 나사(4-마레이미드페닐) 메탄 100부를 150℃에 용해 하고, 4.5시간 반응시켜 프리폴리머와 모노머의 혼합물을 얻는다.이를 메틸 에틸 케톤과 N,N＇-디메틸 폼 아미드의 혼합 용제에 용해해 바니스 A를 제작하였다. 이에 비스페놀 A형 에폭시 수지(상품명：에피코트 1001, 저팬 에폭시 레진㈜제) 400부, 크레졸 노볼락형 에폭시 수지(상품명：ESCN-220 F, 스미토모 화학공업㈜제) 600부를 더해 균일하게 용해 혼합한 후 촉매로서 옥틸산아연 0.4부를 첨가하여 용해시킨 후 균일하게 교반 혼합하여 바니스 B를 얻었다. 이것에 무기 충전제로서 수산화 알루미늄(평균 입자 지름：1.5㎛)을 2200부, 몰리브덴산 아 연 담지 탈크(상품명：KEMGARD911C, 샤윈ㅇ윌리암스㈜제) 20부를 배합한 후 균일하게 교반 혼합하여 바니스 C를 얻었다.

상기 바니스 C에 청색 안료(상품명：동프타로시아닌 블루 KRO, C.I.Pigment　Blue　15:3, 산요오 색소㈜제)를 5부 첨가해, 바니스 D를 제작하였다. 상기 바니스 D를 두께 12㎛ 의 유리 직포에 함침, 건조하고, 겔화 시간 155초(at170℃), 두께 35㎛ 의 프리프레그 E를 얻었다. 그리고 상기 프리프레그 E를 190℃, 20 kgf/㎠, 5 mmHg 이하의 진공 하에서 1.5시간 적층 성형한 적층판의 내연성은 UL94V-0이었다. 또한, 기재를 넣지 않고 두께 100㎛ 의 수지조성물 시트를 제작해, 이것을 이용해 시험한 결과는 UL94VTM-0이었다.

또한, 두께 25㎛의 PET 이형필름의 한 면에 상기 바니스 C를 도포 및 건조한 후 겔화 시간 127초(170℃), 두께 70㎛의 B 스테이지 열경화성수지 조성물 시트 F 를 얻었다. 또한, 두께 12㎛의 전해 동박의 매트면에 상기 바니스 C를 도포 및 건조한 후 133초(170℃) 동안 겔화하여 열경화성수지 조성물의 두께 40㎛의 동박 첨부 B 스테이지 열경화성수지 조성물 시트 G를 얻었다.

그리고 두께 125㎛ 의 Cu: 97.3%, Fe: 2.5%, P: 0.1%, Zn: 0.1%으로 이루어진 압연 합금판과 두께 0.8㎛의 니켈박을 적층한 2층 구조의 금속판(상품명：FINE CLAD, 동양 강판㈜제)을 이용해 제2금속층인 니켈박을 대부분 용해하지 못하는 에칭액을 사용해 상부 회로패턴(17)을 형성하였다(도 2 참조). 그리고 상부 회로패턴(17)의 표면에 흑색 산화동 처리를 행한 후, 이 면에 동박 첨부 B스테이지 열경화성 수지조성물 시트 F를 배치한 후 190℃, 압력 20 kgf/㎠ 로 1.5시간 적층 성형하여 회로의 틈새를 충전했다(도 3 참조). 그리고 니켈박인 제2금속층에 구리 합금을 용해하지 못하는 에칭액을 이용하여 하부 회로패턴(19)을 형성한 후 125℃에서 1시간 동안 기판을 건조한 후 양면에 상기 동박 첨부 B 스테이지 열경화성수지 조성물 시트 G를 배치한 후 같은 조건으로 적층 성형하였다.

이 양면의 동박을 에칭하여 두께 2㎛로 한 후, 양면에 UV-YAG 레이저를 이용하여 직경 50㎛ 의 블라인드 비어홀을 뚫어 동도금으로 충전했다. 그리고 표면에 라인/스페이스=25/25㎛ 의 외부 회로패턴(25)을 형성한다(도 5 참조). 그리고 흑색 산화동 처리를 수행한 후, 양 면에 상기 동박 첨부 B 스테이지 열경화성수지 조성물 시트 G를 배치하고 적층한다. 그리고 블라인드 비어홀 형성 및 동도금으로 비어홀 내부를 충전한 후 외층 회로를 형성하여 다층 인쇄회로기판 I를 얻었다.

상기 다층 인쇄회로기판 I의 양면에 상기 프리프레그 E를 각각 1매 배치하고,그 양측에 두께 50㎛의 불소 수지 필름을 배치한 후 적층한다. 그리고 플립 칩을 접속하는 개소 그리고 이면의 핸더 볼을 접속하는 개소에 블라인드 블라인드 비어홀(23)을 UV-YAG 레이저를 이용해 형성했다. 그 후, 플라스마 처리 공정을 수행한 후, 니켈 도금, 금 도금을 실시했다. 이 표면의 플립 칩 접속 부분에 솔더 프리(solder free) 핸더로 범프(29)를 형성하고 이면은 핸더 볼(31)을 접속해, 도 6에 도시된 바와 같은 다층 인쇄회로기판을 제작하였다. 이와 같이 제작된 다층 인쇄회로기판에 대한 평가 결과를 표 1에 나타내었다.

실시예 2

상기 실시 예 1의 조성물 시트 G를 이용해 그 양면에 비할로겐으로 두께 40㎛ 의 세미 애더티브용 수지 조성물(상품명：APL-3601, 스미토모 베이크라이트㈜제, UL94VTM-0)을 배치하고 170℃에서 40분 적층 성형 후 표면의 PET 필름을 박리한다. 그리고 UV-YAG 레이저를 이용하여 직경 50㎛의 블라인드 비어홀을 형성하고 디스미어 처리해 결점화한 후 무전해 동도금 1㎛ 부착 후 패턴 레지스터를 표면에 형성하고 전기 동도금으로 비어홀의 내부를 충전함과 동시에 수지 조성물층(21)상을 동 도금 하였다. 그리고 패턴 레지스터를 박리한 후 210℃으로 수지조성물층(21)을 1시간 동안 경화시킨 후, 플래시 에칭으로 라인/스페이스=20/20㎛ 의 외부 회로패턴(25)을 형성했다(도 5참조). 외부 회로패턴(25)을 맥크사의 CZ처리를 행하고 이 양면에 두께 50㎛ 로 융점 280℃의 액정 폴리에스테르 수지조성물 시트를 배치한 후 그 외 측에, 35㎛ 압연 동박 캐리어 첨부 두께 1㎛ 의 로우 프로파일 동박(상품명：Olin XTF, Olin　Brass제, Rz:0.5㎛)를 배치해, 295℃, 5mmHg 이하의 진공 하에서 10분 적층한 후, 표층의 캐리어 동박(33)을 박리 하고 동일한 방법으로 직경 50㎛의 블라인드 비어홀(23)을 형성하고, 디스미어 처리, 무전해 동도금, 패턴 레지스터 형성, 비어홀의 내부를 포함하는 전체 동도금, 패턴 레지스터 박리, 플래시 에칭을 행하고 라인/스페이스=15/15㎛의 회로를 형성하여 5층의 프린트 배선판J를 제작했다. 이 표면을 맥크사의 CZ처리한 후, 그 위에 실시 예 1의 프리프레그 E를 배치해, 실시 예 1과 같이 적층 성형 후, 동일하게 레이저로 가공하여 니켈 도금, 금 도금을 실시하여 범프, 핸더 볼을 접속했다. 이와 같이 제작된 인쇄회로기판의 평가 결과를 표 1에 나타내었다.

비교예 1

비교예 1에 따른 다층 인쇄회로기판의 단면도는 도 7과 같다. 두께 0.3mm로 12㎛ 전해 동박(요철 Rz：3.7㎛)을 양면에 붙인 유리 테플론 양면 동장적층판을 이용해 이것에 관통 홀을 형성한 후 동 밀착력 향상을 위해서 불소계 테트라 에칭 처리를 한 후 동 도금을 부착시켜 가공판 K를 얻었다. 이 때 불소계 테트라 에칭 처리를 실시하지 않을 경우 동도금이 부착 불량을 일으켜 도통 불량이 되었다. 가공판 K를 이용해 정법에로 양면에 회로를 형성하여 일반의 가연성으로 할로겐이 적은 비할로겐 UV 선택 열경화성 레지스터(상품명：PSR4000AUS308, 타이요 인크제조㈜제)를 두께 25㎛ 로 표면에 형성해, 니켈 도금, 금 도금을 실시하고 범프, 핸더 볼을 접속하여 도 7에 도시된 바와 같은 인쇄회로기판을 제작했다. 이와 같이 제작된 인쇄회로기판에 대한 평가 결과를 표 1에 나타내었다. 도 7에서 도면부호 (41)은 영구보호피막, (43)은 반도체 칩 접합용 핸더 볼, (45)는 유리직포 기재 불소 수지 조성물, (47)은 메인보드 접합용 핸더 볼, (49)는 솔더 레지스트를 나타낸다.

비교예 2

비교예 2에 따른 다층 인쇄회로기판의 단면도는 도8과 같다. 실시 예 1에서 두께 125㎛의 구리합금만을 사용하고 정법으로 주위의 테두리와 연결해 회로를 형성한 후, 흑색 산화동 처리를 행한다. 그리고 이 양면에 B스테이지 열경화성 수지조성물 시트 F를 100℃의 롤에서 5 kgf/cm의 선압으로 라미네이트 접착해 표층의 PET 필름을 박리 하고 나서 그 위에 두께 12㎛의 전해 동박을 배치한 후 190℃, 20kgf/㎠, 5 mmHg 이하의 진공에서 적층 접착한 후, 실시 예 1과 같은 방법으로 표층 동박을 2㎛ 까지 에칭하고 블라인드 비어홀을 형성 및 동도금 충전한 후 회로 형성 및 적층을 반복하여 6층의 인쇄회로기판을 제작하였다. 그리고 솔더 레지시트는 비교예 1의 UV선택 열경화성 레지스터를 사용했다. 이와 같이 제작된 인쇄회로기판은 도 8과 같다. 도 8에 도시된 바와 같이 제작된 인쇄회로기판에 대한 실험 결과를 표 1에 나타내었다. 도 8에서, 도면부호 (43)은 반도체 칩 접합용 핸더 볼, (47)은 메인 보드 접합용 핸더볼, (51)은 경화된 열경화성 수지 조성물, (53)은 영구보호피막을 나타낸다.

비교예 3

두께 125㎛의 구리합금을 기재로 하고, 이 양면에 온도 200℃로 두께 50㎛ 의 B스테이지 에폭시 수지 조성물 시트를 위치시킨 후 그 위에 두께 12㎛의 전해 동박을 두어 그 위에 실시예 2의 세미 애더티브용 수지 조성물을 두고, 실시예 2와 같은 방법으로 적층 및 블라인드 비어홀을 형성한다. 그리고 디스미어 처리, 동도금 및 회로 형성을 반복하여 두께 125㎛의 구리합금의 양측으로 4층의 빌드업 인쇄회로기판을 제작했다. 그리고 1층을 전면 동도금으로 피복 한 후 이것을 200℃로 10분 가열해 중앙으로부터 각 5층의 프린트 배선판을 박리 했다. 그 후에 양면에 회로를 형성하여 이 표층에는 비교예 1의 UV선택 열경화성 레지스터를 피복 하고, 동일한 방법으로 다층 인쇄회로기판을 제작하였다. 이와 같이 제작된 인쇄회로기판 은 도 9에 도시된 바와 같다. 그리고 실시예 3에 대한 실험 결과를 표 1에 나타내었다. 도 9에서, (55)는 구리합금판, (57)은 동박, (59)는 에폭시 수지 조성물, (61)은 전해 동박을 나타낸다.

표 1

	실시예1	실시예2	비교예1	비교예2	비교예3
가공 사전 처리	필요 없음	필요 없음	특수 처리 필요	필요 없음	필요 없음
회로의 엇갈림	없음	없음	없음	중앙의 회로가 어긋나 있음	없음
스택(stack)구조	있음	있음	없음	없음	있음
휘어진 상태(㎛)	45	57	210	120	569
플립칩 실장후 휘어진 상태(㎛)	63	78	275	155	측정불가
내연성	V-0	V-0	HB	HB	V-1
Br, Cl 함유	비할로겐	비할로겐	-	비할로겐	비할로겐
방열성	35	33	71	45	-
전송로스(dB) at 25㎓	-	-3.7	-7.7	-27	-
유전율(25㎓)	4.7	2.8	2.3	4.8	-

　

측정 방법

（1） 홀 전 처리 : 홀 동도금전의 특수 처리의 유무를 나타냈다.

（2） 회로의 엇갈림 : 회로를 형성한 위치로부터의 100㎛ 이상의 엇갈림을 보았다.

（3） 스택(stack)구조 : 스택(stack)구조 유무.

（4） 휨 : 프린트 배선판 제작 후, 40 x40mm 각으로, 중앙에 13 mm각의 플립 칩을 납 리플로우 핸더(Max.온도：260℃)로 탑재 접속한 후의 휨을 측정한다. 보강기재를 접착하지 않는 비교예3의 인쇄회로기판은 리플로우 처리를 하지 못하고 측정하지 않았다.

（5） 내연성 : 동일 구성에서 회로용 동박을 제외한 후 기판을 제작해, UL-94에 준해 측정했다.

（6） Br,Cl함유 : 일본 인쇄회로기판 공업회(JPCA) 규격 JPCA－ES-01-1999에 준해 측정하여 솔더 레지스트 첨부의 기판의 Br, Cl 각각의 함유량이 900ppm 이하의 것을 비할로겐으로 하였다. 솔더 레지스트는 비할로겐에서도 그 자체가 가연성의 것, 자기 소화성의 것이 있어 가연성의 것을 사용하면 내연성은 HB 또는 V-1이 된다. 불소에 대해서는 규정되어 있지 않기 때문에 측정하지 않았다.

（7） 방열성 : 반도체 칩을 접속한 후 언더 필 수지를 흘려 넣어 경화시킨 것을 메인보드에 접속한 후 연속해 1000시간 사용하고 나서 패키지의 온도를 측정하였다.

（8） 전송 로스 : 마이크로 스트립 라인으로 절연층 후 100±15㎛, 라인폭 220±15 ㎛, 라인 두께 35±5㎛, 길이 10 cm로 제작하여 25GHz로의 전송 로스를 측정했다. 그리고 실시예 2에서는 액정 폴리에스테르 수지 조성물층을 측정했다.

（9） 유전율 : 25 GHz로의 유전율을 공동공진기법으로 측정했다.　

실험 결과

위 표 1에서 알 수 있는 바와 같이 본 발명의 실시 예에 따른 다층 인쇄회로기판은 가공전 전 처리 및 회로의 엇갈림이 발생하지 않았다. 또한, 회로 전체의 휨이 비교예1 내지 비교예 3에서와 같이 크게 발생하지 않을 뿐만 아니라 내연성 및 비할로겐성의 특징을 나타낸다. 그리고 본 발명의 실시 예에 실시예1 및 실시예 2는 방열성이 우수하고 전송 로스 및 유전율에 있어서 비교예1 내지 비교예3에 비해 우수한 특성을 나타낸다.

이상에서 본 발명의 실시 예를 설명하였지만, 본 발명의 다양한 변경 예와 수정 예도 본 발명의 기술적 사상을 구현하는 한 본 발명의 범위에 속하는 것으로 해석되어야 한다.

본 발명은 신호 전달성이 뛰어나 방열성이 우수한 다층 인쇄회로기판을 제공할 수 있다.

본 발명은 보강재를 필요로 하지 않고 고주파, 특히 20GHz 이상에서 유전 특성이 우수하고 전송 손실이 뛰어난 다층 인쇄회로기판을 제공할 수 있다.

본 발명은 UL94V-0의 내연성을 가지는 비할로겐(non halogen)의 다층 인쇄회로기판을 제공할 수 있다.

Claims (11)

1. 삭제
2. 삭제
3. 삭제
4. 상부 회로패턴 및 상기 상부 회로패턴에 적층된 하부 회로패턴과;

   상기 상부 회로패턴 및 상기 하부 회로패턴을 매몰하는 수지조성물층과;

   상기 수지조성물층에 형성되며 상기 상부 회로패턴 및 상기 하부 회로패턴과 연결되는 블라인드 비어홀과;

   상기 수지조성물층에 형성되며 상기 블라인드 비어홀과 연결되는 외층 회로패턴과;

   상기 외층 회로패턴과 연결되는 외부 연결수단을 포함하고,

   상기 수지조성물층은 비할로겐(non halogen)이며 자기 소화성(UL94V-1)인 다층 인쇄회로기판.
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. (a)제1금속층의 일면에 제2금속층을 적층하는 단계와;

    (b)상기 제1금속층에 상부 회로패턴을 형성한 후 제1수지조성물층을 적층하는 단계와;

    (c)상기 제2금속층에 하부 회로패턴을 형성한 후 제2수지조성물층을 적층하는 단계와;

    (d)상기 제1수지조성물층 및 상기 제2수지조성물층에 상기 상부 회로패턴 및 상기 하부 회로패턴과 연결되는 블라인드 비어홀을 형성하는 단계와;

    (e)상기 블라인드 비어홀과 전기적으로 연결되는 외층 회로를 형성하는 단계;를 포함하고,

    상기 제1수지조성물층 및 상기 제2수지조성물층은 비할로겐(non halogen)이며 자기 소화성(UL94V-1)인 다층 인쇄회로기판 제작방법.
11. 삭제

Images