KR100276747B1 - 접착층용 내열성 수지를 이용한 회로판 - Google Patents

접착층용 내열성 수지를 이용한 회로판 Download PDF

Info

Publication number
KR100276747B1
KR100276747B1 KR1019970055908A KR19970055908A KR100276747B1 KR 100276747 B1 KR100276747 B1 KR 100276747B1 KR 1019970055908 A KR1019970055908 A KR 1019970055908A KR 19970055908 A KR19970055908 A KR 19970055908A KR 100276747 B1 KR100276747 B1 KR 100276747B1
Authority
KR
South Korea
Prior art keywords
insulating
aminophenoxy
bis
layer
circuit board
Prior art date
Application number
KR1019970055908A
Other languages
English (en)
Other versions
KR19980079443A (ko
Inventor
유우이찌 시마야마
요시유끼 쓰루
다께시 호리우찌
에이찌 시나다
마사오 간노
Original Assignee
우찌가사끼 이사오
히다찌 가세이 고오교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP4745497A external-priority patent/JP3821252B2/ja
Priority claimed from JP4769797A external-priority patent/JPH10242654A/ja
Priority claimed from JP07680297A external-priority patent/JP3897136B2/ja
Application filed by 우찌가사끼 이사오, 히다찌 가세이 고오교 가부시키가이샤 filed Critical 우찌가사끼 이사오
Publication of KR19980079443A publication Critical patent/KR19980079443A/ko
Application granted granted Critical
Publication of KR100276747B1 publication Critical patent/KR100276747B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/103—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding or embedding conductive wires or strips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

분자량이 바람직하게는 80,000이상인 폴리아미드-이미드 수지 (a) 및 에폭시 수지 및 경화제 및/또는 그에 대한 경화 촉진제를 함유하는 것이 바람직한 열경화성 성분 (b)로 이루어진 접착 조성물이 300℃에서 30 MPa이상의 저장 탄성율 및 180℃ 이상의 유리 전이 온도를 갖는 절연 접착층을 제공하기 위해 사용되고, 상기 절연 접착제는 배선판, 다층 인쇄 회로판 및 칩 캐리어용 회로판에서의 사용에 적합하다.

Description

접착층용 내열성 수지를 이용한 회로판
제1(a)도 내지 제1(h)도는 본 발명의 구현예중 배선판의 제조에 있어서 일련의 단계를 설명하는 개요 단면도이다.
제2도는 본 발명의 구현예중 배선판 제조법의 플로우 차트이다.
제3(a)도 내지 제3(d)도는 본 발명의 구현예중 다층 인쇄 회로판의 제조에 있어서 일련의 단계를 설명하는 개요 단면도이다.
제4(a)도 내지 제4(i)도는 본 발명의 다른 구현예중 다층 인쇄 회로판의 제조에 있어서 일련의 단계를 설명하는 개요 단면도이다.
제5(a)도 내지 제5(f)도는 본 발명의 또 다른 구현예중 다층 인쇄 회로판의 제조에 있어서 일련의 단계를 설명하는 개요 단면도이다.
제5(m)도, 제5(n)도 및 제5(o)도는 제4(e)도, 제4(i)도, 제5(d)도, 제5(h)도 및 제5(l)도의 각각에 대한 부분적인 확대도이다.
제6도는 본 발명에 따른 칩 캐리어용 회로판의 사용 형태를 설명하는 개요 단면도이다.
제7도는 본 발명에 따른 칩 캐리어용 회로판의 제 1구현예를 설명하는 개요 단면도이다.
제8도는 본 발명에 따른 칩 캐리어용 회로판의 제 2구현예를 설명하는 개요 단면도이다.
제9도는 본 발명에 따른 칩 캐리어용 회로판의 제 3 구현예를 설명하는 개요 단면도이다.
제10도는 본 발명에 따른 칩 캐리어용 회로반의 제 4 구현예를 설명하는 개요 단면도이다.
제11(a)도 및 제11(b)도는 본 발명의 구현예중 칩 캐리어용 회로판의 제조를 설명하는 개요 단면도이다.
제12(a)도 내지 제12(c)도는 본 발명의 또 다른 구현예중 칩 캐리어용 회로판의 제조를 설명하는 개요 단면도이다.
제13(a)도 내지 제13(g)도는 본 발명의 구현예중 회로판의 제조 단계를 설명하는 개요 단면도이다.
제14도는 본 발명의 구현예중 다층 배선판의 제조법을 설명하는 각 요소의 단면도이다.
제15(a)도 내지 제15(e)도는 본 발명의 구현예중 칩 캐리어용 회로판의 제조법을 설명하는 개요 단면도이다.
제16(a)도 내지 제16(i)도는 본 발명의 다른 구현예중 칩 캐리어용 회로판의 제조 단계를 설명하는 개요 단면도이다.
제17(a)도 내지 제17(d)도는 본 발명의 또 다른 구현예중 칩 캐리어용 회로판의 제조법을 설명하는 개요 단면도이다.
제18(a)도 내지 제18(k)도는 본 발명의 또 다른 구현예중 칩 캐리어용 회로판의 제조법을 설명하는 개요 단면도이다.
제19도는 본 발명의 또 다른 구현예중 칩 캐리어용 회로판의 구조를 설명하는 개요 단면도이다.
[발명의 목적]
[발명이 속하는 기술분야 및 그 분야의 종래기술]
본 발명은 절연 접착층을 위해 내열성 수지 접착 조성물을 이용한 배선판, 다층인쇄 회로판 및 칩 캐리어용 회로판, 및 상기 회로판의 제조 방법에 관한 것이다.
배선판은, 접착층을 기판상에 제공하고, 도체 회로를 형성하기 위한 복수의 절연 피복 와이어를 상기 층에 배선하여 고정시켜, 관통구멍 (through hole)에 의해 층간 접속을 시키는 구조를 갖는데, 상기 회로판은 미국특허 제 4,097,684호, 제 3,647,572호, 제 3,674,914호 및 제 3,674,602호에 개시되어 있다. 그들은 고밀도의 배선이 가능하고 특징적인 임피던스의 정합과 크로스토크의 저하에 유리한 인쇄 회로판으로서 공지되어 있다.
선행 기술에 있어서, 회로판의 내절연성은 통상적인 배선 밀도에 허용되는 오차 범위내에서이고, 와이어의 위치 정확성은, 인쇄 회로판의 배선, 적층 및 본딩 후 설계 수치에 대해서 약 0.2 mm 의 와이어 스위밍 (wire swimming)이 통상 관찰되지만, 낮은 배선 밀도 및 큰 구멍 크기 때문에 실제적인 용도에 대해서 또한 허용 가능하다.
그러나, 최근에 알려진 바와 같이 배선 밀도의 증가는 고무-기재 접착제를 결합을 위해 사용하는 경우에 있어서 내절연성의 과다한 감소를 유발할 수 있다. 또한, 배선 밀도가 높아질 수록 구멍의 크기는 더욱 작아지게 되고, 더욱이, 와이어 스위밍의 확대가 관통 구멍이 형성되는 위치에서 절연 피복 와이어의 이동을 유발하는 경향이 있으므로, 부적합한 와이어 접속의 문제를 야기한다.
상기 문제에 대한 해결책으로서, JP-B-5-164525 에 개시된 바와 같이, 상기 문제에 대한 해결책으로써, 페놀 수지, 에폭시 수지, 에폭시-변형 폴리부타디엔 등을 접착제로서 사용하는 UV 경화 접착 시트가 제안되었다. 통상적인 방법에 있어서, 절연 피복된 와이어를 고정시킨 후 프리프레그를 적층시킨다. 상기 방법에 있어서, 상기 유형의 접착제의 사용에 의한 배선후 프리프레그가 적층되는 경우에 와이어 스위밍이 확대되기 때문에, 배선 단계와 적층 단계 사이에 예비 경화 단계를 추가하여 접착층이 약간경화되도록 함으로써 와이어스위밍을 조절하고자 하였다. 그러나, 적층의 증가는, 유리 전이 온도 이상에서 프리프레그 또는 기판과 접착제 사이에 열 팽창 계수 차이가 커지기 때문에 내열성이 감소되는 문제를 부가한다.
한편, 다층 인쇄 회로판은 전원층 및 지표층을 함유하는 층간 기판, 단지 필요한 회로 도체의 전기적 접속을 위한 구멍을 통해, 층간 기판의 표면에 회로 도체를 갖는 복수의 프리프레그층, 모든 적층을 통해 필요한 회로도체의 전기적 접속을 위한 도금된 관통 구멍, 및 표면 회로를 절연시키기 위한 땜납 레지스트로 통상 이루어진다.
상기 다층 인쇄 회로판을 생성하기 위한 많은 방법들이 공지되어 있다. 전형적이고 일반적으로 공지된 방법은 구리-피복 적층의 구리 호일중 불필요한 부분을 엣칭 제거하여 내부 회로 및 전원층 및 지표층을 구성하는 층간 기판을 형성하고, 그위에 프리프레그 및 구리 호일을 위치시켜 적층 일체화를 위해 가열하면서 그들을 가압하고, 구리 호일의 불필요한 부분을 엣칭 제거하고 필요한 시간 동안 프리프레그의 탑재 및 회로 형성을 반복하고, 전기 접속을 위해 필요한 부분에 구멍을 뚫고, 무전해 도금 또는 다른 적절한 수단에 의해 상기 구멍의 내벽을 금속화하고, 표면 구리 호일의 불필요한 부분을 엣칭제거하고, 땜납 레지스트를 피복시킨 다음, 건조시키는 단계들로 이루어진다.
각 층에 대한 층간 기판을 별도로 생산하여, 가이드 핀으로 위치시킨 후, 상기 기판들을 적층일체화시킨 다음 뚫어 관통 구멍을 형성하고, 이어서 표면 회로 및 땜납 레지스트을 형성시키는 방법이 또한 이미 공지되어 있다.
전기기기의 소형화, 고성능 및 다기능화에 대한 최근의 경향은 다층 인쇄 배선판의 더 높은 배선 밀도를 실현하기 위한 노력을 더욱 촉진시켰다.
고 배선 밀도를 달성하기 위한 상기 노력들은 층간 두께, 와이어 크기 및 층간 접속 구멍 직경의 감소, 및 인접한 배선층에만 접속되는 틈새 관통구멍(interstitial via holes; IVH)의 사용을 구체화시켰다. 배선판의 더 높은 밀도를 달성하기 위해서 IVH의 크기의 감소 및 다층화가 현재 요구되어진다.
절연층 및 도체 회로가 층간 기판의 외부 표면상에 번갈아 적층되는 구조의 조립 배선판이 다층 구조의 인쇄 회로판의 한 예로써 제안되었다.
조립 배선판을 제조하기 위한 통상적인 방법을 여기에 나타낸다. 층간 회로를 갖는 층간 기판의 외부 표면상에 첨가용 접착제를 피복 및 경화시키므로써 적층의 제 1 층인 절연층을 형성시킨다.
“첨가용 접착제”는 무전해 도금에 의해서 표면상에 도체 회로를 형성하기 위한 접착제를 의미한다.
이어서, IVH를 형성하기 위한 구멍을 레이저 빔 드릴링, 습윤 엣칭 또는 포토 엣칭법에 의해서 절연층의 필요 부분에 형성시킨다.
레이저 빔 드릴링은 절연층의 적절한 지점에 레이저 빔을 투사하여 그 지점에서 층 재료의 증발을 유발시키므로써 구멍을 만드는 방법이다. 습윤 엣칭은 절연층의 적당한 지점을 화학 엣칭 용액으로 엣칭시키는 방법이다. 포토 엣칭 방법은 절연층의 적당한 지점을 선택적으로 광-경화하고, 다른 부분을 현상 제거하는 방법이다.
표면 조화(surface roughening) 처리를 적층내 절연층상에서 수행하고, 무전해 구리 도금을 침적시키기 위한 촉매를 조화면에 부여하므로써 무전해 구리 도금의 얇은 침적을 형성시킨다. 이어서, 전기도금을 수행하기 위한 전류로를 형성시켜 그 위에서 필요한 두께로 전기도금을 수행하여 에팅 레지스트를 형성한다. 엣칭 레지스트가 형성되지 않은 부분을 엣칭에 의해 선택적으로 제거하므로써 외부층 배선을 형성한다.
제 2 층을 형성하는 적층내 절연층 및 도체층은 기본적으로 상기 기재된 조립판 생성 방법을 반복하므로써 형성될 수 있다.
절연층 두께의 감소는 다층 인쇄 회로판의 두께 감소를 실현하기 위해 제안되었다. 유리포와 같은 강화제를 함유하는 프리프레그를 절연층에 사용하는 경우 달성될 수 있는 두께 감소 정도에는 한계가 있으므로, 유리포 등과 같은 강화제를 함유하지 않는 수지 시트가 개선된 절연층으로서 현재 개발되었다.
도금이 IVH와 같은 오목 부분에서 수행되는 경우, IVH중앙에서 침강이 형성되고, 제 2 조립층이 상기 침강의 왼쪽에서 형성된다면, 기판 표면상에 요철이 생겨 기판의 평활성이 불량하게 되므로, 부품 실장시 결합 정확도의 감소 또는 배선 단계에서 쇼트 또는 단선의 원인이 된다.
또한, PC 판에서 유리포와 같은 강화제를 함유하지 않는 층의 증가는, 기공이 층간 절연층에 형성되거나 또는 상기 절연층과 층간 기판 사이에서 유리 전이점, 선 팽창 계수 또는 저장 탄성율의 차이로 인해 그의 분리가 발생하는 경향이 있는 문제를 유발한다.
반도체 칩 패키지에 관하여, JP-A-59-158579는 반도체 칩에 접속된 단자부를 패키지의 내부로 부터 외측의 일부로 연장하여 무연 칩 캐리어를 구성하는 구조를 나타내고 있다.
또한, JP-B-58-l1100에는 또 다른 패키지-탑재 판에서 관통 구멍에 접속하기 위한 복수의 단자 핀 어레이를 갖는 핀 그리드 어레이, 및 상기 핀 그리드 어레이의 제조법이 개시되어 있다.
JP-B-58-l1100에는 또한 핀 그리드 어레이에서 핀 대신에 볼이 랜드부에 융착되어 전기적 접속을 수행하는 볼 그리드 어레이가 개시되어 있다.
또한, JP-B-58-26828 는 우선 단자부를 형성한 다음 테이프-유사 필름을 절연시켜 테이프 자동화 캐리어를 구성하는 것을 제안하고 있다.
상기 반도체 칩 패키지 (이후, “칩 캐리어용 배선판”으로 언급)에 있어서, 세라믹 재료가 절연체로서 널리 사용되고 있고, 반도체 칩 단자는 와이어 본딩에 의해 상기 칩 캐리어에 전기적으로 접속되어 있다. 유기 절연 재료는 상기 칩 캐리어상에 반도체 칩을 탑재한 후에 환경적 부착으로 부터 반도체 칩 또는 접속부를 보호하기 위한 봉지재료로 사용된다.
더구나, 최근에는, 칩 캐리어에 대한 통상적인 세라믹 재료의 사용에 있어 소성 단계의 증가로 인한 열악한 경제성의 견지에서, 유기 절연 재료를 사용하는 소위 다층 배선판 제조 방법을 이용하는 칩 캐리어 제조법이 개발되었다. 예를 들어, JP-B-3-25023 에는 유기 절연 재료를 사용하는 핀 그리드 어레이 패키지 제조법이 개시되어 있다.
칩 캐리어용 배선판 분야에서, 또한, 최근에 전자기품의 소형화 및 다기능화가 점차적으로 요구되고 있고, 배선의 고밀도화 및 소형화의 필요성이 강조되고 있다. 층간 회로사이에 위치하는 절연 접착층을 위해 사용되는 절연 물질에 대해 박형화가 요구됨에 따라, 이제 종래의 프리프레그를 유리 섬유 또는 부직포의 원하는 두께로 맞추는 것이 거의 불가능하게 되었다. 이는 절연 수지를 도포하거나 또는 절연수지를 필름화시키는 시도를 촉진시켰다.
그러나, 절연 접착층을 위한 유리 섬유 또는 부직포와 같은 강화제를 함유하지 않는 프리프레그의 사용은 절연 접착층내에 기공을 형성하거나 그의 박리를 발생시키는 경향이 있으므로, 접속의 비신뢰성 또는 땜납 내열성 저하의 문제를 야기한다.
[발명이 이루고자하는 기술적 과제]
본 발명의 목적은 많은 탁월한 성질을 가지며 내층의 다수화로 인한 땜납 내열성의 감소를 억제할 수 있는 특정 조성의 접착제를 절연 접착층으로 사용하는 배선판을 제공하는 것이다.
본 발명의 또 다른 목적은, 절연 접착층을 위해 특정 조성의 접착제를 사용하는 다층 인쇄 회로판, 및 상기 다층 인쇄 회로판을 높은 효율로 제조하는 방법을 제공하는 것으로, 상기 회로판은 관통 구멍이 존재하는지 여부에 관계없이, 미세 배선을 사용하여 판 두께를 감소시킬 수 있도록 하는 고밀도 배선을 가능케 하고, 고내열성 및 접속 신뢰성을 갖는다.
본 발명의 또 다른 목적은, 절연 접착층으로 특정 조성의 접착제를 사용하고 높은 접속 신뢰성 및 땜납 내열성을 갖는, 칩 캐리어용 회로판, 특히 반도체 칩 패키지용 회로판을 제공하는 것이다.
본 발명은 도체 회로를 갖는 절연 기판, 그위에 형성된 절연 접착층, 절연 피복되어 상기 절연 접착층에 고정된 복수의 와이어 및 전기 접속을 위해 필요한 부분에 형성된 복수의 도금된 관통 구멍을 함유하는 배선판, 및 상기 배선판의 제조법을 제공하는 것으로, 상기 절연 접착층은 300℃에서 30 MPa이상의 저장 탄성율 및 180℃ 이상의 유리 전이 온도를 가지며 폴리아미드-이미드 수지 및 열경화성 성분을 함유하는 접착조성물로 제조된다.
본 발명은 또한 도체 회로를 갖는 복수의 절연 기판, 상기 절연 기판사이에 번갈아 위치하는 절연 접착층, 및 도체 회로에 전기적으로 접속된 복수의 도금된 관통 구멍을 함유하는 다층 인쇄 회로판, 및 상기 다층 인쇄 회로판의 제조법을 제공하는 것으로, 상기 절연 접착층은 300 ℃에서 30 MPa 이상의 저장 탄성율 및 180℃ 이상의 유리 전이 온도를 가지며 폴리아미드-이미드 수지 및 열경화성 성분을 함유하는 접착 조성물로 제조된다.
본 발명은 또한 복수의 절연층, 각각의 절연층상에 도체 회로를 갖는 복수의 층간 기판, 복수의 절연 접착층, 각 절연접착층은 각 절연층과 각 층간 기판 또는 각 절연층을 결합함, 그의 내벽상에 도체를 가지며 도체 회로에 전기적으로 접속된 복수의 관통 구멍, 및 하나 이상의 반도체 칩을 수용하기 위한 캐비티로 구성된 칩 캐리어용 회로 (또는 배선)판, 및 상기 칩 캐리어용 회로판의 제조법을 제공하는 것으로, 상기 절연 접착층은 300℃ 에서 30 MPa이상의 저장 탄성율 및 180℃ 이상의 유리 전이 온도를 가지며 폴리아미드-이미드 수지 및 열경화성 성분을 함유하는 접착 조성물로 제조된다.
본 발명자들은 본 발명에 따른 배선판, 다층 인쇄 회로판 및 칩 캐리어용 회로판에 있어서 절연 접착층에 대해 특정 내열성 수지 접착 조성물을 사용하므로써 상기 언급된 바와 같은 선행 기술에 있어서의 문제점들이 해결될 수 있다는 것을 발견하였다. 본 발명은 상기 발견을 토대로 하여 달성되었다.
[발명의 구성 및 작용]
[내열성 수지 접착 조성물]
본 발명에 있어서 각종 형태의 배선판에서 절연 접착층을 형성하기 위해 사용되는 내열성 수지 접착 조성물은 (a) 폴리아미드-이미드 수지 및 (b) 열경화성 성분을 함유한다.
본 발명에서 사용되는 폴리아미드-이미드 수지 (a) 는 바람직하게는 80,000이상의 분자량을 갖는다. 사용된 폴리아미드-이미드 수지의 분자량이 80,000이하인 경우, 생성된 접착 시트는 유연성 및 취급 특성에 있어서 불량한 것으로 판명될 수 있고, 특히 배선판에 있어서, 배선 직후에 열 프레싱을 수행하는 경우 와이어 스위밍이 발생하는 경향이 있다.
폴리아미드-이미드 수지로서, 화학식 1로 나타낸 방향족 디이미드 디카르복실산과 화학식 2로 나타낸 방향족디이소시아네이트를 반응시키므로써 수득될 수 있는 방향족 폴리아미드-이미드 수지 (이때 화학식 1의 상기 방향족 디이미드 디카르복실산은 3 개 이상의 방향족환을 갖는 디아민과 트리멜리트산 무수물과의 반응에 의해서 수득될 수 있음); 또는 방향족 디이미도디카르복실산으로 2,2-비스[4-{4-(5-히드록시 카르보닐-1,3-디온-이소인돌리노)페녹시}페닐]프로판을 방향족 디이소시아네이트으로 4,4′-디페닐메탄 디이소시아네이트와 반응시키므로써 수득가능한 방향족 폴리아미드-이미드수지를 사용하는 것이 바람직하다.
[화학식 1]
Figure kpo00001
[식중, R1은
Figure kpo00002
이고, X는
Figure kpo00003
이다]
[화학식 2]
Figure kpo00004
[식중, R2는
Figure kpo00005
이다]
본 발명에서 사용될 수 있는 3개 이상의 방향족환을 갖는 디아민의 예로는, 2,2-비스[4-(4-아미노페녹시)페닐]프로판, 비스[4-(3-아미노페녹시)페닐]술폰, 비스[4-(4-아미노페녹시)페닐]술폰, 2,2-비스[4-(4-아미노페녹시)페닐]헥사플루오로프로판, 비스[4-(4-아미노페녹시)페닐]메탄, 4,4-비스(4-아미노페녹시)비페닐, 비스[4-(4-아미노페녹시)페닐]에테르, 비스[4-(4-아미노페녹시)페닐]케톤, 1,3-비스(4-아미노페녹시)벤젠, 및 1,4-비스(4-아미노페녹시)벤젠이 포함된다. 상기 디아민은 단독으로 또는 그의 혼합물로서 사용될 수 있다.
본 발명에서 사용될 수 있는 방향족 디이소시아네이트의 예로는 4,4′-디페닐메탄 디이소시아네이트, 2,4-톨릴렌 디이소시아네이트, 2,6-톨릴렌 디이소시아네이트, 나프탈렌-1,5-디이소시아네이트, 및 2,4-톨릴렌 이량체가 포함되며, 이는 단독으로 또는 조합하여 사용될 수 있다.
열경화성 성분 (b)는 에폭시 수지 및 그의 경화제 또는 그의 경화 촉진제로 이루어진다. 2개 이상의 글리시딜기를 갖는 에폭시 수지 및 그의 경화제, 또는 2 개 이상의 글리시딜기를 갖는 에폭시 수지 및 그의 경화 촉진제를 사용하는 것이 바람직할 수 있다. 글리시딜기의 수가 많을 수록 더 좋다. 바람직하게는 글리시딜기의 수는 3개 이상이다. 사용되는 열경화성 수지 성분의 양은 글리시딜기의 수에 따라 다양하다. 구체적으로, 글리시딜기의 수가 많을 수록, C-단계중 300℃에서 저장 탄성율을 증진시키기 위해 사용되는 열경화성 수지 성분의 필요량이 적어질 수 있다. 에폭시 수지를 위한 경화제 및 경화촉진제 모두를 사용하는 것이 더욱 바람직하다.
본 발명에서 사용할 수 있는 액체 에폭시 수지로는 비스페놀 A 에폭시 수지 (예를 들어, 상품명 YD128 및 YD8125, Toto Kasei Kogyo K.K. 제; 상품명 Ep815 및 Ep828, Yuka Shell Epoxy Co., Ltd. 제; 및 상품명 DER337, Dow Chemical Japan Co., Ltd. 제), 및 비스페놀 F 에폭시 수지 (예를 들어, 상품명 YDF170 및 YDF2004, Toto Kasei Kogyo K.K. 제)가 포함된다.
본 발명에서 사용할 수 있는 고형 에폭시 수지로는 YD 907, YDCN 704S, YDPN 172 및 YP50 (상품명, Toto Kasei Kogyo K.K. 제), Ep1001, Ep1010 및 Ep180S70 (상품명, Yuka Shell Epoxy Co., Ltd. 제), ESA019 및 ESCN195 (상품명, Sumitomo Chemical Co., Ltd. 제), DER667 및 DEN438 (상품명, Dow Chemlcal Japan Co., Ltd. 제), 및 EOCN1020 (상품명, Nippon Kayaku Co., Ltd 제) 이 포함된다.
브롬화 에폭시 수지 (예를 들어, 상품명 YDB400, Toto Kasei K.K. 제; 상품명 Ep5050, Yuka Shell Epoxy Co., Ltd. 제; 및 상품명 ESB400, Sumitomo Chemical Co., Ltd. 제)가 난연성을 증진시키기 위해 사용될 수 있다.
상기 에폭시 수지는 단독으로 사용될 수 있고 또는 복수의 상기 에폭시 수지들이 필요에 따라서 부가 혼합물로써 선택 사용될 수 있다.
에폭시 수지 경화제 또는 경화 촉진제는, 사용된 에폭시 수지와 반응할 수 있거나 또는 그의 경화를 촉진시킬 수 있는 한, 어떠한 형태일 수 있다. 예를 들어, 아민, 이미다졸, 다가 페놀, 산 무수물 및 이소시아네이트가 경화제 또는 경화 촉진제로서 사용될 수 있다.
상기 목적을 위해 사용가능한 아민으로는, 디시안디아미드, 디아미노디페닐메탄 및 구아닐우레아가 포함된다. 이미다졸로는 알킬-치환된 이미다졸 및 벤즈이미다졸이 포함된다. 다가 페놀로는 히드로퀴논, 레소르시놀, 비스페놀 A 및 그의 할로겐화물, 알데히드와의 축합물인 노보락, 및 레졸 수지가 포함된다. 산무수물로는 프탈산무수물, 헥사히드로프탈산무수물 및 벤조페논테트라카르복실산이 포함된다. 이소시아네이트로는 톨릴렌 디이소시아네이트, 이소포론 디이소시아네이트, 및 페놀로 마스크된 상기 이소시아네이트가 포함된다. 다가 페놀이 경화제로써 바람직하고, 이미다졸을 경화 촉진제로써 추천할 수 있다.
경화제 또는 경화 촉진제는, 아민의 경우에 있어서, 바람직하게는 아민의 활성 수소 당량이 에폭시 수지중 에폭시기의 에폭시 당량과 실질적으로 동일하게 되는 양으로 사용된다. 예를 들어 2개의 수소원자를 갖는 일차 아민의 경우에 있어서, 아민의 양은 에폭시 수지 1 당량에 대해서 0.5당량이 필요하다. 이차 아민의 경우에 있어서, 1 당량의 아민을 필요로 한다.
이미다졸을 사용하는 경우에 있어서, 그의 양은 활성 수소 당량으로 단순히 표현될 수 없으나, 그의 양이 에폭시 수지 100 중량부당 1 내지 10 중량부인 것이 경험적으로 바람직하다. 다가 페놀 또는 산 무수물의 경우에 있어서는, 그의 양이 바람직하게는 에폭시 수지의 당량당 0.8 내지 1.2 당량인 것이 바람직하다.
이소시아네이트의 경우에 있어서, 폴리아미드-이미드 수지 및 에폭시 그의 양은 상기 수지중 어느 하나의 당량당 수지 모두와 반응하기 때문에, 0.8 내지 1.2 당량이 필요하다.
상기 경화제 및 경화 촉진제는 단독으로 또는 필요에 따라 2개 이상의 혼합물로써 사용될 수 있다.
경화제 또는 경화 촉진제의 양이 너무 적은 경우, 비경화된 에폭시 수지가 남아서 C-단계중 300 ℃ 에서의 저장 탄성율을 저하시킬 수 있는 반면, 너무 많은 양의 경화제 또는 경화 촉진제는 반응하지 않은 경화제 또는 경화촉진제를 보유하므로써 절연성을 저하시키는 원인이 될 수 있다.
관통 구멍의 벽면에 도금 접착을 향상시키거나, 또는 첨가 방법에 따라서 배선판을 제조하기 위한 무전해 도금용 촉매를 혼합시키는 것이 가능하다.
본 발명에 있어서, 상기 성분들은 유기 용매중에서 혼합되어 내열성 수지 조성물을 형성한다. 성분들을 용해시킬 수 있는 임의 유기 용매가 사용될 수 있고, 상기 용매의 예로는 디메틸아세트아미드, 디메틸포름아미드, 디메틸 술폭시드, N-메틸-2-피롤리돈, γ-부티로락톤, 술포란, 시클로헥사논 등이 포함된다.
조성물중 폴리아미드-이미드 수지 (a)에 대한 열경화성 성분 (b)의 비율은 바람직하게는 중량부로서 100에 대해 10-150 이다. 비율이 10이하인 경우, 변형되지 않고 그 자체로 존재하는 폴리아미드-이미드 수지의 정상적인 성질, 즉, 유리 전이점 내지 350 ℃ 인 온도 범위에서의 선 팽창 계수는 커지고, 300 ℃ 에서의 저장 탄성율은 낮아진다. 비율이 150 중량부를 초과하는 경우, 열경화성 성분과 수지 조성물과의 상용성이 저하되어 교반하는 경우, 젤화되거나 또는 생성된 필름의 유연성 및/또는 조작성을 감소시킬 수 있다.
상기 내열 수지 접착조성물을 이용한 본 발명의 배선 회로판, 다층 인쇄 회로판 및 칩 캐리어용 회로판, 및 그 회로판들의 제조 방법이 아래에 기재되어 있다.
[배선 회로판]
본 발명에 따른 배선 회로판은 도체 회로가 있는 절연 기판, 그위에 형성된 절연 접착층, 절연피복되어 있고, 상기 절연 접착층에 고정된 복수의 와이어, 및 전기 접속에 필요한 부분에 형성된 도금된 관통 구멍을 함유하며, 상기 절연접착층은 300 ℃에서 저장탄성율이 30 MPa이상 이고, 경화 시의 유리전이온도가 180 ℃ 이상이며, 폴리아미드-이미드 수지 및 열경화 성분을 함유하는 접착 조성물로부터 수득된다.
본 발명에 따른 배선 회로판에 접착층을 형성하기 위한 접착 조성들은 바람직하게 B 단계에서의 연화점이 20 내지 100 ℃ 이고, 경화 형태에서의 유리전이온도가 180 ℃ 이상인 것으로, 바람직하게 유리전이온도 내지 350 ℃의 범위내 온도에서 열 팽창 계수가 1,000 ppm/℃ 이하이고, 300 ℃에서 가장 낮은 탄성율이 30 MPa 이상인 조성물이다.
B 단계에서 접착 조성물의 연화점이 100 ℃를 초과하는 경우, 절연피복된 와이어가 배선될 경우, 불충분한 접착력으로 인해 박리가 발생한다. 연화점이 20 ℃ 미만인 경우, 접착 조성물의 취급성이 조성물의 점착성으로 인해 악화되는 경향이 있다.
또한 경화 형태의 접착 조성물의 유리전이온도가 180 ℃ 미만인 경우, 또는 유리전이온도 내지 350 ℃의 범위를 갖는 온도에서 조성물의 열팽창 계수가 1,000 ppm/℃ 초과인 경우, 또는 300 ℃에서의 조성물의 최저 탄성율 이 30 MPa 미만인 경우, 이 접착 조성물을 이용하여 제조한 배선 회로판의 땜납 내열성이 낮다.
본 발명에 따른 배선 회로판은 상기 접착 조성물을 절연 기판에 도포하거나 캐리어 필름에 미리 도포된 접착 조성물을 전사함으로써 도체 회로가 놓여 있는 절연 기판 상에 절연 접착층을 형성시키고; 상기 절연 접착층에 절연 피복되어 거기에 고정된 복수의 와이어를 배선하며, 수득된 절연 기판을 가열 가압하여 접착 조성물을 경화하도록 하고; 전기 접속에 필요한 부분에 구멍을 뚫은후, 구멍의 내벽에 도금하며; 도체회로를 형성하는 단계들을 포함하는 방법으로부터 제조될 수 있다. 상기 가열가압 기판은 이후에 추가로 열처리될 수 있다.
상기 접착 조성물을 이용한 배선 회로판의 제조 방법은 도면의 제1(a)도 내지 제1(h)도를 참조로 더 상세하게 설명된다.
제1(a)도는 절연 기판 1에 제공되어 있는 전원, 접지 등을 위한 도체 회로 (층간 구리 회로 2)를 도시한다. 이 회로들은 엣칭과 같이 공지된 방법으로 유리 피복 강화 구리-피복 에폭시 수지 적층 또는 유리 피복 강화 구리-피복 폴리이미드 수지 적층 작업에 의해 형성될 수 있다. 필요하다면, 이 층간 회로를 다층에 제공될 수 있거나 그러한 층간 회로를 전혀 제공할 수 없을 수 있다.
제1(b)도는 하부(underlay)층 3을 작용하는 절연층의 형성을 도시한다. 이 하부층은 내부식성을 향상시키거나 판의 비임페던스를 조정하기 위해 제공되나, 반드시 필요한 것은 아니다. 통상 유리 피복 강화 에폭시 또는 폴리이미드 수지의 B 단계 프리프레그 또는 유리 피복 강화를 갖지 않는 B 단계 수지 시트를 상기 하부층에 사용한다.
이 수지층들을 기판에 적층한 후, 가열 처리 또는 적층에 의해 필요하여 경화한다.
다음으로, 제1(c)도에서와 같이, 접착층 4는 절연피복되어 있으며 고정되어 있는 와이어를 배선하기 위한 상기 접착 조성물으로 형성된다. 이 접착층 4는 상기 접착 조성물을 분무 도포, 로올 도포 또는 스크린 인쇄와 같은 적당한 도포법에 이어 건조함으로써 절연기판에 직접 도포되는 방법으로 형성될 수 있다. 그러나 이 방법은 불균일 층이 두꺼워지고, 생성된 배선판의 비임페던스가 불균일해지도록 하는 경향으로 인해 적합하지 않다. 균일한 두께를 갖는 접착층을 형성하기 위해, 상기 접착조성들이 폴리프로필렌 필름 또는 폴리에틸렌 테레프탈레이트 필름과 같은 캐리어 필름에 일단 로올 도포하고, 건조시켜 건조 필름을 형성한 후, 이 필름을 절연 기판상에 고온 로올 적층하거나, 가압 적층하는 방법을 이용하는 것이 바람직하다. 접착층을 형성하는 그러한 도포필름은 잘 말아지거나 소정의 크기로 절단될 수 있도록 유연성이 충분해야 하고, 접착층이 기판에 적층될 때 공기 셀의 출입을 억제할 수 있을 만큼 충분히 들러붙지 않아야 한다.
다음으로 절연피복된 와이어 5는 제1(d)도에 나와있는바와 같이 배선 된다. 이 배선은 통상 와이어링 기기에 의해 초음파 진동을 줌으로써 적층판을 가열함으로써 수행된다. 접착층이 연화되고, 그배선이 그안에 끼워지도록한다. 그러나 접착층의 연화점이 너무 낮은 경우, 절연피복/된 와이어가 끝부분에서 접착층이 벗겨질 수 있고, 또는 직각으로 와이어가 휘어진 구석에서 와이어가 비뚤어질 수 있으며, 이는 원하는 정확성을 달성하기 어렵게 한다.
한편, 접착층의 연화점이 너무 높은 경우, 와이어가 적절하게 끼워지지 못하여, 와이어과 접착층 간에 만족스러운 접착이 이루어지지 않게 됨으로써, 와이어 분리 또는 교차점에서 하측 와이어 위로 지나갈 때 상측의 와이어에 의해 밀려 남으로 인한 하측 와이어로 위치 이탈을 유발할 수 있다.
그러므로, 배선 중에 적당한 범위 내의 접착층의 연화점을 조절하는 것이 필요하다.
본 발명에 배선에 필요한 와이어는 절연피복되어 있어 동일한 평면 상에 서로 교차할 경우에도 단락이 발생하지 않는다. 와이어 중심은 구리 또는 구리 합금으로 이루어지고, 폴리이미드 등으로 도포되어 있다. 와이어 교차점에서 접착을 향상시키기 위해, 절연 피복의 외측에 부가적 와이어 접착층을 제공할 수 있다. 그러한 와이어 접착층은 열가소성, 열경화성 또는 광경화성 형태의 재료로 이루어지나, 이후에 기재하는 접착제과 동일한 시스템의 조성물의 재료를 사용하는 것이 바람직하다.
배선 후에 가열 가압이 이어진다. 이 단계는 배선 기판 표면상의 불균일성을 감축시키고, 접착층에 있는 캐비티를 제거하도록 되어 있다. 절연피복된 와이어를 초음파 가열로 배선하는 경우, 접착층 내의 캐비티가 발생하거나, 와이어의 교차점 부근에 형성된 기공이 발생하므로써, 가열 가압된 배선 기판 표면을 평활화하고, 접착층의 기공을 제거하는 것은 필수적이다.
가열 가압에 이어, 가열 처리하여, 접착층을 완전히 경화한다. 그러나 이 가열 처리가 필수적인 것은 아니다.
그 다음, 상(overlay)층 7은 제1(e)도에 나와 있는 바와 같은 배선을 보호하기 위해 제공되어 있다. 이 상층 6은 통상 유리 피복 강화 에폭시 또는 폴리이미드 수지의 B 단계 프리프레그, 또는 유리 피복 강화되지 않은 B 단계 수지 시트로 이루어져 있고, 최종적으로 경화된다.
이어서, 관통구멍 7을 형성시키기 위해 필요한 부분에 뚫은 후, 제1(f)도 및 제1(g)도에 나와 있는 바와 같이 8을 도금한다. 여기에서, 이 드릴 작업 이전에 구리 호일과 같은 금속 호일을 상층 형성 과정 중에 프리프레그를 통해 표면에 부착시킨 후, 엣칭 또는 기타 적당한 작업으로써, 표면에 회로를 형성시킬 수 있다. 두 개의 배선층을 갖는 배선 회로판을 상기 방법으로부터 제조할 수 있다.
이어서 이렇게 수득된, 두 개의 배선을 갖는 배선 회로판을 제1(h)도에 나와 있는 바대로 그 사이에 유리 피복 강화 에폭시 또는 폴리이미드 수지의 B 단계 프리프레그, 또는 유리 피복 강화되지 않은 B 단계 수지 시트로 이루어진 절연층 9를 끼워넣어 적층하고, 함께 결합시킨다. 이어서 구멍을 필요부분에 형성시킨 후 10을 도금한다. 상기 방법은 4개의 배선층을 갖는 배선 회로판을 제공한다. 두 개의 배선층을 갖는 상기 배선 회로판의 3개 이상의 단위를 위와 유사하게 적층하고 함께 결합함으로써, 6개 이상의 배선층을 갖는 배선 회로판을 수득할 수 있다. 필요하다면, 배선이 형성된 층을 두 개의 배선층을 갖는 배선 회로판의 결합 단위들 사이에 끼워넣을 수 있다.
제2도는 상기 방법의 플로우차트를 나타낸다.
상기 설명한 바대로, B 단계 접착 조성물의 연화점이 바람직하게 20 내지 100 ℃의 범위 내에 들도록 조절함으로써, 와이어-홀딩 접착층 및 기판 상의 접착층 사이에 접착을 강하게 유지시켜 고밀도 배선에 있어 배선 및 취급성이 더욱 좋게 할 수 있다.
또한, 경화 시에 유리전이온도가 180 ℃ 이상이 되게 하고, 유리전이온도 내지 350 ℃의 온도 범위 내에서 열 팽창 계수가 1,000 ppm/℃ 이하가 되도록 하며, 300 ℃에서의 탄성율이 30 MPa이상이 되도록 접착 조성물을 조작함으로써, 상기 접착 조성물을 이용한 배선 회로판의 땜납 내열성을 향상시킬 수 있다.
종래의 UV-경화 접착 AS-U01 (상표명, 히따찌 화학주식회사제조)을 이용한 배선 회로판 제조 방법에 있어서, 배선 후 제한된 경화도를 유발하고, 이어서 가열 가압을 수행함으로써 와이어 스위밍을 조절한다. 대조적으로 본 발명의 접착 조성물의 경우, 바람직하게 80,000 이상의 분자량을 갖는 폴리아미드 이미드 수지를 사용하기 때문에 수지 유동이 적고, 배선 후에 가열 가압을 수행한 후에도 와이어 스위밍이 거의 발생하지 않으므로, 절연피복된 와이어를 고정하고, 가열 가압에 의해 접착조성물을 경화할 수 있다.
또한 본 발명에 따라, 배선 후의 가열 가압 온도, 압력 및 시간을 조절함으로써 기판 표면의 불균일성을 줄이고, 배선 단계까지의 과정 중에 접착층에서 발생하는 기포 또는 교차점 부근에 형성되는 기공을 제거할 수 있다. 결과적으로 제1(e)도에서와 같이, 고도의 접속 신뢰성 갖고, 상층이 제공된 후에도 기포 또는 캐비티를 갖지 않는 배선 회로판을 제조할 수 있다.
[다층 인쇄 회로판]
본 발명에 따른 다층 인쇄 회로판은 도체 회로가 있는 절연 기판, 이들 절연 기판사이에 번갈아서 삽입된 절연 접착층, 도체 회로에 전기적으로 접속된 복수의 도금된 관통 구멍을 포함하고, 상기 절연 접착층은 300 ℃에서 저장 탄성율이 30 MPa이상 이고, 경화 시의 유리전이온도가 180 ℃ 이상이며, 폴리아미드-이미드 수지 및 열경화 성분을 함유하는 접착 조성물으로 만들어 진다.
본 발명에 따른 다층 인쇄 회로판에서, 하나 이상의 도체 회로층이, 폴리아미드-이미드 수지 및 열경화성 성분을 함유하는 내열성 수지 접착 조성물을 갖는 각 절연 기판의 표면에 형성되고, 상기 내열성 수지 접착 조성물의 경화물은 유리전이온도가 180 ℃ 이상이고, 유리전이온도 내지 350 ℃ 의 범위를 갖는 온도에서의 직선상의 팽창계수가 바람직하게 500 ppm/℃이하이며, 300 ℃ 에서의 저장 탄성율이 30 MPa 이상이다.
그러한 다층인쇄회로판을 하기 단계를 포함하는 방법 ;
(a) 층간 기판으로서 도체 회로를 갖는 복수의 절연 기판과 구리 호일 외층 그리고 그 사이에 삽입된 폴리아미드-이미드 수지 및 열경화성 성분을 함유하는 열경화성 접착 조성물로 제조된 복수의 절연 접착층을 적층한 후, 가열 가압 하에 결합시키고,
(b) 예정된 부분에 관통 구멍을 뚫어, 전기 접속을 위한 각 층에 도체 회로를 노출시키며,
(c) 도금을 수행하여, 각 도체 회로를 전기적으로 접속하고,
(d) 외층 구리 호일에 엣칭 레지스트를 형성시키며 엣칭에 의해 선택적으로 구리 호일을 제거함으로써, 배선 회로를 형성하고,
(e) 엣칭 레지스트를 제거함 ;
또는 하기를 포함하는 방법 :
(3) 도체 회로를 갖는 복수의 층간 기판 및 외층 구리 호일 그리고 그 사이에 삽입된 폴리아미드-이미드 수지 및 열경화성 성분을 함유하는 접착 조성물로 제조된 절연 접착층을 적출한 후, 가열 가압 하에 결합시키고,
(b) 외층 구리 호일 상에 엣칭 레지스트를 형성시키고, 엣칭에 의해 선택적으로 구리 호일을 제거함으로써, 미세한 구멍을 형성하며,
(c) 엣칭 레지스트를 제거하고,
(d) 미세한 구멍에 노출된 절연접착층에서 레이져 드릴링으로 경화된 수지를 제거하여, 관통 구멍을 형성하고, 도체 회로를 층간 기판에 노출시키며,
(e) 도금하여, 층간 기판상의 도체 회로와 외층 구리 호일를 전기적으로 접속하고,
(f) 외층 구리 호일에 엣칭 레지스트를 형성하고, 선택적 엣칭을 수행하여, 구리 호일 상에 배선을 형성되며, 또한
(g) 엣칭 레지스트를 제거함.
의 방법으로 수득할 수 있다.
상기 방법에서 단계 (a) 내지 (g)을 소정의 횟수만큼 반복되고, 또한 두 층 이상에 걸쳐 연속적으로 관통 구멍을 형성하는 단계 (h)를 부가하여, 적층 수를 증가시킬 수 있다.
구리 호일 상에 접착 재료를 직접 도포하여 제조한 구리 호일 함유의 접착 필름을 상기 방법 중 단계 (a)에 사용된 접착층 및 구리 호일 대신에 사용할 수 있다.
본 발명에 따른 다층 인쇄 회로판을 또한 하기 단계를 포함하는 방법에 의해 제조할 수 있다 :
(a1) 도체 회로를 갖는 층간 기판 및 외층 구리 호일, 그리고 그 사이에 삽입된 폴리아미드-이미드 수지 및 열경화성 성분을 함유하는 접착 조성물로 제조된 절연 접착층을 적층한 후, 가열 가압 하에 결합시키고,
(b1) 일시적으로 외층이 되는 구리 호일 상에 엣칭 레지스트를 형성시키고, 엣칭에 의해 선택적으로 구리호일을 제거함으로써, 미세한 구멍을 형성하며,
(c1) 엣칭 레지스트를 제거하고,
(d1)미세한 구멍에 노출된 절연접착층에서 레이져드릴링으로 경화된 수지를 제거하여, 관통 구멍을 형성하고, 도체 회로를 층간 기판에 노출시키며,
(e1) 도금하여, 층간 기판상의 도체회로와 일시적 외층인 구리 호일를 전기적으로 접속하고,
(f1) 일시적 외층인 구리 호일에 엣칭 레지스트를 형성하고, 선택적 엣칭을 수행하여, 구리 호일 상에 배선을 형성하고,
(g1) 엣칭 레지스트를 제거하고 필요하다면 (a1) 내지 (g1)를 예정 횟수로 반복하고, 또한
(h) 단계 (a)에서 수득된 층간기판을 이용하여 상기 방법의 단계 (a) 내지 (g)를 수행하여, 두 개 이상의 층을 통해 연속적으로 관통 구멍을 가지도록 함.
본 발명에서, 경화 형태의 내열성 수지 접착 조성물의 유리전이온도가 180 ℃ 미만인 경우, 또는 유리전이온도 내지 350 ℃의 범위를 갖는 온도에서의 선형 팽창 계수가 500 ppm/℃ 초과인 경우, 땜납 마운팅을 위한 가열 후, 냉각 단계에서 접착층과 절연 기판 사이에 수축차로 인해 기공 형성이나 탈적층화가 발생한다. 또한 접착층의 300 ℃ 에서의 저장 탄성율이 30 MPa 미만인 경우, 수지가 가열시에 유동화되고, 쉽게 팽창가능한 부분으로 흐르고, 이는 층 두께의 불균일성 및 수지 유동에 의한 기공 형성을 유발한다.
본 발명의 내열성 수지 접착 조성물은 폴리아미드-이미드 수지 및 열경화성 성분을 함유하고, 열경화성 폴리아미드-이미드 접착층을 형성할수 있다.
폴리아미드-이미드 수지만을 접착층 형성을 위해 사용한 경우, 층의 유리전이온도가 높더라도 (230 - 250 ℃), 유리전이온도 내지 350 ℃의 범위를 갖는 온도에서의 선형팽창 계수가 500 ppm/℃ 미만이고, 300 ℃ 에서의 저장 탄성율이 30 MPa 미만임으로써, 그러한 조성들을 배선에 이용하고, 부품의 땜납 마운팅한후, 기공형성 및/또는 기판 탈적층화가 일어난다.
B 단계 열경화 폴리아미드-이미드 접착층의 수지 유동은 바람직하게 500 ㎛ 이상이다. 그것이 500 ㎛ 미만인 경우, 층간 회로의 사이가 끼고 표면이 불균일해짐과 관련된 문제가 생긴다.
본 발명에서, 용어 “수지 유동” 이란, 접착 필름을 구리 피복 적층체에 중첩시키고 40 kgf/cm 의 압력 하에 200 ℃에서 60 분간 가열함으로써 결합시킬 때 수지가 50 ㎛ 두께의 반경화 접착 필름에 형성된 1 cm 직경 구멍으로부터 안쪽으로 발산되어 통과하는 거리를 의미한다.
“B 단계”는 열경화성 수지의 경화 반응에서의 중간 단계를 의미한다.
B 단계 열경화성 폴리아미드-이미드 접착층은 저 유동/고 유동, 고 유동/저 유동/고 유동의 다층 구조 또는 성형성 및 수지 두께에 모두 필요한 만족스러운 형태를 갖도록 되어 있다. 구리 호일 상에 접착 재료를 직접 도포하여 제조된 구리 호일 함유의 접착 필름을 외층 구리 호일 및 B 단계 열 경화성 폴리아미드-이미드 접착층의 상기 조합 대신에 사용할 수 있다.
고 유동 (500 ㎛ 초과의 수지 유동)형태의 폴리아미드-이미드 접착 필름을 사용하여 적출하는 경우, 수지를 원하는 방법으로 IVH 에 끼워 넣을 수 있어, 중간적층절연층의 표면이 상대적으로 평활해지고, 그위에 형성된 외층 도체 회로의 불균일성의 형성을 억제한다.
유리전이온도가 180 ℃ 이상이고, 유리전이온도 내지 350 ℃의 범위를 갖는 온도에서 선형팽창 계수가 500 ppm/℃ 이하이고, 300 ℃에서 저장 탄성율이 30 MPa이상인 접착수지층의 특성으로 인해, 기공의 형성 및, 관통 구멍 밀도가 높은 부분에서 성분의 땜납 마운팅 시에 층 박리를 억제할 수 있고, 높은 내열성 및 접속 신뢰성을 갖는 다층 인쇄 회로판을 수득할 수 있다.
[칩 캐리어용 회로판]
본 발명에 따른 칩 캐리어용 회로판은 복수의 절연층, 각 절연 기판 상에 도체 회로가 있는 복수의 층간 기판, 복수의 절연 접착층, (각 절연 접착층은 각 절연층과 각 층간 기판이나 각 절연층을 결합시킴), 그의 내벽면에 도체가 있고 도체 회로가 전기 접속된 복수의 관통 구멍, 및 하나 이상의 반도체 칩을 수용할 수 있는 캐비티를 포함하고, 상기 절연 접착층은 300 ℃ 에서 저장 탄성율이 30 MPa 이상이고, 유리전이온도가 180 ℃ 이상이며, 폴리아미드-이미드수지 및 열경화성분을 함유하는 접착조성물로부터 제조된다.
제6도에 도시된 예와 같이, 상기 칩 캐리어용 배선판은 복수의 절연층 22, 각 절연층 22상에 도체 회로 23를 갖는 복수의 도체 회로층, 각 절연층 22와 각 도체 회로층이나 각 절연층 22를 결합하는 복수의 절연 접착층 21, 그것의 내벽 표면에 도체를 갖고 도체 회로 23에 전기 접속된 복수의 관통 구멍 24, 및 하나 이상의 반도체 칩 26을 수용할 수 있는 캐비티 25을 포함하며, 30 ℃ 에서의 B 단계 절연 접착층 21의 저장 탄성율이 바람직하게 1,000 내지 5,000 Mpa 이고, 300 ℃ 에서의 C 단계 절연 접착층 21의 저장탄성율이 30 MPa 이상이며, 절연 접착층 21의 유리전이온도가 180 ℃ 이상임을 특징으로 한다.
상기 칩 캐리어용 회로판은 이웃하는 층간 기판과 전기 접속된 하나 이상의 관통 구멍을 가질 수 있다.
또한 상기 회로판에서, 하나이상의 반도체 칩을 고정하려는 부분에 가장 근접한 절연층에 공간을 최소화하고, 상절연층의 공간을 서로 동일하게 또는 점진적으로 크게 하도록 캐비티를 형성시킬 수 있고, 캐비티에 노출된 각 층간 기판의 도체 회로는 고정되는 반도체 칩에 전기 접속하기 위한 내부 터미널을 가질 수 있다.
캐비티는 관통 구멍일 수 있고, 상기 관통 구멍의 한 개구부를 폐쇄하도록 고안된 히트 싱크를 제공할 수 있다.
다른 회로판에 전기 접속하기 위한 외부 터미널을 가장 바깥의 절연층에 제공할 수 있다. 또한 외부 터미널은 복수의 핀으로 구성될 수 있거나, 그것은 땜납 볼에 의해 전기접속하기 위한 랜드가 될 수 있다.
복수의 절연층 및, 각 절연 기판에 도체 회로 23을 갖는 복수의 층간 기판을 적층하고, 각 절연층과 각 층간 기판이나 각 절연층 사이에 복수의 절연 접착층 21을 삽입하면서, 하나 이상의 반도체 칩 26을 수용할 수 있는 캐비티 25을 형성시키고, 가열가압하에 결합시키며; 수득된 적층체에 관통구멍 24를 드릴링하고; 관통구멍내벽면에 도체를 형성시키는 단계를 포함하고, 상기 도체가 도체 회로 23에 전기 접속되어 있고, 여기에서 바람직하게 상기 절연 접착층 21은 30 ℃ 에서의 B 단계 저장 탄성율이 1,000 내지 5,000 MPa이고, 300 ℃ 에서의 C 단계 저장 탄성율이 30 MPa 이상이며, 유리 전이온도가 180 ℃ 이상이다.
상기 방법에서, 하나 이상의 이웃하는 도체 회로 사이에 전기 접속하기 위한 하나 이상의 관통 구멍을 형성하는 단계를 반도체 칩을 수용하는 캐비티를 형성하고, 가열 가압 하에 결합시켜 절연층 및 층간 기판을 적층하는 단계에 부가할 수 있고, 절연 접착층을 그것들사이에 끼워 넣을 수 있다.
또한 상기 방법에서, 적층 단계는 구리 피복 적층체로서 관통 구멍이 되는 동일 구멍을 갖는 절연 접착층을 통해 구리 피복 적층체로서 반도체 칩을 수용하는 동일 캐비티를 갖는 층간 기판에 형성된 도체 회로 상에, 반도체 칩 및 관통 구멍이 되는 구멍을 수용하는 캐비티를 갖는 구리 피복 적층체를 쌓고 ; 가열 가압 하에 결합시켜 적층체를 형성시키며, 구리 도금에 의해 관통구멍의 내벽을 금속화한후, 엣칭으로 불필요한 구리를 제거하고 ; 구리 피복 적층체로서 반도체 칩을 수용하는 동일 캐비티 및 관통 구멍이 되는 동일 구멍을 갖는 절연 접착층을 통해 수득된 적층체 상에, 반도체 칩을 수용하는 구멍 및 관통 구멍이 되는 구멍을 갖는 구리 피복 적층제를 쌓으며; 예정된 회수로 상기 단계를 반복함을 포함할수 있다.
내벽이 이미 금속화된 관통 구멍이 되는 하나 이상의 구멍을 갖는 층간 기판을 사용할 수 있다.
절연 접착층 및 층간 기판을 중공화시켜 반도체 칩 또는 칩들을 수용하기 위해 제공된 캐비티를 하나 이상의 반도체 칩이 고정되는 부분에 가장 근접한 절연층 내에 공간이 최소화되고, 상 절연층 내의 공간이 서로 동일하게 되거나, 점차 더 커질 수 있도록 형성시킬 수 있다.
상기 방법은 하기 단계를 함유할수 있다 :
복수의 절연층 및, 각 절연 기판 상에 도체 회로를 갖는 복수의 층간 기판을 적층하고, 각 절연층과 각 층간 기판이나 각 절연층 사이에 복수의 절연 접착층을 끼워 넣으며 (상기 절연층, 상기 층간 기판 및 상기 절연 접착층은 모두 하나이상의 반도체 칩을 수용하는 캐비티를 위한 동일 공간을 가짐), 이어서 가열가압하고; 수득된 적층체에 관통구멍을 드릴링하며; 도체 회로에 전기 접속하기 위한 상기 구멍의 내벽면에 도체를 형성시키고; 개구부를 폐쇄하기 위해 관통 구멍의 개구부에 히트 싱크를 형성시킴.
적층체와 접촉된 히트싱크의 가장자리 부분에 불균일 또는 릴리프(relief)형태가 형성될 수 있다.
상기 방법에서, 복수의 절연층 및 층간기판을 위치시키면서, 하나 이상의 반도체 칩을 수용하는 캐비티를 형성시킨 후, 가열 가압하는 단계를 포함하는 적층 단계에서, 적층체는 하기 구조를 가진다. 프레스 평활 패널/생성물 표면을 보호하기 위한 필름형 재료/절연 접착층 및 층간 기판을 파일/쿠션 재료/캐비티 구멍을 갖는 성형물/일체 적층을 위해 가열 가압되는 프레스 평활 패널.
상기 대로, 본 발명에 사용되는 절연 접착층은 바람직하게 30 ℃ 에서의 B 단계 저장 탄성율이 1,000 내지 5,000 MPa 이고, 300 ℃ 에서의 C 단계 저장 탄성율이 30 Mpa 이상이며, 유리전이온도가 180 ℃ 이상이다. 30 ℃ 에서의 B 단계 저장 탄성율이 1,000 MPa 미만인 경우, 수지 유동이 커서, 이는 캐비티로 수지가 유출되는 경향이 있고, 탄성율이 5,000 MPa 초과인 경우 층간 도체 회로의 충진이 불충하고, 또한 취급성이 악화될 수 있다. 300 ℃ 에서의 C 단계 저장 탄성율이 30 MPa 미만이거나, 유리전이온도가 180 ℃ 미만인 경우, 큰 수지 유동으로 또는 절연층 22로부터의 유리전이온도의 차로 인해 접속 신뢰성 및 땜납 내열성이 낮아 질 수 있다.
본 발명에 따른 칩 캐리어용 배선판의 층간 기판으로서, 보통 배선판으로 사용되는 구리 피복 적층체의 불필요한 구리 호일을 엣칭 제거하여 수득된 것을 사용할 수 있다.
구리 피복 적층체에서 절연층 22는 에폭시 수지, 페놀 수지, 폴리이미드 수지 또는 폴리아미드 수지와 같은 열경화성 수지, 유리 피복, 유리지(紙), 아라미드지 등과 같은 강화 섬유 내 상기 수지를 침투시킴으로써 수득한 물질, 또는 상기 강화 섬유, 유리 절단 스트렌드, 단 수지 섬유, 세라믹 섬유, 위스커 또는 상기 수지 내에 기타 강화 섬유를 혼합함으로써 수득한 물질로 구성될 수 있다.
상기 구리 피복 적층체의 구리 호일로서, 통상의 롤 구리 호일 및 전기분해 구리 호일 외에, 얇은 구리 호일 및 그를 지지하는 캐리어 금속으로 이루어진 복합 금속 호일이 사용될 수 있다. 그러한 복합 금속 호일은 구리 호일을 방출 처리된 알루미늄 호일에 접착함으로써 제조된 것 및 엣칭의 스토퍼로서 사용되고, 중간층으로서 구리와 상이한 엣칭 금속층을 제공함으로써 수득된 것, 예를 들면, 얇은 구리층/니켈층/두꺼운 구리층 구조를 갖는 복합 필름을 포함한다.
본 발명에 사용된 층간 기판은 상술한 바와 같이 불필요한 부분의 구리 호일이 엣칭에 의해 제거된 것이거나, 또는 관통 구멍(via hole)이 이미 형성된 것 일 수 있다.
예를 들면, 통상의 양면 배선판 제조 방법으로, 양면 구리 피복 적층체는 구멍을 뚫어 관통 구멍이 되는 구멍을 형성하고, 도체는 구멍의 내벽 상에 형성한 다음, 엣칭에 의해 불필요한 구리를 제거하여, 배선 도체를 양면에 갖는 층간 기판을 제조한다.
또한, 관통 구멍이 되는 구멍을 갖는 구리 피복 적층체는 그 사이에 절연 접착층을 삽입한 도체 회로를 갖는 층간 기판 상에 배치될 수 있고, 그 다음에 적층일체화를 위한 가열 가압 다음에, 구리 도금을 수행하여, 관통 구멍의 내벽을 금속화하고, 불필요한 구리는 엣칭에 의해 제거한다.
관통 구멍이 되는 구멍을 갖는 또다른 구리 피복 적층체는 또한 그 사이에 삽입된 절연 접착층이 부가로 배치될 수 있으며, 적층체 일체화를 위해 가열 가압한 다음, 관통 구멍의 내벽을 금속화하기 위한 구리 도금 및 엣칭에 의한 불필요한 구리의 제거 단계를 목적하는 수만큼 반복하여, 도체 회로층의 필요한 수를 제공한다.
선택적으로, 본 발명의 공정의 적층 단계는 반도체 칩(chip)을 수용하기 위한 캐비티(cavity) 및 관통 구멍이 되는 구멍을 갖는 구리 피복 적층체를, 관통 구멍이 되는 구멍을 갖는 절연 접착층을 통하여 구리 피복 적층체로서 반도체 칩을 들이기 위한 동일한 캐비티를 갖는 층간 기판 상에 형성된 도체 회로 상에 쌓고; 가열 가압 하에 접착하여 적층체를 형성하고, 구리 도금에 의해 관통 구멍의 내벽을 금속화하고 난 다음, 엣칭에 의해 불필요한 구리를 제거하고; 반도체 칩을 들이기 위한 캐비티 및 관통 구멍이 되는 구멍을 갖는 구리 피복 적층체를 반도체 칩을 들이기 위한 동일한 캐비티 및 관통 구멍이 될 동일한 구멍을 갖는 절연 접착층을 통해 구리 피복 적층체로서 수득되는 적층체 상에 쌓으며; 그리고, 상기 단계를 소정 횟수만큼 반복함으로써 수행된다.
제7도에 나타낸 캐비티 25는 반도체 칩 26을 끼울 공간을 형성하도록 고안된다. 반도체 칩 26을 칩 캐리어로서 배선판에 연결하기 위해, 배선판 면 상에 내부 단자로서 제공하는 도체 회로 23을 제공할 필요가 있다. 복수의 내부 단자가 제공될 필요가 있는 경우, 배선의 단일층은 상기 모든 단자를 제공하기에 불충분하다는 것이 증명될 수 있다. 제7도의 적층체에서, 관통 구멍 27이 형성될 수 있다. 더 많은 배선이 필요한 경우, 내부 단자로서 사용하도록 고안된 도체 회로 23은 제8도에서 나타낸 바와 같이, 더 많은 층 상에 제공될 수 있다.
이 경우에, 캐비티는 하나 이상의 반도체 칩 26 이 고정될 부분에 가장 가까운 절연층 22 내에 공간이 가장 작아지고, 상 절연층 내의 공간은 서로 같거나 또는 점진적으로 커지도록 형성되고, 절연층 22 상에 반도체 칩 26 에 전기 접속을 하기 위한 내부 단자로서 사용하는 노출된 도체 회로 23 이 제공될 수 있다. 반도체 칩 26 및 도체 회로 23 은 배선 33을 결합함으로써 연결된다.
캐비티 25는 제9도에서 나타나는 바와 같이, 관통 구멍으로서 제공될 수 있으며, 히트 싱크(heat sink) 28은 관통 구멍의 개방 시 개방을 닫도록 제공되어 배선판이 높은 열 분산성을 갖도록 할 수 있다.
본 발명의 또다른 구현예에서, 제10도에서 나타내는 바와 같이, 히트 싱크 28은 반도체 칩 26을 끼우기 위한 지지부(support portion) 81 및 지지부 주위에 경계부(brim portion) 82를 포함하며, 상기 경계부는 두께가 지지부보다 작고, 최외 절연층은 구멍을 뚫어서, 지지부 81와 거의 동일한 크기를 갖는 구멍을 형성하여, 히트 싱크 28의 지지부 81가 구멍 내에 맞을 수 있도록 한다.
절연층 22에 결합될 히트 싱크 28의 경계부 82 면이 평평하지 못하게 형성되어, 히트 싱크 28 및 칩 캐리어에 대한 회로판 사이의 접착을 강화할 수 있다.
제11(a)도에서 나타내는 바와 같이, 칩 캐리어에 대한 상기 회로판의 적층 구조를 형성하는 방법에서 성분요소는 평활 패널/제품 표면 보호 필름 105/절연 접착층 21 및 그 사이에 삽입된 절연층 22을 갖는 절연 기판의 파일 104/완충물 103/캐비티 구멍을 갖는 성형물 102/평활 패널의 순서로 서로의 위에 배치된 다음, 전체 적층체가 가열 가압된다.
제11(b)도에 나타낸 바와 같이, 히트 싱크 28이 동시에 결합되는 경우, 적층체는 구성요소를 평활 패널 101/완충물 103/저융점 및 적층체 가열온도에서 큰 유동 거리를 갖는 필름 111 (예 : 폴리에틸렌 필름)/고융점을 갖는 제품표면 보호 필름 110/절연 접착층 21 및 사이에 절연층 22가 삽입된 층간 기판의 파일 104/완충물 103/캐비티 구멍을 갖는 성형물 102/평활패널 101의 순서로 배치함으로써 이루어진다.
칩 캐리어를 위한 배선판에서, 다른 배선판과의 전기 접착을 위한 리부 단자가 제공될 수 있다. 예를 들면, 제12(a)도에서 나타내는 바와 같이, 핀 그리드(grid) 어레이는 복수의 핀 29을 사용함으로써 제공될 수 있다. 또한, 볼 그리드 어레이는 제12(b)도에서 나타내는 바와 같이, 납땜 볼 30 과 전기 접속을 하기 위한 랜드를 형성함으로써 제공될 수 있다.
또한, 상기 메카니즘은 제12(c)도에서 나타내는 바와 같이, 칩-상(上)-칩 배선판 또는 다중칩 모듈을 제공하도록 결합될수 있다.
본 발명은 하기 실시예에 의해 더욱 상세히 설명되나, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 실시예 및 비교예에서 나타난 측정치는 하기 방법에 의해 결정된다.
(1) 유리 전이점 (Tg)
하기 조건 하에서, TMA (상표명, 맥 사이언스사 제조)를 사용하여 측정하였다.
지그 (Jig) : 인장
척 (chuck) 간격 : 15 mm
측정 온도 : 실온 내지 350 ℃
가열 속도 : 10 ℃/분
인장 하중 : 5 g
샘플 크기 : 5 mm × 30 mm
(2) 선형팽창계수
하기 조건 하에서, TMA (상표명, 맥 사이언스사 제조)를 사용하여 측정하였다.
지그 (Jig) : 인장
척 (chuck) 간격 : 15 mm
측정 온도 : 실온 내지 350 ℃
가열 속도 : 10 ℃/분
인장 하중 : 5 g
샘플 크기 : 5 mm × 30 mm
(3) 저장 탄성율
하기 조건 하에서, DVE-V4 (상표명, 레올로지사 제조)를 사용하여 측정하였다:
지그 (Jig) : 인장
척 (chuck) 간격 : 20 mm
측정 주파수 : 5 Hz
측정 온도 : 실온 내지 350 ℃
가열 속도 : 5 ℃/분
샘플 크기 : 5 mm × 30 mm
(4) 표면 회로 형성 특성
선/공간이 100㎛/100 ㎛가 되는지 여부를 판단하여 평가하였다.
(5) 납땜 내열성
288 ℃ 납땜욕 내에서 10 초 동안 배선판을 띄우고 난 다음, 상온까지 냉각시키는 공정을 3 회 반복하고, 판 내에서 수지층을 관찰하여 층의 기공의 형성 또는 층 박리가 일어나는지 여부를 관측하였다.
[배선 회로판]
[접착 니스]
방향족 폴리아미드-이미드 수지의 두 유형, 분자량 약 100,000 인 것 (이하, PAI-1 이라 함) 및 분자량 약 82,000 인 다른 것 (이하, PAI-2 라 함) 을 선택하고, 기타 성분을 상기 폴리아미드-이미드 수지와 표 1 에서 나타낸 비율로 배합하여 접착 니스를 제조한다.
상기 접착 니스로부터 수득된 접착 필름의 기계적 특성 또한 표 1 에 나타낸다.
[표 1a]
Figure kpo00006
[표 1b]
Figure kpo00007
[표 1c]
Figure kpo00008
[표 1d]
Figure kpo00009
상기 언급한 접착 니스를 사용하여 하기 방법으로 배선 회로판을 제조하였다.
[접착 도포]
상기에 나타낸 조성물 각각의 접착 니스를 50 ㎛ 두께의 건조 도포가 되도록 전이 염기로서 사용하는 테토론 필름 HSL-50 (상표명, 데이진사 제조) 상에 도포하고, 100 ℃ 에서, 10분 동안 건조시켜서 니스를 B 단계로 하였다. 니스의 연화점은 50 ℃ 였다.
[접착 도포된 기판]
회로를 통상적인 엣칭에 의해 유리 피복 강화 폴리아미드 수지로 만든 양면 구리 피복 적층체 MCL-I-671 (상표명, 히타치 케미칼사 제조) 상에 형성하였다.
그 다음에, 유리 피복 강화 폴리이미드 수지 프리프레그 GIA-671 (상표명, 히타치 케미칼사 제조)을 상기 기판의 양면 상에 도포하고, 가열 가압에 의해 경화하여, 하부층을 형성하고 난 다음, 상기 접착 조성물을 가열 가압에 의해 상기 기판의 양면에 결합하였다. 결합은 열 롤 적층기에 의해 수행될 수 있었다.
[배선]
계속해서, 상기 기판 상에 고분자 에폭시 중합체를 주성분으로 하는 절연피복 전선 HVE-IMW (히타치 전선 제조)를 배선기에 의해 초음파가열 하에 배선하였다.
[접착층의 경화]
이어서, 폴리에틸렌 시트를 완충물로서 150 ℃ 및 16 kgf/cm2의 조건으로 30 분 동안 가열한 다음, 180 ℃ 에서 120 분 동안 접착층을 경화시켰다.
[표면 회로 형성]
이어서, 유리 피복 강화 폴리이미드 수지 프리프레그 GIA-671 (상표명, 히타치 케미칼사 제조)을 기판의 양면에 도포하고 난 다음, 18 ㎛ 두께의 구리 호일을 그 위에 부가로 도포하고, 가열 가압에 의해 상기 도포를 경화하여 표면 회로층을 형성하였다.
[구멍 뚫기/관통 구멍의 형성]
상기 기판의 필요한 부분에 구멍을 형성하였다.
구멍을 형성한 후, 구멍 세척과 같은 전처리를 행하여 오염물 등을 제거한 후, 무전해 구리 도금 용액에 침지시켜서 30 ㎛ 두께의 침적을 제공하고, 엣칭에 의해 단면에 표면 회로를 형성하여, 2 층 배선 구조의 배선 회로판을 제조하였다.
[4 층 배선 구조의 배선 회로판 제작]
2 장의 2 층 배선 구조의 배선 회로판의 표면회로 형성면을 유리 피복 강화 폴리이미드 수지 프리프레그 GIA-671 (상표명, 히타치 케미칼사 제조)의 양면에 위치시켜 가열 가압에 의해 경화시키고, 절연층을 형성시켰다. 이어서, 구멍을 만들고, 형성된 관통 구멍을 도금하고, 엣칭에 의해 표면 회로를 형성하여, 4 층 배선 구조의 배선판을 제조하였다.
[납땜 내열성 시험]
상기 4 층 배선 구조의 배선 회로판을 130 ℃ 에서 6 시간 동안 건조시켜서, 판 중의 수분을 완전히 제거하였다. 그 판을 데시케이터 중에서 수분을 흡수하지 않도록 상온까지 냉각시켰다. 그 직후에 288 ℃ 의 납땜욕에서 10 초간 띄우고, 상온까지 냉각하였다. 상기 조작을 3 회 반복하고 난 후, 판의 상태를 관찰하였다.
[실시예 17]
[배선 회로판]
페녹시 수지로 만들어진 배선 HAW-2l6C (상표명, 히타치 전선 제조)을 사용하는 것을 제외하고, 실시예 14 의 방법을 수행하였다.
실시예 1 내지 17 에서 사용된 조성물은 180 ℃ 이상의 유리 전이점(Tg)을 나타내고, 유리 전이점 내지 350 ℃ 범위의 온도 내에서 열팽창계수는 1,000 ppm/℃ 이하이며, 300 ℃에서 탄성율 30 MPa 이상을 나타냈다. 상기 조성물을 사용하여 제조된 배선 회로판은 납땜 내열성 시험 후에도 기공이 없으며, 층의 박리도 없었다.
대조적으로, 비교예 1 내지 10 에서 사용된 조성물의 경우에, 교반하면, 과잉의 150 중량부의 열경화 성분은 겔화되고, 필름을 형성할 수 없다 (비교예 3,4 및 10). 만족스러운 Tg 일지라도 기타 조성물은 Tg 에서 1,000 ppm/℃ 이상의 열팽창 계수 및 300 ℃ 에서 30 MPa 이하의 탄성율을 나타냈고, 이들 조성물을 사용하여 제조된 배선 회로판은 납땜 내열성 시험후 접착층 내에 기공을 갖거나, 또는 층의 박리가 있었다.
상술한 바와 같이, 본 발명에 따른 접착 조성물을 사용하여 제조된 4 층이상의 배선의 배선 회로판은 배선 및 고정 후 접착층의 기공이 없었고, 배선 후 가열 가압을 행할 때도 배선의 이동이 매우 제한되며, 고밀도 배선을 형성할 수 있었다. 또한 매우 높은 납땜 내열성을 갖는다.
[제조예 1]
[폴리아미드-이미드 수지의 합성]
3 이상의 방향족 고리를 갖는 디아민으로서, 123.2 g (0.3 mol)의 2,2-비스-[4-(4-아미노페녹시)페닐]프로판, 115.3 g (0.6 mol)의 트리멜리트산 무수물 및 용매로서 716 g 의 NMP (N-메틸-3-피롤리돈)을 환류 응축기, 온도계 및 교반기가 연결된, 코크가 달린 25 ml 고정량의 물 리시버가 제공된 1 l 분리형 플라스크 내로 공급하고, 80 ℃ 에서 30 분 동안 교반하였다.
143 g 의 톨루엔을 물과 아제오트로픽 혼합물을 형성할 수 있는 방향족 탄화 수소로서 첨가하고, 승온시키고, 혼합물을 160 ℃ 에서 2 시간 동안 환류시켰다.
약 10.8 ml 또는 그 이상의 물이 리시버로 수집되고, 더 이상 물의 증발이 일어나지 않음을 확인한 후에, 리시버내에 수집된 증류들을 제거하면서, 약 190 ℃ 까지 승온시켜서 톨루엔을 제거하였다.
그 후, 용액을 실온으로 되돌리고, 75.1 g (0.3 mol) 의 4,4′-디페닐메탄 디이소시아네이트를 방향족 디이소시아네이트로서 공급하여, 190 ℃ 에서 2 시간 동안 반응을 수행하고, 방향족 폴리아미드-이미드 수지의 NMP 용액을 수득하였다.
[접착 조성물]
상기 방향족 폴리아미드-이미드 수지에 열경화성 성분으로서 에폭시 수지 및 페놀 수지를 첨가하고 상온에서 약 1 시간 동안 교반하여 접착 조성들을 수득하였다.
[B-스테이지 필름의 형성]
상기 접착 조성물을 이탈 필름 상에 도포하고, 110 ℃ 에서 15 분 동안 건조시켜서, 약 50 ㎛ 두께의 건조 도포를 갖는 접착 필름을 수득하였다.
[실시예 18]
[다중층 인쇄 회로판]
0.2 mm 두께의 기판 및 18 ㎛ 두께의 구리 호일을 갖는 구리 피복 유리 강화된 에폭시 적층체 MCL-E-679 (상표명, 히다치 케미칼사 제조)의 표면 상에 엣칭 레지스트를 형성하고, 그리고 엣칭 레지스트로부터 노출된 구리 부분을 엣칭에 의해 제거함으로써, 제3(a)도에 나타낸 바와 같은 층간 기판 11 을 제조하였다.
그 다음에, 제3(b)도에서 나타낸 바와 같이, 층간 기판 11및 18 ㎛ 두께의 외층 구리 호일 13 그리고 그 사이에 제조예 1 에서 수득된 방향족 폴리아미드-이미드 수지 100 중량부, 크레졸 노볼락에폭시 수지 ESCN195 (상표명 스미또모 케미칼 공업사 제조) 21.3 중량부 및 비스페놀 A 페놀 수지 VH4170 (상표명, 다이닛뽕 잉크 케미칼사 제조) 12.5 중량부로 이루어진 50 ㎛ 두께 B-스테이지 폴리아미드 이미드 접착 필름 12을 삽입하고, 180 ℃, 30 kgf/cm2및 60 분의 조건 하에서 적층 결합시킨다. 경화된 형태의 상기 접착 필름은 하기 특성을 갖는다: 유리 전이점 = 241 ℃; 유리 전이점 내지 350 ℃ 사이의 온도 범위에서 선형팽창 계수 = 170 ppm/℃; 300 ℃ 에서 저장 탄성율 = 103 MPa. 상기 필름의 수지 유동은 800 ㎛ 였다.
그 다음에, 제3(c)도에서 나타내는 바와 같이 0.3 mm-내경 드릴을 사용하여, 적층체의 목적하는 위치에 구멍을 뚫어 관통 구멍 14 를 형성한다.
그 다음에, 제3(d)도에서 나타낸 바와 같이 약 15 ㎛ 두께의 무전해 도금을 수행하여, 관통 구멍 14 의 내벽 상에 금속 침적 15 을 형성하고, 표면의 불필요한 부위의 구리를 엣칭에 의해 제거하여 선/공간 = 100 ㎛/100 ㎛ 밀도의 배선 16 을 형성함으로써, 다중층 (8 층) 인쇄 회로판을 제조하였다. 상기 판은 우수한 납땜 내열성을 나타냈다.
[실시예 19]
[다중층 인쇄 회로판]
0.4 mm 두께의 기판 및 18 ㎛ 두께의 구리 호일 (121) 을 갖는 구리 피복 유리 강화 에폭시 적층체 MCL-E-679 (상표명, 히다치 케미칼사 제조)에 구멍을 뚫어서 예정된 위치에 0.3 mm 직경의 구멍을 형성하고, 약 12 ㎛ 두께의 무전해 도금을 수행하고 난 다음, 엣칭 레지스트를 적층체 표면에 형성하고, 그리고 엣칭 레지스트으로부터 노출된 구리 부분을 엣칭에 의해 제거함으로써, 제4(a)도에 나타낸 바와 같은 층간 기판 11을 제조하였다. 제4(a)도에서 121 은 구리 호일을 나타내며, 122는 무전해 도금층을 의미한다.
그 다음에, 제4(b)도에서 나타내는 바와 같이, 실시예 18에서 사용한 바와 동일한, 50 ㎛ 두께의 B-단계 폴리아미드-이미드 접착 필름 12 및 18 ㎛ 두께의 외층 구리 호일 13을 180 ℃, 30 kgf/cm2및 60 분의 조건 하에서, 층간 기판 11 의 양면 상에 적층하고 결합하였다.
이후, 관통 구멍(via hole) 19 가 형성될 각 외부층 구리 호일 13 의 부분들을 엣칭제거하여 제4(c)도에 나타낸 바와 같은 100 ㎛ 개구부 17 을 만들었다.
다음으로, 제4(d)도에 나타낸 바와 같이, 관통 구멍 19가 형성될 노출부위의 수지를 주파수 = 150 Hz; 전압 = 20 kV; 펄스 에너지 = 85 mJ; 쇼트수 = 7 의 조건하에서 레이저 드릴 GS-500H (상표명, 스미또모 중공업사제)을 사용하여, 중간층 구리 호일이 노출될 때까지 제거하였다.
이후에, 제4(e)도에 나타낸 바와 같이, 약 15 ㎛가 침착(16)될때까지 무전해 도금 (electroless plating)을 수행하여 외부층 구리 호일 및 중간회로를 관통 구멍 19에서 전기적으로 접속시킨 후, 적층판 표면의 불필요한 부분의 구리를 엣칭에 의해 제거하여 선/공간 = 100 ㎛/100 ㎛의 밀도의 배선을 제공함으로써 4-층 조립 인쇄 회로관을 만들었다.
이후, 제4(f)도에 나타낸 바와 같이 실시에 18에서 사용된 것과 동일한 50 ㎛ 두께의 B-단계 폴리아미드-이미드 접착필름 12 및 18 ㎛ 두께의 외부층 구리 호일 13 을 180 ℃, 30 kgf/cm2및 60 분의 작업조건하에서 4-층 조립 인쇄 회로판의 양면에 적층결합시켰다.
이후, 관통 구멍 19가 형성될 각 외부층 구리 호일 13의 부분들을 엣칭제거하여 제4(g)도에 나타낸 바와 같은 100 ㎛ 개구부 17 을 만들었다.
다음으로, 관통 구멍이 형성될 노출부위의 수지를 레이저 드릴 GS-500H에 의해 중간층 구리 호일이 노출될 때까지 제거하고, 제4(h)도에 나타낸 바와 같이, 0.3 mm-보어(bore) 드릴로 적층판내에 관통 구멍 14를 더 만들었다.
이후, 제4(i)도에 나타낸 바와 같이, 15 ㎛-침착 무전해 도금을 수행하고, 관통 구멍 15 및 관통 구멍 19 에 중간층 전기적 접속을 만든 후, 적층판 표면의 불필요한 부분의 구리를 엣칭제거하고, 선/공간 = 100 ㎛/100 ㎛ 의 밀도의 배선을 형성하여 6-층 조립 인쇄 회로판을 만들었다.
제4(e)도의 둘러싸인 부분을 제5(m)도에서 확대하여 나타내고, 제4(i)도 에서 둘러싸인 부분을 제5(n)도에서 확대하여 나타낸다.
수득된 회로판은 월등한 땜납 (solder) 열저항성을 갖고 있었다.
[실시예 20]
[다층 인쇄 회로판]
기판 두께 0.2 mm, 구리 호일 두께 18 ㎛ 의 MCL-E-679 (상표명, 히타치 화학주식회사제)의 표면에 엣칭 레지스트를 형성하고, 엣칭 레지스트로부터 노출된 구리부분을 엣칭제거하여 제5(a)도에서 나타낸 바와 같은 층간 기판 11 을 만들었다.
제5(b)도에 나타낸 바와 같이, 실시예 18 에서 사용된 것과 동일한 50 ㎛ 두께의 B-단계 폴리아미드-이미드 접착필름 12 및 18 ㎛ 두께의 외부층 구리 호일 13을 180℃, 30 kgf/cm2및 60 분의 작업조건하에서 층간 기판 11 의 양면에 적층결합시켰다.
상기 적층판의 예정된 위치에 0.3 mm - 보어 드릴로 구멍을 뚫어 제5(c)도에 나타낸 바와 같은 관통 구멍 14 를 형성하였다.
약 15 ㎛ 무전해 도금을 수행하여, 제5(d)도에 나타낸 바와 같이 관통 구멍 14 의 내벽에 금속성 침착 15를 형성하고, 표면의 불필요한 부분의 구리를 엣칭 제거하여, 구리 호일 13 상에 선/공간 = 100 ㎛/100 ㎛ 의 밀도의 배선 16 을 형성함으로써 4-층 인쇄 회로판을 만들었다.
제5(e)도에 나타낸 바와 같이, 실시예 18 에서 사용된 것과 동일한 50 ㎛ 두께의 B-단계 폴리아미드-이미드 접착필름 12 및 18 ㎛ 두께의 외부층 구리 호일 13을 180℃, 30 kgf/cm2및 60 분의 작업조건하에서 4-층 인쇄 회로판의 양면에 적층 결합시켰다.
관통 구멍 19 가 형성될 각 외부층 구리 호일 13 의 부분들을 엣칭제거하여 제7(f)도에 나타낸 바와 같은 100 ㎛ 개구부 17 을 만들었다.
제5(g)도에 나타낸 바와 같이, 관통 구멍 19 가 형성될 노출부위의 수지를 레이저 드릴 GS-500H에 의해 중간층 구리 호일이 노출될 때까지 제거하였다. 수치 18 은 관통 구멍이 되는 구멍을 나타낸다.
약 15 ㎛ 무전해 도금(16)을 수행하여, 외부층 구리 호일 및 층간 회로를 관통구멍 19 에서 전기적으로 접속시킨 후, 표면의 불필요한 부분의 구리를 엣칭 제거하여, 선/공간 = 100 ㎛/100 ㎛의 밀도의 배선을 형성함으로써, 제5(h)도에 나타낸 바와 같은 6-층 조립 인쇄 회로판을 만들었다.
제5(i)도에 나타낸 바와 같이, 실시예 18 에서 사용된 것과 동일한 B-단계 폴리아미드-이미드 접착필름 12 및 18 ㎛ 두께의 외부층 구리 호일 13 을 180℃, 30kgf/cm2및 60 분의 작업조건하에서 6-층 조립 인쇄 회로판의 양면에 적층결합시켰다.
관통 구멍 19 가 형성될 각 외부층 구리 호일 13의 부분들을 엣칭제거하여 제5(j)도에 나타낸 바와 같은 100 ㎛ 개구부 17 을 만들었다.
관통 구멍 19 를 형성할 노출부위의 수지를 레이저 드릴 GS-500H에 의해 중간층 구리 호일이 노출될 때까지 제거하여 구멍 18 을 형성한 후, 제5(k)도에 나타낸 바와 같이, 0.3 mm-보어(bore) 드릴로 상기 적층판을 더 뚫어 관통 구멍 14 를 형성하였다.
이후, 구리호일(13)상에 15 ㎛ 무전해 도금(16)을 수행하여, 관통 구멍 19 에서 층간 전기적 접속을 만든 후, 표면의 불필요한 부분의 구리를 엣칭제거하여, 선/공간 = 100 ㎛/100 ㎛의 밀도의 배선을 형성함으로써, 제5(l)도에 나타낸 바와 같은 8-층 조립 인쇄 회로판을 만들었다. 제5(l)도에서, 수치 15는 도금을 나타내고 16은 배선을 나타낸다.
상기 회로판은 월등한 땜납 열저항성을 갖고 있었다.
[실시예 21]
[다층 인쇄 회로판]
제조예 1 에서 수득된 방향족 폴리아미드-이미드 수지 100 중량부, 크레졸 노보락 에폭시 수지 EOCN1020 (상표명, 닛뽕 가야꾸주식회사제) 21.7 중량부 및 크레졸노보락 페놀 수지 KA1160 (상표명, 다이닛뽕 잉크 & 화학주식회사제) 13.2 중량부로 구성된 50 ㎛ 두께의 B-단계 폴리아미드-이미드 접착필름을 사용하는 것을 제외하고는 실시예 18 의 방법을 따라 8-층 인쇄 회로판을 제조하였다. 이때, 경화된 형태의 상기 접착필름은 하기의 성질을 갖는다 : 유리전이온도 = 24 1℃ ; 유리전이온도 내지 35℃ 사이의 온도 범위에서의 선형 팽창계수 = 170 ppm/℃ ; 300℃ 에서의 저장탄성율 = 103 MPa. 상기 필름의 수지 유동은 700 ㎛였다. 제5(d)도의 둘러싸인 부분을 제5(o)도에서 확대하여 나타내고, 제5(h)도에서 둘러싸인 부분을 제5(n)도에서 확대하여 나타내고, 제5(l)도에서 둘러싸인 부분을 제5(n)도 에서 확대하여 나타낸다.
상기 회로판은 월등한 땜납 열저항성을 갖고 있었다.
[실시예 22]
[다층 인쇄 회로판]
제조예 1 에서 수득된 방향족 폴리아미드-이미드 수지 100 중량부, EOCN1020 (상표명, 닛뽕 가야꾸주식회사제) 21.7 중량부 및 KA1160 (상표명 다이 닛봉 잉크 & 화학주식회사제) 13.2 중량부로 구성된 50 ㎛ 두께의 B-단계 폴리아미드-이미드 접착필름을 사용하는 것을 제외하고는 실시예 19 의 방법을 따라 7-층 조립 인쇄 회로판을 제조하였다. 이때, 경화된 형태의 상기 접착필름은 하기의 성질을 갖는다 : 유리전이온도 = 241℃ ; 유리전이온도 내지 350℃ 사이의 온도 범위에서의 선형 팽창계수 = 170 ppm/℃ ; 300℃ 에서의 저장탄성율 = 103 MPa. 상기 회로판은 월등한 땜납 열저항성을 갖고 있었다.
[실시예 23]
[다층 인쇄 회로판]
제조예 1 에서 수득된 방향족 폴리아미드-이미드 수지 100 중량부 EOCN1020 (상표명, 닛뽕 가야꾸주식회사제) 21.7 중량부 및 KA1160 (상표명, 다이 닛뽕 잉크 & 화학주식회사제) 13.2 중량부로 구성된 50 ㎛ 두께의 B-단계 폴리아미드-이미드 접착필름을 사용하는 것을 제외하고는 실시예 20 의 방법을 따라 8-층 조립 인쇄 회로판을 제조하였다. 이때, 경화된 형태의 상기 접착필름은 하기의 성질을 갖는다. 유리전이온도 = 241℃ ; 유리전이온도 내지 350℃ 사이의 온도 범위에서의 선형 팽창계수 = 170 ppm/℃ ; 300℃ 에서의 저장탄성율 = 103 MPa. 상기 회로판은 월등한 땜납 열저항성을 갖고 있었다.
[비교예 12]
[다층 인쇄 회로판]
방향족 폴리아미드-이미드 수지만으로 구성된 50 ㎛ 두께의 B-단계 폴리아미드-이미드 접착필름을 사용하는 것을 제외하고는 실시예 18 의 방법을 따라 8-층 조립 인쇄 회로판을 제조하였다. 이때, 경화된 형태의 상기 접착필름은 하기의 성질을 갖는다 : 유리전이온도 = 229℃ ; 유리전이온도 내지 350℃ 사이의 온도 범위에서의 선형 팽창계수 = 6,400 ppm/℃ ; 300℃ 에서의 저장탄성율 = 5.2 MPa.
상기 회로판은 접착 필름층에 기공을 갖고 있었으며, 땜납 열저항성 시험후 땜납 열저항성이 감소되었다.
상기 기재된 바와 같이, 본 발명의 다층 인쇄 회로판 및 그의 제조방법에 따르면, 서로 겹쳐진 다층의 IVH 를 제공할 수 있고, 고-밀도 배선을 만들 수 있고, 편평도 및 열저항성이 향상된 기판 표면을 만들 수 있다. 따라서, 본 발명은 배선의 성질, 포장 신뢰성 및 다층 회로판의 열저항성을 현저하게 개선할 수 있는 효과를 갖고 있다.
[실시예 24]
[칩 캐리어용 회로판]
본 실시예는 제6도, 제13(a)도 - 제l3(g)도, 제14도 및 제15(a)도 - 제15(e)도를 참고로 하여 설명되어진 하기를 제조하였다:
(1) 구리 호일이 제거된 0.4 mm 두께의 BT 수지로 만들어진 단일면 구리-피복 적층판 CCH-HL830 (상표명 미쓰비시 가스화학주식회사제)을 함유하고, 상기 적층판의 한 면이 0.2 mm 깊이로 중심에 구멍을 뚫어 형성된 캐비티 31를 갖는 제13(a)도에 나타낸 바와 같은 기판 2a. 상기 기판은 절연층으로 사용된다 ;
(2) 제조예 1 에서 수득된 방향족 폴리아미드-이미드 수지로 구성된 0.05 mm 두께의 접착필름, 에폭시 수지 EOCN1020 (상표명, 닛뽕 가야꾸주식회사제) 및 다기능성 페놀 KA1160 (상표명, 다이닛뽕 잉크 및 화학주식회사제)(100/21/11 중량비)를 함유하고, 30℃ 에서의 B-단계 저장탄성율 = 3,000 MPa ; 300℃ 에서의 C-단계 저장탄성율 = 100 MPa ; 유리전이온도 = 217℃인, 제13(b)도에 나타낸 바와 같이 절연 접착층으로 사용되도록 설계된 접착필름 1b. 상기 필름 1b 는 기판 2a의 중심 개구부 31 보다 큰 캐비티가 될 구멍 32b 를 갖는다 ;
(3) 접착필름 1b 의 캐비티 구멍 32b 와 동일한 크기의 캐비티 구멍 32c 를 갖는 0.4 mm 두께의 BT 수지로 만들어진 단일면 구리-피복 적층판 CCH-HL830 (상표명, 미쓰비시 가스화학주식회사제)을 함유하는, 제13(a)도에 나타낸 바와 같은 기판 2a. 상기 기판 2c가 기판 2e 상에 겹쳐질 때 노출되는 부위에서, 결합 와이어 33 에 의해 반도체 칩 26 과의 전기적 접속을 만들기 위한 내부 단자가 되는 도체 회로 23 이 형성된다 ;
(4) (2) 와 동일한 재료로 만들어지고 기판 2c 의 캐비티 구멍 32d 보다 큰 구멍 32 를 갖는 0.075 mm 두께의 접착필름을 함유하는 제13(d)도에 나타낸 바와 같은 접착필름 Id ;
(5) 구리 호일이 제거된 0.4 mm 두께의 BT 수지로 만들어진 단일면 구리-피복 적층판 CCH-HL830 (상표명, 미쓰비시 가스화학주식회사제)을 함유하는 제13(e)도에 나타낸 바와 같은 기판 2e. 상기 기판 2e 는 접착필름 1d 의 캐비티 구멍 32d 와 동일한 크기의 구멍 32e 를 갖고 있다 ;
(6) (2) 와 동일한 재료로 만들어지고 기판 2e 의 캐비티 구멍 32e 와 동일한 크기의 구멍 32f 를 갖는 0.1 mm 두께의 접착필름을 함유하는, 제13(f)도에 나타낸 바와 같은 접착필름 1f ;
(7) 구리 호일이 제거된 0.2 mm 두께의 BT 수지로 만들어진 단일면 구리-피복 적층판 CCH-HL830 (상표명, 미쓰비시 가스화학주식회사제)을 함유하는, 제13(g)도에 나타낸 바와 같은 기판 2g.
(8) 이후, 제14도에 나타낸 바와 같이, 평판넬 101, 보호필름 105, 상기 기재된 (1) - (7)로 구성된 다층 배선판 구조 104, 캐비티와 동일한 크기의 구멍을 갖는 성형품 102, 및 평판넬 101을 상기의 순서대로 하나씩 위치시키고, 적출 일체화를 위해 180℃, 30 kgf/cm2및 150 분의 조건하게 열가압하였다.
(9) 상기 수득된 적층판에 구멍을 뚫어 제15(a)도에 나타낸 바와 같은 관통 구멍 24 를 형성한 후, 상기 구멍들의 내벽 및 제15(b)도에 나타낸 바와 같은 적층판의 표면상에 무전해 도금(34)한다. 불필요한 구리는 엣칭에 의해 제거하여 제15(c)도에 나타난 외층도체회로 23′를 형성한다. 또한, 제 15(d)도에 나타낸 바와 같이, 기판 2g 의 적절한 부분을 순서를 정하여 함께 정열되어 있는 기판 2e 의 캐비티 구멍 32e와 동일한 크기의 구멍 35를 형성한 후, 각 관통 구멍 24에 복수의 핀 29를 고정시켜 캐비티가 있는 핀 그리드 어레이를 만들었다 (제15(e)도).
[실시예 25]
[칩 캐리어용 회로판]
하기를 제조하였다 :
(1) 구리 호일이 제거된 0.2 mm 두께의 BT 수지로 만들어진 단일면 구리-피복 적층판 CCH-HL830 (상표명, 미쓰비시 가스화학주식회사제)을 함유하고 절연층으로 사용되는, 제16(a)도에 나타낸 바와 같은 기판 2h ;
(2) 실시예 24 의 (2) 와 동일한 재료로 만들어지고 캐비티 구멍 32i 를 갖는 0.05 mm 두께의 접착필름을 함유하는, 제17(b)도에 나타낸 바와 같이 절연 접착층으로 사용되는 접착필름 1i ;
(3) 접착필름 1i 의 캐비티 구멍 32 와 동일한 크기의 구멍 32 를 갖는 0.4 mm 두께의 BT 수지로 만들어진 단일면 구리-피복 적층판 CCH-HL830 (상표명, 미쓰비시 가스화학주식회사제)을 함유하는, 제16(c)도에 나타낸 바와 같은 기판 2j.
상기 기판 2j가 기판 21 상에 겹쳐질 때 노출되는 부위에서, 결합 와이어 33에 의해 반도체 칩 26 과의 전기적 접속을 만들기 위한 내부 단자가 되는 도체 회로 23 이 형성된다 ;
(4) (2) 와 동일한 재료로 만들어지고 기판 2j 의 캐비티 구멍 32j 보다 큰 구멍 32k 를 갖는 0.05 mm 두께의 접착필름을 함유하는, 제17(d)도에 나타낸 바와 같은 접착필름 1k ;
(5) 접착필름 1k 의 캐비티 구멍 32k 와 동일한 크기의 구멍 321 을 갖는 0.4 mm 두께의 BT 수지로 만들어진 단일면 구리-피복 적층판 CCH-HL830 (상표명, 미쓰비시 가스화학주식회사제)을 함유하는, 제16(e)도에 나타낸 바와 같은 기판 21 상기 기판 21이 기판 2n상에 고정될 때 노출되는 부위에, 결합 와이어 33에 의해 반도체 칩 26과의 전기적 접속을 만들기 위한 내부 단자로 사용되는 도체 회로 23이 형성된다 ;
(6) (2) 와 동일한 재료로 만들어지고 기판 21 의 캐비티 구멍 321 보다 큰 구멍 32m 을 갖는 0.05 mm 두께의 접착필름을 함유하는, 제16(f)도 에 나타낸 바와 같은 접착필름 1m ;
(7) 구리 호일이 제거된 0.4 mm 두께의 BT 수지로 만들어진 단일면 구리-피복 적층판 CCH-HL830 (상표명, 미쓰비시 가스화학주식회사제) 을 함유하고 접착필름 1m 의 캐비티 구멍 32m 과 동일한 크기의 구멍 32n 을 갖는, 제16(g)도에 나타낸 바와 같은 기판 2n ;
(8) (2) 와 동일한 재료로 만들어지고 기판 1n 의 캐비티 구멍 32n 과 동일한 크기의 구멍 32o 을 갖는 0.05 mm 두께의 접착필름을 함유하는, 제16(h)도에 나타낸 바와 같은 접착필름 1o ; 및
(9) 구리 호일이 제거된 0.4 mm 두께의 BT 수지로 만들어진 단일면 구리-피복 적층판 CCH-HL830 (상표명, 미쓰비시 가스화학주식회사제)을 함유하는, 제16(l)에 나타낸 바와 같은 기판 2p.
(10) 제14도에 나타낸 바와 같이, 평판넬 101, 보호필름 105, (1) - (9) 로 구성된 다층 배선판 구조 104, 쿠션 103, 캐비티 구멍을 갖는 성형품 102, 및 평판넬 101 을 상기의 순서대로 하나씩 위치시키고, 180℃, 30 kgf/cm2및 150 분의 조건하게 열가압하여 적층 일체화시켰다.
(11) 상기 수득된 적층판에 구멍을 뚫어 제17(a)도에 나타낸 바와 같은 관통 구멍 24 를 형성한 후, 상기 구멍들의 내벽 및 제17(b)도에 나타낸 바와 같은 적층판의 표면상에 무전해 도금 34를 수행하였다. 이후, 제17(c)도에 나타낸 바와 같이, 융해 결합 땜납 볼 30 용 랜드(land)를 포함하는 도체 회로 23 을 형성하고, 또한 기판 2p의 적절한 부분을, 제17(d)도에 나타낸 바와 같이 기판 2n의 캐비티 구멍 32n 와 동일한 크기를 갖고 함께 정열되어 있는 구멍 35 를 형성한 후, 땜납 레지스트로 코팅하고 건조시켜 볼 그리드 어레이를 만들었다.
[실시예 26]
[칩 캐리어용 회로판]
기판 2a 내에 중심 구멍 31 대신에 관통 구멍을 형성하고, 제10도에 나타낸 바와 같은 경계부를 갖는 히트 싱크 28을 제조하고, 상기 적층판이, 제11(b)도에 나타낸 바와 같이, 평판넬 101, 쿠션 103, 저온 용융 필름 111, 고온 용융 필름 110, 절연층 및 기판, 그리고 이들 사이에 삽입된 절연접착층 21 로 구성된 다층 배선판 구조 104, 쿠션 103, 캐비티 구멍을 갖는 성형품 102, 및 평판넬 101 의 순서로 하나씩 겹쳐져 구성되는 것을 제외하고는 실시예 24 와 동일한 방법에 의해 핀 그리드 어레이를 만들었다.
[실시예 27-29]
[칩 캐리어용 회로판]
BT 수지로 만들어진 단일면 구리-피복 적층판 CCH-HL830 (상표명, 미쓰비시 가스화학주식회사제)을 에폭시 수지 - 함침 유리 직물로 강화된 구리-피복 적층판 MCL-E-67 (상표명, 히타치 화학주식회사제)로 대치시키는 것을 제외하고는 실시예 24와 동일한 방법에 의해 펀 그리드 어레이 또는 볼 그리드 어레이를 만들었다.
[실시예 30]
[칩 캐리어용 회로판]
하기를 제조하였다 :
(1) 구리 호일이 제거된 0.2 mm 두께의 에폭시 수지 - 함침 유리 직물로 강화된 구리-피복 적층판 MCL-E-67 (상표명, 히타치 화학주식회사제)로 구성되고 절연층(22)으로 사용되는, 제18(a)도에 나타낸 바와 같은 기판 2q. 상기 적층판의 한쪽 면을 깊이 0.1 mm 로 중심에 구멍을 뚫어 캐비티가 될 오목부(recess) 31을 형성하였다 ;
(2) 실시예 24의 (2)와 동일한 재료로 만들어지고 기판 2q의 중심 구 멍31 보다 큰 캐비티 구멍 32r을 갖는 0.5 mm 두께의 접착필름을 함유하는, 제18(b)도에 나타낸 바와 같이 절연 접착층 22 로 사용되는 접착필름 Ir ;
(3) 0.1 mm 두께의 에폭시 수지 - 함침 유리 직물로 강화된 구리-피복 적층판 MCL-E-67 (상표명, 히타치 화학주식회사제) 의 두 유니트 201 및 202 를, 제18(c)도에 나타낸 바와 같이 그들 사이에 삽입된 0.1 mm 두께의 접착필름 211 과, 180℃, 30 kgf/cm2및 60분의 조건하에서 적층결합시켜 수득된 기판 2s 상기 적층판 유니트 201 및 202 각각에는 도체 화로 23 및 후에 관통 구멍 27 이 될 구멍이 있으며, 상기 접착필름 211 은 (2) 와 동일한 재료로 만들어지고, 기판 2s는 제18(d)도에 나타낸 바와 같이 접착필름 1r 의 캐비티 구멍 32r 과 동일한 크기의 구멍 325를 갖고, 또한 상기 기판이 기판 2u상에 늘일 때 노출되는 부위에, 와이어 결합 33 에 의해 반도체 칩 26 과의 전기적 접속을 만들기 위한 내부 단자로 사용되는 도체 회로 23 이 제공된다 ;
(4) (2) 와 동일한 재료로 만들어지고 기판 2s 의 캐비티 구멍 325 보다 큰 구멍 32t 를 갖는 0.05 mm 두께의 접착필름으로 구성된 제18(e)도에 나타낸 바와 같은 접착필름 It ;
(5) 180℃, 30 kgf/cm2및 60분의 조건하에서, 제18(f)도에 나타낸 바와 같이 그들 사이에 삽입된 0.1 mm 두께의 접착필름 212와 적층결합된 0.1 mm 두께의 에폭시 수지 - 함침 유리 직물로 강화된 구리-피복 적층판 MCL-E-67 (상표명, 히타치 화학주식회사제)의 두 유니트 203 및 204를 함유하는 기판 2u. 상기 적층판 유니트 203 및 204 각각에는 도체 회로 23 및 후에 관통 구멍 27이 될 구멍이 있으며, 상기 접착필름 212는 (2)와 동일한 재료로 만들어지고 기판2u는 접착 필름 1t의 캐비티 구멍 321와 동일한 크기의 구멍 32u를 갖고, 또한 상기 기판 2u가 기판 21u 상에 놓일 때 노출되는 부위에, 결합 와이어 33에 의해 반도체 칩 26과의 전기적 접속을 만들기 위한 내부 단자로 사용되는 도체 회로 23이 제공된다 ;
(6) (2) 와 동일한 재료로 만들어지고 기판 2u 의 캐비티 구멍 32u 보다 큰 구멍 32v 를 갖는 0.05 mm 두께의 접착필름을 함유하는, 제18(h)도에 나타낸 바와 같은 접착필름 1v ;
(7) 구리 호일이 제거된 0.4 mm 두께의 에폭시 수지 - 함침 유리 직물로 강화된 구리-피복 적층판 MCL-E-67 (상표명, 히타치 화학주식회사제)을 함유하는, 제18(1)도에 나타낸 바와 같은 기판 21w. 상기 적층판은 접착필름 1v 의 캐비티 구멍 32v 와 동일한 크기의 구멍 32w 를 갖는다 ;
(8) (2) 와 동일한 재료로 만들어지고 기판 2w 의 캐비티 구멍 32w 와 동일한 크기의 구멍 32x 를 갖는 0.05 mm 두께의 접착필름을 함유하는, 제18(J)도에 나타낸 바와 같은 접착필름 1x ;
(9) 구리 호일이 제거된 0.4 mm 두께의 에폭시 수지 - 함침 유리 직물로 강화된 구리-피복 적층판 MCL-E-67 (상표명, 히타치 화학주식회사제)을 함유하는, 제18(k)도에 나타낸 바와 같은 기판 2y ;
(10) 제14도에 나타낸 바와 같이, 평판넬 101 보호필름 105, (1) - (9) 로 구성된 다층 배선판 구조 104, 쿠션 103, 캐비티 구멍을 갖는 성형품 102, 및 평판 넬 101 을 상기의 순서대로 하나씩 위치시키고, 180℃, 30 kgf/cm2및 150 분의 조건하게 열가압하여 적층 일체화시켰다.
(11) 상기 수득된 적층판에 구멍을 뚫어 관통 구멍 24 를 형성하고, 이후 상기 구멍들의 내벽 및 상기 적층판의 표면상에 무전해 도금 34 를 수행하고 연이어 도금하여 외층 도체 회로 23을 형성하였다. 또한, 캐비티를 형성하기 위하여, 기관 2y 의 적절한 부분을 순서를 정하여 기판 2w 의 캐비티 구멍 32w 와 동일한 크기를 갖고 함께 정열되어 있는 구멍 35 를 형성함으로써, 제19도에 나타낸 바와 같은 칩 캐리어용 배선판을 제조하였다.
[실시예 31 - 34]
[칩 캐리어용 회로판]
실시예 24 - 26의 BT 수지로 만들어진 단일면 구리-피복 적층판 CCH-HL830 (상표명, 미쓰비시 가스화학주식회사제) 및 실시예 30 의 에폭시 수지 - 함침 유리 직물로 강화된 구리-피복 적층판 MCL-E-67 (상표명, 히타치 화학주식회사제)를 폴리이미드 수지 - 함침 유리직물로 강화된 구리-피복 적층판 MCL-E-671 (상표명, 히타치 화학주식회사제)로 대치시키는 것을 제외하고는 실시예 24 - 25 및 30 과 동일한 방법에 의해 핀 그리드 어레이 또는 볼 그리드 어레이 또는 칩 캐리어용 배선판을 만들었다.
[실시예 35 - 45]
[칩 캐리어용 회로판]
각 절연접착층을, 30℃ 에서의 B-단계 탄성을 3,000 MPa, 300℃ 에서의 C-단계 탄성율 170 MPa, 유리전이온도 223℃ 인 방향족 폴리아미드-이미드 수지 EOCN1020 (닛뽕 가야꾸주식회사제 에폭시 수지) 및 KA1160 (다이닛뽕 잉크 & 화학주식회사제 다기능성 페놀)으로 구성된 (중량비 100/43/23) 접착필름으로 대치하는 것을 제외하고는 실시예 24 - 34 의 방법에 따라 핀 그리드 어레이 또는 볼 그리드 어레이 또는 칩 캐리어용 배선판을 만들었다.
[비교예 13 - 20]
[칩 캐리어용 회로판]
각 절연접착층을, 30℃ 에서의 B-단계 탄성을 2,500 MPa, 300℃에서의 C-단계 탄성을 5.2 MPa 및 유리전이온도 229℃ 인 폴리아미드-이미드 수지로만 구성된 접착필름으로 대치하는 것을 제외하고는 실시예 24 - 31 의 방법에 따라 핀 그리드 어레이 또는 볼 그리드 어레이 또는 칩 캐리어용 배선판을 만들었다.
[비교예 21 - 28]
[칩 캐리어용 회로판]
각 절연접착층을, 상기 방향족 폴리아미드-이미드 수지 , EOCN1020 (닛뽕 가야꾸주식회사제 에폭시 수지) 및 KA1160 (다이닛뽕 잉크 & 화학주식회사제 다기능성 페놀) 으로 구성된 (중량비 100/98/58) 접착필름으로 대치하는 것을 제외하고는 실시예 24 - 31의 방법에 따라 핀 그리드 어레이 또는 볼 그리드 어레이 또는 칩 캐리어용 배선판을 만들었다.
상기 수득된 칩 캐리어용 배선판은 초기에 기공이 없고 탈적층화가 없다. 그러나, 이들에게 260℃ 에서 2분간 땜납 유동 시험을 실시할 경우, 실시예 24 - 45의 판들은 내부에 기공을 형성하지 않고 절연접착층의 박리가 일어나지 않는다 할지라도, 비교예 13 - 20의 판들은 내부에 복수의 기공을 형성하였고 C-단계에서의 상기 접착층의 낮은 저장탄성율에 기인한 절연접착층의 과도한 박리가 나타났다. 비교예 21 - 28의 조성물의 경우, 고비율의 열경화성 수지 성분 때문에, 어떤 것은 교반시 겔화되는 반면에, 다른 것들은 필름형성이 불가능하여 칩 캐리어용 회로판을 만드는 것이 불가능하였다.
상기 기재한 바와 같이, 본 발명에 따르면, 양호한 B-단계 취급성 및 월등한 접속 신뢰성 및 열저항성을 갖는 칩 캐리어용 회로판과 판내에, 바람직하게는 30℃ 에서의 B-단계 저장탄성율 1,000 내지 5,000 Mpa, 300℃ 에서의 C-단계 저장탄성율 30 MPa 이상, 및 유리전이온도 180℃ 이상의 절연접착층을 삽입시키는 그의 제조방법이 제공된다.

Claims (25)

  1. 도체 회로(2)를 갖는 절연 기판(1), 그위에 형성된 절연 접착층(4), 절연 피복되어 상기 절연 접착층에 고정된 복수의 와이어(5), 및 전기 접속을 위해 필요한 부분에 형성된 복수의 도금된 관통 구멍(7)으로 구성되는 배선판에 있어서, 상기 절연 접착층이 300℃ 에서 30 MPa이상의 저장 탄성율 및 180℃ 이상의 유리 전이 온도를 가지며, (a) 분자량이 80,000 내지 100,000인 100 중량부의 폴리아미드-이미드 수지와 (b) 10 내지 150 중량부의 에폭시 수지 및 그의 경화제 및/또는 경화 촉진제를 함유하는 접착 조성물로 만들어진 것을 특징으로 하는, 배선판.
  2. 폴리아미드-이미드 수지와 열경화성 성분을 함유하고 있는 접착 조성물을 절연 기판에 도포하거나 또는 캐리어 필름에 미리 도포된 접착 조성들을 전사함으로써 도체 회로(2)를 갖는 절연 기판(1)상에 절연 접착층(4)을 형성시키고, 상기 절연 접착층에 절연 피복되어 거기에 고정된 복수의 와이어(5)를 배선하며, 수득된 절연 기판을 16 내지 30 kgf/cm2하 150 내지 180℃에서 가열가압하여 상기 접착 조성물을 경화시키고, 전기접속에 필요한 부분에 구멍(7)을 뚫은 후, 구멍(7)의 내벽에 무전해 도금에 의해 도금하고, 그리고 도체 회로(8)를 형성하는 단계를 포함하는 것을 특징으로 하는 제1항의 배선판의 제조 방법.
  3. 제2항에 있어서, 가열가압 단계이후 추가로 열처리를 수행하는 것을 특징으로 하는 방법.
  4. 도체 회로를 가진 복수의 절연 기판(11), 이들 절연기판 사이에 번갈아서 삽입된 절연 접착층(12), 그리고 도체 회로(16)를 전기적으로 연결하는 도금된 복수의 관통구멍(14)으로 구성되는 다층 인쇄 회로판에 있어서, 상기 절연 접착층(12)가 300 ℃ 에서 30 MPa이상의 저장 탄성율 및 180 ℃ 이상의 유리 전이 온도를 가지며 (a) 분자량이 80,000 내지 100,000인 100 중량부의 폴리아미드-이미드 수지와 (b) 10 내지 150 중량부의 에폭시 수지 및 그의 경화제 및/또는 경화 촉진제를 함유하는 접착 조성물로 만들어진것을 특징으로 하는, 다층 인쇄 회로판.
  5. 제4항에 있어서, 절연 기판(11)상에 형성된 적어도 두 개의 도체 회로가 하나 이상의 관통 구멍(19)을 경유하여 전기적으로 연결되어 있는 것을 특징으로 하는 다층 인쇄 회로판.
  6. (a) 층간 기판으로 도체 회로를 갖는 복수의 절연 기판(11)과 구리호일 외층(13) 그리고 그사이에 삽입된 폴리아미드-이미드 수지 및 열경화성 성분을 함유하는 접착 조성물로 만들어진 복수의 절연 접착층(12)을 적층한 후, 16 내지 30 kgf/cm2하 150 내지 180℃에서 가열 가압 하에 결합시키고, (b) 소정 부분에 관통 구멍(14)을 뚫어 전기 접속을 위한 각 층에 도체 회로를 노출시키며, (c) 무전해 도금에 의해 도금(15)을 수행하여, 각 도체 회로를 전기적으로 접속하고, (d) 외층 구리 호일(13)에 엣칭 레지스트를 형성시키며, 엣칭에 의해 선택적으로 구리 호일을 제거함으로써, 배선 회로를 형성하고, 그리고 (e) 엣칭 레지스트를 제거하는 단계를 포함하는 것을 특징으로 하는 제4항의 다층 인쇄회로판의 제조 방법.
  7. (a) 도체 회로를 갖는 복수의 층간 기판(11)과 구리호일 외층(13), 그리고 그사이에 삽입된 폴리아미드-이미드 수지 및 열경화성 성분을 함유하는 접착 조성물로 만들어진 복수의 절연 접착층(12)을 적층한 후, 16 내지 30 kgf/cm2하 150 내지 180℃에서 가열 가압 하에 결합시키고, (b) 외층 구리 호일(13)상에 엣칭 레지스트를 형성시키고, 엣칭에 의해 선택적으로 구리 호일을 제거함으로써, 미세한 구멍(17)을 형성하며, (c) 엣칭 레지스트를 제거하고, (d) 미세한 구멍(17)에 노출된 절연 접착층에서 레이져 드릴링으로 경화된 수지를 제거하여, 관통 구멍(18)을 형성하고, 도체 회로를 층간 기판(11)에 노출시키며, (e) 무전해 도금에 의해 도금(16)하여, 층간 기판(11) 및 외층 구리 호일(13)에 도체 회로를 전기적으로 접속하고, (f) 외층 구리 호일(13)에 엣칭 레지스트를 형성하고, 선택적 엣칭을 수행하여, 구리 호일 상에 배선을 형성하며, 그리고 (g) 엣칭 레지스트를 제거하는 단계를 포함하는 것을 특징으로 하는 제5항의 다층 인쇄회로판의 제조 방법.
  8. 제7항에 있어서, 상기 a) 내지 g) 단계를 소정 횟수 만큼 반복하여 두 개이상의 층에 걸쳐 연속적으로 관통 구멍(19)을 형성하는 것을 특징으로 하는 방법.
  9. 복수의 절연층(22), 각 절연 기판 상에 도체 회로(23)를 갖는 복수의 층간 기판, 복수의 절연 접착층(21), 여기에서, 상기 각 절연 접착층은 각 절연층 및 각 층간 기판 또는 각 절연층을 결합시킴, 그의 내벽 표면에 도체가 있고 도체 회로(23)가 전기 접속된 복수의 관통 구멍(24), 및 하나 이상의 반도체 칩(26)을 수용할 수 있는 캐비티(25)를 포함하는 칩 캐리어용 회로판에 있어서, 상기 절연 접착층이 300 ℃ 에서 저장 탄성율이 30 MPa 이상이고, 유리전이온도가 180 ℃ 이상이며, (a) 분자량이 80,000 내지 100,000인 100 중량부의 폴리아미드-이미드 수지와 (b) 10 내지 150 중량부의 에폭시 수지 및 그의 경화제 및/또는 경화 촉진제를 함유하는 접착 조성물로부터 만들어진 것을 특징으로 하는 칩 캐리어용 회로판.
  10. 제9항에 있어서, 추가로 인접하는 층간 기판에 전기적으로 연결되는 하나 이상의 관통 구멍(27)을 함유하고 있는 것을 특징으로 하는 회로판.
  11. 제9항에 있어서, 하나 이상의 반도체 칩(26)을 고정하려는 부분에 가장 근접한 절연층(22)에 공간을 최소화하고, 중첩(overlay)절연충의 공간을 서로 동일하게 또는 더 크게 하도록 캐비티(25)를 형성하고, 캐비티에 노출된 개별적 층간 기판의 도체 회로는 고정되는 반도체 칩에 전기 접속하기 위한 내부 단자를 가질 수 있는 것을 특징으로 하는 회로판.
  12. 제9항에 있어서, 캐비티(25)가 관통 구멍이며 그의 구멍이 히트 싱크(28)를 가지고 있어 구멍이 폐쇄되는 것을 특징으로 하는 회로판.
  13. 제9항에 있어서, 가장 최외층에 위치된 절연 층이 하나 이상의 다른 회로판에 전기적으로 연결되는 하나 이상의 단자를 가지고 있는 것을 특징으로 하는 회로판.
  14. 제13항에 있어서, 외부 단자가 복수의 핀(29)인 것을 특징으로 하는 회로판.
  15. 제13항에 있어서, 외부 단자가 하나 이상의 땜납 볼(30)에 전기적으로 접속되기위한 하나이상의 랜드를 가지고 있는 것을 특징으로 하는 회로판.
  16. 각 절연층과 층간 기판 또는 각 절연층 사이에 복수의 절연 접착층(1i, 1k, 1m, 1o)을 삽입하여, 복수의 절연층(2h, 2n, 2p) 및 개개의 절연 기판상에 도체 회로(23)가 있는 복수의 층간 기판(2j, 2l)을 적층한 후 16 내지 30 kgf/cm2하 150 내지 180℃에서 가열 가압하고, 이때 상기 절연층, 상기 층간 기판 및 상기 절연 접착층은 모두 하나 이상의 반도체 칩을 수용하는 캐비티(35)를 위한 동일 공간을 가지고 있으며, 수득된 적층체에 관통 구멍(24)을 뚫고, 도체 회로에 전기 접속하기 위한 상기 구멍(24)의 내벽 표면에 도체(34)를 형성시키고, 구멍을 폐쇄하기 위해 관통 구멍의 개구부에 히트 싱크를 형성시키는 단계를 포함하는 것을 특징으로 하는 제9항의 칩 캐리어용 회로판의 제조 방법.
  17. 제16항에 있어서, 히트 싱크가 지지체와 지지체상에 형성된 지지체보다 적은 크기를 가진 경계부를 포함하고 있으며, 최외층 절연층은 히트싱크의 지지체와 거의 동일한 크기를 가지고 있는 구멍을 뚫어 형성한 후, 지지체를 뚫린 구멍에 결합시키는 것을 특징으로 하는 방법.
  18. 제17항에 있어서, 적층체와 접촉하는 경계부가 릴리프(relief) 형태를 가지고 있는 것을 특징으로 하는 방법.
  19. (a) 분자량이 80,000 내지 100,000인 100 중량부의 폴리아미드-이미드 수지와 (b) 10 내지 150 중량부의 에폭시 수지 및 그의 경화제 및/또는 경화 촉진제를 함유하며, 300 ℃ 에서 30 MPa 이상의 저장 탄성율 및 180 ℃ 이상의 유리 전이 온도를 갖는 경화물을 제공하는, 배선판, 다층 인쇄 회로판 및 칩 캐리어용 회로판을 위한 절연 접착층 용 접착 조성물.
  20. 제1항에 있어서, 상기 폴리아미드-이미드 수지가 3 개 이상의 방향족환을 갖는 디아민과 트리멜리트산 무수물과의 반응에 의해서 수득될 수 있는 방향족 디이미드 디카르복실산과 방향족 디이소시아네이트를 반응시키므로써 수득된 방향족 폴리아미드-이미드 수지인 것을 특징으로 하는 배선판.
  21. 제20항에 있어서, 3개 이상의 방향족환을 갖는 디아민은 2,2-비스[4-(4-아미노페녹시)페닐]프로판, 비스[4-(3-아미노페녹시)페닐]술폰, 비스[4-(4-아미노페녹시)페닐]술폰, 2,2-비스[4-(4-아미노페녹시)페닐]헥사플루오로프로판, 비스[4-(4-아미노페녹시)페닐]메탄, 4,4-비스(4-아미노페녹시)비페닐, 비스[4-(4-아미노페녹시)페닐]에테르, 비스[4-(4-아미노페녹시)페닐]케톤, 1,3-비스(4-아미노페녹시)벤젠, 및 1,4-비스(4-아미노페녹시)벤젠으로 구성된 군에서 선택된 1종 이상의 것이고, 방향족 디이소시아네이트는 4,4′-디페닐메탄 디이소시아네이트, 2,4-톨릴렌 디이소시아네이트, 2,6-톨릴렌 디이소시아네이트, 나프탈렌-1,5-디이소시아네이트, 및 2,4-톨릴렌 이량체으로 구성된 군에서 선택된 1종 이상의 것인 것을 특징으로 하는 배선판.
  22. 제4항에 있어서, 상기 폴리아미드-이미드 수지가 3 개 이상의 방향족환을 갖는 디아민과 트리멜리트산 무수물과의 반응에 의해서 수득될 수 있는 방향족 디이미드 디카르복실산과 방향족 디이소시아네이트를 반응시키므로써 수득된 방향족 폴리아미드-이미드 수지인 것을 특징으로 하는 다층 인쇄 회로판.
  23. 제22항에 있어서, 3개 이상의 방향족환을 갖는 디아민은 2,2비스[4-(4-아미노페녹시)페닐]프로판, 비스[4-(3-아미노페녹시)페닐]술폰, 비스[4-(4-아미노페녹시)페닐]술폰, 2,2-비스[4-(4-아미노페녹시)페닐]헥사플루오로프로판, 비스[4-(4-아미노페녹시)페닐]메탄, 4,4-비스(4-아미노페녹시)비페닐, 비스[4-(4-아미노페녹시)페닐]에테르, 비스[4-(4-아미노페녹시)페닐]케톤, 1,3-비스(4-아미노페녹시)벤젠, 및 1,4-비스(4-아미노페녹시)벤젠으로 구성된 군에서 선택된 1종 이상의 것이고, 방향족 디이소시아네이트는 4,4′-디페닐메탄 디이소시아네이트 2,4-톨릴렌 디이소시아네이트, 2,6-톨릴렌 디이소시아네이트, 나프탈렌-1,5-디이소시아네이트, 및 2,4-톨릴렌 이량체으로 구성된 군에서 선택된 1종 이상의 것인 것을 특징으로 하는 다층 인쇄 회로판.
  24. 제23항에 있어서, 상기 폴리아미드-이미드 수지가 3 개 이상의 방향족환을 갖는 디아민과 트리멜리트산 무수물과의 반응에 의해서 수득될 수 있는 방향족 디이미드 디카르복실산과 방향족 디이소시아네이트를 반응시키므로써 수득된 방향족 폴리아미드-이미드 수지인 것을 특징으로 하는 회로판.
  25. 제24항에 있어서, 3개 이상의 방향족환을 갖는 디아민은 2,2-비스[4-(4-아미노페녹시)페닐]프로판, 비스[4-(3-아미노페녹시)페닐]술폰, 비스[4-(4-아미노페녹시)페닐]술폰, 2,2-비스[4-(4-아미노페녹시)페닐]헥사플루오로프로판, 비스[4-(4-아미노페녹시)페닐]메탄, 4,4-비스(4-아미노페녹시)비페닐, 비스[4-(4-아미노페녹시)페닐]에테르, 비스[4-(4-아미노페녹시)페닐]케톤, 1,3-비스(4-아미노페녹시)벤젠 및 1,4-비스(4-아미노페녹시)벤젠으로 구성된 군에서 선택된 1종 이상의 것이고, 방향족 디이소시아네이트는 4,4′-디페닐메탄 디이소시아네이트, 2,4-톨릴렌 디이소시아네이트, 2,6-톨릴렌 디이소시아네이트, 나프탈렌-1,5-디이소시아네이트, 및 2,4-톨릴렌 이량체으로 구성된 군에서 선택된 1종 이상의 것인 것을 특징으로 하는 회로판.
KR1019970055908A 1997-03-03 1997-10-29 접착층용 내열성 수지를 이용한 회로판 KR100276747B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP97-047697 1997-03-03
JP4745497A JP3821252B2 (ja) 1997-03-03 1997-03-03 マルチワイヤ配線板用接着剤およびこの接着剤を用いたマルチワイヤ配線板とその製造法
JP4769797A JPH10242654A (ja) 1997-03-03 1997-03-03 多層プリント配線板およびその製造法
JP97-47454 1997-03-03
JP97-47697 1997-03-03
JP97-076802 1997-03-28
JP97-76802 1997-03-28
JP07680297A JP3897136B2 (ja) 1997-03-28 1997-03-28 多層配線板及びその製造法

Publications (2)

Publication Number Publication Date
KR19980079443A KR19980079443A (ko) 1998-11-25
KR100276747B1 true KR100276747B1 (ko) 2001-02-01

Family

ID=27292986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970055908A KR100276747B1 (ko) 1997-03-03 1997-10-29 접착층용 내열성 수지를 이용한 회로판

Country Status (5)

Country Link
US (1) US6121553A (ko)
KR (1) KR100276747B1 (ko)
DE (1) DE19748075C2 (ko)
SG (1) SG76530A1 (ko)
TW (1) TW398165B (ko)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU4471797A (en) * 1996-10-08 1998-05-05 Hitachi Chemical Company, Ltd. Semiconductor device, semiconductor chip mounting substrate, methods of manufacturing the device and substrate, adhesive, and adhesive double coated film
FR2769440B1 (fr) * 1997-10-03 1999-12-03 Gemplus Card Int Procede pour la fabrication d'un dispositif electronique a puce et/ou a antenne et dispositif obtenu par le procede
DE69839896D1 (de) * 1997-10-29 2008-09-25 Hitachi Chemical Co Ltd Siloxanmodifizierte Polyamidharzzusammensetzungsklebefolie, CSP Leiterplatte und Folie und hergestelltes Halbleiterbauelement
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
US6299053B1 (en) 1998-08-19 2001-10-09 Kulicke & Soffa Holdings, Inc. Isolated flip chip or BGA to minimize interconnect stress due to thermal mismatch
US6274821B1 (en) * 1998-09-16 2001-08-14 Denso Corporation Shock-resistive printed circuit board and electronic device including the same
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP3374778B2 (ja) * 1999-02-25 2003-02-10 株式会社村田製作所 チップ型電子部品
JP2000294922A (ja) * 1999-04-01 2000-10-20 Victor Co Of Japan Ltd 多層プリント配線板用の絶縁樹脂組成物
US6372999B1 (en) * 1999-04-20 2002-04-16 Trw Inc. Multilayer wiring board and multilayer wiring package
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
EP2086300A1 (en) * 1999-06-02 2009-08-05 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
JP4113710B2 (ja) * 2000-01-13 2008-07-09 日東電工株式会社 多孔性接着シートおよびそれを用いた多孔性接着シート付き半導体ウェハ、ならびにそれらの製造方法
DE10007414B4 (de) * 2000-02-18 2006-07-06 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Verfahren zur Durchkontaktierung eines Substrats für Leistungshalbleitermodule durch Lot und mit dem Verfahren hergestelltes Substrat
TW574261B (en) * 2000-08-28 2004-02-01 Ube Industries Method of producing through-hole in aromatic polyimide film
TW511401B (en) * 2000-09-04 2002-11-21 Sanyo Electric Co Method for manufacturing circuit device
US6633490B2 (en) * 2000-12-13 2003-10-14 International Business Machines Corporation Electronic board assembly including two elementary boards each carrying connectors on an edge thereof
JP4780844B2 (ja) * 2001-03-05 2011-09-28 Ｏｋｉセミコンダクタ株式会社 半導体装置
US6753553B2 (en) * 2002-06-17 2004-06-22 Jiahn-Chang Wu LED matrix substrate with convection holes
US6854637B2 (en) * 2003-02-20 2005-02-15 Freescale Semiconductor, Inc. Wirebonding insulated wire
US7042098B2 (en) * 2003-07-07 2006-05-09 Freescale Semiconductor,Inc Bonding pad for a packaged integrated circuit
KR100792056B1 (ko) * 2004-01-08 2008-01-04 히다치 가세고교 가부시끼가이샤 폴리우레탄이미드수지, 접착제 조성물, 및 회로접속용접착제 조성물
JP2005317861A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法
JP4526983B2 (ja) * 2005-03-15 2010-08-18 新光電気工業株式会社 配線基板の製造方法
JP3914239B2 (ja) * 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
TW200634095A (en) * 2005-03-16 2006-10-01 Chang Chun Plastics Co Ltd Polyoxyalkyleneamine modified polyamidepolyimide resin and composition thereof
DE102005033156A1 (de) * 2005-07-13 2007-01-25 Infineon Technologies Ag Substrat für IC-Packages
US7877866B1 (en) * 2005-10-26 2011-02-01 Second Sight Medical Products, Inc. Flexible circuit electrode array and method of manufacturing the same
US7368035B2 (en) * 2006-01-27 2008-05-06 Gm Global Technology Operations, Inc. Method for brazing and adhesive bonding
US9156674B2 (en) * 2006-06-02 2015-10-13 MicroZeus, LLC Micro transport machine and methods for using same
US8134276B2 (en) * 2006-06-02 2012-03-13 MicroZeus, LLC Methods and systems for positioning micro elements
US8282284B2 (en) 2006-06-02 2012-10-09 MicroZeus, LLC Methods and systems for micro bearings
WO2007143623A2 (en) 2006-06-02 2007-12-13 Stalford Harold L Methods and systems for micro machines
US20080011417A1 (en) * 2006-07-11 2008-01-17 Mark Manuel Compound tooling for controlled work surface characteristics
DE102006047735A1 (de) * 2006-10-06 2008-04-10 Tesa Ag Hitzeaktivierbares Klebeband insbesondere für die Verklebung von elektronischen Bauteilen und Leiterbahnen
DE102006047739A1 (de) * 2006-10-06 2008-04-17 Tesa Ag Hitzeaktivierbares Klebeband insbesondere für die Verklebung von elektronischen Bauteilen und Leiterbahnen
DE102007001225A1 (de) * 2007-01-08 2008-07-10 Future-Shape Gmbh Flächenverkleidungselement, Flächenverkleidungselement-Anordnung und Verfahren zum Herstellen eines Flächenverkleidungselementes
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
KR20090020382A (ko) * 2007-08-23 2009-02-26 엘에스엠트론 주식회사 비열경화형 반도체 패키징 방법
US20090168391A1 (en) * 2007-12-27 2009-07-02 Kouichi Saitou Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same
US20090277670A1 (en) * 2008-05-10 2009-11-12 Booth Jr Roger A High Density Printed Circuit Board Interconnect and Method of Assembly
US8122973B2 (en) 2008-05-21 2012-02-28 Stalford Harold L Three dimensional (3D) robotic micro electro mechanical systems (MEMS) arm and system
CN101631425B (zh) * 2008-07-15 2012-08-29 鸿富锦精密工业（深圳）有限公司 电路板及其共存布线方法
DE102008046873A1 (de) 2008-09-11 2010-03-18 Tesa Se Hitzeaktivierbares Klebeband insbesondere für die Verklebung von elektronischen Bauteilen und Leiterbahnen
KR101056898B1 (ko) * 2008-09-11 2011-08-12 주식회사 두산 다층 인쇄회로기판 및 그 제조방법
US8276268B2 (en) * 2008-11-03 2012-10-02 General Electric Company System and method of forming a patterned conformal structure
US8327532B2 (en) * 2009-11-23 2012-12-11 Freescale Semiconductor, Inc. Method for releasing a microelectronic assembly from a carrier substrate
US8289727B2 (en) * 2010-06-11 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package substrate
KR101138542B1 (ko) * 2010-08-09 2012-04-25 삼성전기주식회사 다층 인쇄회로기판의 제조방법
JP2012146963A (ja) * 2010-12-20 2012-08-02 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法及び半導体パッケージ
US8693203B2 (en) 2011-01-14 2014-04-08 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices
US10406791B2 (en) 2011-05-12 2019-09-10 Elantas Pdg, Inc. Composite insulating film
US10253211B2 (en) * 2011-05-12 2019-04-09 Elantas Pdg, Inc. Composite insulating film
US20130019470A1 (en) * 2011-07-22 2013-01-24 Ict-Lanto Limited Method of manufacturing three-dimensional circuit
JP2013098927A (ja) * 2011-11-04 2013-05-20 Ricoh Co Ltd コイルアンテナ、コイルアンテナ実装体、コイルアンテナの製造方法及びコイルアンテナ実装体の製造方法
US9125320B2 (en) * 2011-11-16 2015-09-01 Dyi-chung Hu Method of manufacturing passive component module
US9786587B2 (en) 2011-12-14 2017-10-10 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
JP5887901B2 (ja) * 2011-12-14 2016-03-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
US9414501B2 (en) * 2012-01-04 2016-08-09 Board Of Regents, The University Of Texas System Method for connecting inter-layer conductors and components in 3D structures
US8946072B2 (en) * 2012-02-02 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. No-flow underfill for package with interposer frame
US9691636B2 (en) 2012-02-02 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer frame and method of manufacturing the same
JP2013187255A (ja) * 2012-03-06 2013-09-19 Ngk Spark Plug Co Ltd 配線基板の製造方法
US9532465B2 (en) * 2012-03-28 2016-12-27 Ttm Technologies, Inc. Method of fabricating a printed circuit board interconnect assembly
TWI498055B (zh) * 2012-04-17 2015-08-21 Adv Flexible Circuits Co Ltd The conductive through hole structure of the circuit board
CN103384443B (zh) * 2012-05-03 2016-08-24 易鼎股份有限公司 电路板的导电贯通孔结构
DE102012216926A1 (de) * 2012-09-20 2014-03-20 Jumatech Gmbh Verfahren zur Herstellung eines Leiterplattenelements sowie Leiterplattenelement
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
US9583458B2 (en) * 2013-03-15 2017-02-28 The Charles Stark Draper Laboratory, Inc. Methods for bonding a hermetic module to an electrode array
JP6161380B2 (ja) * 2013-04-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10065339B2 (en) * 2013-05-13 2018-09-04 Romeo Ilarian Ciuperca Removable composite insulated concrete form, insulated precast concrete table and method of accelerating concrete curing using same
US9997491B2 (en) * 2013-07-08 2018-06-12 Sony Corporation Method of determining curing conditions, method of producing circuit device, and circuit device
DE102013226097B4 (de) * 2013-12-16 2022-06-15 Robert Bosch Gmbh Mehrschichtig ausgebildeter Schaltungsträger
JP6005280B2 (ja) * 2014-06-09 2016-10-12 三菱電機株式会社 半導体パッケージの製造方法
JP2016072334A (ja) * 2014-09-29 2016-05-09 日本ゼオン株式会社 積層体の製造方法
JP6485235B2 (ja) * 2015-06-10 2019-03-20 富士電機株式会社 半導体装置
TWI578416B (zh) * 2015-09-18 2017-04-11 Subtron Technology Co Ltd 封裝載板及其製作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3674914A (en) * 1968-02-09 1972-07-04 Photocircuits Corp Wire scribed circuit boards and method of manufacture
US3674602A (en) * 1969-10-09 1972-07-04 Photocircuits Corp Apparatus for making wire scribed circuit boards
US3646572A (en) * 1970-02-09 1972-02-29 Photocircuits Corp Electric wiring assemblies
US4097684A (en) * 1971-12-20 1978-06-27 Kollmorgen Technologies Inc. Electric wiring assemblies
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
JPS5826828B2 (ja) * 1978-04-26 1983-06-06 新光電気工業株式会社 テ−プキヤリアの製造方法
JPS59158579A (ja) * 1983-02-28 1984-09-08 イビデン株式会社 半導体搭載用プリント配線基板の製造方法
EP0168602A1 (en) * 1984-06-25 1986-01-22 Kollmorgen Technologies Corporation Method for making interconnection circuit boards
EP0457722A2 (de) * 1990-05-15 1991-11-21 Ciba-Geigy Ag Gemische aus Epoxidharzen und Polyamid-Polyimid Blockcopolymeren
JP3063929B2 (ja) * 1991-12-26 2000-07-12 宇部興産株式会社 耐熱性の接着剤
US5403869A (en) * 1992-08-17 1995-04-04 Hitachi Chemical Company, Ltd. Adhesive of epoxy resins, epoxy-modified polybutadiene and photoinitiator
US5650593A (en) * 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
US5625166A (en) * 1994-11-01 1997-04-29 Intel Corporation Structure of a thermally and electrically enhanced plastic pin grid array (PPGA) package for high performance devices with wire bond interconnect
US5622588A (en) * 1995-02-02 1997-04-22 Hestia Technologies, Inc. Methods of making multi-tier laminate substrates for electronic device packaging
JP4221076B2 (ja) * 1998-05-25 2009-02-12 三菱電機株式会社 液晶表示装置

Also Published As

Publication number Publication date
DE19748075C2 (de) 2001-03-08
DE19748075A1 (de) 1998-09-10
KR19980079443A (ko) 1998-11-25
SG76530A1 (en) 2000-11-21
US6121553A (en) 2000-09-19
TW398165B (en) 2000-07-11

Similar Documents

Publication Publication Date Title
KR100276747B1 (ko) 접착층용 내열성 수지를 이용한 회로판
US5562971A (en) Multilayer printed wiring board
JP4423779B2 (ja) エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
US20100065313A1 (en) Multi-layer wiring board
US7947332B2 (en) Prepreg for printed wiring board, metal foil clad laminate and printed wiring board, and, method for manufacturing multi-layer printed wiring board
TW200913098A (en) Semiconductor plastic package and fabricating method thereof
US8664534B2 (en) Printed wiring board
KR100747023B1 (ko) 다층 인쇄회로기판 및 그 제작방법
KR100751286B1 (ko) 반도체 실장용 기판 및 반도체 패키지 제조방법
KR100870652B1 (ko) 반도체 패키지 및 그 제조방법
JP4096394B2 (ja) 多層配線板及びその製造法
JP2003313324A (ja) 基材入りｂステージ樹脂組成物シートの製造方法
JP4035883B2 (ja) 多層プリント配線板及びその製造法
JP3897136B2 (ja) 多層配線板及びその製造法
JP3661397B2 (ja) マルチワイヤ配線板用接着剤及びこの接着剤を用いたマルチワイヤ配線板とその製造法
JP2008201117A (ja) 樹脂付き金属薄膜、印刷回路板及びその製造方法、並びに、多層配線板及びその製造方法
TWI419636B (zh) 多層電路基板及半導體裝置
KR100736634B1 (ko) 적층판, 인쇄회로기판 및 그 제작방법
JP2003251757A (ja) 積層用耐熱フィルム基材入りｂステージ樹脂組成物シート。
KR100744993B1 (ko) 다층 인쇄회로기판 및 그 제작방법
KR100722741B1 (ko) 다층 인쇄회로기판 및 그 제작방법
JP5625635B2 (ja) 多層印刷配線板およびその製造方法、プリプレグ、樹脂付金属箔、樹脂フィルム、ならびに金属箔張積層板
JPH10242654A (ja) 多層プリント配線板およびその製造法
JP2008137367A (ja) 金属張積層板、並びに印刷回路板及びその製造方法
JPH10326952A (ja) 配線板用材料及び配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140926

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150925

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee