CN101647327B - 多层电路基板及半导体装置 - Google Patents

多层电路基板及半导体装置 Download PDF

Info

Publication number
CN101647327B
CN101647327B CN2008800106831A CN200880010683A CN101647327B CN 101647327 B CN101647327 B CN 101647327B CN 2008800106831 A CN2008800106831 A CN 2008800106831A CN 200880010683 A CN200880010683 A CN 200880010683A CN 101647327 B CN101647327 B CN 101647327B
Authority
CN
China
Prior art keywords
circuit board
resin
insulating barrier
mentioned
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008800106831A
Other languages
English (en)
Other versions
CN101647327A (zh
Inventor
丸山宏典
中村谦介
和布浦徹
广濑浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007188945A external-priority patent/JP5194601B2/ja
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority claimed from PCT/JP2008/050524 external-priority patent/WO2008120481A1/ja
Publication of CN101647327A publication Critical patent/CN101647327A/zh
Application granted granted Critical
Publication of CN101647327B publication Critical patent/CN101647327B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明的多层电路基板，是由多组的导体电路层和绝缘层形成、且不包含具有通过通孔连接进行导通连接的贯通孔的基板的单表面层叠的多层电路基板，其特征在于，上述绝缘层的玻璃化转变温度为170℃以上，玻璃化转变温度以下的线膨胀系数为35ppm以下，弹性模量为5GPa以上。

Description

多层电路基板及半导体装置
技术领域
本发明涉及不含通过通孔连接进行导通连接的具有贯通孔的芯基板、且在单表面交替层叠导体电路层和绝缘层的、通过积层法制作的多层电路基板及半导体装置。
背景技术
近年来在半导体领域中，随着高密度安装技术的发展，有从以往的面安装向区域安装转移的倾向，兵开发出球门阵列封装(BGA：Ball Grid Array)、芯片级封装(CSP：Chip-Scale Packaged)等新的封装技术，并逐渐增加。另外，信息传递的高速化也得到的发展。因此，内插器用刚性基板比以往更加引人注目，对高耐热、低热膨胀、低介电常数基板的要求越来越高。
而且，随着电子仪器高功能化等的要求，电子部件的高密度集成化、进而高密度安装化等得以发展，在这些中使用的对应高密度安装的半导体用多层电路基板等，其小型化、高密度化比以往得到的更大的进步。作为对应该半导体用多层电路基板等的高密度化的方法，多数情况下采用积层式多层电路基板。
另外，面对半导体用多层电路基板进一步的薄型化、高速信号化，提出了用图2所示的多层电路基板来代替图1所示的以往一直使用的积层式多层电路基板的方案。图2所示的多层电路基板不含具有通过通孔连接进行导通连接的贯通孔的芯基板，且在单表面交替层叠导体电路层和绝缘层而成，而且，在多层电路基板的一侧面形成有内焊盘(inner pad)，在另一侧面形成有外焊盘(outer pad)(例如，参照专利文献1：JP特开2000-323613号公报)。
然而，由于在单表面层叠，因此，随着绝缘层的薄型化，以往使用的绝缘层的弹性模量降低，而且由于绝缘层的线膨胀系数与导体电路的线膨胀系数不同，因此在多层电路基板的制造工序中，存在着多层电路基板的弯曲非常大的问题。
为了抑制多层电路基板的弯曲，提出了如下方案，即，将两张金属板面对面地叠合，使其一体化而制作复合金属板，在该复合金属板的两表面交替层叠导体电路层和绝缘层，最后剥离所贴合的金属板，通过对金属板进行蚀刻，得到多层电路基板(例如，参照专利文献2：W02003/039219号公报)。然而，仅凭上述措施得不到充分的改善。
发明内容
本发明的目的在于，制造出在片表面层叠的多层电路基板中弯曲小的多层电路基板，并提供在半导体元件的安装工序、安装半导体元件后进行可靠性试验的工序中弯曲小的多层电路基板及半导体装置。
本发明的上述目的，通过下述[1]～[8]的技术方案实现。
一种多层电路基板，其是由多组的导体电路层和绝缘层形成，且不含通过通孔连接进行导通连接的具有贯通孔的基板的、单表面层叠的多层电路基板，其特征在于，上述绝缘层的玻璃化转变温度为170℃以上，玻璃化转变温度以下的线膨胀系数为35ppm以下，弹性模量为5GPa以上。
如上述[1]所述的多层电路基板，其中，上述绝缘层中的至少一层含有纤维基材。
如上述[2]所述的多层电路基板，其中，上述含纤维基材的绝缘层至少具有第一树脂层、第二树脂层和纤维基材，在第一树脂层与第二树脂层之间设置有纤维基材。
如上述[3]所述的多层电路基板，其中，上述第一树脂层的厚度B1与上述第二树脂层厚度B2之比B2/B1满足0＜B2/B1≤1。
如上述[2]所述的多层电路基板，其中，上述绝缘层的纤维基材厚度为10～35μm。
如上述[2]所述的多层电路基板，其中，上述纤维基材为玻璃布。
如上述[1]所述的多层电路基板，其中，上述绝缘层由含有氰酸酯树脂的树脂组合物构成。
一种半导体装置，其使用了上述[1]所述的多层电路基板。
附图说明
图1为表示现有技术中代表性的积层式多层电路基板的图。
图2为表示本发明多层电路基板的大致结构的图。
图3为表示用于说明本发明多层电路基板的支承基材之一例的剖视图。
图4为表示用于说明本发明多层电路基板的、在支承基材上形成导体电路层的一例的剖视图。
图5为表示用于说明本发明多层电路基板的、在支承基材上形成导体电路层和绝绝缘层的一例的剖视图。
图6为表示用于说明本发明多层电路基板的、通过激光在绝缘层上形成开口部的一例的剖视图。
图7为表示用于说明本发明多层电路基板的、在绝缘层的开口部上两面形成导体电路层的一例的剖视图。
图8为表示用于说明本发明多层电路基板的、单表面层叠了6层导体电路层和绝缘层的一例的剖视图。
图9为表示用于说明本发明多层电路基板的、剥离支承基材的载体铜箔和铜箔，形成带铜箔的多层电路基板的一例的剖视图。
图10为表示用于说明本发明多层电路基板的、在电路导体层上粘贴了遮蔽胶带的一例的剖视图。
图11为表示用于说明本发明多层电路基板的、形成有阻焊层和电镀层的多层电路基板的一例剖视图。
图12为表示用于制造本发明绝缘层的装置示意图。
具体实施方式
本发明是半导体用多层电路基板，作为多层电路基板，例如可使用于BGA等的半导体元件搭载基板上。
图1为表示现有技术中代表性的积层式多层电路基板的图。图2为表示本发明的由多组导体电路层和绝缘层形成，且不包含通过通孔连接进行导通连接的具有贯通孔的芯基板的、单表面层叠的多层电路基板的示意图，在该多层电路基板的一侧面形成有内焊盘，在另一面形成有外焊盘。
优选本发明的多层电路基板中使用的绝缘层的玻璃化转变温度为170℃以上，更优选为175℃以上。若低于上述范围，则在制造工序中被加热后返回室温时产生大的弯曲。控制多层电路基板弯曲的要素可举出玻璃化转变温度以下的线膨胀系数。若线膨胀系数为35ppm以上，则比通常用于电路中的铜的线膨胀系数(17～18ppm/℃)大一倍以上，因此成为加大弯曲的原因。另外，优选本发明多层电路基板的弹性模量为5GPa以上。由于本发明的多层电路基板相比以往的多层电路基板不具有芯层，因此，为了保持形状，优选5GPa以上。
本发明中使用的绝缘层，优选作为纤维基材含有玻璃纤维基材或有机纤维基材，例如，作为玻璃纤维基材可举出玻璃织布、玻璃无纺布等的玻璃布，作为有机纤维基材可举出有机织布、有机无纺布等。优选在多层电路基板中至少具有一层含纤维基材的绝缘层。使用该纤维基材的绝缘层，由于构成纤维基材的纤维束难以产生弯曲，因此，其弹性模量等的机械特性优异。
优选上述含纤维基材的绝缘层，至少具有第一树脂层、第二树脂层和纤维基材，且在第一树脂层和第二树脂层之间设置有纤维基材。
另外，根据本发明的优选实施方式，上述绝缘层的第一树脂层厚度B1与第二树脂层厚度B2之比(B2/B1)满足0＜B2/B1≤1。即，纤维基材偏置于绝缘层的厚度方向。由于内层电路图案需要不同的树脂量时，有时树脂会溢出，或填埋电路的树脂不足。本发明的绝缘层在这种情况下，也通过调整第一树脂层和第二树脂层的厚度，使纤维基材在厚度方向上的位置变化，能够充分填埋电路，且能够防止不需要的树脂的溢出。
优选该比(B2/B1)为0.5以下，特别优选为0.2～0.4。若该比(B2/B1)在上述范围内，特别是能够降低纤维基材的弯曲，由此能够进一步提高绝缘层的平坦性。
为了减小绝缘层的线膨胀系数，本发明的绝缘层优选使用氰酸酯树脂。作为氰酸酯树脂，例如，可使用使卤化氰化合物和苯酚类加以反应而得到的物质、或通过加热等方法对该所得到的反应物质进行预聚合化的物质等。具体地讲，可举出酚醛清漆型氰酸酯树脂、双酚A型氰酸酯树脂、双酚E型氰酸酯树脂、四甲基双酚F型氰酸酯树脂等的双酚型氰酸酯树脂等。
在这些氰酸酯树脂中，若使用酚醛清漆型氰酸酯树脂，则通过交联密度的增加能够进一步提高耐热性的同时，例如，当作为带铜箔半固化片的骨架材料的玻璃布使用薄的物质时，也能够赋予带铜箔半固化片的固化物优异的刚性(弹性模量)，特别是能够提高加热时的刚性(弹性模量)。
而且，当将该带铜箔的半固化片用于安装了半导体部件的封装基板上时，能够提高其连接可靠性。
另外，通过使用酚醛清漆型氰酸酯树脂，能够提高固化物的阻燃性。认为这是由于酚醛清漆型氰酸酯树脂在其结构上苯环比例高，容易碳化的缘故。
作为上述酚醛清漆型氰酸酯树脂，例如，优选使用下述通式(1)所示的物质，
Figure G2008800106831D00051
作为上述通式(1)所示酚醛清漆型氰酸酯树脂的重复单元数n，例如，可使用n为1～10的酚醛清漆型氰酸酯树脂，特别适合使用n为2～7的酚醛清漆型氰酸酯树脂。
由此，能够使酚醛清漆型氰酸酯树脂的操作性、或固化物的交联密度良好，能够得到优异的这些特性的平衡。
若上述n数过于小，则容易引起结晶化，对通用溶剂的溶解性变小，从而会降低操作性。另一方面，若上述n数过于大，则固化物的交联密度变得过高，会引起耐水性的降低或固化物变脆等现象。
作为上述氰酸酯树脂的分子量，例如，可以使用重量平均分子量(Mw)为500～4500的氰酸酯树脂，特别优选使用重量平均分子量(Mw)为600～3000的氰酸酯树脂。
由此，能够使制作带载体的半固化片时的操作性、制造多层电路基板时的成型性、层间剥离强度等良好，能够得到优异的这些特性的平衡。
若上述Mw过于小，则在制作带载体的半固化片时，会产生粘性，从而降低操作性。另一方面，若上述Mw过于大，则反应速度变快，会在制造多层电路基板时产生成型不良，或引起层间剥离强度的降低。
作为上述氰酸酯树脂，既可以使用Mw在上述范围的一种氰酸酯树脂，也可以将Mw不同的两种以上并用。
另外，上述氰酸酯树脂的Mw，例如可通过GPC(凝胶渗透色谱法)来测定。
在本发明使用的绝缘层中，构成第一树脂层的树脂组合物和构成第二树脂层的树脂组合物既可以相同，也可以不同。当在第一树脂层和第二树脂层中采用不同的树脂组合物时，例如，既可以改变所使用树脂的种类或使用量，也可以改变无机填充材料等添加剂的种类或使用量。若可在第一树脂层和第二树脂层使用组成不同的树脂组合物，则能够根据所要求的性能设计树脂层，从而具有能够拓宽树脂选择范围的优点。例如，考虑到填埋性，面对内层电路的树脂层选择柔软的组成，其相反侧面则考虑到表面粗糙化性，选择能够进行均匀的粗糙化的组成等，能够在绝缘层的两表面赋予不同的功能。
在本发明使用的绝缘层中，对第一树脂层的厚度未作特别的限定，但优选比第二树脂层的厚度厚，能够填埋由第一树脂层填埋的电路层即可。例如，当将被填埋的电路层厚度作为T、将第一树脂层的厚度作为t时的(T/t)，优选为0.3≤(T/t)≤1.5，更优选为0.5≤(T/t)≤1。通常，为了充分进行电路的填埋，优选使面对内层电路的树脂层厚度加厚。
作为本发明中使用的纤维基材，优选上述纤维基材中的玻璃布，玻璃布的厚度可以为10～180μm。另外，作为单位面积的重量(每1m2的玻璃布的重量)，例如可以为12～209g/m2。特别是，优选使用玻璃布的厚度为10～35μm、单位面积重量为12～25g/m2的薄的玻璃布。
本发明中，特别是，更优选线膨胀系数(CTE：Coefficient of ThermalExpansion)为6ppm以下的玻璃布，进一步优选3.5ppm以下的玻璃布。通过使用具有上述线膨胀系数的玻璃布，能够更有效地抑制由本发明的绝缘层形成的多层电路基板、使用该多层电路基板的半导体封装件的弯曲。
进而，优选本发明使用的玻璃布的杨氏模量为62～100GPa，更优选为65～92GPa，进一步优选为86～92GPa。若玻璃布的杨氏模量在上述范围，例如，能够有效地抑制安装半导体时因回流热引起的电路基板的变形，因此，提高电子部件的连接可靠性。
另外，优选本发明使用的玻璃布在1MHz下的介电常数为3.8～7.0，更优选为4.7～7.0，进一步优选为5.4～6.8。若玻璃纤维布的介电常数在上述范围，能够降低绝缘层的介电常数，适合用于采用高速信号的半导体封装件中。
作为具有如上所述的线膨胀系数、杨氏模量和介电常数的玻璃布，例如，适合使用E玻璃、S玻璃、NE玻璃、T玻璃等。
优选本发明中使用的玻璃布的厚度为10～35μm，更优选为10～20μm。另外，玻璃布的使用张数不限于一张，也可以重叠使用多张薄的玻璃布。另外，当重叠使用多张玻璃布时，其合计总厚度满足上述范围即可。
使本发明中使用的树脂组合物浸渍到纤维基材上的方法未作特别的限定，例如，可以举出将树脂组合物溶解在溶剂而制备树脂组合物清漆，将纤维基材浸渍在上述树脂组合物清漆中的方法；将该树脂组合物清漆用各种涂布法涂布在纤维基材上的方法；通过喷雾器进行的喷雾方法；层叠带支承基材的树脂层方法等。其中，优选将纤维基材浸渍在树脂组合物清漆中的方法。由此，能够提高对纤维基材的树脂组合物的浸渍性。另外，当将纤维基材浸渍在树脂组合物清漆中时，能够使用通常的浸渍涂布装置。
特别是，当纤维基材的厚度为0.045mm以下时，优选从纤维基材的两表面用薄膜状的树脂层进行层叠的方法。由此，能够随意地调节树脂组合物对纤维基材的浸渍量，能够提高绝缘层的成型性。另外，通过分别改变从两表面层叠的树脂层厚度，能够在纤维基材的表面和背面随意地改变树脂层的厚度。而且，当层叠薄膜状的树脂层时，优选使用真空的层叠装置等。
具体地讲，作为制造含纤维基材的绝缘层的方法，例如可以举出如下方法。
图12为表示树脂层2的制造工序之一例的工序图。在此，对预先制造载体材料5a、5b，将该载体材料5a、5b层叠在纤维基材11上后，剥离载体膜的方法进行详细的说明。
预先制造将第一树脂组合物涂布在载体膜上的载体材料5a和、将第二树脂组合物涂布在另一载体膜上的载体材料5b。此时，通过改变第一树脂组合物的厚度和第二树脂组合物的厚度，能够随意地改变形成于纤维基材表面和背面的树脂厚度。接着，利用真空层叠装置6，在减压下，从纤维基材的两表面叠合载体材料5a和5b，并通过层压辊61进行接合。通过如此地在减压下进行接合，即使在纤维基材11的内部或载体材料5a、5b的树脂层与纤维基材11的接合部位存在非填充部分，也可以使其成为减压空隙或实质上的真空空隙。因此，能够减少最终所得到的树脂层2上产生的空隙。这是因为，可通过后述的加热处理消除减压空隙或真空空隙的缘故。作为这种在减压下将纤维基材11和载体材料5a、5b接合的其他装置，例如可以使用真空手套箱装置等。
接着，接合纤维基材11和载体材料5a、5b后，利用热风干燥装置62，在涂布于载体材料的树脂的溶融温度以上的温度下进行加热处理。由此，能够基本上消除在上述减压下的接合工序中发生的减压空隙等。作为加热处理的其他方法，例如，可以采用红外线加热装置、加热辊装置、平板状热盘加压装置等。
将载体材料5a、5b层叠在纤维基材11上后，剥离载体膜。通过该方法，能够将树脂材料负载于纤维基材11上，能够得到内置纤维基材11的绝缘。
另外，当将纤维基材浸渍在树脂组合物清漆中时，优选用于树脂组合物清漆中的溶剂对上述树脂组合物中的树脂成分显示良好的溶解性，但在没有坏影响的范围内，也可以使用弱溶剂。作为显示良好溶解性的溶剂，例如，可举出丙酮、甲乙酮、甲基异丁酮、环己酮、四氢呋喃、二甲基甲酰胺、二甲基乙酰胺、二甲亚砜、乙二醇、溶纤剂类、卡必醇类等。
对上述树脂组合物清漆的固体成分没有特别的限定，但优选为40～80重量％，特别优选为50～65重量％。由此，能够进一步提高树脂组合物清漆对纤维基材的浸渍性。通过使上述纤维基材浸渍在上述树脂组合物中，并在规定温度下、例如在80～200℃等条件下进行干燥，由此能够得到绝缘层。
下面，通过实施例的图3～11，说明本发明多层电路基板作制方法之一例，但本发明并不限定于这些实施例。
实施例
[实施例1]
首先，利用两张250×250mm的易剥离型带载体铜箔的铜箔(古河电气工业(株)制造的9μm铜箔，名称为FDP带铜载体的极薄电解铜箔，载体铜箔厚为70μm)，以带载体铜箔的铜箔的载体铜箔4与半固化片5接触的方式，夹住半固化片5(住友电木公司制造的EI-6785GS，厚度为0.2mm)，并在加压(3MPa)、加热(180℃)的条件下放置1小时，从而得到支承基材(图3)。
对支承基材的表面进行软蚀刻处理后，通过辊层压将干膜抗蚀剂(东京应化工业公司制造的AR-320，膜厚为20μm)层叠在支承基材的两表面，利用规定图案形成用掩膜进行曝光、显影，从而形成导体电路形成所需要的电镀保护层。接着，将支承基材作为电解电镀用导线，通过电解金电镀形成0.1μm厚的金电镀层7，在该金电镀层7上通过电解镍电镀形成3μm厚的镍电镀层8，进而在该镍电镀层8上通过电解铜电镀形成14μm厚的铜电镀层9，从而得到导体电路层6。接着，剥离干膜抗蚀剂层(图4)。
接着，通过粗化液(Atotech Japan公司制造的Bond film)，对导体电路层60的表面进行90秒的浸渍处理。接着，将本发明的含玻璃布的绝缘层a[住友电木公司制造的APL-3651，玻璃布中的玻璃无纺布(Japan Vilene公司制造的EPC4015，玻璃布厚度为12μm)绝缘层厚度为40μm、以PET膜作为支承膜]以240×240mm的尺寸裁断，利用真空压力机(名机制作所公司制造的MVLP-500/600-IIA)，在导体电路层60的两表面，以第一次为温度80℃、压力0.5MPa；第二次为温度100℃、压力1.0MPa的条件进行粘贴，并在150℃下加热30分钟后，剥离PET膜，从而形成绝缘层10(图5)。
接着，利用C02激光加工机(Hitachi Via Mechanics公司制造的LG-2G212)，加工条件采用第一步：脉冲宽度为6μsec、冲击次数为1次；第二步：脉冲宽度为2μsec、冲击次数为1次，从而形成导通孔，并为了洗净绝缘层10的表面并使之活性化，将其在液温为80℃、主成分为单乙基丁醇的溶液(Rohm andHaas Electronic Materials公司制造的MLBコンデイショナ一)中浸渍5分钟，然后在液温80℃、以酸性粗化液的高锰酸钾作为主成分的溶液(Rohm andHaas Electronic Materials公司制造的MLBプロモ一タ一)中浸渍10分钟，然后，为了洗净锰残渣，在液温为40℃的硫酸溶液(Rohm and Haas ElectronicMaterials公司制造的MLBニユ一トライザ一)中浸渍5分钟，进而进行水洗和热水洗涤(图6)。
接着，利用无电解铜电镀液(atotech公司制造的プリントガントMSK-DK系列)，在两表面形成厚度1.0μm的无电解铜电镀层，用层压机在无电解电镀层的两表面上形成感光性干膜(东京应化工业公司制造的AR-320)，并进行曝光、显影，形成电镀保护层，在两表面的未形成电镀保护层的部分，通过电解铜电镀，形成厚度14μm的电解铜电镀层。
然后，剥离电镀保护层，用软蚀刻液(荏原电产公司制造的SAC)去除所露出的无电解铜电镀层，从而在两表面形成由无电解铜电镀层和电解铜电镀层构成的导体电路层12，并在200℃下进行60分钟的热处理(图7)。
重复上述工序，在每个单表面层叠6层绝缘层10和6层导体电路层12(图8)。
接着，在支承基材的载体铜箔4和铜箔3之间进行剥离，得到带铜箔的多层电路基板(图9)。
接着，在露出导体电路层12的面上粘贴遮蔽胶带13(日东电工公司制造的エレツプマスキングN-380)，以使液体不会渗入，将带铜箔的多层电路基板浸渍在蚀刻液(三氯化铁40°Be)中，从而去除铜箔3(图10)。此时，铜箔3被蚀刻后出现的金电镀层7起到作为蚀刻保护层的作用，因此，导体电路不会被溶解。
接着，剥离遮蔽胶带13，在露出金电镀层7的部分粘贴遮蔽胶带。然后，通过粗化液(Atotech Japan公司制造的Bond film)，对导体电路层12的表面进行90秒的浸渍处理，对导体电路层12的表面进行粗糙化，对未遮蔽的多层电路基板的面，通过丝网印刷机(MINO GROUP公司制造的フオ一ス2525)印刷阻焊层(ソルダ一レジスト
Figure G2008800106831D00101
)14(太阳油墨制造公司制造的PSR-4000AUS703)，利用规定的掩膜进行曝光、显影、固化，以使导体电路露出，并使导体电路上的阻焊层厚度成为12μm。
接着，在从阻焊层14露出的导体电路层12上，形成3μm厚的无电解镍电镀层，进而在其上形成由0.1μm厚无电解金电镀层构成的电镀层15，然后剥离遮蔽胶带，利用分板机(ル一タ一加工機)，得到25张单表面层叠的多层电路基板(40mm×40mm基板)(图11)。
另外，图10的下面为半导体芯片的搭载部、上面为BGA焊球搭载部。
[实施例2]
用绝缘层b(住友电木公司制造的APL-3601、厚度40μm、支承膜为PET膜)来代替实施例1的绝缘层a，从而得到单表面层叠多层电路基板。制作方法基本上与实施例1相同。
下面，记述与实施例1不同的部分。
向支承基材粘贴绝缘层b的条件为：用真空压力机(名机制作所公司制造的MVLP-500/600-IIA)，第一次的温度为80℃、压力为0.5MPa；第二次的温度为100℃、压力为1.0MPa。以上述条件，在两表面形成绝缘层b，剥离PET膜后，在170℃下加热45分钟，形成绝缘层10。
接着，利用UV-YAG激光加工机(三菱电机公司制造的ML605LDX)，以前端输出功率为94μJ、冲击次数为30次的加工条件，在绝缘层10上形成导通孔。
为了洗净激光开口后的绝缘层10的表面并使之活性化，在液温为80℃、主成分为单乙基丁醇的溶液(Rohm and Haas Electronic Materials公司制造的MLBコンデイショナ一)中浸渍10分钟，接着，在液温为80℃、以酸性粗化液的高锰酸钾作为主成分的溶液(Rohm and Haas Electronic Materials公司制造的MLBプロモ一タ一)中浸渍20分钟，接着，为了洗涤锰残渣，在液温为40℃的硫酸溶液(Rohm and Haas Electronic Materials公司制造的MLBニユ一トライザ一)中浸渍5分钟，进而进行水洗和热水洗涤。
除了上述以外，与实施例1相同地操作，得到25张单表面层叠多层电路基板(40mm×40mm基板)。
[实施例3]
1.树脂组合物清漆的调整
在常温下，将作为热固性树脂的酚醛清漆型氰酸酯树脂(Lonza Japan公司制造的プリマセツトPT-30、重量平均分子量约2600)15重量份、作为环氧树脂的联苯二亚甲基型环氧树脂(日本化药公司制造的NC-3000P、环氧当量275)8重量份、作为酚醛树脂的联苯二亚甲基型酚醛树脂(明和化成公司制造的MEH-7851-S、羟基当量203)7重量份、以及作为偶联剂的相对于后述的无机填充材料100重量份为0.3重量份环氧硅烷型偶联剂(日本unitika公司制造的A-187)溶解在甲乙酮中，并作为无机填充材料添加球状熔融二氧化硅SFP-10X(电气化学工业公司制造、平均粒径为0.3μm)20重量份和球状熔融二氧化硅SO-32R(Admatechs公司制造、平均粒径1.5μm)50重量份，用高速搅拌机搅拌10分钟，制备树脂组合物清漆。
2.载体材料的制造
作为载体膜使用聚对苯二甲酸乙二醇酯膜(三菱化学聚酯公司制造的SFB-38，厚度38μm，宽480m)，利用逗号涂布机涂布上述树脂组合物清漆，并通过170℃的干燥装置干燥3分钟，以使厚度20μm、宽度410mm的树脂层位于载体膜宽度方向的中心，从而得到载体材料1(最终形成第一树脂层)。
另外，通过同样的方法，调整所涂布的树脂组合物清漆量，以使厚度8μm、宽度360mm的树脂层位于载体膜宽度方向的中心，得到载体材料2(最终形成第二树脂层)。
3.绝缘层d的制造
作为纤维基材使用E玻璃的玻璃织布(布种：#1015，宽度360mm，厚度15μm、单位面积重量17g/m2)，利用图12所示的真空层叠装置及热风干燥装置，制造半固化片。
具体地讲，在玻璃织布的两表面，分别叠合上述载体材料1和载体材料2，以使上述载体材料1和载体材料2位于玻璃织布宽度方向的中心，在750Torr的减压条件下，利用80℃的层压辊进行接合。
在此，在玻璃织布宽度方向尺寸的内侧区域，分别将载体材料1和载体材料2的树脂层与纤维布的两表面侧接合的同时，在玻璃织布宽度方向尺寸的外侧区域，则对载体材料1和载体材料2的树脂层之间进行接合。
接着，进行上述接合后，用2分钟使其通过温度设定为120℃的横向运输型热风干燥装置内，从而在不作用压力的情况下进行加热处理，得到厚度35μm(第一树脂层：16μm、纤维基材：15μm、第二树脂层：4μm)的绝缘层d。
用绝缘层d来代替实施例1的绝缘层a，得到25张单表面层叠多层电路基板(40mm×40mm基板)。关于制作方法，除了将第一树脂层面向导体电路层6而配置以外，其他基本上与实施例1相同地操作。
[比较例1]
作为比较例，用绝缘层c(味之素公司制造的ABF-GX13、厚度40μm、支承膜为PET膜)来代替实施例1的绝缘层a，得到单表面层叠多层电路基板。制作方法基本上与实施例1相同。
下面，说明与实施例1不同的部分。
向支承基材粘贴绝缘层c的条件是，利用真空压力机(名机制作所公司制造的MVLP-500/600-IIA)，以第一次温度为105℃、压力为0.6MPa，第二次温度为105℃、压力为0.5MPa的条件，在两表面形成绝缘层c，剥离PET膜后，在180℃下加热30分钟，得到绝缘层10。
接着，利用UV-YAG激光加工机(三菱电机公司制造的ML605LDX)，以前端输出功率为70μJ、冲击次数为30次的加工条件，在绝缘层10上形成导通孔。
对激光开口后的绝缘层10的表面进行洗涤、活性化的条件是，在液温为80℃、主成分为单乙基丁醇的溶液(Rohm and Haas Electronic Materials公司制造的MLBコンデイショナ一)中浸渍5分钟，接着，在液温为80℃、以酸性粗化液的高锰酸钾作为主成分的溶液(Rohm and Haas Electronic Materials公司制造的MLBプロモ一タ一)中浸渍20分钟，接着，为了洗净锰残渣，在液温为40℃的硫酸溶液(Rohm and Haas Electronic Materials公司制造的MLBニユ一トライザ一)中浸渍5分钟，进而进行水洗和热水洗涤。
除了上述以外，与实施例1相同地操作，得到25张单表面层叠的多层电路基板(40mm×40mm基板)。
以下，显示评价项目和评价方法。
评价方法如下所述。
[玻璃化转变温度和弹性模量]
利用常压层叠机，层叠2张绝缘层，在200℃下固化2小时后，切取并作为试片(宽5mm×长30mm×厚度80μm)。
测定是利用动态粘弹性测定装置(Seiko Instruments Inc.制造的DMS6100)，一边以3℃/分钟的速度升温，一边施加频率10Hz的变形，从而测定动态粘弹性，从tanδ的峰值判定玻璃化转变温度(Tg)，另外，通过测定求出25℃、250℃下的弹性模量。
[线膨胀系数]
利用常压层叠机，层叠2张绝缘层，在200℃下固化2小时，得到树脂固化物。从所得树脂固化物采取4mm×20mm的评价用试样，利用TMA装置(TA Instruments公司制造)，以10℃/分钟的升温速度进行测定。α1是玻璃化转变温度以下的线膨胀系数，α2是玻璃化转变温度以上的线膨胀系数。
[拉伸弹性模量]
利用常压层叠机，层叠2张绝缘层，在200℃下固化2小时，得到树脂固化物。对所得树脂固化物，通过拉伸模式，以负荷满刻度为20kgf、速度为5mm/min的条件进行测定。
[随着温度变化的基板弯曲量]
所得多层电路基板的弯曲量，是通过温度可变激光三元测定机(HitachiTechnologies and Services，Ltd.制造的形式LS220-MT100MT50)，测定高度方向的变位，并将变位差最大的值作为弯曲量。测定温度采用-55℃、25℃、150℃、260℃的4点。将在所有的测定温度下的弯曲量在200μm以下的作为◎，在400μm以下的作为○，在600μm以下的作为△，在800μm以下的作为×。
将绝缘层的物性值和评价结果示于表1中。
表1
Figure G2008800106831D00141
从评价结果可知，实施例1、2和3在温度变化时的弯曲变化也小，但比较例1的绝缘层的弹性模量低，另外，可能是由于绝缘层和导体电路层之间线膨胀系数的差大的缘故，温度变化时的弯曲变化也大。
工业实用性
根据本发明，由于绝缘层与导体电路层的线膨胀系数差小，因此层间产生的内部应力小，多层电路基板的弯曲变小。另外，使用上述多层电路基板的半导体装置，在半导体元件的安装工序、可靠性试验中，成为弯曲小的半导体装置。因此，具有工业实用性。

Claims (6)

1.一种多层电路基板，其是由多组的导体电路层和绝缘层形成、且不包含通过通孔连接进行导通连接的具有贯通孔的芯基板的单表面层叠的多层电路基板，其特征在于，
上述绝缘层中的至少一层，至少具有第一树脂层、第二树脂层和纤维基材，且在第一树脂层和第二树脂层之间设置有纤维基材，
上述绝缘层的玻璃化转变温度为170℃以上，玻璃化转变温度以下的线膨胀系数为35ppm以下，弹性模量为5GPa以上。
2.如权利要求1所述的多层电路基板，其中，上述第一树脂层的厚度B1和上述第二树脂层的厚度B2之比B2/B1满足0＜B2/B1≤1。
3.如权利要求1所述的多层电路基板，其中，上述纤维基材厚度为10～35μm。
4.如权利要求1所述的多层电路基板，其中，上述纤维基材为玻璃布。
5.如权利要求1所述的多层电路基板，其中，上述第一树脂层和第二树脂层由含有氰酸酯树脂的树脂组合物构成。
6.一种半导体装置，其特征在于，其使用了权利要求1所述的多层电路基板。
CN2008800106831A 2007-04-03 2008-01-17 多层电路基板及半导体装置 Expired - Fee Related CN101647327B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP097871/2007 2007-04-03
JP2007097871 2007-04-03
JP188945/2007 2007-07-20
JP2007188945A JP5194601B2 (ja) 2006-07-20 2007-07-20 多層回路基板及び半導体装置
PCT/JP2008/050524 WO2008120481A1 (ja) 2007-04-03 2008-01-17 多層回路基板及び半導体装置

Publications (2)

Publication Number Publication Date
CN101647327A CN101647327A (zh) 2010-02-10
CN101647327B true CN101647327B (zh) 2012-04-25

Family

ID=41607170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800106831A Expired - Fee Related CN101647327B (zh) 2007-04-03 2008-01-17 多层电路基板及半导体装置

Country Status (3)

Country Link
US (1) US8227703B2 (zh)
KR (1) KR101396700B1 (zh)
CN (1) CN101647327B (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8955215B2 (en) 2009-05-28 2015-02-17 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2011139619A1 (en) 2010-04-26 2011-11-10 Hsio Technologies, Llc Semiconductor device package adapter
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
US9536815B2 (en) 2009-05-28 2017-01-03 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
WO2010141298A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Composite polymer-metal electrical contacts
WO2010141303A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Resilient conductive electrical interconnect
WO2014011226A1 (en) 2012-07-10 2014-01-16 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
US9603249B2 (en) 2009-06-02 2017-03-21 Hsio Technologies, Llc Direct metalization of electrical circuit structures
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
WO2012074963A1 (en) 2010-12-01 2012-06-07 Hsio Technologies, Llc High performance surface mount electrical interconnect
US8618649B2 (en) 2009-06-02 2013-12-31 Hsio Technologies, Llc Compliant printed circuit semiconductor package
US8912812B2 (en) 2009-06-02 2014-12-16 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
WO2010141313A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
US9184527B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Electrical connector insulator housing
US9054097B2 (en) 2009-06-02 2015-06-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
WO2012061008A1 (en) 2010-10-25 2012-05-10 Hsio Technologies, Llc High performance electrical circuit structure
WO2010147934A1 (en) * 2009-06-16 2010-12-23 Hsio Technologies, Llc Semiconductor die terminal
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
WO2010141266A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit peripheral lead semiconductor package
US9414500B2 (en) 2009-06-02 2016-08-09 Hsio Technologies, Llc Compliant printed flexible circuit
US9136196B2 (en) 2009-06-02 2015-09-15 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
US9320133B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Electrical interconnect IC device socket
US8981568B2 (en) 2009-06-16 2015-03-17 Hsio Technologies, Llc Simulated wirebond semiconductor package
US9320144B2 (en) 2009-06-17 2016-04-19 Hsio Technologies, Llc Method of forming a semiconductor socket
US8984748B2 (en) 2009-06-29 2015-03-24 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
US8981809B2 (en) 2009-06-29 2015-03-17 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
KR20110038457A (ko) * 2009-10-08 2011-04-14 삼성전기주식회사 무전해 니켈 도금층을 갖는 금속배선 구조 및 그 제조방법
JP5570855B2 (ja) * 2010-03-18 2014-08-13 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置及びその製造方法
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
JP5587139B2 (ja) * 2010-11-04 2014-09-10 日本特殊陶業株式会社 多層配線基板
US11127664B2 (en) * 2011-10-31 2021-09-21 Unimicron Technology Corp. Circuit board and manufacturing method thereof
DE112011105967T5 (de) * 2011-12-20 2014-09-25 Intel Corporation Mikroelektronisches Gehäuse und gestapelte mikroelektronische Baugruppe und Rechensystem mit denselben
US20130215586A1 (en) * 2012-02-16 2013-08-22 Ibiden Co., Ltd. Wiring substrate
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
KR102107034B1 (ko) * 2013-11-13 2020-05-07 삼성전기주식회사 인쇄회로기판, 이를 포함하는 반도체 패키지 및 인쇄회로기판 제조 방법
US10217710B2 (en) 2014-12-15 2019-02-26 Bridge Semiconductor Corporation Wiring board with embedded component and integrated stiffener, method of making the same and face-to-face semiconductor assembly using the same
US9947625B2 (en) 2014-12-15 2018-04-17 Bridge Semiconductor Corporation Wiring board with embedded component and integrated stiffener and method of making the same
US10269722B2 (en) 2014-12-15 2019-04-23 Bridge Semiconductor Corp. Wiring board having component integrated with leadframe and method of making the same
US10306777B2 (en) 2014-12-15 2019-05-28 Bridge Semiconductor Corporation Wiring board with dual stiffeners and dual routing circuitries integrated together and method of making the same
JP2016162835A (ja) * 2015-02-27 2016-09-05 イビデン株式会社 多層配線板
US9755335B2 (en) 2015-03-18 2017-09-05 Hsio Technologies, Llc Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction
US10009992B2 (en) * 2015-12-02 2018-06-26 Multek Technologies Limited PCB hybrid redistribution layer
US10993333B2 (en) * 2017-07-15 2021-04-27 Sanmina Corporation Methods of manufacturing ultra thin dielectric printed circuit boards with thin laminates
CN113068326B (zh) * 2021-03-29 2022-09-30 北京小米移动软件有限公司 一种焊接质量处理方法及装置、电路板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562179B1 (en) * 1999-11-04 2003-05-13 Mitsubishi Gas Chemical Company, Inc. High relative-permittivity B-staged sheet, high relative-permittivity prepreg, its production process, and printed wiring board comprising any one of these

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP2001279006A (ja) 2000-03-30 2001-10-10 Mitsubishi Gas Chem Co Inc 高比誘電率プリプレグの製造方法
JP3719093B2 (ja) 2000-03-28 2005-11-24 松下電工株式会社 金属箔張積層板への非貫通孔の穿孔方法
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP4181778B2 (ja) * 2002-02-05 2008-11-19 ソニー株式会社 配線基板の製造方法
US7474538B2 (en) * 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
JP2004123870A (ja) * 2002-10-01 2004-04-22 Sumitomo Bakelite Co Ltd プリプレグの製造方法および転写シート
JP2005038906A (ja) * 2003-07-15 2005-02-10 Dainippon Printing Co Ltd コア層を持たない薄型の配線板
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
JP4768994B2 (ja) * 2005-02-07 2011-09-07 ルネサスエレクトロニクス株式会社 配線基板および半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562179B1 (en) * 1999-11-04 2003-05-13 Mitsubishi Gas Chemical Company, Inc. High relative-permittivity B-staged sheet, high relative-permittivity prepreg, its production process, and printed wiring board comprising any one of these

Also Published As

Publication number Publication date
US20100025093A1 (en) 2010-02-04
US8227703B2 (en) 2012-07-24
KR101396700B1 (ko) 2014-05-16
CN101647327A (zh) 2010-02-10
KR20090127427A (ko) 2009-12-11

Similar Documents

Publication Publication Date Title
CN101647327B (zh) 多层电路基板及半导体装置
TW398165B (en) Circuit boards using heat resistant resin for adhesive layers
CN101785373B (zh) 多层布线基板以及半导体装置
TWI450651B (zh) Multilayer wiring board
KR102561850B1 (ko) 배선판의 제조 방법
JP5124984B2 (ja) 印刷配線板
KR102314255B1 (ko) 열경화성 수지 조성물
WO2007043056A2 (en) Novel integrated circuit support structures and the fabrication thereof
US6489013B2 (en) Resin compound, and adhesive film, metal-clad adhesive film, circuit board, and assembly structure, using the resin compound
KR20140028973A (ko) 프리프레그, 동박적층판, 및 인쇄회로기판
KR101409048B1 (ko) 회로 기판의 제조 방법, 반도체 제조 장치, 회로 기판 및 반도체 장치
KR101574907B1 (ko) 프리프레그, 적층판, 반도체 패키지 및 적층판의 제조 방법
JP2012146990A (ja) 多層回路基板、多層回路基板の製造方法および半導体装置
JP2008028302A (ja) 多層回路基板及び該多層回路基板を用いた半導体装置
JP4096394B2 (ja) 多層配線板及びその製造法
TWI419636B (zh) 多層電路基板及半導體裝置
JP2018009065A (ja) エポキシ樹脂組成物、プリプレグ、金属張積層板及びプリント配線板
JP2008201117A (ja) 樹脂付き金属薄膜、印刷回路板及びその製造方法、並びに、多層配線板及びその製造方法
JP3897136B2 (ja) 多層配線板及びその製造法
JP2003174257A (ja) 配線板及びその製造方法、半導体搭載用基板及びその製造方法、半導体パッケージ及びその製造方法
JP7331812B2 (ja) 配線板及び半導体装置
Onozeki et al. The new primer with copper foil corresponding to semi-additive process for package substrates
JP2023100866A (ja) 配線板及び半導体装置
JP6386252B2 (ja) プリント配線板
KR100644749B1 (ko) 동박적층판 및 다층 인쇄회로 기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120425

Termination date: 20180117

CF01 Termination of patent right due to non-payment of annual fee