CN101785373B - 多层布线基板以及半导体装置 - Google Patents

多层布线基板以及半导体装置 Download PDF

Info

Publication number
CN101785373B
CN101785373B CN2007801003560A CN200780100356A CN101785373B CN 101785373 B CN101785373 B CN 101785373B CN 2007801003560 A CN2007801003560 A CN 2007801003560A CN 200780100356 A CN200780100356 A CN 200780100356A CN 101785373 B CN101785373 B CN 101785373B
Authority
CN
China
Prior art keywords
insulating barrier
base material
layer
wire substrate
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007801003560A
Other languages
English (en)
Other versions
CN101785373A (zh
Inventor
近藤正芳
加藤正明
中马敏秋
小宫谷寿郎
饭田隆久
兼政贤一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Publication of CN101785373A publication Critical patent/CN101785373A/zh
Application granted granted Critical
Publication of CN101785373B publication Critical patent/CN101785373B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Abstract

本发明提供一种多层布线基板(1)，其具有刚性部(2)和挠性部(3)，所述刚性部(2)具有第一基材(4)和刚性比所述第一基材(4)高的第二基材(5A)，所述第一基材(4)具有第一绝缘层(41)和第一导体层(42)并具有挠性，所述第二基材(5A)与第一基材(4)的至少一个面接合，并具有第二绝缘层(51)和第二导体层(52)，所述挠性部(3)由从所述刚性部(2)连续延长的第一基材(4)构成。第二绝缘层(51)在规定的温度范围内通过热机械分析测定的面方向的热膨胀系数是13ppm/℃以下，并且，在规定的温度范围内根据JIS C 6481通过热机械分析测定的厚度方向的热膨胀系数是20ppm/℃以下。

Description

多层布线基板以及半导体装置
技术领域
本发明涉及多层布线基板以及半导体装置。 
背景技术
作为安装有IC芯片、电容器等半导体元件并且使这些电子部件间连接构成电子电路而形成有布线的多层印刷布线板(多层布线基板)，可举出刚性基板、挠性印刷基板以及刚性挠性基板。 
刚性基板使用刚性高的材料形成，安装的半导体元件不易因热或冲击等而脱落，是长期使用时故障少、安装可靠性高的印刷布线板。但是，刚性基板中整个基板的刚性高，因此，难以配置在电子设备的所有希望其工作的部位上。 
另一方面，挠性印刷基板采用具有挠性的材料形成，因此，能够通过折叠或弯曲收纳于电子设备内，收纳性优良。因此，能够配置在电子设备的所有希望其工作的部位上。另外，对于小型的电子设备，能够折叠后合适地应用。但是，挠性印刷基板对于热或者冲击等外部因素并不具有足够的耐性，半导体的安装可靠性不够。 
刚性挠性基板具有刚性高的刚性部和具有挠性的挠性部。刚性挠性基板能够将电子部件安装在刚性高的刚性部，能够通过折弯具有挠性的挠性部而被收纳。因此，刚性挠性基板容易被收纳于各种电子设备内，并且故障少。即，刚性挠性基板能够兼具安装可靠性和收纳性。 
作为刚性挠性基板，主要有：将具有挠性的薄板用端子等连接于多个刚性基板上的基板；用刚性高的材料夹住具有导体电路并具有挠性的薄板的一部分的基板(参照日本特开2004-172473号公报)。关于前者，通常薄板的端子数有一定数量的限制，能够发送的信号数有限。另外，由于需要在刚性部上设置用于连接端子的连接部，因此导体电路的设计受到限制，难以满足近年来的电子设备的高功能化。 
另一方面，后者的刚性挠性基板没有端子数的限制，能从刚性部向挠性 部发送更多的信号。另一方面，刚性部和挠性部双方的导体电路的设计的自由度高。但是，这种刚性挠性基板的刚性部包含具有挠性的薄板。因此，刚性部容易因热等外部因素变形，结果，刚性挠性基板不能像上述刚性基板一样得到高的安装可靠性。 
发明内容
本发明的目的在于提供一种半导体元件的安装可靠性优良、收纳性优良的多层布线基板以及半导体装置。 
为了实现上述目的，本发明的多层布线基板的特征在于，具有刚性部和挠性部，所述刚性部具有第一基材和刚性比前述第一基材高的第二基材，所述第一基材具有第一绝缘层和第一导体层并具有挠性，所述第二基材与第一基材的至少一个面接合，并具有第二绝缘层和第二导体层，所述挠性部由从前述刚性部连续延长的前述第一基材构成，前述第二绝缘层在20℃以上且第二绝缘层的玻璃化转变温度Tg2[℃]以下根据JIS C 6481通过热机械分析测定的面方向的热膨胀系数是13ppm/℃以下，并且，在20～前述Tg2[℃]下根据JIS C 6481通过热机械分析测定的厚度方向的热膨胀系数是20ppm/℃以下，所述第二绝缘层的玻璃化转变温度Tg2[℃]是根据JIS C 6481采用动态粘弹性装置测定的温度。 
由此，能够提供收纳性优良、半导体元件的安装可靠性高的多层布线基板。 
在本发明的多层布线基板中，优选前述第二绝缘层的前述Tg2[℃]为200～280℃。 
在本发明的多层布线基板中，就前述刚性部而言，优选在前述第一基材的两面侧分别具有前述第二基材。 
在本发明的多层布线基板中，优选前述刚性部具有1～4层的前述第一绝缘层，并具有2～10层的前述第二绝缘层。 
在本发明的多层布线基板中，将前述第一基材的平均厚度设为X[μm]，将前述第二基材的平均厚度设为Y[μm]时，优选为1.5≤Y/X≤10。 
在本发明的多层布线基板中，将前述第二基材的平均厚度设为Y[μm]，将前述第二基材的通过动态粘弹性测定得到的260℃下的拉伸弹性模量设为 Z[GPa]时，优选为530≤Y·Z≤4300。 
在本发明的多层布线基板中，优选前述第二绝缘层主要由纤维状的芯材、树脂材料和无机填充材料构成。 
在本发明的多层布线基板中，优选前述树脂材料含有氰酸酯树脂和环氧树脂，将前述树脂材料中的前述氰酸酯树脂的含有率设为A[wt％]，将前述树脂材料中的前述环氧树脂的含有率设为B[wt％]时，优选为0.1≤B/A≤1.0。 
在本发明的多层布线基板中，优选前述树脂材料含有氰酸酯树脂和酚醛树脂，将前述树脂材料中的前述氰酸酯树脂的含有率设为A[wt％]，将前述树脂材料中的前述酚醛树脂的含有率设为C[wt％]时，优选为0.1≤C/A≤1.0。 
在本发明的多层布线基板中，优选前述芯材主要由玻璃纤维构成。 
在本发明的多层布线基板中，优选前述第二绝缘层具有在厚度方向上贯通前述第二绝缘层的贯通孔和形成于前述贯通孔内的导体柱，前述第一导体层和前述第二导体层通过前述导体柱导通。 
在本发明的多层布线基板中，优选前述导体柱具有突起状端子和金属被覆层，所述突起状端子的一端与第二导体层电连接而另一端从第二绝缘层突出，所述金属被覆层覆盖前述突起状端子的另一端并与前述第一导体层电连接。 
另外，为了实现上述目的，本发明的半导体装置的特征在于，具有本发明的多层布线基板和半导体元件，所述半导体元件与前述多层布线基板的前述第二导体层的规定部位电连接。 
由此，能够提供收纳性优良、半导体元件的安装可靠性高的半导体装置。 
附图说明
图1是表示本发明的多层布线基板的第一实施方式的纵向剖面图； 
图2是表示图1所示的多层布线基板的优选的制造方法的纵向剖面图； 
图3是表示本实施方式的半导体装置的纵向剖面图； 
图4是表示本发明的多层布线基板的第二实施方式的纵向剖面图； 
图5是表示图4所示的多层布线基板的优选的制造方法的纵向剖面图； 
图6是表示图4所示的多层布线基板的优选的制造方法的纵向剖面图； 
图7是表示图4所示的多层布线基板的优选的制造方法的纵向剖面图； 
图8是表示本发明的半导体装置的其他实施方式的纵向剖面图； 
图9是表示本发明的半导体装置的其他实施方式的纵向剖面图。 
具体实施方式
下面，对本发明的优选的实施方式加以说明。 
[第一实施方式] 
首先，对本发明的第一实施方式加以说明。 
图1是表示本发明的多层布线基板的第一实施方式的纵向剖面图，图2是表示图1所示的多层布线基板的优选的制造方法的纵向剖面图，图3是表示本实施方式的半导体装置的纵向剖面图。另外，为在下面便于说明，将图1、图2的上侧称作“上”或者“上方”，将下侧称作“下”或者“下方”。 
如图1所示，多层布线基板1具有：具有高刚性的刚性部2；和连接于刚性部2两端的具有挠性的挠牲部3。 
<刚性部> 
首先，对刚性部2加以说明。 
如图1所示，刚性部2具有高刚性，其构成方式为：在其外表面电连接半导体元件等电子部件。 
刚性部2具有第一基材4、设置在第一基材4的上侧的第二基材5A和设置在第一基材4的下侧的第二基材5B。 
(第一基材) 
第一基材4由第一绝缘层41和设置于该第一绝缘层41的两面的第一导体层42构成。另外，第一基材4具有挠性。 
第一绝缘层41由具有绝缘性的材料构成。另外，第一绝缘层41以具有挠性的方式构成，这样能够赋予第一基材4挠性。 
作为第一绝缘层41的构成材料，只要是绝缘性高、能赋予第一绝缘层41挠性的材料即可，没有特别限制，例如，可以使用树脂材料。 
作为树脂材料，例如，可举出聚酰亚胺、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、芳香族聚酯(液晶聚合物)、芳香族聚酰胺等，可以使用其中的1种或者组合2种以上使用。 
另外，优选第一绝缘层41的平均厚度为5～100μm，更优选为10～50μm。 由此，第一绝缘层41的挠性特别优良，并且，绝缘性特别优良。 
另外，优选第一绝缘层41在100～190[℃]下的面方向的热膨胀系数是15～30ppm/℃。由此，能够防止在对多层布线基板1加热时第一绝缘层41大幅度地膨胀，结果，能够可靠地防止刚性部2翘曲而弯曲。 
另外，优选第一绝缘层41在100～190[℃]下的厚度方向的热膨胀系数是15～30ppm/℃。由此，能够防止在对多层布线基板1加热时第一绝缘层41大幅度地膨胀，结果，能够可靠地防止刚性部2翘曲而弯曲。 
多层布线基板1的半导体的安装可靠性，与使用安装有半导体的多层布线基板1时的比较高温环境下的热膨胀系数有较大关系。因此，作为第一绝缘层41的热膨胀系数，使用上述温度范围下的热膨胀系数。 
在本说明书中，所说的“热膨胀系数”只要没有特别说明，就是指根据JISC 6481并通过热机械分析测定的系数，是指所测定的温度范围内的平均线膨胀率。 
第一导体层42形成于第一绝缘层41的两面。 
该第一导体层42作为具有多个布线的电路起作用。 
作为第一导体层42的构成材料，只要是具有导电性的材料即可，没有特别限制，例如，可举出铜、铜系合金、铝、铝系合金等各种金属以及各种合金。将多层布线基板1用在高频率用途时，优选第一导体层42的构成材料是铜和铜系合金。铜和铜系合金的电导率比较高，能够适用于这样的用途。 
另外，优选第一导体层42的平均厚度是1～25μm。 
优选由上述层构成的第一基材4的平均厚度是7～150μm，更优选为20～80μm。由此，能够使第一基材4的挠性特别优良，并且能够使刚性部2的刚性特别优良。 
另外，优选第一基材4在25℃下的拉伸弹性模量是0.1～10GPa。由此，能够使第一基材4的挠性特别优良，多层布线基板1的后述的挠性部的挠性特别优良，并且收纳性特别优良。另外，能够减小对作为刚性部2整体的弹性模量(刚性)的影响。 
在本说明书中，拉伸弹性模量只要没有特别说明，就是指通过基于IPCTM-6502.4.19的测定方法得到的弹性模量。 
另外，在第一绝缘层41中设置有在厚度方向上贯通第一绝缘层41的多 个贯通孔43。各贯通孔43中设置有作为导体的导体柱6。各导体柱6的上端与位于第一绝缘层41的上面的第一导体层42接触。另外，各导体柱6的下端与位于第一绝缘层41的下面的第一导体层42接触。由此，位于第一绝缘层41的上面的第一导体层42和位于第一绝缘层41的下面的第一导体层42导通。 
(第二基材) 
第二基材5A设置成与第一基材4的上面接合。另外，第二基材5B设置成与第一基材4的下面接合。 
下面，由于第二基材5A和第二基材5B的构成大致相同，因此，以第二基材5A为代表，对其加以说明。 
第二基材5A具有：设置在第一基材4的上面的第二绝缘层51；和设置在第二绝缘层51的上侧的第二导体层52。 
这种第二绝缘层51在20℃～第二绝缘层的玻璃化转变温度Tg2[℃]下的面方向的热膨胀系数是13ppm/℃以下，并且，20℃～Tg2[℃]下的厚度方向的热膨胀系数是20ppm/℃以下。本发明所具有的特征在于，第二绝缘层51具有这种物理性质。 
这样，通过使第二绝缘层51的厚度方向和面方向的热膨胀系数处于上述范围，使得在多层布线基板1的刚性部2上安装有半导体元件的情况下，能够防止因热或冲击等导致的这些半导体元件的脱落。即，多层布线基板1的半导体元件的安装可靠性优良。认为其原因如下。 
通常，半导体元件在上述温度范围内的热膨胀系数比较低。另外，第二绝缘层51具有上述足够低的热膨胀系数。结果，半导体元件的热膨胀系数和第二绝缘层51的热膨胀系数比较接近，由此，能够防止安装有半导体元件的多层布线基板在反复加热、冷却时，半导体元件和设置于第二绝缘层51上的第二导体层52的连接部分反复受力而疲劳，能够防止第二导体层52和半导体元件的导通不良。结果，多层布线基板1的半导体元件和第二导体层52的连接部分不易因热等而积累疲劳，因此，可维持半导体元件和第二导体层52在初期状态下的连接强度。结果，即使受到来自外部的冲击等，半导体元件也难以从第二导体层52上脱落。 
另外，即使是第一绝缘层41的热膨胀系数比较高的情况下，通过如此的 使第二绝缘层51的热膨胀系数足够低，使得加热多层布线基板1时，第二绝缘层51不会与第一绝缘层41的热膨胀相对应地过度热膨胀，能够防止刚性部2的翘曲等。 
与此相对，当第二绝缘层51的面方向或厚度方向的热膨胀系数中的至少一方超过前述上限值时，第二绝缘层51的热膨胀系数和电子部件的热膨胀系数间容易有较大差异，电子部件和第二导体层52的连接部分容易疲劳并容易脱落。尤其是第一绝缘层41的热膨胀率比较高的情况下，第一绝缘层41热膨胀时，对应于第一绝缘层41的热膨胀，第二绝缘层51有时发生过度热膨胀，在这种情况下，刚性部2容易产生翘曲。 
20℃～Tg2[℃]下的第二绝缘层51的面方向的热膨胀系数在上述范围内即可，但优选为3～13ppm/℃，更优选为3～12ppm/℃，此时，能够得到更显著的上述效果。 
20℃～Tg2[℃]下的第二绝缘层51的厚度方向的热膨胀系数在上述范围内即可，但优选为3～20ppm/℃，更优选为3～18ppm/℃，此时，能够得到更显著的上述效果。 
另外，第二绝缘层51在比Tg2[℃]大的温度的环境下，热膨胀系数的变化大。而且，由于多层布线基板1通常在上述温度范围内使用，因此，在本发明中采用上述的温度范围内的热膨胀系数。 
另外，第二绝缘层51的根据JIS C 6481测定的玻璃化转变温度Tg2[℃]优选为200～280℃，更优选为230～270℃。由此，第二绝缘层51的耐热性特别优良。另外，第二绝缘层51在较宽的温度范围内，能够使第二绝缘层51的热膨胀系数较低，还能够使其刚性特别高。由此，多层布线基板1即使在苛刻的环境下使用时，安装可靠性也特别优良。 
所说的玻璃化转变温度只要没有特别说明，就是指根据JIS C 6481的采用动态粘弹性装置测定的tanδ的峰值。 
另外，优选第二绝缘层51的平均厚度为10～300μm，更优选为30～200μm。由此，能够使第二基材5A的刚性特别高，并且，能够使刚性部2的厚度足够薄。 
另外，第二绝缘层51可以由任何材料构成，优选为主要由纤维状的芯材(纤维基材)、树脂材料和无机填充材料构成。通过由这种材料构成，能够 使第二绝缘层51的热膨胀系数更容易地处于上述范围。 
芯材作为第二绝缘层51的芯材使用。通过具有这种芯材，使得第二绝缘层51能够具有高的刚性，并且，能够具有高的绝缘性。 
作为芯材，例如可举出玻璃织布、玻璃无纺布等玻璃纤维构成的玻璃纤维基材；聚酰胺树脂纤维、芳香族聚酰胺树脂纤维、全芳香族聚酰胺树脂纤维等聚酰胺系树脂纤维；聚酯树脂纤维、芳香族聚酯树脂纤维、全芳香族聚酯树脂纤维等聚酯系树脂纤维、聚酰亚胺树脂纤维、氟树脂纤维等为主成分的织布或者无纺布所构成的合成纤维基材；牛皮纸、棉绒纸、棉短线和牛皮纸浆的混抄纸为主成分的纸基材等。其中，优选为玻璃纤维基材。由此，能够使第二绝缘层51的刚性优良，能够减薄第二绝缘层51。进而，也能够减小第二绝缘层51的热膨胀系数，由此，能够降低使用第二绝缘层51制作的基板产生翘曲。 
作为构成这种玻璃纤维基材的玻璃，例如，可举出E玻璃、C玻璃、A玻璃、S玻璃、D玻璃、NE玻璃、T玻璃、H玻璃等。其中，优选为T玻璃。由此，能够减小玻璃纤维基材的热膨胀系数，从而能够减小第二绝缘层51的热膨胀系数。 
另外，第二绝缘层51中的芯材的含有率优选为30～70wt％，更优选为40～60wt％。由此，能够可靠地防止第二绝缘层51的裂纹等破损，并且，能够充分降低第二绝缘层51的电绝缘性和热膨胀系数。 
树脂材料在第二绝缘层51中存在于芯材的周围或者浸渍于芯材中。另外，树脂材料还具有作为后述的无机填充材料的粘合剂(粘合树脂)的作用。 
作为构成第二绝缘层51的树脂材料，并无特别限制，例如，优选含有热固性树脂。由此，能够提高耐热性。 
作为前述热固性树脂，例如，可举出苯酚酚醛清漆树脂、甲酚酚醛清漆树脂、双酚A酚醛清漆树脂等酚醛清漆型酚醛树脂；未改性的甲阶酚醛树脂、用桐油、亚麻籽油、核桃油等改性的油改性甲阶酚醛树脂等甲阶型酚醛树脂等酚醛树脂；双酚A环氧树脂、双酚F环氧树脂等双酚型环氧树脂、酚醛清漆环氧树脂、甲酚酚醛清漆环氧树脂等酚醛清漆型环氧树脂；联苯型环氧树脂等环氧树脂；氰酸酯树脂、脲(尿素)树脂、三聚氰胺树脂等具有三嗪环的树脂；不饱和聚酯树脂；双马来酰亚胺树脂；聚氨酯树脂；二烯丙基邻苯 二甲酸酯树脂；硅树脂；具有苯并噁嗪环的树脂；氰酸酯树脂(cyanate ester)等。 
其中，特别优选为氰酸酯树脂。由此，能够充分减小第二绝缘层51的热膨胀率。进而，第二绝缘层51的电特性(低介电常数、低介质损耗角正切)等也优良。 
前述氰酸酯树脂例如可通过使预聚物热固化来得到，所述预聚物通过使卤化氰化合物和酚类反应来得到。具体来说，可举出酚醛清漆型氰酸酯树脂、双酚A型氰酸酯树脂、双酚E型氰酸酯树脂、四甲基双酚F型氰酸酯树脂等双酚型氰酸酯树脂等。其中，优选为酚醛清漆型氰酸酯树脂。由此，在第二绝缘层51内，能够增加树脂材料的交联密度，能够使第二绝缘层51的耐热性和阻燃性特别优良。这是因为酚醛清漆型氰酸酯树脂具有三嗪环。而且，认为酚醛清漆型氰酸酯树脂在其结构上苯环的比例高，容易炭化。进而，即使是将第二绝缘层51薄膜化(例如，厚度35μm以下)的情况下，也能够赋予第二绝缘层51优良的刚性。尤其是加热时的刚性优良，因此，安装半导体元件时的可靠性也特别优良。 
作为酚醛清漆型氰酸酯树脂的预聚物，例如，可以使用下式(I)表示的物质。 
Figure GPA00001035209100091
式(I) 
n是任意的整数 
前述式(I)表示的酚醛清漆型氰酸酯树脂的预聚物的平均重复单元n并无特别限制，优选为1～10，特别优选为2～7。 
氰酸酯树脂的预聚物的重均分子量并无特别限制，重均分子量优选为500～4500，特别优选为600～3000。 
树脂或预聚物等的重均分子量例如可通过GPC(凝胶渗透色谱)测定。 
GPC测定例如采用东曹制造的装置(HLC-8200GPC)，作为色谱柱采用TSK＝GEL聚苯乙烯，作为溶剂采用THF(四氢呋喃)进行测定。 
第二绝缘层51中的氰酸酯树脂的含量并无特别限制，优选为2～25wt％，特别优选为10～20wt％。如果含量小于前述下限值，则有时难以形成第二绝缘层51，如果超过前述上限值，则有时第二绝缘层51的强度降低。 
另外，作为构成第二绝缘层51的树脂材料，可以使用环氧树脂。尤其是作为热固性树脂使用氰酸酯树脂(尤其是酚醛清漆型氰酸酯树脂)时，优选使用环氧树脂(实质上不含有卤原子)。由此，能够提高第二绝缘层51的吸湿焊锡耐热性以及阻燃性。 
作为环氧树脂，例如，可举出苯酚酚醛清漆型环氧树脂、双酚型环氧树脂、萘型环氧树脂、芳基亚烷基型环氧树脂等。其中，优选为芳基亚烷基型环氧树脂。由此，能够特别地提高第二绝缘层51的吸湿焊锡耐热性和阻燃性。 
所说的前述芳基亚烷基型环氧树脂是指重复单元中具有一个以上的芳基亚烷基的环氧树脂。例如，可举出苯二甲基型环氧树脂、联苯基二亚甲基型环氧树脂等。其中，优选为联苯基二亚甲基型环氧树脂。联苯基二亚甲基型环氧树脂的预聚物例如可以用下式(II)表示。 
Figure GPA00001035209100101
式(II) 
n是任意的整数 
前述式(II)表示的联苯基二亚甲基型环氧树脂的预聚物的平均重复单元n并无特别限制，优选为1～10，特别优选为2～5。 
第二绝缘层51中的环氧树脂的含量并无特别限制，优选为0.5～27wt％，更优选为2～20wt％。如果含量小于前述下限值，则有时得不到足够的强度，如果超过前述上限值，则有时耐热性降低。 
尤其是树脂材料含有氰酸酯树脂和环氧树脂的情况下，将树脂材料中的氰酸酯树脂的含有率设为A[wt％]，将环氧树脂的含有率设为B[wt％]时，优选为0.1≤B/A≤1.0，更优选为0.15≤B/A≤0.5。由此，可使第二绝缘层51 的物理强度(弯曲刚性)特别优良，并且使耐热性特别优良。结果，使多层布线基板1的电子部件的安装可靠性特别优良。 
环氧树脂的重均分子量并无特别限制，重均分子量优选为500～20000，特别优选为800～15000。 
另外，作为树脂材料，可以使用酚醛树脂。尤其是作为前述热固性树脂采用氰酸酯树脂(尤其是酚醛清漆型氰酸酯树脂)的情况下，优选使用酚醛树脂。由此，能够提高吸湿焊锡耐热性。 
作为酚醛树脂，例如可举出酚醛清漆型酚醛树脂、甲阶型酚醛树脂、芳基亚烷基型酚醛树脂等。其中，优选为芳基亚烷基型酚醛树脂。由此，能够进一步提高吸湿焊锡耐热性。 
作为芳基亚烷基型酚醛树脂，例如，可举出苯二甲基型酚醛树脂、联苯基二亚甲基型酚醛树脂等。联苯基二亚甲基型酚醛树脂的预聚物例如可以用下式(III)表示。 
Figure GPA00001035209100111
式(III) 
n是任意的整数 
前述式(III)表示的联苯基二亚甲基型酚醛树脂的预聚物的重复单元n并无特别限制，优选为1～12，特别优选为2～8。 
第二绝缘层51中的酚醛树脂的含量并无特别限制，优选为0.5～27wt％，更优选为2～20wt％。如果含量小于前述下限值，则有时耐热性降低，如果超过前述上限值，则有时存在根据所使用的酚醛树脂的种类难以使第二绝缘层51的热膨胀系数处于上述范围内的情况。 
酚醛树脂的预聚物的重均分子量并无特别限制，重均分子量优选为400～18000，特别优选为500～15000。 
通过组合前述氰酸酯树脂(尤其是酚醛清漆型氰酸酯树脂)和芳基亚烷基型酚醛树脂，能够控制交联密度，提高金属和树脂的密接性。由此，多层布线基板1中，可靠地维持各导体层间的连接或者第二导体层52和电子部件的连接，电子部件的安装可靠性特别优良。 
另外，树脂材料含有氰酸酯树脂和酚醛树脂的情况下，将树脂材料中的氰酸酯树脂的含有率设为A[wt％]，将树脂材料中的酚醛树脂的含有率设为C[wt％]时，优选为0.1≤C/A≤1.0，更优选为0.15≤C/A≤0.5。由此，第二绝缘层51的热膨胀系数更可靠地处于上述范围内，耐热性也特别优良。结果，多层布线基板1的电子部件的安装可靠性特别优良。 
进而，采用氰酸酯树脂(尤其是酚醛清漆型氰酸酯树脂)和酚醛树脂(芳基亚烷基型酚醛树脂，尤其是联苯基二亚甲基型酚醛树脂)和环氧树脂(芳基亚烷基型环氧树脂，尤其是联苯基二亚甲基型环氧树脂)的组合制作基板(尤其是电路基板)的情况下，能够得到特别优良的尺寸稳定性，电子部件的安装可靠性特别优良。 
另外，根据JIS K 7121测定的树脂材料的玻璃化转变温度优选为200～280℃，更优选为230～270℃。 
另外，将第二绝缘层51中的树脂材料的含有率设为S[wt％]，将芯材的含有率设为T[wt％]时，优选为1.5≤T/S，更优选为1.8≤T/S≤2.4。由此，第二绝缘层51的热膨胀系数更可靠地处于上述范围内，使电绝缘性、耐热性特别优良。结果，使多层布线基板1的电子部件的安装可靠性特别优良。 
另外，优选第二绝缘层51含有无机填充材料。由此，即使第二绝缘层51是比较薄的薄膜(例如，厚度35μm以下)，其物理强度也优良。进而，能使第二绝缘层51的热膨胀系数特别容易地处于上述范围。 
作为前述无机填充材料，例如，可举出滑石、氧化铝、玻璃、二氧化硅、云母、氢氧化铝、氢氧化镁等。其中，优选为二氧化硅，从低热膨胀性优良的角度考虑，优选为熔融二氧化硅(尤其是球状熔融二氧化硅)。 
作为二氧化硅的形状，例如，可举出破碎状、球状。其中，采用球状的二氧化硅的情况下，在制造第二绝缘层51时，混合树脂材料和二氧化硅之时能够降低这些混合物(树脂清漆)的粘度，该混合物能够特别容易地向芯材浸渍。 
无机填充材料的平均粒径并无特别限制，优选为0.05～2.0μm，特别优选为0.1～1.0μm。由此，在第二绝缘层51中，无机填充材料能够更均匀地分散，能够使第二绝缘层51的物理强度和绝缘性特别优良。 
该平均粒径例如可通过粒度分布计(LA-500，HORIBA制造)进行测定。 
在本说明书中，所说的平均粒径是指以体积为基准的平均粒径。 
第二绝缘层51中的无机填充材料的含量并无特别限制，优选为10～35wt％，特别优选为15～25wt％。当含量处于前述范围内时，第二绝缘层51的热膨胀系数足够低，吸湿性特别低。 
将第二绝缘层51中的树脂材料的含有率设为S[wt％]，将无机填充材料的含有率设为U[wt％]时，优选为0.6≤U/S，更优选为0.8≤U/S≤1.4。由此，第二绝缘层51的热膨胀系数更可靠地处于上述范围内，电绝缘性、耐热性特别优良。结果，使多层布线基板1的电子部件的安装可靠性特别优良。另外，在制造第二绝缘层51时，能够容易地制备后述的树脂清漆，使第二绝缘层51中的刚性、电绝缘性的不均匀特别少。 
另外，第二绝缘层51还可以含有苯氧树脂、聚酰亚胺树脂、聚酰胺酰亚胺树脂、聚苯醚树脂、聚醚砜树脂等热塑性树脂。 
另外，第二绝缘层51还可以根据需要含有颜料、抗氧化剂等上述成分以外的添加物。 
另外，第二导体层52设置在第二绝缘层51上。 
另外，第二导体层52作为具有多个布线的电路起作用。 
另外，第二导体层52设置在刚性部2的表面，能够电连接(能安装)半导体元件等电子部件。 
作为第二导体层52的构成材料，只要是具有导电性的材料即可，没有特别限制，例如，可举出铜、铜系合金、铝、铝系合金等各种金属以及各种合金。将多层布线基板1用于高频率用途时，优选第二导体层52的构成材料为铜以及铜系合金。铜以及铜系合金的电导率比较高，能够合适地用于这种用途。 
另外，优选第二导体层52的平均厚度为1～50μm。 
另外，第二绝缘层51中，设置有多个在厚度方向上贯通第二绝缘层51的贯通孔53。各贯通孔53中设置有作为导体的导体柱6。各导体柱6的下端与位于第一绝缘层41的上面的第一导体层42接触。另外，各导体柱6的上端与位于第二绝缘层51的上面的第二导体层52接触。由此，第一导体层42和第二导体层52能够导通。 
另外，第二基材5A的平均厚度优选为15～500μm，更优选为30～200μm。 由此，能够使第二基材5A的刚性特别高，并且能够使刚性部2的厚度足够薄。 
另外，将第一基材4的平均厚度设为X[μm]，将第二基材5A的平均厚度设为Y[μm]时，优选为1.5≤Y/X≤10，更优选为2≤X/Y≤5。由此，能够使刚性部2的刚性特别高，并且能够使刚性部2的厚度足够薄。 
另外，第二基材5A的通过动态粘弹性测定所得的260℃下的拉伸弹性模量优选为10～50[GPa]，更优选为15～30[GPa]。由此，能够使刚性部2的刚性足够高，并且使第二基材5A的厚度变薄，使多层布线基板1中的电子部件的安装可靠性特别优良，并且收纳性特别优良。另外，通常使用焊锡以回流方式对印刷布线基板安装半导体等电子部件时，配置于印刷布线基板上的焊锡被加热至260℃左右而发生熔融。这种情况下，印刷布线基板由于同时受热，而有可能产生翘曲等不良情况。但是，多层布线基板1即使在这种情况下，由于第二基材5A具有上述拉伸弹性模量，而能够可靠地防止因半导体安装时的热所导致的多层布线基板1的翘曲。 
另外，如上所述，第二基材5A的刚性比第一基材4高，具体来说，第二基材5A的通过动态粘弹性测定得到的25℃下的拉伸弹性模量比第一基材4的通过动态粘弹性测定得到的25℃下的拉伸弹性模量大。 
将第二基材5A的平均厚度设为Y[μm]，将第二基材5A的通过动态粘弹性测定得到的260℃下的拉伸弹性模量设为Z[GPa]时，优选为530≤Y·Z≤4300，更优选为1000≤Y·Z≤3400。由此，能够使刚性部2的刚性足够高，使多层布线基板1的电子部件的安装可靠性特别优良，并且收纳性特别优良。 
另外，在本实施方式中，刚性部2在第一基材4的两面具有刚性优良、热膨胀系数足够低的第二基材5A、5B。由此，能够使因热或物理力导致的刚性部2的变形或翘曲变得极少，使多层布线基板1的电子部件的安装可靠性特别优良。 
<挠性部> 
接下来，对挠性部3加以说明。 
挠性部3由从刚性部2连续延长的第一基材4构成。由于第一基材4具有挠性，因此多层布线基板1能够使挠性部3弯曲。由此，多层布线基板1 例如能够合适地配置在电子设备的工作部。另外，例如即使在电子设备中的比较窄的空间内，也能够折叠而收纳多层布线基板1。因此，多层布线基板1的收纳性优良。 
另外，挠性部3的第一基材4是刚性部2中的第一基材4延长的部分。因此，与以往的在挠性部和刚性部的连接中使用端子等的刚性挠性基板不同，本发明的多层布线基板1能够将来自刚性部2的信号通过整个第一基材4发送到挠性部3。即，第一基材4能够从刚性部2向挠性部3发送更多的信号。 
<多层布线基板的制造方法> 
接着，对多层布线基板的制造方法的一个例子加以说明。 
首先，准备第一绝缘层41(1a)。第一绝缘层41通过将上述第一绝缘层41的构成材料制成片状，在其中形成贯通孔43来得到。 
作为贯通孔43的形成方法，并无特别限制，例如，在第一绝缘层上形成具有与贯通孔43对应的开口部的金属膜，并通过照射激光来形成。根据这种方法，激光加工性优良。即，在要形成贯通孔43的部分的上侧的周围设置有金属膜，因此能够防止贯通孔43的周围因激光的干涉波等而损伤(导通孔的开口部比必要的大小大等)。进而，能够降低钻污(Smea)的产生。 
此处，作为激光，例如可使用CO2激光、UV-YAG激光等。 
另外，优选以贯通第一绝缘层41的条件来照射激光。由此，能够进一步降低因干涉波所带来的影响。 
另外，贯通孔43例如也可以通过钻孔机等来形成。 
另外，形成贯通孔43后，可通过蚀刻等除去金属膜。 
开口的贯通孔43的开口径(直径)没有特别限制，但优选贯通孔43的上端部为55～85μm，特别优选为60～70μm。另外，贯通孔43的下端部的开口径(直径)并无特别限制，优选为35～65μm，特别优选为50～60μm。当贯通孔43的开口径处于前述范围内时，导体柱6的填埋性特别优良。 
接着，在第一绝缘层41的两面形成金属层42a，在贯通孔43内形成柱状的导体柱6(1b)。作为形成导体柱6的方法，例如有填充导电性糊剂的方法、通过无电解电镀填埋的方法、通过电镀填埋的方法等，从在贯通孔43内形成导体柱6的同时在表层形成金属层42a的角度考虑，优选采用通过电镀进行填埋的方法。 
并且，对金属层42a实施蚀刻处理等形成第一导体层(电路图案)42。由此，得到第一基材4(1c)。 
接着，将第二绝缘层51层叠在第一基材4的两面(1d)。 
第二绝缘层51例如可以采用如下所述形成的绝缘层。 
首先，制备主要是树脂材料(包括预聚物)和无机填充材料分散和/或溶解于有机溶剂的树脂清漆。 
树脂清漆可以含有偶联剂。偶联剂可以提高热固性树脂和无机填充材料的界面的润湿性。因此，能够使热固性树脂等和无机填充材料均匀地固定于芯材上，能够改善耐热性、尤其是吸湿后的焊锡耐热性。 
另外，根据需要，树脂清漆还可以含有固化促进剂。由此，在制作第二绝缘层51时，能够使上述热固性树脂更容易固化。作为固化促进剂，可使用公知的物质。 
接下来，将芯材浸渍于树脂清漆中，进行脱溶剂(干燥)，由此得到半固化片。通过对一片该半固化片进行固化或将规定片数的该半固化片重叠而进行固化，能够制造第二绝缘层51。 
作为在第一基材4上层叠第二绝缘层51的方法，例如，可举出真空加压、层压等。其中，优选为利用真空加压的接合方法。由此，能够提高第一基材4和第二绝缘层51的密合强度。另外，为了提高与第二绝缘层51的密合性，可以对第一绝缘层41的表面采用高锰酸盐、重铬酸盐等氧化剂等进行粗面化处理。 
接着，在第二绝缘层51中形成贯通孔53(1e)。贯通孔53可以与贯通孔43同样地形成。 
接着，在第二绝缘层51的与第一基材4相反侧的面上形成金属层52a，在贯通孔53内形成柱状的导体柱6(1f)。这种金属层52a和导体柱6可以通过与第一基材4中的金属层42a和导体柱6同样的方法形成。 
然后，对金属层52a实施蚀刻处理等来形成第二导体层(电路图案)52(1g)。由此，得到第二基材5A、5B。另外，由此形成刚性部2和挠性部3，得到多层布线基板1。 
在本实施方式中，对在第一基材4的两面分别形成一层的第二绝缘层51和第一导体层52的情况加以说明，但也可以形成两层以上的第二绝缘层51 和第二导体层52。形成两层以上的第二绝缘层51和第二导体层52的情况下，通过从(1d)的工序重复操作，能够得到多层布线基板1。 
如此得到的多层布线基板1在表面具有第二基材5A，所述第二基材5A具备热膨胀系数为如上所述的第二绝缘层51。因此，多层布线基板1的半导体元件的安装可靠性优良。另外，尤其是在第二绝缘层51的玻璃化转变温度足够高的情况下，多层布线基板1的半导体元件的安装可靠性特别优良。 
<半导体装置> 
接着，对半导体装置100加以简单说明。 
如图3所示，半导体装置100具有半导体元件101和上述多层布线基板1。 
半导体元件101搭载在多层布线基板1的图中上侧(单面侧)，与第二基材5A的第二导体层52的规定部位电连接。另外，半导体元件101和第二导体层52中，规定的端子彼此间通过焊锡凸块102被导通。 
多层布线基板1的第二绝缘层51的热膨胀系数足够低。因此，即使在不通过内插器等将半导体元件101直接连接于第二导体层5的情况下，也能够防止长期使用过程中的连接不良等。即，半导体装置100能够长期良好地工作，可靠性高。另外，由于不通过内插器等将半导体元件101连接于第二导体层52，因此，半导体装置100的厚度小，结果，收纳性优良。 
[第二实施方式] 
接着，对本发明的第二实施方式加以说明。 
图4是表示本发明的多层布线基板的第二实施方式的纵向剖面图，图5、图6、图7是表示图4所示的多层布线基板的优选的制造方法的纵向剖面图。另外，在下面为了便于说明，将图中的上侧称作“上”或者“上方”，将下侧称作“下”或者“下方”。 
下面，结合附图对本发明的第二实施方式加以说明，但是，以与前述的实施方式的不同点为主进行说明，省略对相同事项的说明。 
多层布线基板1A具有刚性部2和从刚性部2延长的挠性部3。 
刚性部2具有：具有挠性的第一基材4A；具有高的刚性并设置在第一基 材4A上面的第二基材5C；具有高的刚性并设置在第一基材4A下面的第二基材5D。 
下面，在本实施方式中，多层布线基板1A主要是刚性部2的层构成和导体柱6A与前述的实施方式不同，因此，对刚性部2加以详细说明。 
第一基材4A在第一绝缘层41a的两面设置有第一导体层42，在各第一导体层42的与第一绝缘层41a相反侧的面上设置有第一绝缘层41b。即，第一基材4A在前述第一实施方式的第一基材4的两面层叠有第一绝缘层41b。 
另外，第一绝缘层41b分别设置有开口部411，其与第一导体层42和第二导体层52应该导通的部位相对应。即，开口部411设置成能够使后述的导体柱6A和第一导体层42接触。 
第二基材5C和第二基材5D具有几乎同样的构成，因此以第二基材5C为代表进行说明。 
第二基材5C具有：第二绝缘层51；设置在第二绝缘层51的上面的第二导体层52；设置于第二绝缘层51的下面的粘接剂层54；设置在第二导体层52上的表面被覆层55和钎料层56。 
第二绝缘层51和第二导体层52具有与前述第一实施方式同样的构成。 
在第二导体层52上设置有表面被覆层55。由于多层布线基板1A具有这样的表面被覆层55，能够避免来自外部的对第二导体层52的非本意的接触等，能够防止外部和第二导体层52非本意的导通。另外，表面被覆层55具有防止第二导体层52的剥离等的功能。 
作为构成表面被覆层55的材料，并无特别限制，例如，可举出上述的第二绝缘层51的构成材料、各种具有绝缘性的树脂等材料。 
另外，表面被覆层55上设置有开口部551。开口部551设置在与要搭载的半导体元件的端子相对应的位置上，以使第二导体层52和半导体元件的端子连接。 
另外，开口部551中，钎料层56设置在第二导体层52上。由此，搭载电子部件时，能通过开口部551的钎料层56牢固地固定电子部件的端子。 
作为钎料层56的构成材料，并无特别限制，例如，可使用锡-铅系、锡-银系、锡-锌系、锡-铋系、锡-锑系、锡-银-铋系、锡-铜系等各种钎料(焊锡)。 
粘接剂层54设置在第二绝缘层51的与表面被覆层55相反侧的面上，具 有将第二绝缘层51和第一绝缘层41b接合的功能。 
作为构成粘接剂层54的材料，只要是具有绝缘性、作为粘接剂起作用的材料即可，并无特别限制，例如，可以使用具有焊剂功能的粘接剂。此处，所说的焊剂功能是指除去金属表面的氧化膜或者还原金属表面的氧化膜的功能。由于粘接剂层具有这种功能，使得通过后述的方法制造多层布线基板1A时，能够可靠地防止后述的导体柱6A的金属被覆层62的表面氧化，金属被覆层62能够可靠地与第一导体层42接触。 
作为这种具有焊剂功能的粘接剂，包含具有酚羟基的苯酚酚醛清漆树脂、甲酚酚醛清漆树脂、烷基苯酚酚醛清漆树脂、甲阶树脂、聚乙烯基苯酚树脂等的树脂(A)和该树脂的固化剂(B)。作为固化剂(B)，例如，可举出以双酚系、苯酚酚醛清漆系、烷基苯酚酚醛清漆系、联苯酚系、萘酚系、间苯二酚系等酚系；或以脂肪族、环状脂肪族、不饱和脂肪族等的骨架为基础进行环氧化的环氧树脂、异氰酸酯化合物等。 
另外，第二基材5C中与前述第一实施方式同样地设置有贯通孔53。 
另外，在第二基材5C的贯通孔53内设置有导体柱6A。导体柱6A由突起状端子61和金属被覆层62构成。 
导体柱6A的突起状端子61设置于第二绝缘层51的贯通孔53。另外，突起状端子61的一端与第二导体层52接触，进行电连接。另一方面，突起状端子61的另一端从第二导体层52突出。 
作为突起状端子61的构成材料，只要是具有导电性的材料即可，例如，可举出铜、铜系合金、铝、铝系合金等各种金属以及各种合金。 
突起状端子61的突出的另一端的周围设置有金属被覆层62。另外，金属被覆层62与第一导体层42接触，进行电连接。通过导体柱6A具有这种金属被覆层62，能够使突起状端子61和第一导体层42可靠地导通。即，第一导体层42和第二导体层52能通过导体柱6A可靠地导通。另外，即使在周围的环境温度产生变化的情况，或者多层布线基板1A受到来自外部的外力的情况下，也能够通过金属被覆层62可靠地维持突起状端子61和第一导体层42导通的状态。结果，即使多层布线基板1A在搭载有电子部件等的方式使用的情况下，也是故障少、可靠性特别优良的基板。 
作为金属被覆层62的构成材料，例如，可以采用上述钎料(焊锡)。由 此，金属被覆层62和第一导体层42能够充分地密合。另外，突起状端子61通过金属被覆层62被牢固地固定。另外，通过后述的方法，能够容易且可靠地制造多层布线基板1A。 
另外，导体柱6的金属被覆层62的形成方式为，覆盖第一绝缘层41b的开口部411内的第一导体层42。由此，即使多层布线基板1A受到来自外部的外力的情况下，金属被覆层62也能够更可靠地维持与第一导体层42接触的状态。 
另外，挠性部3由从刚性部2连续延长的第一基材4A构成。 
另外，例如，上述多层布线基板1A可如下制造。 
多层布线基板1A的制造方法具有：制造第一基材4A的第一基材制造工序；制造第二基材5C、5D的第二基材制造工序；以及层叠第一基材4和第二基材5C、5D的层叠工序。 
(第一基材制造工序) 
首先，准备第一绝缘层41a，在第一绝缘层41a上设置导体柱6。另外，在第一绝缘层41a的两面设置第一导体层42(2a)。这些形成方法与前述第一实施方式中的第一基材4的制造方法同样。 
接着，在第一导体层42上设置第一绝缘层41b(2b)。第一绝缘层41b例如可通过贴附作为第一绝缘层41b的膜的方法来形成。 
另外，第一绝缘层41b的开口部411可通过前述的激光形成，也可以在贴附膜形成第一绝缘层41b时，同时形成。 
接着，在第一导体层42a上的设置有开口部411的部位形成钎料层44(2c)。由此，得到第一基材4A。 
钎料层44例如可通过熔融钎料后供给开口部411来形成。 
该钎料层44构成上述导体柱6A的金属被覆层62的一部分。这样，通过在第一导体层42上预先形成钎料层44，使多层布线基板1A的第一导体层42和金属被覆层62更容易密合。 
(第二基材制造工序) 
另一方面，制造第二基材5C、5D。第二基材5C和第二基材5D的制造方法相同，因此，下面，以第二基材5C的制造方法为代表加以说明。 
首先，准备第二绝缘层51，在第二绝缘层51上设置第二导体层52(2d)。 第二导体层52能够与上述第一实施方式中的第二导体层52同样地设置。 
接着，在第二导体层52上设置具有开口部551的表面被覆层55(2e)。 
表面被覆层55例如可通过贴附作为表面被覆层55的膜的方法、涂布油墨的方法形成，所述油墨含有构成表面被覆层55的材料。 
另外，表面被覆层55的开口部551可以通过前述的激光形成，也可以在通过膜、印刷等形成表面被覆层55时同时形成。 
接着，在第二绝缘层51中形成贯通孔53，在贯通孔53中设置突起状端子61，用金属被膜63覆盖其表面(2f)。由此，形成导体柱6A。 
导体柱6A的突起状端子61例如可通过涂布含有导体的糊剂的方法、进行金属镀覆的方法来形成。 
另外，金属被膜63例如可通过熔融钎料后被覆于突起状端子61来形成。 
接着，在第二导体层52上的开口部551的部位设置钎料层56(2g)。 
钎料层56可以与上述钎料层44同样地形成。 
接着，在第二绝缘层51的与第二导体层52相反侧的面上设置粘接剂层54(2h)。由此，得到第二基材5C。 
粘接剂层54例如可通过涂布粘接剂的方法、贴附片状的粘接剂的方法来形成。 
(层叠工序) 
最后，层叠通过上述工序得到的第一基材4A、第二基材5C、5D，得到具有刚性部2和挠性部3的多层布线基板1(2i，2j)。 
第一基材4A和第二基材5C(5D)的层叠是通过以下方式实施：配置第一基材4A和第二基材5C(5D)，使第二基材5C(5D)的金属被膜63和相对应的第一基材4A的开口部411内的钎料层44接触，一边加热一边压接。通过这样加热，钎料层56和金属被膜63熔融后牢固地接合，形成金属被覆层62，形成导体柱6A。 
以上，对本发明的优选的实施方式进行了说明，但是，本发明的多层布线基板并不限于此。 
例如，在前述的实施方式中，对刚性部具有一层、三层的第一绝缘层的情况进行了说明，但是并不限于此。例如，刚性部可以具有两层第一绝缘层，也可以具有四层以上。特别优选多层布线基板具有1～4层第一绝缘层。由此， 可以使刚性部2的弹性模量(弯曲刚性)足够高，并且使第一基材4的挠性特别优良，多层布线基板的后述的挠性部的挠性特别优良，收纳性特别优良。 
另外，在前述实施方式中，对刚性部具有两层第二绝缘层的情况进行了说明，但并不限于此。例如，刚性部可以具有一层第二绝缘层，也可以具有3层以上。特别优选多层布线基板具有2～10层的第二绝缘层。由此，可使多层布线基板的刚性部的弹性模量(刚性)足够高，使半导体元件的安装可靠性特别优良，并且能够减薄刚性部使收纳性特别优良。 
另外，在前述的实施方式中，对第一基材具有两层第一导体层的情况进行了说明，但并不限于此。例如，第二基材可以具有一层第二导体层，也可以具有三层以上。 
另外，在前述的实施方式中，对各第二基材具有一层第二导体层的情况进行了说明，但并不限于此。例如，第二基材可以具有多层第二导体层。 
另外，在前述的实施方式中，对挠性部的与刚性部的相反侧的端部，与其他的布线基板等电子设备连接的情况进行了说明，但并不限于此，挠性部的与刚性部相反侧的端部与其他的布线基板等连接。 
另外，在前述的实施方式中，对多层布线基板具有一个刚性部的情况进行了说明，但并不限于此。例如，多层布线基板可以具有多个刚性部。 
另外，在前述的实施方式中，如图3所示，对半导体元件仅通过凸块连接于多层布线基板的情况进行了说明，但并不限于此。例如，半导体元件也可以通过中继用基板(内插器基板)等安装于多层布线基板上。 
即，如图8所示，在多层布线基板1的第二导体层52上设置多个凸块102，在凸块102上配置中继用基板103。第二导体层52和中继用基板103通过凸块102导通。 
另外，也在中继用基板103上设置多个凸块102，在该凸块102上配置半导体元件101。中继用基板103和半导体元件101通过凸块102导通。由此，第二导体层52和半导体元件101电连接。 
另外，在中继用基板103和半导体元件101之间通过公知的封固部件(底部填充胶)104封固凸块102。由此，更可靠地导通中继用基板103和半导体元件101。 
另外，在图9中，在多层布线基板1的第二导体层52上设置多个凸块 102，在凸块102上配置中继用基板103。第二导体层52和中继用基板103通过凸块102导通。 
另外，中继用基板103上配置半导体元件101，进一步从半导体元件101上向中继用基板103上设置布线105。布线105由金等金属构成，通过镀覆等形成。通过该布线105，中继用基板103和半导体元件101导通。 
另外，半导体元件101和布线105通过公知的封固部件104封固。通过封固部件104，更可靠地导通中继用基板103和半导体元件101。 
即使是如上所述的通过上述中继用基板安装半导体元件的情况下，多层布线基板的半导体元件的安装可靠性也优良。 
实施例 
下面，基于实施例和比较例对本发明进行详细说明，但本发明并不限于此。 
[1]多层布线基板以及半导体装置的制造 
(实施例1) 
[1-1]树脂清漆的制备 
在作为有机溶剂的甲基乙基酮中，加入规定量的下述所示的各树脂材料、无机填充材料、偶联剂，使得固体成分达到50重量％，采用高速搅拌机搅拌10分钟，得到在有机溶剂中分散和/或溶解有树脂材料的预聚物以及无机填充材料的树脂清漆。 
作为氰酸酯树脂的预聚物，采用30重量份的酚醛清漆型氰酸酯树脂(プリマセットPT-60，重均分子量：约2600，龙沙日本株式会社制造)以及10重量份的酚醛清漆型氰酸酯树脂(プリマセットPT-30，重均分子量：约700，龙沙日本株式会社制造)。作为环氧树脂的预聚物，采用8重量份的联苯基二亚甲基型环氧树脂(NC-3000P，环氧当量：275g/eq，日本化药株式会社)。作为酚醛树脂的预聚物，采用5重量份的联苯基亚烷基型酚醛清漆树脂(MEH-7851-S，羟基当量203，明和化成株式会社制造)以及2重量份的苯酚酚醛清漆树脂(PR-51714，羟基当量：103g/eq，重均分子量：约1600，住友电木株式会社制造)。作为无机填充材料，采用40重量份的球状熔融二氧化硅(SO-25R，平均粒径：0.5μm，株式会社Admatechs公司制造)以及5 重量份的球状熔融二氧化硅(SFP-10X，平均粒径0.3μm，电气化学工业株式会社制造)。另外，作为偶联剂，采用0.3重量份的环氧硅烷型偶联剂(A-187，日本尤尼卡株式会社制造)。 
[1-2]半固化片的制造 
用上述树脂清漆浸渍玻璃织布(WEA-1035，厚度：28μm，日东纺织制造)，在120℃的加热炉中干燥2分钟，得到清漆固体成分(半固化片中树脂和二氧化硅所占的成分)约50wt％的半固化片。 
[1-3]多层布线基板的制造 
准备第一层叠体(ェスパネックスSB-18-25-18FR，两层双面覆铜层叠板，新日铁化学制造)，所述第一层叠体是通过在厚度25μm的聚酰亚胺膜(第一绝缘层)的两面带有厚度18μm的铜箔(金属层)而制得。通过对该第一层叠体进行蚀刻，形成仅使金属层的规定部位残留的第一导体层(导体电路)。第一绝缘层上的第一导体层的面积率是50％。接着，在层叠体的规定部位通过钻孔形成贯通孔，对贯通孔进行以铜为材料的镀覆处理，设置导体柱。由此，得到第一基材。 
接着，在第一基材的两面上重叠规定片数的上述半固化片，使得制造后的第二绝缘层各为80μm，通过在压力4MPa、温度200℃的条件下加热加压成型2小时，得到在第一基材的两面层叠有第二绝缘层的第二层叠体。 
接着，通过对第二层叠体的各第二绝缘层的规定部位照射激光，形成贯通孔，以铜为材料对各第二绝缘层的表面进行镀覆、蚀刻。由此，同时形成第二导体层和使第二导体层与第一导体层导通的导体柱，所述第二导体层在第二绝缘层上的面积率为50％。另外，由此得到具有图1所示的刚性部和挠性部的多层布线基板(双面覆铜层叠板)。形成的第二导体层的厚度分别是18μm。 
[1-4]半导体装置的制造(半导体元件的安装) 
采用倒装芯片焊接机，将无铅的焊锡(组成：Sn-3.5Ag，熔点：221℃，热膨胀率：22ppm/℃，弹性模量44GPa)定位赋予在制成的多层布线基板上，与半导体元件(7mm四方形，192端子)临时接合后，通过回流炉(回流条件：在最高温度260℃、最低温度183℃下进行60秒钟的IR回流)使焊锡凸块接合，得到图3所示的半导体装置(评价用封装件)。 
[1-5]第二基材(评价用)的制造 
为了评价第二绝缘层的热膨胀系数、玻璃化转变温度以及第二基材的储能弹性模量，制造评价用的第二基材。 
重叠规定片数的上述半固化片，在两面重叠18μm的铜箔，通过在压力4MPa、温度200℃下加热加压成型2小时，得到评价用的第二基材(双面覆铜层叠板)。 
作为评价用的第二基材，制作厚度0.8mm的基材和1.6mm的基材。 
(实施例2) 
除了按照表1所示变更树脂清漆的配合以外，与实施例1同样操作，制造半导体装置以及评价用的第二基材。 
(实施例3) 
[第一基材制造工序] 
准备第一层叠体(ェスパネックスSB-18-25-18FR，两层双面覆铜层叠板，新日铁化学制造)，所述第一层叠体是通过在厚度25μm的聚酰亚胺膜(第一绝缘层)的两面带有厚度18μm的铜箔(金属层)而制得。通过对该第一层叠体进行蚀刻，形成仅使金属层的规定部位残留的第一导体层(导体电路)。第一绝缘层上的第一导体层的面积率是50％。接着，在层叠体的规定部位通过钻孔形成贯通孔，对贯通孔进行以铜为材料的镀覆处理，设置导体柱。 
然后，在第一层叠体的两面贴附热固性粘接剂(住友电木制造)，使其厚度达到25μm，进一步层叠聚酰亚胺(Apical NPI，厚度：25μm，钟渊化学工业制造)，形成第一绝缘层，得到第二层叠体。接着，对位于第二层叠体的两面的第一绝缘层照射CO2激光，形成开口部，进行去钻污(desmear)处理。 
接着，在该开口部内形成作为钎料层的厚度30μm的焊锡镀覆，得到图7(2i)所示的由三层第一绝缘层构成的第一基材。 
[第二基材制造工序] 
首先，将规定片数的在实施例1中得到的半固化片重叠，以使其成型后 的厚度为80μm，通过在压力4MPa、温度200℃下加热加压成型2小时，得到第二绝缘层。 
在该第二绝缘层的一个主面上通过镀覆形成厚度12μm的铜箔，实施蚀刻，形成第二导体层(导体电路)。第二绝缘层的主面中的第二导体层的面积率是50％。 
接着，在第二导体层上印刷液体抗蚀剂(SR9000W，日立化成制造)，实施厚度20μm的表面被覆层。表面被覆层被形成为在第二导体层的规定部位设置有开口部。 
接着，从第二绝缘层的与设置有第二导体层的主面相反侧的面，对第二绝缘层层叠体，对规定部位照射CO2激光，形成100μm直径的贯通孔，通过高锰酸钾水溶液实施去钻污处理。 
对该贯通孔内实施电解铜镀覆，形成高100μm的突起状端子。形成的突起状端子，一个端部从第二绝缘层的与设置有第二导体层的主面相反侧的面突出，另一端部与第二导体层接触。对该突起状端子的突出的部分实施厚度10μm的焊锡镀覆，形成金属被膜。 
接着，采用倒装芯片焊接机，将无铅的焊锡(组成：Sn-3.5Ag，熔点：221℃，热膨胀率：22ppm/℃，弹性模量44GPa)赋予在表面被覆的开口部中露出的第二导体层上。 
接着，在第二绝缘层的突起状端子突出的面上层压厚度20μm的热固性的带焊剂功能的粘接剂片(层间粘接片RCF，住友电木制造)，形成粘接剂层。 
通过重复两次上述操作，制造两个图7(2i)所示的第二基材。 
[多层布线基板的制造] 
采用带有位置对准用导针的夹具，将得到的两个第二基材铺设(层叠)在第一基材的两面上，由此制成层叠体。此时，层叠的方式是，第一基材的钎料层和第二绝缘层的突起状端子处于相对应的位置。然后，对该层叠体用真空式加压层叠机，在温度：130℃、压力：0.6MPa的条件下进行30秒钟的临时粘接处理，然后，用油压式加压机，在温度：250℃、压力：1.0MPa的条件下进行3分钟的加压处理。由此，导体柱的金属被膜和第一基材上的钎料层的焊锡熔融接合，形成连接第一导体层和第二导体层的金属被覆层。 
接着，在温度：150℃、压力：2MPa的条件下，对该层叠体加热60分钟，使粘接剂层固化，得到图4所示的具有刚性部和挠性部的多层布线基板。 
下面，与实施例1同样操作，制造半导体装置。 
(比较例1) 
除了按照表1变更树脂清漆的配合以外，与实施例1同样操作，制造半导体装置和评价用的第二基材。 
(比较例2) 
除了按照表1变更树脂清漆的配合以外，与实施例1同样操作，制造半导体装置和评价用的第二基材。 
(比较例3) 
除了用聚酰亚胺(Apical NPI，厚度：80μm，钟渊化学工业制造)代替半固化片以外，与实施例1同样操作，制造半导体装置以及评价用的第二基材。这样制得的半导体装置的第二基材以及评价用的第二基材具有挠性。即，半导体装置中，作为多层布线基板具有挠性印刷基板。 
表1中示出在各实施例和各比较例中使用的树脂清漆的组成和第二绝缘层的组成。表中，“二氧化硅A”表示球状熔融二氧化硅(SO-25R，平均粒径0.5μm，株式会社Admatechs公司制造)，“二氧化硅B”表示球状熔融二氧化硅(SFP-10X，平均粒径0.3μm，电气化学工业株式会社制造)，“偶联剂”表示环氧硅烷型偶联剂(A-187，日本尤尼卡株式会社制造)，“氰酸酯树脂A”表示酚醛清漆型氰酸酯树脂(プリマセットPT-60，重均分子量约2600，龙沙日本株式会社制造)，“氰酸酯树脂B”表示酚醛清漆型氰酸酯树脂(プリマセットPT-30，重均分子量约700，龙沙日本株式会社制造)，“环氧树脂”表示联苯基二亚甲基型环氧树脂(NC-3000P，环氧当量：275g/eq，日本化药株式会社)，“酚醛树脂A”表示联苯基亚烷基型酚醛清漆树脂(MEH-7851-S，羟基当量203，明和化成株式会社制造)，“酚醛树脂B”表示苯酚酚醛树脂(PR-51714，羟基当量：103g/eq，重均分子量：约1600，住友电木株式会社制造)。 
表1 
Figure GPA00001035209100281
[2]物理性质测定以及评价 
对各实施例和比较例中得到的半导体装置以及评价用的第二基材，进行如下的物理性质测定以及评价。 
[2-1]热膨胀系数 
对厚度1.6mm的评价用的第二基材的整个面进行蚀刻，从得到的层叠板 (第二绝缘层)切下2mm×2mm的测试片，采用TMA法(热机械分析法)，以5℃/分钟的条件测定厚度方向以及面方向的线膨胀系数。线膨胀系数(热膨胀系数)的测定温度范围是从20℃到第二绝缘层的玻璃化转变温度的范围。 
[2-2]玻璃化转变温度 
对厚度0.8mm的评价用的第二基材的整个面进行蚀刻，从得到的层叠板(第二绝缘层)切下10mm×60mm的测试片，采用TA仪器公司制造的动态粘弹性测定装置DMA983，以3℃/分钟的升温速度进行升温，将tanδ的峰位置作为玻璃化转变温度。 
[2-3]拉伸弹性模量 
对厚度0.8mm的评价用的第二基材的整个面进行蚀刻，从得到的层叠板(第二绝缘层)切下10mm×60mm的测试片，采用TA仪器公司制造的动态粘弹性测定装置DMA983，以3℃/分钟的升温速度进行升温，得到各温度环境下的弹性模量的值。 
[2-4]安装可靠性试验 
采用各实施例和各比较例中得到的半导体装置(评价用封装件)，通过进行冷热循环试验，进行无铅焊锡凸块的保护性的比较评价。采用10个半导体装置，进行冷热循环(以冷却状态-55℃、加热状态125℃进行500个循环)处理。冷热循环处理后，对半导体装置进行导通试验，数出全部凸块导通的装置，将其作为合格的封装件。求出不合格封装件的个数相对于用于试验的半导体装置的个数(10个)的值，作为半导体元件的安装可靠性的指标。 
表2示出了这些评价、测定结果。 
表2 
Figure DEST_PATH_GPA00001035208700031
如表2所示，采用实施例中制造的多层布线基板(印刷布线基板)制成的半导体装置(评价用封装件)，在冷热循环试验(安装可靠性试验)中，不产生导通不良。与此相对，采用在各比较例中制造的多层布线基板制成的半导体装置，产生导通不良。尤其是比较例3中，全部的半导体装置都产生导通不良。将产生了导通不良的位点的焊锡凸块接合部分切断，观察剖面时，在全部的导通不良的位点观察到焊锡凸块接合部分上有裂纹。由该结果可知，在将聚酰亚胺这样的柔软的层用于第一绝缘层的结构中，为了防止冷热循环试验中的无铅焊锡接合部分的裂纹，厚度方向以及面方向的热膨胀系数足够小，并且将第二绝缘层用于多层布线基板的表层部分是很重要的。这表示，通过减小面方向以及厚度方向的热膨胀系数，抑制因半导体元件和印刷布线基板表层部的热膨胀率差在焊锡凸块中产生的应力，由此能够防止焊锡凸块 的裂纹。另外，各实施例中的第二绝缘层的玻璃化转变温度比较高。由此，即使在温度比较高的环境下，也能够防止第二绝缘层的物理性质极端变化，将面方向和厚度方向的热膨胀系数维持在较小状态。 
另外，切断冷热循环试验后的半导体装置，观察剖面时，在比较例1、2中，在第二绝缘层和第二导体层之间观察到剥离。另一方面，在各实施例中，并未在这种第二绝缘层和第二导体层之间观察到剥离。这表示，各实施例的第二绝缘层通过以高比例含有氰酸酯树脂、熔融二氧化硅，能非常良好地防止第二绝缘层和作为导体电路的第二导体层之间产生剥离。 
另外，在各实施例中，在25℃下的第二基材的拉伸弹性模量比第一基材的拉伸弹性模量大。即，第二基材具有比第一基材更高的刚性。另外，各实施例和各比较例的多层布线基板的挠性部具有挠性。 
工业实用性 
根据本发明，能够提供一种半导体元件的安装可靠性优良、收纳性优良的多层布线基板以及半导体装置。因而，具有工业实用性。 

Claims (13)

1.一种多层布线基板，其特征在于，具有刚性部和挠性部，
所述刚性部具有第一基材和刚性比所述第一基材高的第二基材，所述第一基材具有第一绝缘层和第一导体层并具有挠性，所述第二基材与第一基材的至少一个面接合，并具有第二绝缘层和第二导体层，
所述挠性部由从所述刚性部连续延长的所述第一基材构成，
所述第二绝缘层在20℃以上且第二绝缘层的玻璃化转变温度Tg2℃以下根据JIS C 6481通过热机械分析测定的面方向的热膨胀系数是13ppm/℃以下，并且，在20℃～所述Tg2℃下根据JIS C 6481通过热机械分析测定的厚度方向的热膨胀系数是20ppm/℃以下，所述第二绝缘层的玻璃化转变温度Tg2℃是根据JIS C 6481采用动态粘弹性装置测定的温度。
2.根据权利要求1所述的多层布线基板，其中，所述第二绝缘层的所述Tg2℃是200～280℃。
3.根据权利要求1所述的多层布线基板，其中，在所述刚性部中，所述第一基材的两面分别具有所述第二基材。
4.根据权利要求1所述的多层布线基板，其中，所述刚性部具有1～4层的所述第一绝缘层，并具有2～10层的所述第二绝缘层。
5.根据权利要求1所述的多层布线基板，其中，将所述第一基材的平均厚度设为Xμm，将所述第二基材的平均厚度设为Yμm时，1.5≤Y/X≤10。
6.根据权利要求1所述的多层布线基板，其中，将所述第二基材的平均厚度设为Yμm，将所述第二基材的通过动态粘弹性测定得到的260℃下的拉伸弹性模量设为Z GPa时，530≤Y·Z≤4300。
7.根据权利要求1所述的多层布线基板，其中，所述第二绝缘层主要由纤维状的芯材、树脂材料和无机填充材料构成。
8.根据权利要求7所述的多层布线基板，其中，所述树脂材料含有氰酸酯树脂和环氧树脂，将所述树脂材料中的所述氰酸酯树脂的含有率设为Awt％，将所述树脂材料中的所述环氧树脂的含有率设为B wt％时，0.1≤B/A≤1.0。
9.根据权利要求7所述的多层布线基板，其中，所述树脂材料含有氰酸酯树脂和酚醛树脂，将所述树脂材料中的所述氰酸酯树脂的含有率设为Awt％，将所述树脂材料中的所述酚醛树脂的含有率设为C wt％时，0.1≤C/A≤1.0。
10.根据权利要求7所述的多层布线基板，其中，所述芯材主要由玻璃纤维构成。
11.根据权利要求1所述的多层布线基板，其中，所述第二绝缘层具有在厚度方向上贯通所述第二绝缘层的贯通孔和形成于所述贯通孔内的导体柱，所述第一导体层和所述第二导体层通过所述导体柱导通。
12.根据权利要求11所述的多层布线基板，其中，所述导体柱具有突起状端子和金属被覆层，所述突起状端子的一端与第二导体层电连接而另一端从第二绝缘层突出，所述金属被覆层覆盖所述突起状端子的另一端并与所述第一导体层电连接。
13.一种半导体装置，其特征在于，具有权利要求1所述的多层布线基板和半导体元件，所述半导体元件与所述多层布线基板的所述第二导体层的规定部位电连接。
CN2007801003560A 2007-08-24 2007-09-13 多层布线基板以及半导体装置 Expired - Fee Related CN101785373B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007219057 2007-08-24
JP2007-219057 2007-08-24
PCT/JP2007/067872 WO2009028110A1 (ja) 2007-08-24 2007-09-13 多層配線基板および半導体装置

Publications (2)

Publication Number Publication Date
CN101785373A CN101785373A (zh) 2010-07-21
CN101785373B true CN101785373B (zh) 2012-03-28

Family

ID=40386854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007801003560A Expired - Fee Related CN101785373B (zh) 2007-08-24 2007-09-13 多层布线基板以及半导体装置

Country Status (7)

Country Link
US (1) US20110120754A1 (zh)
EP (1) EP2180772A4 (zh)
JP (1) JP5071481B2 (zh)
KR (1) KR101115108B1 (zh)
CN (1) CN101785373B (zh)
TW (1) TWI442859B (zh)
WO (1) WO2009028110A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5240293B2 (ja) * 2009-04-02 2013-07-17 株式会社村田製作所 回路基板
JP2011096900A (ja) * 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
US20110147069A1 (en) * 2009-12-18 2011-06-23 International Business Machines Corporation Multi-tiered Circuit Board and Method of Manufacture
JP5964627B2 (ja) * 2011-04-18 2016-08-03 日東シンコー株式会社 電気絶縁用立体形状物及び電気絶縁性シート材
US8780576B2 (en) * 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
US9412727B2 (en) 2011-09-20 2016-08-09 Semprius, Inc. Printing transferable components using microstructured elastomeric surfaces with pressure modulated reversible adhesion
US8895864B2 (en) * 2012-03-30 2014-11-25 Nokia Corporation Deformable apparatus and method
US9862561B2 (en) 2012-12-03 2018-01-09 Flextronics Ap, Llc Driving board folding machine and method of using a driving board folding machine to fold a flexible circuit
CN203151864U (zh) * 2013-03-05 2013-08-21 奥特斯(中国)有限公司 印制电路板
CN104103531A (zh) * 2013-04-09 2014-10-15 宏启胜精密电子(秦皇岛)有限公司 封装结构及其制作方法
US9338915B1 (en) * 2013-12-09 2016-05-10 Flextronics Ap, Llc Method of attaching electronic module on fabrics by stitching plated through holes
US9560746B1 (en) 2014-01-24 2017-01-31 Multek Technologies, Ltd. Stress relief for rigid components on flexible circuits
KR102292148B1 (ko) * 2014-03-13 2021-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 제작 방법, 및 전자 기기의 제작 방법
US9549463B1 (en) 2014-05-16 2017-01-17 Multek Technologies, Ltd. Rigid to flexible PC transition
US20170207193A1 (en) * 2014-07-20 2017-07-20 X-Celeprint Limited Apparatus and methods for micro-transfer-printing
JP6366136B2 (ja) * 2014-08-01 2018-08-01 日本化薬株式会社 エポキシ樹脂組成物、樹脂シート、プリプレグ及び金属張積層板、プリント配線基板
EP2991460B1 (en) 2014-08-29 2018-11-21 Nokia Technologies OY An apparatus and associated methods for deformable electronics
JP6288294B2 (ja) * 2014-10-31 2018-03-07 株式会社村田製作所 アンテナモジュール及び回路モジュール
WO2016114262A1 (ja) * 2015-01-13 2016-07-21 宇部エクシモ 株式会社 フレキシブル積層板及び多層回路基板
US9704821B2 (en) 2015-08-11 2017-07-11 X-Celeprint Limited Stamp with structured posts
JP2018046230A (ja) * 2016-09-16 2018-03-22 イビデン株式会社 プリント配線板
JP2018046231A (ja) * 2016-09-16 2018-03-22 イビデン株式会社 プリント配線板
JP7135364B2 (ja) * 2018-03-23 2022-09-13 三菱マテリアル株式会社 絶縁回路基板、及び、絶縁回路基板の製造方法
KR102604152B1 (ko) * 2018-10-24 2023-11-20 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 디스플레이 장치
US10748793B1 (en) 2019-02-13 2020-08-18 X Display Company Technology Limited Printing component arrays with different orientations
EP3951856A4 (en) * 2019-03-26 2023-02-01 Mitsubishi Materials Corporation CIRCUIT BOARD ISOLATED
TWI701982B (zh) 2019-05-14 2020-08-11 欣興電子股份有限公司 電路板結構及其製造方法
CN111954366B (zh) * 2019-05-17 2022-04-01 欣兴电子股份有限公司 电路板结构及其制造方法
CN112349676B (zh) 2019-08-06 2022-04-05 奥特斯奥地利科技与系统技术有限公司 半柔性的部件承载件及其制造方法
TWI750828B (zh) * 2019-10-03 2021-12-21 精材科技股份有限公司 晶片封裝體及其製造方法
US11062936B1 (en) 2019-12-19 2021-07-13 X Display Company Technology Limited Transfer stamps with multiple separate pedestals

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1322229A (zh) * 1998-08-13 2001-11-14 日立化成工业株式会社 电路构件连接用的粘结剂,电路板及其制造方法
JP2005340270A (ja) * 2004-05-24 2005-12-08 Matsushita Electric Works Ltd 積層板用プリプレグ、積層板並びにそれを用いたフレキシブルプリント配線板及びフレックスリジッドプリント配線板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2728694B2 (ja) * 1987-10-20 1998-03-18 旭化成工業株式会社 フレキシブルプリント配線基板
US5008496A (en) * 1988-09-15 1991-04-16 Siemens Aktiengesellschaft Three-dimensional printed circuit board
US5206463A (en) * 1990-07-24 1993-04-27 Miraco, Inc. Combined rigid and flexible printed circuits and method of manufacture
US5428190A (en) * 1993-07-02 1995-06-27 Sheldahl, Inc. Rigid-flex board with anisotropic interconnect and method of manufacture
JP3961092B2 (ja) 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
ATE381588T1 (de) * 2000-03-27 2008-01-15 Japan Composite Co Ltd Mehrschichtmaterial mit niedriger wärmeausdehnung
JP2002076629A (ja) * 2000-08-31 2002-03-15 Kyocera Corp 複合多層配線基板
JP2004172473A (ja) 2002-11-21 2004-06-17 Fujikura Ltd 多層プリント配線板およびその製造方法
KR100865060B1 (ko) * 2003-04-18 2008-10-23 이비덴 가부시키가이샤 플렉스 리지드 배선판
JP2005045150A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 中間接続用配線基材および多層配線基板、ならびにこれらの製造方法
JP4574288B2 (ja) * 2004-04-09 2010-11-04 大日本印刷株式会社 リジッド−フレキシブル基板の製造方法
JP2005307088A (ja) * 2004-04-23 2005-11-04 Matsushita Electric Works Ltd プリプレグ及び積層板
JP4718890B2 (ja) * 2005-04-28 2011-07-06 日本特殊陶業株式会社 多層配線基板及びその製造方法、多層配線基板構造体
JP5332608B2 (ja) * 2006-03-03 2013-11-06 住友ベークライト株式会社 中間層材料およびコンポジット積層板
US7265719B1 (en) * 2006-05-11 2007-09-04 Ball Aerospace & Technologies Corp. Packaging technique for antenna systems
US7596863B2 (en) * 2007-01-12 2009-10-06 Endicott Interconnect Technologies, Inc. Method of providing a printed circuit board with an edge connection portion and/or a plurality of cavities therein

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1322229A (zh) * 1998-08-13 2001-11-14 日立化成工业株式会社 电路构件连接用的粘结剂,电路板及其制造方法
JP2005340270A (ja) * 2004-05-24 2005-12-08 Matsushita Electric Works Ltd 積層板用プリプレグ、積層板並びにそれを用いたフレキシブルプリント配線板及びフレックスリジッドプリント配線板

Also Published As

Publication number Publication date
CN101785373A (zh) 2010-07-21
US20110120754A1 (en) 2011-05-26
JPWO2009028110A1 (ja) 2010-11-25
EP2180772A1 (en) 2010-04-28
JP5071481B2 (ja) 2012-11-14
TW200915955A (en) 2009-04-01
KR20100046268A (ko) 2010-05-06
EP2180772A4 (en) 2013-08-28
KR101115108B1 (ko) 2012-03-13
WO2009028110A1 (ja) 2009-03-05
TWI442859B (zh) 2014-06-21

Similar Documents

Publication Publication Date Title
CN101785373B (zh) 多层布线基板以及半导体装置
JP4968257B2 (ja) ソルダーレジスト材料及びそれを用いた配線板並びに半導体パッケージ
KR100920535B1 (ko) 수지 조성물, 프리프레그, 적층판 및 반도체 패키지
JP5522051B2 (ja) 多層プリント配線板及び半導体装置
CN101647327B (zh) 多层电路基板及半导体装置
KR101141902B1 (ko) 에폭시 수지 조성물, 프리프레그, 적층판, 다층 프린트 배선판, 반도체 장치, 절연 수지 시트, 다층 프린트 배선판의 제조 방법
WO2006129560A1 (ja) 多層配線板
CN103298612A (zh) 绝缘性基板、覆金属箔层压板、印刷线路板及半导体装置
WO2006001305A1 (ja) 印刷配線板用プリプレグ、金属箔張積層板、及び印刷配線板、並びに、多層印刷配線板の製造方法
JP5157103B2 (ja) プリプレグ、基板および半導体装置
JP2011219504A (ja) 回路基板用熱硬化性組成物
JP4983190B2 (ja) プリプレグ、回路基板および半導体装置
JP2001111218A (ja) 多層プリント回路基板および電子装置
KR100747023B1 (ko) 다층 인쇄회로기판 및 그 제작방법
JP2012131946A (ja) プリント配線板用樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板及び半導体装置
JP3838250B2 (ja) 積層板及び多層プリント回路板
JP5672694B2 (ja) 樹脂シート、プリント配線板、および半導体装置
JP5293654B2 (ja) 回路基板用樹脂組成物、プリプレグ、積層板、プリント配線板、及び半導体装置
JP5581640B2 (ja) 樹脂組成物、プリプレグ、積層板、多層プリント配線および半導体装置
JP2009067852A (ja) ガラス繊維織布入り絶縁樹脂シート、積層板、多層プリント配線板、及び半導体装置
JP5109258B2 (ja) 半導体装置
JP2013057065A (ja) プリプレグ、基板および半導体装置
KR100722741B1 (ko) 다층 인쇄회로기판 및 그 제작방법
JP2011144229A (ja) シアネート樹脂組成物、プリプレグ、積層板、プリント配線板、及び半導体装置
Goosey Polymers in printed circuit board (PCB) and related advanced interconnect applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120328

Termination date: 20160913