JP2001111218A - 多層プリント回路基板および電子装置 - Google Patents

多層プリント回路基板および電子装置

Info

Publication number
JP2001111218A
JP2001111218A JP29150099A JP29150099A JP2001111218A JP 2001111218 A JP2001111218 A JP 2001111218A JP 29150099 A JP29150099 A JP 29150099A JP 29150099 A JP29150099 A JP 29150099A JP 2001111218 A JP2001111218 A JP 2001111218A
Authority
JP
Japan
Prior art keywords
insulating material
layer
circuit board
printed circuit
composite insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP29150099A
Other languages
English (en)
Inventor
Shigeo Amagi
滋夫 天城
Satoshi Murakawa
聡 村川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP29150099A priority Critical patent/JP2001111218A/ja
Priority to TW089118983A priority patent/TW480681B/zh
Priority to US09/686,931 priority patent/US6492008B1/en
Priority to KR1020000060084A priority patent/KR20010050995A/ko
Publication of JP2001111218A publication Critical patent/JP2001111218A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02—Physical, chemical or physicochemical properties
    • B32B7/025—Electric or magnetic properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09318—Core having one signal plane and one power plane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】複合絶縁材料層の線膨張係数を調整することに
より、電気導体層の厚みや被覆率が表裏で非対称の多層
プリント回路基板の温度変化による反り変形抑制する。 【解決手段】クロスおよび該クロスに含浸した樹脂から
なる複合絶縁材料層３、６と、該複合絶縁材料層表面を
被覆して形成した導電体層１、２、４、５からなる積層
体を複数層積層して形成した多層回路基板において、前
記導電体層による被覆率が高い複合絶縁材料層３の線膨
張係数を、導電体層による被覆率が低い複合絶縁材料層
６の線膨張係数よりも小さく設定した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は新規な多層プリント
回路基板にかかり、特に温度変化に伴う反りを抑制した
多層プリント回路基板およびそれを用いた電子装置に関
する。
【０００２】
【従来の技術】プリント回路基板は、繊維を織って形成
したクロスに樹脂を含浸した複合絶縁材料と、該複合絶
縁材料の表面に形成した電気導体の回路パターンからな
り、これらを多層積層することによって多層プリント回
路基板が構成される。前記複合絶縁材料に用いるクロス
には通常、電気用のＥ−ガラス繊維が用いられる。な
お、石英ガラス繊維あるいは芳香族ポリアミド繊維を用
いる場合もある。また、前記電気導体には、銅箔あるい
は銅箔の表面にニッケルメッキした導体を用いる。
【０００３】
【発明が解決しようとする課題】前記電気導体材料の銅
箔の線膨張率は略１７×１０-6（１／℃）、Ｅ−ガラス
繊維とエポキシ系樹脂からなる複合材料の線膨張率は略
１１×１０-6（１／℃）である。このように電気導体材
料と複合絶縁材料の線膨張係数は異なっている。このた
め電気導体材料と複合絶縁材料からなる多層プリント回
路基板の面方向の線膨張係数は前記回路パターンを形成
する電気導体の厚みおよび電気導体で形成した回路パタ
ーンが前記複合絶縁材料表面を覆う比率、すなわち被覆
率に依存する。
【０００４】多層プリント回路基板に形成する回路パタ
ーンは、通常多層プリント回路基板の板厚の中心面に対
して表裏対称ではない。このように多層プリント回路基
板を形成する各電気導体層の厚みや被覆率が表裏で非対
称の場合、各電気導体層の面内方向の線膨張係数も非対
称になる。
【０００５】したがって、多層プリント回路基板は製造
時に熱的影響を受けると、基板に反り変形が生じる。多
層プリント回路基板に反り変形が生じると、多層プリン
ト回路基板表面に電子部品を半田付けする際に、電子部
品に形成した接点と多層プリント回路基板に形成した接
点の位置関係にずれが生じて電子部品の接続に不具合を
生じる。
【０００６】一般に、多層プリント回路基板は、前記複
合絶縁材料の表面に回路パターンを形成したプリント回
路基板を複数枚プリプレグ材を用いて１７０℃程度で加
熱接着して形成する。ここで、形成した多層プリント回
路基板の各導体層の厚みや被覆率が板厚の中心面対して
表裏で非対称の場合、１７０℃程度で加熱接着した後に
室温（２０℃）まで冷却すると前記線膨張係数の差によ
り多層プリント回路基板に反り変形が生じる。また、多
層プリント回路基板に電子部品を半田付けする際には多
層プリント回路基板を２００℃以上に加熱する。この場
合にも前記線膨張係数の差により多層プリント回路基板
に反り変形が生じる。
【０００７】本発明の目的は、導体層の厚みや被覆率が
表裏で非対称の場合においても、温度変化による反り変
形の少ない多層プリント回路基板および電子回路を提供
する。
【０００８】
【課題を解決するための手段】本発明は、クロスおよび
該クロスに含浸した樹脂からなる複合絶縁材料層と、該
複合絶縁材料層表面を被覆して形成した導電体層からな
る積層体を複数層積層して形成した多層プリント回路基
板において、前記導電体層による被覆率が高い複合絶縁
材料層の線膨張係数を、導電体層による被覆率が低い複
合絶縁材料層の線膨張係数よりも小さく設定したことを
特徴とする。
【０００９】本発明の多層プリント回路基板は、前記導
電体層の被覆率が高い複合絶縁材料層における前記クロ
スの線膨張係数が、前記導電体層の被覆率が低い複合絶
縁材料層の前記クロスの線膨張係数より大きいこと、前
記導電体層は電源層および信号層を有し、前記電源層に
接する少なくとも一方の前記複合絶縁材料層の線膨張係
数を、前記信号層に接する前記複合絶縁材料層の線膨張
係数よりも小さく設定したこと、前記導電体層は被覆率
が６０〜８０％好ましくは６５〜７５％の電源層および
被覆率が１０〜２０％の信号層を有し、前記電源層に接
する少なくとも一方の前記複合絶縁材料層の線膨張係数
が８．５〜９．５×１０-6／℃、前記信号層に接する前
記複合絶縁材料層の線膨張係数が１０〜１２×１０-6／
℃、好ましくは１０．５〜１１．５×１０-6／℃である
こと、および前記導電体層は電源層および信号層を有
し、前記電源層に接する少なくとも一方の前記複合絶縁
材料層の前記クロスが石英ガラスであり、前記信号層に
接する前記複合絶縁材料層の前記クロスが前記石英ガラ
スより線膨張係数が大きいガラスからなることを特徴と
するものである。
【００１０】本発明にかかる回路層として、４〜５０層
形成できる。
【００１１】また、本発明は、上述の多層プリント回路
基板の表面に形成した回路接続用のパッドに電子部品を
搭載したことを特徴とする電子装置にある。
【００１２】特に、本発明は、複合絶縁材料層中のクロ
スの含有量を各層毎に同等のものとし、使用するクロス
材として線膨張係数の異なる材料を用いることにより生
産性の高い回路基板を得ることができる。したがって、
被覆率の多い方の複合絶縁材料層に石英ガラスを用い、
それより被覆率が少ない方に石英ガラスより線膨張係数
の大きいガラスを用いるのが好ましい。
【００１３】本発明における多層プリント回路基板の製
造方法の一例は次の通りである。
【００１４】含浸用エポキシワニスをシート状基材に含
浸塗工し、室温〜１７０℃で乾燥し、粘着性の内プリプ
レグを得る。このときの乾燥温度の設定は用いた溶媒お
よび開始材等によって決まる。得られたプリプレグおよ
び銅箔等を素材にして作成された硬化積層板に回路パタ
ーンを形成後、これらを必要枚数重ね、プリプレグシー
トを間にはさんで、１００〜２５０℃で１〜１００ｋｇ
ｆ／ｃｍ2の条件で接着成形を行い多層プリント回路板
を得る。
【００１５】シート状基材の繊維クロスとして、無機繊
維としては、ＳｉＯ2、Ａｌ2Ｏ3等を成分とするＥガラ
ス、Ｃガラス、Ａガラス、Ｓガラス、Ｄガラス、ＹＭ−
３１−Ａガラス、および石英ガラス等の各種ガラス繊維
が使用できる。また有機繊維としては、芳香族ポリアミ
ドイミド骨格を有する高分子化合物を成分とするアラミ
ド繊維が使用できる。繊維クロスは絶縁層に対して２０
〜４０体積％および直径１０ないし２０μｍが好まし
い。
【００１６】前記絶縁層一層当たりの繊維クロス層は複
数であり、該絶縁層は前記回路導体層を介して薄い層と
それより厚い層とが交互に積層されており、信号層およ
び整合層のライン幅は１００μｍ以下とするのが好まし
い。
【００１７】前記絶縁層の厚さは２５０μｍ以下で、一
層当たりの繊維クロス層が２〜５層が好ましく、特に薄
い層の一層当たりの繊維クロス層が２層で厚さが１００
μｍ以下であり、前記厚い層の一層当たりの繊維クロス
層が３層で厚さが１５０μｍ以下であるものが好まし
い。
【００１８】本発明は、複数個の半導体素子を搭載した
セラミック多層回路板に設けられたピンを多層プリント
基板に設けられたスルーホールに挿入固着し、前記多層
プリント回路板の端子をバックボードに設けられた多芯
コネクタに電気的に接続してなるコンピュータ接続構造
において、前記多層プリント基板およびバックボードの
少なくとも一方が繊維クロスに樹脂を含浸した絶縁層と
回路導体層とを交互に積層した前述のものからなり、前
記絶縁層が１ＭＨｚにおける比誘電率が３．０〜３．５
であり、難燃性がＵＬ９４でＶ−０、厚さ方向の熱膨張
率が５．０×１０-5〜８．０×１０-5／℃であり、前記
回路信号層のライン幅が１００μｍ以下であることが好
ましい。
【００１９】本発明にかかる多層プリント回路基板は他
に携帯電話、パーソナルコンピュータ、自動車のＥＣＵ
の電子装置のプリント基板として用いることができる。
【００２０】
【発明の実施の形態】図１は絶縁材料層の表裏両面に導
電層を形成したプリント回路基板における導電層の被覆
率を変更したとき、変更前の被覆率の場合と同一の線膨
張係数を得るために必要とされる前記絶縁材料層の線膨
張係数の変更割合を示す図であり、図１において曲線Ａ
は複合絶縁材料として樹脂を含浸したガラスクロスを用
いた場合を示し、曲線Ｂは樹脂のみを用いた場合を示
す。
【００２１】表１は前記絶縁材料層として樹脂と、樹脂
を含浸したガラスクロスからなる複合絶縁材料（複合
材）を用いた場合における縦弾性係数、線膨張係数およ
び層厚を示す表である。また、表１において、Ｅ１，Ｅ
２はそれぞれ導電層および絶縁材料層の縦弾性係数、α
１，α２はそれぞれ導電層および絶縁材料層の線膨張係
数、ｔ１，ｔ２はそれぞれ導電層および絶縁材料層の厚
みを示す。
【００２２】
【表】
【００２３】図１および表１に示すように、銅箔の被覆
率の変更に対してプリント回路基板の線膨張係数を一定
に保つには、絶縁材料層として弾性係数の低い絶縁材料
層（図１の曲線Ｂに示す樹脂）を用いる場合は、弾性係
数の高い絶縁材料層（図１の曲線Ａに示す樹脂を含浸し
たガラスクロス）を用いる場合に比して絶縁材料層（樹
脂材料）の線膨張係数を大きく変化させなければならな
い。
【００２４】すなわち、多層プリント回路基板を構成す
る導電体層の厚みおよび被覆率が表裏で非対称である場
合において、絶縁材料層として弾性係数の低い絶縁材料
層を用いる場合は、該材料層の線膨張係数を制御して多
層プリント回路基板の反り変形を抑制することは困難で
ある。これに対して、絶縁材料層として弾性係数の高い
絶縁材料層（樹脂を含浸したガラスクロス）を用いる場
合は、該材料層の線膨張係数を制御して多層プリント回
路基板の反り変形を抑制することは比較的簡単である。
【００２５】そこで、温度変化により反り変形する多層
プリント回路基板において、冷却したときに凸に反り変
形する側に配置した絶縁材料層の線膨張係数よりも小さ
い線膨張係数を有する複合絶縁材料層を凹に反り変形す
る側に積層した多層プリント回路基板を製作した。この
多層プリント回路基板は凸に反り変形する側よりも小さ
い線膨張係数を有する複合絶縁材料層を用いたことによ
り、冷却したときに生じる凹側の熱収縮量を凸側のそれ
と同等にすることができる。これにより、多層プリント
回路基板の温度変化による反り変形を小さくすることが
できる。したがって、電子部品を多層プリント回路基板
表面に半田付けする際に生じる電子部品に形成した接点
と多層プリント回路基板に形成した接点の位置にずれが
抑制され、電子部品の接続に不具合を生じさせることは
ない。
【００２６】実施例１ 図２ないし図１１は本発明の第１の実施例を説明する図
であり、図１は多層プリント回路基板の概略断面図であ
る。図において、１は銅で形成した第１の信号回路導
体、２は銅で形成した電源回路導体、３は第１の複合絶
縁材料層であり、石英ガラス製の６０重量％のクロスと
該クロスに含浸したエポキシ系樹脂からなり、その厚み
は略０．１２ｍｍである。前記複合絶縁材料層３の両面
に前記第１の信号回路導体１および電源回路導体２を形
成して、これを上部体Ａとする。
【００２７】４は銅で形成した第２の信号回路導体、５
は銅で形成した第３の信号回路導体である。６は第２の
複合絶縁材料層であり、Ｅ−ガラス製の６０重量％のク
ロスと該クロスに含浸したエポキシ系樹脂からなり、そ
の厚みは略０．１２ｍｍである。前記複合絶縁材料層６
の両面に前記第２の信号回路導体および第３の信号回路
導体を形成して、これを下部体Ｂとする。
【００２８】７は第３の複合絶縁材料層であり、Ｅ−ガ
ラス製の６０重量％のクロスと該クロスに含浸したエポ
キシ系樹脂からなり、その厚みは略０．１４ｍｍであ
る。第３の複合絶縁材料層７により前記上部体Ａと下部
体Ｂを接合して多層プリント回路基板を作成する。ま
た、８はスルーホール、１７はスルーホール内に形成し
た銅メッキである。
【００２９】第１の信号回路導体１および第２の信号回
路導体４の被覆率は略１５％であり、厚みは略０．０４
８ｍｍである。また、第３の信号回路導体５の被覆率は
略１４％であり、厚みは０．０３５ｍｍである。これに
対して電源回路導体２の被覆率は略６８％であり、厚み
は０．０３５ｍｍである。すなわち、前記上部体Ａが有
する導体量は下部体Ｂが有する導体量よりも多い。
【００３０】導体材料である銅箔の線膨張係数は１７×
１０-6（１／℃）であり、Ｅ−ガラス繊維とエポキシ系
樹脂からなる複合絶縁材料の線膨張係数は１１×１０-6
（１／℃）である。このため、多層プリント回路基板を
構成する絶縁材料層の全てをＥ−ガラス繊維とエポキシ
系樹脂からなる複合絶縁材料で形成すると、前記上部体
の線膨張係数が下部体の線膨張係数よりも大きくなる。
したがって、前記多層プリント回路基板を冷却した場
合、前記上部体の方が下部体よりも大きく収縮して、多
層プリント回路基板は図の上側が凹になるように反り変
形する。
【００３１】これに対して、本実施例では第１の複合絶
縁材料層に石英ガラス製のクロスと該クロスに含浸した
エポキシ系樹脂を用いる。石英ガラス製のクロスと該ク
ロスに含浸したエポキシ系樹脂からなる複合絶縁材料層
の線膨張係数は９×１０-6（１／℃）である。このよう
に第１の複合絶縁材料層を線膨張係数の小さい絶縁材料
で構成すると、前記上部体の導体量が下部体の導体量よ
りも多いにも関わらず、多層プリント回路基板を冷却し
た場合の上部体の収縮量と下部体の収縮量ほぼ同等とな
り、その反り変形量は１００ｍｍ当たりで０．１ｍｍ以
下に抑制することができる。
【００３２】次に本発明の実施例の多層プリント回路基
板の製造方法を図３ないし図１０を用いて説明する。こ
れらの図において、１０は１ｍ2当たりの重さが１／２
オンスの銅箔、１１は１ｍ2当たりの重さが１オンスの
銅箔、１２は石英ガラスクロスを用いた銅張り積層板、
１３はガイド穴、１４はＥ−ガラスクロスを用いた銅張
り積層板、１５は複合絶縁材料層、１６はスルーホール
用の穴である。なお、図において図１に示される部分と
同一部分については同一符号を付してその説明を省略す
る。
【００３３】図３は、Ｅ−ガラスクロスを用いた複合材
料層６の両面に銅箔１０と銅箔１１とを接着した銅張り
積層板１２を示す図、図４は積層する際に利用する治具
を挿通するためのガイド穴１３形成した銅張り積層板１
２を示す図、図５は電源回路導体を形成した銅張り積層
板を示す図、図６は、石英ガラスクロスを用いた複合絶
縁材料層３の両面に銅箔１０と銅箔１１とを接着した銅
張り積層板１４を示す図、図７は積層する際に利用する
治具を挿通するためのガイド穴１３形成した銅張り積層
板１４を示す図、図８は信号回路導体５を形成した銅張
り積層板を示す図、図９は銅張り積層板１２および１４
を複合絶縁材料層１５を介して積層した状態を示す図、
図１０はスルーホール用の穴１６をあけた状態を示す図
である。
【００３４】まず、臭素化ビスフェノールＡ型エポキシ
樹脂（商品名；エピコートＧ０４５、油化シェルエポキ
シ株式会社製）１００部にジシアンジアミドを４部、ベ
ンジルジメチルアミンを０．１５部調合し、メチルエチ
ルケトン、メチルセロソルブ、ジメチルフォルムアミド
の１：１：１混合溶媒７０部に溶解した。このエポキシ
樹脂ワニスを縦糸５０本／２５ｍｍ、横糸５０本／２５
ｍｍを平織にした厚さ０．１０ｍｍの石英ガラスクロス
に塗工し、１７０℃で３分間加熱して、溶剤などの揮発
分を除去し、プリプレグを作成する。
【００３５】次に、前記エポキシ樹脂ワニスを縦糸５０
本／２５ｍｍ、横糸５０本／２５ｍｍを平織にした厚さ
０．１０ｍｍのＥ−ガラスクロスに塗工し、１７０℃で
３分間加熱して、溶剤などの揮発分を除去し、プリプレ
グを作成する。
【００３６】次に、図３に示すように、１ｍ2当たりの
重さが１／２オンスの銅箔１０と１オンスの銅箔１１の
間に、前記石英ガラスクロスを用いたプリプレグを挟
み、プレスを用いて温度１７０℃、圧力４ＭＰａで１時
間加熱加圧して張り合わせ、銅箔１０、銅箔１１および
石英ガラスクロスに樹脂を含浸した複合材料層３からな
る銅張り積層板１２を作成する。
【００３７】次に、図４に示すように、銅張り積層板を
多層化接着する際に用いるガイド穴１３を銅張り積層板
１２の４隅に設ける。
【００３８】次に、図５に示すように前記石英ガラスク
ロスを用いた銅張り積層板の前記銅箔１１をエッチング
して電源回路導体２を作成する。この電源用の回路２の
導体の被覆率は６８％である。
【００３９】一方、図６に示すように１ｍ2当たりの重
さが１／２オンスの銅箔１０と１オンスの銅箔１１の間
に先に形成したＥ−ガラスクロスを用いたプリプレグを
挟み、プレスを用いて温度１７０℃、圧力４ＭＰａで１
時間加熱加圧して張り合わせ、銅箔１０と銅箔１１とＥ
−ガラスクロスを用いた複合材料層６からなる銅張り積
層板１４を作成する。
【００４０】次に、図７に示すように、銅張り積層板を
多層化接着する際に用いるガイド穴１３を銅張り積層板
１４の４隅に設ける。
【００４１】次に、図８に示すように前記Ｅ−ガラスク
ロスを用いた銅張り積層板１４の前記銅箔１１にエッチ
ングにより信号回路導体５を作成する。この信号回路導
体の被覆率は１４％である。
【００４２】続いて、４隅に位置合わせ用のピンを設け
たステンレス製の治具板を用意し、図９に示すように、
前記治具板のピンに、前記銅張り積層板１４のガイド穴
をはめ込む。このとき信号回路導体５を形成した面を上
にしておく。次に、Ｅ−ガラスクロスを用いたプリプレ
グ１５にガイド穴を開け、信号回路導体５の上に載置す
る。
【００４３】次に、前記治具板のピンに、前記銅張り積
層板１３のガイド穴をはめ込む。このとき電源回路導体
２を形成した面を下にしておく。その後、プレスを用い
て温度１７０℃、圧力２ＭＰａで１時間加熱加圧して、
前記上銅張り積層板１４および１２を複合絶縁材料層１
５を介して張り合わせる。
【００４４】次に、図１０に示すように、スルーホール
用の穴１６をドリルで開け、前記穴１６の内壁および前
記銅張り積層板１２および１４の両表面に化学めっきに
より０．０３ｍｍ厚さの銅めっき層１７形成する。次
に、銅めっきを形成した銅箔１０に、エッチングにより
信号回路導体１および信号回路導体４を形成する。次
に、銅張り積層板１２および１４の周縁の不要部分を切
断除去して４層の回路を備えた多層プリント回路基板を
得る。
【００４５】図１１は本実施例にかかる多層プリント回
路基板の側面図である。この多層プリント回路基板は、
２０℃の下で目視観察したところ図１１に示すように平
らであった。３次元の座標測定器を用いて反り変形量を
測定した結果、１００ｍｍあたりの反り変形量が０．１
ｍｍ以下であった。
【００４６】実施例２ 図１２は本発明の第２の実施例を説明する図である。図
において、１８は実施例１により形成した多層プリント
回路基板、１９はＣＳＰ(Chip Size Package)型ＬＳＩ
素子、２０ははんだバンプ、２２は多層プリント回路基
板の表面に形成した回路接続用パッドである。前記ＣＳ
Ｐ型ＬＳＩ素子１９は１５ｍｍの間に１ｍｍピッチで１
２個の接続端子を備えている。また、前記はんだバンプ
２０の径は０．３ｍｍである。
【００４７】前記ＣＳＰ型ＬＳＩ素子１９を基板上には
んだバンプ２０を用いて実装するに際して、多層プリン
ト回路基板１８を２２０℃に加熱した。このときに生じ
る反り変形量は１００ｍｍ当たり０．０９ｍｍ以下であ
る。なお、この反り変形量はＣＳＰ型ＬＳＩ素子１９の
接続端子最大幅１５ｍｍ当たりに換算すると０．０１４
ｍｍ以下である。したがって、図１２に示すように多層
プリント回路基板１８上に形成した回路接続用パッド２
２とＣＳＰ型ＬＳＩ素子１９の各端子は安定的に接続す
ることができる。
【００４８】比較例１ 次に比較例の多層プリント回路基板を図１３ないし１５
用いて説明する。図１３は１ｍ2当たりの重さが１／２
オンスの銅箔１０と１オンスの銅箔１１をＥ−ガラスク
ロスを用いた厚さ０．１２ｍｍの複合材料層６で接着し
た銅張り積層板を示す図、図１４は比較例の多層プリン
ト回路基板を示す図である。図１４において、Ａ’は複
合絶縁材料層表面に形成した銅箔１０、１１をエッチン
グして形成した信号回路導体１および電源回路導体２か
らなる上部体である。なお、図において図２ないし図１
１に示される部分と同一部分については同一符号を付し
てその説明を省略する。
【００４９】図１４において、多層プリント回路基板
は、複合材料層表面に形成した銅箔１０、１１をエッチ
ングして形成した信号回路導体１および電源回路導体２
からなる上部体Ａ’、前記複合材料層表面に形成した銅
箔１０、１１をエッチングして形成した信号回路導体５
および信号回路導体４からなる下部体Ｂ、並びに前記上
部体Ａ’および下部体Ｂを接合する複合絶縁材料７から
なる。
【００５０】図１５は比較例１の多層プリント回路基板
の側面図である。この多層プリント回路基板において
は、前記上部体Ａ’が有する導体量は下部体Ｂが有する
導体量よりも多い。また、導体材料である銅箔の線膨張
係数はＥ−ガラス繊維とエポキシ系樹脂からなる複合絶
縁材料の線膨張係数より大である。このため、前記上部
体Ａ’の線膨張係数が下部体Ｂの線膨張係数よりも大き
くなる。したがって、前記多層プリント回路基板を冷却
した場合、前記上部体の方が下部体よりも大きく収縮し
て、多層プリント回路基板は図の上側が凹になるように
反り変形する。この反り変形量を測定すると、１００ｍ
ｍ当たりの反り変形量は０．５１ｍｍであった。
【００５１】比較例２ 図１６は、比較例２を説明する図である。図において、
２１は比較例１により形成した多層プリント回路基板で
ある。なお、図において図１２に示される部分と同一部
分については同一符号を付してその説明を省略する。
【００５２】前記ＣＳＰ型ＬＳＩ素子１９を基板２１上
にはんだバンプ２０を用いて実装するに際して、多層プ
リント回路基板２１を２２０℃に加熱した。多層プリン
ト回路基板の上部体Ａ’および下部体Ｂを接着するとき
の温度１７０℃よりも高温に昇温するため、多層プリン
ト回路基板は図１６に示すように上側が凸になるように
反り変形した。
【００５３】このときに生じる反り変形量は１００ｍｍ
当たり０．５６ｍｍであった。この反り変形量はＣＳＰ
型ＬＳＩ素子１９の接続端子最大幅１５ｍｍ当たりに換
算すると０．０８４ｍｍである。したがって、図１２に
示すように多層プリント回路基板１８上に形成した回路
接続用パッド２２とＣＳＰ型ＬＳＩ素子１９の各端子は
中央部では接続できるが、周縁部では接続できなかかっ
た。
【００５４】実施例３ 図１７は実施例１および２と同様に作成した多層プリン
ト基板回路を使用した携帯電話器実装構造の一例を示す
斜視図である。（ａ）は本体の斜視図、（ｂ）はその内
部斜視図である。ボタンキー２４などが付けられた筐体
２３の内部に多層プリント回路基板２６が組み込まれて
いる。この多層プリント回路基板の表面にＣＳＰ（Chip
Size Package）型ＬＳＩ素子２５を、はんだバンプ
を用いて実装した。２は液晶表示画面、２８はアンテナ
である。この実装した基板を−４０℃〜＋１２５℃の熱
ストレス試験を行った結果、良好な接続信頼性を得るこ
とができた。
【００５５】実施例４ 臭素化ポリ（Ｐ−ヒドロキシスチレン）２５０ｇをクロ
ロホルム５００ｇに溶解させ、水酸化ナトリウム１２０
ｇ水溶液５００ｇを撹拌しながら添加し、２５℃で１時
間反応させ、ナトリウム塩を得る。次にメタクリル酸ク
ロライド１２０ｇのクロロホルム溶液２００ｇを徐々に
加え２５℃で２時間反応を行った後、クロロホルム溶液
と水溶液を分離して、クロロホルム溶液を濃縮し反応物
を得る。さらに、この反応物をアセトンで溶かし、その
溶液をメタノール中に滴下し、精製を行った。
【００５６】前述のようにして得た臭素化ポリ（Ｐ−ヒ
ドロキシスチレン）メタクリル酸エステルをメチルエチ
ルケトンに溶解させ固形分量４０〜５０重量％のワニス
を得る。さらに、ラジカル重合開始剤としてジグミルパ
ーオキサイドを該樹脂１００重量部に対して３重量部添
加した後、このワニスをＥ−ガラスクロス（厚さ５０μ
ｍ）および石英ガラスクロス（厚さ５０μｍ）に各々含
浸塗工し、６０〜８０℃、１０〜２０分間乾燥してタッ
クフリーのプリプレグを得た。次にプリプレグを２枚重
ね、プリプレグ側を表面粗化した銅箔（３５μｍ厚）を
両面に積層して、圧力３０ｋｇｆ／ｃｍ2、温度１３０
℃で３０分間加熱し、さらに１７０℃で１時間プレスを
行い銅張り積層板を得た。この積層板の厚さは約１００
μｍである。得られた銅張り積層板をフォトエッチング
法によってＥガラスクロスには被覆率１５％の信号層お
よび石英ガラスクロスには被覆率７０％の電源層の内層
回路パターンを形成させ、下記方法によって回路パター
ンの銅表面を処理し、両面配線単位回路シートを形成し
た。なお、電源層は絶縁層の表裏に形成した。
【００５７】
【外１】
【００５８】上記の処理を終了後、前記のプリプレグ樹
脂シートを用いて信号回路導体層として３０層、電源層
として２層形成し、１７０℃、圧力２０ｋｇｆ／ｃ
ｍ2、８０分の条件で接着を行い、多層プリント回路板
を作成した。多層化接着のためプリプレグ樹脂シートは
３枚重ねで行った。その厚さは約１５０μｍである。
【００５９】多層化接着はシートの四方に設けた穴ガイ
ドピンを挿入する方法で位置ずれを防止して行った。多
層化接着後穴径０．３ｍｍまたは０．６ｍｍの穴をマイ
クロドリルによってあけ、前面に化学銅めっきを行って
スルーホール導体を形成させた。次に、最外層回路をエ
ッチングにより形成させて多層プリント回路板を形成し
た。
【００６０】本実施例では厚さが約４ｍｍ×５７０ｍｍ
×４２０ｍｍの大きさで、ライン幅７０μｍおよび１０
０μｍの２種、（チャンネル／グリッド）が２〜３本／
１．３ｍｍ、層間ずれが約１００μｍ以下のものを得る
ことができた。ガラスクロスは絶縁層の約３０体積％で
あった。
【００６１】本実施例の多層プリント回路基板は大型計
算機用のプリント板として有効である。
【００６２】
【発明の効果】以上説明したように本発明によれば、複
合絶縁材料層の線膨張係数を調整したので、電気導体層
の厚みや被覆率が表裏で非対称の多層プリント回路基板
の温度変化による反り変形抑制することができる。
【００６３】また、温度変化による反り変形抑制が抑制
された多層プリント回路基板を用いることにより、基板
上に電子部品を安定に搭載することができ、信頼性の高
い電子装置を得ることができる。
【図面の簡単な説明】
【図１】導電層の被覆率を変更したとき、同一の線膨張
係数を得るために必要な絶縁材料の線膨張係数の変更割
合を示す図である。
【図２】第１の実施例にかかる多層プリント回路基板の
概略断面図である。
【図３】Ｅ−ガラスクロスを用いた銅張り積層板を示す
図である。
【図４】ガイド穴１３形成した銅張り積層板を示す図で
ある。
【図５】電源回路導体を形成した銅張り積層板を示す図
である。
【図６】石英ガラスクロスを用いた銅張り積層板を示す
図である。
【図７】ガイド穴１３形成した銅張り積層板を示す図で
ある。
【図８】信号回路導体を形成した銅張り積層板を示す図
である。
【図９】複合材料層を介して積層した銅張り積層板を示
す図である。
【図１０】スルーホール用の穴をあけた積層板を示す図
である。
【図１１】多層プリント回路基板の側面図である。
【図１２】第２の実施例を説明する図である。
【図１３】比較例１の銅張り積層板を示す図である。
【図１４】比較例１の多層プリント回路基板の概略断面
図である
【図１５】比較例１の多層プリント回路基板の側面図で
ある。
【図１６】比較例２を説明する図である。
【図１７】携帯電話器の実装構造の斜視図である。
【符号の説明】
１ 第１の信号回路導体 ２ 電源回路導体 ３ 第１の複合絶縁材料層 ４ 第２の信号回路導体 ５ 第３の信号回路導体 ６ 第２の複合絶縁材料層 ７ 第３の複合絶縁材料層 ８ スルーホール １０ 銅箔 １１ 銅箔 １２ 銅張り積層板 １３ ガイド穴 １４ 銅張り積層板 １５ 複合絶縁材料層 １６ スルーホール用の穴 １８，２６ 多層プリント回路基板 １９ ＬＳＩ ２０ はんだバンプ ２２ パッド ２３ 筐体 ２４ ボタンキー ２５ ＣＳＰ型ＬＳＩ素子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/03 ６３０ Ｈ０１Ｌ 23/14 Ｒ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 クロスおよび該クロスに含浸した樹脂か
    らなる複合絶縁材料層と、該複合絶縁材料層表面に形成
    した導電体層からなる積層体を複数層積層して形成した
    多層プリント回路基板において、 前記導電体層による被覆率が高い複合絶縁材料層の線膨
    張係数を、導電体層による被覆率が低い複合絶縁材料層
    の線膨張係数よりも小さく設定したことを特徴とする多
    層プリント回路基板。
  2. 【請求項２】 クロスおよび該クロスに含浸した樹脂か
    らなる複合絶縁材料層と、該複合絶縁材料層表面に形成
    した導電体層からなる積層体を複数層積層して形成した
    多層プリント回路基板において、 前記導電体層の被覆率が高い複合絶縁材料層における前
    記クロスの線膨張係数が、前記導電体層の被覆率が低い
    複合絶縁材料層の前記クロスの線膨張係数よりも大きい
    ことを特徴とする多層プリント回路基板。
  3. 【請求項３】 クロスおよび該クロスに含浸した樹脂か
    らなる複合絶縁材料層と、該複合絶縁材料層表面に形成
    した導電体層からなる積層体を複数層積層して形成した
    多層プリント回路基板において、 前記導電体層は電源層および信号層を有し、前記電源層
    に接する少なくとも一方の前記複合絶縁材料層の線膨張
    係数を、前記信号層に接する前記複合絶縁材料層の線膨
    張係数よりも小さく設定したことを特徴とする多層プリ
    ント回路基板。
  4. 【請求項４】 クロスおよび該クロスに含浸した樹脂か
    らなる複合絶縁材料層と、該複合絶縁材料層表面に形成
    した導電体層からなる積層体を複数層積層して形成した
    多層プリント回路基板において、 前記導電体層は被覆率が６０〜８０％の電源層および被
    覆率が１０〜２０％の信号層を有し、 前記電源層に接する少なくとも一方の前記複合絶縁材料
    層の線膨張係数が８．５〜９．５×１０-6／℃、前記信
    号層に接する前記複合絶縁材料層の線膨張係数が１０〜
    １２×１０-6／℃であることを特徴とする多層プリント
    回路基板。
  5. 【請求項５】 クロスおよび該クロスに含浸した樹脂か
    らなる複合絶縁材料層と、該複合絶縁材料層表面に形成
    した導電体層からなる積層体を複数層積層して形成した
    多層プリント回路基板において、 前記導電体層６０〜８０％の被覆率に用いる前記複合絶
    縁材料層の線膨張係数が８．５〜９．５×１０-6／℃、
    導電体層１０〜２０％の被覆率に用いる前記複合絶縁材
    料層の線膨張係数が１０〜１２×１０-6／℃であること
    を特徴とする多層プリント回路基板。
  6. 【請求項６】 クロスおよび該クロスに含浸した樹脂か
    らなる複合絶縁材料層と、該複合絶縁材料層表面に形成
    した導電体層からなる積層体を複数層積層して形成した
    多層プリント回路基板において、 前記導電体層は電源層および信号層を有し、 前記電源層に接する少なくとも一方の前記複合絶縁材料
    層の前記クロスが石英ガラスであり、前記信号層に接す
    る前記複合絶縁材料層の前記クロスが前記石英ガラスよ
    り線膨張係数が大きいガラスからなることを特徴とする
    多層プリント回路基板。
  7. 【請求項７】 クロスおよび該とクロスに含浸した樹脂
    からなる複合絶縁材料層と、該複合絶縁材料層表面を被
    覆して形成した導電体層からなる積層体を複数層積層し
    て形成した多層プリント回路基板と、該多層回路基板の
    表面に形成した回路接続用のパッド上に搭載した電子部
    品とを備えた電子装置において、 前記多層プリント回路基板が請求項１〜６のいずれか記
    載の多層プリント回路基板よりなることを特徴とする電
    子装置。
JP29150099A 1999-10-13 1999-10-13 多層プリント回路基板および電子装置 Withdrawn JP2001111218A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP29150099A JP2001111218A (ja) 1999-10-13 1999-10-13 多層プリント回路基板および電子装置
TW089118983A TW480681B (en) 1999-10-13 2000-09-15 Multilayer printed wiring board and electronic equipment
US09/686,931 US6492008B1 (en) 1999-10-13 2000-10-12 Multilayer printed wiring board and electronic equipment
KR1020000060084A KR20010050995A (ko) 1999-10-13 2000-10-12 다층 프린트 배선 기판 및 전자장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29150099A JP2001111218A (ja) 1999-10-13 1999-10-13 多層プリント回路基板および電子装置

Publications (1)

Publication Number Publication Date
JP2001111218A true JP2001111218A (ja) 2001-04-20

Family

ID=17769696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29150099A Withdrawn JP2001111218A (ja) 1999-10-13 1999-10-13 多層プリント回路基板および電子装置

Country Status (4)

Country Link
US (1) US6492008B1 (ja)
JP (1) JP2001111218A (ja)
KR (1) KR20010050995A (ja)
TW (1) TW480681B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260123A (ja) * 2008-04-18 2009-11-05 Panasonic Corp 多層配線基板
US8344260B2 (en) 2009-05-19 2013-01-01 Panasonic Corporation Multilayer wiring board
JP2015084394A (ja) * 2013-10-25 2015-04-30 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板及びその製造方法
JP2016066726A (ja) * 2014-09-25 2016-04-28 日立化成株式会社 半導体封止用部材、半導体装置の製造方法及び半導体装置
WO2018088493A1 (ja) * 2016-11-09 2018-05-17 日立化成株式会社 プリント配線板及び半導体パッケージ

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332754A (ja) * 2002-05-15 2003-11-21 Internatl Business Mach Corp <Ibm> 多層プリント配線板
JP2004186665A (ja) 2002-10-09 2004-07-02 Murata Mfg Co Ltd 多層構造部品およびその製造方法
JP2004145129A (ja) * 2002-10-25 2004-05-20 Advanced Display Inc 表示装置およびその製造方法ならびに表示装置の製造装置
US7684993B2 (en) * 2003-09-11 2010-03-23 Siebel Systems, Inc. Value diagnostic tool
US7431720B2 (en) * 2003-11-25 2008-10-07 Ethicon, Inc. Multi-function clamping device with stapler and ablation heads
GB2410416A (en) * 2004-01-28 2005-08-03 David Richard Bloom Dentist's apron
KR20060008021A (ko) * 2004-07-23 2006-01-26 삼성전자주식회사 인쇄회로기판 및 이를 이용한 평판표시장치
US20070030681A1 (en) * 2005-07-29 2007-02-08 Brian Farrell Electromechanical structure and method of making same
US9120187B2 (en) * 2012-06-08 2015-09-01 Nokia Technologies Oy Multilayer 3D glass window with embedded functions
US10045437B2 (en) 2016-11-08 2018-08-07 International Business Machines Corporation Mitigation of warping of electronic components
KR102088000B1 (ko) * 2017-05-30 2020-03-11 주식회사 아모그린텍 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
KR102088033B1 (ko) * 2017-05-30 2020-03-11 주식회사 아모그린텍 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
WO2018221876A1 (ko) 2017-05-30 2018-12-06 주식회사 아모그린텍 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4501787A (en) * 1983-04-29 1985-02-26 Westinghouse Electric Corp. Flame retardant B-staged epoxy resin prepregs and laminates made therefrom
US4747897A (en) * 1985-02-26 1988-05-31 W. L. Gore & Associates, Inc. Dielectric materials
US4798762A (en) * 1985-08-14 1989-01-17 Toray Industries, Inc. Laminate board containing uniformly distributed filler particles and method for producing the same
US4814945A (en) * 1987-09-18 1989-03-21 Trw Inc. Multilayer printed circuit board for ceramic chip carriers
US4963697A (en) * 1988-02-12 1990-10-16 Texas Instruments Incorporated Advanced polymers on metal printed wiring board
US4882454A (en) * 1988-02-12 1989-11-21 Texas Instruments Incorporated Thermal interface for a printed wiring board
JPH02177391A (ja) * 1988-12-27 1990-07-10 Nec Corp 厚膜印刷多層配線基板
US5264065A (en) * 1990-06-08 1993-11-23 Amp-Akzo Corporation Printed circuits and base materials having low Z-axis thermal expansion
US5103293A (en) * 1990-12-07 1992-04-07 International Business Machines Corporation Electronic circuit packages with tear resistant organic cores
JPH08192482A (ja) * 1995-01-13 1996-07-30 Fuji Kiko Denshi Kk 異種材料積層板およびその製造方法
JP2746555B2 (ja) * 1995-11-13 1998-05-06 新日鐵化学株式会社 フレキシブルプリント基板
US6136733A (en) * 1997-06-13 2000-10-24 International Business Machines Corporation Method for reducing coefficient of thermal expansion in chip attach packages

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260123A (ja) * 2008-04-18 2009-11-05 Panasonic Corp 多層配線基板
US8344260B2 (en) 2009-05-19 2013-01-01 Panasonic Corporation Multilayer wiring board
JP2015084394A (ja) * 2013-10-25 2015-04-30 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板及びその製造方法
JP2016066726A (ja) * 2014-09-25 2016-04-28 日立化成株式会社 半導体封止用部材、半導体装置の製造方法及び半導体装置
WO2018088493A1 (ja) * 2016-11-09 2018-05-17 日立化成株式会社 プリント配線板及び半導体パッケージ
KR20190082205A (ko) * 2016-11-09 2019-07-09 히타치가세이가부시끼가이샤 프린트 배선판 및 반도체 패키지
JPWO2018088493A1 (ja) * 2016-11-09 2019-10-03 日立化成株式会社 プリント配線板及び半導体パッケージ
US11040517B2 (en) 2016-11-09 2021-06-22 Showa Denko Materials Co., Ltd. Printed wiring board and semiconductor package
TWI737851B (zh) * 2016-11-09 2021-09-01 日商昭和電工材料股份有限公司 印刷線路板及半導體封裝體
KR102432295B1 (ko) 2016-11-09 2022-08-11 쇼와덴코머티리얼즈가부시끼가이샤 프린트 배선판 및 반도체 패키지

Also Published As

Publication number Publication date
TW480681B (en) 2002-03-21
KR20010050995A (ko) 2001-06-25
US6492008B1 (en) 2002-12-10

Similar Documents

Publication Publication Date Title
JP3905325B2 (ja) 多層プリント配線板
JP4119205B2 (ja) 多層配線基板
JP2001111218A (ja) 多層プリント回路基板および電子装置
US9066439B2 (en) Wiring board and method for manufacturing the same
WO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
US20120030938A1 (en) Method of manufacturing printed circuit board
WO2004064467A1 (ja) 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法
JPWO2009028110A1 (ja) 多層配線基板および半導体装置
US20140099488A1 (en) Printed wiring board and method for manufacturing printed wiring board
KR100747023B1 (ko) 다층 인쇄회로기판 및 그 제작방법
US10779414B2 (en) Electronic component embedded printed circuit board and method of manufacturing the same
US20130025839A1 (en) Thermal substrate
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
JP2006073819A (ja) プリント配線板及びプリント配線板の作製方法
JP4276227B2 (ja) 多層プリント配線板
JP2008277721A (ja) 多層回路基板及び半導体装置
KR100744993B1 (ko) 다층 인쇄회로기판 및 그 제작방법
JPH08216340A (ja) 高剛性銅張積層板及びその製造方法
JP2000277917A (ja) 多層プリント配線板及びその製造方法
JPH0992974A (ja) 多層板の製造法
JP3934499B2 (ja) 実装構造体
JP2007115952A (ja) インターポーザ基板及びその製造方法
KR100654669B1 (ko) 방열성이 우수한 반도체 칩 탑재용 인쇄 회로 기판 및 그제조 방법
JP3878832B2 (ja) 多層配線基板
JP2001094256A (ja) 多層プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050404

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050812

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051025

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20051222

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070202