KR20010050995A - 다층 프린트 배선 기판 및 전자장치 - Google Patents

다층 프린트 배선 기판 및 전자장치 Download PDF

Info

Publication number
KR20010050995A
KR20010050995A KR1020000060084A KR20000060084A KR20010050995A KR 20010050995 A KR20010050995 A KR 20010050995A KR 1020000060084 A KR1020000060084 A KR 1020000060084A KR 20000060084 A KR20000060084 A KR 20000060084A KR 20010050995 A KR20010050995 A KR 20010050995A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
wiring board
printed wiring
composite insulating
Prior art date
Application number
KR1020000060084A
Other languages
English (en)
Inventor
아마기시게오
무라카와사토시
Original Assignee
가나이 쓰도무
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰도무, 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가나이 쓰도무
Publication of KR20010050995A publication Critical patent/KR20010050995A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02—Physical, chemical or physicochemical properties
    • B32B7/025—Electric or magnetic properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09318—Core having one signal plane and one power plane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

온도 변화에 기인한 다층 프린트 배선기판의 휨 변형을 억제하기 위하여 복합 절연층의 열 팽창계수가 조절된다. 다층 프린트 배선기판을 이루는 도체층의 양면상의 두께 및 피복율은 중앙 면에 대해 비대칭이다.
포(cloth) 및 포내로 함침된 수지로 만들어 지는 복합 절연층과, 상기 복합 절연층의 표면상에 코팅됨으로써 형성되는 도체층으로 이루어지는 적층체를 적층시킴으로써 다층 프린트 배선기판이 형성된다. 이 때, 도체층에 의한 높은 피복율을 가지는 복합 절연층의 열 팽창계수는 도체층에 의한 낮은 피복율을 가지는 복합 절연층의 열 팽창계수보다 작은 값으로 설정된다.

Description

다층 프린트 배선 기판 및 전자장치{MULTILAYER PRINTED WIRING BOARD AND ELECTRONIC EQUIPMENT}
본 발명은 다층 프린트 배선기판에 관한 것인데, 특히 온도변화에 기인한 휨 변형(warping)을 방지하는 다층 프린트 배선기판 및 다층 프린트 배선기판을 이용한 전자장치에 관한 것이다.
프린트 배선기판은 섬유로 짠 포(cloth)에 수지를 함침한 복합 절연 재료와 상기 복합 절연 재료 표면상에 형성되는 도체의 회로 패턴으로 구성되며, 이들은 다중층으로 적층함으로써 다층 프린트 배선기판이 형성된다. 상기 복합 절연 물질로 이용되는 직물용으로는 전기용 E-유리(E-glass) 섬유가 일반적으로 사용된다. 상기 직물용으로 때때로 석영 유리 섬유 또는 방향족의 폴리아미드 섬유가 사용된다. 상기 도체로서는 구리막, 또는 표면상에 니켈 도금을 갖는 구리막이 사용된다.
전기 전도 물질인 구리 막의 열 팽창계수는 약 17 × 10-6(1/℃) 이며,E-유리 섬유 및 에폭시 계 수지로 만들어진 복합 절연 물질의 열 팽창계수는 약 11 × 10-6(1/℃) 이다. 이와 같이, 전기 전도 물질 및 복합 절연 물질의 열 팽창계수는 서로 다르다. 따라서, 전기 전도 물질 및 복합 절연 물질로 만들어진 다층 프린트 배선기판의 면 방향으로의 열 팽창계수는 회로 패턴을 형성하는 전기 전도체의 두께 및 전기 전도체로 형성한 회로 패턴이 복합 절연 물질의 표면을 덮는 비율, 즉, 피복율(covering ratio)에 좌우된다.
일반적으로, 다층 프린트 배선기판내에 형성되는 회로 패턴은 다층 프린트 배선기판의 두께방향으로의 중심면에 대해 대칭이 아니다. 다층 프린트 배선기판을 구성하는 전기 전도체 층의 양 면상의 피복율 및 두께가 상기 기술한 중심면에 대해서 비대칭일 경우에, 전기 전도체 층의 면내방향의 열 팽창계수는 비대칭이 된다.
따라서, 제조시 다층 프린트 배선기판이 열적 영향을 받게 되면, 기판에 휨변형이 발생한다. 만약 다층 프린트 배선기판에 휨 변형이 있으면, 부품에 형성된 접점과 다층 프린트 배선기판에 형성된 접점과의 위치 관계에 어긋남이 발생하기 때문에, 전자 부품을 다층 프린트 배선기판의 표면상에 납땜할 때 전자 부품을 연결하는 면에서 문제점이 발생한다.
일반적으로, 다층 프린트 배선기판은, 복합 절연 물질의 표면상에 회로 패턴을 구비하는 다수의 프린트 배선기판을 프리프레그(prepreg)를 사용하여 약 170 ℃로 가열 접착함으로써 형성된다. 형성된 다층 프린트 배선기판을 구성하는 전기 전도체 층의 양면상의 두께 및 피복율이 상기 기술한 중심평면에 대해서 비대칭인 경우에는, 다층 프린트 배선기판이 170 ℃에서 가열 접착되고 난 후 실온(20℃)으로 냉각될 때 열 팽창계수의 차이때문에 다층 프린트 배선기판내에 휨 변형이 일어난다. 전자 부품이 다층 프린트 배선기판상에 납땜될 때, 다층 프린트 배선기판은 170 ℃ 이상으로 가열된다. 그 때에도, 열 팽창계수의 차이때문에 다층 프린트 배선기판내에 휨 변형이 일어난다.
본 발명의 목적은, 비록 전기 전도체 층의 양면상의 두께 및 피복율가 중심면에 대해서 비대칭이더라도, 온도 변화에 기인한 휨 변형이 적은 다층 프린트 배선기판 및 전자 회로를 제공하는 것이다.
본 발명은 다층 프린트 배선기판이, 포(cloth) 및 포내로 함침된 수지로 만들어 지는 복합 절연 층과, 복합 절연 층의 표면상에 형성되는 전기 전도체 층으로 구성되는 적층체를 적층시킴으로써 형성되고, 여기에서 전기 전도체 층에 의한 높은 피복율을 가지는 복합 절연 층의 열 팽창계수는 전기 전도체 층에 의한 낮은 피복율을 가지는 복합 절연 층의 열 팽창계수보다 더 작은 값으로 설정되는 것을 특징으로 한다.
또한, 본 발명에 따른 다층 프린트 배선기판은, 전기 전도체 층에 의한 더 높은 피복율을 가지는 복합 절연 층내의 포가 갖는 열 팽창계수가 전기 전도체 층에 의한 낮은 피복율을 가지는 복합 절연 층내의 포가 갖는 열 팽창계수보다 더 큰 값인 것을 특징으로 한다.
또한, 본 발명에 따른 다층 프린트 배선기판은, 전기 전도체 층이 전원 층 및 신호 층으로 구성되며, 전원 층에 접촉되는 복합 절연층중 적어도 하나의 열 팽창계수가 신호 층에 접촉되는 복합 절연층의 열 팽창계수보다 더 작은 값으로 설정되는 것을 특징으로 한다.
또한, 본 발명에 따른 다층 프린트 배선기판은, 전기 전도체 층이 60 내지 80%, 바람직하게는 65 내지 75%의 피복율을 가지는 전원 층 및 10 내지 20%의 피복율을 가지는 신호 층으로 구성되며, 전원 층에 접촉되는 복합 절연층중 적어도 하나의 열 팽창계수가 8.5 내지 9.5 × 10-6/℃의 범위내에 있으며, 신호 층에 접촉되는 복합 절연층의 열 팽창계수가 10 내지 12 × 10-6/℃ , 바람직하게는 10.5 내지 11.5 × 10-6/℃의 범위내에 있는 것을 특징으로 한다.
또한, 본 발명에 따른 다층 프린트 배선기판은, 전기 전도체 층이 전원층 및 신호층으로 구성되며, 전원 층에 접촉되는 복합 절연층중 적어도 하나의 포가 석영 유리로 만들어지며, 신호 층에 접촉되는 복합 절연층의 포는 석영 유리의 열 팽창계수보다 더 큰 열 팽창계수를 가지는 유리로 만들어지는 것을 특징으로 한다.
본 발명에 따른 회로 층으로서, 4개 내지 50 개의 층이 형성될 수 있다.
또한, 본 발명은 상술된 다층 프린트 배선기판의 표면상에 형성된 회로 접착 패드상에 전자부품이 장착되어 전자 장치가 구성되는 것을 특징으로 한다.
특히, 본 발명에 있어서, 복합 절연층이 각 복합 절연층내에 동일한 양의 포를 사용하고, 포에 대해서는 다른 열 팽창계수를 가지는 물질을 사용하여 형성됨으로써 고생산성 배선기판이 얻어질 수 있다. 따라서, 바람직하게는 좀 더 큰 피복율을 가지는 복합 절연층용으로 석영 유리가 사용되며, 좀 더 적은 피복율을 가지는 복합 절연 층용으로는 석영 유리의 열 팽창계수보다 더 큰 열 팽창계수를 가지는 유리가 사용된다.
본 발명에 따른 다층 프린트 배선기판의 제조방법에 관한 예시는 다음과 같다.
내부 프리프레그 시트가 함침용 에폭시 와니스(vanish)로 시트형상 기초 재료를 함침 및 도포하고 실온 170℃ 까지의 온도에서 건조함으로써 얻어진다. 건조 온도의 설정은 사용된 용매 및 기초 재료에 따라 결정된다. 얻어진 프리프레그 및 구리 막으로 형성되는 경화된 적층 기판상에 회로 패턴이 형성되며, 회로패턴을 구비하는 경화된 적층 기판이, 그들사이에 프리프레그 시트를 개재한 채 필요한 매수 만큼 적층되며, 적층된 경화 적층 기판은 다중 프린트 배선기판을 얻기 위해 100 내지 250 ℃ 및 1 내지 100 kgf/㎝2의 상태하에서 결합된다.
시트형 기초 재료의 섬유포로서는, SiO2, Al2O3로 구성된 E-유리 섬유, C-유리섬유, A-유리섬유, S-유리섬유, D-유리섬유, YM-31-A 유리 섬유 및 석영 유리섬유등의 다양한 종류의 유리섬유가 무기 섬유(inorganic fiber)로 사용될 수 있다. 방향족 폴리아미드-이미드 골격(skeleton)을 가지는 중합체를 성분으로하는 알아미드(Alamide) 섬유가 유기 섬유(organic fiber)로서 사용될 수 있다. 섬유포는 절연 층에 대해 20 내지 40 체적%로 포함되며 10 내지 20 ㎛ 의 직경을 가지는 것이 바람직하다.
한 층의 절연 층은 다수의 섬유포 층으로 이루어지고, 절연층은 회로 전도체 층을 통하여 얇은 층과 두꺼운 층이 교대로 적층되며, 신호층 및 정합층의 선폭은 100 ㎛ 보다 작은 것이 바람직 하다.
절연층의 두께는 250 ㎛ 보다 작으며, 절연층의 한 층당 섬유포 층의 수는 2개 내지 5개인 것이 바람직하다. 특히, 얇은 절연층의 한층은 2 층의 섬유포 층으로 이루어지며 100 ㎛보다 작은 두께를 가지며, 두꺼운 절연층의 한 층은 3 층의 섬유포 층으로 이루어지며 150 ㎛ 보다 작은 두께를 가지는 것이 바람직하다.
본 발명에 있어서, 다수의 반도체 소자를 탑재하는 세라믹 다층 배선 기판에 제공되는 핀이 다층 프린트 배선기판에 제공되는 구멍을 통하여 내부로 삽입되고 고정되며, 다층 프린트 배선기판의 단자는 백보드에 제공되는 다중 전도체 커넥터에 전기적으로 접속되는 컴퓨터 접속 구조에 있어서, 백보드 및 다층 프린트 배선기판중 적어도 하나는 수지로 함침된 섬유포로된 절연층 및 회로 전도체 층이 교대로 적층된 상술된 기판으로 형성되며, 절연층은 1 ㎒ 에 있어서 3.0 내지 3.5의 비유전율, UL94에서 V-0의 난염성(flame retardancy), 5.0 × 10-5내지 8.0 × 10-5/℃ 의 열 팽창계수를 가지며, 회로 신호층의 선폭은 100 ㎛ 보다 작다.
상기에 더하여, 본 발명에 따른 다층 프린트 배선기판은 셀룰러 폰, 개인용 컴퓨터 또는 차량의 ECU의 전자 유닛의 프린트 기판용으로 사용될 수 있다.
도 1은 전기 전도성 층의 도포율을 변경하는 때 동일 열 팽창계수를 얻기 위해 필요한 절연물질의 열 팽창계수의 변경 속도를 나타낸 그래프.
도 2는 다층 프린트 배선기판의 제 1 실시예를 나타낸 개략단면도.
도 3은 E-유리포를 사용한 구리판금적층판을 나타낸 도면.
도 4는 적층된 판에 형성된 가이드홀(13)을 가진 구리판금적층판을 나타낸 도면.
도 5는 적층된 판에 형성된 전원 배선 도체를 가지는 구리판금적층판을 나타낸 도면.
도 6은 석영 유리포를 사용한 구리판금적층판을 나타낸 도면.
도 7은 적층된 판에 형성된 가이드홀(13)을 가지는 구리판금적층판을 나타낸 도면.
도 8은 적층된 판상에 형성된 신호 배선 도체를 가지는 구리판금적층판을 나타낸 도면.
도 9는 복합물질층을 통하여 적층되는 구리판금적층판을 나타낸 도면.
도 10은 상기 판에 뚫린 스루홀을 가지는 적층판을 나타낸 도면.
도 11은 다층 프린트 배선기판을 나타낸 측면도.
도 12는 제 2 실시예를 설명하는 도면.
도 13은 구리판금적층판의 비교예(1)를 나타낸 도면.
도 14는 다층 프린트 배선기판의 비교예(1)를 나타낸 개략단면도.
도 15는 다층 프린트 배선기판의 비교예(1)를 나타낸 측면도.
도 16은 비교예(2)를 설명하는 도면.
도 17은 셀룰러 폰의 장착구조를 나타낸 사시도.
절연층의 양 표면상에 전기 전도성 층을 가지는 프린트 배선기판에서의 전기 전도성 층의 피복율이 변경될 때, 피복율을 변경하기 전과 같은 열 팽창계수를 얻는데 필요한 절연층의 열 팽창계수의 변경비율이 도 1에 도시된다. 도 1 에서, 곡선 A는 수지로 함침된 유리 포가 복합 절연층용으로 사용되는 경우를 나타내며, 곡선 B는 수지만이 사용될 경우를 나타낸다.
표 1은 수지만이 복합 절연층용으로 사용되는 경우 및 수지로 함침된 유리 포가 사용된 경우의 길이방향 탄성계수, 열 팽창계수 및 층 두께값을 나타낸다. 표 1 에서, E1, E2는 전기 전도체 층 및 절연층의 길이방향 탄성계수를 각각 나타내며, α1, α2는 전기 전도체 층 및 절연층의 열 팽창계수를 각각 나타내며, t1, t2는 전기 전도체 층 및 절연층의 층 두께값을 각각 나타낸다.
도 1 및 표 1 에 도시된 바와 같이, 구리막의 피복율이 변경될 때 프린트 배선기판의 열 팽창계수를 유지시키기 위해서는, 더 낮은 탄성계수를 가지는 절연층이 절연층(도 1의 곡선 B로 표시된 수지)으로 사용되는 경우는 더 높은 탄성계수를 가지는 절연층이 절연층(도 1의 곡선A로 표시된 수지가 함침된 유리 섬유)으로 사용된 경우보다 절연층(수지재료)의 열팽창계수가 크게 변경되어야 한다.
즉, 다층 프린트 배선기판을 구성하는 전기 전도체 층의 양 표면상의 두께 및 피복율이 전기 전도체 층의 중앙평면에 대하여 비대칭일 경우에, 낮은 탄성계수를 가지는 절연층이 절연층으로 사용될 때에는 다층 프린트 배선기판의 휨 변형이 절연층의 열 팽창계수에 의해 억제되기가 어렵다. 한편, 높은 탄성계수를 가지는 절연층이 절연층(수지가 함침된 유리섬유)으로 사용될 때에는 다층 프린트 배선기판의 휨 변형은 절연층의 열 팽창계수에 의해 상대적으로 억제되기가 쉽다.
따라서, 다층 프린트 배선기판이 제작된다. 열적 변화에 의해 휘는 다층 프린트 배선기판에서, 다층 프린트 배선기판이 냉각시에 볼록하게 휘는 면에 큰 열 팽창계수를 가지는 절연층이 배치되고, 볼록한 면의 절연층의 열 팽창계수보다 작은 열 팽창계수를 가지는 절연층이 다층 프린트 배선기판이 오목하게 휘는 면에 배치되도록 다층 배선 기판이 제작된다. 다층 프린트 배선기판에 있어서, 볼록하게 구부러지는 면의 복합 절연층의 열 팽창계수보다 더 작은 열 팽창계수를 가지는 복합 절연층을 사용함으로써 냉각시 오목면의 열 수축량은 오목한 면의 열 수축량과 같게 될 수 있다. 이로인해, 온도 변화에 기인한 다층 프린트 배선기판의 휨 변형이 줄어들 수 있다. 따라서, 전자 부품이 다층 프린트 배선기판의 표면상에 땜납될 때 국부적으로 형성된 접점과 다층 프린트 배선기판에 생성된 접점사이의 위치적 어긋남을 억제하는 것이 가능하여, 전자 부품 결선시 아무런 문제도 발생되지 않는다.
실시예 1
도 2 내지 도 11은 본 발명에 따른 제 1 실시예를 설명하는 도면이다. 도 2는 다층 프린트 배선기판의 제 1 실시예를 나타내는 개략적인 단면도이다. 도 2에 있어서, 참조기호(1)는 구리로 만들어진 제 1 신호 배선 도체이며, 참조기호(2)는 구리로 만들어진 전원 배선 도체이며, 석영 유리로 만들어진 60 중량% 의 포 및 포내로 함침된 에폭시 그룹 수지로 이루어지고 참조기호(3)는 약 0.12 ㎜의 두께를 가지는 제 1 복합 절연층이다. 제 1 신호 배선 도체(1) 및 전원 배선 도체(2)는 상부 본체(A)를 형성하기 위하여 복합 절연층(3)의 양 표면상에 각각 형성된다.
참조기호(4)는 제 2 신호 배선 도체이며, 참조기호(5)는 구리로 만들어진 제 3 신호 배선 도체이다. 참조기호(6)은 E-유리로 만들어진 60 중량%의 포 및 포내로 함침된 에폭시 계 수지로 이루어지고, 약 0.12 ㎜의 두께를 가지는 제 2 복합 절연층이다. 제 2 신호 배선 도체 및 제 3 신호 배선 도체는 하부 본체(B)를 형성하기 위하여 복합 절연층(6)의 양 표면상에 각각 형성된다.
참조기호(7)는 E-유리로 만들어진 60 중량%의 포 및 포내로 함침된 에폭시 그룹 수지로 이루어지고, 약 0.14 ㎜ 의 두께를 가지는 제 3 복합 절연층이다. 상부 본체(A) 및 하부 본체(B)는 제 3 복합 절연층(7)을 통하여 접착되어 다층 프린트 배선기판을 형성한다. 또한, 참조기호(8)는 스루홀이며, 참조기호(17)는 스루홀내면에 형성된 구리도금막이다.
제 1 신호 배선 도체(1) 및 제 2 신호 배선 도체(4)는 약 15% 의 피복율 및 약 0.048 ㎜ 의 두께를 각각 가진다. 제 3 신호 배선 도체(5)는 약 14%의 피복율 및 약 0.035 ㎜ 의 두께를 가진다. 한편, 전원 배선 도체는 약 68%의 피복율 및 약 0.035 ㎜ 의 두께를 가진다. 즉, 상부 본체(A)내에 포함된 도체량은 하부 본체(B)내에 포함된 도체량보다 많다.
구리로 이루어진 도체 재료의 열 팽창계수는 17 × 10-6(1/℃) 이며, E-유리 및 에폭시 그룹 수지로 이루어진 복합 절연체 물질의 열 팽창계수는 11 × 10-6(1/℃) 이다. 따라서, 다층 프린트 배선기판을 이루는 모든 절연층이 E-유리 섬유 및 에폭시 그룹 수지로 이루어진 복합 절연체 물질로 형성된다면, 상부 본체의 열 팽창계수가 하부 본체의 열 팽창계수보다 더 크게 된다. 따라서, 다층 프린트 배선기판이 냉각될 시에, 상부 본체가 하부 본체보다 더욱 많이 수축하기 때문에 상부 본체가 오목하게 되도록 다층 프린트 배선기판이 휜다.
한편, 본 실시예에 있어서, 석영 유리로 만들어진 포 및 포내로 함침된 에폭시 그룹 수지가 제 1 복합 절연층으로 사용된다. 석영 유리로 만들어진 포 및 포내로 함침된 엑폭시 그룹 수지로 이루어진 복합 절연 물질의 열 팽창계수는 9 × 10-6(1/℃)이다. 상기한 바와 같이 작은 열 팽창계수를 가지는 절연체 물질을 사용하는 제 1 복합 절연층을 구성함으로써, 다층 프린트 배선기판이 냉각될 때 상부 본체의 수축량이 하부 본체의 수축량에 거의 동일하게 되며, 휨 변형량이 100 ㎜ 당 0.1 ㎜ 이하로 억제될 수 있다.
도 3 내지 도 10을 참조하여, 본 발명에 따른 다층 프린트 배선기판인 본 실시예를 제작하는 방법이 아래에 기술될 것이다. 이러한 도면에 있어서, 참조기호(10)는 1 m2당 1/2 온스의 무게를 가지는 구리막이며, 참조기호(11)는 1 m2당 1 온스의 무게를 가지는 구리막이며, 참조기호(12)는 석영 포를 사용한 구리판금적층판이며, 참조기호(13)는 가이드홀이며, 참조기호(14)는 E-유리 포를 사용한 구리판금적층판이며, 참조기호(15)는 복합 절연층이며, 참조기호(16)는 스루홀용 구멍이다. 각 도면에서 유사한 부분은 도 2에서와 같은 참조기호로서 명시되며, 설명은 생략한다.
도 3은 E-유리 포를 사용하여 복합 물질 층(3)의 양 표면상에 각각 구리막(10) 및 구리막(11)을 접착함으로써 형성되는 구리판금적층판(12)을 나타낸 도면이다. 도 4는 적층판내에 형성된 가이드홀(13)을 가지는 구리판금적층판(12)을 나타낸 도면이며, 홀(13)은 적층판이 적층될 때 삽입지그용으로 사용된다. 도 5는 적층판상에 형성된 전원 배선 도체를 가지는 구리판금적층판을 나타낸 도면이다. 도 6은 석영 포를 이용하여 복합 물질 층(6)의 양 표면상에 각각 구리막(10) 및 구리막(11)을 접착함으로써 형성되는 구리판금적층판(14)을 나타낸 도면이다. 도 7은 적층판내에 형성되는 가이드홀(13)을 가지는 구리판금적층판(14)을 나타낸 도면이며, 홀(13)은 적층판이 적층될 때 삽입지그용으로 사용된다. 도 8은 적층판상에 형성된 신호 배선 도체(5)를 가지는 구리판금적층판을 나타낸 도면이다. 도 9는 복합 물질 층(15)을 통하여 적층된 구리판금적층판(12 및 14)를 나타낸 도면이다. 도 10은 판에 뚫린 스루홀(16)을 가지는 적층판을 나타낸 도면이다.
먼저, 비스페놀 브로마이드(A)형 에폭시 수지(상표명 : Epicoat G045, Petrochemical Shell Epoxy Co.)의 100부는 디시안-디아미드를 4부 및 벤질-디메틸아민을 0.15부로 혼합된 후, 1 : 1: 1 의 메틸에틸 케톤, 메틸-셀로솔브 및 디메틸-포름아미드의 혼합 용매의 70부내로 용해된다. 에폭시 수지 와니스는 50 날실/25 ㎜ 및 50 씨실/25 ㎜ 로 평직(plane woven)된 0.10 ㎜ 의 두께를 가지는 석영 유리 포에 적용되며, 프리프레그 시트는 용매 등의 휘발성 성분을 제거시키기 위해 3분동안 170 ℃ 에서 와니스가 도포되는 포를 가열시킴으로써 형성된다.
다음으로, 에폭시 수지 와니스는 50 날실/25 ㎜ 및 50 씨실/25 ㎜ 로 평직된 0.10 ㎜ 의 두께를 가지는 E-유리 포에 적용되며, 프리프레그 시트는 용매 등의 휘발성 성분을 제거시키기 위해 3분동안 170 ℃ 에서 와니스가 도포되는 포를 가열시킴으로써 형성된다.
다음으로, 도 3에 도시된 바와 같이, 석영 유리 포를 사용하는 프리프레그 시트는 1 m2당 1/2 온스의 무게를 가지는 구리막(10) 및 1 m2당 1 온스의 무게를 가지는 구리막(11)사이에 놓인 후, 프레스를 사용해서 1 시간동안 170 ℃ 의 온도 및 4 ㎫ 의 압력으로 가열 및 압축됨으로써 서로 접착되어 구리막(10), 구리막(11), 및 수지로 함침된 석영 유리 포로 된 복합 물질층(3)으로 이루어지는 구리판금적층판(12)을 형성한다.
다음, 도 4에 도시된 바와 같이, 구리판금적층판이 다중층으로 접착될 때 사용되는 가이드홀(13)은 구리판금적층판(12)의 네 코너에 뚫린다.
그 뒤, 도 5에 도시된 바와 같이, 전원배선 도체(2)는 석영 유리 섬유를 사용한 구리판금적층판의 구리막(11)을 에칭함으로써 형성된다. 전원배선 도체(2)의 피복율은 68%이다.
한편, 도 6에 도시된 바와 같이, E-유리 포를 사용한 프리프레그 시트는 1 m2당 1/2 온스의 무게를 가지는 구리막(10) 및 1 m2당 1 온스의 무게를 가지는 구리막(11)사이에 놓인 후, 프레스를 사용해서 1 시간동안 170 ℃ 의 온도 및 4 ㎫ 의 압력으로 가열 및 압축됨으로써 서로 접착되어 구리막(10), 구리막(11), 및 수지로 함침된 E-유리 포로 된 복합 물질층(6)으로 이루어지는 구리판금적층판(14)을 형성한다.
다음으로, 도 7에 도시된 바와 같이, 구리판금적층판이 다중층내로 접착될 때 사용되는 가이드홀(13)은 구리판금적층판(14)의 네 코너에 뚫린다.
그 뒤, 도 8에 도시된 바와 같이, 신호 배선 도체(5)는 E-유리 포를 사용한 구리판금적층판의 구리막(11)을 에칭함으로써 형성된다. 신호 배선 도체의 피복율은 14%이다.
다음으로, 4 코너에 위치선정 핀을 가진 스테인레스 스틸로 만들어진 지그 플레이트가 준비되며, 구리판금적층판(14)의 가이드홀이 지그 플레이트의 핀위로 삽입된다. 그때, 구리판금적층판(14)은 신호 배선 도체(5)가 형성되는 표면이 위로 향하도록 놓여진다. 그후, 가이드홀이 E-유리 포를 사용한 프리프레그 시트(15)에 뚫리며, 프리프레그 시트(15)가 신호 배선 도체(5)상에 놓인다.
다음으로, 구리판금적층판(12)의 가이드홀이 지그 플레이트의 핀위로 삽입된다. 그때, 구리판금적층판(12)은 전원 배선 도체(2)가 형성되는 표면이 아래로 향하도록 놓여진다. 그 뒤, 구리판금적층판(14 및 12)은 프레스를 사용하여 1 시간동안 170 ℃ 의 온도 및 4 ㎫ 의 압력으로 가열 및 압축됨으로써 복합 절연층(15)을 통하여 서로 접착된다.
다음으로, 도 10에 도시된 바와 같이, 스루홀용 홀(16)은 드릴을 이용해 뚫리며, 0.03 ㎜ 의 두께를 가지는 구리도금층(17)은 홀(16)의 내부벽 및 구리판금적층기판(12 및 14)의 양 표면상에 화학적인 도금에 의해 형성된다. 그 뒤, 신호배선 도체(1) 및 신호 배선 도체(4)는 상부에 형성된 구리도금을 가지는 구리막(10)상의 에칭에 의해 형성된다. 다음, 구리판금적층판(12 및 14)의 주변부의 불필요한 부분은 4층의 배선층을 가지는 다층 프린트 배선기판을 얻기 위하여 제거된다.
도 11은 본 실시예에 따른 다층 프린트 배선기판을 나타내는 측면도이다. 다층 프린트 배선기판은 20℃ 의 온도하에서 도 11에 도시된 바와 같이 평편하다는 것을 시각적으로 알게된다. 3차원 배위 측정 장비를 이용해 휨 변형 측정한 결과, 100 ㎜ 당 휨 변형량은 0.1 ㎜ 보다 적었다.
실시예 2
도 12는 본 발명에 따른 제 2 실시예를 설명한 도면이다. 도면을 참조하여, 참조기호(18)은 제 1 실시예에 의해 형성된 다층 프린트 배선기판이며, 참조기호(19)는 CSP(chip size package)형 LSI 요소이며, 참조번호(20)은 납땜 범퍼이며, 참조번호(22)는 다층 프린트 배선기판의 표면상에 형성된 회로 연결 패드이다. CSP형 LSI 요소(19)는 15 ㎜ 길이의 구획에 1 ㎜ 피치의 간격을 두고 배치된 12개의 접속 단자를 가진다. 납땜 범프(20)의 직경은 0.3 ㎜ 이다.
CSP형 LSI 요소(19)가 납땜 범프(20)를 이용해 기판상에 장착되었을 때, 다층 프린트 배선기판(18)은 220 ℃ 까지 가열된다. 그때 발생되는 휨 변형량은 100 ㎜ 당 0.09 ㎜ 이하였다. 이러한 휨 변형량이 CSP형 LSI 요소(19)의 15 ㎜ 의 최대 접속 단자폭당 휨 변형량으로 변환되면, 변환된 휨 변형량은 0.014 ㎜ 이하가 된다. 따라서, 다층 프린트 배선기판(18)상에 형성된 회로 접속 패드(22)와, CSP형 LSI 요소(19)는 도 12에 도시된 바와 같이 안정적으로 접속될 수 있다.
비교예 1
도 13 내지 도 15를 참조하여, 다층 프린트 배선기판의 비교예가 아래에 기술될 것이다. 도 13은 E-유리 포로 만들어진 0.12 ㎜ 의 두께를 가지는 복합 절연층(6)을 통하여 1 m2당 1/2 온스의 무게를 가지는 구리막(10)과 1 m2당 1 온스의 무게를 가지는 구리막(11)을 접착함으로써 형성되는 구리판금적층판을 나타내는 도면이다. 도 14는 다층 프린트 배선기판의 비교예를 나타내는 도면이다. 도 14에 있어서, 참조기호(A`)는 복합 절연층상에 형성된 구리막(10, 11)을 에칭함으로써 형성되는 신호 배선 도체(1) 및 전원 배선 도체(2)로 이루어지는 상부 본체이다. 도 2 내지 도 11에 도시된 부분과 동일한 부분은 같은 참조기호로서 나타내었으며, 설명은 생략된다.
도 14에 있어서, 다층 프린트 배선기판은 복합 절연층상에 형성된 구리막(10, 11)을 에칭함으로써 형성되는 신호 배선 도체(1) 및 전원 배선 도체(2)로 이루어지는 상부 본체(A`), 복합 절연층상에 형성된 구리막(10, 11)을 에칭함으로써 형성되는 신호 배선 도체(4) 및 신호 배선 도체(5)로 이루어지는 하부 본체(B`), 및 상부 본체(A`)와 하부 본체(B`)를 접착하는 복합 절연체(15)로 이루어진다.
도 15는 다층 프린트 배선기판의 비교예(1)를 나타낸 측면도이다. 다층 프린트 배선기판에 있어서, 상부 본체(A`)에 포함된 도체량은 하부 본체(B`)에 포함된 도체량보다 많다. 구리막의 도체 물질의 열 팽창계수는 E-유리 및 에폭시 계 수지로 이루어진 복합 절연체 물질의 열 팽창계수보다 크다. 따라서, 상부 본체(A`)의 열 팽창계수는 하부 본체(B`)의 열 팽창계수보다 크다. 따라서, 다층 프린트 배선기판이 냉각될 때, 상부 본체가 하부 본체보다 더 크게 수축하기 때문에 상부 본체가 오목하게 되는식으로 다층 프린트 배선기판이 휘어진다. 휨 변형 측정 결과, 100 ㎜ 당 휨 변형량은 0.51 ㎜ 이다.
비교예 2
도 16은 비교예(2)를 설명한 도면이다. 참조기호(21)는 비교예(1)에 의해 제작된 다층 프린트 배선기판이다. 도 12에 도시된 부분과 동일한 부분은 동일한 참조기호로 표시되며, 설명은 생략된다.
CSP형 LSI 요소(19)가 납땜 범프(21)을 이용해 보드상에 장착되었을 때, 다층 프린트 배선기판(21)은 220 ℃ 까지 가열되었다. 상부 본체(A`)와 하부 본체(B`)가 함께 접착되는 온도인 170 ℃ 보다 더 높은 온도까지 다층 프린트 배선기판(21)이 가열되었기 때문에, 다층 프린트 배선기판(21)이 도 16에 도시된 바와 같이 위로 볼록하게 휘어졌다.
그때 발생되는 휨 변형량은 100 ㎜ 당 0.56 ㎜ 이었다. 이러한 휨 변형량이 CSP형 LSI 요소(19)의 15 ㎜ 의 최대 접속 단자폭당 휨 변형량으로 변환되며, 변환된 휨 변형량은 0.084 ㎜ 가 되었다. 따라서, 다층 프린트 배선기판(18)상에 형성된 회로 연결 패드(22)와, CSP형 LSI 요소(19)의 단자는 중앙부에 접속될 수 있지만, 도 16에 도시된 바와 같이 주변부에서는 연결될 수 없다.
비교예 3
도 17은 실시예 1 또는 실시예 2에서 제작된 다층 프린트 배선기판과 유사한 다층 프린트 배선기판을 사용한 셀룰러 폰의 장착구조를 나타낸 사시도이다. 도 17(a)는 메인 본체를 나타낸 사시도이며, 도 17(b)는 그 내부를 도시한 사시도이다. 다층 프린트 배선기판(26)은 버튼키(24) 등을 구비하는 하우징(23)내부에 포함된다. CSP형 LSI 요소(25)는 납땜 범퍼를 이용하여 다층 프린트 배선기판의 표면상에 장착되었다. 참조기호(27)는 액정 표시 화면이며, 참조기호(28)는 안테나이다. CSP형 LSI 요소가 장착된 보드를 사용해 - 40℃ 내지 + 125℃ 에서의 열 응력 테스트가 수행되었다. 테스트 결과, 더 나은 연결 신뢰성이 얻어졌다.
실시예 4
250 g의 폴리(P-하이드록시 스티렌) 브로마이드가 500 g의 클로로포름내로 용해되어, 120 g의 수산화 나트륨의 수용액 500 g을 혼합하면서 첨가되어, 나트륨 염을 형성시키기 위해 1 시간동안 25 ℃ 에서 수산화 나트륨과 반응한다. 혼합물은 120 g의 메타크릴산 클로라이드의 클로로포름 용액 200 g이 점진적으로 첨가되어, 2시간동안 25 ℃ 에서 메타크릴산 클로라이드와 반응하고, 클로로포름 용액은 수용액에서 분리되고 농축되어 반응물을 얻는다. 또한, 아세톤으로 반응물을 용해시켜 메탄올에 용액을 떨어뜨림으로써 정제가 수행된다.
40 내지 50 중량% 의 고체 조성을 가지는 와니스(vanish)를 얻기 위해 상술한 바와 같이 얻어진 폴리(P-하이드록시 스티렌) 브로마이드 메타크릴레이트는 메틸 케톤내로 용해되었다. 또한, 딕밀-퍼록사이드(digmil-peroxide) 3중량부는 라디칼 중합 개시제로서 수지의 100중량부에 첨가되었다. 그뒤, 와니스는 각각 E-유리 포(50 ㎛ 두께) 및 석영 유리 포(50 ㎛ 의 두께)내로 함침되고, 10 내지 20 분동안 60 내지 80 ℃ 에서 건조되어 두 종류의 턱(tuck)이 없은 프리프레그(tuck-free prepreg)를 얻는다. 다음으로, 각종류의 두 프리프레그 시트가 함께 놓여졌으며, 프리프레그면에 거친 표면을 각각 가지는 구리막(35 ㎛ 두께)은 함께 놓여진 프리프레그 시트의 양 표면상에 적층되고, 구리막을 가진 프리프레그 시트는 30분 동안 130 ℃ 의 온도 및 30 kgf/㎝2의 압력으로 압축되고 가열되고, 그후 1 시간동안 170 ℃의 온도로 더욱 압축되어 구리판금적층판을 얻는다. 이러한 적층판의 두께는 거의 100 ㎛ 이다. 15%의 피복율을 가지는 신호층의 내부 층 배선 패턴이 광-식각 방법을 통한 E-유리 포를 사용하여 얻어진 구리판금적층기판상에 형성되었고, 70%의 피복율을 가지는 전원층의 내부 층 배선 패턴은 석영 유리 포를 이용해 얻어진 구리판금적층판상에 형성되었으며, 그후 배선 패턴의 구리표면은 양-표면 배선 유닛 회로 시트를 형성하기 위하여 아래의 방식을 통하여 처리된다. 전원층은 절연체층의 양 표면상에 형성되었다.
트리클로로-에틸렌 세척 → { 염화 구리 /클로라이드 용액(1) 침지(40 내지 50 ℃, 2 분)} →수세 → { 10 % 황산 침지(실온, 2 분)} →수세 → 공기 송풍 → { 산화막 형성 용액(2) 침지(70 내지 80 ℃, 2 분)} →수세 → {건조(100 ℃, 30분)}
용액의 조성:
(1) 농축 염산 300g, 염화 제 2 구리 50g, 증류수 650g (구리 표면 거칠어짐)
(2) 수산화 나트륨 5g, 트리소듐 포스페이트 10g, 아염소산 나트륨 30g, 증류수 955g(구리 표면 안정화)
상술된 처리의 완료 후, 다층 프린트 배선기판을 형성하기 위하여 30층의 신호 배선 도체층 및 2층의 전원층이 프리프레그 수지 시트를 이용해 형성되며, 8 시간동안 20 kgf/㎝2의 가압력으로 170 ℃ 의 온도로 접착된다. 3중 프리프레그 수지 시트가 다중층을 형성시키는 접착용으로 사용되었다. 두께는 거의 150 ㎛ 였다.
위치 어긋남을 방지하기 위하여 시트의 네 코너에 제공되는 홀내로 가이드 핀을 삽입하는 방법을 통해서 다중층을 형성시키기 위한 접착이 수행되었다. 다중층을 형성하는 접착의 완료 후, 0.3 ㎜ 또는 0.6 ㎜ 의 직경을 가지는 홀이 마이크로 드릴을 이용하여 뚫리며, 전체 표면은 스루홀 도체를 형성시키기 위하여 구리로 화학적으로 도금되었다. 그후, 에칭에 의해 가장 바깥쪽 층 배선이 형성되어 다층 프린트 배선기판을 제작한다.
본 실시예에서는 대략 4 ㎜ 두께 × 570 ㎜ × 420 ㎜ 크기, 70 ㎛ 및 100 ㎛ 의 두종류의 선폭, 1.3 ㎜ 당 2개 내지 3개의 선의 (채널/그리드), 대략 100 ㎛ 이하의 층간 어긋남을 가지는 다층 프린트 배선기판을 제작할 수 있었다. 유리 포의 체적은 절연층의 대략 30 체적 % 였다.
본 실시예의 다층 프린트 배선기판은 대형 컴퓨터용 프린트 기판으로서 효과적이다.
상술된 바와 같이, 본 발명에 따르면, 복합 절연층의 열 팽창계수가 조절되기 때문에, 전기 전도체 층의 양면상의 두께 및 피복율이 중앙 면에 대하여 비대칭일 때 조차도 온도 변화에 기인한 다층 프린트 배선기판의 휨 변형량을 억제하는 것이 가능하다.
온도 변화에 기인한 휨 변형이 억제되는 다층 프린트 배선기판을 사용함으로써, 전자 부품이 기판상에 안정적으로 장착될 수 있어 높은 신뢰성을 가지는 전자 디바이스가 얻어질 수 있다.

Claims (7)

  1. 복합 절연층 및 적층체를 적층시킴으로써 형성되며,
    상기 복합 절연층은 포 및 상기 포내로 함침된 수지로 만들어 지고, 상기 적층체는 상기 복합 절연층의 표면상에 형성된 전기 전도체 층으로 이루어지는 다층 프린트 배선기판에 있어서,
    상기 전기 전도체 층에 의한 높은 피복율을 가지는 복합 절연층의 열 팽창계수는 상기 전기 전도체 층에 의해 낮은 피복율을 가지는 복합 절연층의 열 팽창계수보다 작은 값으로 설정되는 것을 특징으로 하는 다층 프린트 배선기판.
  2. 복합 절연층 및 적층체를 적층시킴으로써 형성되며,
    상기 복합 절연층은 포 및 상기 포내로 함침된 수지로 만들어 지고, 상기 적층체는 상기 복합 절연층의 표면상에 형성된 전기 전도체 층으로 이루어지는 다층 프린트 배선기판에 있어서,
    상기 전기 전도체 층에 의한 높은 피복율을 가지는 복합 절연층내의 상기 포의 열 팽창계수는 상기 전기 전도체 층에 의해 낮은 피복율을 가지는 복합 절연층내의 상기 포의 열 팽창계수보다 큰 값인 것을 특징으로 하는 다층 프린트 배선기판.
  3. 복합 절연층 및 적층체를 적층시킴으로써 형성되며,
    상기 복합 절연층은 포 및 상기 포내로 함침된 수지로 만들어 지고, 상기 적층체는 상기 복합 절연층의 표면상에 형성된 전기 전도체 층으로 이루어지는 다층 프린트 배선기판에 있어서,
    상기 전도체 층은 전원층 및 신호층으로 이루어지며, 상기 전원층에 접촉되는 상기 복합 절연층중 적어도 하나의 열 팽창계수가 상기 신호층에 접촉되는 상기 복합 절연층의 열 팽창계수보다 낮은 값으로 설정되는 것을 특징으로 하는 다층 프린트 배선기판.
  4. 복합 절연층 및 적층체를 적층시킴으로써 형성되며,
    상기 복합 절연층은 포 및 상기 포내로 함침된 수지로 만들어 지고, 상기 적층체는 상기 복합 절연층의 표면상에 형성된 전기 전도체 층으로 이루어지는 다층 프린트 배선기판에 있어서,
    상기 전기 전도체 층은 60 내지 80 %의 피복율을 가지는 전원층 및 10 내지 20 %의 피복율을 가지는 신호층으로 이루어지며,
    상기 전원층에 접촉되는 상기 복합 절연층중 적어도 하나의 열 팽창계수는 8.5 내지 9.5 × 10-6/℃ 의 범위내에 있으며, 상기 신호층에 접촉되는 상기 복합 절연층의 열 팽창계수는 10 내지 12 × 10-6/℃ 의 범위내에 있는 것을 특징으로 하는 다층 프린트 배선기판.
  5. 복합 절연층 및 적층체를 적층시킴으로써 형성되며,
    상기 복합 절연층은 포 및 상기 포내로 함침된 수지로 만들어 지고, 상기 적층체는 상기 복합 절연층의 표면상에 형성된 전기 전도체 층으로 이루어지는 다층 프린트 배선기판에 있어서,
    60 내지 80 %의 피복율을 가지는 상기 전기 전도체 층에 사용되는 상기 복합 절연층의 열 팽창계수는 8.5 내지 9.5 × 10-6/℃ 의 범위내에 있으며, 10 내지 20 %의 피복율을 가지는 상기 전기 전도체 층에 사용되는 상기 복합 절연층의 열 팽창계수는 10 내지 12 × 10-6/℃ 의 범위내에 있는 것을 특징으로 하는 다층 프린트 배선기판.
  6. 복합 절연층 및 적층체를 적층시킴으로써 형성되며,
    상기 복합 절연층은 포 및 상기 포내로 함침된 수지로 만들어 지고, 상기 적층체는 상기 복합 절연층의 표면상에 형성된 전기 전도체 층으로 이루어지는 다층 프린트 배선기판에 있어서,
    상기 전기 전도체 층은 전원층 및 신호층으로 이루어지며,
    상기 전원층에 접촉되는 상기 복합 절연층중 적어도 하나의 상기 포는 석영 유리로 만들어지며, 상기 신호층에 접촉되는 상기 복합 절연층의 상기 포는 상기 석영 유리의 열 팽창계수보다 큰 열 팽창계수를 가지는 유리로 만들어 지는 것을 특징으로 하는 다층 프린트 배선기판.
  7. 포 및 상기 포내로 함침된 수지로 만들어지는 복합 절연층 및 상기 복합 절연층의 표면상에 형성된 전기 전도체 층으로 이루어지는 적층체를 적층시킴으로써 형성되는 다층 프린트 배선기판; 및
    상기 다층 프린트 배선기판의 표면상에 형성되는 회로 접속 패드상에 장착되는 전자부품을 포함하는 전자 장치로서,
    상기 다층 프린트 배선기판은 제 1 항 내지 제 6항에 따른 다층 프린트 배선기판중 어느 하나인 것을 특징으로 하는 전자 장치.
KR1020000060084A 1999-10-13 2000-10-12 다층 프린트 배선 기판 및 전자장치 KR20010050995A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-291500 1999-10-13
JP29150099A JP2001111218A (ja) 1999-10-13 1999-10-13 多層プリント回路基板および電子装置

Publications (1)

Publication Number Publication Date
KR20010050995A true KR20010050995A (ko) 2001-06-25

Family

ID=17769696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000060084A KR20010050995A (ko) 1999-10-13 2000-10-12 다층 프린트 배선 기판 및 전자장치

Country Status (4)

Country Link
US (1) US6492008B1 (ko)
JP (1) JP2001111218A (ko)
KR (1) KR20010050995A (ko)
TW (1) TW480681B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10045437B2 (en) 2016-11-08 2018-08-07 International Business Machines Corporation Mitigation of warping of electronic components
KR20180130905A (ko) * 2017-05-30 2018-12-10 주식회사 아모그린텍 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
KR20180130907A (ko) * 2017-05-30 2018-12-10 주식회사 아모그린텍 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
US11006531B1 (en) 2017-05-30 2021-05-11 Amogreentech Co., Ltd. Method for manufacturing flexible printed circuit board and flexible printed circuit board manufactured by same

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332754A (ja) * 2002-05-15 2003-11-21 Internatl Business Mach Corp <Ibm> 多層プリント配線板
JP2004186665A (ja) 2002-10-09 2004-07-02 Murata Mfg Co Ltd 多層構造部品およびその製造方法
JP2004145129A (ja) * 2002-10-25 2004-05-20 Advanced Display Inc 表示装置およびその製造方法ならびに表示装置の製造装置
US7684993B2 (en) * 2003-09-11 2010-03-23 Siebel Systems, Inc. Value diagnostic tool
US7431720B2 (en) * 2003-11-25 2008-10-07 Ethicon, Inc. Multi-function clamping device with stapler and ablation heads
GB2410416A (en) * 2004-01-28 2005-08-03 David Richard Bloom Dentist's apron
KR20060008021A (ko) * 2004-07-23 2006-01-26 삼성전자주식회사 인쇄회로기판 및 이를 이용한 평판표시장치
EP1911090A4 (en) * 2005-07-29 2009-07-22 Foster Miller Inc BIFONCITONNEL COMPOSITE SYSTEM AND MANUFACTURING METHOD
JP5225734B2 (ja) * 2008-04-18 2013-07-03 パナソニック株式会社 多層配線基板
JP5497334B2 (ja) 2009-05-19 2014-05-21 パナソニック株式会社 多層配線基板
US9120187B2 (en) * 2012-06-08 2015-09-01 Nokia Technologies Oy Multilayer 3D glass window with embedded functions
KR20150047879A (ko) * 2013-10-25 2015-05-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6739893B2 (ja) * 2014-09-25 2020-08-12 日立化成株式会社 半導体封止用部材、半導体装置の製造方法及び半導体装置
US11040517B2 (en) 2016-11-09 2021-06-22 Showa Denko Materials Co., Ltd. Printed wiring board and semiconductor package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4501787A (en) * 1983-04-29 1985-02-26 Westinghouse Electric Corp. Flame retardant B-staged epoxy resin prepregs and laminates made therefrom
US4747897A (en) * 1985-02-26 1988-05-31 W. L. Gore & Associates, Inc. Dielectric materials
US4798762A (en) * 1985-08-14 1989-01-17 Toray Industries, Inc. Laminate board containing uniformly distributed filler particles and method for producing the same
US4814945A (en) * 1987-09-18 1989-03-21 Trw Inc. Multilayer printed circuit board for ceramic chip carriers
US4963697A (en) * 1988-02-12 1990-10-16 Texas Instruments Incorporated Advanced polymers on metal printed wiring board
US4882454A (en) * 1988-02-12 1989-11-21 Texas Instruments Incorporated Thermal interface for a printed wiring board
JPH02177391A (ja) * 1988-12-27 1990-07-10 Nec Corp 厚膜印刷多層配線基板
US5264065A (en) * 1990-06-08 1993-11-23 Amp-Akzo Corporation Printed circuits and base materials having low Z-axis thermal expansion
US5103293A (en) * 1990-12-07 1992-04-07 International Business Machines Corporation Electronic circuit packages with tear resistant organic cores
JPH08192482A (ja) * 1995-01-13 1996-07-30 Fuji Kiko Denshi Kk 異種材料積層板およびその製造方法
JP2746555B2 (ja) * 1995-11-13 1998-05-06 新日鐵化学株式会社 フレキシブルプリント基板
US6136733A (en) * 1997-06-13 2000-10-24 International Business Machines Corporation Method for reducing coefficient of thermal expansion in chip attach packages

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10045437B2 (en) 2016-11-08 2018-08-07 International Business Machines Corporation Mitigation of warping of electronic components
KR20180130905A (ko) * 2017-05-30 2018-12-10 주식회사 아모그린텍 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
KR20180130907A (ko) * 2017-05-30 2018-12-10 주식회사 아모그린텍 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
US11006531B1 (en) 2017-05-30 2021-05-11 Amogreentech Co., Ltd. Method for manufacturing flexible printed circuit board and flexible printed circuit board manufactured by same

Also Published As

Publication number Publication date
US6492008B1 (en) 2002-12-10
JP2001111218A (ja) 2001-04-20
TW480681B (en) 2002-03-21

Similar Documents

Publication Publication Date Title
KR20010050995A (ko) 다층 프린트 배선 기판 및 전자장치
US7002080B2 (en) Multilayer wiring board
US4658332A (en) Compliant layer printed circuit board
US4814945A (en) Multilayer printed circuit board for ceramic chip carriers
US9066439B2 (en) Wiring board and method for manufacturing the same
US20100043223A1 (en) Stripline Flex Circuit
JPH1140902A (ja) プリント配線板及びその製造方法
KR20070004435A (ko) 배선 회로 기판
US4875282A (en) Method of making multilayer printed circuit board
KR20210100589A (ko) 반도체 소자 탑재용 패키지 기판의 제조 방법
KR20090037811A (ko) 배선 기판
JP2001036246A (ja) 配線基板およびこれを用いた多層配線基板
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
JP2630293B2 (ja) 多層配線基板
KR20190023297A (ko) 절연 필름 및 이를 구비한 회로 기판
CN209700027U (zh) 埋平面电阻改性聚苯醚玻璃布高频多层背板
JPH08327987A (ja) 液晶ディスプレイ装置
JPH08216340A (ja) 高剛性銅張積層板及びその製造方法
KR100744993B1 (ko) 다층 인쇄회로기판 및 그 제작방법
CN114079206B (zh) 一种刚挠结合板及电路连接器
KR20210100593A (ko) 반도체 소자 탑재용 패키지 기판의 제조 방법
CN219372663U (zh) 电路板
JPH06252519A (ja) 多層フレキシブル配線板
KR101448110B1 (ko) 반도체 소자 내장형 인쇄회로기판의 제조 방법
KR100722741B1 (ko) 다층 인쇄회로기판 및 그 제작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application