JP3878832B2 - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP3878832B2
JP3878832B2 JP2001325469A JP2001325469A JP3878832B2 JP 3878832 B2 JP3878832 B2 JP 3878832B2 JP 2001325469 A JP2001325469 A JP 2001325469A JP 2001325469 A JP2001325469 A JP 2001325469A JP 3878832 B2 JP3878832 B2 JP 3878832B2
Authority
JP
Japan
Prior art keywords
wiring board
multilayer wiring
conductor
insulating film
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001325469A
Other languages
English (en)
Other versions
JP2003133746A (ja
Inventor
茂 鴨井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001325469A priority Critical patent/JP3878832B2/ja
Publication of JP2003133746A publication Critical patent/JP2003133746A/ja
Application granted granted Critical
Publication of JP3878832B2 publication Critical patent/JP3878832B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、各種AV機器や家電機器・通信機器・コンピュータやその周辺機器等の電子機器に使用される多層配線基板に関し、特に液晶ポリマーを一部に用いた半導体素子等の電子部品搭載用の多層配線基板に関する。
【0002】
【従来の技術】
従来、半導体素子等の能動部品や容量素子・抵抗素子等の受動部品を多数搭載して所定の電子回路を構成した混成集積回路を形成するための多層配線基板は、通常、ガラスクロスにエポキシ樹脂を含浸させて成る絶縁層にドリルによって貫通孔を形成し、この貫通孔内部および絶縁層表面に複数の配線導体を形成して成る配線基板を、多数積層することによって形成されている。
【0003】
一般に、現在の電子機器は、移動体通信機器に代表されるように小型・薄型・軽量・高性能・高機能・高品質・高信頼性が要求されており、このような電子機器に搭載される混成集積回路等の電子部品も小型・高密度化が要求されるようになってきている。そして、このような高密度化の要求に応えるために、電子部品を構成する多層配線基板も、配線導体の微細化や絶縁層の薄層化・貫通孔の微細化が必要となってきている。このため、近年、貫通孔を微細化するために、ドリル加工より微細加工が可能なレーザ加工が用いられるようになってきた。
【0004】
しかしながら、ガラスクロスにエポキシ樹脂を含浸させて成る絶縁層は、ガラスクロスをレーザにより穿設加工することが困難なために貫通孔の微細化には限界があり、また、ガラスクロスの厚みが不均一のために均一な孔径の貫通孔を形成することが困難であるという問題点を有していた。
【0005】
このような問題点を解決するために、アラミド樹脂繊維で製作した不織布にエポキシ樹脂を含浸させて成る絶縁基材や、ポリイミドフィルムにエポキシ系接着剤を塗布して成る絶縁基材を絶縁層に用いた多層配線基板が提案されている。
【0006】
しかしながら、アラミド不織布やポリイミドフィルムを用いた絶縁層は吸湿性が高く、吸湿した状態で半田リフローを行うと半田リフローの熱により吸湿した水分が気化してガスが発生し、絶縁層間で剥離してしまう等の問題点を有していた。
【0007】
このような問題点を解決するために、多層配線基板の絶縁層の材料として液晶ポリマーを用いることが検討されている。液晶ポリマーから成る層は、剛直な分子で構成されているとともに分子同士がある程度規則的に並んだ構成をしており分子間力が強いことから、高耐熱性・高弾性率・高寸法安定性・低吸湿性を示し、ガラスクロスのような強化材を用いる必要がなく、また、微細加工性にも優れるという特徴を有している。さらに、高周波領域においても、低誘電率・低誘電正接であり高周波特性に優れるという特徴を有している。
【0008】
そこで、本願出願人は、特願2001-053834において、このような液晶ポリマーの特徴を活かし、液晶ポリマー層の上下面にポリフェニレンエーテル系有機物から成る被覆層を形成して成る絶縁層を複数積層して成る多層配線基板を提案した。
【0009】
【発明が解決しようとする課題】
しかしながら、この特願2001-053834に提案した多層配線基板によると、熱膨脹係数が−3〜8×10-6/℃の液晶ポリマー層の表面に熱膨張係数が10〜18×10-6/℃と比較的大きいポリフェニレンエーテル系有機物から成る被覆層を形成しているために、熱膨張係数が約3×10-6/℃である半導体素子等の電子部品を多層配線基板の表面に搭載した際、絶縁層の熱膨張係数が半導体素子等の電子部品の熱膨張係数よりも大きくなってしまい、リフロー時に、リフローの条件によっては絶縁層と電子部品の熱膨脹の相異によって発生する応力により絶縁層にクラックが生じてしまい、その結果、配線導体が断線して接続不良を生じてしまうという問題点を有していた。
【0010】
本発明は、かかる従来技術の問題点に鑑み案出されたものであり、その目的は、
半導体素子等の電子部品を搭載した際に、電子部品と絶縁層との熱膨張差によってクラックが生じることのない、接続信頼性に優れた多層配線基板を提供することに有る。
【0011】
【課題を解決するための手段】
本発明の多層配線基板は、複数の絶縁フィルムを間に金属箔から成る配線導体を挟んで積層するとともに、絶縁フィルムを挟んで上下に位置する配線導体間を絶縁フィルムに形成された貫通導体を介して電気的に接続して成る多層配線基板であって、絶縁フィルムは、液晶ポリマー層の上下面に、それぞれポリフェニレンエーテル系有機物から成る被覆層を積層して成り、多層配線基板の表面に位置する絶縁フィルムのうち少なくとも片方においては、多層配線基板の面積の3%以上70%未満の面積で液晶ポリマー層が露出しているとともに、この露出部に、貫通導体と電気的に接続された多層配線基板に搭載される電子部品の電極が接続される接続導体が配設されていることを特徴とするものである。
【0012】
また、本発明の多層配線基板は、上記構成において、ポリフェニレンエーテル系有機物が熱硬化性に変成したポリフェニレンエーテルであることを特徴とするものである。
【0013】
さらに、本発明の多層配線基板は、上記構成において、液晶ポリマー層の露出部に配設された接続導体が貫通導体の端面に被着された金属めっき層であることを特徴とするものである。
【0014】
また、本発明の多層配線基板は、上記構成において、絶縁フィルムに配設された配線導体の幅方向の断面形状が絶縁フィルム側の底辺の長さが対向する底辺の長さよりも短い台形状であり、かつ絶縁フィルムの側の底辺と側辺とのなす角度が95〜150°であることを特徴とするものである。
【0015】
本発明の多層配線基板によれば、多層配線基板を構成する絶縁フィルムを、液晶ポリマー層の上下面に、それぞれポリフェニレンエーテル系有機物から成る被覆層を積層したものとし、多層配線基板の表面に位置する絶縁フィルムのうち少なくとも片方においては、多層配線基板の面積の3%以上70%未満の面積で液晶ポリマー層を露出するとともに、この露出部に、貫通導体と電気的に接続された多層配線基板に搭載される電子部品の電極が接続される接続導体を配設したことから、熱膨脹係数が近似する電子部品と液晶ポリマー層とを、熱膨脹係数が大きくて、異なる被覆層を介さず接続することとなり、その結果、リフロー時に、電子部品と液晶ポリマー層との間に熱膨張の相違による大きな応力が発生することはなく、絶縁フィルムにクラックが生じたり配線導体が断線して接続不良を生じてしまうということはない。
【0016】
また、本発明の多層配線基板によれば、上記構成において、ポリフェニレンエーテル系有機物を熱硬化性に変成したポリフェニレンエーテルとしたことから、温度サイクル信頼性に優れるとともに、配線導体を接着する際の位置精度の良好な多層配線基板とすることができる。
【0017】
さらに、本発明の多層配線基板によれば、上記構成において、液晶ポリマー層の露出部に配設された接続導体を貫通導体の端面に被着された金属めっき層としたことから、金属めっき層はその厚みばらつきが小さく、接続導体端部の高さを略同じ高さに揃えることができ、その結果、多層配線基板に搭載される電子部品の電極と接続導体との接続信頼性にすぐれた多層配線基板とすることができる。また、接続導体を貫通導体の直上のみに容易に形成することが可能となり、その結果、貫通導体間の間隔を狭くしても隣接する貫通導体間で短絡することのない、小型・高密度で絶縁性に優れた多層配線基板とすることができる。
【0018】
また、本発明の多層配線基板によれば、上記構成において、絶縁フィルムに配設された配線導体の幅方向の断面形状を、絶縁フィルム側の底辺の長さが対向する底辺の長さよりも短い台形状とし、かつ絶縁フィルムの側の底辺と側辺とのなす角度を95〜150°としたことから、配線導体を被覆層に埋設する際に、配線導体を被覆層に容易に埋設することができるとともに配線導体を埋設した後の被覆層表面をほぼ平坦にすることができ、絶縁フィルムを積層する際に空気をかみ込んで絶縁性を低下させることのない多層配線基板とすることができる。
【0019】
【発明の実施の形態】
次に本発明の多層配線基板を添付の図面に基づいて詳細に説明する。 図1は、本発明の多層配線基板に、半導体素子等の電子部品を搭載して成る混成集積回路の実施の形態の一例を示す断面図であり、図2は、図1に示す多層配線基板の要部拡大断面図である。なお、図2は、配線導体の幅方向の断面図である。
【0020】
これらの図において、1は絶縁フィルム、2は配線導体、3は貫通導体であり、主にこれらで本発明の多層配線基板4が構成されている。なお、本例では絶縁フィルム1を4層積層して成る多層配線基板4を示している。
【0021】
絶縁フィルム1は、液晶ポリマー層5と、その上下面に被着形成されたポリフェニレンエーテル系有機物から成る被覆層6とから構成されており、配線導体2や多層配線基板4に搭載される電子部品8の支持体としての機能を有する。
【0022】
なお、ここで液晶ポリマーとは、溶融状態あるいは溶液状態で液晶性あるいは光学的に複屈折する性質を有するポリマーを指し、一般に溶液状態で液晶性を示すリオトロピック液晶ポリマーや溶融時に液晶性を示すサーモトロピック液晶ポリマー、あるいは、熱変形温度で分類される1型・2型・3型すべての液晶ポリマーを含むものであり、本発明に用いる液晶ポリマーとしては、温度サイクル信頼性・半田耐熱性・加工性の観点からは200〜400℃の温度、特に250〜350℃の温度に融点を有するものが好ましい。また、ポリフェニレンエーテル系有機物とは、ポリフェニレンエーテル樹脂やポリフェニレンエーテルに種々の官能基が結合した樹脂、あるいはこれらの誘導体・重合体を意味するものである。
【0023】
また、液晶ポリマー層5は、層としての物性を損なわない範囲内で、熱安定性を改善するための酸化防止剤や耐光性を改善するための紫外線吸収剤等の光安定剤、難燃性を付加するためのハロゲン系もしくはリン酸系の難燃性剤、アンチモン系化合物やホウ酸亜鉛・メタホウ酸バリウム・酸化ジルコニウム等の難燃助剤、潤滑性を改善するための高級脂肪酸や高級脂肪酸エステル・高級脂肪酸金属塩・フルオロカーボン系界面活性剤等の滑剤、熱膨張係数を調整するため、および/または機械的強度を向上するための酸化アルミニウム・酸化珪素・酸化チタン・酸化バリウム・酸化ストロンチウム・酸化ジルコニウム・酸化カルシウム・ゼオライト・窒化珪素・窒化アルミニウム・炭化珪素・チタン酸カリウム・チタン酸バリウム・チタン酸ストロンチウム・チタン酸カルシウム・ホウ酸アルミニウム・スズ酸バリウム・ジルコン酸バリウム・ジルコン酸ストロンチウム等の充填材を含有してもよい。
【0024】
なお、上記の充填材等の粒子形状は、略球状・針状・フレーク状等があり、充填性の観点からは略球状が好ましい。また、粒子径は、通常0.1〜15μm程度であり、液晶ポリマー層5の厚みよりも小さい。
【0025】
さらに、液晶ポリマー層5は、ポリフェニレンエーテル系有機物から成る被覆層6との密着性を高めるために、その表面をバフ研磨やブラスト研磨・ブラシ研磨・プラズマ処理・コロナ処理・紫外線処理・薬品処理等の方法を用いて中心線表面粗さRaが0.05〜5μmの値となるように粗化しておくことが好ましい。中心線表面粗さRaは、半田リフローの際に液晶ポリマー層5と被覆層6との剥離を防止するという観点からは0.05μm以上であることが好ましく、表面に被覆層6を形成する際に空気のかみ込みを防止するという観点からは5μm以下であることが好ましい。したがって、液晶ポリマー層5は、その表面を中心線表面粗さRaが0.05〜5μmの粗面とすることが好ましい。
【0026】
次に、液晶ポリマー層5の表面に形成される被覆層6は、配線導体2を被着形成する際の接着剤の機能を有するとともに、絶縁フィルム1を用いて多層配線基板4を構成する際に、絶縁フィルム1同士を積層する際の接着剤の役目を果たす。
【0027】
このような被覆層6は、ポリフェニレンエーテル樹脂やその誘導体、または、これらのポリマーアロイ等のポリフェニレンエーテル系有機物を30〜90体積%含有しており、とりわけ温度サイクル信頼性や配線導体2を接着する際の位置精度の観点からは、アリル変性ポリフェニレンエーテル等の熱硬化性に変性したポリフェニレンエーテルを含有することが好ましい。
【0028】
なお、ポリフェニレンエーテル系有機物の含有量が30体積%未満であると、後述する充填材との混練性が低下する傾向があり、また、90体積%を超えると、液晶ポリマー層5表面に被覆層6を形成する際に、被覆層6の厚みバラツキが大きくなる傾向がある。したがって、ポリフェニレンエーテル系有機物の含有量は、30〜90体積%の範囲が好ましい。
【0029】
また、被覆層6は、液晶ポリマー層5との接着性や配線導体2・貫通導体3との密着性を良好にするという観点からは、重合反応可能な官能基を2個以上有する多官能性モノマーあるいは多官能性重合体等の添加剤を含有することが好ましく、例えば、トリアリルシアヌレートやトリアリルイソシアヌレートおよびこれらの重合体等を含有することが好ましい。
【0030】
さらに、被覆層6は、弾性率を調整するためのゴム成分や熱安定性を改善するための酸化防止剤、耐光性を改善するための紫外線吸収剤等の光安定剤、難燃性を改善するためのハロゲン系もしくはリン酸系の難燃性剤、アンチモン系化合物やホウ酸亜鉛・メタホウ酸バリウム・酸化ジルコニウム等の難燃助剤、潤滑性を改善するための高級脂肪酸や高級脂肪酸エステルや高級脂肪酸金属塩・フルオロカーボン系界面活性剤等の滑剤、熱膨張係数を調整したり機械的強度を向上するための酸化アルミニウムや酸化珪素・酸化チタン・酸化バリウム・酸化ストロンチウム・酸化ジルコニウム・酸化カルシウム・ゼオライト・窒化珪素・窒化アルミニウム・炭化珪素・チタン酸カリウム・チタン酸バリウム・チタン酸ストロンチウム・チタン酸カルシウム・ホウ酸アルミニウム・スズ酸バリウム・ジルコン酸バリウム・ジルコン酸ストロンチウム等の充填材、あるいは、充填材との親和性を高めこれらの接合性向上と機械的強度を高めるためのシラン系カップリング剤やチタネート系カップリング剤等のカップリング剤を含有してもよい。
【0031】
特に絶縁フィルム1を積層しプレスする際に、被覆層6の流動性を抑制し、貫通導体3の位置ずれや被覆層6の厚みばらつきを防止するという観点からは、被覆層6は充填材として10体積%以上の無機絶縁粉末を含有することが好ましい。また、液晶ポリマー層5との接着界面および配線導体2との接着界面での半田リフロー時の剥離を防止するという観点からは、充填材の含有量を70体積%以下とすることが好ましい。従って、被覆層6に、10〜70体積%の充填材を含有させておくことが好ましい。
【0032】
なお、上記の充填材等の形状は、略球状・針状・フレーク状等があり、充填性の観点からは、略球状が好ましい。また、粒子径は、0.1〜15μm程度であり、被覆層6の厚みよりも小さい。
【0033】
このような絶縁フィルム1は、例えば粒径が0.1〜15μm程度の酸化珪素等の無機絶縁粉末に、熱硬化性ポリフェニレンエーテル樹脂と溶剤・可塑剤・分散剤等を添加して得たペーストをプラズマ処理等により表面処理した液晶ポリマー層5の上下表面に従来周知のドクターブレード法等のシート成型法を採用して被覆層6を形成した後、あるいは上記のペースト中に液晶ポリマー層5を浸漬し垂直に引き上げることによって液晶ポリマー層5の上下表面に被覆層6を形成した後、これを60〜100℃の温度で5分〜3時間加熱・乾燥することにより製作される。
【0034】
なお、絶縁フィルム1の厚みは絶縁信頼性を確保するという観点からは10〜200μmであることが好ましく、また、高耐熱性・低吸湿性・高寸法安定性を確保するという観点からは、液晶ポリマー層5の厚みを絶縁フィルム1の厚みの40〜90%の範囲としておくことが好ましい。
【0035】
また、本発明の多層配線基板4は、表面に位置する絶縁フィルム1のうち少なくとも片方においては、多層配線基板4の面積の3%以上70%未満の面積で液晶ポリマー層5が露出しているとともに、この露出部7に、後述する、電子部品8の電極が接続される接続導体9が配設されている。
【0036】
本発明の多層配線基板4によれば、多層配線基板4を構成する絶縁フィルム1を、液晶ポリマー層5の上下面に、それぞれポリフェニレンエーテル系有機物から成る被覆層6を積層したものとし、多層配線基板4の表面に位置する絶縁フィルム1のうち少なくとも片方においては、多層配線基板4の面積の3%以上70%未満の面積で液晶ポリマー層5を露出するとともに、この露出部7に、貫通導体3と電気的に接続された多層配線基板4に搭載される電子部品8の電極が接続される接続導体9を配設したことから、熱膨脹係数が近似する電子部品8と液晶ポリマー層5とを、熱膨脹係数が大きくて、異なる被覆層6を介さず接続することとなり、その結果、リフロー時に、電子部品8と液晶ポリマー層5との間に熱膨張の相違による大きな応力が発生することはなく、絶縁フィルム1にクラックが生じたり配線導体2が断線して接続不良を生じてしまうということはない。
【0037】
このような露出部7を有する絶縁フィルム1は、先ず、前述のペーストを従来周知のドクターブレード法によってキャリアフィルム上に被覆層6と成るシートに成型し、しかる後、金型による打ち抜き加工あるいはレーザ穿設加工によって液晶ポリマー層5を露出させる部分を除去する。次に、液晶ポリマー層5をプラズマ処理等で表面処理した後、液晶ポリマー層5の片方の面には被覆層6を、他方の面には前述の露出させる部分を除去した被覆層6を重ね、温度が100〜200℃、圧力が0.5〜10MPaの条件で積層一体化することにより製作される。
【0038】
なお、液晶ポリマー層5の露出する面積が、多層配線基板4の面積に対して3%未満であると露出部7の面積が小さ過ぎるものとなり、電子部品の電極が接続される接続導体を形成することが困難と成る傾向があり、70%以上であると基板の反りが大きくなってしまい、多層配線基板4として使用出来なくなってしまう傾向にある。従って、液晶ポリマー層5を露出させる面積としては、多層配線基板4の面積の3%以上70%未満であることが好ましい。
【0039】
また、本発明の多層配線基板4は、上下面の少なくとも一方の面に金属箔から成る配線導体2が配設された絶縁フィルム1を複数積層して成るとともに、この絶縁フィルム1を挟んで上下に位置する配線導体2間を絶縁フィルム1形成された貫通導体3を介して電気的に接続することにより形成されている。
【0040】
本発明によれば、多層配線基板4を上述の絶縁フィルム1を用いて形成したことから、微細配線を有するとともに絶縁性に優れた多層配線基板4とすることができる。
【0041】
絶縁フィルム1に形成された配線導体2は、その厚みが2〜30μm程度で銅・金等の良導電性の金属箔から成り、多層配線基板4に搭載される電子部品8を外部電気回路(図示せず)に電気的に接続する機能を有する。
【0042】
このような配線導体2は、絶縁フィルム1を複数積層する際、配線導体2の周囲にボイドが発生するのを防止するという観点から、被覆層6に少なくとも配線導体2の表面と被覆層6の表面とが平坦または略平坦となるように埋設されていることが好ましい。また、配線導体2を被覆層6に埋設する際に、被覆層6の乾燥状態での気孔率を3〜40体積%としておくと、配線導体2周囲の被覆層6の樹脂盛り上がりを生じさせず平坦化することができるとともに配線導体2と被覆層6の間に挟まれる空気の排出を容易にして気泡の巻き込みを防止することができる。なお、乾燥状態での気孔率が40体積%を超えると、複数積層した絶縁フィルム1を加圧・加熱硬化した後に被覆層6内に気孔が残存し、この気孔が空気中の水分を吸着して多層配線基板4の絶縁性を低下させてしまうおそれがあるので、被覆層6の乾燥状態での気孔率を3〜40体積%の範囲としておくことが好ましい。
【0043】
このような被覆層6の乾燥状態での気孔率は、被覆層6を液晶ポリマー層5の表面上に塗布し乾燥するに、乾燥温度や昇温速度等の乾燥条件を適宜調整することにより所望の値とすることができる。
【0044】
また、本発明の多層配線基板4においては、絶縁フィルム1に配設された配線導体2の幅方向の断面形状を、絶縁フィルム1側の底辺の長さが対向する底辺の長さよりも短い台形状とするとともに、絶縁フィルム1側の底辺と側辺との成す角度を95〜150°とすることが好ましい。
【0045】
本発明の多層配線基板4によれば、絶縁フィルム1に配設された配線導体2の幅方向の断面形状を、絶縁フィルム1側の底辺の長さが対向する底辺の長さよりも短い台形状とするとともに、絶縁フィルム1側の底辺と側辺との成す角度を95〜150°とすることにより、配線導体2を被覆層6に埋設する際に、配線導体2を被覆層6に容易に埋設することができるとともに配線導体2を埋設した後の被覆層6表面をほぼ平坦にすることができ、積層の際に空気をかみ込んで絶縁性が低下することのない多層配線基板4とすることができる。なお、気泡をかみ込むことなく埋設するという観点からは、絶縁フィルム1側の底辺と側辺との成す角度を95°以上とすることが好ましく、配線導体2を微細化するという観点からは150°以下とすることが好ましい。
【0046】
また、絶縁フィルム1の層間において、配線導体2の長さの短い底辺と液晶ポリマー層5との間に位置する被覆層6の厚みx(μm)が、上下の液晶ポリマー層5間の距離をT(μm)、配線導体2の厚みをt(μm)としたときに、3μm≦0.5T−t≦x≦0.5T≦35μm(ただし、8μm≦T≦70μm、1μm≦t≦32μm)であることが好ましい。
【0047】
液晶ポリマー層5間の距離をT(μm)、配線導体2の厚みをt(μm)としたときに、配線導体2の長さの短い底辺と液晶ポリマー層5間のポリフェニレンエーテル系有機物から成る被覆層6の厚みx(μm)を3μm≦0.5T−t≦x≦0.5T≦35μmとすることにより、配線導体2の長さの短い底辺と液晶ポリマー層5間の距離および配線導体2の長さの長い底辺と隣接する液晶ポリマー層5間の距離の差をt(μm)未満と小さくすることができ、被覆層6の厚みが大きく異なることから生じる多層配線基板4の反りを防止することができる。従って、配線導体2の台形状の上底側表面と液晶ポリマー層5の間に位置する、被覆層6の厚みx(μm)を、液晶ポリマー層5間の距離をT(μm)、配線導体2の厚みをt(μm)としたときに、3μm≦0.5T−t≦x≦0.5T≦35μmの範囲とすることが好ましい。
【0048】
このような配線導体2は、絶縁フィルム1と成る前駆体シートに、公知のフォトレジストを用いたサブトラクティブ法によりパターン形成した、例えば銅から成る金属箔を転写法等により被着形成することにより形成される。まず、支持体と成るフィルム上に銅から成る金属箔を接着剤を介して接着した金属箔転写用フィルムを用意し、次に、フィルム上の金属箔を公知のフォトレジストを用いたサブトラクティブ法を使用してパターン状にエッチングする。この時、パターンの表面側の側面は、フィルム側の側面に較べてエッチング液に接する時間が長いためにエッチングされやすく、パターンの幅方向の断面形状を台形状とすることができる。なお、台形の形状は、エッチング液の濃度やエッチング時間を調整することにより短い底辺と側辺とのなす角度を95〜150°の台形状とすることができる。そして、この金属箔転写用フィルムを絶縁フィルム1と成る前駆体シートに積層し、温度が100〜200℃で圧力が0.5〜10MPaの条件で10分〜1時間ホットプレスした後、支持体と成るフィルムを剥離除去して金属箔を絶縁フィルム1と成る前駆体シート表面に転写させることにより、台形状の上底側が被覆層6に埋設された配線導体2を形成することができる。
【0049】
なお、配線導体2の長さの短い底辺と対向する液晶ポリマー層5間の被覆層6の厚みx(μm)は、金属箔転写時のホットプレスの圧力を調整することにより所望の範囲とすることができる。また、配線導体2は被覆層6との密着性を高めるためにその表面にバフ研磨・ブラスト研磨・ブラシ研磨・薬品処理等の処理で表面を粗化しておくことが好ましい。
【0050】
また、絶縁フィルム1には、直径が20〜150μm程度の貫通導体3が形成されている。貫通導体3は、絶縁フィルム1を挟んで上下に位置する配線導体2を電気的に接続する機能を有し、絶縁フィルム1にUV−YAGレーザやエキシマレーザ、炭酸ガスレーザ等により穿設加工を施すことにより貫通孔を形成した後、この貫通孔に銅・銀・金・半田等から成る導電性ペーストを従来周知のスクリーン印刷法により埋め込むことにより形成される。
【0051】
さらに、多層配線基板4の表面の露出部7には、電子部品8の電極が接続される接続導体9が貫通導体3の直上に配設されており、貫通導体3と電子部品8とを電気的に接続する機能を有す。
【0052】
このような接続導体9は、露出部7上に露出している貫通導体3の端面部に公知の無電解銅めっきや無電解ニッケルめっき・無電解金めっきを行うことによって形成される。そして本発明においては、液晶ポリマー層5の露出部7に配設された接続導体9を、貫通導体3の端面に被着された金属めっき層とすることが重要である。
【0053】
本発明の多層配線基板4によれば、液晶ポリマー層5の露出部7に配設された接続導体9を、貫通導体3の端面に被着された金属めっき層としたことから、金属めっき層はその厚みばらつきが小さく、接続導体9端部の高さを略同じ高さに揃えることができ、その結果、多層配線基板4に搭載される電子部品8の電極と接続導体9との接続信頼性にすぐれた多層配線基板4とすることができる。また、接続導体9を貫通導体3の直上のみに容易に形成することが可能となり、その結果、貫通導体3間の間隔を狭くしても隣接する貫通導体3間で短絡することのない、小型・高密度で絶縁性に優れた多層配線基板4とすることができる。
【0054】
なお、接続導体9は、貫通導体3との接続部での電気抵抗を小さなものとする目的および/または貫通導体3との密着性を良好にする目的で、貫通導体3の端面に酸素プラズマやRIEといったデスミア装置にてデスミア処理を行った後、金属めっき層を形成しても良い。
【0055】
このような多層配線基板4は、上述したような方法で製作した絶縁フィルム1と成る前駆体シートの所望の位置に貫通導体3を形成した後、パターン形成した例えば銅の金属箔を、温度が100〜200℃で圧力が0.5〜10MPaの条件で10分〜1時間ホットプレスして転写し、これらを積層して最終的に温度が150〜300℃で圧力が0.5〜10MPaの条件で30分〜24時間ホットプレスして完全硬化させることにより製作される。
【0056】
かくして本発明の多層配線基板4によれば、上記構成の多層配線基板4の上面に形成した露出部7に配設された接続導体9に半田等の導体バンプ10を介して半導体素子等の電子部品8を電気的に接続するとともに、多層配線基板4の下面に形成した配線導体2の一部から成る接続パッドに半田等の導体バンプ10を形成することにより配線密度が高く絶縁性に優れた混成集積回路とすることができる。
【0057】
なお、本発明の多層配線基板4は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば、上述の実施例では4層の絶縁フィルム1を積層することによって多層配線基板4を製作したが、2層や3層、あるいは5層以上の絶縁フィルム1を積層して多層配線基板4を製作してもよい。また、本発明の多層配線基板4の上下表面に、露出部7を除いてソルダーレジスト層11を形成してもよい。さらに、配線基板4と電子部品8との固定を確実にするためにアンダーフィル材12を両者の間に注入してもよい。
【0058】
【発明の効果】
本発明の多層配線基板によれば、多層配線基板を構成する絶縁フィルムを、液晶ポリマー層の上下面に、それぞれポリフェニレンエーテル系有機物から成る被覆層を積層したものとし、多層配線基板の表面に位置する絶縁フィルムのうち少なくとも片方においては、多層配線基板の面積の3%以上70%未満の面積で液晶ポリマー層を露出するとともに、この露出部に、貫通導体と電気的に接続された多層配線基板に搭載される電子部品の電極が接続される接続導体を配設したことから、熱膨脹係数が近似する電子部品と液晶ポリマー層とを、熱膨脹係数が大きくて、異なる被覆層を介さず接続することとなり、その結果、リフロー時に、電子部品と液晶ポリマー層との間に熱膨張の相違による大きな応力が発生することはなく、絶縁フィルムにクラックが生じたり配線導体が断線して接続不良を生じてしまうということはない。
【0059】
また、本発明の多層配線基板によれば、上記構成において、ポリフェニレンエーテル系有機物を熱硬化性に変成したポリフェニレンエーテルとしたことから、温度サイクル信頼性に優れるとともに、配線導体を接着する際の位置精度の良好な多層配線基板とすることができる。
【0060】
さらに、本発明の多層配線基板によれば、上記構成において、液晶ポリマー層の露出部に配設された接続導体を貫通導体の端面に被着された金属めっき層としたことから、金属めっき層はその厚みばらつきが小さく、接続導体端部の高さを略同じ高さに揃えることができ、その結果、多層配線基板に搭載される電子部品の電極と接続導体との接続信頼性にすぐれた多層配線基板とすることができる。また、接続導体を貫通導体の直上のみに容易に形成することが可能となり、その結果、貫通導体間の間隔を狭くしても隣接する貫通導体間で短絡することのない、小型・高密度で絶縁性に優れた多層配線基板とすることができる。
【0061】
また、本発明の多層配線基板によれば、上記構成において、絶縁フィルムに配設された配線導体の幅方向の断面形状を、絶縁フィルム側の底辺の長さが対向する底辺の長さよりも短い台形状とし、かつ絶縁フィルムの側の底辺と側辺とのなす角度を95〜150°としたことから、配線導体を被覆層に埋設する際に、配線導体を被覆層に容易に埋設することができるとともに配線導体を埋設した後の被覆層表面をほぼ平坦にすることができ、絶縁フィルムを積層する際に空気をかみ込んで絶縁性を低下させることのない多層配線基板とすることができる。
【図面の簡単な説明】
【図1】本発明の多層配線基板に、電子部品を搭載して成る混成集積回路の実施の形態の一例を示す断面図である。
【図2】図1に示す多層配線基板の要部拡大断面図である。
【符号の説明】
1・・・・・・・・・絶縁フィルム
2・・・・・・・・・配線導体
3・・・・・・・・・貫通導体
4・・・・・・・・・多層配線基板
5・・・・・・・・・液晶ポリマー層
6・・・・・・・・・被覆層
7・・・・・・・・・露出部
8・・・・・・・・・電子部品
9・・・・・・・・・接続導体

Claims (4)

  1. 複数の絶縁フィルムを間に金属箔から成る配線導体を挟んで積層するとともに、前記絶縁フィルムを挟んで上下に位置する前記配線導体間を前記絶縁フィルムに形成された貫通導体を介して電気的に接続して成る多層配線基板であって、前記絶縁フィルムは、液晶ポリマー層の上下面に、それぞれポリフェニレンエーテル系有機物から成る被覆層を積層して成り、前記多層配線基板の表面に位置する絶縁フィルムのうち少なくとも片方においては、前記多層配線基板の面積の3%以上70%未満の面積で前記液晶ポリマー層が露出しているとともに、この露出部に、前記貫通導体と電気的に接続された前記多層配線基板に搭載される電子部品の電極が接続される接続導体が配設されていることを特徴とする多層配線基板。
  2. 前記ポリフェニレンエーテル系有機物が熱硬化性に変成したポリフェニレンエーテルであることを特徴とする請求項1記載の多層配線基板。
  3. 前記液晶ポリマー層の前記露出部に配設された接続導体は、前記貫通導体の端面に被着された金属めっき層であることを特徴とする請求項1または請求項2記載の多層配線基板。
  4. 前記絶縁フィルムに配設された配線導体の幅方向の断面形状は、前記絶縁フィルム側の底辺の長さが対向する底辺の長さよりも短い台形状であり、かつ前記絶縁フィルム側の底辺と側辺とのなす角度が95〜150°であることを特徴とする請求項1乃至請求項3のいずれかに記載の多層配線基板。
JP2001325469A 2001-10-23 2001-10-23 多層配線基板 Expired - Fee Related JP3878832B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001325469A JP3878832B2 (ja) 2001-10-23 2001-10-23 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001325469A JP3878832B2 (ja) 2001-10-23 2001-10-23 多層配線基板

Publications (2)

Publication Number Publication Date
JP2003133746A JP2003133746A (ja) 2003-05-09
JP3878832B2 true JP3878832B2 (ja) 2007-02-07

Family

ID=19142027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001325469A Expired - Fee Related JP3878832B2 (ja) 2001-10-23 2001-10-23 多層配線基板

Country Status (1)

Country Link
JP (1) JP3878832B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114650648A (zh) * 2020-12-21 2022-06-21 3M创新有限公司 贴附了3d成型的电磁屏蔽膜的电路板、可3d成型的电磁屏蔽膜和3d成型的电磁屏蔽膜

Also Published As

Publication number Publication date
JP2003133746A (ja) 2003-05-09

Similar Documents

Publication Publication Date Title
JP4740406B2 (ja) 配線基板およびその製造方法
JP2005072328A (ja) 多層配線基板
JP4462872B2 (ja) 配線基板及びその製造方法
JP3872360B2 (ja) 多層配線基板
JP3878832B2 (ja) 多層配線基板
JP2002261453A (ja) 多層配線基板
JP2006191145A (ja) 多層配線基板
JP4025695B2 (ja) 保護フィルム付き絶縁層及び配線基板の製造方法
JP4959066B2 (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP3694673B2 (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2003069237A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2003347454A (ja) 多層配線基板
JP4508498B2 (ja) 多層配線基板
JP4508472B2 (ja) 多層配線基板
JP2004179011A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2003046259A (ja) 多層配線基板
JP2005050877A (ja) 配線基板
JP2004082554A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2002290055A (ja) 多層配線基板
JP2006191146A (ja) 多層配線基板の製造方法
JP2003174264A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2003039602A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2003159768A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2004322482A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2003062942A (ja) 絶縁フィルムおよびこれを用いた多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061106

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091110

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees