JP2003347454A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JP2003347454A
JP2003347454A JP2002151317A JP2002151317A JP2003347454A JP 2003347454 A JP2003347454 A JP 2003347454A JP 2002151317 A JP2002151317 A JP 2002151317A JP 2002151317 A JP2002151317 A JP 2002151317A JP 2003347454 A JP2003347454 A JP 2003347454A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal polymer
wiring board
multilayer wiring
polymer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002151317A
Other languages
English (en)
Inventor
Takeshi Kume
健士 久米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002151317A priority Critical patent/JP2003347454A/ja
Publication of JP2003347454A publication Critical patent/JP2003347454A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 従来の多層配線基板において、耐熱試験にお
いて内部より発生するガスによりデラミネーションが発
生する。 【解決手段】 液晶ポリマー層の上下面に熱硬化性樹脂
から成る被覆層を形成して成る絶縁フィルムが複数積層
されて成る絶縁基板と、金属箔から成る配線導体層と、
配線導体層間を電気的に接続する貫通導体とから成る多
層配線基板において、液晶ポリマー層は少なくとも1つ
の開口部を有し、この開口部内は被覆層と同じ熱硬化性
樹脂から成る充填材で充填され、かつ液晶ポリマー層の
主面における開口部の面積をS1とし、主面の面積をS0
としたときに、S1/S0の値が0.001〜0.1である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、各種AV機器や家
電機器・通信機器・コンピュータやその周辺機器等の電
子機器に使用される多層配線基板に関し、特に液晶ポリ
マーを一部に用いた多層配線基板に関する。
【0002】
【従来の技術】従来、半導体素子等の能動部品や容量素
子・抵抗素子等の受動部品を多数搭載して所定の電子回
路を構成して成る混成集積回路を形成するための多層配
線基板は、通常、ガラスクロスにエポキシ樹脂を含浸さ
せて成る絶縁基材にドリルによって上下に貫通孔を形成
し、この貫通孔の内部および絶縁基材の表面に複数の配
線導体を形成した配線基板を、多数積層することによっ
て形成されている。
【0003】一般に、現在の電子機器は、移動体通信機
器に代表されるように小型・薄型・軽量・高性能・高機
能・高品質・高信頼性が要求されており、このような電
子機器に搭載される混成集積回路等の電子部品も小型・
高密度化が要求されるようになってきており、このよう
な高密度化の要求に応えるために、電子部品を構成する
多層配線基板も、配線導体の微細化や絶縁層の薄層化・
貫通孔の微細化が必要となってきている。このため、近
年、貫通孔を微細化するために、ドリル加工よりも微細
加工が可能な、レーザ加工が用いられるようになってき
ている。
【0004】しかしながら、ガラスクロスにエポキシ樹
脂を含浸させて成る絶縁基材は、ガラスクロスをレーザ
により穿設加工することが困難なために貫通孔の微細化
には限界があり、また、ガラスクロスの厚みが不均一の
ために均一な孔径の貫通孔を形成することが困難である
という問題点を有していた。
【0005】このような問題点を解決するために、アラ
ミド樹脂繊維で製作した不織布にエポキシ樹脂を含浸さ
せて成る絶縁基材や、ポリイミドフィルムにエポキシ系
接着剤を塗布して成る絶縁フィルムを絶縁層に用いた多
層配線基板が提案されている。
【0006】しかしながら、アラミド不織布やポリイミ
ドフィルムを用いた絶縁基材や絶縁層は吸湿性が高く、
吸湿した状態で半田リフローを行なうと半田リフローの
熱により吸湿した水分が気化してガスが発生し、絶縁基
材間や絶縁層間で剥離してしまう等の問題点を有してい
た。
【0007】このような問題点を解決するために、多層
配線基板の絶縁層の材料として液晶ポリマーを用いるこ
とが検討されている。液晶ポリマーから成る層は、剛直
な分子で構成されているとともに分子同士がある程度規
則的に並んだ構成をしており分子間力が強いことから、
高耐熱性・高弾性率・高寸法安定性・低吸湿性を示し、
ガラスクロスのような強化材を用いる必要がなく、ま
た、微細加工性にも優れるという特徴を有している。さ
らに、高周波領域においても、低誘電率・低誘電正接で
あり高周波特性に優れるという特徴を有している。
【0008】このような液晶ポリマーの特徴を活かし、
本願出願人は特願2001-53834号において液晶ポリマー層
の上下面に熱硬化性樹脂から成る被覆層を形成してなる
絶縁フィルムを複数積層して成る多層配線基板を提案し
た。
【0009】
【発明が解決しようとする課題】近年、フリップチップ
実装における半導体素子と多層配線基板との接合に用い
る半田接合おいて、半田材料をSn−Pb系半田から環
境対応型の鉛フリー材料にしていく方向にある。この鉛
フリー材料の多くは、融点が220℃以上と従来のSn−
Pb系半田の融点184℃と比較して高く、実装時のリフ
ロー温度が240℃以上と、従来のSn−Pb共晶半田を
使う際の実装温度220℃よりも高くなる。このため用い
る多層配線基板の耐熱性は260℃以上が必要となる。し
かしながら、このような高耐熱性の要求に対して、液晶
ポリマー層の上下面に熱硬化性樹脂から成る被覆層を形
成して成る絶縁フィルムを複数積層した多層配線基板を
用いた場合、半導体素子の実装時に被覆層から未硬化低
分子量成分や残留溶剤が昇華して発生するガスの量が増
加し、このガスが気体の透過係数の低い液晶ポリマー層
内部を通過することが出来ないために、絶縁フィルム内
部にガスが滞留して絶縁フィルムにデラミネーションを
発生させてしまうという問題点を有していた。
【0010】本発明はかかる従来技術の問題点に鑑み案
出されたものであり、その目的は、高密度な配線を有す
るとともに、耐熱性に優れた多層配線基板を提供するこ
とに有る。
【0011】
【課題を解決するための手段】本発明の多層配線基板
は、液晶ポリマー層の上下面に熱硬化性樹脂から成る被
覆層を形成して成る絶縁フィルムが複数積層されて成る
絶縁基板と、この絶縁フィルムの上下面の少なくとも一
方の面に配設された金属箔から成る配線導体層と、この
絶縁フィルムに形成され、絶縁フィルムを挟んで上下に
位置する配線導体層間を電気的に接続する貫通導体とか
ら成る多層配線基板において、液晶ポリマー層は少なく
とも1つの開口部を有し、この開口部内は被覆層と同じ
熱硬化性樹脂から成る充填材で充填され、かつ液晶ポリ
マー層の主面における開口部の面積をS1とし、主面の
面積をS1としたときに、S1/S0の値が0.001〜0.1で
あることを特徴とするものである。
【0012】また、本発明の多層配線基板は、上記構成
において、被覆層は、熱硬化性樹脂が熱硬化性ポリフェ
ニレンエーテルであるとともに、10〜60体積%の無機絶
縁粉末を含有することを特徴とするものである。
【0013】本発明の多層配線基板によれば、液晶ポリ
マー層を少なくとも1つの開口部を有するものとし、開
口部内を被覆層と同じ熱硬化性樹脂から成る充填材で充
填し、かつ液晶ポリマー層の主面における開口部の面積
をS1とし、主面の面積をS0としたときに、S1/S0
値を0.001〜0.1としたことから、半導体素子の実装時に
被覆層から発生するガスが液晶ポリマー層に形成された
開口部内の充填材内部を通過して多層配線基板の外側へ
良好に放出され、その結果、被覆層から発生するガスが
被覆層内部に滞留することはなく、被覆層にデラミネー
ションが発生することはない。また、液晶ポリマー層の
主面に対する開口部の面積比を適度な範囲にしたので、
開口部を形成することによって低下する液晶ポリマー層
の強度の低下を最小限に抑えることができ、その結果、
液晶ポリマー層の剛性を十分に保つことができる。
【0014】また、本発明の多層配線基板によれば、被
覆層の熱硬化性樹脂を熱硬化性ポリフェニレンエーテル
としたことから、熱硬化性ポリフェニレンエーテルは、
その分子構造が液晶ポリマーの分子構造と近似するため
に液晶ポリマーとの親和性が高く、被覆層を液晶ポリマ
ー層に良好に拘束することができ、その結果、半導体素
子の実装時に被覆層からガスが発生しても、絶縁フィル
ムのデラミネーションを良好に防止することができる。
また、絶縁層を10〜60体積%の無機絶縁粉末を含有する
ものとしたことから、無機絶縁粉末と熱硬化性樹脂との
複合化により、被覆層の熱膨張係数が液晶ポリマー層の
熱膨張係数に近似し、絶縁フィルムのデラミネーション
をより良好に防止することができる。
【0015】
【発明の実施の形態】次に本発明の多層配線基板を添付
の図面に基づいて詳細に説明する。図1は、本発明の多
層配線基板を混成集積回路に適用した場合の実施の形態
の一例を示す断面図であり、この例では、電子部品を多
層配線基板に実装して成る混成集積回路を外部電気回路
に電気的に接続している例を示している。また、図2
は、図1に示す多層配線基板の配線導体の幅方向の要部
拡大断面図であり、図3は、図2のA−A’における断
面図である。これらの図において、3は絶縁フィルム、
4は絶縁基板、5は配線導体、6は貫通導体、8は開口
部、9は充填材で主にこれらで本発明の多層配線基板7
が構成されている。なお、絶縁基板4は、本例では、4
層の絶縁フィルム3が積層されて構成されている。
【0016】絶縁基板4は、半導体素子等の電子部品10
や配線導体5・貫通導体6を支持する支持体としての機
能を有し、この絶縁基板4を構成する絶縁フィルム3
は、液晶ポリマー層1とその上下面に形成した熱硬化性
樹脂から成る被覆層2とで構成されている。
【0017】なお、ここで液晶ポリマーとは、溶融時に
液晶状態あるいは光学的に複屈折する性質を有するポリ
マーを指し、一般に溶融時に液晶性を示すサーモトロピ
ック液晶ポリマー、あるいは、熱変形温度で分類される
1型・2型・3型すべての液晶ポリマーを含むものであ
り、本発明に用いる液晶ポリマーとしては、温度サイク
ル信頼性・半田耐熱性・加工性の観点からは200〜400℃
の温度、特に250〜350℃の温度に融点を有するものが好
ましい。
【0018】また、液晶ポリマー層1は、層としての物
性を損なわない範囲内で、熱安定性を改善するための酸
化防止剤や耐光性を改善するための紫外線吸収剤等の光
安定剤、難燃性を付加するためのハロゲン系もしくはリ
ン酸系の難燃性剤、アンチモン系化合物やホウ酸亜鉛・
メタホウ酸バリウム・酸化ジルコニウム等の難燃助剤、
潤滑性を改善するための高級脂肪酸や高級脂肪酸エステ
ル・高級脂肪酸金属塩・フルオロカーボン系界面活性剤
等の滑剤、熱膨張係数を調整するため、および/または
機械的強度を向上するための酸化アルミニウム・酸化珪
素・酸化チタン・酸化バリウム・酸化ストロンチウム・
酸化ジルコニウム・酸化カルシウム・ゼオライト・窒化
珪素・窒化アルミニウム・炭化珪素・チタン酸カリウム
・チタン酸バリウム・チタン酸ストロンチウム・チタン
酸カルシウム・ホウ酸アルミニウム・スズ酸バリウム・
ジルコン酸バリウム・ジルコン酸ストロンチウム等のフ
ィラーを含有してもよい。
【0019】なお、上記のフィラー等の粒子形状は、略
球状・針状・フレーク状等があり、充填性の観点からは
略球状が好ましい。また、粒子径は、通常0.1〜15μm
程度であり、液晶ポリマー層1の厚みよりも小さい。
【0020】また、液晶ポリマー層1は、被覆層2との
密着性を良好とするために、その表面をバフ研磨・ブラ
スト研磨・ブラシ研磨・プラズマ処理・コロナ処理・紫
外線処理・薬品処理等の方法を用いて中心線表面粗さR
aを0.05〜5μmとなるように処理しておくことが好ま
しい。
【0021】なお、中心線表面粗さRaは、半田リフロ
ーの際に液晶ポリマー層1と被覆層2との剥離を防止す
るという観点からは0.05μm以上であることが好まし
く、表面に被覆層2を形成する際に空気のかみ込みを防
止するという観点からは5μm以下であることが好まし
い。従って、液晶ポリマー層1は、その表面の中心線表
面粗さRaを0.05〜5μmとすることが好ましい。
【0022】また、液晶ポリマー層1は少なくとも1つ
の開口部8を有し、開口部8内部は被覆層2と同じ熱硬
化性樹脂から成る充填材9で充填されている。
【0023】本発明の多層配線基板7によれば、液晶ポ
リマー層1を少なくとも1つの開口部8を有するものと
し、開口部8内に被覆層2と同じ熱硬化性樹脂から成る
充填材9で充填したことから、電子部品10の実装時に被
覆層2から発生するガスが液晶ポリマー層1に形成され
た開口部8内の充填材9内部を通過して多層配線基板7
の外側へ良好に放出され、その結果、被覆層2から発生
するガスが被覆層2内部に滞留することはなく、被覆層
2にデラミネーションが発生することはない。
【0024】このような開口部8は、液晶ポリマー層1
をパンチング加工・金型加工・レーザ加工等の穴加工プ
ロセスを経ることにより形成される。ここで、開口部8
は、後述する貫通導体6とは異なる位置に形成されもの
である。また、形状は加工精度よく形成するためには円
形状・四角形状であることが好ましく、開口部8を形成
することによる液晶ポリマー層1の強度低下を最小限に
するという観点からは、開口部8の変形を最も抑えるこ
とのできる円形状であることが好ましい。
【0025】また、開口部8の開口径はガスを効率的に
透過するという観点からは10μm以上であることが好ま
しく、配線導体5の配線密度を高密度化するという観点
からは150μm以下であることが好ましい。
【0026】また、開口部8内部に形成される充填材9
は、被覆層2との密着性を強固に保持するという観点、
および充填材9および被覆層2を同時に形成できるとい
う工程の高効率化の観点から、被覆層2と同じ熱硬化性
樹脂とすることが重要である。
【0027】このような充填材9の開口部8内部への充
填方法としては、後述する絶縁フィルム3の形成時に、
開口部8が形成された液晶ポリマー層1を被覆層2と成
るペースト中に浸漬後、引き上げ乾燥を行なうことで被
覆層2の形成と同時に開口部8へのペーストの充填を行
なうことにより形成される。
【0028】また、開口部8は、液晶ポリマー層1の主
面における開口部8の面積を面積S 1、液晶ポリマー層
1の主面の面積をS0としたときに、S1/S0の値が0.0
01〜0.1と成っている。そして、本発明では、このこと
が重要である。
【0029】本発明の多層配線基板7によれば、液晶ポ
リマー層1の主面における開口部8の面積をS1とし、
主面の面積をS0としたときに、S1/S0の値を0.001〜
0.1としたことから、液晶ポリマー層1の主面に対する
開口部8の面積比を適度な範囲にすることで、開口部8
を形成することによって低下する液晶ポリマー層1の強
度の低下を最小限に抑えることができ、その結果、液晶
ポリマー層1の剛性を十分に保つことができる。
【0030】このような開口部8の液晶ポリマー層1の
主面に対する面積比S1/S0は、多層配線基板7に半導
体素子を実装する際に、被覆層2から発生する熱硬化性
ポリフェニレンエーテルの未硬化モノマー成分・残留硬
化剤・残留溶剤・吸着水分等のガスを被覆層2内部に滞
留せずに外部に良好に放出するという観点からは、0.00
1以上であることが必要である。また、液晶ポリマー層
1に開口部8が形成されることによる液晶ポリマー層1
の剛性低下による多層配線基板7の実装不良を抑えると
いう観点からは、0.1以下であることが必要である。従
って、液晶ポリマー層1の主面における開口部8の面積
をS1とし、主面の面積をS0としたときに、S1/S0
値が0.001〜0.1であることが好ましい。
【0031】次に、被覆層2は、熱硬化性樹脂から成
り、後述する配線導体5を被着形成する際の接着剤の機
能を有するとともに、絶縁フィルム3を用いて多層配線
基板7を構成する際に、絶縁フィルム3同士を積層する
際の接着剤の役目を果たす。
【0032】このような熱硬化性樹脂としては、エポキ
シ樹脂やシアネート樹脂・フェノール樹脂・ポリイミド
樹脂・熱硬化性ポリフェニレンエーテル樹脂・ビスマレ
イミドトリアジン樹脂等の加熱により硬化をする樹脂が
用いられ、特に液晶ポリマー層1と馴染み易いために液
晶ポリマー層1に拘束されて剥離を防止するという観
点、および高周波伝送特性を良好にするという観点から
は熱硬化性ポリフェニレンエーテルが好ましい。
【0033】また、被覆層2は、液晶ポリマー層1との
接着性や後述する配線導体5・貫通導体6との密着性を
良好にするという観点からは、重合反応可能な官能基を
2個以上有する多官能性モノマーあるいは多官能性重合
体等の添加剤を含有することが好ましく、例えば、トリ
アリルイソシアヌレートやトリアリルシアヌレートおよ
びこれらの重合体等を含有することが好ましい。
【0034】さらに、被覆層2は、弾性率を調整するた
めのゴム成分や熱安定性を改善するための酸化防止剤、
耐光性を改善するための紫外線吸収剤等の光安定剤、難
燃性を付加するためのハロゲン系もしくはリン酸系の難
燃性剤、アンチモン系化合物やホウ酸亜鉛・メタホウ酸
バリウム・酸化ジルコニウム等の難燃助剤、潤滑性を改
善するための高級脂肪酸や高級脂肪酸エステル・高級脂
肪酸金属塩・フルオロカーボン系界面活性剤等の滑剤、
熱膨張係数を調整したり機械的強度を向上するための酸
化アルミニウムや酸化珪素・酸化チタン・酸化バリウム
・酸化ストロンチウム・酸化ジルコニウム・酸化カルシ
ウム・ゼオライト・窒化珪素・窒化アルミニウム・炭化
珪素・チタン酸カリウム・チタン酸バリウム・チタン酸
ストロンチウム・チタン酸カルシウム・ホウ酸アルミニ
ウム・スズ酸バリウム・ジルコン酸バリウム・ジルコン
酸ストロンチウム等のフィラー、あるいは、フィラーと
の親和性を高めこれらの接合性向上と機械的強度を高め
るためのシラン系カップリング剤やチタネート系カップ
リング剤等のカップリング剤を含有してもよい。
【0035】特に、絶縁フィルム3を積層・加圧して多
層配線基板7を形成する際に、被覆層2の流動性を抑制
し、貫通導体6の位置ずれや被覆層2の厚みばらつきを
防止するという観点からは、被覆層2はフィラーとして
10体積%以上の無機絶縁粉末を含有することが好まし
い。また、液晶ポリマー層1との接着界面および配線導
体5との接着界面での半田リフロー時の剥離を防止する
という観点からは、無機絶縁粉末の含有量を60体積%以
下とすることが好ましい。従って、ポリフェニレンエー
テル系有機物から成る被覆層2に、10〜60体積%の無機
絶縁粉末を含有させておくことが好ましい。
【0036】なお、上記の無機絶縁粉末等の形状は、略
球状・針状・フレーク状等があり、充填性の観点から
は、略球状が好ましい。また、粒子径は、0.1〜15μm
程度であり、被覆層2の厚みよりも小さい。
【0037】このような絶縁フィルム3は、例えば粒径
が0.1〜15μm程度の酸化珪素等の無機絶縁粉末に、熱
硬化性ポリフェニレンエーテル樹脂と溶剤・可塑剤・分
散剤等を添加して得たペースト中に、プラズマ処理によ
り表面処理した後、開口部8を穴加工された液晶ポリマ
ー層1を浸漬し垂直に引き上げることによって液晶ポリ
マー層1の表面に被覆層2を形成した後、これを60〜10
0℃の温度で5分〜3時間加熱・乾燥することにより製
作される。なお、この時、上述したように、被覆層2の
形成と同じに、開口部8内部にペーストが充填材9とし
て充填される。
【0038】なお、絶縁フィルム3の厚みは絶縁信頼性
を確保するという観点からは10〜200μmであることが
好ましく、また、高耐熱性・低吸湿性・高寸法安定性を
確保するという観点からは液晶ポリマー層1の厚みを絶
縁フィルム3の厚みの40〜90%の範囲としておくことが
好ましい。
【0039】また、絶縁フィルム3には、上下面の少な
くとも一方の面に配線導体5が被着・埋設されている。
配線導体5は、その厚みが2〜30μmで銅・金等の良導
電性の金属箔から成り、多層配線基板7に搭載される外
部電気回路としての半導体素子10等に電気的に接続する
機能を有する。
【0040】また、絶縁フィルム3の層間において、配
線導体5の被覆層2に埋設されている側の面と液晶ポリ
マー層1との間に位置する被覆層2の厚みx(μm)
が、上下の液晶ポリマー層1間の距離をT(μm)、配
線導体5の厚みをt(μm)としたときに、3μm≦0.
5T−t≦x≦0.5T≦35μm(ただし、8μm≦T≦70
μm、1μm≦t≦32μm)であることが好ましい。
【0041】液晶ポリマー層1間の距離をT(μm)、
配線導体5の厚みをt(μm)としたときに、配線導体
5の被覆層2に埋設されている側の面と液晶ポリマー層
1間の厚みx(μm)を3μm≦0.5T−t≦x≦0.5T
≦35μmとすることにより、配線導体5の被覆層2に埋
設されている側の面と液晶ポリマー層1間の距離および
配線導体5の埋設されていない側の面と隣接する液晶ポ
リマー層1間の距離の差をt(μm)未満と小さくする
ことができ、被覆層2の厚みが大きく異なることから生
じる多層配線基板7の反りを防止することができる。従
って、配線導体5の埋設されている側の面と液晶ポリマ
ー層1との間に位置する、被覆層2の厚みx(μm)
を、液晶ポリマー層1間の距離をT(μm)、配線導体
5の厚みをt(μm)としたときに、3μm≦0.5T−
t≦x≦0.5T≦35μmの範囲とすることが好ましい。
【0042】このような配線導体5は、絶縁フィルム3
となる前駆体シートに、公知のフォトレジストを用いた
サブトラクティブ法によりパターン形成した、例えば銅
から成る金属箔を転写法等により被着形成することによ
り形成される。先ず、支持体と成るフィルム上に銅から
成る金属箔を接着剤を介して接着した金属箔転写用フィ
ルムを用意し、次に、フィルム上の金属箔を公知のフォ
トレジストを用いたサブトラクティブ法を使用してパタ
ーン状にエッチングする。そして、この金属箔転写用フ
ィルムを絶縁フィルム3と成る前駆体シートに積層し、
温度が100〜200℃で圧力が0.5〜10MPaの条件で10分
〜1時間ホットプレスした後、支持体と成るフィルムを
剥離除去して金属箔をエッチングして成るパターンを絶
縁フィルム3と成る前駆体シート表面に転写することに
より、被覆層2に埋設された配線導体5を形成すること
ができる。
【0043】なお、配線導体5の被覆層2に埋設されて
いる側の面と対向する液晶ポリマー層1間の被覆層2の
厚みx(μm)は、金属箔転写時のホットプレスの圧力
を調整することにより所望の範囲とすることができる。
また、配線導体5は被覆層2との密着性を高めるために
その表面にバフ研磨・ブラスト研磨・ブラシ研磨・薬品
処理等の処理で表面を粗化しておくことが好ましい。
【0044】さらに、絶縁フィルム3には、直径が20〜
150μmの貫通導体6が形成されている。貫通導体6
は、絶縁フィルム3を挟んで上下に位置する配線導体5
を電気的に接続する機能を有し、絶縁フィルム3にレー
ザにより穿設加工を施すことにより貫通孔を形成した
後、この貫通孔に銅・銀・金・半田等から成る導電性ペ
ーストを従来周知のスクリーン印刷法により埋め込むこ
とにより形成される。
【0045】このような多層配線基板7は、上述したよ
うな方法で製作した絶縁フィルム3と成る前駆体シート
の所望の位置に貫通導体6を形成した後、これにパター
ン形成した例えば銅の金属箔を、温度が100〜200℃で圧
力が0.5〜10MPaの条件で10分〜1時間ホットプレス
して転写し、さらにこれらを積層して最終的に温度が15
0〜300℃で圧力が0.5〜10MPaの条件で30分〜24時間
ホットプレスして完全硬化させ、しかる後、ソルダーレ
ジストワニスを塗布して60〜90℃で5〜120分乾燥後、所
望のパターンを有するパターン形成用マスクを介して紫
外光を50〜1000mJ照射し、さらにアルカリ水溶液にて
現像して接続パッド12の一部を露出開口させ、しかる
後、温度が120〜200℃で30〜300分硬化し、ソルダーレ
ジスト層11を形成することにより製作される。
【0046】かくして本発明の多層配線基板7によれ
ば、上記構成の多層配線基板7の上面に形成した配線導
体5の一部から成る接続パッド12に半田等の接合部材13
を介して半導体素子10および外部電気回路14を電気的に
接続することにより配線密度が高く接続信頼性に優れた
混成集積回路とすることができる。
【0047】なお、本発明の多層配線基板7は上述の実
施例に限定されるものではなく、本発明の要旨を逸脱し
ない範囲であれば種々の変更は可能であり、例えば、上
述の実施例では4層の絶縁フィルム3を積層することに
よって多層配線基板7を製作したが、2層や3層、ある
いは5層以上の絶縁フィルム3を積層して多層配線基板
7を製作してもよい。また、本発明の多層配線基板7の
上下表面に、半導体素子10を搭載後、多層配線基板7と
半導体素子10との間にアンダーフィル材15を形成しても
よい。
【0048】
【実施例】次に本発明の多層配線基板を、以下の試料を
製作して評価した。先ず、熱硬化性ポリフェニレンエー
テル樹脂に平均粒径が0.6μmの球状溶融シリカをその
含有量が40体積%となるように加え、これに溶剤として
トルエン、さらに有機樹脂の硬化を促進させるための触
媒を添加し、1時間混合してワニスを調整した。次に、
融点が320℃で厚みが35μmの液晶ポリマー層の表面
を、真空プラズマ装置を用いて、電圧を27kV、雰囲気
をO2およびCF4(ガス流量がそれぞれ80cm3/分)
とし、片面15分×2回の条件でプラズマ処理して、中心
線表面粗さRaが0.12μmとなるようにし、さらにUV
−YAGレーザにて直径50μmの開口部を形成した。こ
の液晶ポリマー層を上記ワニス中に浸漬後、引き上げ乾
燥することにより、開口部に熱硬化性ポリフェニレンエ
ーテル樹脂を充填するとともに、厚みが約20μmの熱硬
化性ポリフェニレンエーテル被覆層を液晶ポリマーの両
面に成形して絶縁フィルムを製作した。
【0049】さらに、この絶縁フィルムに、UV−YA
Gレーザにより直径50μmの貫通孔の形成を行い、この
貫通孔に銅粉末と有機バインダとを含有する導体ペース
トをスクリーン印刷により埋め込むことにより貫通導体
を形成した。
【0050】次に、回路状に形成した銅箔が付いた転写
用支持フィルムと、貫通導体が形成された絶縁フィルム
とを位置合わせして真空積層機により3MPaの圧力で
30秒加圧した後、転写用支持フィルムを剥離して配線導
体を絶縁フィルム上に埋設した。最後に、この配線導体
が形成された絶縁フィルムを4枚重ね合わせ、3MPa
の圧力下で200℃の温度で5時間加熱処理して完全硬化
させた。
【0051】さらに、上記の積層体の表面に、感光性エ
ポキシ樹脂よりなるソルダーレジストワニスを塗布し、
90℃で30分乾燥後、パターン形成用マスクを用いて365
nmの紫外光を300mJ照射し、しかる後、炭酸ナトリ
ウム水溶液で現像することにより所望のパターンに開口
形成し、150℃で120分硬化させることにより多層配線基
板を得た。
【0052】本実施例においては、液晶ポリマーに形成
する開口部間の距離を変化させて、開口部の面積比S1
/S0が0〜0.15の間となるように複数の試料を製作し
た。評価は、評価1として、多層配線基板を260℃のリ
フローを5回通過させてデラミネーションの発生状況の
評価(リフロー耐熱試験不良率)、評価2として、半導
体素子を搭載した後の実装不良率をカウントする評価
(実装不良率)を行なった。なお、評価2の半導体素子
の実装は、上述の方法で製作した多層配線基板表面の配
線導体にNi−Auめっきを行なった後、半田ペースト
をスクリーン印刷し、220℃ピークのリフロー炉に投入
してバンプを形成した後、半導体素子を実装した。な
お、多層配線基板のサイズは50mm角とし、多層配線基
板内における各10×10mmエリア内では開口部および貫
通導体の配置密度は全て均等にした基板とした。表1に
評価結果を示す。
【0053】
【表1】
【0054】表1からは、S1/S0の値が0.001未満の
多層配線基板(試料No.1〜6)では、リフロー耐熱試
験中に被覆層から発生するガスの透過経路である主面に
対する貫通導体および開口部の面積が少ないため、多層
配線基板内でデラミネーションによる不良が発生するこ
とがわかった。
【0055】また、表1からは、S1/S0の値が0.1よ
りも大きい多層配線基板(試料No.20〜22)では、開口
部の面積が大きすぎるため、液晶ポリマー層が剛性を失
ってしまい、半導体素子搭載後に多層配線基板に大きな
反りが発生し、実装不良が発生することがわかった。
【0056】それらに対して、本発明のS1/S0の値が
0.001〜0.1の範囲である多層配線基板(試料No.7〜1
9)では、リフロー耐熱後にもデラミネーションを発生
せず、また、半導体素子搭載後の導通評価においても実
装不良を発生しない、優れた結果が得られた。
【0057】
【発明の効果】本発明の多層配線基板によれば、液晶ポ
リマー層を少なくとも1つの開口部を有するものとし、
開口部内に被覆層と同じ熱硬化性樹脂から成る充填材で
充填し、かつ、液晶ポリマー層の主面における開口部の
面積をS1とし、主面の面積をS0としたときに、S1
/S0の値を0.001〜0.1としたことから、被覆層から発
生されるガスが液晶ポリマー層に形成された開口部内の
充填材内部を経由して多層配線基板の外側へ放出される
ためのガスの通過経路が十分に確保されるため、リフロ
ー耐熱試験を行なっても絶縁フィルム内部でデラミネー
ションを発生することがない耐熱性に優れた多層配線基
板とすることができるとともに、液晶ポリマー層の主面
に対する開口部の面積比を適度な範囲にすることで、開
口部が形成されたことによって低下する液晶ポリマー層
の強度を最小限にして、液晶ポリマー層の剛性を十分に
保つことができる結果、多層配線基板を外部電気回路に
実装する際の高温下においても、外部電気回路と多層配
線基板との熱膨張差により発生する熱応力を良好に吸収
することができ、反りが発生して実装性を低下させるこ
ともない。
【0058】また、本発明の多層配線基板によれば、被
覆層を、熱硬化性樹脂が熱硬化性ポリフェニレンエーテ
ルであるとともに、10〜60体積%の無機絶縁粉末を含有
するものとしたことから、無機絶縁粉末と熱硬化性樹脂
との複合化により被覆層の機械的強度を向上することが
できるとともに、熱硬化性ポリフェニレンエーテルの分
子構造が液晶ポリマーと近似するため親和性が高くな
り、被覆層を液晶ポリマー層に良好に拘束することがで
き、その結果、多層配線基板を外部電気回路に実装する
際の高温下においても、外部電気回路と多層配線基板と
の熱膨張差を少なくし、実装性をより向上することがで
きる。
【図面の簡単な説明】
【図1】本発明の多層配線基板を混成集積回路に適用し
た場合の実施の形態の一例を示す断面図である。
【図2】図1に示す多層配線基板の要部拡大断面図であ
る。
【図3】図2の多層配線基板のA−A’における要部拡
大断面図である。
【符号の説明】 1・・・・・・・・液晶ポリマー層 2・・・・・・・・被覆層 3・・・・・・・・絶縁フィルム 4・・・・・・・・絶縁基板 5・・・・・・・・配線導体 6・・・・・・・・貫通導体 7・・・・・・・・多層配線基板 8・・・・・・・・開口部 9・・・・・・・・充填材 S0・・・・・・・液晶ポリマー層の主面の面積 S1・・・・・・・開口部面積

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 液晶ポリマー層の上下面に熱硬化性樹脂
    から成る被覆層を形成して成る絶縁フィルムが複数積層
    されて成る絶縁基板と、前記絶縁フィルムの上下面の少
    なくとも一方の面に配設された金属箔から成る配線導体
    層と、前記絶縁フィルムに形成され、該絶縁フィルムを
    挟んで上下に位置する前記配線導体層間を電気的に接続
    する貫通導体とから成る多層配線基板において、前記液
    晶ポリマー層は少なくとも1つの開口部を有し、該開口
    部内は前記被覆層と同じ熱硬化性樹脂から成る充填材で
    充填され、かつ前記液晶ポリマー層の主面における前記
    開口部の面積をS1とし、前記主面の面積をS0としたと
    きに、S1/S0の値が0.001〜0.1であることを
    特徴とする多層配線基板。
  2. 【請求項2】 前記被覆層は、前記熱硬化性樹脂が熱硬
    化性ポリフェニレンエーテルであるとともに、10〜6
    0体積%の無機絶縁粉末を含有することを特徴とする請
    求項1記載の多層配線基板。
JP2002151317A 2002-05-24 2002-05-24 多層配線基板 Pending JP2003347454A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002151317A JP2003347454A (ja) 2002-05-24 2002-05-24 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002151317A JP2003347454A (ja) 2002-05-24 2002-05-24 多層配線基板

Publications (1)

Publication Number Publication Date
JP2003347454A true JP2003347454A (ja) 2003-12-05

Family

ID=29768946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002151317A Pending JP2003347454A (ja) 2002-05-24 2002-05-24 多層配線基板

Country Status (1)

Country Link
JP (1) JP2003347454A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302476A (ja) * 2008-06-17 2009-12-24 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
CN104409423A (zh) * 2014-10-15 2015-03-11 香港应用科技研究院有限公司 具有提供多层压缩力的防分层结构的塑封器件
JP2015119090A (ja) * 2013-12-19 2015-06-25 京セラ株式会社 配線基板および多層配線基板
US11075092B2 (en) 2016-10-27 2021-07-27 Murata Manufacturing Co., Ltd. Multi-layer substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302476A (ja) * 2008-06-17 2009-12-24 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2015119090A (ja) * 2013-12-19 2015-06-25 京セラ株式会社 配線基板および多層配線基板
CN104409423A (zh) * 2014-10-15 2015-03-11 香港应用科技研究院有限公司 具有提供多层压缩力的防分层结构的塑封器件
US11075092B2 (en) 2016-10-27 2021-07-27 Murata Manufacturing Co., Ltd. Multi-layer substrate

Similar Documents

Publication Publication Date Title
JP4392157B2 (ja) 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP3547423B2 (ja) 部品内蔵モジュール及びその製造方法
JP2005072328A (ja) 多層配線基板
JP2011099072A (ja) 樹脂組成物、絶縁層、プリプレグ、積層板、プリント配線板および半導体装置
JP4462872B2 (ja) 配線基板及びその製造方法
JP2003347454A (ja) 多層配線基板
JP4025695B2 (ja) 保護フィルム付き絶縁層及び配線基板の製造方法
JP3872360B2 (ja) 多層配線基板
JP2002261453A (ja) 多層配線基板
JP2006191145A (ja) 多層配線基板
JP2007081423A (ja) 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP4959066B2 (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP3635022B2 (ja) 接着材およびこれを用いた電子部品モジュール
JP3878832B2 (ja) 多層配線基板
JP3694673B2 (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2003218543A (ja) 多層配線基板
JP2005050877A (ja) 配線基板
JP2004179011A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2004082554A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP4508498B2 (ja) 多層配線基板
JP2003062942A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2004322482A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2003046259A (ja) 多層配線基板
JP4508472B2 (ja) 多層配線基板
JP2004090238A (ja) 絶縁フィルムおよびこれを用いた多層配線基板