JP2003218543A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JP2003218543A
JP2003218543A JP2002017675A JP2002017675A JP2003218543A JP 2003218543 A JP2003218543 A JP 2003218543A JP 2002017675 A JP2002017675 A JP 2002017675A JP 2002017675 A JP2002017675 A JP 2002017675A JP 2003218543 A JP2003218543 A JP 2003218543A
Authority
JP
Japan
Prior art keywords
connection pad
solder resist
wiring board
layer
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002017675A
Other languages
English (en)
Inventor
Takeshi Kume
健士 久米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002017675A priority Critical patent/JP2003218543A/ja
Publication of JP2003218543A publication Critical patent/JP2003218543A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 従来の多層配線基板において、配線の高密度
化および外部電気回路との接続信頼性をともに満足でき
ない。 【解決手段】 ソルダーレジスト層9の厚みを10〜50μ
mとするとともに、ソルダーレジスト層9の開口面積を
1、接続パッド8が被覆層2と接触する面積をS2、接
続パッド8がソルダーレジスト層9と接触する面積をS
3としたときに、1.4≦(S2+S3)/S1≦20とする。
高密度配線を有し外部電気回路7との接続信頼性の優れ
た多層配線基板10とすることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、各種AV機器や家
電機器・通信機器・コンピュータやその周辺機器等の電
子機器に使用される絶縁フィルムおよびこれを用いた多
層配線基板に関し、特に液晶ポリマーを一部に用いた絶
縁フィルムおよびこれを用いた多層配線基板に関する。
【0002】
【従来の技術】従来、半導体素子等の能動部品や容量素
子・抵抗素子等の受動部品を多数搭載して所定の電子回
路を構成した混成集積回路を形成するための多層配線基
板は、通常、ガラスクロスにエポキシ樹脂を含浸させて
成る絶縁基材にドリルによって上下に貫通孔を形成し、
この貫通孔内部および絶縁基材表面に複数の配線導体を
形成した配線基板を、多数積層することによって形成さ
れている。
【0003】一般に、現在の電子機器は、移動体通信機
器に代表されるように小型・薄型・軽量・高性能・高機
能・高品質・高信頼性が要求されており、このような電
子機器に搭載される混成集積回路等の電子部品も小型・
高密度化が要求されるようになってきており、このよう
な高密度化の要求に応えるために、電子部品を構成する
多層配線基板も、配線導体の微細化や絶縁層の薄層化・
貫通孔の微細化が必要となってきている。このため、近
年、貫通孔を微細化するために、ドリル加工より微細加
工が可能なレーザ加工が用いられるようになってきた。
【0004】しかしながら、ガラスクロスにエポキシ樹
脂を含浸させて成る絶縁基材は、ガラスクロスをレーザ
により穿設加工することが困難なために貫通孔の微細化
には限界があり、また、ガラスクロスの厚みが不均一の
ために均一な孔径の貫通孔を形成することが困難である
という問題点を有していた。
【0005】このような問題点を解決するために、アラ
ミド樹脂繊維で製作した不織布にエポキシ樹脂を含浸さ
せて成る絶縁基材や、ポリイミドフィルムにエポキシ系
接着剤を塗布して成る絶縁フィルムを絶縁層に用いた多
層配線基板が提案されている。
【0006】しかしながら、アラミド不織布やポリイミ
ドフィルムを用いた絶縁基材や絶縁層は吸湿性が高く、
吸湿した状態で半田リフローを行うと半田リフローの熱
により吸湿した水分が気化してガスが発生し、絶縁基材
間や絶縁層間で剥離してしまう等の問題点を有してい
た。
【0007】このような問題点を解決するために、多層
配線基板の絶縁層の材料として液晶ポリマーを用いるこ
とが検討されている。液晶ポリマーから成る層は、剛直
な分子で構成されているとともに分子同士がある程度規
則的に並んだ構成をしており分子間力が強いことから、
高耐熱性・高弾性率・高寸法安定性・低吸湿性を示し、
ガラスクロスのような強化材を用いる必要がなく、ま
た、微細加工性にも優れるという特徴を有している。さ
らに、高周波領域においても、低誘電率・低誘電正接で
あり高周波特性に優れるという特徴を有している。
【0008】このような液晶ポリマーの特徴を活かし、
本願出願人は特願2001-53834において液晶ポリマー層の
上下面にポリフェニレンエーテル系有機物から成る被覆
層を形成してなる絶縁フィルムを複数積層した多層配線
基板を提案した。
【0009】
【発明が解決しようとする課題】近年、電子機器のさら
なる小型化の要求から、半導体素子等の外部電気回路を
搭載する1次実装用の接続パッドピッチが200μm以下
といった高密度実装が多層配線基板に要求されるように
なってきた。このような高密度実装においては、1次実
装用の接続パッドの直径を150μm以下にする必要があ
る。
【0010】しかしながら、このような要求に対して液
晶ポリマー層の上下面にポリフェニレンエーテル系有機
物から成る被覆層を形成してなる絶縁フィルムを複数積
層した多層配線基板を用いた場合、多層配線基板の表面
を保護しているソルダーレジスト層を開口して接続パッ
ドの一部を露出させる際に、ソルダーレジスト層が厚い
と1次実装用の接続パッド上に微細な開口を形成するこ
とが困難であるという問題点を有していた。
【0011】一方、マザーボード等の外部電気回路と電
気的に接続する2次実装用の接続パッドにおいては、そ
の直径が300〜1500μmと比較的大きく、マザーボード
と接続するための半田との接触面積も大きいため、環境
変化等の外的要因による接続パッドを剥離しようとする
応力が比較的大きく負荷される。そのため、2次実装用
の接続パッドの一部を被覆するソルダーレジストは、こ
の応力を緩和する効果が大きい。しかしながら、微細化
のためにソルダーレジスト層を薄くした場合、接続パッ
ドの一部を被覆するソルダーレジスト層の、接続パッド
を剥離させようとする応力を緩和する効果が小さくな
り、接続信頼性試験である温度サイクル試験を行うと、
マザーボードと多層配線基板との熱膨張差により発生す
る熱応力により、2次実装用の接続パッドが剥離し、断
線してしまうという問題点を有していた。
【0012】また、小面積の1次実装用の接続パッドが
配設されている面と比較的大面積の2次実装用の接続パ
ッドが配設されている面とに形成されているそれぞれの
ソルダーレジスト層の厚みを変えるという方法もある
が、多層配線基板の上下面でソルダーレジスト層の厚み
を変えた場合、上下面のソルダーレジスト層の厚み方向
の熱膨張差が生じるために多層配線基板が反ってしま
い、温度サイクル試験を行うと、2次実装用の接続パッ
ドが剥離して断線してしまうという問題点を有してい
た。
【0013】本発明はかかる従来技術の問題点に鑑み案
出されたものであり、その目的は、高密度な配線を有す
るとともに、接続信頼性に優れた多層配線基板を提供す
ることに有る。
【0014】
【課題を解決するための手段】本発明の多層配線基板
は、液晶ポリマー層の上下面に熱硬化性樹脂から成る被
覆層を形成して成る絶縁フィルムが複数積層されて成る
絶縁基板と、絶縁フィルムの上下面の少なくとも一方の
面に配設された金属箔から成る配線導体と、絶縁フィル
ムに形成され、この絶縁フィルムを挟んで上下に位置す
る配線導体間を電気的に接続する貫通導体と、絶縁基板
の表面に配設された配線導体の一部から成り、外部電気
回路と電気的に接続される接続パッドと、絶縁基板の表
面に配線導体を覆うように被着され、接続パッドの一部
を露出する開口を有するソルダーレジスト層とから成る
多層配線基板であって、ソルダーレジスト層の厚みが10
〜50μmであるとともに、ソルダーレジスト層の開口の
面積をS1、接続パッドが被覆層と接触する面積をS2
接続パッドがソルダーレジスト層と接触する面積をS3
としたときに、1.4≦(S2+S3)/S1≦20であること
を特徴とするものである。
【0015】また、本発明の多層配線基板は、上記構成
において、被覆層が10〜70体積%の無機絶縁粉末を含有
する熱硬化性ポリフェニレンエーテルであることを特徴
とするものである。
【0016】本発明の多層配線基板によれば、ソルダー
レジスト層の厚みを10〜50μmとしたことから直径が15
0μm以下の接続パッドに対して形成するソルダーレジ
スト層の開口を微細化することができる。また、ソルダ
ーレジスト層の開口の面積をS1、接続パッドが被覆層
と接触する面積をS2、接続パッドがソルダーレジスト
層と接触する面積をS3としたときに、1.4≦(S2
3)/S1≦20としたことから、接続パッドと外部電気
回路とを半田等の接合部材を介して電気的に接合したと
きに、接続パッドを基板表面から剥離させようとする応
力負荷に対して、ソルダーレジスト層が接続パッドを被
覆してこれを基板表面に固定する作用と、接続パッドと
被覆層との密着による固着作用との相乗効果により、接
続パッドの一部に集中する応力を接続パッド全体に分散
することができるため、接続パッドの多層配線基板への
固着を保持することが可能となり、その結果、多層配線
基板の1次実装用接続パッドと半導体素子とを、およ
び、2次実装用接続パッドとマザーボードとを電気的に
接続して温度サイクル試験を行っても、接続パッドが多
層配線基板から剥離して断線に至ることのない接続信頼
性に優れた多層配線基板とすることができる。
【0017】また、本発明の多層配線基板によれば、被
覆層を10〜70体積%の無機絶縁粉末を含有するポリフェ
ニレンエーテル系有機物としたことから、無機絶縁粉末
と樹脂との複合化により被覆層の機械的強度を向上する
ことができるとともに、熱硬化性ポリフェニレンエーテ
ルの分子構造が液晶ポリマーと近似するため馴染みやす
いので被覆層を液晶ポリマーに拘束することができ、そ
の結果、多層配線基板を外部電気回路に実装した際、外
部電気回路と多層配線基板との熱膨張差により発生する
熱応力を良好に吸収することができ、反りの少ない多層
配線基板とすることができる。
【0018】
【発明の実施の形態】次に本発明の多層配線基板を添付
の図面に基づいて詳細に説明する。
【0019】図1は、本発明の多層配線基板と外部電気
回路とを電気的に接続して成る混成集積回路の実施の形
態の一例を示す断面図であり、図2は図1に示す多層配
線基板の配線導体の幅方向の要部拡大断面図である。ま
た図3は、図1に示す多層配線基板の接続パッド部を説
明するための要部断面図および平面図である。これらの
図において、3は絶縁フィルム、4は絶縁基板、5は配
線導体、6は貫通導体、8は接続パッド、9はソルダー
レジスト層で主にこれらで本発明の多層配線基板10が構
成されている。なお、絶縁基板4は、本例では、4層の
絶縁フィルム3が積層されて構成されている。
【0020】絶縁基板4は、外部電気回路としての半導
体素子7aや配線導体5・貫通導体6・接続パッド8を
支持する支持体としての機能を有し、この絶縁基板4を
構成する絶縁フィルム3は、液晶ポリマー層1とその上
下面に形成した熱硬化性樹脂から成る被覆層2とで構成
されている。
【0021】なお、ここで液晶ポリマーとは、溶融時に
液晶状態あるいは光学的に複屈折する性質を有するポリ
マーを指し、一般に溶融時に液晶性を示すサーモトロピ
ック液晶ポリマー、あるいは、熱変形温度で分類される
1型・2型・3型すべての液晶ポリマーを含むものであ
り、本発明に用いる液晶ポリマーとしては、温度サイク
ル信頼性・半田耐熱性・加工性の観点からは200〜400℃
の温度、特に250〜350℃の温度に融点を有するものが好
ましい。
【0022】また、液晶ポリマー層1は、層としての物
性を損なわない範囲内で、熱安定性を改善するための酸
化防止剤や耐光性を改善するための紫外線吸収剤等の光
安定剤、難燃性を付加するためのハロゲン系もしくはリ
ン酸系の難燃性剤、アンチモン系化合物やホウ酸亜鉛・
メタホウ酸バリウム・酸化ジルコニウム等の難燃助剤、
潤滑性を改善するための高級脂肪酸や高級脂肪酸エステ
ル・高級脂肪酸金属塩・フルオロカーボン系界面活性剤
等の滑剤、熱膨張係数を調整するため、および/または
機械的強度を向上するための酸化アルミニウム・酸化珪
素・酸化チタン・酸化バリウム・酸化ストロンチウム・
酸化ジルコニウム・酸化カルシウム・ゼオライト・窒化
珪素・窒化アルミニウム・炭化珪素・チタン酸カリウム
・チタン酸バリウム・チタン酸ストロンチウム・チタン
酸カルシウム・ホウ酸アルミニウム・スズ酸バリウム・
ジルコン酸バリウム・ジルコン酸ストロンチウム等の充
填材を含有してもよい。
【0023】なお、上記の充填材等の粒子形状は、略球
状・針状・フレーク状等があり、充填性の観点からは略
球状が好ましい。また、粒子径は、通常0.1〜15μm程
度であり、液晶ポリマー層1の厚みよりも小さい。
【0024】また、液晶ポリマー層1は、被覆層2との
密着性を良好とするために、その表面をバフ研磨・ブラ
スト研磨・ブラシ研磨・プラズマ処理・コロナ処理・紫
外線処理・薬品処理等の方法を用いて中心線表面粗さR
aを0.05〜5μmとなるように処理しておくことが好ま
しい。
【0025】なお、中心線表面粗さRaは、半田リフロ
ーの際に液晶ポリマー層1と被覆層2との剥離を防止す
るという観点からは0.05μm以上であることが好まし
く、表面に被覆層2を形成する際に空気のかみ込みを防
止するという観点からは5μm以下であることが好まし
い。したがって、液晶ポリマー層1は、その表面の中心
線表面粗さRaを0.05〜5μmとすることが好ましい。
【0026】次に、被覆層2は、熱硬化性樹脂から成
り、後述する配線導体5を被着形成する際の接着剤の機
能を有するとともに、絶縁フィルム3を用いて多層配線
基板10を構成する際に、絶縁フィルム3同士を積層する
際の接着剤の役目を果たす。
【0027】このような熱硬化性樹脂としては、エポキ
シ樹脂やシアネート樹脂・フェノール樹脂・ポリイミド
樹脂・熱硬化性ポリフェニレンエーテル樹脂・ビスマレ
イミドトリアジン樹脂等の加熱により硬化反応をする樹
脂が用いられ、特に液晶ポリマー層1と馴染み易いため
に液晶ポリマー層1に拘束されて剥離を防止するという
観点、および高周波伝送特性を良好にするという観点か
らは熱硬化性ポリフェニレンエーテルが用いられること
が好ましい。
【0028】なお、熱硬化性ポリフェニレンエーテルと
は、ポリフェニレンエーテル樹脂やこれに種々の官能基
が結合した樹脂から成るポリフェニレンエーテル系有機
物にアリル基等の熱硬化性を有する官能基を付与したも
のを指す。
【0029】また、被覆層2は、液晶ポリマー層1との
接着性や後述する配線導体5・貫通導体6との密着性を
良好にするという観点からは、重合反応可能な官能基を
2個以上有する多官能性モノマーあるいは多官能性重合
体等の添加剤を含有することが好ましく、例えば、トリ
アリルイソシアヌレートやトリアリルシアヌレートおよ
びこれらの重合体等を含有することが好ましい。
【0030】さらに、被覆層2は、弾性率を調整するた
めのゴム成分や熱安定性を改善するための酸化防止剤、
耐光性を改善するための紫外線吸収剤等の光安定剤、難
燃性を付加するためのハロゲン系もしくはリン酸系の難
燃性剤、アンチモン系化合物やホウ酸亜鉛・メタホウ酸
バリウム・酸化ジルコニウム等の難燃助剤、潤滑性を改
善するための高級脂肪酸や高級脂肪酸エステル・高級脂
肪酸金属塩・フルオロカーボン系界面活性剤等の滑剤、
熱膨張係数を調整したり機械的強度を向上するための酸
化アルミニウムや酸化珪素・酸化チタン・酸化バリウム
・酸化ストロンチウム・酸化ジルコニウム・酸化カルシ
ウム・ゼオライト・窒化珪素・窒化アルミニウム・炭化
珪素・チタン酸カリウム・チタン酸バリウム・チタン酸
ストロンチウム・チタン酸カルシウム・ホウ酸アルミニ
ウム・スズ酸バリウム・ジルコン酸バリウム・ジルコン
酸ストロンチウム等の充填材、あるいは、充填材との親
和性を高めこれらの接合性向上と機械的強度を高めるた
めのシラン系カップリング剤やチタネート系カップリン
グ剤等のカップリング剤を含有してもよい。
【0031】特に絶縁フィルム3を積層・加圧して多層
配線基板10を形成する際に、被覆層2の流動性を抑制
し、貫通導体6の位置ずれや被覆層2の厚みばらつきを
防止するという観点からは、被覆層2は充填材として10
体積%以上の無機絶縁粉末を含有することが好ましい。
また、液晶ポリマー層1との接着界面および配線導体5
との接着界面での半田リフロー時の剥離を防止するとい
う観点からは、充填材の含有量を70体積%以下とするこ
とが好ましい。したがって、ポリフェニレンエーテル系
有機物から成る被覆層2に、10〜70体積%の充填材を含
有させておくことが好ましい。
【0032】なお、上記の充填材等の形状は、略球状・
針状・フレーク状等があり、充填性の観点からは、略球
状が好ましい。また、粒子径は、0.1〜15μm程度であ
り、被覆層2の厚みよりも小さい。
【0033】このような絶縁フィルム3は、例えば粒径
が0.1〜15μm程度の酸化珪素等の無機絶縁粉末に、熱
硬化性ポリフェニレンエーテル樹脂と溶剤・可塑剤・分
散剤等を添加して得たペーストを、プラズマ処理により
表面処理した液晶ポリマー層1の上下表面に従来周知の
ドクタブレード法等のシート成型法を採用して被覆層2
を形成した後、あるいは上記のペースト中に液晶ポリマ
ー層1を浸漬し垂直に引き上げることによって液晶ポリ
マー層1の表面に被覆層2を形成した後、これを60〜10
0℃の温度で5分〜3時間加熱・乾燥することにより製
作される。
【0034】なお、絶縁フィルム3の厚みは絶縁信頼性
を確保するという観点からは10〜200μmであることが
好ましく、また、高耐熱性・低吸湿性・高寸法安定性を
確保するという観点からは液晶ポリマー層1の厚みを絶
縁フィルム3の厚みの40〜90%の範囲としておくことが
好ましい。
【0035】また、絶縁フィルム3には、上下面の少な
くとも一方の面に配線導体5が被着形成されている。配
線導体5は、その厚みが2〜30μmで銅・金等の良導電
性の金属箔から成り、多層配線基板10に搭載される外部
電気回路としての半導体素子7aや多層配線基板10を搭
載するための外部電気回路としてのマザーボード7bに
電気的に接続する機能を有する。
【0036】このような配線導体5は、絶縁フィルム3
を複数積層する際、配線導体5の周囲にボイドが発生す
るのを防止するという観点から、図2の要部拡大断面図
に示すように、被覆層2に少なくとも配線導体5の表面
と被覆層2の表面とが平坦となるように埋設されている
ことが好ましい。また、配線導体5を被覆層2に埋設す
る際に、被覆層2の乾燥状態での気孔率を3〜40体積%
としておくと、配線導体5周囲の被覆層2の樹脂盛り上
がりを生じさせず平坦化することができるとともに配線
導体5と被覆層2との間に挟まれる空気の排出を容易に
して気泡の巻き込みを防止することができる。なお、乾
燥状態での気孔率が40体積%を超えると、複数積層した
絶縁フィルム3を加圧・加熱硬化した後に被覆層2内に
気孔が残存し、この気孔が空気中の水分を吸着して絶縁
性が低下してしまうおそれがあるので、被覆層2の乾燥
状態での気孔率を3〜40体積%の範囲としておくことが
好ましい。
【0037】このような被覆層2の乾燥状態での気孔率
は、被覆層2を液晶ポリマー層1の表面上に塗布し乾燥
する際に、乾燥温度や昇温速度等の乾燥条件を適宜調整
することにより所望の値とすることができる。
【0038】また、絶縁フィルム3の層間において、配
線導体5の被覆層2に埋設されている側の面と液晶ポリ
マー層1との間に位置する被覆層2の厚みx(μm)
が、上下の液晶ポリマー層1間の距離をT(μm)、配
線導体5の厚みをt(μm)としたときに、3μm≦0.
5T−t≦x≦0.5T≦35μm(ただし、8μm≦T≦70
μm、1μm≦t≦32μm)であることが好ましい。
【0039】液晶ポリマー層1間の距離をT(μm)、
配線導体5の厚みをt(μm)としたときに、配線導体
5の被覆層2に埋設されている側の面と液晶ポリマー層
1間の厚みx(μm)を3μm≦0.5T−t≦x≦0.5T
≦35μmとすることにより、配線導体5の被覆層2に埋
設されている側の面と液晶ポリマー層1間の距離および
配線導体5の埋設されていない側の面と隣接する液晶ポ
リマー層1間の距離の差をt(μm)未満と小さくする
ことができ、被覆層2の厚みが大きく異なることから生
じる多層配線基板10の反りを防止することができる。し
たがって、配線導体5の埋設されている側の面と液晶ポ
リマー層1との間に位置する、被覆層2の厚みx(μ
m)を、液晶ポリマー層1間の距離をT(μm)、配線
導体5の厚みをt(μm)としたときに、3μm≦0.5
T−t≦x≦0.5T≦35μmの範囲とすることが好まし
い。
【0040】このような配線導体5は、絶縁フィルム3
となる前駆体シートに、公知のフォトレジストを用いた
サブトラクティブ法によりパターン形成した、例えば銅
から成る金属箔を転写法等により被着形成することによ
り形成される。先ず、支持体と成るフィルム上に銅から
成る金属箔を接着剤を介して接着した金属箔転写用フィ
ルムを用意し、次に、フィルム上の金属箔を公知のフォ
トレジストを用いたサブトラクティブ法を使用してパタ
ーン状にエッチングする。そして、この金属箔転写用フ
ィルムを絶縁フィルム3と成る前駆体シートに積層し、
温度が100〜200℃で圧力が0.5〜10MPaの条件で10分
〜1時間ホットプレスした後、支持体と成るフィルムを
剥離除去して金属箔をエッチングして成るパターンを絶
縁フィルム3と成る前駆体シート表面に転写することに
より、被覆層2に埋設された配線導体5を形成すること
ができる。
【0041】なお、配線導体5の被覆層2に埋設されて
いる側の面と対向する液晶ポリマー層1間の被覆層2の
厚みx(μm)は、金属箔転写時のホットプレスの圧力
を調整することにより所望の範囲とすることができる。
また、配線導体5は被覆層2との密着性を高めるために
その表面にバフ研磨・ブラスト研磨・ブラシ研磨・薬品
処理等の処理で表面を粗化しておくことが好ましい。
【0042】さらに、絶縁フィルム3には、直径が20〜
150μmの貫通導体6が形成されている。貫通導体6
は、絶縁フィルム3を挟んで上下に位置する配線導体5
を電気的に接続する機能を有し、絶縁フィルム3にレー
ザにより穿設加工を施すことにより貫通孔を形成した
後、この貫通孔に銅・銀・金・半田等から成る導電性ペ
ーストを従来周知のスクリーン印刷法により埋め込むこ
とにより形成される。
【0043】本発明の多層配線基板10によれば、絶縁フ
ィルム3を液晶ポリマー層1の上下面に熱硬化性樹脂か
ら成る被覆層2を有するものとしたことから、液晶ポリ
マー層1が高耐熱性・高弾性率・高寸法安定性・低吸湿
性であり、ガラスクロスのような強化材を用いなくとも
絶縁フィルム3を構成することが可能となり、その結
果、レーザによる穿設加工が容易となり微細で均一な貫
通孔を形成できる。
【0044】また、本発明の多層配線基板10において
は、絶縁基板4の表面に配線導体5の一部から成る接続
パッド8が形成されており、この接続パッド8は多層配
線基板10と半導体素子7aやマザーボード7b等の外部
電気回路とを半田等の接合部材11を介して電気的に接続
する機能を有する。
【0045】さらに、絶縁基板4の表面には、配線導体
5を覆うように被着され、接続パッド8の一部を露出す
る開口9aを有するソルダーレジスト層9が形成されお
り、このソルダーレジスト層9は隣接した接続パッド8
間の絶縁性を保持すると同時に接続パッド8の一部を被
覆して接続パッド8の剥離を防止する機能を有する。
【0046】このようなソルダーレジスト層9は、エポ
キシ樹脂やその誘導体・アクリル樹脂・メラミン樹脂・
ポリイミド樹脂・ポリアミド樹脂・ポリフェニレンエー
テル樹脂・シアネート樹脂等やその誘導体の少なくとも
1種類が用いられる。また、光ラジカル発生剤や光酸発
生剤等の光重合開始剤を含有させて感光機能を持たせて
も良い。
【0047】また、ソルダーレジスト層9は、弾性率を
調整するためのゴム成分や熱安定性を改善するための酸
化防止剤、耐光性を改善するための紫外線吸収剤等の光
安定剤、難燃性を付加するためのハロゲン系もしくはリ
ン酸系の難燃性剤、アンチモン系化合物やホウ酸亜鉛・
メタホウ酸バリウム・酸化ジルコニウム等の難燃助剤、
潤滑性を改善するための高級脂肪酸や高級脂肪酸エステ
ル・高級脂肪酸金属塩・フルオロカーボン系界面活性剤
等の滑剤、熱膨張係数を調整したり機械的強度を向上す
るための酸化アルミニウムや酸化珪素・酸化チタン・酸
化バリウム・硫酸バリウム・酸化ストロンチウム・酸化
ジルコニウム・酸化カルシウム・ゼオライト・窒化珪素
・窒化アルミニウム・炭化珪素・チタン酸カリウム・チ
タン酸バリウム・チタン酸ストロンチウム・チタン酸カ
ルシウム・ホウ酸アルミニウム・スズ酸バリウム・ジル
コン酸バリウム・ジルコン酸ストロンチウム等の充填
材、あるいは、充填材との親和性を高めこれらの接合性
向上と機械的強度を高めるためのシラン系カップリング
剤やチタネート系カップリング剤等のカップリング剤を
含有してもよい。
【0048】なお、ソルダーレジスト層9の厚みは、10
〜50μmであることが必要であり、本発明ではこのこと
が重要である。ソルダーレジスト層9の厚みは、接続パ
ッド8の一部を被覆して接続パッド8が剥離するのを防
止するという観点からは、10μm以上であることが必要
である。また、90μm以下の微細な開口を形成するとい
う観点からは、50μm以下であることが必要である。し
たがって、ソルダーレジスト層9の厚みは、10〜50μm
の範囲とする必要がある。
【0049】また、図3に示すように、ソルダーレジス
ト層9に形成された接続パッド8の一部を露出する開口
部9aの開口面積をS1、接続パッド8が被覆層2と接
触する面積をS2、接続パッド8がソルダーレジスト層
9と接触する面積をS3としたときに、1.40≦(S2+S
3)/S1≦20であることが必要であり、本発明ではこの
ことが重要である。なお、ここで接触面積S2およびS3
は、接続パッド8の径および厚み・ソルダーレジスト層
9の開口径から決定されるものであり、被覆層2や接続
パッド8の表面に形成される100nm以下の微細な凹凸
を考慮にいれるものではない。また、接触面積S2およ
びS3は、被覆層2あるいはソルダーレジスト層9と接
触する接続パッド8の底面および側面の両方の接触面積
を表す。さらに、S2は、被覆層2に形成した貫通導体
6と接続パッド8との接触面積も含んでいる。
【0050】ソルダーレジスト層9に形成された接続パ
ッド8の一部を露出する開口部9aの開口面積S1と、
接続パッド8が被覆層2と接触する面積S2、接続パッ
ド8がソルダーレジスト層9と接触する面積S3との関
係式(S2+S3)/S1が1.4より小さいと、ソルダーレ
ジスト層9が接続パッド8を被覆して固定する作用と、
接続パッド8と被覆層2との密着による固着作用との相
乗効果が小さくなり、接続パッド8の一部に集中する応
力を接続パッド8全体に分散することが困難となり、温
度サイクル試験を行った際に、多層配線基板10とマザー
ボード7bとの間に生じる熱膨張差により接続パッド8
を剥離させる方向に応力が働き、接続パッド8が多層配
線基板10から剥離し断線に到る傾向がある。また、(S
2+S3)/S1が20よりも大きいと、ソルダーレジスト
層9の開口面積S3が著しく小さくなるため、接続パッ
ド8と接合される半田等の接合部材11の直径が極端に小
さくなって強度が低下し、その結果、温度サイクル試験
を行った際に、多層配線基板10とマザーボード7bとの
間に生じる熱膨張差により半田等の接合部材11に応力が
集中して、接合部材11の破壊を生じて断線に到る傾向が
ある。したがって、ソルダーレジスト層9に形成された
接続パッド8の一部を露出する開口部9aの開口面積S
1と、接続パッド8が被覆層2と接触する面積S2と、接
続パッド8がソルダーレジスト層9と接触する面積S3
との関係式(S2+S3)/S1は、1.40≦(S2+S3
/S1≦20であることが必要である。
【0051】なお、ソルダーレジスト層9は、絶縁フィ
ルム3および配線導体5を加圧・積層して硬化した後、
アクリル変性エポキシ樹脂等を有機溶剤に溶解したソル
ダーレジストワニスを従来周知のスクリーン印刷法で上
下両面に塗布し、紫外光を用いたフォト法により所望の
直径を有する開口をパターン加工することにより形成さ
れる。
【0052】このような多層配線基板10は、上述したよ
うな方法で製作した絶縁フィルム3と成る前駆体シート
の所望の位置に貫通導体6を形成した後、これにパター
ン形成した例えば銅の金属箔を、温度が100〜200℃で圧
力が0.5〜10MPaの条件で10分〜1時間ホットプレス
して転写し、さらにこれらを積層して最終的に温度が15
0〜300℃で圧力が0.5〜10MPaの条件で30分〜24時間
ホットプレスして完全硬化させ、しかる後、ソルダーレ
ジストワニスを塗布して60〜90℃で5〜120分乾燥後、所
望のパターンを有するパターン形成用マスクを介して紫
外光を50〜1000mJ照射し、さらにアルカリ水溶液にて
現像して接続パッド8の一部を露出する開口部9aを形
成し、しかる後、温度が120〜200℃で30〜300分硬化
し、ソルダーレジスト層9を形成することにより製作さ
れる。
【0053】かくして本発明の多層配線基板10によれ
ば、上記構成の多層配線基板10の上面に形成した配線導
体5の一部から成る接続パッド8に半田等の接合部材11
を介して半導体素子7aを電気的に接続することにより
配線密度が高く接続信頼性に優れた混成集積回路とする
ことができる。
【0054】なお、本発明の多層配線基板10は上述の実
施例に限定されるものではなく、本発明の要旨を逸脱し
ない範囲であれば種々の変更は可能であり、例えば、上
述の実施例では4層の絶縁フィルム3を積層することに
よって多層配線基板10を製作したが、2層や3層、ある
いは5層以上の絶縁フィルム3を積層して多層配線基板
10を製作してもよい。また、本発明の多層配線基板10の
上下表面に、半導体素子7aを搭載後、多層配線基板10
と半導体素子7aとの間にアンダーフィル材12を形成し
てもよい。
【0055】
【実施例】次に本発明の多層配線基板を、以下の試料を
製作して評価した。 (実施例1)先ず、熱硬化性ポリフェニレンエーテル樹
脂に平均粒径が0.6μmの球状溶融シリカをその含有量
が40体積%となるように加え、これに溶剤としてトルエ
ン、さらに有機樹脂の硬化を促進させるための触媒を添
加し、1時間混合してワニスを調整した。次に、融点が
320℃で厚みが35μmの液晶ポリマー層の表面を、真空
プラズマ装置を用いて、電圧を27kV、雰囲気をO2
よびCF4(ガス流量がそれぞれ80cm3/分)とし、片
面15分×2回の条件でプラズマ処理して、中心線表面粗
さRaが0.12μmとなるようにし、この液晶ポリマー層
の上面に上記ワニスをドクターブレード法により塗布
し、厚さ約20μmの熱硬化性ポリフェニレンエーテル被
覆層を成形した。また、この液晶ポリマー層の下面にも
同様にポリフェニレンエーテル被覆層を成形し、絶縁フ
ィルムを製作した。
【0056】さらに、この絶縁フィルムに、UV−YA
Gレーザにより直径50μmの貫通孔を形成し、この貫通
孔に銅粉末と有機バインダを含有する導体ペーストをス
クリーン印刷により埋め込むことにより貫通導体を形成
した。
【0057】次に、回路状に形成した銅箔が付いた転写
用支持フィルムと、貫通導体が形成された絶縁フィルム
とを位置合わせして真空積層機により3MPaの圧力で
30秒加圧した後、転写用支持フィルムを剥離して配線導
体を絶縁フィルム上に埋設した。最後に、この配線導体
が形成された絶縁フィルムを4枚重ね合わせ、3MPa
の圧力下で200℃の温度で5時間加熱処理して完全硬化
させた。
【0058】さらに、上記の積層体の表面に、感光性エ
ポキシ樹脂よりなるソルダーレジストワニスを塗布し、
90℃で30分乾燥後、パターン形成用マスクを用いて365
nmの紫外光を300mJ照射し、しかる後、炭酸ナトリ
ウム水溶液で現像することにより所望のパターンに開口
形成し、150℃で120分硬化させることにより多層配線基
板を得た。
【0059】本実施例1においては、ソルダーレジスト
層の厚みを9種変化させ、1次実装用の接続パッド上の
ソルダーレジスト層に開口径が100μmφの開口を形成
することにより加工性の評価を行った。加工性の評価と
しては、ソルダーレジスト層の開口部において、上部に
対する下部の開口径が90%以上である場合を良品、90%
未満である場合を不良品とした。
【0060】表1に加工性の評価結果を示す。
【0061】
【表1】
【0062】表1からは、比較例のソルダーレジスト層
の厚みが50μmよりも大きい多層配線基板(試料No.
8、9)は現像液が開口部下部にまで到達しにくく、下
部の開口径が上部の80%以上とならなかった。それらに
対してソルダーレジスト層の厚みが50μm以下である多
層配線基板は100μmφ以下の開口部における上部に対
する下部の開口径が80%以上と微細加工性に優れた結果
となった。 (実施例2)実施例1と同様のプロセスにて多層配線基
板を製作した。
【0063】本実施例2においては、接続パッド径、接
続パッド厚み、ソルダーレジスト層の厚み、ソルダーレ
ジスト開口径を変えた多層配線基板を17種類製作した。
ここで、実施例1の結果を受けて、ソルダーレジストの
厚みは50μm以下とした。
【0064】次に、別途汎用のプリント配線基板(FR
−4グレード)からなる1mm厚みのマザーボードを用
意し、この上に共晶半田を介して上記の多層配線基板を
搭載した後、220℃のピーク温度を有するリフロー炉を
通過させて半田を溶融することによりマザーボードと多
層配線基板とを接合させて成る接続信頼性評価用のテス
トサンプルを得た。ここで、マザーボードと接続するた
めの多層配線基板の接続パッドのピッチは1mmとして
マザーボードと多層配線基板との接続信頼性の評価を行
った。
【0065】なお、接続信頼性の評価を行うためのテス
トサンプルの形態は、マザーボードの表層の配線導体と
多層配線基板の内部に有する配線導体とを貫通導体およ
び半田を介してデイジーチェーンを形成したものとし
た。また、接続信頼性の評価は、テストサンプルを温度
が−55℃の条件で30分、125℃の条件で30分を1サイク
ルとする温度サイクル試験(TCT)を行い、1000サイ
クル後のデイジーチェーンの導通抵抗を測定し、試験前
後の導通抵抗の変化率を比較することにより評価した。
【0066】表2に接続信頼性の評価結果を示す。
【0067】
【表2】
【0068】表2からは、比較例のソルダーレジスト層
の厚みが10μm未満の多層配線基板(試料No.10〜17)
は、面積比(S2+S3)/S1の値に関わらず全ての試
料において、ソルダーレジスト層の強度が弱いため、接
続パッドが被覆層から剥離しており、導通抵抗変化率が
10%以上と大きく、接続信頼性に劣ることがわかった。
また、比較例のソルダーレジスト層の厚みが10〜50μm
で、かつ面積比(S2+S3)/S1の値が1.4未満の多層
配線基板(試料No.18、26、34)は、接続パッドが被覆
層から剥離し、導通抵抗変化率が10%以上と大きく接続
信頼性に劣っていた。さらに、比較例のソルダーレジス
ト層の厚みが10μm〜50μmで、かつ面積比(S2
3)/S1の値が20よりも大きい多層配線基板(試料N
o.25、33、41)は、温度サイクル試験中に発生する熱
応力により多層配線基板とマザーボード間に接合された
半田にクラックが発生し、導通抵抗変化率が10%以上と
大きく、接続信頼性に劣ることがわかった。
【0069】それらに対して、本発明のソルダーレジス
ト厚みが10〜50μmで、かつ面積比(S2+S3)/S1
の値が1.4〜20の範囲である多層配線基板(試料No.19
〜24、27〜32、35〜40)は温度サイクル試験後の導通抵
抗変化率が10%以下と優れた効果を示した。
【0070】
【発明の効果】本発明の多層配線基板によれば、ソルダ
ーレジスト層の厚みを10〜50μmとしたことから直径が
150μm以下の接続パッドに対して形成するソルダーレ
ジスト層の開口を微細化することができ、また、ソルダ
ーレジスト層の開口の面積をS 1、接続パッドが被覆層
と接触する面積をS2、接続パッドがソルダーレジスト
層と接触する面積をS3としたときに、1.4≦(S2
3)/S1≦20としたことから、接続パッドと外部電気
回路とを半田等の接合部材を介して電気的に接合したと
きに、接続パッドを基板表面から剥離させようとする応
力負荷に対して、ソルダーレジスト層が接続パッドを被
覆してこれを基板表面に固定する作用と、接続パッドと
被覆層との密着による固着作用との相乗効果により、接
続パッドの一部に集中する応力を接続パッド全体に分散
することができるため、接続パッドの多層配線基板への
固着を保持することが可能となり、その結果、多層配線
基板の1次実装用接続パッドと半導体素子とを、およ
び、2次実装用接続パッドとマザーボードとを電気的に
接続して温度サイクル試験を行っても、接続パッドが多
層配線基板から剥離して断線に至ることのない接続信頼
性に優れた多層配線基板とすることができる。
【0071】また、本発明の多層配線基板によれば、被
覆層を10〜70体積%の無機絶縁粉末を含有するポリフェ
ニレンエーテル系有機物としたことから、無機絶縁粉末
と樹脂との複合化により被覆層の機械的強度を向上する
ことができるとともに、熱硬化性ポリフェニレンエーテ
ルの分子構造が液晶ポリマーと近似するため馴染みやす
いので被覆層を液晶ポリマーに拘束することができ、そ
の結果、多層配線基板を外部電気回路に実装した際、外
部電気回路と多層配線基板との熱膨張差により発生する
熱応力を良好に吸収することができ、反りの少ない多層
配線基板とすることができる。
【図面の簡単な説明】
【図1】本発明の多層配線基板に外部電気回路を接続し
て成る混成集積回路の実施の形態の一例を示す断面図で
ある。
【図2】図1に示す多層配線基板の要部拡大断面図であ
る。
【図3】図1に示す多層配線基板の接続パッド部を説明
するための要部断面図および平面図である。
【符号の説明】
1・・・・・・・・液晶ポリマー層 2・・・・・・・・被覆層 3・・・・・・・・絶縁フィルム 4・・・・・・・・絶縁基板 5・・・・・・・・配線導体 6・・・・・・・・貫通導体 7a・・・・・・・半導体素子 7b・・・・・・・マザーボード 8・・・・・・・・接続パッド 9・・・・・・・・ソルダーレジスト層 9a・・・・・・・開口部 10・・・・・・・多層配線基板 S1・・・・・・・ソルダーレジスト層の開口面積 S2・・・・・・・接続パッドが被覆層と接触する面積 S3・・・・・・・接続パッドがソルダーレジストそう
と接触する面積

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 液晶ポリマー層の上下面に熱硬化性樹脂
    から成る被覆層を形成して成る絶縁フィルムが複数積層
    されて成る絶縁基板と、前記絶縁フィルムの上下面の少
    なくとも一方の面に配設された金属箔から成る配線導体
    と、前記絶縁フィルムに形成され、該絶縁フィルムを挟
    んで上下に位置する前記配線導体間を電気的に接続する
    貫通導体と、前記絶縁基板の表面に配設された前記配線
    導体の一部から成り、外部電気回路と電気的に接続され
    る接続パッドと、前記絶縁基板の表面に前記配線導体を
    覆うように被着され、前記接続パッドの一部を露出する
    開口を有するソルダーレジスト層とから成る多層配線基
    板であって、前記ソルダーレジスト層の厚みが10〜5
    0μmであるとともに、前記ソルダーレジスト層の前記
    開口の面積をS1、前記接続パッドが前記被覆層と接触
    する面積をS2、前記接続パッドが前記ソルダーレジス
    ト層と接触する面積をS3としたときに、1.4≦(S2
    +S3)/S1≦20であることを特徴とする多層配線基
    板。
  2. 【請求項2】 前記被覆層が10〜70体積%の無機絶
    縁粉末を含有する熱硬化性ポリフェニレンエーテルであ
    ることを特徴とする請求項1記載の多層配線基板。
JP2002017675A 2002-01-25 2002-01-25 多層配線基板 Pending JP2003218543A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002017675A JP2003218543A (ja) 2002-01-25 2002-01-25 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002017675A JP2003218543A (ja) 2002-01-25 2002-01-25 多層配線基板

Publications (1)

Publication Number Publication Date
JP2003218543A true JP2003218543A (ja) 2003-07-31

Family

ID=27653288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002017675A Pending JP2003218543A (ja) 2002-01-25 2002-01-25 多層配線基板

Country Status (1)

Country Link
JP (1) JP2003218543A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2417139A (en) * 2004-08-13 2006-02-15 Siemens Aktiengesellschaft Printed circuit board
JP2007266136A (ja) * 2006-03-27 2007-10-11 Fujitsu Ltd 多層配線基板、半導体装置およびソルダレジスト

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2417139A (en) * 2004-08-13 2006-02-15 Siemens Aktiengesellschaft Printed circuit board
JP2007266136A (ja) * 2006-03-27 2007-10-11 Fujitsu Ltd 多層配線基板、半導体装置およびソルダレジスト

Similar Documents

Publication Publication Date Title
JP4392157B2 (ja) 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP2001028483A (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
JP4462872B2 (ja) 配線基板及びその製造方法
JP4025695B2 (ja) 保護フィルム付き絶縁層及び配線基板の製造方法
JP2003218543A (ja) 多層配線基板
JP3872360B2 (ja) 多層配線基板
JP2003347454A (ja) 多層配線基板
JP2002261453A (ja) 多層配線基板
JP2006191145A (ja) 多層配線基板
JP4959066B2 (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP3878832B2 (ja) 多層配線基板
JP3694673B2 (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2003069237A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2004179011A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2004082554A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2003062942A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2003046259A (ja) 多層配線基板
JP2005050877A (ja) 配線基板
JP2004322482A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP4508498B2 (ja) 多層配線基板
JP2003159768A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2002290055A (ja) 多層配線基板
JP2004090238A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2005072398A (ja) 多層配線基板
JP2002324978A (ja) 多層配線基板