JP2005072398A - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP2005072398A
JP2005072398A JP2003302204A JP2003302204A JP2005072398A JP 2005072398 A JP2005072398 A JP 2005072398A JP 2003302204 A JP2003302204 A JP 2003302204A JP 2003302204 A JP2003302204 A JP 2003302204A JP 2005072398 A JP2005072398 A JP 2005072398A
Authority
JP
Japan
Prior art keywords
insulating layer
wiring board
conductor
wiring conductor
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003302204A
Other languages
English (en)
Inventor
Takuji Seri
拓司 世利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003302204A priority Critical patent/JP2005072398A/ja
Publication of JP2005072398A publication Critical patent/JP2005072398A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 多層配線基板において、特に高温高湿環境下に曝される場合であって隣接する配線導体間のピッチが小さい場合にも、絶縁不良が発生し難い製造方法を提供する。
【解決手段】 多層配線基板は、表面に金属箔から成る配線導体２が配設された樹脂を主成分とする絶縁層１が複数積層されて成るとともに、絶縁層１を挟んで上下に位置する配線導体２間が絶縁層１に形成された貫通導体３を介して電気的に接続されているものであって、配線導体２は、その表面が絶縁層１の表面よりも内部側に位置するように絶縁層１に埋入されている。
【選択図】 図２

Description

本発明は、各種ＡＶ機器や家電機器，通信機器，コンピュータやその周辺機器等の電子機器に使用される多層配線基板に関し、特に樹脂を主成分とする絶縁層と金属箔から成る配線導体とを具備する多層配線基板に関する。
従来、半導体素子等の能動部品や容量素子，抵抗素子等の受動部品を多数搭載することにより所定の電子回路を構成して成る混成集積回路を形成するための多層配線基板は、通常、ガラスクロスにエポキシ樹脂を含浸させて成る絶縁層にドリルによって上下に貫通穴を形成した後、この貫通穴内部および絶縁層表面に複数の配線導体を形成して成る配線基板を複数積層することによって形成されている。
一般に、現在の電子機器は、移動体通信機器に代表されるように小型，薄型，軽量，高性能，高品質，高信頼性が要求されており、このような電子機器に搭載される混成集積回路等の電子部品も小型，高密度化が要求されるようになってきており、このような高密度化の要求に応えるために、電子部品を構成する多層配線基板も、配線導体の微細化や絶縁層の薄型化，貫通穴の微細化が必要となってきている。そして、特許文献１には、配線導体を微細化するために、所定の転写フィルムに金属箔を接着して成るシートに対して、レジスト塗布，露光，現像，エッチング，レジスト除去等の工程を施して所望の配線パターンを形成し、この配線パターンを絶縁層の上下面に転写し埋設して、さらに、この絶縁層を複数積層して成る多層配線基板が提案されている。
この特許文献１に提案された多層配線基板によれば、配線導体を良好に微細化することおよび配線導体間のピッチを小さくすることができるとともに、配線導体はその表面が絶縁層の表面と同一面となるように絶縁層に埋設されていることから、絶縁層の各表面に配線導体の厚みによる凸部が形成されることはなく、配線導体が配設された絶縁層を複数積層したとしても絶縁層間の配線導体周囲に大きな空隙が生じることはないので、絶縁層間への水分の浸入を低減することができ配線導体間の絶縁性が劣化することはないという効果が得られる。
特許第３１９９６３７号公報
しかしながら、上記特許文献１に記載された発明においては、積層された絶縁層間の界面をみた場合にその界面が平坦となっているために、多層配線基板が高温高湿環境下に曝される場合であって隣接する配線導体間のピッチが小さい場合には、隣接する配線導体間でマイグレーションが生じ易くなり、その結果隣接する配線導体間で絶縁性が低下してしまう危険性があった。
本発明は、かかる従来の技術の課題に鑑みて完成されたものであり、その目的は、特に高温高湿環境下に曝された場合であって隣接する配線導体間のピッチが小さい場合においても、優れた絶縁性を有する多層配線基板を提供することにある。
本発明の多層配線基板は、表面に金属箔から成る配線導体が配設された樹脂を主成分とする絶縁層が複数積層されて成るとともに、該絶縁層を挟んで上下に位置する前記配線導体間が前記絶縁層に形成された貫通導体を介して電気的に接続されている多層配線基板であって、前記配線導体は、その表面が前記絶縁層の表面よりも内部側に位置するように前記絶縁層に埋入されていることを特徴とするものである。
本発明の多層配線基板は、上記構成において好ましくは、前記配線導体は、その表面が前記絶縁層の表面の前記配線導体に隣接した部位よりも０．５〜７μｍ内部側に位置するように前記絶縁層に埋入されていることを特徴とするものである。
また、本発明の多層配線基板は、上記構成において好ましくは、前記絶縁層は、平均粒子径が０．１〜２．８μｍの無機絶縁粉末を１０〜７０体積％含有していることを特徴とするものである。
また、本発明の多層配線基板は、上記構成において好ましくは、前記絶縁層は、その表面の算術平均粗さＲａが０．３〜５μｍであることを特徴とするものである。
また、本発明の多層配線基板は、上記構成において好ましくは、前記絶縁層は、その表面の水との接触角が３〜６５°であることを特徴とするものである。
また、本発明の多層配線基板は、上記構成において好ましくは、前記絶縁層に含まれる樹脂が熱硬化性ポリフェニレンエーテルであることを特徴とするものである。
本発明の多層配線基板によれば、配線導体の表面が絶縁層の表面よりも内部側に位置するように絶縁層に埋入されていることから、絶縁層の各表面に配線導体の厚みによる凸部が形成されることはないので、配線導体が配設された絶縁層を複数積層したとしても各絶縁層の層間に大きな空隙が生じることはなく、また、絶縁層間の界面が平坦ではなく屈曲した状態となることから、特に高温高湿環境下に曝される場合であって隣接する配線導体間のピッチが小さい場合においても、この界面に沿ったマイグレーションの発生を低減することができ、絶縁性に優れた多層配線基板とすることができる。
また、本発明の多層配線基板は、配線導体の表面が絶縁層の表面の配線導体に隣接した部位よりも０．５〜７μｍ内部側に位置するように絶縁層に埋入されている場合には、各絶縁層の層間に空隙が生じることはなく、多層配線基板が高温高湿下に曝された場合においても水分の浸入を有効に防止することができ、さらに、絶縁層の表面と配線導体の表面との垂直方向の距離が十分なものとなり、隣接する配線導体間のマイグレーションを有効に防止することができ、絶縁性に優れた多層配線基板とすることができる。
さらに、本発明の多層配線基板は、絶縁層が平均粒子径が０．１〜２．８μｍの無機絶縁粉末を１０〜７０体積％含有している場合には、絶縁層に配線導体を配設して貫通導体を形成するとともに、これら絶縁層を多層化して多層配線基板を製作する場合において、無機絶縁粉末が絶縁層の流動性を抑制し、絶縁層を多層化する際の加熱プレスによる上下面に平行な方向（層方向）における貫通導体の位置ずれや貫通導体の直径のばらつき、さらには絶縁層の厚みばらつきを低減することができ、配線導体や貫通導体の位置ずれがなく配線導体と貫通導体との接続信頼性に優れた多層配線基板とすることができる。
また、本発明の多層配線基板は、絶縁層の表面の算術平均粗さＲａが０．３〜５μｍである場合には、積層した絶縁層同士の界面で良好なアンカー効果が発揮され、より強固な密着性を有する多層配線基板とすることができる。
さらに、本発明の多層配線基板は、絶縁層の表面の水との接触角が３〜６５°である場合には、絶縁層の表面に形成された比較的熱運動しやすい活性化された分子層が、その対向して位置する絶縁層の表面の分子層と良好に絡み合って結合し、より強固な密着性を有する多層配線基板とすることができる。
さらに、本発明の多層配線基板によれば、絶縁層に含まれる樹脂が熱硬化性ポリフェニレンエーテルである場合には、熱硬化性ポリフェニレンエーテルが耐熱性や耐湿性に優れ、さらに寸法安定性に優れることから、配線導体を形成する際の位置精度の良好な多層配線基板とすることができる。
本発明の多層配線基板を添付の図面を基づいて以下に詳細に説明する。図１は、本発明の多層配線基板の実施の形態の一例を示す断面図であり、図２は、図１に示す多層配線基板の配線導体の幅方向の要部拡大断面図である。これらの図において、１は絶縁層、２は配線導体、３は貫通導体、５は半導体素子等の電子部品であり、主に絶縁層１と配線導体２と貫通導体３とで本発明の多層配線基板４が構成されている。なお、図１の例では、絶縁層１を４層積層して成る多層配線基板４を示している。
絶縁層１は、樹脂を主成分とし、例えばガラス繊維を縦横に織り込んだガラスクロスに樹脂を含浸させて成る。このような樹脂としては、エポキシ樹脂やシアネート樹脂，フェノール樹脂，ポリイミド樹脂，熱硬化性ポリフェニレンエーテル樹脂，ビスマレイミドトリアジン樹脂等の加熱，乾燥により硬化する樹脂が好ましい。また、絶縁層１を、液晶ポリマー層の上下面に上述の樹脂と無機絶縁粉末とから成る被覆層を積層して成るものとしてもよい。
また絶縁層１は、好ましくはその厚みが２０〜１５０μｍの板状であり、これを用いて多層配線基板４を形成した場合、配線導体２や多層配線基板４に搭載される電子部品５の支持体としての機能を有する。なお、絶縁層１は、その厚みが２０μｍ未満であると、多層配線基板４の剛性が低下し反りが発生し易くなる傾向があり、また、１５０μｍを超えると多層配線基板４が不要に厚いものとなり、多層配線基板４を軽量化することが困難となる傾向がある。従って、絶縁層１の厚みは２０〜１５０μｍであることが好ましい。
さらに、絶縁層１は、層としての物性を損なわない範囲内で弾性率を調整するためのゴム成分や熱安定性を改善するための酸化防止剤、耐光性を改善するための紫外線吸収剤等の光安定剤、難燃性を付与するためのハロゲン系もしくはリン酸系の難燃性剤、アンチモン系化合物やホウ酸亜鉛，メタホウ酸バリウム，酸化ジルコニウム等の難燃助剤、潤滑性を改善するための高級脂肪酸や高級脂肪酸エステル，高級脂肪酸金属塩，フルオロカーボン系界面活性剤等の滑剤を含有してもよい。
また、絶縁層１には、その表面に配線導体２が配設されている。配線導体２は、その厚みが２〜２０μｍで銅，金等の良導電性の金属箔から成り、多層配線基板４に搭載される電子部品５を外部電気回路（図示せず）に電気的に接続する機能を有する。なお、ここで配線導体２は、絶縁層１の上下面の少なくとも一方に配設されていればよい。
そして本発明の多層配線基板４においては、配線導体２は、その表面が絶縁層１の表面よりも内部側に位置するように絶縁層１に埋入されており、このことが重要である。
本発明の多層配線基板４によれば、配線導体２の表面が絶縁層１の表面よりも内部側に位置するように絶縁層１に埋入されていることから、絶縁層１の各表面に配線導体２の厚みによる凸部が形成されることはないので、配線導体２が配設された絶縁層１を複数積層したとしても各絶縁層１の層間に大きな空隙が生じることはなく、また、絶縁層１間の界面が平坦ではなく屈曲した状態となることから、特に高温高湿環境下に曝される場合であって、かつ、隣接する配線導体２間のピッチが小さい場合においても、この界面に沿ったマイグレーションの発生を低減することができ、絶縁性に優れた多層配線基板４とすることができる。
また、本発明の多層配線基板４は、図２に示すように、配線導体２の表面が絶縁層１の表面の配線導体２に隣接した部位よりも０．５〜７μｍ内部側に位置するように、すなわち配線導体２の表面と絶縁層１の表面における配線導体２と隣接する部位との垂直方向の距離ｄが０．５μｍ≦ｄ≦７μｍとなるように、配線導体２の表面が絶縁層１の表面よりも内部側に位置することが好ましい。
配線導体２の表面が絶縁層１の表面の配線導体２と隣接する部位よりも０．５〜７μｍ内部側に位置するように絶縁層１に埋入されている場合には、各絶縁層１の層間に空隙が生じることはなく、多層配線基板４が高温高湿下に曝された場合においても水分の浸入を有効に防止することができ、さらに、絶縁層１の表面と配線導体２の表面との垂直方向の距離ｄが十分なものとなり、隣接する配線導体２間のマイグレーションを有効に防止することができ、絶縁性に優れた多層配線基板４とすることができる。
なお、配線導体２の表面と絶縁層１の表面の配線導体２と隣接する部位との垂直方向の距離ｄが０．５μｍ未満であると、絶縁層１の表面と配線導体２の表面との垂直方向の距離ｄが短いものとなり、隣接する配線導体２の表面とこれら配線導体２の間に位置する絶縁層１の表面とがほぼ平坦となり、その結果、隣接する配線導体２間でマイグレーションが発生し易くなり、多層配線基板の絶縁性が低下する危険性がある。
また、距離ｄが７μｍを超えると、表面に配線導体２を埋入した絶縁層１を複数積層する際に、絶縁層１の表面と配線導体２の表面との垂直方向の距離ｄが長いものとなりすぎて、絶縁層１の樹脂の流動が不十分な場合には、配線導体２の上部に空隙が生じやすく、特に多層配線基板が高温高湿環境下に曝された場合にはこの空隙に水分が浸入してしまい、多層配線基板の絶縁性が低下する危険性がある。さらにこの場合、配線導体２の表面と絶縁層１の表面との垂直方向の距離ｄが長くなってしまうことから、配線導体２上に積層される絶縁層１の貫通導体３との接続が不十分なものとなり、配線導体２とこの上に積層される絶縁層１の貫通導体３との導通信頼性が低下する危険性がある。従って、配線導体２の表面と絶縁層１の表面の配線導体２と隣接する部位との垂直方向の距離ｄは、０．５μｍ≦ｄ≦７μｍであることが好ましい。
このような配線導体２を絶縁層１に埋入する方法としては、次に述べるような方法が採用される。例えば、先ず従来周知の転写法等により絶縁層１の上下面の少なくとも一方に配線導体２を、その表面と絶縁層１の表面とが略平坦になるように埋設する。なお、この際、絶縁層１表面の配線導体２と隣接する部位は、図２に示すように、埋入された配線導体２によって移動した樹脂により、その表面が若干盛り上がる場合がある。次に、所定の時間，温度で絶縁層１の樹脂の予備硬化を行ない、しかる後、配線導体２表面をエッチングすることにより、配線導体２の表面が絶縁層１の表面の配線導体２と隣接する部位よりも０．５〜７μｍ内部側に位置するように絶縁層１に埋入することができる。
なお、配線導体２の表面と絶縁層１の表面の配線導体２と隣接する部位との垂直方向の距離ｄは、エッチング液の濃度やエッチング時間を調整することにより、所望の値とすることができる。また、絶縁層１の上下面に付着したエッチング液等を除去し、また、絶縁層１の上下面を粗化するとともに、表面の分子層を活性化させるために、プラズマ処理や紫外線処理を施すことが好ましい。
また、本発明の多層配線基板４は、絶縁層１が平均粒子径が０．１〜２．８μｍの無機絶縁粉末を１０〜７０体積％含有することが好ましい。この場合、絶縁層１に配線導体２を配設して貫通導体３を形成するとともに絶縁層１を多層化して多層配線基板４を製作する場合において、無機絶縁粉末が絶縁層１の流動性を抑制し、絶縁層１を多層化する際の加熱プレスによる上下面に平行な方向（層方向）における貫通導体３の位置ずれや貫通導体３の直径のばらつき、さらには絶縁層１の厚みばらつきを低減することができ、配線導体２と貫通導体３との接続信頼性に優れた多層配線基板４とすることができる。
なお、絶縁層１における無機絶縁粉末の平均粒子径が０．１μｍ未満の場合、無機絶縁粉末を樹脂に混合させる際に混練性が低下し、絶縁層１において熱膨張係数を均一にすることが困難となる傾向があり、２．８μｍを超えると、絶縁層１において配線導体２を配設する表面の平坦性が低下し、配線導体２を配設する際に配線導体２の位置ずれが大きくなる傾向がある。また、絶縁層１における無機絶縁粉末の含有量が１０体積％未満であると、絶縁層１の流動性を抑制することが困難となり、貫通導体３の位置ずれや絶縁層１の厚みばらつきが大きくなる傾向があり、７０体積％を超えると、半田リフロー時に積層した絶縁層１同士の界面、および、絶縁層１と配線導体２との界面で剥離し易くなる傾向がある。従って、絶縁層１における無機絶縁粉末の平均粒子径は０．１〜２．８μｍであるとともに、その含有量は１０〜７０体積％であることが好ましい。
また、無機絶縁粉末の形状は、略球状，針状，フレーク状があり、本発明の多層配線基板４においては、充填性の観点からは無機絶縁粉末の形状は略球状であることが好ましい。ここで、略球状とは、完全な球形に限るものではなく、粉末のｘ，ｙ，ｚ軸方向の長さをそれぞれＸ，Ｙ，Ｚとしたときに、Ｘ／Ｙ，Ｙ／Ｚ，Ｚ／Ｘの軸方向の長さの比が０．５〜２程度である不完全な球形のものを含む形状である。
このような無機絶縁粉末としては、酸化アルミニウム，酸化珪素，酸化チタン，酸化バリウム，酸化ストロンチウム，酸化ジルコニウム，酸化カルシウム，ゼオライト，窒化珪素，窒化アルミニウム，炭化珪素，チタン酸カリウム，チタン酸バリウム，チタン酸ストロンチウム，チタン酸カルシウム，ホウ酸アルミニウム，スズ酸バリウム，ジルコン酸バリウム，ジルコン酸ストロンチウム等が用いられる。さらに、この無機絶縁粉末の表面はカップリング処理されていることが好ましく、この場合、無機絶縁粉末の表面に疎水性を有する官能基が形成されることから、無機絶縁粉末の表面が絶縁層１の樹脂と濡れ易くなり、無機絶縁粉末と絶縁層１における樹脂とが強固に密着したものとすることができ、絶縁層１に配線導体２および貫通導体３を配設するとともに絶縁層１を多層化して多層配線基板４を製作する場合に、無機絶縁粉末が絶縁層１の流動性をより抑制することができ、貫通導体３の位置ずれや貫通導体３の直径のばらつき、さらには絶縁層１の厚みばらつきをより低減することができる。なお、このようなカップリング処理としては、シラン系カップリング処理やチタネート系カップリング処理が好適であり、無機絶縁粉末と樹脂との親和性を高めこれらの接合性向上と機械的強度を高めることができる。
さらに、本発明の多層配線基板４においては、絶縁層１の上下面の算術平均粗さＲａが０．３〜５μｍであることが好ましい。絶縁層１の上下面の算術平均粗さＲａが０．３〜５μｍである場合、積層した絶縁層１同士の界面で良好なアンカー効果を発揮し、より強固な密着性を有する多層配線基板４とすることができる。そして、絶縁層１の表面粗さＲａは、半田リフローの際に積層した絶縁層１同士の界面での剥離を防止するという観点からは０．３μｍ以上が好ましく、絶縁層１表面に配線導体２を配設する際に、配線導体２の位置ずれを防止する観点からは５μｍ以下であることが好ましい。
また、本発明の多層配線基板４においては、絶縁層１の表面の水との接触角が３〜６５°であることが好ましい。この場合、絶縁層１の上下面に形成された比較的熱運動しやすい活性化された分子層が、その上下に位置する絶縁層１の対向する表面の分子層と良好に絡み合って結合し、より強固な密着性を有する多層配線基板４とすることができる。
絶縁層１に対する水の濡れ性は、絶縁層１の表面の水素結合可能な活性基の存在する割合と相関関係にあり、絶縁層１の上下面を水との接触角が３〜６５°とすることにより、積層した絶縁層１同士が強い分子間力で結合して、絶縁層１同士の密着性をさらに強固なものとすることができ、特に高温高湿環境下に曝された場合にも、層間で剥離することのない多層配線基板４とすることができる。
なお、絶縁層１は、その表面の水との接触角が３°より小さいと、絶縁層１同士を積層する際に界面で樹脂が極端に濡れ広がってしまって位置精度が低下し、絶縁層１の上下面に形成される配線導体２や内部に形成される貫通導体３の位置がずれて断線し易くなる傾向があり、６５°を超えると絶縁層１同士の密着性が低下し、界面で剥離し易くなる傾向がある。従って、絶縁層１の表面の水との接触角は３〜６５°の範囲とすることが好ましい。
また、絶縁層１の表面の水との接触角は３〜６５°の範囲とする方法としては、バフ研磨，ブラスト研磨，ブラシ研磨，プラズマ処理，コロナ処理，紫外線処理，薬品処理等の方法が好ましく、特に、絶縁層１表面に水素結合が可能な活性基を十分に形成するという観点からは、プラズマ処理や紫外線処理が好適である。
なお、接触角を評価するための水は、ＪＩＳ Ｋ ００５０「化学分析方法通則」に規定される蒸留法もしくはイオン交換法によって精製した水、または逆浸透法，拘留法，イオン交換法等を組み合わせた方法によって精製した水を指す。
さらに、本発明の多層配線基板４においては、絶縁層１の樹脂が熱硬化性ポリフェニレンエーテルであることが好ましい。この場合、熱硬化性ポリフェニレンエーテルが耐熱性や耐湿性に優れ、さらに寸法安定性に優れることから、配線導体２を形成する際の位置精度の良好な多層配線基板４とすることができる。
なお、配線導体２を絶縁層１に埋入する際に、絶縁層１の乾燥状態での気孔率を３〜４０体積％としておくのがよく、この場合、配線導体２と絶縁層１との間に挟まれる空気の排出を容易にして気泡の巻き込みを防止することができる。絶縁層１の乾燥状態での気孔率が４０体積％を超えると、複数積層した絶縁層１を加圧，加熱し硬化した後に絶縁層１内に気孔が残存し、この気孔が空気中の水分を吸着して絶縁性が低下してしまう危険性がある。絶縁層１の乾燥状態での気孔率が３体積％未満では、配線導体２を絶縁層１に埋入する際に配線導体２の周囲に樹脂が流動し配線導体２の位置精度が低下してしまう傾向がある。
さらに、絶縁層１に配設された配線導体２の幅方向の断面形状を、絶縁層１側の底辺の長さが対向する底辺の長さよりも短い台形状とするとともに、絶縁層１側の底辺と側辺との成す角度を９５〜１５０°とすることが好ましい。これにより、配線導体２を絶縁層１に埋入する際に、配線導体２を絶縁層１に容易に埋入して配線導体２を埋入した後の絶縁層１表面をほぼ平坦にすることができ、積層の際に空気をかみ込んで絶縁性を低下させることのない多層配線基板４とすることができる。したがって、気泡をかみ込むことなく埋入するという観点からは、絶縁層１側の底辺と側辺との成す角度を９５°以上とすることが好ましく、配線導体２を微細化するという観点からは１５０°以下とすることが好ましい。
また、配線導体２は、その幅方向の断面を観察した際に、絶縁層１側の面が絶縁層１側に若干凸となった曲面状とされているのがよく、この場合、配線導体２が絶縁層1に対して、気泡をよりかみ込むことなく埋入されやすくなる。
さらに、配線導体２は、その表面の算術平均粗さＲａが０．０１〜３μｍと粗くなっているのがよく、この場合配線導体２と絶縁層１との密着性が向上する。配線導体２は、絶縁層１側の面に微小な突起が形成されていてもよく、この場合にも配線導体２と絶縁層１との密着性が向上する。
このとき、後述するように金属箔のパターンの表面側の側面は、転写用支持フィルム側の側面に較べてエッチング液に接する時間が長いためにエッチングされやすく、パターンの幅方向の断面形状を台形状とすることができる。この断面形状が台形状のパターンは、エッチング液の濃度やエッチング時間を調整することにより、短い底辺とのなす角度を９５〜１５０°の台形状とすることができる。そして、台形状の下底側が絶縁層１に連続して平坦に埋設された配線導体２を形成することができる。
このような配線導体２は、先ず、転写用支持フィルム上に銅から成る金属箔を接着剤を介して接着した金属箔付き転写フィルムを用意し、次に、転写フィルム上の金属箔を公知のフォトレジストを用いたサブトラクティブ法を使用してパターン状にエッチングし、次にこの金属箔がパターン状にエッチングされた転写フィルムを絶縁層１に積層し、温度が１００〜２００℃で圧力が０．５〜１０ＭＰａの条件で１０分〜１時間加熱プレスした後、転写用支持フィルムを剥離除去して金属箔を絶縁層１表面に転写させることにより、各絶縁層１の表面に埋設される。なお、配線導体２は絶縁層１との密着性を高めるためにその表面にバフ研磨，ブラスト研磨，ブラシ研磨，薬品処理等の処理で表面を粗化しておくことが好ましい。そして、所定の時間，温度で絶縁層１の樹脂の予備硬化を行ない、しかる後、配線導体２をエッチングすることにより、配線導体２が絶縁層１に埋入したものとすることができる。
なお、配線導体２の表面と絶縁層１の表面の配線導体２と隣接する部位との垂直方向の距離ｄは、配線導体２を絶縁層１に埋設した後、配線導体２の表面をエッチングする際のエッチング液の濃度やエッチング時間を調整することにより、所望の値とすることができる。さらに、絶縁層１の上下面に付着したエッチング液等を除去し、また、絶縁層１の上下面を粗化するとともに、表面の分子層を活性化させるために、プラズマ処理や紫外線処理を施すことが好ましい。
また、本発明の多層配線基板４は、以下に述べるような方法により製作される。先ず、ガラスクロスに未硬化の熱硬化性ポリフェニレンエーテル樹脂等の熱硬化性樹脂と無機絶縁粉末とを混合したペーストを含浸させて成る絶縁層１用の前駆体シートとを準備する。次に、これにレーザ加工により貫通導体３を形成するための貫通孔を穿孔し、さらに貫通孔内に貫通導体３用の熱硬化性の導電性ペーストを充填する。次に、絶縁層１の上下面の少なくとも一方に、必要に応じて貫通導体３と電気的に接続するように、配線導体２をその表面と絶縁層１の表面とが略平坦になるように転写して埋設する。なお、転写および埋設は、温度が１００〜２００℃で圧力０．５〜１０ＭＰａの条件で１０分〜１時間加熱プレスすることにより行われる。次に、所定の時間，温度で絶縁層１の樹脂の予備硬化を行ない、しかる後、配線導体２表面を配線導体２の表面が絶縁層１の表面の配線導体２と隣接する部位よりも内部側に位置するように、好ましくは０．５〜７μｍ内部側に位置するようにエッチングする。そして最後に、これらの絶縁層１を上下に積層するとともに加熱プレスして絶縁層１および導電性ペーストを熱硬化させることにより製作される。
なお、貫通孔はその直径が２０〜１５０μｍ程度であり、従来周知のレーザ加工法等により形成される。また、貫通導体３となる導電性ペーストは、銅，銀，金，半田等の金属粉末と熱硬化性樹脂を主成分とする導電性ペーストを従来周知のスクリーン印刷法により埋め込むことにより形成される。
かくして、本発明の多層配線基板４によれば、上記構成の多層配線基板４の上面に形成した配線導体２の一部から成る接続パッド６に半田等の導体バンプ７を介して半導体素子等の電子部品５を電気的に接続することにより、配線密度が高く絶縁性に優れた混成集積回路基板とすることができる。
なお、本発明の多層配線基板４は上述の実施の形態に限定されず、本発明の要旨を逸脱しない範囲内で種々の変更を施しても何等差し支えない。例えば、上述の実施の形態では４層の絶縁層１を積層することによって多層配線基板４を製作したが、２層、３層または５層以上の絶縁層１を積層して多層配線基板４を製作してもよい。また、本発明の多層配線基板４の上下面に、１層や２層または３層以上の樹脂を主成分とする絶縁層から成るビルドアップ層やソルダーレジスト層８を形成したり、多層配線基板４に電子部品５を搭載した後に多層配線基板４と電子部品５との間にアンダーフィル材９を形成したりしてもよい。
本発明の多層配線基板の実施例を以下に説明する。
（実施例１）
先ず、熱硬化性ポリフェニレンエーテル樹脂に、無機絶縁粉末として平均粒子径が０．５μｍの球状溶融酸化珪素を含有量が２０体積％となるように加え、これに溶剤としてトルエン、さらには熱硬化性ポリフェニレンエーテル樹脂の硬化を促進させるための触媒を添加し、１時間混合してせん断速度が１０００ｓ−１において粘度が２０００Ｐａ・ｓとなるように調整した樹脂ペーストを準備した。そして、ガラス繊維を縦横に織り込んだガラスクロスをこの樹脂ペーストに十分浸漬し、垂直に引き上げ、しかる後、温度４０℃で３０分の１次乾燥を行ない、さらに温度８０℃で1時間の２次乾燥を行なうことにより絶縁層１を製作した。
次に、この絶縁層１に、ＵＶ−ＹＡＧレーザにより直径１００μｍの貫通孔を形成し、この貫通孔に銅粉末と有機バインダを含有する導体ペーストをスクリーン印刷により埋め込むことにより貫通導体３を形成した。
次に、ポリエチレンテレフタレートから成る転写用支持フィルム上に、厚みが９μｍで回路状にパターン形成した銅箔が付いた転写フィルムと、貫通導体３が形成された絶縁層１とを位置合わせした後に、真空積層機により５ＭＰａの圧力で３０秒加圧して、配線導体２をその表面が絶縁層１の表面と平坦になるように埋設し、しかる後、転写用支持フィルムを剥離した。そして、温度１２０℃で２０分の予備硬化を行なった上で配線導体２にエッチング処理を施し、配線導体２が絶縁層１の表面よりも内部側に位置するように絶縁層１に埋入したものとなるようにした。なお、エッチング液の濃度およびエッチング時間を調整することにより、配線導体２の表面と絶縁層１の表面における配線導体２と隣接する部位との垂直方向の距離ｄが種々の値となるようにした。
さらに、配線導体２の表面および絶縁層１の表面を、真空プラズマ装置を用いて、電圧を２７ｋＶ、雰囲気をＯ２およびＣＦ４（ガス流量がそれぞれ８０ｃｍ３／分）とし、片面５分の条件でプラズマ処理して、絶縁層１の上下面に付着したエッチング液等を除去し、また、絶縁層１の上下面を粗化するとともに表面の分子層の活性化を行なった。最後に、配線導体２が埋入された絶縁層１を４枚重ね合わせ、３ＭＰａの圧力下で２００℃の温度で５時間加熱プレスして完全硬化させた本発明のテスト基板（試料No.１〜６）を得た。また、配線導体２を絶縁層１の上下面に埋入させることなく、配線導体２をその表面が絶縁層１の表面と平坦となるように埋設した、比較のためのテスト基板（試料No.７）も準備した。
なお、これらのテスト基板において、平行に配列した幅が４０μｍで長さが２ｃｍの櫛歯状の配線導体２を１０本形成し、隣接する配線導体２の中心間距離が８０μｍとなるようにした（隣接する配線導体２の輪郭間距離は４０μｍである）。
また、絶縁性の評価は、各試料について、温度１３０℃、相対湿度８５％、圧力２．３×１０５Ｐａの条件で、引加電圧５．５Ｖの高温バイアス試験を行ない、隣接する配線導体２間の絶縁抵抗を測定し、試験前後の変化量を比較することにより評価した。絶縁信頼性の良否の判断は、隣接する配線導体２の絶縁抵抗の最小値が１．０×１０８Ω以上を良、１．０×１０８Ω未満を不良とした。表１に絶縁信頼性の試験結果を示す。
Figure 2005072398
表１より、配線導体２を絶縁層１の上下面に埋入させることなく、配線導体２をその表面が絶縁層１の表面と平坦となるように埋設した比較のためのテスト基板（試料No.７）では、高温バイアス試験１６８時間後の絶縁抵抗は８．８×１０８Ωであるものの、２４０時間後では絶縁抵抗が７．９×１０７Ωと劣化する傾向にあることがわかった。
それに対し、配線導体２の表面と絶縁層１の表面の配線導体２に隣接する部位との垂直方向の距離ｄを０．３μｍ以上としたテスト基板（試料No.１〜６）では、高温バイアス試験２４０時間後でも、絶縁抵抗が２．１×１０８Ω以上であり、絶縁性において優れていることがわかった。
さらに、上記高温バイアス試験を３１２時間まで継続したところ、絶縁層１に埋入した配線導体２の表面の深さが絶縁層１の表面に対して０．５μｍ未満のテスト基板（試料No.１）および７μｍを超えるテスト基板（試料No.６）では、３１２時間以上では絶縁抵抗が９．０×１０７Ω以下と劣化する傾向があるのに対し、０．５〜７μｍのテスト基板（試料No.２〜５）では、３１２時間以上でも絶縁抵抗が１．９×１０８Ω以上であり、絶縁性において特に優れていることがわかった。
（実施例２）
実施例２用のテスト基板として、絶縁層１の球状溶融酸化珪素の平均粒子径と含有量が種々の値となるように変更した以外は、実施例１用のテスト基板（試料No.１〜６）と同様の方法により製作した。なお、配線導体２の表面と絶縁層１の表面の配線導体２に隣接する部位との垂直方向の距離ｄが４．５μｍとなるように調整した。
なお、実施例２のテスト基板では、その内部に絶縁層１を介して位置する上下２層の配線導体２と両者を電気的に接続する貫通導体３とでビアチェーンを形成したものとし、積層加工性の評価は、テスト基板を切断して断面を面出し、配線導体２に対する貫通導体３の位置ずれが１５μｍ未満を良、１５μｍ以上を不良とした。さらに、導通信頼性の評価は、温度が１３０℃で相対湿度８５％の条件で高温高湿試験を行ない、導通抵抗の試験前に対する変化率が１５％未満を良、１５％以上を不良とした。表２に積層加工性と導通信頼性の評価結果を示す。
Figure 2005072398
表２より、絶縁層１の球状溶融酸化珪素の平均粒子径が２．８μｍ以上のテスト基板（試料No.１８）および、絶縁層１の球状溶融酸化珪素の含有量が１０体積％未満のテスト基板（試料No.１１）では、配線導体２に対する貫通導体３の位置ずれが１８μｍ以上と大きく、積層加工性にやや劣る傾向にあることがわかった。
また、絶縁層１の球状溶融酸化珪素の平均粒子径が０．１μｍ未満のテスト基板（試料No.８）および、絶縁層１の球状溶融酸化珪素の含有量が７０体積％以上のテスト基板（試料No.１６）では、高温高湿試験１６８時間後の導通抵抗は変化率が１２％以下と小さいが、２４０時間後で導通抵抗の変化率は１７％以上と大きく、導通信頼性にやや劣る傾向にあることがわかった。
それらに対して、絶縁層１の球状溶融酸化珪素の平均粒子径が０．１〜２．８μｍであって、かつ、含有量が１０〜７０体積％であるテスト基板（試料No.９，１０，１２〜１５，１７）では、配線導体２に対する貫通導体３の位置ずれが１３μｍ以下と小さく、また、高温高湿試験２４０時間後でも導通抵抗の変化率は１４％以下と小さく、積層加工性および導通信頼性において特に優れていることがわかった。
（実施例３）
実施例３用のテスト基板として、絶縁層１の上下面の算術平均粗さＲａおよび、水との接触角が種々の値となるように変更した以外は、実施例１用のテスト基板（試料No.１〜６）と同様の方法により製作した。なお、配線導体２の表面と絶縁層１の表面の配線導体２に隣接する部位との垂直方向の距離ｄが４．５μｍとなるように調整し、さらに、絶縁層１の球状溶融酸化珪素の平均粒子径が１．２μｍであり、また、その含有量が２０体積％となるようにした。これらのテスト基板を温度２６０℃および２８０℃の半田浴に２０秒間浸漬し、これを５回または１０回繰り返した後、テスト基板の外観を観察することにより密着性の評価を行なった。表３のその評価結果を示す。
Figure 2005072398
表３より、絶縁層１の上下面の算術平均粗さＲａが０．３μｍ未満のテスト基板（試料No.１９）および５μｍを超えるテスト基板（試料No.２７）では、温度が２６０℃の半田浴への浸漬を５回繰り返してもテスト基板の外観に変化は無かったが、浸漬を１０回繰り返した時点で、絶縁層１同士の界面が剥がれてフクレが発生し、密着性にやや劣る傾向があった。
また、算術平均粗さＲａは０．３〜５μｍであるが、水との接触角が３°未満のテスト基板（試料No.２１）および６５°を超えるテスト基板（試料No.２５）では、温度が２８０℃の半田浴への浸漬を５回繰り返してもテスト基板の外観に変化は無かったが、温度が２８０℃の半田浴への浸漬を１０回繰り返した時点で、絶縁層１同士の界面が剥がれてフクレが発生し、密着性にやや不十分な傾向にあることがわかった。
それらに対して、絶縁層１の上下面の算術平均粗さＲａが０．３〜５μｍであって、かつ、水との接触角が３〜６５°であるテスト基板（試料No.２０，２２〜２４，２６）では、温度が２８０℃の半田浴への浸漬を１０回繰り返してもテスト基板の外観に変化は無く、密着性において特に優れていることがわかった。
本発明の多層配線基板に半導体素子を搭載して成る混成集積回路基板の実施の形態の一例を示す断面図である。 図１に示す多層配線基板の配線導体の幅方向の要部拡大断面図である。
符号の説明
１：絶縁層
２：配線導体
３：貫通導体
４：多層配線基板

Claims (6)

  1. 表面に金属箔から成る配線導体が配設された樹脂を主成分とする絶縁層が複数積層されて成るとともに、該絶縁層を挟んで上下に位置する前記配線導体間が前記絶縁層に形成された貫通導体を介して電気的に接続されている多層配線基板であって、前記配線導体は、その表面が前記絶縁層の表面よりも内部側に位置するように前記絶縁層に埋入されていることを特徴とする多層配線基板。
  2. 前記配線導体は、その表面が前記絶縁層の表面の前記配線導体に隣接した部位よりも０．５〜７μｍ内部側に位置するように前記絶縁層に埋入されていることを特徴とする請求項１記載の多層配線基板。
  3. 前記絶縁層は、平均粒子径が０．１〜２．８μｍの無機絶縁粉末を１０〜７０体積％含有していることを特徴とする請求項１または請求項２記載の多層配線基板。
  4. 前記絶縁層は、その表面の算術平均粗さＲａが０．３〜５μｍであることを特徴とする請求項１乃至請求項３のいずれかに記載の多層配線基板。
  5. 前記絶縁層は、その表面の水との接触角が３〜６５°であることを特徴とする請求項１乃至請求項４のいずれかに記載の多層配線基板。
  6. 前記絶縁層に含まれる樹脂が熱硬化性ポリフェニレンエーテルであることを特徴とする請求項１乃至請求項５のいずれかに記載の多層配線基板。
JP2003302204A 2003-08-26 2003-08-26 多層配線基板 Pending JP2005072398A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003302204A JP2005072398A (ja) 2003-08-26 2003-08-26 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003302204A JP2005072398A (ja) 2003-08-26 2003-08-26 多層配線基板

Publications (1)

Publication Number Publication Date
JP2005072398A true JP2005072398A (ja) 2005-03-17

Family

ID=34406534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003302204A Pending JP2005072398A (ja) 2003-08-26 2003-08-26 多層配線基板

Country Status (1)

Country Link
JP (1) JP2005072398A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014160705A (ja) * 2013-02-19 2014-09-04 Kyocera Corp 配線基板、これを用いた実装構造体、これを用いた電子装置および配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014160705A (ja) * 2013-02-19 2014-09-04 Kyocera Corp 配線基板、これを用いた実装構造体、これを用いた電子装置および配線基板の製造方法

Similar Documents

Publication Publication Date Title
JP4776247B2 (ja) 配線基板及びその製造方法
JP2005072328A (ja) 多層配線基板
JP4129166B2 (ja) 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
JP4462872B2 (ja) 配線基板及びその製造方法
JP4025695B2 (ja) 保護フィルム付き絶縁層及び配線基板の製造方法
JP2005019686A (ja) コンデンサ素子内蔵多層配線基板
JP3872360B2 (ja) 多層配線基板
JP2006191145A (ja) 多層配線基板
JP2005072398A (ja) 多層配線基板
JP3694673B2 (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP4959066B2 (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2004179011A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2003069237A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2004082554A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP3878832B2 (ja) 多層配線基板
JP2003062942A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2005050877A (ja) 配線基板
JP2004322482A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2003347454A (ja) 多層配線基板
JP2005285862A (ja) 配線基板
JP2004244568A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2004090238A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2006191146A (ja) 多層配線基板の製造方法
JP2003218543A (ja) 多層配線基板
JP2004195807A (ja) 絶縁フィルムおよびこれを用いた多層配線基板