KR20090127427A - 다층 회로 기판 및 반도체 장치 - Google Patents

다층 회로 기판 및 반도체 장치 Download PDF

Info

Publication number
KR20090127427A
KR20090127427A KR1020097022226A KR20097022226A KR20090127427A KR 20090127427 A KR20090127427 A KR 20090127427A KR 1020097022226 A KR1020097022226 A KR 1020097022226A KR 20097022226 A KR20097022226 A KR 20097022226A KR 20090127427 A KR20090127427 A KR 20090127427A
Authority
KR
South Korea
Prior art keywords
circuit board
layer
insulating layer
multilayer circuit
resin
Prior art date
Application number
KR1020097022226A
Other languages
English (en)
Other versions
KR101396700B1 (ko
Inventor
히로노리 마루야마
겐스케 나카무라
도루 메우라
히로시 히로세
Original Assignee
스미토모 베이클리트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007188945A external-priority patent/JP5194601B2/ja
Application filed by 스미토모 베이클리트 컴퍼니 리미티드 filed Critical 스미토모 베이클리트 컴퍼니 리미티드
Priority claimed from PCT/JP2008/050524 external-priority patent/WO2008120481A1/ja
Publication of KR20090127427A publication Critical patent/KR20090127427A/ko
Application granted granted Critical
Publication of KR101396700B1 publication Critical patent/KR101396700B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명의 다층 회로 기판은 복수 조의 도체 회로층과 절연층으로 형성되어 비아 접속에 의해 도통 접속한 쓰루-홀을 가지는 코어 기판을 포함하지 않는 편면(片面) 적층의 다층 회로 기판으로서, 상기 절연층의 유리 전이 온도가 170℃ 이상이고, 유리 전이 온도 이하의 선팽창 계수가 35ppm 이하이며, 탄성률이 5GPa 이상인 것을 특징으로 한다.

Description

다층 회로 기판 및 반도체 장치{MULTILAYERED CIRCUIT BOARD AND SEMICONDUCTOR DEVICE}
본 발명은 비아 접속에 의해 도통(continuity) 접속한 쓰루-홀(through-hole)을 가지는 코어 기판을 포함하지 않는 반도체용 다층 회로 기판으로서, 도체 회로층과 절연층을 번갈아 편면 적층한 빌트 업 공법에 의해 제작된 다층 회로 기판 및 반도체 장치에 관한 것이다.
최근 반도체 분야에서는 고밀도 실장 기술의 진보로 인하여 종래의 면(面) 실장으로부터 에어리어 실장으로 이행해 가는 경향으로 되고 있어, BGA(볼 그리드 어레이)나 CSP(칩 스케일 패키지) 등 새로운 패키지가 개발되어 증가되고 있다. 또 정보 전달의 고속화도 진행되고 있다. 그 때문에 이전보다도 훨씬 더 인터포저용 리지드 기판이 주목받게 되어 고내열, 저열팽창, 저유전 기판의 요구가 높아졌다.
또한, 전자 기기의 고기능화 등의 요구에 수반하여 전자 부품의 고밀도 집적화, 나아가서는 고밀도 실장화 등이 진행되고 있어, 이들에 사용되는 고밀도 실장 대응의 반도체용 다층 회로 기판 등은 종래보다도 더 소형화 및 고밀도화가 진행되고 있다. 이 반도체용 다층 회로 기판 등의 고밀도화에 대한 대응으로서 빌드 업 다층 회로 기판이 많이 채용되고 있다.
또, 반도체용 다층 회로 기판의 한층 더한 박형화, 고속 신호화를 향해 종래 이용되고 있는 빌드 업 다층 회로 기판(도 1) 대신에 비아 접속에 의해 도통 접속한 쓰루-홀을 가지는 코어 기판을 포함하지 않는 한쪽면에 도체 회로층과 절연층을 번갈아 빌드 업한 다층 회로 기판(도 2)이 제안되어 있으며, 다층 회로 기판의 한쪽 면에는 이너 패드가 형성되고, 다른 한쪽 면에는 아우터 패드가 형성되고 있다(예를 들어, 특허 문헌 1: 특개2000-323613호 공보 참조).
그러나, 한쪽 측에 적층하기 때문에 종래 이용되고 있는 절연층에서는 절연층의 박형화에 수반하여 탄성률이 저하되며, 또 절연층의 선팽창 계수가 도체 회로의 선팽창 계수와 다름으로써, 다층 회로 기판의 제조 공정에서 다층 회로 기판이 크게 휘는 문제가 있었다.
다층 회로 기판의 휘어짐을 억제하기 위해서 2매의 금속판을 마주 보게 하고 일체화하여 복합 금속판을 제작하고, 이 복합 금속판의 양면에 도체 회로층과 절연층을 번갈아 적층하고, 최후에 맞붙인 금속판을 박리하고, 금속판을 에칭함으로써 다층 회로 기판을 얻는다고 하는 검토가 진행되고 있다(예를 들어, 특허 문헌 2: WO 2003/039219호 공보 참조). 그러나 이것만으로는 충분한 개선에는 도달하지 못했다.
발명의 개시
본 발명은 편면 적층으로 이루어진 다층 회로 기판에 있어서 휘어짐이 적은 다층 회로 기판을 제조하는 것이며, 반도체 소자를 실장하는 공정, 반도체 소자를 실장한 후의 신뢰성 시험을 행하는 공정에 있어서 휘어짐이 적은 다층 회로 기판 및 반도체 장치를 제공하는 것이다.
상기 목적을 달성하기 위해서 하기 [1]∼[8]에 기재된 본 발명은,
[1] 복수 조(組)의 도체 회로층과 절연층으로 형성되어 비아 접속에 의해 도통 접속한 쓰루-홀을 가지는 코어 기판을 포함하지 않는 편면 적층의 다층 회로 기판으로서, 상기 절연층의 유리 전이 온도가 170℃ 이상이고, 유리 전이 온도 이하의 선팽창 계수가 35ppm 이하이며, 탄성률이 5GPa 이상인 것을 특징으로 하는 다층 회로 기판.
[2] 상기 절연층 중 적어도 한 층이 섬유 기재를 포함하는 것인 상기 [1] 기재의 다층 회로 기판.
[3] 상기 섬유 기재를 포함하는 절연층이 제1 수지층, 제2 수지층 및 섬유 기재를 적어도 가지며, 제1 수지층과 제2 수지층 사이에 섬유 기재가 개설되어서 이루어진 상기 [2] 기재의 다층 회로 기판.
[4] 상기 제1 수지층의 두께 B1과 상기 제2 수지층의 두께 B2의 비율 B2/B1이 0<B2/B1≤1을 만족하는 것인 상기 [3] 기재의 다층 회로 기판.
[5] 상기 절연층의 섬유 기재의 두께가 10∼35㎛인 상기 [2] 기재의 다층 회로판.
[6] 상기 섬유 기재가 유리 직물(glass cloth)인 상기 [2] 기재의 다층 회로판.
[7] 상기 절연층이 시아네이트 수지를 포함하는 수지 조성물로 이루어진 상기 [1] 기재의 다층 회로 기판.
[8] 상기 [1]에 기재의 다층 회로 기판을 이용한 것을 특징으로 하는 반도체 장치.
발명을 실시하기 위한 바람직한 형태
본 발명은 반도체용 다층 회로 기판으로서, 다층 회로 기판으로는 예를 들어 BGA와 같은 반도체 소자 탑재 기판에 이용할 수 있다.
도 1은 종래의 대표적인 빌드 업 다층 회로 기판을 나타내는 도면이다. 도 2는 본 발명에 관한 복수 조의 도체 회로층과 절연층으로 형성되어 비아 접속에 의해 도통 접속한 쓰루-홀을 가지는 코어 기판을 포함하지 않는 편면 적층의 다층 회로 기판의 개략 구성을 나타내는 도면이며, 다층 회로 기판의 한쪽 면에 이너 패드가 형성되고 다른 한쪽 면에 아우터 패드가 형성되어 있다.
본 발명의 다층 회로 기판에 이용하는 절연층의 유리 전이 온도는 170℃ 이상인 것이 바람직하다. 더욱 바람직하게는 175℃ 이상이다. 상기 범위를 밑돌면 제조 공정에서 가열된 후 실온으로 돌아올 때에 휘어짐이 커진다. 다층 회로 기판의 휘어짐을 제어하는 인자로는 유리 전이 온도 이하의 선팽창 계수를 들 수 있다. 선팽창 계수가 35ppm 이상이면 통상 회로에 이용되는 구리의 선팽창 계수(17∼18ppm/℃)에 비해 배 이상 커져서 휘어짐을 크게 하는 요인이 된다. 또 본 발명의 다층 회로 기판의 탄성률은 5GPa 이상인 것이 바람직하다. 본 발명의 다층 회로 기판은 종래의 다층 회로 기판에 비해 코어층이 없기 때문에 형상을 유지하는데 5GPa 이상의 것이 바람직하다.
본 발명에 이용하는 절연층은 섬유 기재로서 유리 섬유 기재 또는 유기 섬유 기재를 포함하는 것이 바람직하며, 예를 들어 유리 섬유 기재로서 유리 직포, 유리 부직포 등의 유리 직물이나 유기 섬유 기재로서 유기 직포, 유기 부직포 등을 들 수 있다. 다층 회로 기판에 있어서 섬유 기재를 포함하는 절연층이 적어도 한층 있는 것이 바람직하다. 그리고 이와 같은 섬유 기재를 이용한 절연층은 섬유 기재를 구성하는 섬유 다발에 구부러짐이 발생하기 어렵기 때문에 탄성률 등의 기계적 특성이 우수하다.
상기 섬유 기재를 포함하는 절연층은 제1 수지층, 제2 수지층 및 섬유 기재를 적어도 가지며, 제1 수지층과 제2 수지층 사이에 섬유 기재가 개설 되어서 이루어진 것이 바람직하다.
또, 본 발명의 바람직한 형태에 의하면 상기 절연층의 제1 수지층의 두께 B1과 제2 수지층의 두께 B2의 비율(B2/B1)이 0<B2/B1≤1을 만족하는 것을 들 수 있다. 즉, 섬유 기재는 절연층의 두께 방향에 대해 편재해 있다. 내층의 회로 패턴에 의해 필요하게 되는 수지 양이 다른 경우 수지가 비어져 나오거나 회로를 메우는 수지가 부족하거나 하는 경우가 있다. 본 발명의 절연층은 이와 같은 경우에도 제1 수지층과 제2 수지층의 두께를 적절히 조정함으로써, 섬유 기재의 두께 방향의 위치를 변화시켜 회로를 충분히 메울 수 있으며, 또 불필요한 수지의 비어져 나옴을 막을 수 있다.
이 비율(B2/B1)은 0.5 이하인 것이 바람직하며, 특히 0.2∼0.4인 것이 보다 바람직하다. 이 비율(B2/B1)이 상기 범위 내이면, 특히 섬유 기재의 물결모양을 저감할 수 있으며, 그로 인하여 절연층의 평탄성을 보다 향상시킬 수 있다.
본 발명에 이용하는 절연층은 절연층의 선팽창 계수를 작게 하기 위해서 시아네이트 수지를 이용하는 것이 바람직하다. 시아네이트 수지로는 예를 들어 할로겐화 시안 화합물과 페놀류를 반응시킨 것이나, 이것을 가열 등의 방법으로 프리폴리머화한 것 등을 이용할 수 있다. 구체적으로는 노볼락형 시아네이트 수지, 비스페놀 A형 시아네이트 수지, 비스페놀 E형 시아네이트 수지, 테트라메틸비스페놀 F형 시아네이트 수지 등의 비스페놀형 시아네이트 수지 등을 들 수 있다.
이들 시아네이트 수지 중에서도 노볼락형 시아네이트 수지를 이용하면 가교 밀도의 증가에 의해 내열성을 더욱 향상시킬 수 있음과 함께 예를 들어 구리박 부착 프리프레그의 골격재인 유리 직물로서 얇은 것을 이용한 경우라도 구리박 부착 프리프레그의 경화물에 뛰어난 강성(탄성률)을 부여할 수 있으며, 특히 가열시에서의 강성(탄성률)을 높일 수 있다.
그리고 이 구리박 부착 프리프레그를 반도체 부품을 실장한 패키지 기판에 적용한 경우에는 그 접속 신뢰성을 향상시킬 수 있다.
또, 노볼락형 시아네이트 수지를 이용함으로써 경화물의 난연성을 높일 수 있다. 노볼락형 시아네이트 수지는 그 구조상 벤젠 고리의 비율이 높고 탄화하기 쉽기 때문으로 생각된다.
상기 노볼락형 시아네이트 수지로는 예를 들어 하기 일반식(1)로 표시되는 것을 사용하는 것이 바람직하다.
Figure 112009065034045-PCT00001
상기 일반식(1)로 표시되는 노볼락형 시아네이트 수지의 반복 단위 n으로는 예를 들어 1∼10인 것을 이용할 수 있으며, 2∼7인 것을 특히 바람직하게 이용할 수 있다.
이에 의해 노볼락형 시아네이트 수지의 취급성이나 경화물의 가교 밀도를 양호하게 하여 이들 특성의 밸런스를 뛰어나게 할 수 있다.
상기 n수가 너무 작으면 결정화하기 쉬워져서 범용 용매에 대한 용해성이 작아져서 취급성이 저하되는 경우가 있다. 한편, 상기 n수가 너무 크면 경화물의 가교 밀도가 과잉으로 높아져서 내수성의 저하나 경화물이 물러지게 되는 등의 현상을 발생시키는 경우가 있다.
상기 시아네이트 수지의 분자량으로는 예를 들어 중량 평균 분자량(Mw)으로 500∼4,500인 것을 이용할 수 있으며, 600∼3,000인 것을 특히 적합하게 이용할 수 있다.
이에 의해 캐리어 부착 프리프레그를 제작했을 경우의 취급성이나, 다층 회로 기판의 제조시의 성형성, 층간 필 강도 등을 양호하게 하여 이들의 특성의 밸런스를 뛰어나게 할 수 있다.
상기 Mw가 너무 작으면 캐리어 부착 프리프레그를 제작한 경우에 점착성을 생기게 하여 취급성이 저하되는 경우가 있다. 한편, 상기 Mw가 너무 커지면 반응이 빨라져서 다층 회로 기판의 제조시에 성형 불량을 일으키거나 층간 필 강도가 저하되거나 하는 경우가 있다.
상기 시아네이트 수지로는 바람직하게는 Mw가 상기 범위 내인 것을 1종 이용할 수도 있으며, Mw가 다른 2종 이상을 병용할 수도 있다.
또한, 상기 시아네이트 수지의 Mw는 예를 들어 GPC(겔 침투 크로마토그래피)로 측정할 수 있다.
본 발명에 이용하는 절연층에 있어서, 제1 수지층을 구성하는 수지 조성물과 제2 수지층을 구성하는 수지 조성물은 동일해도 되며 달라도 된다. 제1 수지층과 제2 수지층에서 다른 수지 조성물을 사용하는 경우, 예를 들어 사용하는 수지의 종류나 사용량을 변경해도 되며, 무기 충전재 등의 첨가제의 종류나 사용량을 변경해도 된다. 제1 수지층과 제2 수지층에서 조성이 다른 수지 조성물을 사용할 수 있으면 요구되는 성능에 따른 수지층의 설계가 가능해져서 수지 선택의 폭을 넓힐 수 있다고 하는 이점이 있다. 예를 들어, 내층 회로에 면한 수지층은 매입성을 고려하여 유연한 조성으로 하고, 반대측 면은 표면 조화성(粗化性)을 고려하여 균일한 조화가 가능한 조성으로 하는 등 절연층의 양면에서 다른 기능을 부여할 수 있다.
본 발명에 이용하는 절연층에 있어서, 제1 수지층의 두께는 특별히 한정되는 것은 아니나, 제2 수지층의 두께보다도 두꺼운 것이 바람직하며, 제1 수지층에 의해 매입되는 회로층이 매입되는 것이면 된다. 예를 들어, 매입되는 회로층의 두께를 T, 제1 수지층의 두께를 t로 했을 경우의 (T/t)가 0.3≤(T/t)≤1.5가 바람직하며, 보다 바람직하게는 0.5≤(T/t)≤1이다. 일반적으로, 회로의 매입을 충분하게 행하기 위해서 내층 회로에 면하는 수지층의 두께를 두껍게 하는 것이 바람직하다.
본 발명에 이용하는 섬유 기재는 상기 섬유 기재 중에서도 유리 직물이 바람직하며, 유리 직물의 두께는 일례를 들면 10∼180㎛의 것을 이용할 수 있다. 또, 평량(1m2 당의 유리 직물의 중량)으로는 예를 들어, 12∼209g/m2인 것을 이용할 수 있다. 특히, 유리 직물의 두께 10∼35㎛, 평량 12∼25g/m2인 것과 같은 얇은 유리 직물을 이용하는 것이 바람직하다.
본 발명에 있어서는 특히 선팽창 계수(CTE: Coefficient of Thermal Expansion)가 6ppm 이하의 유리 직물인 것이 더욱 바람직하며, 3.5ppm 이하의 유리 직물인 것이 보다 바람직하다. 상기와 같은 선팽창 계수를 가지는 유리 직물을 이용함으로써, 본 발명에 이용하는 절연층으로 이루어진 다층 회로 기판, 이 다층 회로 기판을 이용한 반도체 패키지의 휘어짐을 보다 효과적으로 억제할 수 있다.
또한, 본 발명에 이용하는 유리 직물은 영률(Young's modulus)이 62∼100GPa인 것이 바람직하며, 보다 바람직하게는 65∼92GPa, 더욱 바람직하게는 86∼92GPa이다. 유리 직물의 영률이 상기의 범위이면, 예를 들어 반도체 실장시의 리플로우 열에 의한 회로 기판의 변형을 효과적으로 억제할 수 있으므로 전자 부품의 접속 신뢰성이 향상된다.
또, 본 발명에 이용하는 유리 직물은 1MHz에서의 유전율이 3.8∼7.0인 것이 바람직하고, 보다 바람직하게는 4.7∼7.0, 더욱 바람직하게는 5.4∼6.8이다. 유리 직물의 유전율이 상기의 범위이면 절연층의 유전율을 저감할 수 있어 고속 신호를 이용한 반도체 패키지에 매우 적합하다.
상기와 같은 선팽창 계수, 영률 및 유전율을 가지는 유리 직물로서 예를 들어 E 유리, S 유리, NE 유리, T 유리 등이 적합하게 이용된다.
본 발명에 이용하는 유리 직물의 두께는 10∼35㎛인 것이 바람직하고, 보다 바람직하게는 10∼20㎛이다. 또, 유리 직물의 사용 매수는 한 장으로 한정되지 않으며 얇은 유리 직물을 복수 매 겹쳐서 사용하는 것도 가능하다. 또한, 유리 직물을 복수 매 겹쳐서 사용하는 경우는 그 합계의 두께가 상기의 범위를 만족하면 된다.
본 발명에서 이용되는 수지 조성물을 섬유 기재에 함침시키는 방법으로는 특별히 한정되지 않으나, 예를 들어 수지 조성물을 용제에 녹여서 수지 조성물 바니시를 조제하고 상기 수지 조성물 바니시에 섬유 기재를 침지하는 방법, 이 수지 조성물 바니시를 각종 코터에 의해 섬유 기재에 도포하는 방법, 스프레이에 의한 분사하는 방법, 지지 기재 부착 수지층을 라미네이트하는 방법 등을 들 수 있다. 이들 중에서도 섬유 기재를 수지 조성물 바니시에 침지하는 방법이 바람직하다. 이에 의해 섬유 기재에 대한 수지 조성물의 함침성을 향상시킬 수 있다. 또한, 섬유 기재를 수지 조성물 바니시에 침지하는 경우 통상의 함침 도포 설비를 사용할 수 있다.
특히, 섬유 기재의 두께가 0.045 ㎜ 이하의 경우 섬유 기재의 양면으로부터 필름 형상의 수지층으로 라미네이트하는 방법이 바람직하다. 이에 의해 섬유 기재에 대한 수지 조성물의 함침량을 자유자재로 조절할 수 있어 절연층의 성형성을 향상시킬 수 있다. 또, 양면으로부터 라미네이트하는 수지층의 두께를 각각 변경함으로써, 섬유 기재의 표리(表裏)에서 수지층의 두께를 자유롭게 변경할 수 있다. 또한, 필름 형상의 수지층을 라미네이트하는 경우 진공의 라미네이트 장치 등을 이용하는 것이 보다 바람직하다.
구체적으로 섬유 기재를 포함하는 절연층을 제조하는 방법으로는 예를 들어 이하의 방법을 들 수 있다.
도 12는 수지층(2)을 제조하는 공정의 일례를 나타내는 공정도이다. 여기서 미리 캐리어 재료(5a, 5b)를 제조하고, 이 캐리어 재료(5a, 5b)를 섬유 기재(11)에 라미네이트한 후 캐리어 필름을 박리하는 방법에 대해 구체적으로 설명한다.
미리 제1 수지 조성물을 캐리어 필름에 도포한 캐리어 재료(5a)와 제2 수지 조성물을 다른 캐리어 필름에 도포한 캐리어 재료(5b)를 제조한다. 이때, 제1 수지 조성물의 두께와 제2 수지 조성물의 두께를 변경해 둠으로써, 섬유 기재의 표리에 형성되는 수지 두께를 자유롭게 변경할 수 있다. 다음에, 진공 라미네이트 장치(6)를 이용하여 감압하에서 섬유 기재의 양면으로부터 캐리어 재료(5a 및 5b)를 서로 겹쳐서 라미네이트 롤(61)로 접합한다. 이와 같이 감압하에서 접합함으로써, 섬유 기재(11)의 내부 또는 캐리어 재료(5a, 5b)의 수지층과 섬유 기재(11)의 접합 부위에 비충전 부분이 존재하더라도 이것을 감압 보이드 또는 실질적인 진공 보이드로 할 수 있다. 이 때문에 최종적으로 얻어지는 수지층(2)에 발생하는 보이드를 저감할 수 있다. 왜냐하면 감압 보이드 또는 진공 보이드는 후술하는 가열 처리로 지워 없앨 수 있기 때문이다. 이와 같은 감압하에서 섬유 기재(11)와 캐리어 재료(5a, 5b)를 접합하는 다른 장치로는 예를 들어 진공 박스 장치 등을 이용할 수 있다.
다음으로, 섬유 기재(11)와 캐리어 재료(5a, 5b)를 접합한 후, 열풍 건조 장치(62)에서 캐리어 재료에 도포된 수지의 용융 온도 이상의 온도로 가열 처리한다. 이에 의해 상기 감압하에서의 접합 공정에서 발생하고 있던 감압 보이드 등을 거의 지워 없앨 수 있다. 가열 처리하는 다른 방법으로는 예를 들어 적외선 가열 장치, 가열 롤 장치, 평판상의 열반 프레스 장치 등을 이용하여 실시할 수 있다.
캐리어 재료(5a, 5b)를 섬유 기재(11)에 라미네이트한 후, 캐리어 필름을 박리한다. 이 방법에 의해 섬유 기재(11)에 수지 재료가 담지(擔持)되어 섬유 기재(11)를 내장하는 절연층을 얻을 수 있다.
또, 섬유 기재를 수지 조성물 바니시에 침지하는 경우 수지 조성물 바니시에 이용되는 용제는 상기 수지 조성물 중의 수지 성분에 대해 양호한 용해성을 나타내는 것이 바람직하나, 악영향을 미치지 않는 범위에서 빈용매(貧溶媒)를 사용해도 상관없다. 양호한 용해성을 나타내는 용제로는 예를 들어 아세톤, 메틸 에틸 케톤, 메틸 이소부틸케톤, 시클로헥사논, 테트라히드로푸란, 디메틸 포름아미드, 디메틸 아세트아미드, 디메틸 술폭시드, 에틸렌글리콜, 셀로솔브계, 카르비톨계 등을 들 수 있다.
상기 수지 조성물 바니시의 고형분은 특별히 한정되지 않으나 40∼80 중량%가 바람직하고, 특히 50∼65 중량%가 바람직하다. 이에 의해 수지 조성물 바니시의 섬유 기재에 대한 함침성을 더욱 향상시킬 수 있다. 상기 섬유 기재에 상기 수지 조성물을 함침시켜서 소정 온도, 예를 들어 80∼200℃ 등으로 건조시킴으로써 절연층을 얻을 수 있다.
다음으로, 본 발명의 다층 회로 기판 제작 방법의 일례에 대해서, 실시예의 도 311을 이용하여 설명하였으나 반드시 이로 한정되는 것은 아니다.
도 1은 종래의 대표적인 빌드 업 다층 회로 기판을 나타내는 도면이다.
도 2는 본 발명에 관한 다층 회로 기판의 개략 구성을 나타내는 도면이다.
도 3은 본 발명의 다층 회로 기판을 설명하기 위한 지지(支持) 기재의 일례를 나타내는 단면도이다.
도 4는 본 발명의 다층 회로 기판을 설명하기 위한 지지 기재에 도체 회로층을 형성한 일례를 나타내는 단면도이다.
도 5는 본 발명의 다층 회로 기판을 설명하기 위한 지지 기재에 도체 회로층과 절연층을 형성한 일례를 나타내는 단면도이다.
도 6은 본 발명의 다층 회로 기판을 설명하기 위한 절연층에 레이저에 의해 개구부를 형성한 일례를 나타내는 단면도이다.
도 7은 본 발명의 다층 회로 기판을 설명하기 위한 절연층의 개구부에 도체 회로층을 양면에 형성한 일례를 나타내는 단면도이다.
도 8은 본 발명의 다층 회로 기판을 설명하기 위한 편면에 도체 회로층과 절연층을 6층 적층한 일례를 나타내는 단면도이다.
도 9는 본 발명의 다층 회로 기판을 설명하기 위한 지지 기재의 캐리어 구리박과 구리박을 떼어내고 구리박 부착 다층 회로 기판을 형성한 일례를 나타내는 단면도이다.
도 10은 본 발명의 다층 회로 기판을 설명하기 위한 회로 도체층에 마스킹 테이프를 붙인 일례를 나타내는 단면도이다.
도 11은 본 발명의 다층 회로 기판을 설명하기 위한 솔더(solder) 레지스트층과 도금층을 형성한 다층 회로 기판의 일례를 나타내는 단면도이다.
도 12는 본 발명의 절연층을 제조하는 장치의 개략 구성을 나타내는 도면이다.
[실시예 1]
우선 맨 처음에 프리프레그(5)(스미토모 베이클라이트(주)제 EI-6785GS 두께 0.2㎜)를 박리 가능한(peelable) 타입의 캐리어 구리박 부착 구리박(후루카와 전기공업(주)제: 9㎛ 구리박 품명 F-DP 구리 캐리어 부착 극박(極薄) 전해 구리박, 캐리어 구리박 70㎛) 250 × 250㎜ 정사각형 2매를 이용하여 캐리어 구리박 부착 구리박의 캐리어 구리박(4)이 프리프레그(5)에 접하도록 끼우고 가압(3MPa) 가열(180℃) 1시간 방치하여 지지 기재를 얻었다(도 3).
지지 기재의 표면을 소프트 에칭 처리한 후, 드라이 필름 레지스트(도쿄오카 공업(주)제: AR-320, 막 두께 20㎛)를 지지 기재의 양면에 롤 라미네이트 하고, 소정의 패턴 형성용 마스크를 이용하여 노광ㆍ현상하여 도체 회로의 형성에 필요한 도금 레지스트를 형성하였다. 이어서, 지지 기재를 전해 도금용 리드로 하여 전해 금도금에 의해 금 도금층(7)을 0.1㎛ 형성하고, 그 위에 전해 니켈 도금에 의해 니켈 도금층(8)을 3㎛ 형성하고, 추가로 그 위에 전해 구리 도금에 의해 구리 도금층(9)을 14㎛ 형성하여 도체 회로층(6)을 얻었다. 이어서, 드라이 필름 레지스트를 박리하였다(도 4).
이어서, 도체 회로층(60)의 표면을 조화액(아토태크 재팬(주)제: 본드 필름)에 의해 90초 침지 처리하였다. 이어서 본 발명의 유리 직물들이 절연층(a)(스미토모 베이클라이트(주)제: APL-3651 유리 직물 종 유리 부직포(일본 바이린(주)제, EPC4015 유리 직물 두께 12㎛) 절연층 두께 40㎛, PET 필름을 지지 필름)를 240 × 240㎜ 정사각형으로 재단하고, 도체 회로층(60)의 양면에 진공 프레스((주)메이키제작소제 MVLP-500/600-IIA)로 1회째 온도가 80℃, 압력이 0.5MPa, 2회째가 100℃, 1.0MPa의 조건에서 형성하고 150℃ 30분간 가열한 후, PET 필름을 박리하여 절연층(10)으로 하였다(도 5).
이어서, CO2 레이저 가공기(히다치 비아 메카닉스(주)제: LG-2G212)로 가공 조건 1st step: 펄스 폭 6μsec, 쇼트 수 1 shot, 2nd step: 펄스 폭 2μsec, 쇼트 수 1 shot로 비아 홀을 형성하고, 절연층(10)의 표면 세정, 활성화를 위해 주성분이 모노에틸부틸알코올의 용액((주)롬 앤드 하스 전자재료제, MLB 컨디셔너)에 액온 80℃, 5분간 침지하고, 뒤이어서 산화성 조화액인 과망간산칼륨을 주성분으로 하는 용액((주)롬 앤드 하스 전자재료제, MLB 프로모터)에 액온 80℃, 10분간 침지 하고, 이어서 망간 잔사 세정을 위해 황산 용액((주)롬 앤드 하스 전자재료제, MLB 뉴트럴라이저)에서 액온 40℃, 5분간 침지하고, 추가로 찬물 세정 및 더운물 세정을 행하였다(도 6).
계속하여, 무전해 구리 도금액((주)아토테크제 프린트간트 MSK-DK 시리즈)을 이용하여 두께 1.0㎛의 무전해 구리 도금층을 양면에 형성하고, 감광성 드라이 필름(도쿄오카 공업(주)제 AR-320)을 무전해 도금층 상에 양면에 라미네이터로 형성하고 노광, 현상하여 도금 레지스트를 형성하고, 도금 레지스트의 비형성부에 전해 구리 도금에 의해 두께 14㎛의 전해 구리 도금층을 양면에 형성하였다.
그 후, 도금 레지스트를 박리하여 노출된 무전해 구리 도금층을 소프트 에칭액((주)에바라 전산제 SAC)으로 제거하고 무전해 구리 도금층과 전해 구리 도금층으로 이루어진 도체 회로층(12)을 양면에 형성하고 200℃, 60분간 열처리하였다(도 7).
상기의 공정을 반복하여 절연층(10)과 도체 회로층(12)을 편면 6층 적층하였다(도 8).
이어서, 지지 기재의 캐리어 구리박(4)과 구리박(3) 사이에서 박리하여 구리박 부착의 다층 회로 기판을 얻었다(도 9).
이어서 도체 회로층(12)이 노출되어 있는 면에 마스킹 테이프(13)(닛토 전공(주)제: 일렙 마스킹(ELEP masking) N-380)를 붙여 액이 스며들지 않게 하고, 에칭액(염화 제2철 40°Be)에 구리박 부착의 다층 회로 기판을 침지하여 구리박(3)을 제거하였다(도 10). 이때, 구리박(3)이 에칭되어 나오는 금 도금층(7)이 에칭 레지 스터로서 기능하여 도체 회로를 용해시키는 일은 없다.
이어서, 마스킹 테이프(13)를 벗기고 금 도금층(7)이 나타난 부분에 마스킹 테이프를 붙였다. 그 후, 도체 회로층(12)의 표면에 조화액(아토테크 재팬(주)제: 본드 필름)에 의해 90초 침지 처리하고 도체 회로층(12)의 표면을 조화(粗化)하여 다층 회로 기판의 마스킹되지 않은 면에 스크린 인쇄기(미노 그룹(주)제, 포오스 2525)로 솔더 레지스트층(14)(타이요 잉크제조(주)제, PSR-4000 AUS703)을 인쇄하고, 도체 회로가 노출하도록 소정의 마스크로 노광하고 현상, 큐어를 행하여 도체 회로 상의 솔더 레지스트층 두께가 12㎛가 되도록 형성하였다.
이어서, 솔더 레지스트층(14)으로부터 노출한 도체 회로층(12) 상에 무전해 니켈 도금층(3㎛)과 추후 그 위에 무전해 금 도금층(0.1㎛)으로 이루어진 도금층(15)을 형성하고, 그 후 마스킹 테이프를 벗기고 라우터 가공기에 의해 편면 적층 다층 회로 기판(40㎜ × 40㎜ 기판)을 25매 얻었다(도 11).
또한 도 10의 아랫면이 반도체 칩 탑재부, 윗면이 BGA 볼 탑재부가 된다.
[실시예 2]
실시예 1의 절연층(a) 대신에 절연층(b)(스미토모 베이클라이트(주)제 APL-3601, 두께 40㎛, 지지 필름으로서 PET 필름)를 이용하여 편면 적층 다층회로 기판을 얻었다. 제작 방법은 기본적으로 실시예 1과 동일하게 행하였다.
이하에 실시예 1과 다른 점을 기재한다.
지지 기재에 절연층(b)를 붙이는 조건은 진공 프레스((주)메이키제작소제 MVLP-500/600-IIA)에서 1회째 온도가 80℃, 압력이 0.5MPa, 2회째가 100℃, 1.0MPa의 조건으로 절연층(b)를 양면에 형성하고 PET 필름을 벗긴 후, 170℃ 45분간 가열하여 절연층(10)으로 하였다.
이어서, UV-YAG 레이저 가공기(미츠비시 전기(주)제: ML605LDX)를 이용하여 선단 출력 94μJ, 쇼트 수 30 shot의 가공 조건으로 절연층(10)에 비아 홀을 형성하였다.
레이저 개구 후의 절연층(10)의 표면 세정, 활성화를 위한 조건으로는 주성분이 모노에틸부틸알코올의 용액((주)롬 앤드 하스 전자재료제, MLB 컨디셔너)에 액온 80℃, 10분간 침지하고, 이어서 산화성 조화액인 과망간산칼륨을 주성분으로 하는 용액((주)롬 앤드 하스 전자재료제, MLB 프로모터)에 액온 80℃, 20분간 침지하고, 계속해서 망간 잔사 세정을 위해 황산 용액((주)롬 앤드 하스 전자재료제, MLB 뉴트럴라이저)에서 액온 40℃, 5분간 침지하고 추가로 찬물 세정 및 더운물 세정을 행하였다.
상기 이외는 실시 예 1과 동일하게 하여 편면 적층 다층 회로 기판(40㎜ × 40㎜ 기판)을 25매 얻었다.
[실시예 3]
1. 수지 조성물 바니시의 조정
열경화성 수지로서 노볼락형 시아네이트 수지(론자 재팬(주)제, 프리마세트 PT-30, 중량 평균 분자량 약 2,600) 15 중량부, 에폭시 수지로서 비페닐디메틸렌형 에폭시 수지(일본 화약(주)제, NC-3000P, 에폭시 당량 275) 8 중량부, 페놀 수지로서 비페닐디메틸렌형 페놀 수지(메이와 화성(주)제, MEH-7851-S, 수산기 당량 203) 7 중량부 및 커플링제로서 에폭시실란형 커플링제(일본 유니카(주)제, A-187)를 후술하는 무기 충전재 100 중량부에 대해 0.3 중량부를 메틸 에틸 케톤에 상온에서 용해하고, 무기 충전재로서 구상(球狀) 용융 실리카 SFP-10X(덴키 화학공업(주)제, 평균 입경 0.3㎛) 20 중량부 및 구상 용융 실리카 SO-32R((주)아드마텍스제, 평균 입경 1.5㎛) 50 중량부를 첨가하고 고속 교반기를 이용하여 10분간 교반하여 수지 조성물 바니시를 조제하였다.
2. 캐리어 재료의 제조
캐리어 필름으로서 폴리에틸렌 테레프탈레이트 필름(미츠비시 화학 폴리에스테르사제, SFB-38, 두께 38㎛, 폭 480m)을 이용하며, 상술한 수지 조성물 바니시를 콤마 코터 장치로 도공하고 170℃의 건조 장치에서 3분간 건조시켜 두께 20㎛, 폭 410㎜의 수지층이 캐리어 필름의 폭 방향의 중심에 위치하도록 형성하여 캐리어 재료 1(최종적으로 제1 수지층을 형성)을 얻었다.
또, 동일한 방법으로 도공하는 수지 조성물 바니시의 양을 조정하여 두께 8㎛, 폭 360㎜의 수지층이 캐리어 필름의 폭 방향의 중심에 위치하도록 형성하여 캐리어 재료 2(최종적으로 제2 수지층을 형성)를 얻었다.
3. 절연층(d)의 제조
섬유 기재로서 E 유리의 유리 직포(직물 타입 #1015, 폭 360㎜, 두께 15㎛, 평량 17g/m2)를 이용하고, 도 12에 나타내는 진공 라미네이트 장치 및 열풍 건조 장치에 의해 프리프레그를 제조하였다.
구체적으로는, 유리 직포의 양면에 상기 캐리어 재료 1 및 캐리어 재료 2가 유리 직포의 폭 방향의 중심에 위치하도록 각각 서로 겹쳐서 750Torr의 감압 조건하에서 80℃의 라미네이트 롤을 이용하여 접합하였다.
여기서, 유리 직포의 폭 방향 치수의 내측 영역에 있어서는 캐리어 재료 1 및 캐리어 재료 2의 수지층을 섬유포의 양면측에 각각 접합함과 함께 유리 직포의 폭 방향 치수의 외측 영역에 있어서는 캐리어 재료 1 및 캐리어 재료 2의 수지층끼리를 접합하였다.
이어서, 상기 접합한 것을 120℃로 설정한 횡반송형의 열풍 건조 장치 내를 2분간 통과시킴으로써, 압력을 작용시키는 일 없이 가열 처리하여 두께 35㎛(제1 수지층: 16㎛, 섬유 기재: 15㎛, 제2 수지층: 4㎛)의 절연층(d)를 얻었다.
실시예 1의 절연층(a) 대신에 절연층(d)를 이용하여 편면 적층 다층 회로 기판(40㎜ × 40㎜ 기판)을 25매 얻었다. 제작 방법은 제1 수지층이 도체 회로층(6)에 면하도록 배치한 이외는 기본적으로 실시예 1과 동일하게 행하였다.
[비교예 1]
비교예로서 실시예 1의 절연층(a) 대신에 절연층(c)(아지노모토(주)제 ABF- GX13, 두께 40㎛, 지지 필름으로서 PET 필름)를 이용하여 편면 적층 다층 회로 기판을 얻었다. 제작 방법은 기본적으로 실시예 1과 동일하게 행하였다.
이하에 실시예 1과 다른 점을 기재한다.
지지 기재에 절연층(c)를 붙이는 조건은 진공 프레스((주)메이키제작소제 MVLP-500/600-IIA)에서 1회째 온도가 105℃, 압력이 0.6MPa, 2회째가 105℃, 0.5MPa의 조건으로 절연층(c)를 양면에 형성하고, PET 필름을 박리한 후 180℃ 30분간 가열하여 절연층(10)으로 하였다.
다음으로, UV-YAG 레이저 가공기(미츠비시 전기(주)제:ML605LDX)를 이용하여 선단 출력 70μJ, 쇼트 수 30 shot의 가공 조건으로 절연층(10)에 비아 홀을 형성하였다.
레이저 개구 후의 절연층(10)의 표면 세정, 활성화를 위한 조건은 주성분이 모노에틸부틸알코올의 용액((주)롬 앤드 하스 전자재료제, MLB 컨디셔너)에 액온 80℃, 5분간 침지하고, 이어서 산화성 조화액인 과망간산칼륨을 주성분으로 하는 용액((주)롬 앤드 하스 전자재료제, MLB 프로모터)에 액온 80℃, 20분간 침지하고, 계속해서 망간 잔사 세정을 위해 황산 용액((주)롬 앤드 하스 전자재료제, MLB 뉴트럴라이저)에서 액온 40℃, 5분간 침지하고, 추가로 찬물 세정 및 더운물 세정을 행하였다.
상기 이외는 실시예 1과 동일하게 하여 편면 적층 다층 회로 기판(40㎜ × 40㎜ 기판)을 25매 얻었다.
이하에 평가 항목과 평가 방법을 나타낸다.
평가 방법은 하기의 같다.
[유리 전이 온도 및 탄성률]
상압 라미네이터를 이용하여 절연층을 2매 적층하고 200℃, 2시간에 경화한 것을 시험편(폭 5㎜ × 길이 30㎜ × 두께 80㎛)으로 잘라내어 이용하였다.
측정에는 동적 점탄성 측정 장치(세이코 인스투르먼트사제 DMS6100)를 이용하여 3℃/분의 비율로 승온하면서 주파수 10Hz의 변형을 부여하여 동적 점탄성의 측정을 행하고, tanσ의 피크값으로부터 유리 전이 온도(Tg)를 판정하고, 또 측정으로부터 25℃, 250℃에서의 탄성률을 구하였다.
[선팽창 계수]
상압 라미네이터를 이용하여 절연층을 2매 적층하고 200℃, 2시간으로 경화한 수지 경화물을 얻었다. 얻어진 수지 경화물로부터 4㎜ × 20㎜의 평가용 시료를 채취하고 TMA 장치(TA 인스투르먼트사제)를 이용하여 10℃/분으로 승온하여 측정하였다. α1은 유리 전이 온도 이하의 선팽창 계수이며, α2는 유리 전이 온도 이상에서의 선팽창 계수이다.
[인장탄성률]
상압 라미네이터를 이용하여 절연층을 2매 적층하고 200℃, 2시간으로 경화한 수지 경화물을 얻었다. 얻어진 수지 경화물을 인장 모드로 하중 풀 스케일 20kgf, 속도 5㎜/min의 조건으로 측정하였다.
[온도 변화에 따른 기판 휘어짐 양]
얻어진 다층 회로 기판의 휘어짐 양을 온도 가변 레이저 삼차원 측정기(히다치 테크놀로지 앤드 서비스사제 형식 LS220-MTl00MT50)를 이용하여 높이 방향의 변위를 측정하고 변위차가 가장 큰 값을 휘어짐 양으로 하였다. 측정 온도는 -55℃, 25℃, 150℃, 260℃의 4점에서 행하였다. 모든 측정 온도에 있어서 그 휘어짐의 값이 200㎛ 이하를 ◎, 400㎛ 이하를 ○, 600㎛ 이하를 △, 800㎛ 이하를 × 로 하였다.
절연층의 물성값과 이들의 평가 결과를 표 1에 나타내었다.
[표 1]
Figure 112009065034045-PCT00002
평가 결과로부터 실시예 1, 2 및 3은 온도 변화시의 휘어짐 변동도 작으나 비교예 1은 절연층의 탄성률이 낮고, 또 절연층과 도체 회로층과의 선팽창 계수의 차가 컸기 때문으로 추정되나 온도 변화시의 휘어짐 변동도 컸다.
본 발명에 의하면 절연층과 도체 회로층의 선팽창 계수의 차이가 적은 것으로 인하여 층간에 생기는 내부 응력이 작아져서 다층 회로 기판의 휘어짐이 작아진다. 또 상기 다층 회로 기판을 이용한 반도체 장치는 반도체 소자 실장 공정, 신뢰성 시험에 있어서 휘어짐이 적은 반도체 장치로 된다. 따라서 산업상의 이용 가능성을 가진다.

Claims (8)

  1. 복수 조의 도체 회로층과 절연층으로 형성되어 비아 접속에 의해 도통 접속한 쓰루-홀을 가지는 코어 기판을 포함하지 않는 편면 적층의 다층 회로 기판으로서, 상기 절연층의 유리 전이 온도가 170℃ 이상이고, 유리 전이 온도 이하의 선팽창 계수가 35ppm 이하이며, 탄성률이 5GPa 이상인 것을 특징으로 하는 다층 회로 기판.
  2. 청구항 1에 있어서,
    상기 절연층 중 적어도 한 층이 섬유 기재를 포함하는 것인 다층 회로 기판.
  3. 청구항 2에 있어서,
    상기 섬유 기재를 포함하는 절연층이 제1 수지층, 제2 수지층 및 섬유 기재를 적어도 가지며, 제1 수지층과 제2 수지층 사이에 섬유 기재가 개설되어 이루어진 다층 회로 기판.
  4. 청구항 3에 있어서,
    상기 제1 수지층의 두께 B1과 상기 제2 수지층의 두께 B2의 비율 B2/B1이 0<B2/B1≤1을 만족하는 것인 다층 회로 기판.
  5. 청구항 2에 있어서,
    상기 절연층의 섬유 기재의 두께가 10∼35㎛인 다층 회로 기판.
  6. 청구항 2에 있어서,
    상기 섬유 기재가 유리 직물인 다층 회로 기판.
  7. 청구항 1에 있어서,
    상기 절연층이 시아네이트 수지를 포함하는 수지 조성물로 이루어진 다층 회로 기판.
  8. 상기 청구항 1 기재의 다층 회로 기판을 이용한 것을 특징으로 하는 반도체 장치.
KR1020097022226A 2007-04-03 2008-01-17 다층 회로 기판 및 반도체 장치 KR101396700B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2007-097871 2007-04-03
JP2007097871 2007-04-03
JPJP-P-2007-188945 2007-07-20
JP2007188945A JP5194601B2 (ja) 2006-07-20 2007-07-20 多層回路基板及び半導体装置
PCT/JP2008/050524 WO2008120481A1 (ja) 2007-04-03 2008-01-17 多層回路基板及び半導体装置

Publications (2)

Publication Number Publication Date
KR20090127427A true KR20090127427A (ko) 2009-12-11
KR101396700B1 KR101396700B1 (ko) 2014-05-16

Family

ID=41607170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097022226A KR101396700B1 (ko) 2007-04-03 2008-01-17 다층 회로 기판 및 반도체 장치

Country Status (3)

Country Link
US (1) US8227703B2 (ko)
KR (1) KR101396700B1 (ko)
CN (1) CN101647327B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220312585A1 (en) * 2021-03-29 2022-09-29 Beijing Xiaomi Mobile Software Co., Ltd. Welding quality processing method and device, and circuit board

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011153298A1 (en) 2010-06-03 2011-12-08 Hsio Technologies, Llc Electrical connector insulator housing
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
US8955215B2 (en) 2009-05-28 2015-02-17 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2010147939A1 (en) 2009-06-17 2010-12-23 Hsio Technologies, Llc Semiconductor socket
US9536815B2 (en) 2009-05-28 2017-01-03 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
US9184145B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Semiconductor device package adapter
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US8970031B2 (en) * 2009-06-16 2015-03-03 Hsio Technologies, Llc Semiconductor die terminal
US9093767B2 (en) 2009-06-02 2015-07-28 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2010141303A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Resilient conductive electrical interconnect
US9414500B2 (en) 2009-06-02 2016-08-09 Hsio Technologies, Llc Compliant printed flexible circuit
WO2010141298A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Composite polymer-metal electrical contacts
WO2010141296A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit semiconductor package
WO2011002709A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
WO2012061008A1 (en) 2010-10-25 2012-05-10 Hsio Technologies, Llc High performance electrical circuit structure
WO2014011226A1 (en) 2012-07-10 2014-01-16 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
WO2013036565A1 (en) 2011-09-08 2013-03-14 Hsio Technologies, Llc Direct metalization of electrical circuit structures
US9320133B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Electrical interconnect IC device socket
WO2010141297A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
US9054097B2 (en) 2009-06-02 2015-06-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
US8912812B2 (en) 2009-06-02 2014-12-16 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
WO2010141313A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
US8955216B2 (en) 2009-06-02 2015-02-17 Hsio Technologies, Llc Method of making a compliant printed circuit peripheral lead semiconductor package
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
US8981568B2 (en) 2009-06-16 2015-03-17 Hsio Technologies, Llc Simulated wirebond semiconductor package
US8984748B2 (en) 2009-06-29 2015-03-24 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
KR20110038457A (ko) * 2009-10-08 2011-04-14 삼성전기주식회사 무전해 니켈 도금층을 갖는 금속배선 구조 및 그 제조방법
JP5570855B2 (ja) * 2010-03-18 2014-08-13 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置及びその製造方法
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
JP5587139B2 (ja) * 2010-11-04 2014-09-10 日本特殊陶業株式会社 多層配線基板
US11127664B2 (en) * 2011-10-31 2021-09-21 Unimicron Technology Corp. Circuit board and manufacturing method thereof
CN104160497B (zh) * 2011-12-20 2017-10-27 英特尔公司 微电子封装和层叠微电子组件以及包括该封装和组件的计算系统
US20130215586A1 (en) * 2012-02-16 2013-08-22 Ibiden Co., Ltd. Wiring substrate
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
KR102107034B1 (ko) * 2013-11-13 2020-05-07 삼성전기주식회사 인쇄회로기판, 이를 포함하는 반도체 패키지 및 인쇄회로기판 제조 방법
US10269722B2 (en) 2014-12-15 2019-04-23 Bridge Semiconductor Corp. Wiring board having component integrated with leadframe and method of making the same
US10217710B2 (en) 2014-12-15 2019-02-26 Bridge Semiconductor Corporation Wiring board with embedded component and integrated stiffener, method of making the same and face-to-face semiconductor assembly using the same
US10306777B2 (en) 2014-12-15 2019-05-28 Bridge Semiconductor Corporation Wiring board with dual stiffeners and dual routing circuitries integrated together and method of making the same
US9947625B2 (en) 2014-12-15 2018-04-17 Bridge Semiconductor Corporation Wiring board with embedded component and integrated stiffener and method of making the same
JP2016162835A (ja) * 2015-02-27 2016-09-05 イビデン株式会社 多層配線板
US9755335B2 (en) 2015-03-18 2017-09-05 Hsio Technologies, Llc Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction
CN108476585B (zh) * 2015-12-02 2021-05-18 弗莱克斯有限公司 Pcb混合重分布层
US10993333B2 (en) * 2017-07-15 2021-04-27 Sanmina Corporation Methods of manufacturing ultra thin dielectric printed circuit boards with thin laminates

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP2001279006A (ja) 2000-03-30 2001-10-10 Mitsubishi Gas Chem Co Inc 高比誘電率プリプレグの製造方法
US6562179B1 (en) * 1999-11-04 2003-05-13 Mitsubishi Gas Chemical Company, Inc. High relative-permittivity B-staged sheet, high relative-permittivity prepreg, its production process, and printed wiring board comprising any one of these
JP3719093B2 (ja) 2000-03-28 2005-11-24 松下電工株式会社 金属箔張積層板への非貫通孔の穿孔方法
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP4181778B2 (ja) * 2002-02-05 2008-11-19 ソニー株式会社 配線基板の製造方法
US7474538B2 (en) * 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
JP2004123870A (ja) * 2002-10-01 2004-04-22 Sumitomo Bakelite Co Ltd プリプレグの製造方法および転写シート
JP2005038906A (ja) 2003-07-15 2005-02-10 Dainippon Printing Co Ltd コア層を持たない薄型の配線板
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
JP4768994B2 (ja) * 2005-02-07 2011-09-07 ルネサスエレクトロニクス株式会社 配線基板および半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220312585A1 (en) * 2021-03-29 2022-09-29 Beijing Xiaomi Mobile Software Co., Ltd. Welding quality processing method and device, and circuit board
US11617258B2 (en) * 2021-03-29 2023-03-28 Beijing Xiaomi Mobile Software Co., Ltd. Welding quality processing method and device, and circuit board

Also Published As

Publication number Publication date
CN101647327A (zh) 2010-02-10
US20100025093A1 (en) 2010-02-04
KR101396700B1 (ko) 2014-05-16
US8227703B2 (en) 2012-07-24
CN101647327B (zh) 2012-04-25

Similar Documents

Publication Publication Date Title
KR101396700B1 (ko) 다층 회로 기판 및 반도체 장치
EP0763562B1 (en) Prepreg for printed circuit board
TWI415880B (zh) 預浸體、預浸體的製造方法、基板及半導體裝置
US20110120754A1 (en) Multilayer wiring board and semiconductor device
JP3905325B2 (ja) 多層プリント配線板
US20040176526A1 (en) Resin composition
KR20100134017A (ko) 다층 회로 기판, 절연 시트 및 다층 회로 기판을 이용한 반도체 패키지
JP5200405B2 (ja) 多層配線板及び半導体パッケージ
KR20110084882A (ko) 수지 조성물, 수지 시트, 프리프레그, 적층판, 다층 프린트 배선판 및 반도체 장치
JP2011099104A (ja) プリプレグ、基板および半導体装置
JPWO2017183621A1 (ja) プリプレグ、金属張積層板及びプリント配線板
JP5230059B2 (ja) プリプレグ、回路基板および半導体装置
JP2012146990A (ja) 多層回路基板、多層回路基板の製造方法および半導体装置
JP5157103B2 (ja) プリプレグ、基板および半導体装置
JP3821728B2 (ja) プリプレグ
KR100747023B1 (ko) 다층 인쇄회로기판 및 그 제작방법
JP2012131946A (ja) プリント配線板用樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板及び半導体装置
JP5194601B2 (ja) 多層回路基板及び半導体装置
JP2008028302A (ja) 多層回路基板及び該多層回路基板を用いた半導体装置
JP5672694B2 (ja) 樹脂シート、プリント配線板、および半導体装置
JP2004277671A (ja) プリプレグおよびそれを用いたプリント配線板
JP5581640B2 (ja) 樹脂組成物、プリプレグ、積層板、多層プリント配線および半導体装置
JP2009067852A (ja) ガラス繊維織布入り絶縁樹脂シート、積層板、多層プリント配線板、及び半導体装置
KR100744993B1 (ko) 다층 인쇄회로기판 및 그 제작방법
JP5292847B2 (ja) 半導体素子搭載基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 6