JP2008028302A - 多層回路基板及び該多層回路基板を用いた半導体装置 - Google Patents

Abstract

【課題】片面積層よりなる多層配線回路基板において、高温に放置しても反りが少なく、多層回路基板内に剥離、ボイドがない多層回路基板と、半導体素子を実装する工程、半導体素子を実装した後に信頼性試験を行う工程において多層回路基板内に剥離がなく、反りが少ない多層回路基板及び半導体装置を提供する。
【解決手段】複数組の導体回路層と絶縁層１ａ、及びソルダーレジスト層２から形成され、ビア接続により導通接続したスルーホールを有するコア基板を含まない片面積層の多層回路基板であって、前記絶縁層１ａのガラス転移温度が１７０℃以上であり、ガラス転移温度以下の線膨張係数が３５ｐｐｍ以下であり、弾性率が５ＧＰａ以上であり、前記ソルダーレジスト層２のガラス転移温度が１６０℃以上、ガラス転移温度以下の線膨張係数が５０ｐｐｍ以下であることを特徴とする多層回路基板。
【選択図】図２

Description

本発明は、ビア接続により導通接続したスルーホールを有するコア基板を含まない半導体用多層回路基板であって、複数組の導体回路層と絶縁層を交互に片面積層しさらにソルダーレジスト層を形成したビルドアップ工法による多層回路基板及び半導体装置に関する。

近年の半導体分野では高密度実装技術の進歩から従来の面実装からエリア実装に移行していく傾向となっており、ＢＧＡ（ボールグリッドアレイ）やＣＳＰ（チップスケールパッケージ）など新しいパッケージが開発され、増加しつつある。また情報伝達の高速化も進んでいる。そのため以前にもましてインターポーザ用リジッド基板が注目されるようになり、高耐熱、低熱膨張、低誘電基板の要求が高まってきた。

さらに、電子機器の高機能化等の要求に伴い、電子部品の高密度集積化、更には高密度実装化等が進んでおり、これらに使用される高密度実装対応の半導体用多層回路基板等は、従来にも増して、小型化かつ高密度化が進んでいる。この半導体用多層回路基板等の高密度化への対応としてビルドアップ多層回路基板が多く採用されている。

また、半導体用多層回路基板の更なる薄型化、高速信号化に向けて従来用いられているビルドアップ多層回路基板（図１）にかわり、ビア接続により導通接続したスルーホールを有するコア基板を含まない片面に導体回路層と絶縁層を交互にビルドアップした多層回路基板（図２）が提案されており、多層回路基板の一方の面にはインナーパッドが形成され、他方の面にはアウターパッドが形成されている。（例えば、特許文献１参照。）
しかし、片側に積層するため、従来用いられている絶縁層では絶縁層の薄型化に伴い弾性率が低下し、また絶縁層の線膨張係数が導体回路の線膨張係数と異なることにより、多層回路基板の製造工程で多層回路基板が大きく反る問題があった。
多層回路基板の反りを抑えるために２枚の金属板を向き合わせて一体化して複合金属板を作製し、この複合金属板の両面に、導体回路層と絶縁層を交互に積層し、最後に張り合わせた金属板を剥がし、金属板をエッチングすることにより多層回路基板を得るという検討がされている。（例えば、特許文献２参照。）しかしながら、金属板をエッチングする工程で、かなり長時間エッチング液に浸されるため、炭酸ソーダ現像を行う感光性ソルダーレジストでは、親水性の置換基を有するため多層回路基板とした場合に吸湿による信頼性低下の問題があった。また多層回路基板の薄型化に伴い、これまであまり影響を及ぼさなかったソルダーレジストの影響で多層回路基板の反りが大きくなる問題もでてきた。
特開２０００−３２３６１３号公報 ＷＯ２００３／０３９２１９号公報

本発明は、複数組の導体回路層と絶縁層、及びソルダーレジスト層から形成され、ビア接続により導通接続したスルーホールを有するコア基板を含まない片面積層よりなる多層配線回路基板において、多層回路基板作製工程でソルダーレジスト層が劣化することなく、高温に放置しても反りが少なく、多層回路基板内に剥離、ボイドがない多層回路基板を製造することにあり、また半導体素子を実装する工程、半導体素子を実装した後の信頼性試験を行う工程において多層回路基板に剥離、ボイドがなく、反りが少ない多層回路基板と該多層回路基板を用いた半導体装置を提供するものである。

このような目的は、下記［１］〜［８］に記載の本発明により達成される。
［１］複数組の導体回路層と絶縁層、及びソルダーレジスト層から形成され、ビア接続により導通接続したスルーホールを有するコア基板を含まない片面積層の多層回路基板であって、前記絶縁層のガラス転移温度が１７０℃以上であり、ガラス転移温度以下の線膨張係数が３５ｐｐｍ以下であり、弾性率が５ＧＰａ以上であり、多層回路基板のソルダーレジスト層のガラス転移温度が１６０℃以上、ガラス転移温度以下の線膨張係数が５０ｐｐｍ以下であることを特徴とする多層回路基板。
［２］前記絶縁層の少なくとも一層がガラスクロスを含むものである［１］記載の多層回路基板。
［３］前記絶縁層のガラスクロスの厚さが５〜３５μｍである［２］記載の多層回路基板。
［４］前記ソルダーレジスト層の吸水率が１％以下である［１］乃至［３］のいずれか１項に記載の多層回路基板。
［５］前記ソルダーレジスト層がガラスクロスを含むものである［１］乃至［４］のいずれか１項に記載の多層回路基板。
［６］前記ソルダーレジスト層のガラスクロスの厚さが５〜３５μｍである［５］記載の多層回路基板。
［７］前記絶縁層及びソルダーレジスト層の少なくとも一層がシアネート樹脂を含む樹脂組成物よりなる［１］乃至［６］のいずれか１項に記載の多層回路基板。
［８］［１］乃至［７］のいずれか１項に記載の多層回路基板を用いた半導体装置。

本発明によれば、絶縁層と導体回路層の線膨張係数の違いが少ないことから層間に生じる内部応力が小さくなり、多層回路基板の反りが小さくなる。また前記多層回路基板を作製するエッチング工程においてソルダーレジスト層が劣化することなく、多層回路基板作製後の高温状態、さらには高温多湿状態で多層回路基板に剥離、ボイドが発生することのない多層回路基板が得られる。

本発明は、半導体用多層回路基板であって、多層回路基板としては、例えばＢＧＡのような半導体素子搭載基板に用いることができる。
図１は従来の代表的なビルドアップ多層回路基板を示す図である。図２は本発明に係る複数組の導体回路層と絶縁層及びソルダーレジスト層から形成され、ビア接続により導通接続したスルーホールを有するコア基板を含まない片面積層の多層回路基板の概略構成を示す図であり、多層回路基板の一方の面にインナーパッドが形成され、他方の面にアウターパッドが形成されている。

本発明の多層回路基板に用いる絶縁層のガラス転移温度は１７０℃以上であることが好ましい。１７０℃以下であると製造工程で加熱されたのち室温に戻る際に反りが大きくなる。多層回路基板の反りを制御する因子にはガラス転移温度以下の線膨張係数が挙げられる。線膨張係数が３５ｐｐｍ以上であると通常回路に用いられる銅の線膨張係数（１７〜１８ｐｐｍ／℃）に比べ倍以上大きくなり反りを大きくする要因となるため、３５ｐｐｍ以下であることが好ましい。また本発明に用いる多層回路基板の絶縁層の弾性率は５ＧＰａ以上であることが好ましい。本発明の多層回路基板の絶縁層は、従来の多層回路基板の絶縁層に比べコア層がないため形状を保持するのに５ＧＰａ以上のものが好ましい。

また本発明に用いるソルダーレジスト層は熱硬化性樹脂であり、且つガラス転移温度が１６０℃以上の樹脂を用いることで長時間エッチング液に浸されてもソルダーレジスト層が劣化することなく、また絶縁層に近い５０ｐｐｍ以下である線膨張係数であることから
、絶縁層と導体回路層に生じる内部応力が小さくなり、多層回路基板の反りが小さくなる。

本発明に用いる絶縁層及びソルダーレジスト層は、ガラスクロスを含むものが好ましい。また、絶縁層においては、少なくとも一層ガラスクロスを含むものであることが好ましい。ガラスクロスの厚さは、一例を挙げると、１５〜１８０μｍのものを用いることができる。また、坪量（１ｍ^２あたりのガラスクロスの重量）としては例えば、１７〜２０９ｇ／ｍ^２のものを用いることができる。特に、ガラスクロスの厚さ５〜３５μｍ、坪量１７〜２５ｇ／ｍ^２であるような薄いガラスクロスを用いることが好ましい。そして、このようなガラスクロスを用いた絶縁層及びソルダーレジスト層は、ガラスクロスを構成するガラス繊維束に曲がりが生じにくいので、弾性率等の機械的特性に優れている。

本発明に用いる絶縁層及びソルダーレジスト層は、絶縁層及びソルダーレジスト層の線膨張係数を小さくするためにシアネート樹脂を用いることが好ましい。シアネート樹脂としては、例えば、ハロゲン化シアン化合物とフェノール類とを反応させたものや、これを加熱等の方法でプレポリマー化したもの等を用いることができる。具体的には、ノボラック型シアネート樹脂、ビスフェノールＡ型シアネート樹脂、ビスフェノールＥ型シアネート樹脂、テトラメチルビスフェノールＦ型シアネート樹脂等のビスフェノール型シアネート樹脂等を挙げることができる。
これらのシアネート樹脂の中でも、ノボラック型シアネート樹脂を用いると、架橋密度の増加により耐熱性をさらに向上させることができるとともに、銅箔付きプリプレグの骨格材であるガラスクロスとして薄いものを用いた場合でも、銅箔付きプリプレグの硬化物に優れた剛性（弾性率）を付与でき、特に加熱時における剛性（弾性率）を高めることができる。
そして例えば、この銅箔付きプリプレグを、半導体部品を実装したパッケージ基板に適用した場合には、その接続信頼性を向上させることができる。
また、ノボラック型シアネート樹脂を用いることにより、硬化物の難燃性を高めることができる。ノボラック型シアネート樹脂は、その構造上ベンゼン環の割合が高く、炭化しやすいためと考えられる。

上記ノボラック型シアネート樹脂としては、例えば、下記一般式（１）で示されるものを使用することことが好ましい。

上記一般式（１）で示されるノボラック型シアネート樹脂の繰り返し単位ｎとしては、例えば、１〜１０であるものを用いることができ、２〜７であるものを特に好適に用いることができる。
これにより、ノボラック型シアネート樹脂の取り扱い性や、硬化物の架橋密度を良好なものとして、これらの特性のバランスに優れたものとすることができる。
上記ｎ数が小さすぎると、結晶化しやすくなって、汎用溶媒に対する溶解性が小さくな
り取り扱い性が低下することがある。一方、上記ｎ数が大きすぎると、硬化物の架橋密度が過剰に高くなり、耐水性の低下や、硬化物が脆くなる等の現象を生じることがある。

上記シアネート樹脂の分子量としては、例えば、重量平均分子量（Ｍｗ）で５００〜４，５００であるものを用いることができ、６００〜３，０００であるものを特に好適に用いることができる。
これにより、キャリア付きプリプレグを作製した場合の取り扱い性や、多層回路基板の製造時の成形性、層間ピール強度などを良好なものとして、これらの特性のバランスに優れたものとすることができる。
上記Ｍｗが小さすぎると、キャリア付きプリプレグを作製した場合にタック性を生じて、取り扱い性が低下することがある。一方、上記Ｍｗが大きすぎると、反応が速くなり、多層回路基板の製造時に成形不良を生じたり、層間ピール強度が低下したりすることがある。
上記シアネート樹脂としては、好ましくはＭｗが上記範囲内であるものを１種用いることできるし、Ｍｗが異なる２種以上を併用することもできる。
なお、上記シアネート樹脂のＭｗは、例えば、ＧＰＣ（ゲルパーミエーションクロマトグラフィー）で測定することができる。

また本発明に用いるソルダーレジスト層は熱硬化性樹脂であり、吸水率が低い樹脂であることが好ましい。従来用いられている感光性のソルダーレジスト層は、露光現像工程を行う必要があるため、親水性の置換基を含むことから吸湿による劣化が起こることがあった。本発明のソルダーレジスト層は熱硬化性樹脂で吸湿性が低いことから、耐湿信頼性等の信頼性試験において良好であった。また、ソルダーレジスト層の吸水率については、１％以下が好ましい。

ソルダーレジストの作製方法について示す。
以下、本発明を実施例及び比較例を用いて詳細に説明するが、本発明はこれに限定されるものではない。

実施例及び比較例で用いる原材料は次のとおりである。
（１）シアネート樹脂Ａ／ノボラック型シアネート樹脂：ロンザ社製・「プリマセットＰＴ−３０」、重量平均分子量７００
（２）エポキシ樹脂／ビフェニルジメチレン型エポキシ樹脂：日本化薬社製・「ＮＣ−３０００」、エポキシ当量２７５、重量平均分子量２０００
（３）フェノキシ樹脂／ビフェニルエポキシ樹脂とビスフェノールＳエポキシ樹脂との共重合体であり、末端部はエポキシ基を有している：ジャパンエポキシレジン社製・「ＹＸ−８１００Ｈ３０」、重量平均分子量３００００）
（４）硬化触媒／イミダゾール化合物：四国化成工業社製・「２−フェニル−４，５−ジヒドロキシメチルイミダゾール」
（５）無機充填材／球状溶融シリカ：アドマテックス社製・「ＳＯ−２５Ｈ」、平均粒径０．５μｍ
（６）カップリング剤／エポキシシランカップリング剤：日本ユニカー社製・「Ａ−１８７」
（７）着色剤／フタロシアニンブルー／ベンゾイミダゾロン／メチルエチルケトン（＝１／１／８）混合物（山陽色素社製）

［ソルダーレジスト１］
シアネート樹脂２５重量部、エポキシ樹脂２５重量部、フェノキシ樹脂１０重量部、硬化触媒０．４重量部をメチルエチルケトンに溶解、分散させた。さらに、無機充填材３９
重量部とカップリング剤０．２重量部、着色剤０．４重量部を添加して、高速攪拌装置を用いて１０分間攪拌して、固形分５０重量％のソルダーレジスト用樹脂ワニスを調製した。得られた樹脂ワニスを、ＰＥＴ基材フィルム上に、１５μｍの厚みで塗布し、１５０℃で１０分熱処理し、溶剤を除去して固形化し、ＰＥＴ基材付き樹脂フィルムを作製し、さらに、必要に応じて、樹脂フィルム上に、ＰＰカバーフィルムを積層してソルダーレジスト１を得た。

［ソルダーレジスト２］
ソルダーレジスト１で得られた樹脂フィルム２枚で、エポキシシラン処理した平均繊維径７μｍ、最大繊維長１０ｍｍ、坪量１５ｇ／ｍ^２のガラス不織布（日本バイリーン社製、ＥＰＣ４０１５）を挟み、真空加圧式ラミネータ（（株）名機製作所製 ＭＶＬＰ−５００IIＡ）を用い１００℃、減圧化、０．６ＭＰａで１８０秒程度加圧し、厚み３０μｍのソルダーレジスト２を得た。

次に本発明の多層回路基板作製方法の一例について、実施例の図３〜１１を用いて説明するが、必ずしもこれに限定されるものではない。

［実施例１］
まず初めにプリプレグ５（住友ベークライト（株）製ＥＩ−６７８５ＧＳ 厚さ０．２ｍｍ）をピーラブルタイプのキャリア銅箔付き銅箔（古河電気工業（株）製：９μｍ銅箔
品名Ｆ−ＤＰ銅キャリア付極薄電解銅箔、キャリア７０μｍ銅箔）２５０×２５０ｍｍ角２枚を用いてキャリア銅箔付き銅箔のキャリア銅箔４がプリプレグ５に接するように挟み、加圧（３ＭＰａ）加熱（１８０℃）１時間放置し支持基材を得た（図３）。

支持基材の表面をソフトエッチング処理したのち、ドライフィルムレジスト（東京応化工業（株）製：ＡＲ−３２０、膜厚２０μｍ）を支持基材の両面へロールラミネートし、所定のパターン形成用マスクを用いて露光・現像し、導体回路の形成に必要なめっきレジストを形成した。次に、支持基材を電解めっき用リードとして、電解金めっきにより金めっき層７を０．１μｍ形成し、その上に電解ニッケルめっきによりニッケルめっき層８を３μｍ形成し、さらにその上に電解銅めっきにより銅めっき層９を１４μｍ形成して、導体回路層６を得た。次に、ドライフィルムレジストを剥離した（図４）。

次に、導体回路層６の表面に粗化液（アトテックジャパン（株）製：ボンドフィルム）により、９０秒浸漬処理した。次にガラスクロス入り絶縁層ａ（住友ベークライト（株）製：ＡＰＬ−３６５１ ガラスクロス種ガラス不織布（日本バイリーン社製、ＥＰＣ４０１５ ガラスクロス厚み１２μｍ）絶縁層厚み４０μｍ、ＰＥＴフィルムを支持フィルム）を２４０×２４０ｍｍ角に裁断し、導体回路層６の両面へ真空プレス（（株）名機製作所製 ＭＶＬＰ−５００／６００−IIＡ）にて、１回目が、温度８０℃、圧力０．５ＭＰａ、２回目が１００℃、１．０ＭＰａの条件で形成し、１５０℃３０分間加熱したのち、ＰＥＴフィルムを剥がし絶縁層１０とした（図５）。

次に、ＣＯ_２レーザー加工機（日立ビアメカニクス（株）製：ＬＧ−２Ｇ２１２）で加工条件１ｓｔｓｔｅｐ：パルス幅６μｓｅｃ、ショット数１ｓｈｏｔ、２ｎｄｓｔｅｐ：パルス幅２μｓｅｃ、ショット数１ｓｈｏｔでビアホールを形成し、絶縁層１０の表面洗浄、活性化のため、主成分がモノエチルブチルアルコールの溶液（（株）ロームアンドハース電子材料製、ＭＬＢコンディショナー）に液温８０℃、５分間浸漬し、ついで、酸化性粗化液である過マンガン酸カリウムを主成分とする溶液（（株）ロームアンドハース電子材料製、ＭＬＢプロモーター）に液温８０℃、１０分間浸漬し、ついで、マンガン残渣洗浄のため、硫酸溶液（（株）ロームアンドハース電子材料製、ＭＬＢニュートライザー）で、液温４０℃、５分間浸漬し、さらに水洗及び湯洗を行った（図６）。

続いて、無電解銅めっき液（（株）アトテック製 プリントガントＭＳＫ−ＤＫシリーズ）を用いて、厚さ１．０μｍの無電解銅めっき層を両面に形成し、感光性ドライフィルム（東京応化工業（株）製 ＡＲ−３２０）を無電解めっき層上に両面にラミネータで形成し、露光、現像して、めっきレジストを形成し、めっきレジストの非形成部へ電解銅めっきにより、厚さ１４μｍの電解銅めっき層を両面に形成した。
その後、めっきレジストを剥離し露出した無電解銅めっき層を、ソフトエッチング液（（株）荏原電産製 ＳＡＣ）で除去して、無電解銅めっき層と電解銅めっき層からなる導体回路層１２を両面に形成し、２００℃、６０分間熱処理した（図７）。

上記の工程を繰り返し絶縁層１０と導体回路層１２とを片面６層積層した（図８）。

次に、導体回路の表面に粗化液（アトテックジャパン（株）製：ボンドフィルム）により、９０秒浸漬処理して、導体回路を粗化し、上記で作製したソルダーレジスト２のカバーフィルムを剥がし、導体回路の両面へ真空プレス（（株）名機製作所製 ＭＶＬＰ−５００／６００−IIＡ）にて、１回目が、温度８０℃、圧力０．５ＭＰａ、２回目が１００℃、１．０ＭＰａの条件で形成し、１５０℃３０分間加熱したのち、ＰＥＴフィルムを剥がしソルダーレジスト層１３とした。

次に、半導体素子接続用の１００μｍ径接続パッドをＣＯ_２レーザー加工機（日立ビアメカニクス（株）製：ＬＧ−２Ｇ２１２）で加工条件１ｓｔｓｔｅｐ：パルス幅６μｓｅｃ、ショット数１ｓｈｏｔ、２ｎｄｓｔｅｐ：パルス幅２μｓｅｃ、ショット数１ｓｈｏｔで形成し、ソルダーレジスト層１３の表面洗浄、活性化のため、主成分がモノエチルブチルアルコールの溶液（（株）ロームアンドハース電子材料製、ＭＬＢコンディショナー）に液温８０℃、５分間浸漬し、ついで、酸化性粗化液である過マンガン酸カリウムを主成分とする溶液（（株）ロームアンドハース電子材料製、ＭＬＢプロモーター）に液温８０℃、１０分間浸漬し、ついで、マンガン残渣洗浄のため、硫酸溶液（（株）ロームアンドハース電子材料製、ＭＬＢニュートライザー）で、液温４０℃、５分間浸漬し、さらに水洗及び湯洗を行った（図９）。

次に、ソルダーレジスト層１３から露出した導体回路層上へ、無電解ニッケルめっき層３μｍと、さらにその上へ、無電解金めっき層０．１μｍとからなるめっき層１４を形成した。
次に、支持基材のキャリア銅箔４と銅箔３の間で引き剥がし、銅箔付きの多層回路基板を得た。
次に、エッチング液（塩化第二鉄４０°Ｂｅ）へ銅箔付きの多層回路基板を浸漬し、銅箔３を除去した。このとき、金めっき層７がエッチングレジストとして機能し、導体回路を溶解させることは無い。
最後に、ルーター加工機により、片面積層多層回路基板（４０ｍｍ×４０ｍｍ基板）を２５枚得た。（図１０）。
尚図９は上面が半導体チップ搭載部、下面がＢＧＡボール搭載部となる。

［実施例２］ 実施例１の絶縁層ａのかわりに絶縁層ｂ（住友ベークライト（株）製 ＡＰＬ−３６０１、厚さ４０μｍ、支持フィルムとしてＰＥＴフィルム）、ソルダーレジスト２のかわりにソルダーレジスト１を用い片面積層多層回路基板を得た。作製方法は基本的に実施例１と同様に行った。
以下に実施例１と異なる点を記載する。

支持基材へ絶縁層ｂを貼り付ける条件は、真空プレス（（株）名機製作所製 ＭＶＬＰ−５００／６００−IIＡ）にて、１回目が、温度８０℃、圧力０．５ＭＰａ、２回目が１
００℃、１．０ＭＰａの条件で、絶縁層ｂを両面に形成し、ＰＥＴフィルムを剥がしたのち、１７０℃４５分間加熱し絶縁層１０とした。
またソルダーレジスト１を貼り付ける条件も実施例１と同じである。

次に絶縁層１０、ソルダーレジスト１を開口するさいには、ＵＶ−ＹＡＧレーザー加工機（三菱電機（株）製：ＭＬ６０５ＬＤＸ）を用い、加工条件、先端出力９４μＪ、ショット数３０ｓｈｏｔでビアホールを形成した。
レーザー開口後の絶縁層１０、ソルダーレジスト層１３の表面洗浄、活性化のための条件としては、主成分がモノエチルブチルアルコールの溶液（（株）ロームアンドハース電子材料製、ＭＬＢコンディショナー）に液温８０℃、１０分間浸漬し、ついで、酸化性粗化液である過マンガン酸カリウムを主成分とする溶液（（株）ロームアンドハース電子材料製、ＭＬＢプロモーター）に液温８０℃、２０分間浸漬し、ついで、マンガン残渣洗浄のため、硫酸溶液（（株）ロームアンドハース電子材料製、ＭＬＢニュートライザー）で、液温４０℃、５分間浸漬し、さらに水洗及び湯洗を行った。

上記以外は実施例１と同様にして片面積層多層回路基板（４０ｍｍ×４０ｍｍ基板）を２５枚得た。

［実施例３］
実施例１の絶縁層ａとソルダーレジスト２のかわりに絶縁層ｃ（味の素（株）製 ＡＢＦ−ＧＸ１３、厚さ４０μｍ、支持フィルムとしてＰＥＴフィルム）とソルダーレジスト１を用い片面積層多層回路基板を得た。作製方法は基本的に実施例１と同様に行った。
以下に実施例１と異なる点を記載する。

支持基材へ絶縁層ｃを貼り付ける条件は、真空プレス（（株）名機製作所製 ＭＶＬＰ−５００／６００−IIＡ）にて、１回目が、温度１０５℃、圧力０．６ＭＰａ、２回目が１０５℃、０．５ＭＰａの条件で、絶縁層ｃを両面に形成し、ＰＥＴフィルムを剥がしたのち、１８０℃３０分間加熱し絶縁層１０とした。
次に絶縁層１０を開口するさいには、ＵＶ−ＹＡＧレーザー加工機（三菱電機（株）製：ＭＬ６０５ＬＤＸ）で加工条件、先端出力７０μＪ、ショット数３０ｓｈｏｔでビアホールを形成した。
レーザー開口後の絶縁層１０の表面洗浄、活性化のための条件は、主成分がモノエチルブチルアルコールの溶液（（株）ロームアンドハース電子材料製、ＭＬＢコンディショナー）に液温８０℃、５分間浸漬し、ついで、酸化性粗化液である過マンガン酸カリウムを主成分とする溶液（（株）ロームアンドハース電子材料製、ＭＬＢプロモーター）に液温８０℃、２０分間浸漬し、ついで、マンガン残渣洗浄のため、硫酸溶液（（株）ロームアンドハース電子材料製、ＭＬＢニュートライザー）で、液温４０℃、５分間浸漬し、さらに水洗及び湯洗を行った。

尚、ソルダーレジスト層の成形、レーザー開口は実施例２と同様に行った。
上記以外は実施例１と同様にして片面積層多層回路基板（４０ｍｍ×４０ｍｍ基板）を２５枚得た。

［比較例１］
比較例１として、実施例１のソルダーレジスト２のかわりに太陽インキ製造（株）製、ＰＳＲ−４０００ ＡＵＳ７０３を用いて片面多層回路基板を２５枚得た。
ソルダーレジスト層を形成する前までの工程は実施例１と同じであり、ソルダーレジスト層を形成する工程から下記に示す。

導体回路の表面に粗化液（アトテックジャパン（株）製：ボンドフィルム）により、９
０秒浸漬処理して、導体回路を粗化し、導体回路の両面へスクリーン印刷機（ミノグループ（株）製、フォース２５２５）で太陽インキ製造（株）製、ＰＳＲ−４０００ ＡＵＳ７０３を印刷し、導体回路が露出するように、所定のマスクで露光し、現像、キュアを行い、導体回路上のソルダーレジスト層厚さが１２μｍとなるように形成した。
次に、ソルダーレジスト層から露出した導体回路層上へ、無電解ニッケルめっき層３μｍと、さらにその上へ、無電解金めっき層０．１μｍとからなるめっき層１４を形成した。

絶縁層とソルダーレジスト層の物性は下記のとおり測定し確認した。ただし、吸水率については、ソルダーレジスト層のみ測定した。

［ガラス転移温度及び弾性率］
常圧ラミネータを用い、絶縁層は、２枚積層して８０μｍ厚とし、ソルダーレジスト層は６０μｍの厚さとなるように積層し、２００℃、２時間硬化した樹脂硬化物を試験片（幅５ｍｍ×長さ３０ｍｍ、厚さ８０μｍと６０μｍ）に切り出し用いた。
尚、太陽インキ製造（株）製、ＰＳＲ−４０００ ＡＵＳ７０３はスクリーン印刷機（ミノグループ（株）製、フォース２５２５）を用いフィルム化後、常圧ラミネータを用い、６０μｍ厚のフィルムを作製し、１５０℃、１時間硬化させ試験片を（幅５ｍｍ×長さ３０ｍｍ×厚さ６０μｍ）に切り出し用いた。
測定には、動的粘弾性測定装置（セイコーインスツルメント社製 ＤＭＳ６１００）を用い３℃／分の割合で昇温しながら、周波数１０Ｈｚの歪みを与えて動的粘弾性の測定を行い、ｔａｎδのピーク値からガラス転移温度（Ｔｇ）を判定し、また測定より２５℃、２５０℃での弾性率を求めた。

［線膨張係数］
上記で得られた樹脂硬化物から４ｍｍ×２０ｍｍの評価用試料を採取し、ＴＭＡ装置（ＴＡインスツルメント社製）を用いて、１０℃／分で昇温して測定した。α１は、ガラス転移温度以下の線膨張係数で、α２は、ガラス転移温度以上での線膨張係数である。

［引張り弾性率］
上記で得られた樹脂硬化物を引張モードで荷重フルスケール２０ｋｇｆ、速度５ｍｍ／ｍｉｎの条件で測定した。

[吸水率測定]
上記で得られた樹脂硬化物を切断し、約５ｇ計り、ＰＣＴ処理（１２１℃／１００％／１６８ｈｒ）し、処理後の重量を計り、重量が増えた分を初期重量に対する％表示とした。

(多層回路基板の評価)
［耐湿性試験］
実施例及び比較例で得られた多層回路基板を各１０枚用いて、１２５℃、相対湿度１００％の水蒸気中で、１６８時間放置し取り出し多層回路基板表面をルーペ、剥離をＳＡＴ（超音波探傷装置）により観察した。不良率を不良数/１０で計算した。

［吸湿半田耐熱性］
実施例及び比較例で得られた多層回路基板を各１０枚用い、ＰＣＴ処理（１２１℃／１００％／１２０分）した後、２６０℃の半田槽に３０秒間浸漬させて、膨れの発生の有無、剥離をＳＡＴ（超音波探傷装置）により確認した。膨れや剥離が発生しなかったものを「なし」、膨れまたは剥離が発生したものを「膨れ」または「剥離」とし、不良率を不良数/１０で計算した。

［温度変化に伴う多層回路基板の反り量］
得られた多層回路基板を用い、温度可変レーザー三次元測定機（日立テクノロジーアンドサービス社製 形式ＬＳ２２０−ＭＴ１００ＭＴ５０）を用いて高さ方向の変位を測定し、変位差の最も大きい値を反り量とした。測定温度は−５５℃、２５℃、１５０℃、２６０℃の４点で行った。全ての温度域においてその反りの値が２００μｍ以下◎、４００μｍ以下を○、６００μｍ以下を△、８００μｍ以下を×とした。

絶縁層の物性値を表１に、ソルダーレジスト層の物性値を表２に、多層回路基板の評価結果を表３に示した。

＜半導体装置製造工程＞
作製した膨れや絶縁層間剥離のない多層回路基板に、フリップチップボンダーを用いて、鉛フリー半田（組成：Ｓｎ−３．５Ａｇ−Ｃｕ０．５）を位置決めして、低誘電率材料（ＣＶＤで形成したＳｉＯＣ膜、比誘電率＝２．２）を層間絶縁層として用いた半導体素子と仮接合した後、リフロー(リフロー条件：最高温度２６０℃、最低温度１８３℃で６
０秒のＩＲリフロー)炉に通して半田バンプを接合させた。
その後、半田バンプを保護する封止樹脂（住友ベークライト（株）製 ＣＲＰ−４１５２Ｄ１）を充填し、１５０℃で１時間硬化させたフリップチップ型ＢＧＡ（ボールグリッドアレイ）半導体装置を製造した。

（半導体装置評価）
［導通測定］
上記で得られた半導体装置５個の導通試験を行った。試験は、多層回路基板の外周部に設けられた導通測定用パッドを導通試験機（ＨＩＯＫＩ：Ｘ＝ＹＣ Ｈｉｇｈｔｅｓｔｅｒ１１１６）により接合不良または回路の断線発生の有無を検証した。評価結果を表４に示した。
［半導体素子下剥離観察］
上記で得られた半導体装置５個を用いて、半導体素子下の剥離を観察した。剥離の観察とは、半導体素子下の封止樹脂、ソルダーレジスト層、多層回路基板の内層界面を非破壊超音波式観察機（日立建機ファインテック（株）製：ｍｉ−ｓｃｏｐｅ ｈｙｐｅｒ）にて密着しているか否かを判別する試験である。ここで、不良が発見された場合、断面観察によりサンプルを破壊してどの層間の剥離であるかの確認を行った。評価結果を表４に示した。

評価結果より、実施例１、２、３は、熱時反り変動も小さく、耐湿性試験、吸湿半田耐熱性試験においても膨れ、剥離は見られず良好であったが、比較例１では、耐湿性試験、吸湿半田耐熱性試験で膨れ、剥離が多く見られた。断面を確認したところソルダーレジスト近傍での剥離であった。また半導体装置での評価においても、比較例１は導通不良がみられ、半導体素子下の剥離も観察された。断面を確認したところソルダーレジスト近傍での剥離であった。これは吸水率が大きいことが影響すると考えられる。

従来の代表的なビルドアップ多層回路基板を示す図である。 本発明に係る多層回路基板の概略構成を示す図である。 本発明の多層回路基板を説明するための支持基材の一例を示す断面図である。 本発明の多層回路基板を説明するための支持基材に導体回路層を形成した一例を示す断面図である。 本発明の多層回路基板を説明するための支持基材に導体回路層と絶縁層を形成した一例を示す断面図である。 本発明の多層回路基板を説明するための絶縁層にレーザーにより開口部を形成した一例を示す断面図である。 本発明の多層回路基板を説明するための絶縁層の開口部に導体回路層を両面に形成した一例を示す断面図である。 本発明の多層回路基板を説明するための片面に導体回路層と絶縁層とを６層積層した一例を示す断面図である。 本発明の多層回路基板を説明するためのソルダーレジスト層を形成した一例を示す断面図である。 本発明の多層回路基板を説明するための片面積層多層回路基板を形成した一例を示す断面図である。

符号の説明

０ コア層（コア基板）
１ ビルドアップ層
１１ ビルドアップ基板
２ ソルダーレジスト層
１ａ 絶縁層
１ｂ インナーパッド
１ｃ アウターパッド（ＢＧＡパッド）
３ キャリア銅箔付き銅箔の銅箔
４ キャリア銅箔付き銅箔のキャリア銅箔
５ プリプレグ
６ 導体回路層
７ 金めっき層
８ ニッケルめっき層
９ 銅めっき層
１０ 絶縁層
１２ 導体回路層
１３ ソルダーレジスト層
１４ めっき層

Claims (8)

1. 複数組の導体回路層と絶縁層、及びソルダーレジスト層から形成され、ビア接続により導通接続したスルーホールを有するコア基板を含まない片面積層の多層回路基板であって、前記絶縁層のガラス転移温度が１７０℃以上であり、ガラス転移温度以下の線膨張係数が３５ｐｐｍ以下であり、弾性率が５ＧＰａ以上であり、前記ソルダーレジスト層のガラス転移温度が１６０℃以上、ガラス転移温度以下の線膨張係数が５０ｐｐｍ以下であることを特徴とする多層回路基板。
2. 前記絶縁層の少なくとも一層がガラスクロスを含むものである請求項１記載の多層回路基板。
3. 前記絶縁層のガラスクロスの厚さが５〜３５μｍである請求項２記載の多層回路基板。
4. 前記ソルダーレジスト層の吸水率が１％以下である請求項１乃至３のいずれか１項に記載の多層回路基板。
5. 前記ソルダーレジスト層がガラスクロスを含むものである請求項１乃至４のいずれか１項に記載の多層回路基板。
6. 前記ソルダーレジスト層のガラスクロスの厚さが５〜３５μｍである請求項５記載の多層回路板。
7. 前記絶縁層及びソルダーレジスト層の少なくとも一層が、シアネート樹脂を含む樹脂組成物よりなる請求項１乃至６のいずれか１項に記載の多層回路基板。
8. 請求項１乃至７のいずれか１項に記載の多層回路基板を用いた半導体装置。
   

Images