KR100957220B1 - 절연시트 제조방법과 이를 이용한 금속층적층판 및인쇄회로기판 제조방법 - Google Patents

절연시트 제조방법과 이를 이용한 금속층적층판 및인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR100957220B1
KR100957220B1 KR1020080024808A KR20080024808A KR100957220B1 KR 100957220 B1 KR100957220 B1 KR 100957220B1 KR 1020080024808 A KR1020080024808 A KR 1020080024808A KR 20080024808 A KR20080024808 A KR 20080024808A KR 100957220 B1 KR100957220 B1 KR 100957220B1
Authority
KR
South Korea
Prior art keywords
thermoplastic resin
resin layer
printed circuit
circuit board
layer
Prior art date
Application number
KR1020080024808A
Other languages
English (en)
Other versions
KR20090099676A (ko
Inventor
노부유끼 이케구찌
손경진
신준식
류정걸
박정환
박호식
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080024808A priority Critical patent/KR100957220B1/ko
Priority to US12/222,966 priority patent/US20090236038A1/en
Priority to JP2008260432A priority patent/JP2009220556A/ja
Publication of KR20090099676A publication Critical patent/KR20090099676A/ko
Application granted granted Critical
Publication of KR100957220B1 publication Critical patent/KR100957220B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/732—Dimensional properties
    • B32B2307/734—Dimensional stability
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/02—Temperature
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/12—Pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/18—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only
    • B32B37/182—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only one or more of the layers being plastic
    • B32B37/185—Laminating sheets, panels or inserts between two discrete plastic layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/0278—Polymeric fibers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

절연시트 제조방법과 이를 이용한 금속층적층판 및 인쇄회로기판 제조방법이 개시된다. 보강기재에 열가소성 수지층을 적층하는 단계 및 보강기재에 열가소성 수지층을 열가압하는 단계를 포함하는 절연시트 제조방법은, 반도체 칩의 열팽창계수에 가까운 절연기판을 제작할 수 있어 이것을 이용한 인쇄회로기판의 휨이나 뒤틀림을 방지할 수 있고, 반도체 칩 및 인쇄회로기판과의 접속재에 응력을 발생시키지 않으며, 무연 솔더와 같은 접속재의 크랙이나 박리가 발생하지 않을 수 있다.
보강기재, 열가소성 수지층, 열가압, 유기섬유, 액정 폴리에스테르 수지

Description

절연시트 제조방법과 이를 이용한 금속층적층판 및 인쇄회로기판 제조방법{Method for manufacturing insulating sheet and method for manufacturing laminated plate clad with metal foil and printed circuit board thereof using the same}
본 발명은 절연시트 제조방법과 이를 이용한 금속층적층판 및 인쇄회로기판 제조방법에 관한 것이다.
최근 전자기기는 더욱더 소형화, 박형화, 경량화되어 가고 있으며. 반도체 칩의 탑재 접속 방식은 와이어 본딩 방식에서 단자수가 많은 플립칩 본딩 방식으로 변화되고 있다. 그리고, 반도체 칩을 탑재 접속하는 다층 인쇄회로기판도 고신뢰성 및 고밀도성이 요구 되고 있다.
종래의 다층 인쇄회로기판은, 보강기재로서 유리 섬유 직포를 사용하였으며, 유리 섬유 성분으로는 E-유리 섬유 등이 일반적으로 사용되고 있다.
유리 섬유 직포는, 열경화성수지 조성물인 절연층을 함침, 건조시켜 B-스테이지 상태로 한 후, 이것을 동박적층판으로 가공한다. 이 동박적층판을 이용하여 내층용 코어 인쇄회로기판을 제작하고, 이 양면에 빌드 업(Build-up)용 B-스테이지 상태의 열경화성수지 조성물인 절연층 시트를 배치하여, 적층한 후, 다층 인쇄회로기판을 제작한다.
다층 인쇄회로기판의 구성에 있어서, 열팽창계수가 큰(일반적으로는 종횡 방향의 열팽창계수가 18 내지 100ppm/℃) Build-up용 수지 조성물을 많은 층에 배치하고, 각 층에는 열팽창계수가 17ppm/℃인 구리(Cu)층을 포함하며, 최외곽층에는 열팽창계수가 큰(일반적으로는 50 내지 150ppm/℃) 솔더레지스트층을 형성하여, 최종적으로 제작할 수 있는 다층 인쇄회로기판 전체의 종횡 방향으로의 열팽창계수는 13 내지 30ppm/℃ 정도가 된다.
열경화성 수지로서 고내열성 수지를 사용하거나 수지에 무기 필러를 첨가하거나 열팽창계수가 작은 유리 섬유 직포의 보강기재 등을 사용하여 고다층 인쇄회로기판을 형성할 경우에도 열팽창계수가 10 내지 20ppm/℃ 정도 밖에 되지 않는다.
상기와 같이 제조된 고다층 인쇄회로기판의 열팽창계수는 반도체 칩의 열팽창계수인 2 내지 3ppm/℃와 차이가 크게 된다. 이러한 차이는 현재 환경 문제로 인해 무연화되고 있는 솔더에 의한 플립칩 접속에서의 온도 사이클 시험 등의 신뢰성 시험에서, 가열에 의해 수축하는 다층 인쇄회로기판에 종횡 방향으로 당겨져 무연 솔더의 크랙, 박리 또는 반도체 칩 파괴 등의 불량이 발생할 수 있다.
더욱이, 한 면에 반도체 칩을 탑재, 접속한 반도체 플라스틱 패키지에서는 리플로우 시 반도체 칩과 다층 인쇄회로기판과의 열팽창 계수가 크게 상이하기 때문에 휨 또는 뒤틀림도 커진다.
이러한 다층 인쇄회로기판에 반도체 칩을 탑재, 접속했을 때, 발생하는 응력을 완화시키기 위해서 열팽창계수가 13 내지 20ppm/℃인 다층 인쇄회로기판의 최외층에 열팽창계수가 작은 유기 절연층을 형성하는 방법(일본 특허 공개2001-274556호공보)이 제안되고 있다.
그러나 상기한 인용특허에서는 열완충 유기 절연층 시트로서, 열팽창율이 약9ppm/℃인 아라미드 섬유(aramid fiber) 직포의 보강기재에 열경화성 수지를 함침시킨 프리프레그를 사용한 다층 인쇄회로기판이 구체적으로 제시되고 있다. 하지만, 상기 인용특허에서는 실시 예에서의 신뢰성 시험 결과도 구체적으로 제시되지 않고 있다. 또한, 상기한 인용특허에서는 6 내지 12ppm/℃의 열완충 유기 절연층 시트를 일체화하여 접착하였을 경우, 일체화되는 다층 인쇄회로기판의 큰 열팽창계수 때문에 열완충 유기 절연층 시트가 응력에 의해 당겨져서 늘어나게 되어 일체화된 다층 인쇄회로기판 전체의 열팽창계수가 10ppm/℃를 넘는 문제점가 발생하게 된다.
이 일체화된 다층 인쇄회로기판 위에 반도체 칩을 무연 솔더로 탑재, 접속하여 온도 사이클 시험 등의 신뢰성 시험을 실행하였을 경우, 반도체 칩과 일체화된 다층 인쇄회로기판의 열팽창율 차이에 의해서 반도체 칩과 접속되는 무연 솔더에 크랙이나 박리와 같은 불량이 발생하게 되어서 열완충 유기 절연층 시트는 큰 효과가 없다.
본 발명은 다층 인쇄회로기판의 단면 혹은 양면에 탑재, 접속되는 반도체 칩이나 무연 솔더 등의 파괴나 박리가 생기지 않고, 휨이나 뒤틀림이 생기지 않게 되어서 신뢰성이 향상되는 반도체 플라스틱 패키지를 제작할 수 있는 절연시트 제조방법과 이를 이용한 금속층적층판 및 인쇄회로기판 제조방법을 제공하는 것이다.
본 발명의 일측면에 따르면 보강기재에 열가소성 수지층을 적층하는 단계 및 보강기재에 열가소성 수지층을 열가압하여 함침 및 접착시키는 단계를 포함하는 절연시트 제조방법을 제공한다.
이때, 보강기재의 종횡 방향으로의 열팽창계수는 -20 내지 9ppm/℃의 범위일 수 있고, 보강기재는 유기섬유로 이루어질 수 있다.
유기섬유는 전방향족 폴리아라미드 또는 폴리벤조옥사졸 중 어느 하나로 이루어 질 수 있다.
또한, 열가소성 수지층의 종횡 방향으로의 열팽창계수는 -20 내지 9ppm/℃의 범위이며, 액정 폴리에스테르 수지로 형성될 수 있다.
보강기재의 녹는점은 열가소성 수지층의 녹는점 보다 높을 수 있고, 적어도 한 면에 형성되는 열가소성 수지층의 녹는점이 보강기재의 녹는점보다 낮은 것을 특징으로 한다.
열가압하는 단계는, 열가소성 수지층의 녹는점 보다 10 내지 50℃ 높은 온도에서 1 내지 50kgf/cm2의 압력으로 가압하여 보강기재에 열가소성 수지층을 함침 또는 접착시켜서 수행될 수 있으며, 열가소성 수지층을 열가압하는 단계 이전에, 열가소성 수지층의 적어도 한 면에 이형시트를 배치하는 단계를 더 포함할 수 있다.
본 발명의 다른 측면에 따르면, 보강기재에 열가소성 수지층을 적층하는 단계, 보강기재에 열가소성 수지층을 열가압하여 함침 및 접착시키는 단계 및 열가소성 수지층에 금속층을 형성하는 단계를 포함하는 금속층적층판 제조방법을 제공한다.
이때, 보강기재의 종횡 방향으로의 열팽창계수는 -20 내지 9ppm/℃의 범위일 수 있고, 보강기재는 유기섬유로 이루어질 수 있다.
유기섬유는 전방향족 폴리아라미드 또는 폴리벤조옥사졸 중 어느 하나로 이루어 질 수 있다.
또한, 열가소성 수지층의 종횡 방향으로의 열팽창계수는 -20 내지 9ppm/℃의 범위이며, 액정 폴리에스테르 수지로 형성될 수 있다.
보강기재의 녹는점은 열가소성 수지층의 녹는점 보다 높을 수 있고, 적어도 한 면에 형성되는 열가소성 수지층의 녹는점이 보강기재의 녹는점보다 낮은 것을 특징으로 한다.
열가압하는 단계는, 열가소성 수지층의 녹는점 보다 10 내지 50℃ 높은 온도에서 1 내지 50kgf/cm2의 압력으로 가압하여 보강기재에 열가소성 수지층을 함침 또는 접착시켜서 수행될 수 있다.
본 발명의 또 다른 측면에 따르면, 보강기재에 열가소성 수지층을 적층하는 단계, 보강기재에 열가소성 수지층을 열가압하여 함침 및 접착시키는 단계, 열가소성 수지층에 금속층을 형성하는 단계 및 금속층을 식각하여 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법을 제공한다.
이때, 보강기재의 종횡 방향으로의 열팽창계수는 -20 내지 9ppm/℃의 범위일 수 있고, 보강기재는 유기섬유로 이루어질 수 있다.
유기섬유는 전방향족 폴리아라미드 또는 폴리벤조옥사졸 중 어느 하나로 이루어 질 수 있다.
또한, 열가소성 수지층의 종횡 방향으로의 열팽창계수는 -20 내지 9ppm/℃의 범위이며, 액정 폴리에스테르 수지로 형성될 수 있다.
보강기재의 녹는점은 열가소성 수지층의 녹는점 보다 높을 수 있고, 적어도 한 면에 형성되는 열가소성 수지층의 녹는점이 보강기재의 녹는점보다 낮은 것을 특징으로 한다.
열가압하는 단계는, 열가소성 수지층의 녹는점 보다 10 내지 50℃ 높은 온도에서 1 내지 50kgf/cm2의 압력으로 가압하여 보강기재에 열가소성 수지층을 함침 또는 접착시켜서 수행될 수 있다.
상술한 바와 같이 본 발명의 절연시트 제조방법과 이를 이용한 금속층적층판 및 인쇄회로기판 제조방법은 반도체 칩의 열팽창 계수에 가까운 절연기판을 제작할 수 있어 이것을 이용한 다층 인쇄회로기판의 휨이나 뒤틀림을 방지할 수 있고, 반 도체 칩 및 인쇄회로기판과의 접속재에 응력이 발생하지 않게 되어서 무연 솔더와 같은 접속재의 크랙이나 박리가 발생하지 않을 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명의 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도이고, 도 2 내지 도 3은 본 발명의 일 실시예에 따른 절연시트 제조방법을 나타낸 흐름도이며, 도 4 내지 도 9는 본 발명의 일 실시예에 따른 금속층적층판을 이용한 다층 인쇄회로기판의 제조방법을 나타낸 흐름도이다.
도 2 내지 도 10을 참조하면, 보강기재(10), 열가소성 수지층(20), 이형시트(32), 금속층(30), 관통홀(40), 비아(50,90), 회로패턴(60), 랜드(70), 솔더레지스트(80)가 도시된다.
본 실시예의 절연시트 제조방법은 보강기재의 적어도 한 면에 열가소성 수지층을 적층하고, 보강기재에 열가소성 수지층을 열가압하여 함침 및 접착시키는 것을 특징으로 한다. 본 실시예에서는 보강기재의 양면에 열가소성 수지층이 적층되는 것을 실시예로 하여 상술한다.
이를 위해 먼저, 도 2에 도시된 바와 같이, 보강기재(10)의 양면에 열가소성 수지층(20)을 적층한다(S10).
이때, 보강기재(10)의 종횡 방향으로의 열팽창계수는 -20 내지 9ppm/℃의 범위이며, 보강기재(10)는 유기섬유로 이루어 질 수 있다. 예를 들어, 전방향족 폴리아라미드 또는 폴리벤조옥사졸 중 어느 하나로 이루어 질 수 있다.
보다 구체적으로, 종횡 방향으로의 열팽창계수가 9ppm/℃이하인 저열팽창계수를 갖는 유기섬유의 보강기재(10)로서 전방향족 폴리아라미드 섬유, 폴리벤조옥사졸 섬유, 액정 폴리에스테르 섬유의 직포 또는 부직포로 이루어질 수 있다.
또한, 폴리이미드 벤조옥사졸로는 폴리이미드 벤조옥사졸, 폴리파라페닐렌 벤조비스옥사졸, 폴리파라페닐렌 벤조비스옥사졸 등으로 이루어질 수 있다. 또한, 전방향족 폴리아라미드로는 폴리메타페닐렌 이소프탈아라미드, 폴리파라페닐렌 3, 4'－옥시디페닐렌·테레프탈 아라미드 등을 들 수 있다.
이때, 전방향족 폴리아라미드 섬유나 폴리벤조옥사졸 섬유는 인쇄회로기판의 부품 실장시 최고 온도인 260℃에서는 용해되지 않기 때문에 특별한 문제는 없다. 하지만, 액정 폴리에스테르 섬유는 융점이 260℃에 가까운 것도 있어서, 이를 보강기재(10)로서 사용하는 경우, 실장 온도에서 보강기재가 용해되어서 보강 효과가 낮아지게 된다. 따라서 보강기재(10)는 적층되는 액정 폴리에스테르 수지 조성물층(20)의 융점보다 10℃이상 높은 것이 바람직하다.
더불어 보강기재(10)로서 종횡 방향의 열팽창 계수가 9ppm/℃이하인 저열팽창계수를 가지는 폴리이미드필름, 전방향족 폴리아라미드필름, 폴리벤조옥자졸필름, 적층하는 액정 폴리에스테르 수지 조성물층(20)의 융점보다 높은 융점을 가지는 액정 폴리에스테르 필름 등도 보강기재(10)로서 사용할 수 있다.
이러한 보강기재(10)는 수지와의 밀착성을 향상시키기 위해서, 보강기재(10)의 표면에 공지의 처리, 예를 들면 실란커플링제처리, 플라즈마 처리, 코로나 처리, 각종 약품 처리, blast 처리 등을 할 수 있다.
또한, 보강기재(10)의 두께는 특별히 제한은 없지만, 4 내지 200um이고, 바람직하게는 10 내지 150um이 적합하다.
열가소성 수지층(20)은 종횡 방향의 열팽창계수가 -20 내지 9ppm/℃의 범위 이며, 본 실시예에서는 액정 폴리에스테르 수지를 예로 하여 설명한다. 또한, 보강기재(10)의 녹는점은 열가소성 수지층(20)의 녹는점 보다 높다.
보다 구체적으로, 액정 폴리에스테르 수지층(20)은 특별한 제한은 없지만, 바람직하게는 -60℃~200℃에서의 열팽창계수가 9ppm/℃이하이다. 환경 문제를 고려하여 분자 내에 할로겐 원자를 포함하지 않는 것이 바람직하다. 분자 구조는 특별한 한정은 없고, 열팽창 계수가 9 ppm/℃이하가 되는 분자 설계로 하여, 이것을 시트상이나, 용제에 용해하여 사용할 수 있다.
이 수지 중에는 목표 특성에 영향이 없는 정도로 각종 첨가물을 적당량 첨가하여 사용할 수 있다. 예를 들면, 각종 열경화성 수지, 열가소성 수지, 그 외의 수지, 공지의 유기·무기 충전제, 염료, 안료, 증점제, 소포제, 분산제, 광택제 등의 각종 첨가제가 적정량 첨가되어 액정 폴리에스테르 수지 조성물층(20)을 형성할 수 있다.
액정 폴리에스테르 수지 조성물층(20)의 보강기재(10)로부터의 두께에 대한 특별한 한정은 없지만, 일반적으로는 5 내지 100um로 한다. 또한, 보강기재(10)를 포함한 절연시트의 총 두께도 특별한 제한은 없지만, 일반적으로는 10 내지 500um, 바람직하게는 20 내지 150um로 한다.
액정 폴리에스테르 수지 조성물(20)을 보강기재(10)에 부착하여 절연시트로 제조하는 방법은 특별한 제한은 없으며, 예를 들면, 액정 폴리에스테르 수지를 유기용제(N-메틸-2－피롤리돈 등)에 용해한 후, 이것에 적당한 첨가제를 적정량 첨가하여, 균일하게 분산시킨다. 상기 보강기재에 분산된 바니스 용액을 연속적으로 침 전시켜 건조하고 용제를 날리는 공정으로 액정 폴리에스테르 수지 조성물(20)를 함침시켜, 인쇄회로기판용 절연시트를 제조하는 방법 등이 있다.
다음으로, 도 3에 도시된 바와 같이, 열가소성 수지층(20)에 이형시트(32)를 형성하고(S20), 보강기재(10)에 열가소성 수지층(20)을 열가압한다(S30). 이때, 열가소성 수지층(20)의 녹는점 보다 10 내지 50℃ 높은 온도에서 1 내지 50kgf/cm2의 압력으로 열가압할 수 있다(S32).
또한, 보강기재(10)로 유기 필름을 이용할 때, 표면 처리를 실시한 필름의 적어도 한 면에 액정 폴리에스테르 수지 조성물 바니스를 연속적으로 롤코터 등으로 도포하고 건조하여 용제를 증발시킨다. 상기의 유기 필름의 한 면 혹은 양면에 액정 폴리에스테르 수지 조성물층(20)을 형성하여 절연시트로 제조할 수 있다.
또한, 미리 압출 성형이나 캐스팅 등으로 제작된 필름을 이용하여 이것을 유기 필름의 한 면 혹은 양면에 배치하고, 그 외측에 이형필름 혹은 금속층을 배치하여, 가압, 가열한 후, 진공 하에서 액정 폴리에스테르 수지 조성물을 용해, 접착시켜 절연시트 및 금속층적층판을 제조할 수 있다.
다음으로, 도 4에 도시된 바와 같이, 보강기재(10)에 열가소성 수지층(20)을 열가압한 후, 열가소성 수지층(20)에 금속층(30)을 형성한다(S40).
또한, 액정 폴리에스테르 수지 조성물이 용해되어 보강기재(10) 내에 함침되는 것이 바람직하고, 보강기재(10) 필름에 액정 폴리에스테르 수지 조성물층(20)을 부착하는 경우도 마찬가지이다.
이러한 인쇄회로기판용 유기섬유 보강기재(10)의 한면 또는 양면에 부착되는 금속층(30)으로서는 특별한 한정은 없지만, 동, 철, 니켈, 마그네슘, 코발트, 텅스텐, 티탄, 알루미늄 등, 공지의 금속 혹은 그것들의 합금이 사용될 수 있다.
특히 저열팽창계수를 목적으로 하는 인쇄회로기판이 아닌, 고주파 용도를 목적으로 하는 인쇄회로기판이라면, 일반적인 전해 동박 혹은 압연 동박이 사용될 수 있다. 또한, 열팽창계수가 9ppm/℃이하인 인쇄회로기판을 목적으로 한다면, 니켈-철 계, 니켈-철-코발트 계의 금속을 적어도 한 면에 구리층과 압연법으로 접착시킨 다층 금속(Copper/Invar/Copper) 등이 사용될 수 있다.
유기섬유 보강기재로서 충분히 저열팽창계수의 것을 사용하는 경우에는 동박을 사용해도 9ppm/℃이하의 인쇄회로기판을 얻을 수 있다. 이러한 금속층 표면은 수지 조성물을 부착시키는 면에 약간의 요철이 만들어져 있거나, 표면 처리를 하는 것이 바람직하다. 표면 처리는 공지의 처리를 사용할 수 있다. 예를 들면, 다층 금속(Copper/Invar/Copper등)을 사용했을 경우에는 구리층의 표면에 흑색 산화동 처리, 갈색 산화동 처리, 화학적 처리 등의 공지의 처리를 실시한다.
본 실시예에서, 인쇄회로기판용 유기섬유 보강기재(10)의 적어도 한 면에 금속층(30)을 배치하는데, 보강기재(10)가 전방향족 폴리아라미드 섬유포 혹은 필름, 폴리벤조옥사졸 섬유포 및 필름의 경우에는 부착한 액정 폴리에스테르 수지 조성물의 융점이 200℃ 내지 300℃일 때, 이 융점보다는 10 내지 50℃높은 온도로 가압, 진공 하에서 적층, 성형한다.
물론 액정 폴리에스테르 수지 조성물의 융점보다 50℃ 이상의 더 높은 온도 로 적층하는 것도 가능하지만, 적층 온도가 너무 높으면 용해되는 수지의 점도가 너무 떨어지기 때문에, 수지가 옆으로 흘러서, 금속층적층판의 두께가 불균일하게 제조될 수도 있다.
적층 온도가 융점에 가까운 경우에는 특히 수지층 내에 무기 충전제 등을 첨가하고 있을 때에는, 적층 후에 수지층 내부에 보이드가 발생하기 때문에 바람직하지 않다. 단면 금속층적층판의 경우에는 금속층을 부착시키지 않는 수지면에는 불소 수지 필름 등의 이형필름을 사용하여, 적층, 성형 후에 이형하여 사용한다.
액정 폴리에스테르 수지 조성물 이외의 수지 조성물을 유기기재, 무기기재, 유기·무기 혼합 기재에 함침시켜 얻어진 프리프레그, B-스테이지 상태의 시트를 인쇄회로기판에 조합하여 사용하는 것도 가능하다. 물론, 액정 폴리에스테르 필름도 조합하여 사용할 수 있다. 하지만, 인쇄회로기판의 열팽창계수가 9ppm/℃을 넘지 않도록 한다.
본 실시예의 인쇄회로기판에 사용되는 프리프레그, B-스테이지 상태의 시트는 공지의 것을 사용하며, 일반적으로 공지의 열경화성 수지, 열가소성 수지, UV경화성 수지, 불포화기함유 수지 등을 1종 혹은 2종 이상 조합되어 사용된다. 열경화성 수지는 일반적으로 공지의 것을 사용할 수 있다. 구체적으로는 에폭시 수지, 시안산에스테르 수지, 비스말레이이미드 수지, 폴리이미드 수지, 관능기 함유 폴리페닐렌 에테르 수지, 카르도 수지, 벤조시크로브텐 수지, 페놀 수지 등의 공지된 수지가 하나 이상 배합한 조성으로 사용된다.
미세화되어지는 스루홀간 혹은 회로간의 마이그레이션(migration) 방지를 위 해서는, 시안산에스테르계 수지가 적합하다. 더불어 불소나 인으로 난연화된 공지의 상기 수지도 사용할 수 있다. 본 실시예의 열경화성 수지는, 그 자체를 가열하는 것으로써 경화하지만, 경화 속도가 늦고, 생산성이 뒤떨어질 경우에는, 사용되는 열경화성 수지에 경화제 또는 열경화 촉매를 적정량 배합하여 사용한다.
이러한 열경화성 수지 안에는, 조성물로서 공지의 여러 가지의 첨가물을 배합한 것이 일반적으로 사용된다. 예를 들면, 상기 이외의 열경화성 수지, 열가소성 수지, 그 외의 수지, 공지의 유기·무기 충전제, 염료, 안료, 증점제, 윤활제, 소포제, 분산제, 레벨링제, 광택제, 칙소성 부여제 등의 각종 첨가제가 목적, 용도에 따라 적정량 첨가된다. 또, 난연제도 인, 불소로 난연화된 것, 난할로겐타입 등의 물질을 사용할 수 있다.
본 실시예에서 프리프레그에 적합하게 사용되는 열가소성 수지는, 보강기재로 사용된 액정 폴리에스테르 수지 조성물 시트 이외에도 일반적으로 공지의 것을 사용할 수 있다. 구체적으로는 액정 폴리에스테르 수지, 폴리우레탄 수지, 폴리 아미드이미드 수지, 폴리페닐렌 에테르 수지 등을 들 수 있으며, 하나 이상을 열경화성 수지와 조합하여 사용할 수 있다. 이외에도 전술한 각종 첨가제를 적정량 첨가하는 것이 가능하다.
열경화성 수지, 열가소성 수지 외에, UV로 경화하는 수지, 래디컬 반응 수지 등도 하나 이상 조합되어 사용될 수 있다. 이러한 중에도 가교를 촉진시키는 광중합 개시제, 래디컬 중합 개시제 등의 전술한 각종 첨가제가 적정량 배합된다.
그렇지만, 본 실시예에서는 인쇄회로기판의 신뢰성 등의 관점에서, 열경화성 수지, 내열 열가소성 수지로 제작한 시트로 제작된 인쇄회로기판이 본 발명의 인쇄회로기판과 조합되어 다층 인쇄회로기판에 사용된다.
본 발명의 다층 인쇄회로기판은 일반적으로 공지의 방법으로 제작되는 다층 인쇄회로기판이지만, 상술한 바와 같이, 목적이나 목표로 하는 열팽창계수에 따라서 본 발명의 유기섬유 보강기재(10)로 제작되는 인쇄회로기판에 조합하여 사용한다.
예를 들어, 고주파 용도인 다층 인쇄회로기판을 제작할 경우에는, 신호를 전달하는 층에 본 발명의 액정 폴리에스테르 수지 조성물층을 배치하고, 그 외의 층은 에폭시 수지 조성물층, 시안산에스테르 수지 조성물층을 배치할 수도 있다.
또, 다층 인쇄회로기판 전체를 열팽창계수가 9ppm/℃이하로 하는 경우에는, 내층에 본 발명의 열팽창 계수가 9ppm/℃이하인 인쇄회로기판을 배치하고, 적층하는 시트도 본 발명의 열팽창 계수가 9ppm/℃이하인 유기섬유 보강기재(10)를 사용한다.
다음으로, 도 5에 도시된 바와 같이, 금속층(30)이 적층된 절연시트에 관통홀(40)을 형성하고, 도 6에 도시된 바와 같이, 관통홀(40)을 도금하거나 금속페이스트로 충진하여 비아(50)를 형성한다.
다음으로, 도 7에 도시된 바와 같이, 금속층을 식각하여 회로패턴(60)과 반도체 칩이 실장되는 랜드(70)를 형성하고(S50), 동도금 혹은 금속페이스트로 충진된 관통홀인 비아(50)를 통하여 절연시트 양면에 형성되는 회로패턴(60)을 전기적으로 연결한다. 또한, 회로패턴(60)을 보호하는 솔더레지스트(80)를 도포한다. 여 기서 비아(50,90)는 동도금 혹은 금속페이스트로 충진된 비아홀로 정의한다.
회로용 금속층이나 최외곽층의 회로패턴(60)을 피복하는 솔더레지스트(80)층도 열팽창 계수가 9ppm/℃이하인 금속층, 액정 폴리에스테르 필름 혹은 본 발명의 유기섬유 보강기재(10)를 사용할 수 있다. 다층 인쇄회로기판의 회로패턴(60) 형성방법은 서브트랙티브법, 세미에디티브법으로 수행될 수 있다.
다음으로, 도 8에 도시된 바와 같이, 제조된 인쇄회로기판의 양면에 본 발명의 유기섬유 보강기재(10)와 열가소성 수지층(20)이 적층된 절연시트를 빌드 업하여 제조하고, 최 외곽에 금속층(30)을 배치한 후, 도 9에 도시된 바와 같이, 열가압하여 다층 인쇄회로기판을 형성한다.
본 실시예의 다층 인쇄회로기판은 반도체 칩의 열팽창계수와 비슷한 열팽창계수를 갖는 기판을 제작할 수 있기 때문에, 인쇄회로기판의 휨이나 뒤틀림을 방지할 수 있고, 반도체 칩 및 인쇄회로기판의 접속재에 응력을 발생시키지 않으며, 무연 솔더와 같은 접속재의 크랙이나 박리를 발생시키지 않을 수 있다.
본 발명의 유기섬유 보강기재(10)는 열팽창계수가 9 ppm/℃이하, 바람직하게는 -20 내지 7ppm/℃, 더욱 적합하게는 -15 내지 5.5ppm/℃로 한다. 이러한 재료를 사용하여 양면 인쇄회로기판 혹은 다층 인쇄회로기판을 제작한다.
특히 박형의 인쇄회로기판을 제작하는 경우, 인쇄회로기판 위에 탑재, 접속하는 반도체 칩의 열팽창계수가 2 내지 3 ppm/℃으로 작기 때문에, 가능한 한 인쇄회로기판의 열팽창계수를 반도체 칩의 열팽창계수와 유사하게 제작한다.
만약 열팽창계수가 크게 다르면, 반도체 칩을 탑재, 접속했을 때에 휨·뒤틀 림이 커져서 불량의 원인이 된다. 또 반도체 칩과 인쇄회로기판을 접속하는 무연 범프의 크랙, 박리, 더불어 반도체 칩의 파괴 등의 불량이 발생하기 쉽다.
그러나, 본 발명에서는 반도체 칩과 같은 열팽창계수를 가지는 양면 혹은 다층 인쇄회로기판을 제작할 수 있기 때문에, 휨이나 뒤틀림이 없고, 접속재나 반도체 칩의 박리 또는 크랙이 발생하지 않는다. 또한, 본 발명의 인쇄회로기판은 반도체 칩의 접속재 부분에 언더필 레진을 충전할 필요가 없기 때문에, 고장시의 재작업이 가능하여 경제성이 우수하다.
물론, 본 발명의 양면 혹은 다층 인쇄회로기판은 반도체 칩을 탑재, 접속하는데 적합한 인쇄회로기판이지만, 와이어 본딩 접속도 가능하다. 그 경우에는 반도체 칩을 접착제로 접착하는 아래 부분에는 패드를 제작하지 않고, 최외곽층에 패드를 제작하여 와이어본딩 접속을 실시한다. 물론 반도체 칩은 한 면 혹은 양면에 접속 가능하다.
[제조예 1] 적층용으로 사용하는 액정 폴리에스테르 수지
두께 50um의 액정 폴리에스테르 필름 B(상품명；FA필름, 융점 281℃, 열팽창 계수；－５.0ppm /℃,<주식>쿠라레제>)를 준비했다.
[제조예 2] 저열팽창계수의 유리섬유 보강기재
(1) 전방향족 폴리아라미드 섬유포
두께 100um의 파라계 폴리아라미드 섬유(p－phenylene－3,4－ oxydiphenylene terephtalamide) 직포 C를 이용했다(열팽창 계수；－4.7ppm/℃).
(2) 폴리벤조옥사졸 섬유포
두께 100um의(poly－p－phenylene benzo－bis－oxazol) 섬유부직포 D를 사용했다(열팽창 계수；－0.5ppm/℃).
(3) 액정 폴리에스테르 섬유포
두께 100um의 액정 폴리에스테르 직포 E를 사용했다 (융점；301℃, 열팽창 계수；－6.5ppm/℃).
[제조예 3] 저열팽창계수의 유기필름 보강기재
(1) 전방향족 폴리아라미드 필름
두께 50um의 필름을 사용했다. 표면은 플라즈마 처리를 실시했다. 필름 F(열팽창 계수；－4.5ppm/℃).
(2) 폴리벤조옥사졸 필름
두께 50um의(poly－p－phenylene benzo－bis－oxazol) 필름 G(열팽창 계수；－6.0ppm/℃)를 사용했다.
(3) 액정 폴리에스테르 필름
두께 50um의 액정 폴리에스테르 필름 H(열팽창 계수；－2.3ppm/℃, 융점 306℃)을 사용했다.
[제조예 4] 회로 형성용 금속층
(1) 두께 20um의 Fe-Ni계 합금 I(Invar；열팽창 계수；0.4ppm/℃) 사용. 이 표면을 플라즈마 처리하여 금속층 I-1이라 한다.
(2) 두께 20um의 Invar 양면에 압연 동박 2um부착품 J(열팽창 계수；5.7ppm/℃) 사용. 이 표면에 흑색 산화동 처리를 행하여 금속층 J-1라 한다.
(3) 두께 18um의 전해 동박 K (열팽창 계수；17ppm/℃) 사용
[제조예 5] 솔더레지스트 형성용 수지 조성물
(1) 두께 25um 액정 폴리에스테르 수지 시트 L(열팽창 계수；－5.0ppm/℃) 사용
(2) 다이요잉크 제조<주>제PSR4000AUS308―M (열팽창 계수；59ppm/℃) 사용
(3) 스미토모 베이크라이트<주>제　APL-3601A 두께 30um　에폭시수지 시트-N (열팽창 계수；27ppm/℃) 사용
[실시예 1]
유기섬유 보강기재C를 사용하고, 이 양면에 액정폴리에스테르수지층 B를 배치하여, 그 외측에 두께50um의 불소 수지 필름을 두고, 그 외측에 두께 ２mm의 스테인레스판을 두어, 293℃, 압력 15 kgf/cm2로, 5 mmHg의 진공 하에서 30분간 적층하여, 양면 금속층적층판 O-①,②,③를 제작했다. 이것을 이용해 UV-YAG 레이저로 홀지름 50um의 관통 구멍을 뚫어 디스미어 처리 후에 동도금을 홀내에 충전하는 것과 동시에 표면에도 동을 부착했다. 이 표면의 금속층 두께를 25um가 될 때까지 도 금된 동을 에칭하고 나서, 표면에 회로를 형성하여, 양면 프린트 배선판 O-④, O-⑤, O-⑥로 했다. 평가 결과를 표1-1에 나타낸다.
[실시예 2]
유기섬유 보강기재를 D로 하는 것을 제외하고 실시예 1과 동일한 방법으로 실시하여 D-①을 제작했다. 불소 수지 필름을 박리, 제거한 후에, 그 양외측에 금속층 I-1를 표 1과 같이 선택 배치하여, 상기와 동일하게 적층, 성형하고, 양면 금속층장판D-②를 제작했다. 솔더레지스트도 각각 선택하여 두께는 금속 회로상 15um정도가 되도록하여 사용했다. 이것들을 이용하여 양면 프린트 배선판D-③로 하였다. 평가 결과를 표1-2에 나타낸다.
[실시예 3]
유기섬유 보강기재를 E로 하는 것을 제외하고 실시예 1과 동일한 방법으로 실시하여 E-①을 제작했다. 불소 수지 필름을 박리, 제거한 후에, 그 양외측에 금속층 J-1를 표 1과 같이 선택 배치하여, 상기와 동일하게 적층, 성형하고, 양면 금속층장판E-②를 제작했다. 솔더레지스트도 각각 선택하여 두께는 금속 회로상 15um정도가 되도록하여 사용했다. 이것들을 이용하여 양면 프린트 배선판 E-③로 하였다. 평가 결과를 표1-2에 나타낸다.
[실시예 4]
유기섬유 보강기재를 F로 하는 것을 제외하고 실시예 1과 동일한 방법으로 실시하여 F-①을 제작했다. 불소 수지 필름을 박리, 제거한 후에, 그 양외측에 금속층 K를 표 1과 같이 선택 배치하여, 상기와 동일하게 적층, 성형하고, 양면 금속층장판F-②를 제작했다. 솔더레지스트도 각각 선택하여 두께는 금속 회로상 15um정도가 되도록하여 사용했다. 이것들을 이용하여 양면 프린트 배선판 F-③로 하였다. 평가 결과를 표1-2에 나타낸다.
[실시예 5]
유기섬유 보강기재를 G로 하는 것을 제외하고 실시예 1과 동일한 방법으로 실시하여 G-①을 제작했다. 불소 수지 필름을 박리, 제거한 후에, 그 양외측에 금속층 K를 표 1과 같이 선택 배치하여, 상기와 동일하게 적층, 성형하고, 양면 금속층장판G-②를 제작했다. 솔더레지스트도 각각 선택하여 두께는 금속 회로상 15um정도가 되도록하여 사용했다. 이것들을 이용하여 양면 프린트 배선판 G-③로 하였다. 평가 결과를 표1-2에 나타낸다.
[실시예 6]
유기섬유 보강기재를 H로 하는 것을 제외하고 실시예 1과 동일한 방법으로 실시하여 H-①을 제작했다. 불소 수지 필름을 박리, 제거한 후에, 그 양외측에 금속층 K를 표 1과 같이 선택 배치하여, 상기와 동일하게 적층, 성형하고, 양면 금속층장판H-②를 제작했다. 솔더레지스트도 각각 선택하여 두께는 금속 회로상 15um정 도가 되도록하여 사용했다. 이것들을 이용하여 양면 프린트 배선판 H-③로 하였다. 평가 결과를 표1-2에 나타낸다.
[실시예 7]
한편, 적층용 유기 시트로서 두께 50um의 직포 C-1을 이용하여 이 양면에 두께 25um의 액정 폴리에스테르 필름 B-1을 양면에 배치하고, 그 외측에 두께 50um의 불소 수지 필름을 배치하여, 상기와 같이 적층해서 적층용 유기 시트 CB-①을 제작했다. 또 실시예 1~6에서 제작한 유기 섬유포 기재들이 양면동박적층판을 이용하여 실시예 1~6과 같이 하여 내층 코어용 프린트 회로판을 제작하여, 이것에 흑색 산화동 처리를 가하여, 그 양면에 각각 제작한 적층용 유기 시트 CB-①을 표 2-1와 같이 조합해서 사용하여, 최외층에 금속층을 배치하여, 동일하게 적층, 성형해 4층 금속층적층판을 제작했다. 여기에 UV-YAG 레이저로 홀지름 50um의 블라인드 비아홀을 뚫어 플라즈마 디스미어 처리한 후, 동도금으로 홀 내를 충전했다. 외각층의 금속층 두께가 25um가 되도록 외각층의 동도금 부분을 에칭하고 나서 회로를 형성하여, 흑색 산화동 처리를 하고 나서 양면에 적층용 유기 시트 및 금속층을 두어, 동일하게 적층, 블라인드 비어홀 가공, 디스미어처리, 동도금으로의 충전, 외각층 에칭, 회로 형성을 반복하여 6층 프린트 회로판을 제작했다. 이 양면에 솔더레지스트용 수지 조성물을 도포 또는 적층하여 부착시켜, 알칼리 현상 등의 종래의 방법을 실시하고, 그 외에는 UV-YAG 레이저로 오픈하여, 플라스마 에칭 처리해서 프린트 배선판으로 했다. 평가 결과를 표 2-1에 나타낸다.
[실시예 8]
한편, 적층용 유기 시트로서 두께 50um의 부직포 D-1을 이용하여 이 양면에 두께 25um의 액정 폴리에스테르 필름 B-1을 양면에 배치하고, 그 외측에 두께 50um의 불소 수지 필름을 배치하여, 상기와 같이 적층해서 적층용 유기 시트 DB-①을 제작했다. 또 실시예 1~6에서 제작한 유기 섬유포 기재들이 양면동박적층판을 이용하여 실시예 1~6과 같이 하여 내층 코어용 프린트 회로판을 제작하여, 이것에 흑색 산화동 처리를 가하여, 그 양면에 각각 제작한 적층용 유기 시트 DB-①을 표 2-2와 같이 조합해서 사용하여, 최외층에 금속층을 배치하여, 동일하게 적층, 성형해 4층 금속층적층판을 제작했다. 여기에 UV-YAG 레이저로 홀지름 50um의 블라인드 비아홀을 뚫어 플라즈마 디스미어 처리한 후, 동도금으로 홀 내를 충전했다. 외각층의 금속층 두께가 25um가 되도록 외각층의 동도금 부분을 에칭하고 나서 회로를 형성하여, 흑색 산화동 처리를 하고 나서 양면에 적층용 유기 시트 및 금속층을 두어, 동일하게 적층, 블라인드 비어홀 가공, 디스미어처리, 동도금으로의 충전, 외각층 에칭, 회로 형성을 반복하여 6층 프린트 회로판을 제작했다. 이 양면에 솔더레지스트용 수지 조성물을 도포 또는 적층하여 부착시켜, 알칼리 현상 등의 종래의 방법을 실시하고, 그 외에는 UV-YAG 레이저로 오픈하여, 플라스마 에칭 처리해서 프린트 배선판으로 했다. 평가 결과를 표 2-2에 나타낸다.
[실시예 9]
한편, 적층용 유기 시트로서 두께 50um의 직포 E-1을 이용하여 이 양면에 두께 25um의 액정 폴리에스테르 필름 B-1을 양면에 배치하고, 그 외측에 두께 50um의 불소 수지 필름을 배치하여, 상기와 같이 적층해서 적층용 유기 시트 EB-①을 제작했다. 또 실시예 1~6에서 제작한 유기 섬유포 기재들이 양면동박적층판을 이용하여 실시예 1~6과 같이 하여 내층 코어용 프린트 회로판을 제작하여, 이것에 흑색 산화동 처리를 가하여, 그 양면에 각각 제작한 적층용 유기 시트 EB-①을 표 2-2와 같이 조합해서 사용하여, 최외층에 금속층을 배치하여, 동일하게 적층, 성형해 4층 금속층장판을 제작했다. 여기에 UV-YAG 레이저로 홀지름 50um의 블라인드 비아홀을 뚫어 플라즈마 디스미어 처리한 후, 동도금으로 홀 내를 충전했다. 외각층의 금속층 두께가 25um가 되도록 외각층의 동도금 부분을 에칭하고 나서 회로를 형성하여, 흑색 산화동 처리를 하고 나서 양면에 적층용 유기 시트 및 금속층을 두어, 동일하게 적층, 블라인드 비어홀 가공, 디스미어처리, 동도금으로의 충전, 외각층 에칭, 회로 형성을 반복하여 6층 프린트 회로판을 제작했다. 이 양면에 솔더레지스트용 수지 조성물을 도포 또는 적층하여 부착시켜, 알칼리 현상 등의 종래의 방법을 실시하고, 그 외에는 UV-YAG 레이저로 오픈하여, 플라스마 에칭 처리해서 프린트 배선판으로 했다. 평가 결과를 표 2-2에 나타낸다.
[실시예 10]
한편, 적층용 유기 시트로서 두께 25μm의 필름 F-1을 이용하고 그 양외측에 두께 25um의 액정 폴리에스테르 필름 B-1을 배치하여, 그 외측에 두께 50um의 불소 수지 필름을 배치해서, 같은 식으로 접착시켜, 적층용 유기 시트 FB-①를 제작했다.
또 실시예 1~6에서 제작한 유기 섬유포 기재들이 양면동박적층판을 이용하여 실시예 1~6과 같이 하여 내층 코어용 프린트 회로판을 제작하여, 이것에 흑색 산화동 처리를 가하여, 그 양면에 각각 제작한 적층용 유기 시트 FB-①를 표 2-2와 같이 조합해서 사용하여, 최외층에 금속층을 배치하여, 동일하게 적층, 성형해 4층 금속층적층판을 제작했다. 여기에 UV-YAG 레이저로 홀지름 50um의 블라인드 비아홀을 뚫어 플라즈마 디스미어 처리한 후, 동도금으로 홀 내를 충전했다. 외각층의 금속층 두께가 25um가 되도록 외각층의 동도금 부분을 에칭하고 나서 회로를 형성하여, 흑색 산화동 처리를 하고 나서 양면에 적층용 유기 시트 및 금속층을 두어, 동일하게 적층, 블라인드 비어홀 가공, 디스미어처리, 동도금으로의 충전, 외각층 에칭, 회로 형성을 반복하여 6층 프린트 회로판을 제작했다. 이 양면에 솔더레지스트용 수지 조성물을 도포 또는 적층하여 부착시켜, 알칼리 현상 등의 종래의 방법을 실시하고, 그 외에는 UV-YAG 레이저로 오픈하여, 플라스마 에칭 처리해서 프린트 배선판으로 했다. 평가 결과를 표 2-2에 나타낸다.
[실시예 11]
한편, 적층용 유기 시트로서 두께 25μm의 필름 G-1을 이용하여 그 양외측에 두께 25um의 액정 폴리에스테르 필름 B-1을 배치하여, 그 외측에 두께 50um의 불소 수지 필름을 배치해서, 같은 식으로 접착시켜, 적층용 유기 시트 GB-①를 제작했 다.
또 실시예 1~6에서 제작한 유기 섬유포 기재들이 양면동박적층판을 이용하여 실시예 1~6과 같이 하여 내층 코어용 프린트 회로판을 제작하여, 이것에 흑색 산화동 처리를 가하여, 그 양면에 각각 제작한 적층용 유기 시트 GB-①를 표 2-2와 같이 조합해서 사용하여, 최외층에 금속층을 배치하여, 동일하게 적층, 성형해 4층 금속층적층판을 제작했다. 여기에 UV-YAG 레이저로 홀지름 50um의 블라인드 비아홀을 뚫어 플라즈마 디스미어 처리한 후, 동도금으로 홀 내를 충전했다. 외각층의 금속층 두께가 25um가 되도록 외각층의 동도금 부분을 에칭하고 나서 회로를 형성하여, 흑색 산화동 처리를 하고 나서 양면에 적층용 유기 시트 및 금속층을 두어, 동일하게 적층, 블라인드 비어홀 가공, 디스미어처리, 동도금으로의 충전, 외각층 에칭, 회로 형성을 반복하여 6층 프린트 회로판을 제작했다. 이 양면에 솔더레지스트용 수지 조성물을 도포 또는 적층하여 부착시켜, 알칼리 현상 등의 종래의 방법을 실시하고, 그 외에는 UV-YAG 레이저로 오픈하여, 플라스마 에칭 처리해서 프린트 배선판으로 했다. 평가 결과를 표 2-2에 나타낸다.
[실시예 12]
한편, 적층용 유기 시트로서 두께 25μm의 필름 H-1을 이용하여 그 양외측에 두께 25um의 액정 폴리에스테르 필름 B-1을 배치하여, 그 외측에 두께 50um의 불소 수지 필름을 배치해서, 같은 식으로 접착시켜, 적층용 유기 시트 HB-①를 제작했다.
또 실시예 1~6에서 제작한 유기 섬유포 기재들이 양면동박적층판을 이용하여 실시예 1~6과 같이 하여 내층 코어용 프린트 회로판을 제작하여, 이것에 흑색 산화동 처리를 가하여, 그 양면에 각각 제작한 적층용 유기 시트 HB-①를 표 2-2와 같이 조합해서 사용하여, 최외층에 금속층을 배치하여, 동일하게 적층, 성형해 4층 금속층적층판을 제작했다. 여기에 UV-YAG 레이저로 홀지름 50um의 블라인드 비아홀을 뚫어 플라즈마 디스미어 처리한 후, 동도금으로 홀 내를 충전했다. 외각층의 금속층 두께가 25um가 되도록 외각층의 동도금 부분을 에칭하고 나서 회로를 형성하여, 흑색 산화동 처리를 하고 나서 양면에 적층용 유기 시트 및 금속층을 두어, 동일하게 적층, 블라인드 비어홀 가공, 디스미어처리, 동도금으로의 충전, 외각층 에칭, 회로 형성을 반복하여 6층 프린트 회로판을 제작했다. 이 양면에 솔더레지스트용 수지 조성물을 도포 또는 적층하여 부착시켜, 알칼리 현상 등의 종래의 방법을 실시하고, 그 외에는 UV-YAG 레이저로 오픈하여, 플라스마 에칭 처리해서 프린트 배선판으로 했다. 평가 결과를 표 2-2에 나타낸다.
[비교예 1]
보강기재로서 E-유리 직포 150um를 이용하여 비스말레이이미드·시안산에스테르 수지 및 에폭시 수지 두께 150um의 절연층에서, 금속층은 18um 전해 동박을 양면에 사용한 양면 동박적층판(상품명；CCL-HL830, 미츠비시 가스 화학<주>제)을 이용하여 같은 식으로 관통 구멍을 뚫어 디스미어처리, 동도금, 회로형성, 솔더레지스트를 형성하여 양면 프린트 배선판P-②를 제작했다. 솔더레지스트는 종래의 알 칼리 현상형 UV솔더레지스트 M를 사용해 기존 방법으로 양면 프린트 배선판P-③를 제작했다. 또, 내층 코어 프린트 회로판에 흑색 산화동 처리를 실시하여, 이 양면에 두께 60um의 적층용 프리프레그(GHPL-830 MBH, 미츠비시 가스 화학<주>제)를 각 1매씩 두고, 그 양외측에 두께 18um의 전해 동박을 배치해서, 190℃, 20 kgf/xm2, 5 mmHg의 진공 상태에서 90분간 적층하고, 4층 양면 동박적층판을 제작했다. 이것을 이용하여 같은 식으로 6층 다층 프린트 배선판P-④를 제작했다. 솔더레지스트는 종래의 알칼리 현상형 UV솔더레지스트 M를 사용했다. 평가 결과를 표 1및 표 2에 나타낸다.
[비교예 2]
보강기재로서 두께 150um의 전방향족 폴리아라미드 섬유 부직포를 이용해 에폭시 수지를 부착하여, 유기 시트 Q-①를 제작해서, 금속층은 18um의 전해 동박을 사용해 175℃, 25 kgf/cm2, 5 mmHg의 진공 상태에서 60분 적층 성형하여 양면 동박적층판 Q-②를 제작하고, 이것을 이용해 동일하게 양면 프린트 배선판Q-③를 제작했다. 또, 두께 50um의 전방향족 폴리아라미드 섬유 부직포를 이용하여 에폭시수지를 부착하고 두께 60um의 유기 시트 QX-①를 제작해서, 이것들을 이용하여 동일하게 6층 프린트 배선판Q-④를 제작했다. 솔더레지스트는 모두 종래의 알칼리 현상형 UV솔더레지스트 M를 사용했다. 평가 결과를 표 1및 표 2에 나타낸다.
[비교예 3]
보강기재로서 100um의 E-유리 직포를 이용하여 두께 50um의 액정 폴리에스테르 수지 필름(상품명；BIAC,　융점 335℃, CTE;17.1ppm/℃, 고어텍·재팬제)를 유리 직포의 양면에 배치하여, 그 외측에 두께 50um의 불소 수지 필름을 두고, 그 양외측에 두께 2 mm의 스테인레스판을 배치하여 330℃으로 압력 25 kgf/cm2, 5 mmHg의 진공 상태에서 30분간 적층 성형하여 프리프레그 R-①를 제작했다. 이 양면에 두께 18um의 동박을 배치하여, 동일한 방식으로 적층 성형하여 양면 동박적층판 R-②를 제작했다. 이것을 이용하여 동일한 방식으로 양면 프린트 배선판R-③이라 했다. 또, 두께 40um의 E-유리 직포를 이용하여, 이 양면에 상기 액정 폴리에스테르 수지 필름 25um를 양면에 배치해 동일하게 적층하여, 적층용 시트 RY-①를 제작했다. 이것들을 이용해 동일하게 다층 프린트 배선판R-④이라 하였다. 솔더레지스트도 종래의 알칼리 현상형 UV솔더레지스트 M를 사용했다. 평가 결과를 표 1및 표 2에 나타낸다.
[표 1－1]
항목 실시예1-1 실시예1-2 실시예1-3
보강기재 C C C
유기 시트 S S S
회로 금속층 I-1 J-1 K
솔더레지스트 N L L
양면 프린트 배선판 O-④ O-⑤ o-⑥
양면 프린트 배선판 열팽창 계수(ppm/℃) 5.3 －2.0 －0.6　　　　　　　　
반도체 칩 탑재 접속시 휨·뒤틀림(um) 21 58 33
냉열 충격시험 우량품 n　　　 (n/시험수 100) 100/100 100/100 100/100
[표 1－2]　
항목 실시예 2 실시예 3 실시예 4 실시예 5 실시예 6　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
보강기재 D E F G H
유기 시트 D-① E-① F-① G-① H-①
회로용 금속층 I-1 J-1 K I-1 J-1
솔더레지스트 　　 　 N N L N N
양면 프린트 배선판 D-③ E-③ F-③ G-③ H-③
양면 프린트 배선판 열팽창 계수(ppm/℃) 5.0 3.2 -1.2 3.5 5.1
반도체 칩 탑재 접속시 휨·뒤틀림(um) 47 20 62 28 47
냉열 충격시험 우량품n (n/시험수 100) 100/100 100/100　 100/100 100/100 100/100
[표 1－3]　
항목 비교예 1-1 비교예 2-1 비교예 3-1　
보강기재 E-유리 직포 150um 전방향족 폴리아라미드 부직포　150um E-유리 직포 100um
CCL용 시트 공지 PPG Q-①　　　　　　　 R-①
회로용 금속층 K K K
솔더레지스트 M M M
양면 프린트 배선판 P-③ Q-③ R-③
양면 프린트 배선판 열팽창 계수(ppm/℃) 23.9 15.1 21.2
반도체 칩 탑재 접속시 휨·뒤틀림(um) 693 459 680
냉열 충격시험 우량품n (n/시험수 100) 0/100 23/100 1/100
[표 2－1]　
항목 실시예7-1 실시예 7-2 실시예 7-3
적층용 유기 시트 CB-① CB-① CB-①
회로용 금속층 I-1 J-1 K
솔더레지스트 M M M
6층 프린트 배선판 O-⑥ O-⑦ O-⑧
6층 프린트 배선판 열팽창 계수(ppm/℃) 3.9 4.2 5.5
반도체 칩 탑재 접속시 휨·뒤틀림(um) 26 34 58
냉열 충격시험 우량품n (n/시험수 100) 100/100 100/100 100/100
　　　　　　　　　 　 　　 　　 　　　　　　　　　　　　　　　
[표 2－2]　
항목 실시예8 실시예 9 실시예 10 실시예 11 실시예 12
적층용 유기 시트 DB-① 및 CB-① EB-① FB-① GB-① HB①
회로용 금속층 I-1 K K K K
솔더레지스트 M M M M M
6층 프린트 배선판 D-④ E-④ F-④ G-④ H-④
6층 프린트 배선판 열팽창 계수(ppm/℃) 3.9 4.0 4.9 4.6 5.4
반도체 칩 탑재 접속시 휨·뒤틀림(um) 25 27 51 49 54
냉열 충격시험 우량품n (n/시험수 100) 100/100 100/100 100/100 100/100 100/100
[표 2－3]
항목 비교예 1-2 비교예 2-2 비교예 3-2
적층용 시트 공지 PPG QX① RY-①
회로용 금속층 K K K
솔더레지스트 　　 　 M M M
다층 프린트 배선판 P-④ Q-④ R-④
6층 프린트 배선판 열팽창 계수(ppm/℃) 19.5 13.0 15.7
반도체 칩 탑재 접속시 휨ㅇ뒤틀림(um) 510 138 477
냉열 충격시험 우량품n (n/시험수 100) 7/100 33/100 17/100
[측정 방법]
(1) 열팽창 계수
TMA로 측정했다. 25~150℃의 값을 나타냈다.
(2)휨·뒤틀림
크기 40 x40mm의 인쇄회로기판 중앙에 사이즈 10x10mm, 두께 300um의 반도체칩을 무연 솔더 범프로 단면에, 1개만 접속하여, 언더 필 레진을 충전하고 있지 않는 반도체 플라스틱 패키지를 제작했다. 이 패키지를 각 100개 이용하여 휨, 뒤틀림을 레이저 측정 장치로 측정했다. 최초의 인쇄회로기판의 휨·뒤틀림은 50±5um을 선택하여 사용하였고, 반도체 칩을 탑재, 접속한 후에 휨·뒤틀림을 레이저 측정 장치로 측정해서, 그 휨·뒤틀림의 증가한 최대치를 나타냈다.
(3) 냉열 충격시험　
(2)와 같이 제작한 반도체 플라스틱 패키지를 100개 이용하여 ―60℃에서 30분 동안 유지시키고 -150℃에서 30분 동안 유지시키는 온도 사이클 시험을 1,000회 반복 시험을 실시하고, 전기 체크로 접속의 양부를 확인했다. 저항값 변화율이 ±15％를 넘는 것을 불량으로 했다. 또, 반도체 칩의 분열을 단면 분석에 의한 솔더의 크랙, 박리도 확인했다. 분자는 우량품수를 나타냈다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도.
도 2 내지 도 3은 본 발명의 일 실시예에 따른 절연시트 제조방법을 나타낸 흐름도.
도 4 내지 도 9는 본 발명의 일 실시예에 따른 금속층적층판을 이용한 다층 인쇄회로기판의 제조방법을 나타낸 흐름도.
<도면의 주요부분에 대한 부호의 설명>
10 : 보강기재 20 : 열가소성 수지층
30 : 금속층 32 : 이형시트
40 : 관통홀 50,90 : 비아
60 : 회로패턴 70 : 랜드
80 : 솔더레지스트

Claims (25)

  1. 유기섬유로 이루어지는 보강기재에 열가소성 수지층을 적층하는 단계; 및
    상기 보강기재에 상기 열가소성 수지층을 열가압하는 단계를 포함하며,
    상기 유기섬유는 전방향족 폴리아라미드 또는 폴리벤조옥사졸로 이루어지고,
    상기 보강기재의 종횡 방향의 열팽창계수는 -20 내지 9ppm/℃의 범위이며,
    상기 열가소성 수지층의 종횡 방향의 열팽창계수는 -20 내지 9ppm/℃의 범위인 것을 특징으로 하는 절연시트 제조방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 열가소성 수지층은 액정 폴리에스테르 수지로 이루어지는 것을 특징으로 하는 절연시트 제조방법.
  7. 제1항에 있어서,
    상기 보강기재의 녹는점은 상기 열가소성 수지층의 녹는점 보다 높은 것을 특징으로 하는 절연시트 제조방법.
  8. 제1항에 있어서,
    상기 열가압하는 단계는,
    상기 열가소성 수지층의 녹는점 보다 10 내지 50℃ 높은 온도에서 1 내지 50kgf/cm2의 압력으로 수행되는 단계를 특징으로 하는 절연시트 제조방법.
  9. 제1항에 있어서,
    상기 열가소성 수지층을 열가압하는 단계 이전에,
    상기 열가소성 수지층에 이형시트를 적층하는 단계를 더 포함하는 것을 특징으로 하는 절연시트 제조방법.
  10. 유기섬유로 이루어지는 보강기재에 열가소성 수지층을 적층하는 단계;
    상기 보강기재에 상기 열가소성 수지층을 열가압하는 단계; 및
    상기 열가소성 수지층에 금속층을 형성하는 단계를 포함하며,
    상기 유기섬유는 전방향족 폴리아라미드 또는 폴리벤조옥사졸로 이루어지고,
    상기 보강기재의 종횡 방향의 열팽창계수는 -20 내지 9ppm/℃의 범위이며,
    상기 열가소성 수지층의 종횡 방향의 열팽창계수는 -20 내지 9ppm/℃의 범위인 것을 특징으로 하는 금속층적층판 제조방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제10항에 있어서,
    상기 열가소성 수지층은 액정 폴리에스테르 수지로 이루어지는 것을 특징으로 하는 금속층적층판 제조방법.
  16. 제10항에 있어서,
    상기 보강기재의 녹는점은 상기 열가소성 수지층의 녹는점 보다 높은 것을 특징으로 하는 금속층적층판 제조방법.
  17. 제10항에 있어서,
    상기 열가압하는 단계는,
    상기 열가소성 수지층의 녹는점 보다 10 내지 50℃ 높은 온도에서 1 내지 50kgf/cm2의 압력으로 수행되는 단계를 특징으로 하는 금속층적층판 제조방법.
  18. 유기섬유로 이루어지는 보강기재에 열가소성 수지층을 적층하는 단계;
    상기 보강기재에 상기 열가소성 수지층을 열가압하는 단계;
    상기 열가소성 수지층에 금속층을 형성하는 단계; 및
    상기 금속층을 식각하여 회로패턴을 형성하는 단계를 포함하며,
    상기 유기섬유는 전방향족 폴리아라미드 또는 폴리벤조옥사졸로 이루어지고,
    상기 보강기재의 종횡 방향의 열팽창계수는 -20 내지 9ppm/℃의 범위이며,
    상기 열가소성 수지층의 종횡 방향의 열팽창계수는 -20 내지 9ppm/℃의 범위인 것을 특징으로 하는 인쇄회로기판 제조방법.
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 제18항에 있어서,
    상기 열가소성 수지층은 액정 폴리에스테르 수지로 이루어지는 것을 특징으로 하는 인쇄회로기판 제조방법.
  24. 제18항에 있어서,
    상기 보강기재의 녹는점은 상기 열가소성 수지층의 녹는점 보다 높은 것을 특징으로 하는 인쇄회로기판 제조방법.
  25. 제18항에 있어서,
    상기 열가압하는 단계는,
    상기 열가소성 수지층의 녹는점 보다 10 내지 50℃ 높은 온도에서 1 내지 50kgf/cm2의 압력으로 수행되는 단계를 특징으로 하는 인쇄회로기판 제조방법.
KR1020080024808A 2008-03-18 2008-03-18 절연시트 제조방법과 이를 이용한 금속층적층판 및인쇄회로기판 제조방법 KR100957220B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080024808A KR100957220B1 (ko) 2008-03-18 2008-03-18 절연시트 제조방법과 이를 이용한 금속층적층판 및인쇄회로기판 제조방법
US12/222,966 US20090236038A1 (en) 2008-03-18 2008-08-20 Method for manufacturing insulating sheet and method for manufacturing metal clad laminate and printed circuit board using the same
JP2008260432A JP2009220556A (ja) 2008-03-18 2008-10-07 絶縁シートの製造方法及びこれを用いた金属積層板並びに印刷回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080024808A KR100957220B1 (ko) 2008-03-18 2008-03-18 절연시트 제조방법과 이를 이용한 금속층적층판 및인쇄회로기판 제조방법

Publications (2)

Publication Number Publication Date
KR20090099676A KR20090099676A (ko) 2009-09-23
KR100957220B1 true KR100957220B1 (ko) 2010-05-11

Family

ID=41087723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080024808A KR100957220B1 (ko) 2008-03-18 2008-03-18 절연시트 제조방법과 이를 이용한 금속층적층판 및인쇄회로기판 제조방법

Country Status (3)

Country Link
US (1) US20090236038A1 (ko)
JP (1) JP2009220556A (ko)
KR (1) KR100957220B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102009513B (zh) * 2010-07-21 2013-03-06 广东生益科技股份有限公司 绝缘增强板材的制作方法及该绝缘增强板材
JP2012041662A (ja) * 2010-08-23 2012-03-01 Asahi Kasei E-Materials Corp 積層板補強用有機繊維織物
CN103465338B (zh) * 2012-06-07 2016-04-20 福建茗匠竹艺科技有限公司 一种拼花板工艺制作方法
KR20140028973A (ko) * 2012-08-31 2014-03-10 삼성전기주식회사 프리프레그, 동박적층판, 및 인쇄회로기판
CN107323052A (zh) * 2017-06-26 2017-11-07 上海冰熊专用汽车有限公司 一种热塑性保温板及其制造方法和生产系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169634A (ja) * 1993-12-15 1995-07-04 Nagano Japan Radio Co 多層基板の製造方法
KR950012750B1 (ko) * 1992-12-08 1995-10-20 주식회사코오롱 유연한 인쇄회로 기판의 제조 방법
JP2003181965A (ja) * 2002-12-25 2003-07-03 Jfe Steel Kk 抄造法スタンパブルシート、軽量スタンパブルシート成形品および軽量スタンパブルシート表皮貼合品
JP2003311887A (ja) 2002-04-24 2003-11-06 Sumitomo Bakelite Co Ltd 樹脂付きキャリアフィルム及び多層プリント回路板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63291442A (ja) * 1987-05-25 1988-11-29 Mitsubishi Gas Chem Co Inc Ｉｃチップ搭載用多層板の製造法
JPS63315212A (ja) * 1987-06-18 1988-12-22 Hitachi Cable Ltd ポリオレフィン金属積層板の製造方法
DE4009182A1 (de) * 1990-03-22 1991-09-26 Bayer Ag Laminierte flaechengebilde
JPH0471242A (ja) * 1990-07-12 1992-03-05 Toshiba Corp 半導体装置
US5248530A (en) * 1991-11-27 1993-09-28 Hoechst Celanese Corp. Heat sealable coextruded lcp film
US5805402A (en) * 1993-06-09 1998-09-08 Ut Automotive Dearborn, Inc. Integrated interior trim and electrical assembly for an automotive vehicle
TW398163B (en) * 1996-10-09 2000-07-11 Matsushita Electric Ind Co Ltd The plate for heat transfer substrate and manufacturing method thereof, the heat-transfer substrate using such plate and manufacturing method thereof
JP3732905B2 (ja) * 1996-11-29 2006-01-11 松下電器産業株式会社 回路基板の製造装置
JP3949215B2 (ja) * 1997-03-19 2007-07-25 住友化学株式会社 積層体、積層体の製造方法および多層基板
CN1116164C (zh) * 1998-04-09 2003-07-30 可乐丽股份有限公司 使用聚合物薄膜的涂层方法和由此得到的涂层体
JP3984387B2 (ja) * 1998-04-09 2007-10-03 株式会社クラレ ポリマーフィルムを用いたコーティング方法および金属箔積層体の製造方法
US6245696B1 (en) * 1999-06-25 2001-06-12 Honeywell International Inc. Lasable bond-ply materials for high density printed wiring boards
US20030008105A1 (en) * 2000-01-21 2003-01-09 Ulrich Haack Metal-plastic composite made from long-fiber-reinforced thermoplastics
US6875318B1 (en) * 2000-04-11 2005-04-05 Metalbond Technologies, Llc Method for leveling and coating a substrate and an article formed thereby
JP2005212428A (ja) * 2004-02-02 2005-08-11 Matsushita Electric Ind Co Ltd 離型性フィルム、フィルム付き基材とその製造方法および回路基板の製造方法
KR100722626B1 (ko) * 2005-05-10 2007-05-28 삼성전기주식회사 인쇄회로기판용 수지적층판 및 그 제조방법
JP2006339440A (ja) * 2005-06-02 2006-12-14 Fujitsu Ltd スルービアをもつ基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950012750B1 (ko) * 1992-12-08 1995-10-20 주식회사코오롱 유연한 인쇄회로 기판의 제조 방법
JPH07169634A (ja) * 1993-12-15 1995-07-04 Nagano Japan Radio Co 多層基板の製造方法
JP2003311887A (ja) 2002-04-24 2003-11-06 Sumitomo Bakelite Co Ltd 樹脂付きキャリアフィルム及び多層プリント回路板
JP2003181965A (ja) * 2002-12-25 2003-07-03 Jfe Steel Kk 抄造法スタンパブルシート、軽量スタンパブルシート成形品および軽量スタンパブルシート表皮貼合品

Also Published As

Publication number Publication date
US20090236038A1 (en) 2009-09-24
JP2009220556A (ja) 2009-10-01
KR20090099676A (ko) 2009-09-23

Similar Documents

Publication Publication Date Title
KR100968278B1 (ko) 절연시트 및 그 제조방법과 이를 이용한 인쇄회로기판 및그 제조방법
US8030752B2 (en) Method of manufacturing semiconductor package and semiconductor plastic package using the same
JP4820388B2 (ja) 半導体プラスチックパッケージ及びその製造方法
JP5071481B2 (ja) 多層配線基板および半導体装置
US20090008136A1 (en) Multilayered printed circuit board and fabricating method thereof
KR20090108834A (ko) 절연시트, 동박적층판 및 인쇄회로기판의 제조방법과 이를이용한 인쇄회로기판
KR20140028973A (ko) 프리프레그, 동박적층판, 및 인쇄회로기판
KR100957220B1 (ko) 절연시트 제조방법과 이를 이용한 금속층적층판 및인쇄회로기판 제조방법
KR100747023B1 (ko) 다층 인쇄회로기판 및 그 제작방법
KR100870652B1 (ko) 반도체 패키지 및 그 제조방법
KR100872574B1 (ko) 다층 인쇄회로기판 및 그 제조방법
KR101039846B1 (ko) 다층 인쇄회로기판의 제조방법 및 그것을 이용한 반도체플라스틱 패키지
JP5194601B2 (ja) 多層回路基板及び半導体装置
KR100971294B1 (ko) 반도체 플라스틱 패키지 및 그 제조방법
KR100736634B1 (ko) 적층판, 인쇄회로기판 및 그 제작방법
KR100744993B1 (ko) 다층 인쇄회로기판 및 그 제작방법
KR100722741B1 (ko) 다층 인쇄회로기판 및 그 제작방법
JPH0992974A (ja) 多層板の製造法
KR100907639B1 (ko) 다층 인쇄회로기판의 제조방법 및 그것을 이용한 반도체플라스틱 패키지
KR100885900B1 (ko) 다층 인쇄회로기판 및 그 제조방법
KR100704934B1 (ko) 콘덴서 내장 다층 인쇄회로기판 및 그 제조방법
JP2019026701A (ja) プリプレグ、金属張積層板、印刷配線基板及び多層印刷配線基板
KR20060136061A (ko) 콘덴서 내장 다층 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee