JP2009224739A - 多層配線基板およびその製造方法 - Google Patents

多層配線基板およびその製造方法 Download PDF

Info

Publication number
JP2009224739A
JP2009224739A JP2008070681A JP2008070681A JP2009224739A JP 2009224739 A JP2009224739 A JP 2009224739A JP 2008070681 A JP2008070681 A JP 2008070681A JP 2008070681 A JP2008070681 A JP 2008070681A JP 2009224739 A JP2009224739 A JP 2009224739A
Authority
JP
Japan
Prior art keywords
insulating layer
wiring board
glass cloth
layer
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008070681A
Other languages
English (en)
Other versions
JP5295596B2 (ja
JP2009224739A5 (ja
Inventor
Natsuko Ueda
奈津子 上田
Yuji Yukiiri
裕司 雪入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008070681A priority Critical patent/JP5295596B2/ja
Priority to US12/399,450 priority patent/US8129626B2/en
Priority to TW098108731A priority patent/TWI448216B/zh
Priority to KR20090022924A priority patent/KR101479349B1/ko
Priority to CN2009101292222A priority patent/CN101540311B/zh
Publication of JP2009224739A publication Critical patent/JP2009224739A/ja
Publication of JP2009224739A5 publication Critical patent/JP2009224739A5/ja
Application granted granted Critical
Publication of JP5295596B2 publication Critical patent/JP5295596B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】ガラスクロス入りの樹脂材を使用して、基板の反り等の変形を防止し、薄型化を図ることができ、かつ配線パターンを高精度に形成することを可能にする多層配線基板およびその製造方法を提供する。
【解決手段】絶縁層11、12、13と配線層14、16、18、20とを複数層に積層した積層体として形成された、コア基板を有しない多層配線基板であって、前記積層体の一方の面が半導体素子の搭載面、他方の面が外部接続端子の接合面として形成され、前記外部接続端子の接合面を有する絶縁層11が、ガラスクロス5を含む絶縁層として形成され、該絶縁層11に積層される他の絶縁層12、13が、ガラスクロスを含まない絶縁層として形成されている。
【選択図】図1

Description

本発明は多層配線基板およびその製造方法に関し、より詳細には、コアレスの多層配線基板およびその製造方法に関する。
半導体素子の搭載に用いられる多層配線基板は、樹脂基板からなるコア基板の両面に、ビルドアップ法等により、配線層を多層に積層して形成される。コア基板は配線層の支持体として用いられるものであり、コア基板によって配線層を支持することにより、ビルドアップ法等を利用して多層に配線層を形成することが可能となる。
ところで、半導体装置等の電子部品を小型化する目的から、多層配線基板についても小型化、薄型化が求められている。多層配線基板はその厚さの1/2程度をコア基板が占めるから、多層配線基板を薄型にするには、コア基板を用いずに配線層のみによって多層配線基板を構成することが最も有効である。このような背景から、コア基板を用いない多層配線基板、いわゆるコアレスの多層配線基板が検討されている。
しかしながら、コアレスによる多層配線基板は、コア基板を備える多層配線基板と比較して保形性が低下するから、配線基板が反ったりしないように配線基板を保形する手段が必要となる。配線基板を保形する方法としては、配線基板に補強用の部材を装着する方法、補強層を設けて反りを防止する方法、配線層を構成する絶縁層として補強用のガラスクロス入りの樹脂材を使用する方法等がある。
特開2004−186265号公報 特開2007−266136号公報 特開2001−24338号公報
コアレスの多層配線基板を形成する方法として、補強層や補強用の部材を配線層とは別に設ける方法は、多層配線基板の小型化、薄型化の点から必ずしも有効とはいえない。これに対して、配線層を構成する絶縁層としてガラスクロス入りの樹脂材を使用する方法は、多層配線基板の保形性を保持することができ、補強層を別層に設けたりする必要がないから効果的に薄型化を図ることが可能である。
しかしながら、ガラスクロス入りの樹脂材は、きわめて微細に配線パターンを形成する場合にはガラスクロスが配線パターンを高精度に形成することを阻害するといった問題があり、ガラスクロス入りの樹脂材を使用してコアレスの多層配線基板を形成する場合には、薄型化を図り、かつ反り等の変形を防止するための構成が必要となる。
本発明は、ガラスクロス入りの樹脂材を用いたコアレスの多層配線基板として、多層配線基板の反り等の変形を防止し、多層配線基板の薄型化を図ることができ、かつ配線パターンを高精度に形成することを可能にする多層配線基板およびその製造方法を提供することを目的とする。
上記目的を達成するために、本発明は次の構成を備える。
すなわち、絶縁層と配線層とを複数層に積層した積層体として形成された、コア基板を有しない多層配線基板であって、前記積層体の一方の面が半導体素子の搭載面、他方の面が外部接続端子の接合面として形成され、前記外部接続端子の接合面を有する絶縁層が、ガラスクロスを含む絶縁層として形成され、該絶縁層に積層される他の絶縁層が、ガラスクロスを含まない絶縁層として形成されていることを特徴とする。
また、前記ガラスクロスを含む絶縁層の厚さが、50μm以上に設けられていることにより、絶縁層の表面にガラスクロスが露出することを防止し、配線パターンを高精度に形成することができ、所要の強度を備えた多層配線基板として提供することができる。
また、前記ガラスクロスを含む絶縁層は、ガラスクロスと当該絶縁層の表面とのクリアランスが10μm以上に設けられていることにより、配線パターンを微細パターンとして高精度に形成することを可能にする。
また、絶縁層と配線層とを複数層に積層した積層体として形成された、コア基板を有しない多層配線基板であって、前記積層体の一方の面が半導体素子の搭載面、他方の面が外部接続端子の接合面として形成され、前記各々の絶縁層が、ガラスクロスを含む絶縁層として形成され、該絶縁層のガラスクロスと絶縁層の表面とのクリアランスが10μm以上に設けられていることを特徴とする。この多層配線基板によれば、多層配線基板として所要の強度を備えることができ、配線パターンを微細なパターンに高精度に形成することができる。
また、前記各々の絶縁層の厚さが50μm以上に設けられていることにより、絶縁層の表面にガラスクロスが露出することを防止し、高精度に配線パターンを形成することを可能にする。
また、多層配線基板の製造方法として、 貼り合わせた2枚の支持金属板上に、外部接続端子が接合されるパッドを備えた配線パターンを形成する工程と、前記配線パターンが形成された支持金属板上に、前記配線パターンと電気的に接続する配線層を、少なくとも一つの絶縁層についてはガラスクロス入りの樹脂材によって形成される絶縁層を層間に介してビルドアップ層を形成する工程と、前記支持金属板に前記ビルドアップ層が保持された状態で、前記支持金属板を貼り合わせ部分から分離する工程と、前記ビルドアップ層を保持する支持金属板を、前記配線パターンを侵すことなく選択的にエッチングして除去する工程と、を備えることを特徴とする。
また、前記ビルドアップ層を形成する工程において、前記ガラスクロス入りの樹脂材によって形成する絶縁層の厚さを50μm以上に設定することにより、多層配線基板の強度を確保し、かつ高精度に配線パターンを形成することが可能になる。
また、前記ビルドアップ層を形成する工程において、前記支持金属板に接して形成される第1の絶縁層をガラスクロス入りの樹脂材によって形成することにより、多層配線基板の反りを防止し、配線パターンを高密度に形成する製造工程上の困難性を緩和することができる。
また、前記支持金属板上に配線パターンを形成する工程において、前記支持金属板上にレジストパターンを形成し、該レジストパターンをマスクとして前記支持金属板を給電層とする電解めっきにより前記配線パターンを形成する方法によって、容易に配線パターンを形成することができる。
本発明に係る多層配線基板によれば、コア基板を有しない多層配線基板として所要の強度を備えるとともに、多層配線基板の薄型化を図ることができ、かつ多層配線基板に高密度に配線パターンを形成することができる。また、本発明に係る多層配線基板の製造方法によれば、多層配線基板を容易に、かつ多層配線基板の反りを抑えて製造することができる。
以下、本発明に係る多層配線基板およびその製造方法の実施形態について、添付図面とともに詳細に説明する。
(多層配線基板)
図1は本発明に係る多層配線基板の一実施形態の構成を示す断面図である。図示例の多層配線基板10は、絶縁層を3層構造としたコアレスの多層配線基板であり、多層配線基板10の一方の面が半導体素子の搭載面として形成され、他方の面が外部接続端子の接合面として形成されている。
多層配線基板10を構成する絶縁層は、外部接続端子の接合面側から第1の絶縁層11、第2の絶縁層12、第3の絶縁層13からなる。第1の絶縁層11には外部接続端子を接合するパッドが形成された第1の配線パターン14と、第1の配線パターン14と次層の第2の配線パターン16とを層間で電気的に接続する第1のビア15が形成されている。第1の配線パターン14は第1の絶縁層11の外面(下面)に表面を露出して形成され、第1のビア15は、第1の絶縁層11を厚さ方向に貫通するように設けられる。
第2の配線パターン16は、第2の絶縁層12と第1の絶縁層11との界面に形成され、第2の絶縁層12に、第2の配線パターン16と次層の第3の配線パターン18とを電気的に接続する第2のビア17が形成されている。
第3の配線パターン18は第3の絶縁層13と第2の絶縁層12との界面に形成され、第3の絶縁層13に、次層に形成された接続パッド20と電気的に接続する第3のビア19が形成されている。
接続パッド20は半導体素子の電極を接続するためのパッドであり、第3の絶縁層13の接続パッド20が形成された面は、接続パッド20を露出するようにして保護膜21によって被覆されている。
以上の構成により、本実施形態の多層配線基板10の配線層は、第1の配線パターン14、第2の配線パターン16、第3の配線パターン18、接続パッド20がそれぞれ形成された4層構成からなる。第1のビア15、第2のビア17、第3のビア19は配線層間をそれぞれ電気的に接続する。
本実施形態の多層配線基板10において特徴的な構成は、多層配線基板10を構成する第1〜第3の絶縁層11〜13のうち、外部接続端子が接合される第1の絶縁層11についてのみガラスクロス5を含有する樹脂材によって形成し、第2の絶縁層12および第3の絶縁層13については、ガラスクロスを含有しない樹脂材によって形成したことにある。第1の絶縁層11にガラスクロス5を含有する樹脂材を使用しているのは、本実施形態の多層配線基板10はコア基板を備えないことから、ガラスクロス5によって絶縁層を補強し、多層配線基板10全体としての保形性を確保するためである。
ガラスクロスは、樹脂基板等の補強材として広く使用されており、コア基板として用いる樹脂基板にも、補強材として用いられている。本実施形態の多層配線基板は、層間で配線層を絶縁する絶縁層自体にガラスクロスを含有する樹脂材を使用することと、多層配線基板10を構成する絶縁層のうち、外部接続端子を接続するパッドが形成される絶縁層(多層配線基板の半導体素子搭載面とは反対側の外面に面する絶縁層)のみにガラスクロスを含有する樹脂材を使用することが特徴的である。
多層配線基板10を構成する第1〜第3の絶縁層11〜13の厚さは適宜設定することが可能であるが、配線パターンを微細パターンで高精度に形成するには絶縁層の厚さは薄い方が望ましい。たとえば、配線パターンのパターン幅/パターン間隔を30μm/30μm、もしくはこれ以下に設定するとすると、絶縁層の厚さは30μm程度以下にする必要がある。
図2は、第1の絶縁層11としてガラスクロス5入りの樹脂材を使用し、第2の絶縁層12と第3の絶縁層13にはビルドアップ用のガラスクロスを含まない樹脂(厚さ30μm)を使用し、保護膜21として、厚さ25μmのソルダーレジストを使用する条件として多層配線基板を形成した場合に、第1の絶縁層11の厚さによって、多層配線基板10の反りがどのようにあらわれるかを測定した結果を示す。第1の絶縁層11に使用したガラスクロスは、厚さ16μm、比重19.5(g/cm3)、単繊維径4μm、100(単繊維数/ヤーン)75×75(打ち込み本数/インチ)である。
図2に示したように、第1の絶縁層11の厚さを40μmとした場合(a)には、反り量が0.87mm程度となったが、第1の絶縁層11の厚さを50μmとすると反り量が0.42mm程度となり、第1の絶縁層11の厚さを55μm、60μmとすることによって反り量が0.3mm、0.25mmと減少した。
本実施形態の多層配線基板10は、図3に示すように、半導体素子30の搭載面側から見て凹状に反った。反り量は、凹面の底面と多層配線基板10の端縁の高さの差として表したものである。
図2には、参考に、第1の絶縁層11としてガラスクロスを含有しない樹脂材を使用して多層配線基板を形成した場合(GC無し)の測定結果を示した。このガラスクロスを含有しない樹脂材を使用した場合は、反り量が1.9mm程度となり、第1の絶縁層11の厚さを60μmとした場合よりも反り量は小さくなった。第1の絶縁層11にガラスクロスを含有しない樹脂材を使用することによって多層配線基板の反り量が抑えられたのは、多層配線基板を構成する絶縁層の材質が均質となることにより、多層配線基板全体としての応力がバランスされたためと考えられる。
ただし、絶縁層にガラスクロスを使用しない場合は、多層配線基板の保形性が劣るため半導体素子を搭載する多層配線基板としての実用には適さない。
また、図2には、第1の絶縁層11の厚さを40μmとした場合で、ガラスクロスを含む絶縁層を配線基板10の厚さ方向の中心層に使用した場合(b)における多層配線基板の反り量をあわせて示した。
このガラスクロスを含む絶縁層を配線基板の中心層に使用した場合と、配線層の外部接続端子を接合する最外層(第1の絶縁層)をガラスクロスを含む絶縁層とした場合とを比較すると、配線基板の最外層をガラスクロスを含む絶縁層とした場合でも、絶縁層の厚さを50μm以上とする(55μm、60μm)ことによって、中心層をガラスクロスを含む絶縁層とした場合と同等の反り量に低減させることが可能になることがわかる。
多層配線基板10の第1の絶縁層11の表面には第2の配線パターン16を形成するから、ガラスクロス5を有する第1の絶縁層11はその表面にガラスクロスが露出しないようにする必要がある。絶縁層の表面にガラスクロスが露出すると、絶縁層の表面が凹凸面となり、微細な配線パターンを高精度に形成し難くなること、絶縁層の表面における電気的絶縁性が劣化することで、配線パターン間の電気的絶縁が確保されなくなり、これによって微細間隔に配線パターンを形成することが阻害されるからである。
このように、絶縁層に高精度に配線パターンを形成する目的からも、絶縁層の表面にガラスクロスが露出することを避けなければならない。
図4は、絶縁層中におけるガラスクロスの配置例を示す電子顕微鏡写真である。この図では、ガラスクロスは絶縁層の厚さ方向の中心寄りに位置し、ガラスクロスと絶縁層の表面との間隔(クリアランス:図の矢印)は確保されている。
図5は、ガラスクロス入りの樹脂フィルムを用いて絶縁層を形成し、ガラスクロスと絶縁層の表面とのクリアランスを測定した結果を示す。
図5の測定結果は、絶縁層の厚さが薄くなるとガラスクロスと絶縁層の表面とのクリアランスが小さくなり、絶縁層の厚さが厚くなるとガラスクロスと絶縁層の表面とのクリアランスが広くなることを示している。
実際に多層配線基板を形成する場合、ガラスクロスと絶縁層との表面とのクリアランス(離間間隔)としては、経験的に10〜15μm程度以上確保する必要がある。図5に示す実験結果は、この程度のクリアランスを確保するには、絶縁層の厚さを50μm程度以上とすればよいことを示している。
ガラスクロス入りの樹脂フィルム中でのガラスクロスの位置ずれ、クロスの織りのばらつき、加圧および加熱により樹脂フィルムをラミネートする際におけるガラスクロスの位置ずれ等を考慮した場合、絶縁層の厚さとしては50μm程度以上確保することによって、微細なパターンに配線パターンを形成することが可能となる。
前述したように、絶縁層の厚さを50μm以上とすれば、多層配線基板の反りについても抑制することができるから、この点からも有効である。
図1に示したように、本実施形態の多層配線基板10では、外部接続端子を形成する第1の絶縁層11のみをガラスクロス入りの樹脂材によって形成している。このガラスクロス入りの絶縁層は、他の絶縁層とは物理的な特性を異にするから、絶縁層を多層に積層する場合は、他の絶縁層とは特性の異なるガラスクロス入りの絶縁層を中心層とし、その両側に対称的に他の絶縁層を配する方法が、多層配線基板全体としての反りを抑制する上では有効と考えられる。
これに対し、本実施形態では、ガラスクロス入りの絶縁層を第1の絶縁層11とし、絶縁層の層構成を敢えて非対称配置となるように設定し、さらにガラスクロス入りの絶縁層を厚く形成することによって、多層配線基板全体としての反りを抑制していることが特徴的である。
また、本実施形態の多層配線基板10では、多層配線基板10のうち配線パターンの配置密度が最も低い第1の絶縁層11にガラスクロス入りの絶縁層を用いることによって、ガラスクロス入りの絶縁層に配線パターンを高密度で形成することを合わせて回避しているという特徴もある。
図1に、各配線層における配線パターンの配置密度(配線面積比率)を例示した。多層配線基板における配線層の配線面積比率は製品によって異なるから、一義的に定めることはできないが、通常、外部接続端子を接合するパッドを形成する配線層における配線パターンの配線面積比率は他の配線層とくらべて低くなる。図1の例では、第1〜第3の配線パターンにおける配線面積比率は、15%、80%、75%であり、接続パッド20の搭載面における配線面積比率が60%であって、外部接続端子を形成する層での配線面積比率は他の層にくらべてはるかに低い。
このように、外部接続端子を接合する配線パターンを形成する層については、他の絶縁層とくらべて配線面積比率が低いから、この配線層を構成する絶縁層としてガラスクロス入りの樹脂材を用いても、配線パターンを高密度かつ高精度に形成するという多層配線基板の目的が阻害されることがない。
以上説明した多層配線基板10の構成についての作用効果をまとめると以下のようになる。
(1) 多層配線基板を構成する絶縁層をガラスクロス入りの樹脂材を用いて形成することによって、多層配線基板全体としての強度を確保することができる。
(2) ガラスクロス入りの絶縁層は他の絶縁層よりも厚くなるが、ガラスクロス入りの絶縁層は外部接続端子を接合する配線層のみとし、他は従来の絶縁層として構成することによって、多層配線基板全体としての厚さを抑え、多層配線基板の薄型化を図ることができる。
(3) ガラスクロス入りの絶縁層については、ガラスクロスと絶縁層の表面とのクリアランスが10μm以上となるように絶縁層の厚さを設定することにより、配線パターン間の電気的絶縁を確保して配線パターンを微細なパターンとして高精度に形成することができる。
(4) ガラスクロス入りの絶縁層については、外部接続端子を接合する配線層に適用することによって、多層配線基板における高密度配線を可能にする。
なお、上記実施形態においては、ガラスクロス入りの絶縁層を第1の絶縁層11のみに設けた例を示したが、ガラスクロス入りの絶縁層の表面にガラスクロスを露出させず、かつ多層配線基板全体としての強度を保持し、多層配線基板全体としての反りを抑制する方法として、多層配線基板を構成する少なくとも一つの絶縁層については、ガラスクロス入りの絶縁層とし、ガラスクロスと絶縁層の表面とのクリアランスを10〜15μm以上となるように絶縁層の厚さを設定して多層配線基板を構成することも可能である。
この場合は、各配線層を構成する絶縁層が従来のガラスクロスを含まない絶縁層にくらべて厚くなるから、多層配線基板全体としての厚さは、上述した実施形態の多層配線基板よりも厚くなるが、多層配線基板全体としての強度についてはさらに向上させることが可能となり、高密度配線が可能な多層配線基板として提供することが可能となる。
(多層配線基板の製造方法)
図6、7は、前述した図1に示す多層配線基板10の製造方法を示す。
図6(a)は、銅板からなる2枚の支持金属板30a、30bを貼り合わせ、支持金属板30a、30bのそれぞれの表面に、外部接続端子を接続するパッドとなる第1の配線パターン14を形成した状態を示す。
第1の配線パターン14は、支持金属板30a、30bに接する層を金めっき層14aとし、金めっき層14aにニッケルめっき層14b、銅めっき層14cを積層して形成する。
支持金属板30a、30bの表面にレジスト層を形成し、レジスト層を露光および現像し、支持金属板30a、30bの表面でパッドを形成する部位を露出させたレジストパターンを形成し、レジストパターンをマスクとして支持金属板30a、30bを給電層とする電解めっきにより、金めっき層14a、ニッケルめっき層14b、銅めっき層14cを順次積層して形成する。
金めっき層14aは多層配線基板の外面に露出する層であり、パッドの保護層となる。ニッケルめっき層14bは金めっき層14aが銅めっき層14cに拡散しないようにするバリア層である。銅めっき層14cは電気的接続のための導体部の主要部となる。
支持金属板30a、30bは多層配線基板の製造工程において、絶縁層および配線層を積層形成する際の支持体として用いるもので、0.3mm程度の厚さのものを使用する。
図6(b)は、第1の配線パターン14を形成した支持金属板30a、30bの表面にガラスクロス入りの樹脂フィルムを配置し、加圧および加熱して第1の絶縁層11を形成し、レーザ加工によりビア穴11aを形成した状態を示す。
ガラスクロス入りの樹脂フィルムとしては、前述したように、50μm程度の厚さのものを使用し、ガラスクロス入りの樹脂フィルムの樹脂材が溶融する程度に加熱して樹脂フィルムをラミネートする。樹脂フィルムを加熱キュアした後、ビア穴11aを形成して第1の絶縁層11となる。
図6(c)は、第1の絶縁層11の上層にビルドアップ法により、順次配線層を積層して形成した状態を示す。
各々の配線層は、セミアディティブ法によって形成することができる。
たとえば、図6(b)の状態から第1のビア15と第2の配線パターン16を形成するには、まず、ビア穴11aの内面を含む第1の絶縁層11の表面に無電解銅めっきあるいはスパッタリング法等によってめっきシード層を形成し、第1の絶縁層11の表面に第2の配線パターン16にしたがってレジストパターンを形成した後、めっきシード層をめっき給電層とする電解めっきを施して、ビア穴11aと第2の配線パターン16となるレジストパターンの凹溝内にめっきを盛り上げて第1のビア15と第2の配線パターン16となる導体層を形成する。次いで、レジストパターンを除去し、第1の絶縁層11の表面に露出するめっきシード層を除去することにより、独立パターンとして第2の配線パターン16が形成される。
同様にして、第2の絶縁層12、第3の絶縁層13を順次積層しながら配線層を積層して形成することができる。なお、本実施形態では、第2の絶縁層12と第3の絶縁層13に使用する樹脂フィルムはガラスクロスを含まない、通常のビルドアップ工程で使用される樹脂フィルムを使用している。
保護膜21は、第3の絶縁層13の表面に接続パッド20を形成した後、第3の絶縁層13の表面に感光性のソルダーレジストを被着形成し、接続パッド20が露出するように露光および現像して形成する。
これらの配線層をビルドアップする際は、図のように支持金属板30a、30bの双方に対称に配線層を積層するようにする。
なお、第1の絶縁層12、第2の絶縁層12、第3の絶縁層13の少なくとも一つの絶縁層をガラスクロス入りの絶縁層として形成することもできる。この場合は、第1の配線パターン14を形成した支持金属板30a、30b上に配線層を積層してビルドアップ層を形成する際に、ガラスクロス入りの絶縁層については、ガラスクロス入りの樹脂フィルム(樹脂材)を使用すればよい。
図7(a)は、支持金属板30a、30bの上に配線層を形成した後、支持金属板30a、30bを貼り合わせ部分から分離した状態を示す(図は分離した一方のもの)。支持金属板30a、30bを2つに分離することによって、支持金属板30a、30b上にそれぞれビルドアップ層が支持されて得られる。
図7(b)は、支持金属板30aを化学的にエッチングにより除去して得られた多層配線基板10を示す。
本実施形態では支持金属板30a、30bとして銅板を使用している。銅板はエッチングによって簡単に溶解して除去することができ、パッドとなる第1の配線パターン14は外面が金めっき層14aからなるから、支持金属板30a、30bを化学的にエッチングする際に第1の配線パターン14は侵されず、支持金属板30a、30bのみを選択的にエッチングして除去することができる。
このように、支持金属板30a、30bは、外部接続端子を接合するパッドとなる第1の配線パターン14を侵さずに、選択的にエッチングできる金属を選択するのがよい。
本実施形態の多層配線基板の製造方法によれば、支持金属板30a、30bによって配線層を確実に支持しながら多層に配線層を形成することにより、製造工程中で配線層や絶縁層が変形しないようにして製造することができ、配線パターンを高精度に形成することが可能となる。また、支持金属板30a、30bをエッチングして得られる多層配線基板は、ガラスクロス入りの絶縁層を有することにより、反り等の変形を抑えた製品として提供される。また、ガラスクロス入りの樹脂フィルム(樹脂材)を使用する他は、従来のビルドアップ方法を利用して配線層を多層構造に形成することができる等の利点がある。
なお、上述した実施形態では、配線層を4層構造とした多層配線基板について示したが多層配線基板に形成する配線層の層数がとくに限定されるものではない。また、ガラスクロス入りの絶縁層に用いる絶縁材の材質、ガラスクロスの特性、繊維径、織り等についてもとくに限定されるものではない。
本発明に係る多層配線基板の一実施形態の構成を示す断面図である。 多層配線基板の反り量を測定した結果を示すグラフである。 多層配線基板の反り方向おより反り量を示す説明図である。 絶縁層の断面の構成を示す電子顕微鏡写真である。 ガラスクロスと絶縁層の表面とのクリアランスを測定した結果を示すグラフである。 多層配線基板の製造工程を示す断面図である。 多層配線基板の製造工程を示す断面図である。
符号の説明
5 ガラスクロス
10 多層配線基板
11 第1の絶縁層
11a ビア穴
12 第2の絶縁層
13 第3の絶縁層
14 第1の配線パターン
14a 金めっき層
14b ニッケルめっき層
14c 銅めっき層
15 第1のビア
16 第2の配線パターン
17 第2のビア
18 第3の配線パターン
19 第3のビア
20 接続パッド
21 保護膜
30 半導体素子
30a、30b 支持金属板

Claims (9)

  1. 絶縁層と配線層とを複数層に積層した積層体として形成された、コア基板を有しない多層配線基板であって、
    前記積層体の一方の面が半導体素子の搭載面、他方の面が外部接続端子の接合面として形成され、
    前記外部接続端子の接合面を有する絶縁層が、ガラスクロスを含む絶縁層として形成され、
    該絶縁層に積層される他の絶縁層が、ガラスクロスを含まない絶縁層として形成されていることを特徴とする多層配線基板。
  2. 前記ガラスクロスを含む絶縁層の厚さが、50μm以上に設けられていることを特徴とする請求項1記載の多層配線基板。
  3. 前記ガラスクロスを含む絶縁層は、
    ガラスクロスと当該絶縁層の表面とのクリアランスが10μm以上に設けられていることを特徴とする請求項1または2記載の多層配線基板。
  4. 絶縁層と配線層とを複数層に積層した積層体として形成された、コア基板を有しない多層配線基板であって、
    前記積層体の一方の面が半導体素子の搭載面、他方の面が外部接続端子の接合面として形成され、
    少なくとも一つの絶縁層が、ガラスクロスを含む絶縁層として形成され、
    該絶縁層のガラスクロスと絶縁層の表面とのクリアランスが10μm以上に設けられていることを特徴とする多層配線基板。
  5. 前記ガラスクロスを含む絶縁層の厚さが50μm以上に設けられていることを特徴とする請求項4記載の多層配線基板。
  6. 貼り合わせた2枚の支持金属板上に、外部接続端子が接合されるパッドを備えた配線パターンを形成する工程と、
    前記配線パターンが形成された支持金属板上に、前記配線パターンと電気的に接続する配線層を、少なくとも一つの絶縁層についてはガラスクロス入りの樹脂材によって形成される絶縁層を層間に介してビルドアップ層を形成する工程と、
    前記支持金属板に前記ビルドアップ層が保持された状態で、前記支持金属板を貼り合わせ部分から分離する工程と、
    前記ビルドアップ層を保持する支持金属板を、前記配線パターンを侵すことなく選択的にエッチングして除去する工程と、
    を備えることを特徴とする多層配線基板の製造方法。
  7. 前記ビルドアップ層を形成する工程において、
    前記ガラスクロス入りの樹脂材によって形成する絶縁層の厚さを50μm以上に設定することを特徴とする請求項6記載の多層配線基板の製造方法。
  8. 前記ビルドアップ層を形成する工程において、
    前記支持金属板に接して形成される第1の絶縁層をガラスクロス入りの樹脂材によって形成することを特徴とする請求項6または7記載の多層配線基板の製造方法。
  9. 前記支持金属板上に配線パターンを形成する工程において、
    前記支持金属板上にレジストパターンを形成し、該レジストパターンをマスクとして前記支持金属板を給電層とする電解めっきにより前記配線パターンを形成することを特徴とする請求項6〜8のいずれか一項記載の多層配線基板の製造方法。
JP2008070681A 2008-03-19 2008-03-19 多層配線基板およびその製造方法 Active JP5295596B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008070681A JP5295596B2 (ja) 2008-03-19 2008-03-19 多層配線基板およびその製造方法
US12/399,450 US8129626B2 (en) 2008-03-19 2009-03-06 Multilayer wiring substrate with a reinforcing layer for preventing a warp
TW098108731A TWI448216B (zh) 2008-03-19 2009-03-18 多層佈線基板及其製造方法
KR20090022924A KR101479349B1 (ko) 2008-03-19 2009-03-18 다층 배선 기판 및 그 제조 방법
CN2009101292222A CN101540311B (zh) 2008-03-19 2009-03-19 多层配线基板以及制造多层配线基板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008070681A JP5295596B2 (ja) 2008-03-19 2008-03-19 多層配線基板およびその製造方法

Publications (3)

Publication Number Publication Date
JP2009224739A true JP2009224739A (ja) 2009-10-01
JP2009224739A5 JP2009224739A5 (ja) 2011-02-24
JP5295596B2 JP5295596B2 (ja) 2013-09-18

Family

ID=41087768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008070681A Active JP5295596B2 (ja) 2008-03-19 2008-03-19 多層配線基板およびその製造方法

Country Status (5)

Country Link
US (1) US8129626B2 (ja)
JP (1) JP5295596B2 (ja)
KR (1) KR101479349B1 (ja)
CN (1) CN101540311B (ja)
TW (1) TWI448216B (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129563A (ja) * 2009-12-15 2011-06-30 Hitachi Chem Co Ltd 多層配線基板及びその製造方法
JP2012004440A (ja) * 2010-06-18 2012-01-05 Shinko Electric Ind Co Ltd 配線基板
JP2012009606A (ja) * 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板
JP2012156251A (ja) * 2011-01-25 2012-08-16 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
JP2013062314A (ja) * 2011-09-12 2013-04-04 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
JP2013105840A (ja) * 2011-11-11 2013-05-30 Shinko Electric Ind Co Ltd 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
JP2013247333A (ja) * 2012-05-29 2013-12-09 Kyocer Slc Technologies Corp 配線基板およびその製造方法
KR20140011946A (ko) * 2012-07-20 2014-01-29 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 그 제조 방법, 반도체 패키지
JP2016040797A (ja) * 2014-08-12 2016-03-24 日本シイエムケイ株式会社 多層プリント配線板
JP2017220543A (ja) * 2016-06-07 2017-12-14 新光電気工業株式会社 配線基板及び半導体装置、並びにそれらの製造方法
US10249561B2 (en) 2016-04-28 2019-04-02 Ibiden Co., Ltd. Printed wiring board having embedded pads and method for manufacturing the same
US10256175B2 (en) 2016-08-22 2019-04-09 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US10271430B2 (en) 2016-08-22 2019-04-23 Ibiden Co., Ltd. Printed wiring board having support plate and method for manufacturing printed wiring board having support plate
US10874018B2 (en) 2016-08-22 2020-12-22 Ibiden Co., Ltd. Printed wiring board having embedded pads and method for manufacturing the same
WO2023157624A1 (ja) * 2022-02-15 2023-08-24 凸版印刷株式会社 インターポーザ、半導体パッケージ及びそれらの製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5479233B2 (ja) * 2010-06-04 2014-04-23 新光電気工業株式会社 配線基板及びその製造方法
EP2448380A1 (en) * 2010-10-26 2012-05-02 ATOTECH Deutschland GmbH Composite build-up material for embedding of circuitry
JP2013033914A (ja) * 2011-06-27 2013-02-14 Toshiba Corp 半導体装置
JP2013149941A (ja) * 2011-12-22 2013-08-01 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
US9288909B2 (en) * 2012-02-01 2016-03-15 Marvell World Trade Ltd. Ball grid array package substrate with through holes and method of forming same
TWI512922B (zh) * 2012-09-26 2015-12-11 Unimicron Technology Corp 封裝基板與封裝結構之製法
JP2014075515A (ja) * 2012-10-05 2014-04-24 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
CN103730436B (zh) * 2012-10-15 2016-11-16 景硕科技股份有限公司 线路载板的增层结构
CN103732012B (zh) * 2012-10-15 2016-11-16 景硕科技股份有限公司 线路载板的增层方法
JP2014127623A (ja) 2012-12-27 2014-07-07 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
JP6381432B2 (ja) * 2014-05-22 2018-08-29 新光電気工業株式会社 インダクタ、コイル基板及びコイル基板の製造方法
KR20160010960A (ko) * 2014-07-21 2016-01-29 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20160127226A (ko) * 2015-04-23 2016-11-03 에스케이하이닉스 주식회사 지지 패턴을 구비하는 인쇄회로기판 및 이의 제조 방법
US10395810B2 (en) 2015-05-19 2019-08-27 Shinko Electric Industries Co., Ltd. Inductor
JP6661232B2 (ja) * 2016-03-01 2020-03-11 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
CN106409688B (zh) * 2016-07-22 2018-08-21 深南电路股份有限公司 一种超薄无芯封装基板的加工方法和结构
CN106340461B (zh) * 2016-07-22 2019-01-01 深南电路股份有限公司 一种超薄无芯封装基板的加工方法和结构
US10424547B2 (en) * 2017-08-30 2019-09-24 Advanced Semiconductor Engineering Inc. Semiconductor device package and a method of manufacturing the same
KR102257926B1 (ko) 2018-09-20 2021-05-28 주식회사 엘지화학 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치
WO2020060265A1 (ko) * 2018-09-20 2020-03-26 주식회사 엘지화학 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치
JPWO2020175476A1 (ja) * 2019-02-27 2021-12-23 住友電工プリントサーキット株式会社 プリント配線板及びプリント配線板の製造方法
US20230170226A1 (en) * 2021-11-29 2023-06-01 Infineon Technologies Ag Semiconductor package with metal posts from structured leadframe

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217514A (ja) * 2000-02-03 2001-08-10 Denso Corp 多層配線基板
JP2002232152A (ja) * 2001-01-30 2002-08-16 Kyocera Corp 多層配線基板
JP2005193407A (ja) * 2003-12-26 2005-07-21 Tdk Corp 電子部品及び多層基板
JP2005243942A (ja) * 2004-02-26 2005-09-08 Ngk Spark Plug Co Ltd 配線基板
JP2006339421A (ja) * 2005-06-02 2006-12-14 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
JP2007096260A (ja) * 2005-08-29 2007-04-12 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2007173459A (ja) * 2005-12-21 2007-07-05 Ibiden Co Ltd プリント配線板の製造方法
JP2007266136A (ja) * 2006-03-27 2007-10-11 Fujitsu Ltd 多層配線基板、半導体装置およびソルダレジスト
JP2007300147A (ja) * 2007-08-21 2007-11-15 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2008028302A (ja) * 2006-07-25 2008-02-07 Sumitomo Bakelite Co Ltd 多層回路基板及び該多層回路基板を用いた半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2610487B2 (ja) * 1988-06-10 1997-05-14 株式会社日立製作所 セラミック積層回路基板
EP0526133B1 (en) * 1991-07-26 1997-03-19 Nec Corporation Polyimide multilayer wiring substrate and method for manufacturing the same
JP3197213B2 (ja) * 1996-05-29 2001-08-13 松下電器産業株式会社 プリント配線板およびその製造方法
JP2001024338A (ja) 1999-07-08 2001-01-26 Nippon Circuit Kogyo Kk 多層板の貫通穴の形成方法
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
KR100797422B1 (ko) * 2000-09-25 2008-01-23 이비덴 가부시키가이샤 반도체소자, 반도체소자의 제조방법, 다층프린트배선판 및다층프린트배선판의 제조방법
US6759600B2 (en) * 2001-04-27 2004-07-06 Shinko Electric Industries Co., Ltd. Multilayer wiring board and method of fabrication thereof
US6936336B2 (en) * 2002-03-15 2005-08-30 Kyocera Corporation Transfer sheet and production method of the same and wiring board and production method of the same
JP2004186265A (ja) 2002-11-29 2004-07-02 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
US7629559B2 (en) * 2005-12-19 2009-12-08 Endicott Interconnect Technologies, Inc. Method of improving electrical connections in circuitized substrates
US8115113B2 (en) * 2007-11-30 2012-02-14 Ibiden Co., Ltd. Multilayer printed wiring board with a built-in capacitor
CN101658081B (zh) * 2008-03-10 2012-05-30 揖斐电株式会社 挠性线路板及其制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217514A (ja) * 2000-02-03 2001-08-10 Denso Corp 多層配線基板
JP2002232152A (ja) * 2001-01-30 2002-08-16 Kyocera Corp 多層配線基板
JP2005193407A (ja) * 2003-12-26 2005-07-21 Tdk Corp 電子部品及び多層基板
JP2005243942A (ja) * 2004-02-26 2005-09-08 Ngk Spark Plug Co Ltd 配線基板
JP2006339421A (ja) * 2005-06-02 2006-12-14 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
JP2007096260A (ja) * 2005-08-29 2007-04-12 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2007173459A (ja) * 2005-12-21 2007-07-05 Ibiden Co Ltd プリント配線板の製造方法
JP2007266136A (ja) * 2006-03-27 2007-10-11 Fujitsu Ltd 多層配線基板、半導体装置およびソルダレジスト
JP2008028302A (ja) * 2006-07-25 2008-02-07 Sumitomo Bakelite Co Ltd 多層回路基板及び該多層回路基板を用いた半導体装置
JP2007300147A (ja) * 2007-08-21 2007-11-15 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129563A (ja) * 2009-12-15 2011-06-30 Hitachi Chem Co Ltd 多層配線基板及びその製造方法
JP2012004440A (ja) * 2010-06-18 2012-01-05 Shinko Electric Ind Co Ltd 配線基板
JP2012009606A (ja) * 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板
US8450852B2 (en) 2010-06-24 2013-05-28 Shinko Electric Industries Co., Ltd. Wiring substrate
JP2012156251A (ja) * 2011-01-25 2012-08-16 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
US9142524B2 (en) 2011-01-25 2015-09-22 Shinko Electric Industries Co., Ltd. Semiconductor package and method for manufacturing semiconductor package
US9060455B2 (en) 2011-09-12 2015-06-16 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same
KR101906883B1 (ko) * 2011-09-12 2018-12-05 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 그 제조 방법
JP2013062314A (ja) * 2011-09-12 2013-04-04 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
JP2013105840A (ja) * 2011-11-11 2013-05-30 Shinko Electric Ind Co Ltd 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
JP2013247333A (ja) * 2012-05-29 2013-12-09 Kyocer Slc Technologies Corp 配線基板およびその製造方法
KR20140011946A (ko) * 2012-07-20 2014-01-29 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 그 제조 방법, 반도체 패키지
JP2014022618A (ja) * 2012-07-20 2014-02-03 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、半導体パッケージ
US9232642B2 (en) 2012-07-20 2016-01-05 Shinko Electric Industries Co., Ltd. Wiring substrate, method for manufacturing the wiring substrate, and semiconductor package
KR101968957B1 (ko) 2012-07-20 2019-04-15 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 그 제조 방법, 반도체 패키지
JP2016040797A (ja) * 2014-08-12 2016-03-24 日本シイエムケイ株式会社 多層プリント配線板
US10249561B2 (en) 2016-04-28 2019-04-02 Ibiden Co., Ltd. Printed wiring board having embedded pads and method for manufacturing the same
JP2017220543A (ja) * 2016-06-07 2017-12-14 新光電気工業株式会社 配線基板及び半導体装置、並びにそれらの製造方法
US10256175B2 (en) 2016-08-22 2019-04-09 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US10271430B2 (en) 2016-08-22 2019-04-23 Ibiden Co., Ltd. Printed wiring board having support plate and method for manufacturing printed wiring board having support plate
US10874018B2 (en) 2016-08-22 2020-12-22 Ibiden Co., Ltd. Printed wiring board having embedded pads and method for manufacturing the same
WO2023157624A1 (ja) * 2022-02-15 2023-08-24 凸版印刷株式会社 インターポーザ、半導体パッケージ及びそれらの製造方法

Also Published As

Publication number Publication date
TW200942096A (en) 2009-10-01
KR20090100292A (ko) 2009-09-23
TWI448216B (zh) 2014-08-01
US20090236135A1 (en) 2009-09-24
US8129626B2 (en) 2012-03-06
CN101540311A (zh) 2009-09-23
CN101540311B (zh) 2013-09-04
KR101479349B1 (ko) 2015-01-05
JP5295596B2 (ja) 2013-09-18

Similar Documents

Publication Publication Date Title
JP5295596B2 (ja) 多層配線基板およびその製造方法
JP4072176B2 (ja) 多層配線基板の製造方法
JP5000809B2 (ja) 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ
JP3961537B2 (ja) 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
JP6170832B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
US8389871B2 (en) Multilayered wiring board and method of manufacturing the same
JP4914474B2 (ja) 多層印刷回路基板の製造方法
JP4529978B2 (ja) 配線基板、配線材料、及び銅張積層板、及び配線基板の製造方法
US20090139751A1 (en) Wiring substrate and manufacturing method thereof
JP2012191204A (ja) プリント配線板の製造方法
US20100032196A1 (en) Multilayer wiring board, semiconductor package and method of manufacturing the same
JPWO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
JP2019041041A (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP5221887B2 (ja) 配線基盤の製造方法
JP2009027125A (ja) 配線基板内蔵用部品及びその製造方法、配線基板
JP5289880B2 (ja) 配線基板
JP2007096337A (ja) 半導体搭載用配線基板、半導体パッケージ、及びその製造方法
JP4597561B2 (ja) 配線基板およびその製造方法
JP2009004813A (ja) 半導体搭載用配線基板
JP2008078683A (ja) 多層配線基板
JP5690892B2 (ja) コアレス多層配線基板及びその製造方法
TWI836628B (zh) 電路板及其製造方法
JP4429281B2 (ja) 半導体搭載用配線基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130612

R150 Certificate of patent or registration of utility model

Ref document number: 5295596

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150