KR101479349B1 - 다층 배선 기판 및 그 제조 방법 - Google Patents

다층 배선 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101479349B1
KR101479349B1 KR20090022924A KR20090022924A KR101479349B1 KR 101479349 B1 KR101479349 B1 KR 101479349B1 KR 20090022924 A KR20090022924 A KR 20090022924A KR 20090022924 A KR20090022924 A KR 20090022924A KR 101479349 B1 KR101479349 B1 KR 101479349B1
Authority
KR
South Korea
Prior art keywords
insulating layer
glass cloth
wiring board
wiring
external connection
Prior art date
Application number
KR20090022924A
Other languages
English (en)
Other versions
KR20090100292A (ko
Inventor
나츠코 우에다
유지 유키이리
Original Assignee
신코 덴키 코교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신코 덴키 코교 가부시키가이샤 filed Critical 신코 덴키 코교 가부시키가이샤
Publication of KR20090100292A publication Critical patent/KR20090100292A/ko
Application granted granted Critical
Publication of KR101479349B1 publication Critical patent/KR101479349B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Abstract

본 발명은 코어 기판을 갖지 않는 다층 배선 기판이다. 상기 다층 배선 기판은 적층체를 포함한다. 상기 적층체는 복수의 절연층과 복수의 배선층을 포함한다. 상기 적층체는: 반도체 소자가 탑재되는 탑재면; 및 외부 접속 단자가 접합되는 접합면을 갖는다. 상기 절연층 중 적어도 하나는 글래스 클로스를 포함한다.
다층 배선 기판

Description

다층 배선 기판 및 그 제조 방법{MULTILAYER WIRING SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 출원은 일본 특허 출원 2008-070681호(2008년 3월 19일 출원)를 기초로 우선권을 주장하며, 그 내용을 본원에 원용한다.
본 발명은 다층 배선 기판과 그 제조 방법에 대해서 개시하며, 좀 더 상세히는, 코어리스 다층 배선 기판과 그 제조 방법에 대한 것이다.
반도체 소자의 탑재에 사용되는 다층 배선 기판은 수지 기판으로 형성되는 코어 기판의 양면에 빌드 업 법 등의 방법에 의해 배선층을 다층으로 적층함으로써 형성된다. 상기 코어 기판은 상기 배선층들의 지지체로 사용된다. 상기 배선층이 상기 코어 기판에 의해 지지될 때, 상기 배선층은 상기 빌드 업 법 등의 방법을 통하여 다층 형태로 형성될 수 있다.
한편, 반도체 장치 등의 전자 부품을 소형화하기 위한 견지에서, 다층 배선 기판에 대해서도 그 사이즈 및 두께의 감소가 요구된다. 상기 코어 기판은 상기 다층 배선 기판 두께의 약 1/2을 차지한다. 그러므로, 상기 다층 배선 기판의 두께를 감소시키려면, 상기 코어 기판 없이 상기 배선층만을 사용하여 상기 다층 배선 기 판을 형성하는 것이 유리하다. 따라서, 코어 기판을 사용하지 않는 다층 배선 기판, 소위 코어리스 다층 배선 기판이 연구되고 있다.
그러나, 코어리스 다층 배선 기판에서는, 코어 기판을 갖는 다층 배선 기판과 비교하여 형상-유지 특성(shape-retaining property)이 저하된다. 이러한 이유 때문에, 상기 배선 기판이 휘어지지 않도록 상기 배선 기판의 형상을 유지시키는 수단이 필요하다. 상기 배선 기판의 형상을 유지하기 위한 방법으로는, 상기 배선 기판 상에 보강용 부재를 장착하는 방법, 보강층을 마련하여 휨을 방지하는 방법, 글래스 클로스(glass cloth)를 포함하는 보강용 수지재를 절연층으로 사용하는 방법 등이 있다.(참조, JP-A-2004-186265, JP-A-2007-266136 및 JP-A-2001-24338)
상기 다층 배선 기판의 사이즈 및 두께를 감소시키기 위한 견지에서 상기 코어리스 다층 배선 기판을 형성하는 방법으로, 상기 보강층 또는 보강용 부재를 배선층과는 별도로 마련하는 방법은 효과적이지 않다. 반대로, 상기 글래스 클로스를 포함하는 수지재를 절연층으로 사용하는 방법은 상기 다층 배선 기판의 형상-유지 특성을 유지할 수 있다. 또한, 상기 보강층을 다른 층에 마련하는 것도 필요하지 않다. 따라서, 이 방법은 두께 감소를 효과적으로 도모할 수 있다.
그렇지만, 상기 글래스 클로스를 포함하는 수지재를 이용하면, 상기 배선 패턴이 극히 미세하게 형성되어야 하는 경우에 상기 글래스 클로스가 배선 패턴을 높은 정밀도로 형성하는 것을 저해시키는 문제가 있다. 그리고, 상기 코어리스 다층 배선 기판이 상기 글래스 클로스를 포함하는 수지재를 이용하여 형성되는 경우에는, 두께 감소를 도모하면서 휨 등의 변형을 방지하기 위한 구성이 필요하게 된다.
본 발명의 실시예는 전술한 문제점과 언급되지 않은 다른 문제점을 주목한다. 그러나, 본 발명은 전술한 문제점들을 극복하도록 강요되지 않으며, 따라서, 본 발명의 어느 실시예는 전술하였던 어떤 문제점을 극복하지 않을지도 모른다.
그러므로, 본 발명의 일 양태는 상기 글래스 클로스를 포함하는 상기 수지재를 이용한 코어리스 다층 배선 기판과 그 제조 방법을 제안하며, 이러한 다층 배선 기판은 상기 다층 배선 기판의 휨과 같은 변형을 방지하고, 상기 다층 배선 기판의 두께 감소를 도모하고, 높은 정밀도로 배선 패턴을 형성하는 것이 가능하다.
본 발명의 하나 또는 그 이상의 양태들에 따르면, 코어 기판을 갖지 않는 다층 배선 기판이 제안된다. 상기 다층 배선 기판은 적층체를 포함한다. 상기 적층체는 복수의 절연층과 복수의 배선층을 포함한다. 상기 적층체는: 반도체 소자가 탑재되는 탑재면; 및 외부 접속 단자가 접합되는 접합면을 갖는다. 상기 절연층 중 적어도 하나는 글래스 클로스를 포함한다.
본 발명의 하나 또는 그 이상의 양태들에 따르면, 다층 배선 기판을 제조하는 방법이 제안된다. 상기의 방법은: (a) 2매의 지지 금속판을 서로 붙이는 단계; (b) 상기 각각의 지지 금속판 상에, 외부 접속 단자가 접합되는 패드를 구비한 배선 패턴을 형성하는 단계; (c) 복수의 절연층과 복수의 배선층을 포함하는 적층체로서, 상기 절연층 중 적어도 하나는 글래스 클로스를 포함하는 상기 적층체를 상기 각각의 지지 금속판 상에 형성하는 단계; (d) 상기의 붙여진 지지 금속판들을 서로 분리하는 단계; 및 (e) 상기 배선 패턴에 영향이 가해지지 않도록 상기 지지 금속판 각각을 선택적으로 에칭함으로써, 상기 적층체로부터 상기 지지 금속판을 제거하는 단계;를 포함한다.
본 발명에 속하는 다층 배선 기판에 의하면, 코어 기판을 갖지 않는 다층 배선 기판으로서 소정의 강도를 구비하는 것과 함께, 다층 배선 기판의 박형화를 도모하는 것이 가능하고, 뿐만 아니라 다층 배선 기판에 배선 패턴을 높은 정밀도로 형성하는 것이 가능하다. 그리고, 본 발명에 속하는 다층 배선 기판의 제조 방법에 의하면, 다층 배선 기판을 용이하게 제조할 뿐만 아니라 다층 배선 기판의 휨을 억제하여 제조하는 것이 가능하다.
이하에서는, 본 발명의 실시예들이 도면을 참조하여 상세히 설명된다.
도 1은 본 발명의 실시예에 따른 다층 배선 기판의 구성을 보여주는 단면도이다. 도시된 다층 배선 기판(10)은 절연층을 3개 층 구조로 형성한 코어리스 다층 배선 기판이다. 상기 다층 배선 기판(10)의 일면은 반도체 소자가 탑재되는 탑재면으로 형성되고, 타면은 외부 접속 단자가 탑재되는 탑재면으로 형성된다.
상기 다층 배선 기판(10)을 구성하는 상기 절연층은, 상기 외부 접속 단자의 접합면 측으로부터 제 1 절연층(11), 제 2 절연층(12) 및 제 3 절연층(13)을 포함한다. 상기 외부 접속 단자 각각이 접합되는 패드를 갖는 제 1 배선 패턴(14)이 상기 제 1 절연층(11) 상에 형성되고, 상기 제 1 배선 패턴(14)과 제 2 배선 패턴(16)을 전기적으로 접속시키는 제 1 비아(15)가 상기 제 1 절연층(11) 내에 형성된다. 상기 제 1 배선 패턴(14)은 상기 제 1 절연층(11)의 외면(하면)으로 표면이 노출되도록 형성되고, 상기 제 1 비아(15)는 두께 방향으로 상기 제 1 절연층(11)을 관통하도록 마련된다.
상기 제 2 배선 패턴(16)은 상기 제 2 절연층(12)과 제 1 절연층(11) 사이의 경계에 형성된다. 또한, 상기 제 2 배선 패턴(16)과 제 3 배선 패턴(18)을 전기적으로 접속시키는 제 2 비아(17)가 상기 제 2 절연층(12) 내에 형성된다.
상기 제 3 배선 패턴(18)은 상기 제 3 절연층(13)과 제 2 절연층(12) 사이의 경계에 형성된다. 또한, 상기 제 3 배선 패턴(18)을 다음 층에 형성된 접속 패드(20)에 전기적으로 접속시키는 제 3 비아(19)가 상기 제 3 절연층(13) 내에 형성된다.
상기 접속 패드(20)는 반도체 소자의 전극이 접속되도록 하는 패드이다. 상기 제 3 절연층(13)에서 상기 접속 패드(20)가 형성되어 있는 면은 상기 접속 패드(20)를 노출하도록 하는 보호막(21)에 의해 덮여진다.
이상의 구성에 의해, 실시예의 상기 다층 배선 기판의 배선층은 제 1 배선 패턴(14), 제 2 배선 패턴(16), 제 3 배선 패턴(18) 및 접속 패드(20)가 각각 형성된 4개 층 구조로 구성된다. 상기 제 1 비아(15), 제 2 비아(17) 및 제 3 비아(19)는 배선층들을 각각 전기적으로 접속시킨다.
본 실시예의 다층 배선 기판(10)에 따르면, 상기 다층 배선 기판을 구성하는 제 1 내지 제 3 절연층(11,12,13) 중에서 상기 외부 접속 단자가 접합되는 제 1 절연층(11)만이 글래스 클로스(5)를 포함하는 수지재에 의해 형성되고, 제 2 절연층(12) 및 제 3 절연층(13)은 상기 글래스 클로스를 포함하지 않는 수지재에 의해 형성된다. 상기 글래스 클로스(5)를 포함하는 수지재가 상기 제 1 절연층(11)으로 사용되는 이유는, 본 실시예의 상기 다층 배선 기판(10)은 코어 기판을 포함하지 않기 때문에, 상기 절연층들이 상기 글래스 클로스(5)에 의해 보강됨으로써, 상기 다층 배선 기판(10) 전체적으로 형상-유지 특성을 확보할 수 있기 때문이다.
상기 글래스 클로스는 수지 기판 등의 보강재로 널리 사용되며, 코어 기판으로 역할을 수행하는 수지 기판에도 보강재로 사용된다. 본 실시예의 상기 다층 배 선 기판(10)에 따르면, 상기 글래스 클로스를 포함하는 상기 수지재는 층들 사이에서 상기 배선층을 절연하는 절연층 자체로 사용되고, 상기 글래스 클로스를 포함하는 수지재는 다층 배선 기판(10)을 구성하는 절연층 중에서 외부 접속 단자가 접속되는 패드가 형성된 절연층(다층 배선 기판의 반도체 소자 탑재면의 반대 측에서 외면을 마주하는 절연층)으로만 사용된다.
상기 다층 배선 기판(10)을 구성하는 제 1 내지 제 3 절연층(11,12,13) 각각의 두께는 적절히 설정될 수 있다. 그러나, 상기 절연층들의 두께는 상기 배선 패턴이 미세 패턴으로 높은 정밀도로 형성될 수 있는 정도로 얇게 설정되는 것이 좋다. 예를 들면, 상기 배선 패턴들의 패턴 폭/패턴 간격이 30㎛/30㎛ 혹은 그 이하가 될 때에는, 상기 절연층의 두께는 약 30㎛ 또는 그 이하가 될 필요가 있다.
도 2는 상기 다층 배선 기판(10)의 휨 양을 측정한 결과를 보여준다. 좀 더 상세히, 도 2는 상기 다층 배선 기판(10)의 휨이 상기 제 1 절연층(11)의 두께에 어떻게 의존하는지를 보여준다. 측정 조건으로는, 상기 글래스 클로스(5)를 포함하는 수지재가 상기 제 1 절연층(11)으로 사용되고, 상기 글래스 클로스를 포함하지 않는 빌드 업 수지(두께 30㎛)가 상기 제 2 절연층(12) 및 제 3 절연층(13)으로 사용되고, 25㎛의 두께를 갖는 솔더 레지스트가 상기 보호막(21)으로 사용되었다. 게다가, 상기 제 1 절연층(11)에 사용된 상기 글래스 클로스는 16㎛의 두께, 19.5(g/㎤)의 비중, 4㎛의 단섬유 직경, 100(단섬유 수/얀(yarn)) 및 75×75(번수(count)/인치(inch))를 갖는다.
도 2에 도시된 바와 같이, 상기 제 1 절연층(11)의 두께가 40㎛인 경우(도 2 의 (a))에는, 휨 양이 약 0.87mm가 되었다. 상기 제 1 절연층(11)의 두께가 50㎛인 경우에는, 휨 양이 약 0.42mm가 되었다. 상기 제 1 절연층(11)의 두께가 55㎛와 60㎛인 경우에는, 휨 양이 각각 약 0.3mm와 0.25mm가 되었다.
도 3에 도시된 바와 같이, 반도체 소자(30)의 탑재면 측에서 볼 때에 본 발명의 상기 다층 배선 기판(10)은 활(요(凹) 형상)처럼 휘어졌다. 휨 양은 활의 저면(요면의 저면)과 다층 배선 기판(10)의 끝 가장자리의 높이 사이의 차이로 나타내어진다.
또한, 참고적으로, 상기 제 1 절연층(11)으로 글래스 클로스를 포함하지 않는 수지재를 사용하여 상기 다층 배선 기판을 형성한 경우(no GC)의 측정 결과도 도 2에 도시되어 있다. 상기 글래스 클로스를 포함하지 않는 이러한 수지재가 사용될 때에는, 휨 양이 약 0.19mm가 되었다. 따라서, 상기 제 1 절연층(11)의 두께가 60㎛인 경우보다 휨 양이 좀 더 작아졌다. 상기 제 1 절연층(11)으로 글래스 클로스를 포함하지 않는 수지재를 사용함으로써 상기 다층 배선 기판의 휨 양이 억제된 것은, 상기 다층 배선 기판을 구성하는 상기 절연층들의 재질이 균일해지고 그 결과로 상기 다층 배선 기판의 전체적인 응력(stress)이 밸런스되었기 때문으로 여겨진다.
이러한 경우에, 상기 절연층으로 상기 글래스 클로스가 사용되지 않을 때에는, 상기 다층 배선 기판의 형상-유지 특성이 저하되었다. 따라서, 이러한 배선 기판을 상기 반도체 소자가 탑재되는 다층 배선 기판으로 사용하기에는 부적절하다.
또한, 상기 제 1 절연층(11)의 두께가 40㎛이고, 글래스 클로스를 포함하는 수지재가 상기 다층 배선 기판(10)의 두께 방향으로 중심층으로 사용된 경우(도 2의 (b))에, 상기 다층 배선 기판의 휨 양이 도 2에 도시된다.
여기서, 상기 글래스 클로스를 포함하는 수지재가 상기 배선 기판의 중심층으로 사용된 경우와, 상기 글래스 클로스를 포함하는 절연층이 상기 배선층의 외부 접속 단자가 접합되는 최외층(상기 제 1 절연층)으로 사용된 경우가 비교된다. 요컨대, 상기 글래스 클로스를 포함하는 수지재가 상기 배선 기판의 최외층으로 사용될지라도, 상기 절연층의 두께를 50㎛ 또는 그 이상(55㎛, 60㎛)으로 하는 것에 의하여, 상기 글래스 클로스를 포함하는 수지재가 상기 중심층으로 사용되는 경우와 동등한 정도의 휨 양이 저감되는 것이 가능해진다.
상기 제 2 배선 패턴(16)이 상기 다층 배선 기판(10)의 제 1 절연층(11)의 표면 상에 형성되기 때문에, 상기 글래스 클로스(5)를 포함하는 상기 제 1 절연층(11)의 표면으로부터 상기 글래스 클로스가 노출되지 않아야 한다. 왜냐하면, 상기 글래스 클로스가 상기 절연층의 표면으로부터 노출되면, 상기 절연층의 표면이 평탄하지 않게 되고, 미세한 배선 패턴을 높은 정밀도로 형성하기가 어려워지고, 상기 절연층의 표면에서의 전기적 절연성이 열화되고, 상기 배선 패턴들 사이의 전기적 절연이 확보되지 않게 되고, 이러한 것에 의하여 미세간격으로 상기 배선 패턴을 형성하는 것이 방해되기 때문이다.
이처럼, 상기 절연층 상에 상기 배선 패턴들을 높은 정밀도로 형성하기 위한 견지에서는, 상기 글래스 클로스가 상기 절연층의 표면으로부터 노출되지 않도록 하는 것이 좋다.
도 4는 상기 절연층에서 상기 글래스 클로스의 배열 예를 보여주는 전자 현미경 사진이다. 도 4에서는, 상기 글래스 클로스는 상기 절연층들의 두께 방향으로 중심 근처에 위치하고, 상기 글래스 클로스와 상기 절연층의 표면 사이의 간격이 확보되어 있다.
도 5는 상기 절연층이 상기 글래스 클로스를 포함하는 수지 필름으로 형성되는 때에 상기 글래스 클로스와 상기 절연층의 표면 사이의 클리어런스(clearance)의 측정 결과를 보여준다.
도 5의 측정된 결과에 따르면, 상기 절연층의 두께가 얇아질수록 상기 글래스 클로스와 상기 절연층 표면 사이의 클리어런스는 좁아진다. 반대로, 상기 절연층의 두께가 두꺼워질수록 상기 글래스 클로스와 상기 절연층 표면 사이의 클리어런스는 넓어진다.
상기 다층 배선 기판이 형성된 경우에, 상기 글래스 클로스와 상기 절연층 표면 사이의 클리어런스(이간간격(離間間隔))는 경험적으로 약 10~15㎛ 이상으로 확보될 필요가 있다. 이러한 정도의 클리어런스를 확보하기 위해서는, 도 5에 도시된 실험결과에 따르면, 상기 절연층의 두께가 약 50㎛ 또는 그 이상으로 될 필요가 있다.
상기 글래스 클로스를 포함하는 수지 필름에서 상기 글래스 클로스의 변위(displacement), 상기 클로스의 직(weave) 편차, 가압 및 가열으로 상기 수지 필름을 라미네이트하는 때의 상기 글래스 클로스의 변위 등을 고려할 경우에, 상기 절연층의 두께를 약 50㎛ 또는 그 이상 확보하는 것에 의해, 상기 배선 패턴이 미 세한 패턴으로 형성될 수 있다.
전술한 바와 같이, 상기 절연층의 두께가 50㎛ 또는 그 이상인 경우에는, 상기 다층 배선 기판의 휨이 억제될 수 있다. 이러한 점에서도, 상기 절연층의 이러한 두께가 유효하다.
도 1에 도시된 바와 같이, 본 실시예의 상기 다층 배선 기판(10)에서는, 상기 외부 접속 단자가 형성되는 상기 제 1 절연층(11) 만이 상기 글래스 클로스를 포함하는 수지재로 형성된다. 상기 글래스 클로스를 포함하는 상기 절연층은 다른 절연층과 비교하여 물리적인 특성이 다르다. 이 때문에, 상기 절연층들이 다층 형태로 형성되는 경우에는, 다른 절연층들과는 물리적인 특성이 다른 상기 글래스 클로스를 포함하는 절연층을 중심층으로 이용하고, 그 양측에 대칭적으로 다른 절연층들을 배치하는 방법이 상기 다층 배선 기판의 전체적인 휨을 억제하는데 유리하다.
이에 반해서, 본 실시예에서는, 상기 글래스 클로스를 포함하는 절연층을 상기 제 1 절연층(11)으로 사용하고, 절연층들의 층 구성을 의도적으로 비대칭적으로 배치하고, 또한 상기 글래스 클로스를 포함하는 절연층을 두껍게 형성함으로써, 상기 다층 배선 기판의 전체적인 휨이 억제된다.
또한, 본 실시예의 상기 다층 배선 기판(10)에서는, 상기 글래스 클로스를 포함하는 절연층이 상기 다층 배선 기판(10) 중 배선 패턴의 배치밀도(alignment density)가 가장 낮은 제 1 절연층(11)으로 사용되기 때문에, 상기 글래스 클로스를 포함하는 절연층에 배선 패턴이 높은 밀도로 형성되지 않는다.
도 1의 좌측에는, 각 배선층에 있어서의 배선 패턴의 배치밀도(배선 면적비율)가 예시된다. 상기 다층 배선 기판에서의 배선층의 배선 면적비율은 제품마다 다를 수 있기 때문에, 이러한 배선 면적비율이 반드시 특정될 수는 없다. 통상, 외부 접속 단자가 접합되는 패드가 구성되는 배선층에 있어서의 배선 패턴의 배선 면적비율은 다른 배선층과 비교하여 낮게 된다. 도 1의 예에서는, 제 1 내지 제 3 배선 패턴들의 배선 면적비율 각각은 15%, 80%, 75%이고, 상기 접속 패드(20)의 탑재면의 배선 면적비율은 60%이다. 따라서, 외부 접속 단자가 형성되는 층에서의 배선 면적비율은 다른 층들과 비교하여 낮다.
이와 같이, 상기 외부 접속 단자가 접합되는 배선 패턴을 갖는 층의 배선 면적비율은 다른 층들에 비해 낮다. 그러므로, 상기 글래스 클로스를 포함하는 수지재가 상기 배선층을 구성하는 절연층으로 사용되더라도, 배선 패턴을 고밀도와 함께 높은 정밀도로 형성하기 위한 목적이 저해되지 않는다.
전술한 상기 다층 배선 기판(10)의 구성에 관한 효과를 요약하면 다음과 같다.
(1) 상기 다층 배선 기판을 구성하는 절연층은 상기 글래스 클로스를 포함하는 수지재를 이용하여 형성된다. 따라서, 상기 다층 배선 기판의 전체적인 강도가 확보될 수 있다.
(2) 상기 글래스 클로스를 포함하는 절연층이 다른 절연층보다 좀 더 두껍게 형성되지만, 상기 외부 접속 단자가 접합되는 절연층만이 상기 글래스 클로스를 포함하는 절연층으로 형성되고, 다른 절연층들은 종래의 절연층으로 형성된다. 따라 서, 상기 다층 배선 기판의 두께는 전체적으로 억제될 수 있으며, 상기 다층 배선 기판의 박형화가 도모될 수 있다.
(3) 상기 글래스 클로스를 포함하는 절연층의 두께는 상기 글래스 클로스와 상기 절연층 표면 사이의 클리어런스가 10㎛ 이상이 되도록 설정된다. 따라서, 상기 배선 패턴 사이의 전기적 절연을 확보하면서 상기 배선 패턴이 미세한 패턴으로 높은 정밀도로 형성될 수 있다.
(4) 상기 글래스 클로스를 포함하는 절연층은 외부 접속 단자가 접합되는 배선층에 적용된다. 따라서, 상기 다층 배선 기판에 고밀도 배선이 제조될 수 있다.
상기의 실시예에서는, 상기 글래스 클로스를 포함하는 절연층이 상기 제 1 절연층(11)으로만 사용되는 예가 개시되었다. 이러한 경우에, 상기 글래스 클로스를 포함하는 절연층의 표면으로 상기 글래스 클로스가 노출되지 않으면서 상기 다층 배선 기판의 전체적인 강도를 유지하여, 상기 다층 배선 기판의 전체적인 휨을 저감시키는 방법으로는, 상기 글래스 클로스를 포함하는 절연층을 상기 다층 배선 기판을 구성하는 적어도 하나의 절연층으로 이용하고, 상기 글래스 클로스와 상기 절연층 표면 사이의 클리어런스가 10~15㎛ 이상이 되도록 절연층의 두께를 설정함으로써 상기 다층 배선 기판이 형성될 수 있다.
이러한 경우에, 각 배선층을 구성하는 절연층이 종래의 글래스 클로스를 포함하지 않는 절연층에 비하여 더 두껍게 된다. 따라서, 상기 다층 배선 기판의 전체적인 두께는 상술한 실시예의 다층 배선 기판보다도 두꺼워지지만, 다층 배선 기판의 전체적인 강도는 더욱더 향상될 수 있으며, 고밀도 배선이 가능한 다층 배선 기판이 제공될 수 있다.
도 6a 내지 7b는 전술한 도 1에 도시된 다층 배선 기판의 제조 방법을 보여준다.
도 6a는 동판(copper plate)으로 된 2매의 지지 금속판(30a,30b)이 서로 붙여지고, 상기 외부 접속 단자가 접합되는 패드로서 상기 제 1 배선 패턴(14)이 지지 금속판(30a,30b) 각각의 표면에 형성된 상태를 보여준다.
상기 지지 금속판(30a,30b) 각각에 접하는 층으로 금 도금층(14a)을 형성하고, 그 다음 상기 금 도금층(14a) 상에 니켈 도금층(14b)과 구리 도금층(14c)을 적층함으로써, 상기 제 1 배선 패턴(14)이 형성된다.
그 다음, 상기 지지 금속판(30a,30b) 표면에 레지스트층이 형성된다. 그 다음, 상기 레지스트층을 노광 및 현상함으로써, 상기 지지 금속판(30a,30b) 표면에서 패드가 형성되는 각 부위가 노출되도록 하는 레지스트 패턴이 형성된다. 그리고, 상기 레지스트 패턴을 마스크로 이용하면서, 상기 지지 금속판(30a,30b)을 급전층으로 이용하는 전해 도금을 수행함으로써, 상기 금 도금층(14a), 니켈 도금층(14b) 및 구리 도금층(14c)이 순차적으로 적층된다.
상기 금 도금층(14a)은 상기 다층 배선 기판의 외면으로 노출되는 층이고, 패드 보호층으로서 역할을 수행한다. 상기 니켈 도금층(14b)은 상기 금 도금층(14a)이 상기 구리 도금층(14c)으로 확산되지 않도록 하기 위한 베리어층이다. 상기 구리 도금층(14c)은 전기적 접속을 위한 전도부의 주요부 역할을 수행한다.
상기 다층 배선 기판의 제조 공정에서 절연층과 배선층이 형성되는 때에, 상 기 지지 금속판(30a,30b)은 지지체로 이용된다. 약 0.3mm의 두께를 갖는 금속판이 상기 지지 금속판(30a,30b)으로 이용된다.
도 6b는 상기 제 1 배선 패턴(14)이 형성되는 지지 금속판(30a,30b)의 표면에 글래스 클로스를 포함하는 수지 필름이 배치되고, 가압 및 가열함으로써 상기 제 1 절연층(11)이 형성되고, 레이저 빔 가공에 의해 비아 홀(11a)이 형성된 상태를 보여준다.
상기 글래스 클로스를 포함하는 수지 필름으로서, 전술한 바와 같이, 약 50㎛ 두께의 수지 필름이 사용된다. 상기 글래스 클로스를 포함하는 수지 필름에서 수지재가 용융할 정도로 가열함으로써, 상기 수지 필름이 라미네이트 된다. 상기 수지 필름이 가열 경화된 후에는, 상기 제 1 절연층(11)을 형성하기 위한 상기 필름 내에 상기 비아 홀(11a)이 형성된다.
도 6(c)는 빌드 업 법에 의하여 제 1 절연층(11)의 상층에 배선층들이 순차적으로 적층된 상태를 보여준다.
각각의 배선층들은 세미애더티브 법에 의해서도 형성될 수 있다.
예를 들면, 도 6(b)에 도시된 상태로부터 제 1 비아(15)와 제 2 배선 패턴(16)을 형성하기 위하여, 먼저, 무전해 구리도금 또는 스퍼터링 법 등에 의하여 상기 비아 홀(11a)의 내면을 포함하는 상기 제 1 절연층(11)의 표면에 도금 시드층이 형성된다. 그 다음, 제 2 배선 패턴(16)을 따르는 레지스트 패턴이 상기 제 1 절연층(11) 표면에 형성된다. 그 다음, 도금 시드층을 도금 급전층으로 사용하는 전해도금을 실시함으로써, 상기 비아 홀(11a)과 제 2 배선 패턴(16)으로 되는 레지 스트 패턴의 리세스(recess,오목부) 내에 도금층이 형성된다. 따라서, 상기 제 1 비아(15)와 제 2 배선 패턴(16)의 형상이 되는 도체층이 형성된다. 그 다음, 상기 레지스트 패턴은 제거되고, 상기 제 1 절연층(11)의 표면으로 노출된 상기 도금 시드층이 제거된다. 따라서, 독립된 패턴으로서 상기 제 2 배선 패턴(16)이 형성된다.
이와 유사하게, 상기 제 2 절연층(12)과 제 3 절연층(13)이 순차적으로 적층되면서 배선층들이 형성된다. 본 실시예에서는, 제 2 절연층(12)과 제 3 절연층(13)으로 사용되는 수지 필름은 글래스 클로스를 포함하지 않고, 통상의 빌드 업 공정에서 사용되는 수지 필름이 사용된다.
상기 제 3 절연층(13)의 표면에 상기 접속 패드(20)가 형성된 다음에는, 상기 제 3 절연층(13)의 표면에 감광성의 솔더 레지스트를 침착하고, 상기 접속 패드(20)가 노출되도록 상기 솔더 레지스트를 노광 및 현상하여, 상기 보호막(21)을 형성한다.
이러한 배선층들을 빌드 업하는 동안에는, 도 6c에 도시된 바와 같이, 상기 지지 금속판(30a,30b) 쌍방에 대칭적으로 배선층들이 형성된다.
여기서, 상기 제 1 절연층(11), 제 2 절연층(12) 및 제 3 절연층(13) 중 적어도 하나는 상기 글래스 클로스를 포함하는 절연층으로 형성될 수 있다. 이러한 경우에, 상기 제 1 배선 패턴(14)을 형성한 지지 금속판(30a,30b) 상에 배선층들을 형성함으로써 빌드 업 층을 형성하는 동안에, 상기 글래스 클로스를 포함하는 절연층으로는 상기 글래스 클로스를 포함하는 수지 필름(수지재)이 사용될 수 있다.
도 7a는 상기 지지 금속판(30a,30b) 상에 배선층들이 형성된 다음, 상기 지지 금속판(30a,30b)이 붙인 부분을 따라서 분리된 상태를 보여준다(도 7a는 분리된 그 하나를 보여줌). 상기 지지 금속판(30a,30b)이 두 부분으로 분리되는 것에 의하여, 지지 금속판(30a,30b) 상에 각각 지지되는 빌드 업 층이 획득될 수 있다.
도 7b는 상기 지지 금속판(30a,30b)이 화학적 에칭에 의해 제거되어 상기 다층 배선 기판(10)이 획득되는 것을 보여준다.
본 실시예에서는, 상기 지지 금속판(30a,30b) 각각은 동판이 사용된다. 상기 동판은 에칭에 의해서 간단히 용해되어 제거될 수 있으며, 패드로서 역할을 수행하는 상기 제 1 배선 패턴(14)의 외면은 금 도금층(14a)으로 형성된다. 따라서, 상기 지지 금속판(30a,30b)을 화학적으로 에칭하는 동안에 제 1 배선 패턴(14)은 영향을 받지 않게 되므로, 상기 지지 금속판(30a,30b)만을 선택적으로 에칭하여 제거할 수 있다.
이와 같이, 상기 외부 접속 단자가 접합되고 패드로서 역할을 수행하는 제 1 배선 패턴(14)에 영향을 가하지 않으면서 선택적으로 에칭될 수 있는 금속이 상기 지지 금속판(30a,30b)으로 선택되는 것이 좋다.
본 실시예에 따라 상기 다층 배선 기판을 제조하는 방법에 의하면, 상기 지지 금속판(30a,30b)에 의하여 배선층이 확실히 지지되면서 다층 형태로 배선층이 형성된다. 따라서, 제조 공정 중에 상기 배선층과 절연층에 변형을 가하지 않으면서 상기 다층 배선 기판이 제조될 수 있고, 배선 패턴이 높은 정밀도로 형성될 수 있다. 또한, 상기 지지 금속판(30a,30b)을 에칭함으로써 획득되는 상기 다층 배선 기판은 글래스 클로스를 포함하는 절연층을 포함한다. 따라서, 휨 등의 변형을 억제할 수 있는 다층 배선 기판이 제공될 수 있다. 또한, 글래스 클로스를 포함하는 수지 필름(수지재)을 사용하는 것을 제외하고는, 종래의 빌드 업 법 등을 사용하여 배선층을 다층 구조로 형성할 수 있다는 이점이 있다.
상술한 실시예에서는, 배선층이 4층 구조로 형성되는 다층 배선 기판이 도시되었다. 그러나, 상기 다층 배선 기판을 구성하는 배선층의 수는 특별히 제한되지 않는다. 또한, 글래스 클로스를 포함하는 절연층으로 사용되는 절연재의 재료, 글래스 클로스의 특성, 섬유 직경, 직(weave) 등에 대해서도 특별히 제한되지 않는다.
실시예들을 참조하여 본 발명이 개시됨으로써, 당업자에 의하여 첨부된 청구항에 의해 명확해지는 본 발명의 사상 및 범위로부터 벗어나지 않는 범위 내에서 다양한 변형 및 부가가 이루어질 수 있다. 따라서, 본 발명의 사상 및 범위 내에 속하는 이러한 변화 및 변형에 대해서도 본 발명의 권리범위에 속한다고 할 것이다.
도 1은 본 발명의 실시예에 따른 다층 배선 기판의 구성을 보여주는 단면도.
도 2는 본 발명의 실시예에 따른 다층 배선 기판의 휨 양을 측정한 결과를 보여주는 그래프.
도 3은 본 발명의 실시예에 따른 다층 배선 기판의 휨 방향과 휨 양을 보여주는 설명도.
도 4는 절연층의 단면을 보여주는 전자 현미경 사진.
도 5는 글래스 클로스와 절연층 표면 사이의 클리어런스 측정 결과를 보여주는 그래프.
도 6a 내지 6c는 본 발명의 실시예에 따른 다층 배선 기판을 제조하는 방법을 보여주는 단면도.
도 7a 내지 도 7b는 본 발명의 실시예에 따른 다층 배선 기판을 제조하는 방법을 보여주는 단면도.

Claims (11)

  1. 절연층과 배선층을 복수층으로 적층한 적층체로서 형성된 코어리스 다층 배선 기판으로서,
    상기 적층체의 일방의 면이 반도체 소자의 탑재면, 타방의 면이 외부 접속 단자의 접합면으로서 형성되고,
    상기 외부 접속 단자의 접합면을 갖는 절연층은 글래스 클로스(glass cloth)를 포함하는 절연층으로 형성되고,
    상기 글래스 클로스를 포함하는 절연층에 적층된 다른 절연층은, 글래스 클로스를 포함하지 않은 절연층으로 형성되고,
    상기 글래스 클로스를 포함하는 절연층은, 외부 접속 단자용 패드와, 상기 외부 접속 단자용 패드와 전기적으로 접속되고, 두께 방향으로 관통하는 비아를 포함하고,
    상기 외부 접속 단자용 패드는, 상기 글래스 클로스를 포함하는 절연층으로부터 노출하는 면과 상기 노출하는 면과 반대측의 면 및 측면을 갖고, 상기 반대측의 면 및 측면은, 상기 글래스 클로스를 포함하는 절연층으로 덮여 있고,
    각 배선층의 배선 면적비율은, 상기 글래스 클로스를 포함하는 절연층에 형성된 상기 외부 접속 단자용 패드를 포함하는 배선층이 가장 낮고,
    상기 글래스 클로스를 포함하는 절연층은, 상기 다른 절연층에 비해 두껍게 형성되어 있는 것을 특징으로 하는 다층 배선 기판.
  2. 제1항에 있어서,
    상기 글래스 클로스를 포함하는 절연층은, 상기 반도체 소자의 탑재면 측에 위치하는 일방의 면과 글래스 클로스와의 클리어런스(clearance)가 10㎛ 이상으로 마련되어 있는 것을 특징으로 하는 다층 배선 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 적층체의 일방의 면 상에 솔더 레지스트막이 형성되고, 상기 반도체 소자와 접속하기 위한 접속 패드가 상기 솔더 레지스트막으로부터 노출되어 있는 것을 특징으로 하는 다층 배선 기판.
  4. 절연층과 배선층을 복수층으로 적층한 적층체의 일방의 면이 반도체 소자의 탑재면, 타방의 면이 외부 접속 단자의 접합면으로 형성된 코어리스 다층 배선 기판의 제조 방법으로서,
    지지 금속판 상에, 상기 외부 접속 단자가 접합된 외부 접속 단자용 패드를 포함하는 배선 패턴을 형성하는 단계;
    상기 지지 금속판 상에, 상기 배선 패턴을 덮도록 글래스 클로스를 포함하는 절연층을 형성하고, 상기 글래스 클로스를 포함하는 절연층을 두께 방향으로 관통하고, 상기 배선 패턴과 전기적으로 접속되는 비아를 형성하는 단계;
    상기 글래스 클로스를 포함하는 절연층 상에, 배선층 및 글래스 클로스를 포함하지 않는 절연층을 적층한 빌드 업 층을 형성하는 단계; 및
    상기 지지 금속판을 선택적으로 제거하고, 상기 글래스 클로스를 포함하는 절연층으로부터 상기 외부 접속 단자용 패드를 노출시키는 단계를 포함하고,
    상기 글래스 클로스를 포함하는 절연층에 형성되고, 상기 외부 접속 단자용 패드를 포함한 배선 패턴의 배선 면적비율이 상기 글래스 클로스를 포함하지 않는 절연층에 형성된 배선층의 배선 면적비율에 비해 가장 낮고,
    상기 글래스 클로스를 포함하는 절연층은, 상기 글래스 클로스를 포함하지 않는 절연층보다 두껍게 형성되어 있는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
  5. 제4항에 있어서,
    상기 글래스 클로스를 포함하는 절연층의 두께를 50㎛ 이상으로 설정하는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
  6. 제4항 또는 제5항에 있어서,
    상기 글래스 클로스를 포함하는 절연층을 글래스 클로스 첨가 수지재에 의해 형성하는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
  7. 제4항 또는 제5항에 있어서,
    상기 지지 금속판 상에 배선 패턴을 형성하는 공정에서,
    상기 지지 금속판 상에 레지스터 패턴을 형성하고, 상기 레지스터 패턴을 마스크로서 상기 지지 금속판을 급전층으로 하는 전해 도금에 의해 상기 배선 패턴을 형성하는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
  8. 제4항 또는 제5항에 있어서,
    상기 빌드 업 층을 형성하는 공정 후, 상기 지지 금속판을 선택적으로 제거하는 공정 전에, 상기 적층체의 일방의 면 상에 솔더 레지스트막을 형성하고, 상기 반도체 소자와 접속하기 위한 접속 패드를 상기 솔더 레지스트막으로부터 노출하는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
  9. 삭제
  10. 삭제
  11. 삭제
KR20090022924A 2008-03-19 2009-03-18 다층 배선 기판 및 그 제조 방법 KR101479349B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008070681A JP5295596B2 (ja) 2008-03-19 2008-03-19 多層配線基板およびその製造方法
JPJP-P-2008-070681 2008-03-19

Publications (2)

Publication Number Publication Date
KR20090100292A KR20090100292A (ko) 2009-09-23
KR101479349B1 true KR101479349B1 (ko) 2015-01-05

Family

ID=41087768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20090022924A KR101479349B1 (ko) 2008-03-19 2009-03-18 다층 배선 기판 및 그 제조 방법

Country Status (5)

Country Link
US (1) US8129626B2 (ko)
JP (1) JP5295596B2 (ko)
KR (1) KR101479349B1 (ko)
CN (1) CN101540311B (ko)
TW (1) TWI448216B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020060265A1 (ko) * 2018-09-20 2020-03-26 주식회사 엘지화학 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치
US11848263B2 (en) 2018-09-20 2023-12-19 Lg Chem, Ltd. Multilayered printed circuit board, method for manufacturing the same, and semiconductor device using the same

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5527585B2 (ja) * 2009-12-15 2014-06-18 日立化成株式会社 多層配線基板及びその製造方法
JP5479233B2 (ja) * 2010-06-04 2014-04-23 新光電気工業株式会社 配線基板及びその製造方法
JP5444136B2 (ja) * 2010-06-18 2014-03-19 新光電気工業株式会社 配線基板
JP5578962B2 (ja) 2010-06-24 2014-08-27 新光電気工業株式会社 配線基板
EP2448380A1 (en) * 2010-10-26 2012-05-02 ATOTECH Deutschland GmbH Composite build-up material for embedding of circuitry
JP5715835B2 (ja) * 2011-01-25 2015-05-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP2013033914A (ja) * 2011-06-27 2013-02-14 Toshiba Corp 半導体装置
JP6081693B2 (ja) * 2011-09-12 2017-02-15 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP5851211B2 (ja) * 2011-11-11 2016-02-03 新光電気工業株式会社 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
JP2013149941A (ja) * 2011-12-22 2013-08-01 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
US9288909B2 (en) * 2012-02-01 2016-03-15 Marvell World Trade Ltd. Ball grid array package substrate with through holes and method of forming same
JP5955102B2 (ja) * 2012-05-29 2016-07-20 京セラ株式会社 配線基板およびその製造方法
JP5990421B2 (ja) * 2012-07-20 2016-09-14 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
TWI512922B (zh) * 2012-09-26 2015-12-11 Unimicron Technology Corp 封裝基板與封裝結構之製法
JP2014075515A (ja) * 2012-10-05 2014-04-24 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
CN103732012B (zh) * 2012-10-15 2016-11-16 景硕科技股份有限公司 线路载板的增层方法
CN103730436B (zh) * 2012-10-15 2016-11-16 景硕科技股份有限公司 线路载板的增层结构
JP2014127623A (ja) 2012-12-27 2014-07-07 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
JP6381432B2 (ja) * 2014-05-22 2018-08-29 新光電気工業株式会社 インダクタ、コイル基板及びコイル基板の製造方法
KR20160010960A (ko) * 2014-07-21 2016-01-29 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6444651B2 (ja) * 2014-08-12 2018-12-26 日本シイエムケイ株式会社 多層プリント配線板
KR20160127226A (ko) * 2015-04-23 2016-11-03 에스케이하이닉스 주식회사 지지 패턴을 구비하는 인쇄회로기판 및 이의 제조 방법
US10395810B2 (en) 2015-05-19 2019-08-27 Shinko Electric Industries Co., Ltd. Inductor
JP6661232B2 (ja) * 2016-03-01 2020-03-11 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
US10249561B2 (en) 2016-04-28 2019-04-02 Ibiden Co., Ltd. Printed wiring board having embedded pads and method for manufacturing the same
JP6594264B2 (ja) * 2016-06-07 2019-10-23 新光電気工業株式会社 配線基板及び半導体装置、並びにそれらの製造方法
CN106409688B (zh) * 2016-07-22 2018-08-21 深南电路股份有限公司 一种超薄无芯封装基板的加工方法和结构
CN106340461B (zh) * 2016-07-22 2019-01-01 深南电路股份有限公司 一种超薄无芯封装基板的加工方法和结构
JP2018032661A (ja) 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびその製造方法
JP2018032660A (ja) 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP2018032657A (ja) 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
US10424547B2 (en) * 2017-08-30 2019-09-24 Advanced Semiconductor Engineering Inc. Semiconductor device package and a method of manufacturing the same
WO2020175476A1 (ja) * 2019-02-27 2020-09-03 住友電工プリントサーキット株式会社 プリント配線板及びプリント配線板の製造方法
WO2023157624A1 (ja) * 2022-02-15 2023-08-24 凸版印刷株式会社 インターポーザ、半導体パッケージ及びそれらの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759600B2 (en) 2001-04-27 2004-07-06 Shinko Electric Industries Co., Ltd. Multilayer wiring board and method of fabrication thereof
US6936336B2 (en) 2002-03-15 2005-08-30 Kyocera Corporation Transfer sheet and production method of the same and wiring board and production method of the same
JP2007096260A (ja) 2005-08-29 2007-04-12 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2007173459A (ja) 2005-12-21 2007-07-05 Ibiden Co Ltd プリント配線板の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2610487B2 (ja) * 1988-06-10 1997-05-14 株式会社日立製作所 セラミック積層回路基板
EP0526133B1 (en) * 1991-07-26 1997-03-19 Nec Corporation Polyimide multilayer wiring substrate and method for manufacturing the same
JP3197213B2 (ja) * 1996-05-29 2001-08-13 松下電器産業株式会社 プリント配線板およびその製造方法
JP2001024338A (ja) 1999-07-08 2001-01-26 Nippon Circuit Kogyo Kk 多層板の貫通穴の形成方法
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP2001217514A (ja) * 2000-02-03 2001-08-10 Denso Corp 多層配線基板
WO2002027786A1 (fr) * 2000-09-25 2002-04-04 Ibiden Co., Ltd. Element semi-conducteur, procede de fabrication d'un element semi-conducteur, carte a circuit imprime multicouche, et procede de fabrication d'une carte a circuit imprime multicouche
JP4587576B2 (ja) * 2001-01-30 2010-11-24 京セラ株式会社 多層配線基板
JP2004186265A (ja) 2002-11-29 2004-07-02 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
JP2005193407A (ja) * 2003-12-26 2005-07-21 Tdk Corp 電子部品及び多層基板
JP2005243942A (ja) * 2004-02-26 2005-09-08 Ngk Spark Plug Co Ltd 配線基板
JP4016039B2 (ja) * 2005-06-02 2007-12-05 新光電気工業株式会社 配線基板および配線基板の製造方法
US7629559B2 (en) * 2005-12-19 2009-12-08 Endicott Interconnect Technologies, Inc. Method of improving electrical connections in circuitized substrates
JP4929784B2 (ja) * 2006-03-27 2012-05-09 富士通株式会社 多層配線基板、半導体装置およびソルダレジスト
JP2008028302A (ja) * 2006-07-25 2008-02-07 Sumitomo Bakelite Co Ltd 多層回路基板及び該多層回路基板を用いた半導体装置
JP4635033B2 (ja) * 2007-08-21 2011-02-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
US8115113B2 (en) * 2007-11-30 2012-02-14 Ibiden Co., Ltd. Multilayer printed wiring board with a built-in capacitor
WO2009113202A1 (ja) * 2008-03-10 2009-09-17 イビデン株式会社 フレキシブル配線板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759600B2 (en) 2001-04-27 2004-07-06 Shinko Electric Industries Co., Ltd. Multilayer wiring board and method of fabrication thereof
US6936336B2 (en) 2002-03-15 2005-08-30 Kyocera Corporation Transfer sheet and production method of the same and wiring board and production method of the same
JP2007096260A (ja) 2005-08-29 2007-04-12 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2007173459A (ja) 2005-12-21 2007-07-05 Ibiden Co Ltd プリント配線板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020060265A1 (ko) * 2018-09-20 2020-03-26 주식회사 엘지화학 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치
US11848263B2 (en) 2018-09-20 2023-12-19 Lg Chem, Ltd. Multilayered printed circuit board, method for manufacturing the same, and semiconductor device using the same

Also Published As

Publication number Publication date
CN101540311A (zh) 2009-09-23
JP2009224739A (ja) 2009-10-01
CN101540311B (zh) 2013-09-04
KR20090100292A (ko) 2009-09-23
US20090236135A1 (en) 2009-09-24
JP5295596B2 (ja) 2013-09-18
TW200942096A (en) 2009-10-01
US8129626B2 (en) 2012-03-06
TWI448216B (zh) 2014-08-01

Similar Documents

Publication Publication Date Title
KR101479349B1 (ko) 다층 배선 기판 및 그 제조 방법
JP4452222B2 (ja) 多層配線基板及びその製造方法
US8609997B2 (en) Multilayer wiring substrate
TWI470758B (zh) Wiring board and manufacturing method thereof
KR101208379B1 (ko) 배선판과 그 제조 방법
JP4072176B2 (ja) 多層配線基板の製造方法
US8686300B2 (en) Printed wiring board and method for manufacturing the same
KR101550467B1 (ko) 배선기판, 배선기판의 제조방법, 및 반도체 패키지
US8304663B2 (en) Wiring board and manufacturing method thereof
JP4914474B2 (ja) 多層印刷回路基板の製造方法
TWI475938B (zh) 多層配線板及其製造方法
JP2017157666A (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP5479638B2 (ja) 配線基板
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2008078683A (ja) 多層配線基板
KR20220101628A (ko) 배선 회로 기판
CN116153899A (zh) 布线基板
KR20170079542A (ko) 인쇄회로기판
KR101231525B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2024006475A (ja) 配線基板
KR101251749B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101113889B1 (ko) 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
JP2012119361A (ja) 配線基板
KR101262561B1 (ko) 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191127

Year of fee payment: 6