JP2007173459A - プリント配線板の製造方法 - Google Patents

プリント配線板の製造方法 Download PDF

Info

Publication number
JP2007173459A
JP2007173459A JP2005367974A JP2005367974A JP2007173459A JP 2007173459 A JP2007173459 A JP 2007173459A JP 2005367974 A JP2005367974 A JP 2005367974A JP 2005367974 A JP2005367974 A JP 2005367974A JP 2007173459 A JP2007173459 A JP 2007173459A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
manufacturing
forming
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005367974A
Other languages
English (en)
Other versions
JP4811015B2 (ja
Inventor
Yoshiyuki Iwata
義幸 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2005367974A priority Critical patent/JP4811015B2/ja
Priority to US11/567,344 priority patent/US7736457B2/en
Priority to AT06835022T priority patent/ATE545321T1/de
Priority to PCT/JP2006/325402 priority patent/WO2007072872A1/ja
Priority to KR1020077020857A priority patent/KR101023003B1/ko
Priority to EP06835022A priority patent/EP1835792B1/en
Priority to CN2006800087155A priority patent/CN101142864B/zh
Priority to TW095148097A priority patent/TWI301393B/zh
Publication of JP2007173459A publication Critical patent/JP2007173459A/ja
Application granted granted Critical
Publication of JP4811015B2 publication Critical patent/JP4811015B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00Ancillary operations in connection with laminating processes
    • B32B38/10Removing layers, or parts of layers, mechanically or chemically
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00Treatment by energy or chemical effects
    • B32B2310/08Treatment by energy or chemical effects by wave energy or particle radiation
    • B32B2310/0806Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation
    • B32B2310/0843Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation using laser
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • H05K2201/09527Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056Perforating lamina
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056Perforating lamina
    • Y10T156/1057Subsequent to assembly of laminae
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

【課題】効率の良い新規なプリント配線板の製造方法を提供すること
【解決手段】 このプリント配線板(図1B)の製造方法は、銅張積層板を2組用意するステップ(図2A)と、銅張積層板を貼り合わせるステップ(図2B)と、貼り合わせた積層板の両面にランドを形成するステップ(図2C〜2E)と、貼り合わせた積層板の両面に樹脂層を夫々形成し、ビアホール用の穴を開口してビアホールを夫々形成するステップ(図2F〜2L)と、更に、樹脂層を形成し、ビアホール用の穴を開口し、ビアホールを形成するステップ(図2M)と、貼り合わせた積層板を分離するステップ(図2N)と、分離された積層板の貼り合わせていた面よりビアホール用の穴を開口し、ビアホールを形成するステップ(図2O〜2T)とを含み、樹脂層に形成されたビアホール(33-1,33-2)と前記積層板に形成されたビアホール(42)の向きが逆向きとなっている。
【選択図】図1B

Description

本発明はプリント配線板の製造方法に関し、更に具体的には効率の良いプリント配線板の製造方法に関する。
特開2000-323613は、銅板を支持板とし、銅板上に、半導体素子搭載面が形成された半導体素子搭載層から外部接続端子装着面が形成された外部接続端子装着層の方向に、バイアホール、導体配線及び絶縁層を順次形成していき、銅板を除去して厚みの薄い半導体装置用多層プリント配線板の製造方法を記載している。
特開2000-323613「半導体装置用多層基板及びその製造方法」(平成12年11月24日公開)
このような多層プリント配線板は、搭載される半導体素子(ICチップ)に内蔵されるゲート数が非常に多く、従ってプリント配線板も多層化され、導体パターンも高密度されているため、非常に多数の製造工程を経て製造されている。
これらの各製造工程は、所定の多層プリント板を製造するためには必須であり、いずれも省略することが出来ない。
従って、各製造工程を省略することなく、効率の良いプリント配線板の製造方法の開発が望まれていた。
従って、本発明は、効率の良い新規なプリント配線板の製造方法を提供することを目的とする。
上記目的に鑑みて、本発明に係るプリント配線板の製造方法は、銅張積層板を2組用意するステップと、前記銅張積層板を貼り合わせるステップと、前記貼り合わせた積層板の両面にランドを形成するステップと、前記貼り合わせた積層板の両面に、樹脂層を夫々形成し、ビアホール用の穴を開口してビアホールを夫々形成するステップと、前記貼り合わせた積層板を分離するステップとを含む。
更に、本発明に係るプリント配線板の製造方法は、銅張積層板を2組用意するステップと、前記銅張積層板を貼り合わせるステップと、前記貼り合わせた積層板の両面にランドを形成するステップと、前記貼り合わせた積層板の両面に、樹脂層を夫々形成し、ビアホール用の穴を開口してビアホールを夫々形成するステップと、前記貼り合わせた積層板を分離するステップと、前記分離された積層板の貼り合わせていた面よりビアホール用の穴を開口し、ビアホールを形成するステップとを含み、前記樹脂層に形成されたビアホールと前記積層板に形成されたビアホールの向きが逆向きである。
更に、上記プリント配線板の製造方法では、前記片面銅張積層板及び両面銅張積層板は、ガラス織布基材又はガラス不織布基材に熱硬化性樹脂を含浸後に両面又は片面に銅箔を積層し加熱加圧した基材からなるようにしてもよい。
更に、上記プリント配線板の製造方法では、前記樹脂層の上面に、更に、樹脂層を夫々形成し、ビアホール用の穴を開口してビアホールを形成するステップを、1回以上繰り返してもよい。
更に、本発明に係るプリント配線板の製造方法は、2組の支持板を用意するステップと、前記2組の支持板を張り合わせるステップと、前記貼り合わせた支持板の両面にランドを夫々形成するステップと、前記支持板の両面に、第1の樹脂層を夫々形成し、ビアホール用の穴を開口してビアホールを形成するステップと、前記貼り合わせた支持板を分離するステップとを含む。
更に、本発明に係るプリント配線板の製造方法は、2組の支持板を用意するステップと、前記2組の支持板を張り合わせるステップと、前記貼り合わせた支持板の両面にランドを夫々形成するステップと、前記支持板の両面に、第1の樹脂層を夫々形成し、ビアホール用の穴を開口してビアホールを形成するステップと、前記貼り合わせた支持板を分離するステップと、前記支持板を夫々取り去るステップと、前記第1の樹脂層の下面に、第2の樹脂層を形成し、ビアホール用の穴を開口してビアホールを形成するステップとを含み、予め前記支持板の上面に形成された第1の樹脂層に形成されたビアホールと、前記支持板を取り去った後に第2の樹脂層に形成されたビアホールとは、開口の向きが逆向きに形成される。
更に、上記プリント配線板の製造方法では、前記支持板は、銅板からなることもできる。
更に、上記プリント配線板の製造方法では、前記第1の樹脂層の上面に、更に、樹脂層を夫々形成し、ビアホール用の穴を開口してビアホールを夫々形成するステップを1回以上繰り返すこともできる。
更に、上記プリント配線板の製造方法では、前記銅張積層板や支持板を貼り合わせるステップは、各工程の処理温度では軟化・溶融せず、プリント配線板の劣化する温度未満で軟化・溶融するような熱可塑性の樹脂を接着剤として使用することもできる。
更に、上記プリント配線板の製造方法では、前記プリント配線板の劣化する温度未満は、240°C未満であってよい。
更に、上記プリント配線板の製造方法では、前記銅張積層板や支持板を貼り合わせるステップは、剥離可能なレジストを接着剤として使用してもよい。
更に、上記プリント配線板の製造方法では、前記銅張積層板を貼り合わせるステップは、部分的な半田付けで行ってもよい。
本発明によれば、効率の良い新規なプリント配線板の製造方法を提供することができる。
以下、本発明に係るプリント配線板の製造方法の一実施形態に関して、添付の図面を参照しながら詳細に説明する。図中、同じ要素の対しては同じ符号を付して、重複した説明を省略する。
以下に説明する第1の実施形態に係る製造方法は、コアを有する多層プリント配線板に関するものであり、第2の実施形態に係る製造方法は、コアレス多層プリント配線板に関するものである。
[第1の実施形態]
(多層プリント配線板の構成)
まず最初に、本発明に係る製造方法によって製造された多層プリント配線板の構成を簡単に説明する。
図1A及び図1Bは、多層プリント配線板19,20の構成を夫々示す図である。図1Aに示す多層プリント配線板19は、通常のビルドアッププロセスによって製造された多層プリント配線板である。図1Bに示す多層プリント配線板20は、同様にビルドアッププロセスによって製造された多層プリント配線板であるが、反りの発生を減少し、搭載半導体素子との間の接続不良を減少せしめた多層プリント配線板である。
図1Aに示す多層プリント配線板19は、コア層22と、第1の樹脂層26-1と、第1の樹脂層に形成されたビアホール33-1と、第1の樹脂層の上面に配置された第2の樹脂層26-2と、第2の樹脂層に形成されたビアホール33-2とを備えている。
コア層22は、典型的にはFRP(繊維強化プラスチック)からなり、更に好ましくは、ガラスエポキシ銅張積層板を出発材料として構成されている。
なお、図1Aでは、樹脂層として第1及び第2の樹脂層26-1,26-2を紹介しているが、これに限定されない。コア層22の上面に1層又は3層以上の必要な樹脂層を有するプリント板とすることが出来る。
図1Bに示す多層プリント配線板20は、第1の樹脂層26-1と、第1の樹脂層に形成されたビアホール33-1と、第1の樹脂層の上面に配置された第2の樹脂層26-2と、第2の樹脂層に形成されたビアホール33-2と、第1の樹脂層26-1の第2の樹脂層とは反対面(下面側)に配置されたコア層22と、コア層に形成されたビアホール42とを備え、ビアホール33-1,33-2とビアホール42との開口の向きが逆となっている。
この多層プリント配線板20に関しては、本出願人が先に出願した特願2005-319432「半導体装置用多層プリント配線板及びその製造方法」(出願日:2005年11月02日)に詳しい。なお、特願2005-319432は、本願の出願時点で未だ出願公開されていないことを承知されたい。
ここで、第1及び第2の樹脂層のビアホール33-1,33-2の断面形状が上方に広く下方に狭い形状であり、この最下層22に設けられたビアホール42の断面形状は上方に狭く下方に広い形状であり、相互に逆向きとしてもよい。
この最下層のコア層22は、典型的にはFRPからなる。更に、好ましくは、この最下層22は、典型的にはガラスエポキシ銅張積層板を出発材料として構成され、この積層板22に張られた銅箔23を利用している。
なお、図1Bでは、樹脂層として第1及び第2の樹脂層26-1,26-2を紹介しているが、これに限定されない。コア層22の上面に1層又は3層以上の必要な樹脂層を有するプリント板とすることが出来る。
図1Bに示す第1実施形態に係る多層プリント配線板20は、次のような利点を有している。
(1)多層プリント配線板20は、第1及び第2の樹脂層26-1,26-2に形成されているビアホール33-1,33-2とコア層22に形成されているビアホール42とでは、その開口の向きが逆であるため、樹脂層26-1,26-2とコア層22では反りの方向が反対となる。その結果、半田バンプのリフローの際の加熱によっても、多層プリント配線板20に反りがほとんど発生しないので、半導体素子とプリント配線板との間隔がほぼ一定に維持される。従って、接続不良の問題はほとんど発生しない。
(2)また、コア層22は、典型的にはガラスエポキシ銅張積層板よりなる。ガラス基材を構成する複数枚のガラス織布(図示せず。)は、加熱に対して非常に良好な寸法安定性を有している。従って、コア層22は、樹脂のみから成る層と比較して、熱膨張係数が非常に小さく、寸法安定性に優れている。半導体素子を搭載した場合、半導体素子(図示せず。)、樹脂層26-1,26-2、コア層22という順序となり、樹脂層26-1,26-2を、樹脂層より熱膨張係数の小さな半導体素子とコア層22とで挟み込む構成になるので、半導体素子実装後の冷・熱サイクル試験において半導体素子実装基板の反り量が減少し、多層プリント配線板にクラックが入りにくくなる。
(3)最下層22は、典型的にはガラスエポキシ銅張積層板を出発材料として構成され、この積層板22に張られた銅箔23を利用している。一般に、銅箔23と積層板22との密着力を確保するため、楕円内に拡大図で示したように、銅箔23の積層板22側はマット処理(粗化処理)が施され、ミクロに観察すると突起(アンカー)27が積層板22に食い込み、積層板22と非常に強く密着している。従って、銅箔23と積層板22との間は、非常に強い密着力で接合され、プリント配線板を強固なものとしている。
(製造方法)
次に、図2A〜2Tを参照しながら、図1A及び図1Bに示す多層プリント配線板19,20の製造方法を順を追って説明する。本実施形態の特徴は、図2B〜2Mに示す工程では、2組のプリント配線板を背中合わせに貼り付けて、各工程において同時に又は逐次的に処理を行う。その後の図2N〜2Tに示す工程では、2組のプリント配線板を剥がして各組のプリント配線板を個別に処理する。以上により、全体として効率の良い多層プリント配線板の製造を達成している。
図2Aに示すように、出発材料として、典型的には両面銅張積層板(例えば、FR−4)21を2枚用意する。なお、上側に描かれたプリント板に関しては参照符号に「U」を付し、下側に描かれたプリント板に関しては参照符号に「L」を付して、両者を区別している。
コア基材となる2枚の積層板22U,22Lは、図に示していないが、1枚以上のガラス織布に熱硬化性のエポキシ樹脂を含浸し半硬化させたものであり、両面に夫々銅箔23U,23Lを張って熱硬化させたものである。例えば、12ミクロンの銅箔が張られた厚さ0.06mmのガラスエポキシ両面銅張積層板を用いることができる。このとき、基材となるガラス織布は2枚が好ましい。
その他、積層板22U,22Lとして、ガラス基材ビスマレイミドトリアジン樹脂含浸積層板、ガラス基材ポリフェニレンエーテル樹脂含浸積層板、ガラス基材ポリイミド樹脂含浸積層板等を用いることもできる。ここで、コア層の厚みは、0.04〜0.40mmが好ましい。その範囲であると、コア層の剛性やコア層と樹脂層の反り方向の相殺により、多層プリント配線板の反りを小さくできる。
図2Bに示すように、2枚の積層板22U,22Lを背中合わせに貼り付ける。接着剤70としては、次の要件を満たすものであればよい。
(1)図2B〜2Mの各工程の処理で、2組のプリント配線板が剥がれないこと。特に、これらの工程の処理温度で剥がれないこと。
(2)図2B〜2Mの各工程の処理液等を汚染しないこと。
(3)プリント配線板が劣化する温度未満で、2組のプリント配線板を剥がすことが出来ること、更に、プリント板が曝される最高温度である半田付け温度以下で、2組のプリント配線板を剥がすことが出来ることが好ましい。
以上のことから、図2B〜2Mの各工程の処理温度では軟化・溶融せず、プリント配線板劣化温度未満又は半田付け温度以下で軟化・溶融するような熱可塑性の樹脂が選択される。或いは、剥離可能なレジストを塗布して、圧着してもよい。或いは、半田付けしてもよい。しかし、半田付けの場合は、全面で貼り付けるのでなく、部分的に半田付けすることが好ましい。
図2Cに示すように、上方の銅箔23U,23Lの将来、パターンとして残したい部分にエッチングレジスト24U,24Lを夫々形成する。
図2Dに示すように、エッチングレジスト24U,24Lで覆われた部分以外の銅箔23U,23Lを、エッチングにより夫々取り去る。
図2Eに示すように、銅箔23U,23Lの上のエッチングレジスト24U,24Lを夫々剥離する。積層板22U,22Lの各上面に銅箔23U,23Lを利用したランド25U,25Lが夫々形成される。
図2Fに示すように、積層板22U,22Lの各上面に樹脂層26-1U,26-1Lを夫々形成する。この樹脂層は、典型的には、プリプレグのような半硬化樹脂シート,層間絶縁用樹脂フィルム等を貼り付けて熱硬化したり、硬化前の樹脂をスクリーン印刷して加熱し形成することが出来る。なお、樹脂層26-1U,26-1Lの形成前に、所望によりランド25U,25Lを粗化処理してもよい。
図2Gに示すように、樹脂層26-1U,26-1Lの夫々のランド25U,25Lの上方に位置する部分に対して、ビアホール形成のための開口26a-1U,26a-1Lを、例えば炭酸ガスレーザを用いたレーザ照射により夫々形成する。このとき、銅のランド25U,25Lは、開口形成時のストッパとして機能し、開口26a-1U,26a-1Lの深さは夫々のランド25U,25Lの上面までとなる。形成された開口26a-1U,26a-1Lは、間口が広く、底の方に行くに従って狭くなる形状(広口先細形状)としてもよい。この場合、ビアホールの断面形状は、矩形ではなく、概して逆台形形状となる。
なお、炭酸ガスレーザ以外にも、エキシマレーザ、YAGレーザ、UVレーザ等を使用してもよい。更に、開口時には、所望により、例えばPETフィルムのような保護フィルムを利用してもよい。以下のビアホールの開口に関しても同様である。
図2Hに示すように、開口26a-1U,26a-1Lの形成された樹脂層26の上に、無電解メッキに対する触媒核を形成し、無電解銅メッキ工法により、例えば0.6〜3.0ミクロン程度の無電解メッキ層28-1U,28-1Lを夫々形成する。
図2Iに示すように、この無電解メッキ層28-1U,28-1Lを給電層(電極)として電解銅メッキ工法により、例えば数十ミクロン程度の電解銅メッキ層30-1U,30-1Lを夫々形成する。なお、電解半田メッキを利用してもよい。更に、銅メッキ層28-1U,30-1U,28-1L,30-1Lの全体を無電解銅メッキ工法により形成してもよい。その後、所望により適当な方法で表面の平坦化処理をしてもよい。
図2Jに示すように、開口26a-1U,26a-1Lの上方に夫々位置する電解銅メッキ層30-1U,30-1Lの部分にエッチングレジスト32-1U,32-1Lを夫々形成する。例えば、写真製版法又はスクリーン印刷法により形成することができる。
図2Kに示すように、エッチングレジスト32-1U,32-1Lで覆われた部分以外の銅メッキ層28-1U,30-1U,28-1L,30-1Lを、エッチングにより夫々取り去る。
図2Lに示すように、銅メッキ層30-1U,30-1Lの上のエッチングレジスト32-1U,32-1Lを夫々剥離する。こうして、樹脂層26-1U,26-1Lに、銅メッキ層28-1U,30-1U,28-1L,30-1Lを利用したランド34-1U,34-1Lが夫々形成される。なお、これらのパターンの形成方法として、公知のセミアディティブ法を用いてもよい。
この段階で、表面の状態はランド34-1U,34-1Lが夫々形成され樹脂層26-1U,26-1Lであり、図2Eのランド25U,25Lが形成された積層板22U,22Lと実質的に同じ構造となっている。従って、所望により、図2F〜図2Lの工程を必要とする層数分だけ繰り返すことにより、更に必要な層を樹脂層26-1U,26-1Lの上に夫々形成することができる。この実施形態では、これらの工程を更に1回繰り返している。
図2Mに示すように、図2F〜図2Lの工程を更に1回繰り返すことにより、第1及び第2の樹脂層26-1U,26-2U,26-1L,26-2Lを夫々形成できる。なお、図2C〜図2Fにおいて、説明を簡単にするためにランドの形成のみ図示して説明したが、これらの工程ではランド以外の導体回路を同時に形成することもできる。
図2Nに示すように、この段階で、2組のプリント配線板を分離する。2組のプリント配線板を熱可塑性の樹脂で接着してある場合は、この樹脂の軟化・溶融温度に曝して分離する。剥離可能なレジストを使用した場合には、適当な剥離溶液に浸漬して分離する。半田付けしてある場合は、半田の溶融温度に曝して分離する。半田溶融温度は非常に高いので、半田付けした部分を局部的に熱するようにすることが好ましい。
所望により銅箔23をエッチングした段階で、図1Aに示す通常のビルドアッププロセスによるプリント配線板19が完成する。即ち、プリント配線板19の製造に於いて、図2B〜2Nの処理工程で、2組のプリント板を同時に処理することができる。
更に、反り量が少ないプリント配線板(図1B参照)を製造するには、銅箔23をエッチングせずに、これ以降の工程を分離したプリント配線板を夫々別個に処理する。なお、接着面の接着剤又は半田残渣を除去するため清浄処理することが好ましい。
図2Oに示すように、例えば、写真製版法又はスクリーン印刷法により、下方の銅箔23のビアホール形成用のための開口部分の銅箔部分を除去した後、ランド25の下方に位置する積層板22の下面部分に対して、ビアホール形成のための開口22aをレーザ照射により形成する。このとき、ランド25は、開口形成時のストッパとして機能し、開口22aの深さはランド25の下面までとなる。従って、コア層に形成されるビアホールの開口の向きは、樹脂層に形成されるビアホールの向きとは逆となる。開口22aは間口が広く、底の方に行くに従って狭くなる形状(広口先細形状)としてもよい。
図2Pに示すように、開口22aの形成された積層板22の上に、無電解銅メッキ工法により無電解メッキ層37を形成する。所望により、無電解銅メッキ工程の前に、例えばスパッタリング工法又はメッキ工法により、無電解メッキに対する触媒核を形成してもよい。このとき反対面は、レジスト,PETフィルム等を用いて、めっきが析出しないように保護することが好ましい。
図2Qに示すように、無電解メッキ層37のビアホール形成箇所及び導体回路形成箇所(図示せず。)以外の部分に、メッキレジスト39を形成する。例えば、写真製版法又はスクリーン印刷法により形成することができる。
図2Rに示すように、無電解メッキ層37を給電層にして、電解銅メッキ工法により電解銅メッキ層38を形成する。これにより、ビアホール33-1,33-2とは開口の向きが逆のビアホール42が形成される。断面で見て、上方が狭く下方が広い形状のビアホール42としてもよい。なお、銅メッキ層37,38の全体を無電解銅メッキにより形成してもよい。
図2Sに示すように、無電解メッキ層37の上のメッキレジスト39を剥離する。
図2Tに示すように、例えば、ビアホール42の上に適当なエッチングレジストを形成し、エッチングにより無電解メッキ層37と銅箔23とを取り去る。その後、そのエッチングレジストを剥離する。なお、所望により、更に、両面又は片面のランドの半田付け部分以外の部分をソルダーレジスト(図示せず。)で被覆し、半田ブリッジ等の発生を防止してもよい。こうして、図1Bに示した多層プリント配線板を製造することができる。即ち、プリント配線板20の製造に於いて、図2B〜2Tの処理工程で、2組のプリント板を同時に処理することができる。
[第2の実施形態]
上述の第1の実施形態に係る製造方法は、コアを有する多層プリント配線板であるのに対し、第2の実施形態に係る製造方法は、最下層がガラスクロス等の芯材を有していない樹脂層であるコアレス多層プリント配線板に関するものである。
図3Aは、本発明の第2実施形態に係る多層プリント配線板30,31の構成を示す図である。図3Aに示す多層プリント配線板30は、通常のビルドアッププロセスによって製造された多層プリント配線板である。
図3Bに示す多層プリント配線板31は、同様にビルドアッププロセスによって製造された多層プリント配線板であるが、反りの発生を減少し、搭載半導体素子との間の接続不良を減少せしめた多層プリント配線板である。
図3Aに示すプリント配線板30は、樹脂層26-1,26-2からなり、図3Bに示すプリント配線板31は樹脂層52,26-1,26-2からなる。しかし、第2の実施形態に係る多層プリント配線板のビアホールの開口方向やビアホールの形状は、第1の実施形態のそれと同じで、同様の起因する利点(効果)を有している。
プリント配線板30,31は、全体としてコアレス配線板を構成する。従って、コア層を有するプリント配線板19,20に比較すると寸法安定性に欠けるが、コアレスゆえに可撓性に富んでいる。そのため半田リフロー時の配線板の伸張・収縮を容易に吸収する性質を有する。
多層プリント配線板30,31は、次のような利点を有している。
(1)特に、プリント配線板31では、半田バンプのリフローの際の加熱によっても、多層プリント板30に反りがほとんど発生しないので、半導体素子とプリント板との接続不良が発生するような問題はほとんど発生しない。
(2)反りが発生し難い点に加えて、コアレス配線板となるため可撓性に富んで、半田リフロー時の配線板の伸張を容易に吸収する性質を有する。従って、半導体素子とプリント板10との熱膨張係数の差を吸収し、これに起因するクラックはほとんど発生しない。
なお、図3A及び3Bでは、後で説明するように支持板(銅板)に形成する樹脂層として第1〜第2の樹脂層(2層)26-1,26-2を紹介しているが、これに限定されない。1層又は3層以上の必要な樹脂層を有するプリント板とすることが出来る。
(製造方法)
次に、図4A〜図4Vを参照しながら、図3A及び3Bに夫々示す多層プリント配線板30,31の製造方法を順を追って説明する。本発明の特徴は、図4B〜4Mに示す工程では、2組のプリント配線板を背中合わせに貼り付けて、各工程において同時に又は逐次的に処理を行う。その後の図4N〜4Vに示す工程では、2組のプリント配線板を剥がして各組のプリント配線板を個別に処理する。以上により、全体として効率の良い多層プリント配線板の製造を達成している。
なお、図4A〜4Sの各工程に関し、図2A〜2Tのいずれかと実質的に同じ工程に関しては、その旨を記載して詳しい説明を省略する。
図4Aに示すように、出発材料として、2枚の支持板60U,60Lを夫々用意する。支持板としては、例えば、銅板が好ましい。
図4Bに示すように、接着剤70を用いて2枚の銅板60U,60Lを背中合わせに貼り付ける。接着剤70としては、図2Bで説明した要件を満たすものであればよい。例えば、図4B〜2Mの各工程の処理温度では軟化・溶融せず、プリント配線板が劣化する温度未満又は半田付け温度以下で軟化・溶融するような熱可塑性の樹脂が選択される。或いは、剥離可能なレジストを塗布して、圧着してもよい。或いは、半田付けしてもよい。しかし、半田付けの場合は、全面で貼り付けるのでなく、部分的に半田付けすることが好ましい。
図4Cに示すように、銅板60U,60Lの上面にメッキレジスト61U,61Lを夫々形成する。例えば、銅板60U,60Lの上にドライフィルムをラミネートし、写真製版法によりメッキレジスト61U,61Lのパターンを夫々形成する。又は、液体レジストをスクリーン印刷により塗布してもよい。
図4Dに示すように、銅板60U,60Lを給電層として電解銅メッキ工法により、メッキレジスト61U,61Lのパターン以外の部分に対して銅メッキ層62U,62Lを夫々形成する。なお、後述の図4Oの銅板60U,60Lのエッチング工程の際のエッチング・ストッパとして、銅メッキ層62U,62Lの下地として予め(例えば、クロム層と銅層から成る)シード層(図示せず。)をメッキしてもよい。
図4Eに示すように、銅板60U,60Lの上面のメッキレジスト61を剥離する。こうして、銅板60U,60Lの上にランドや導体回路等のパターンとして残したい部分(以下、単に「ランド」という。)62U,62Lが形成される。
次の図4Fの銅板60U,60Lに上面に樹脂層26-1U,26-1Lを夫々形成する工程は、図2Fの工程と実質的に同じである。次の図4Gの開口形成工程は、図2Gの工程と実質的に同じである。次の図4Hの無電解メッキ工程は、図2Hの工程と実質的に同じである。次の図4Iの電解銅メッキ工程は、図2Iの工程と実質的に同じである。次の図4Jのエッチングレジスト形成工程は、図2Jの工程と実質的に同じである。次の図4Kのエッチング工程は、図2Kの工程と実質的に同じである。次の図4Lのエッチングレジスト剥離工程は、図2Lの工程と実質的に同じである。
この段階で、表面はランド30-1U,30-1Lが夫々形成された樹脂層26-1U,26-1Lであり、図4Eのランド62U,62Lが形成された銅板60U,60Lと実質的に同じ形状となっている。従って、図4F〜図4L工程を必要とする層数分だけ繰り返すことにより、更に必要な層を樹脂層26-1U,26-1L上に夫々形成することができる。この実施形態では、これらの工程を更に1回繰り返している。
図4Mに示すように、図4F〜図4Lの工程を更に一回繰り返すことにより、第1及び第2の樹脂層26-1,26-2を夫々形成できる。なお、第2の実施形態においても説明を簡単にするためにランドの形成のみ図示して説明したが、ランド形成工程に於いてランド以外の導体回路を同時に形成することもできる。
図4Nに示すように、この段階で、2組のプリント配線板を分離する。2組のプリント配線板を熱可塑性の樹脂で接着してある場合は、この樹脂の軟化・溶融温度に曝して分離する。剥離可能なレジストを使用した場合には、適当な剥離溶液に浸漬して分離する。半田付けしてある場合は、半田の溶融温度に曝して分離する。半田溶融温度は非常に高いので、半田付けした部分を局部的に熱するようにすることが好ましい。
これ以降の工程は、分離したプリント配線板を夫々別個に処理する。なお、接着面の接着剤又は半田残渣を除去するため清浄処理することが好ましい。
図4Oに示すように、エッチング工法により銅板60を取り去る。なお、図4Dの工程で銅メッキ層62の下地としてシード層をメッキしてあると、これがエッチングのストッパとなる。この段階で、通常のビルドアッププロセスによるプリント配線板(図3A)が完成する。
更に、反り量が少ないプリント配線板(図3B参照)を製造するには、以下の処理工程を続ける。
図4Pに示すように、樹脂層26-1の下面に樹脂層52を形成する。この樹脂層は、典型的には、半硬化樹脂シート,樹脂フィルム等を貼り付けて熱硬化したり、硬化前の樹脂をスクリーン印刷して形成することが出来る。
図4Qに示すように、ランド62の下方に位置する樹脂層52の部分に対して、ビアホール形成のための開口52aをレーザ照射により形成する。このとき、ランド62は、開口形成時のストッパとして機能し、開口22aの深さはランド62の下面までとなる。開口52aは間口が広く、底の方に行くに従って狭くなる形状(広口先細形状)としてもよい。
次の図4Rに示すように、無電解銅メッキ工法により無電解メッキ層37を形成する。所望により、無電解銅メッキ工程の前に、例えばスパッタリング工法又はメッキ工法により、無電解メッキに対する触媒核を形成してもよい。このとき反対面は、レジスト,PETフィルム等を用いて、めっきが析出しないように保護することが好ましい。
次の図4Sのメッキレジスト形成工程は、図2Qの工程と実質的に同じである。次の図4Tの電解銅メッキ工程は、図2Rの工程と実質的に同じである。次の図4Uのメッキレジスト剥離工程は、図2Sの工程と実質的に同じである。
図4Vに示すように、ビアホール42以外の部分の無電解メッキ37をクイックエッチング工程により取り去る。このとき、ビアホール42部分にエッチングレジストを使用してもよい。この結果、図3Bに示した多層プリント配線板31を製造することができる。
[その他の事項]
以上、本発明の実施形態に付いて説明したが、しかし、これらは例示であって、本発明はこれらに限定されないことを承知されたい。本発明は、当業者が容易になしえる付加・削除・変更等を含むものである。
(1)上記実施形態によると、2枚の銅張積層板(又は支持板)は、多層プリント配線板の製造工程中は接着剤で固定されているため、各処理工程において1度の処理によって相互に接着された2枚の多層プリント配線板の処理が可能となり、製造工程のほとんどの範囲で同時製造が可能となる。多層プリント配線板の接着面側からの処理段階において、2枚の多層プリント配線板を、接着剤が溶融又は軟化する温度まで加温して分離し、その後の処理工程を進める。
(2)各製造工程では、現在の典型例を記述している。従って、材料、製造条件等は、種々の事情によって当然に変更される。
(3)プリント配線板の上面に半導体素子が実装される例で説明してある。しかし、本発明は、プリント配線板の下面又は両面に半導体素子等の搭載部品を実装する場合を含む。
従って、本発明の技術的範囲は、添付の特許請求の範囲の記載によって定められる。
図1Aは、本発明の第1実施形態に係る多層プリント配線板の一例の断面図である。 図1Bは、本発明の第1実施形態に係る多層プリント配線板の他の例の断面図である。 図2Aは、出発材料として、銅張積層板を2組用意する工程である。 図2Bは、2枚の積層板22U,22Lを背中合わせに貼り付けるする工程である。 図2Cは、エッチングレジストを夫々形成するする工程である。 図2Dは、銅箔を、エッチングにより夫々取り去るする工程である。 図2Eは、エッチングレジストを夫々剥離するする工程である。 図2Fは、樹脂層を夫々形成するする工程である。 図2Gは、ビアホール形成のための開口を、例えば炭酸ガスレーザを用いたレーザ照射により夫々形成する 図2Hは、無電解メッキ層を夫々形成する工程である。 図2Iは、電解銅メッキ層を夫々形成する工程である。 図2Jは、エッチングレジストを夫々形成する工程である。 図2Kは、エッチングレジストで覆われた部分以外の銅メッキ層を、エッチングにより夫々取り去る工程である。 図2Lは、エッチングレジストを夫々剥離する工程である。 図2Mは、図2F〜図2Lの工程を更に1回繰り返すことにより、第1及び第2の樹脂層を夫々形成すること示す図である。 図2Nは、2組のプリント配線板を分離する工程である。 図2Oは、ビアホール形成のための開口を形成する工程である。 図2Pは、無電解メッキ層を形成する工程である。 図2Qは、メッキレジストを形成する工程である。 図2Rは、電解銅メッキ層を形成する工程である。 図2Rは、メッキレジストを剥離する工程である。 図2Rは、エッチングにより無電解メッキ層と銅箔とを取り去り、その後エッチングレジストを剥離する工程である。 図3Aは、本発明の第2実施形態に係る多層プリント配線板の一例の断面図である。 図3Bは、本発明の第2実施形態に係る多層プリント配線板の他の例の断面図である。 図4Aは、出発材料として、2組の支持板を夫々用意する工程である。 図4Bは、接着剤70を用いて2組の銅板を背中合わせに貼り付ける工程である。 図4Cは、メッキレジストを夫々形成する工程である。 図4Dは、銅メッキ層を夫々形成する工程である。 図4Eは、メッキレジストを剥離する工程である。 図4Fは、樹脂層を夫々形成する工程である。 図4Gは、開口を形成する工程である。 図4Hは、無電解メッキ層を形成する工程である。 図4Iは、電解銅メッキ層を形成する工程である。 図4Jは、エッチングレジストを形成する工程である。 図4Kは、エッチング工程である。 図4Lは、エッチングレジストを剥離する工程である。 図4Mは、図4F〜図4Lの工程を更に一回繰り返すことにより、第1及び第2の樹脂層を夫々形成することを示す図である。 図4Nは、2組のプリント配線板を分離する工程である。 図4Oは、エッチング工法により銅板を取り去る工程である。 図4Pは、樹脂層の下面に樹脂層を形成する工程である。 図4Qは、開口をレーザ照射により形成する工程である。 図4Rは、無電解メッキ層を形成する工程である。 図4Sは、メッキレジストを形成する工程である。 図4Tは、電解銅メッキ層を形成する工程である。 図4Uは、メッキレジストを剥離する工程である。 図4Vは、ビアホール以外の部分の無電解メッキをクイックエッチング工程により取り去る工程である。
符号の説明
10:従来の多層プリント配線板、 11,12:各層、 13:半田バンプ、 14,14-1,14-2:ランド、 15:ランド、 20:第1実施形態に係る多層プリント配線板、 21:ガラス基材エポキシ含浸銅張積層板、 22:最下層,コア層,積層板、 22a:開口、 23:銅箔、 25:ランド、 26-1,26-2:樹脂層、 27:突起(アンカー)、 28-1,28-2:無電解メッキ層、 29-1,29-2:電解銅メッキ層、 30:第2実施形態に係る多層プリント配線板、 32-1,32-2:エッチングレジスト、 33-1,33-2:ビアホール、 42:ビアホール、 52:樹脂層、 60:支持板(銅板)、 70:接着剤,半田付け、

Claims (12)

  1. プリント配線板の製造方法に於いて、
    銅張積層板を2組用意するステップと、
    前記銅張積層板を貼り合わせるステップと、
    前記貼り合わせた積層板の両面にランドを形成するステップと、
    前記貼り合わせた積層板の両面に、樹脂層を夫々形成し、ビアホール用の穴を開口してビアホールを夫々形成するステップと、
    前記貼り合わせた積層板を分離するステップとを含む、プリント配線板の製造方法。
  2. プリント配線板の製造方法に於いて、
    銅張積層板を2組用意するステップと、
    前記銅張積層板を貼り合わせるステップと、
    前記貼り合わせた積層板の両面にランドを形成するステップと、
    前記貼り合わせた積層板の両面に、樹脂層を夫々形成し、ビアホール用の穴を開口してビアホールを夫々形成するステップと、
    前記貼り合わせた積層板を分離するステップと、
    前記分離された積層板の貼り合わせていた面よりビアホール用の穴を開口し、ビアホールを形成するステップとを含み、
    前記樹脂層に形成されたビアホールと前記積層板に形成されたビアホールの向きが逆向きである、プリント配線板の製造方法。
  3. 請求項1又は2に記載のプリント配線板の製造方法に於いて、
    前記片面銅張積層板及び両面銅張積層板は、ガラス織布基材又はガラス不織布基材に熱硬化性樹脂を含浸後に両面又は片面に銅箔を積層し加熱加圧した基材からなる、プリント配線板の製造方法。
  4. 請求項1又は2に記載のプリント配線板の製造方法に於いて、
    前記樹脂層の上面に、更に、樹脂層を夫々形成し、ビアホール用の穴を開口してビアホールを夫々形成するステップを、1回以上繰り返す、プリント配線板の製造方法。
  5. プリント配線板の製造方法に於いて、
    2組の支持板を用意するステップと、
    前記2組の支持板を張り合わせるステップと、
    前記貼り合わせた支持板の両面にランドを夫々形成するステップと、
    前記支持板の両面に、第1の樹脂層を夫々形成し、ビアホール用の穴を開口してビアホールを形成するステップと、
    前記貼り合わせた支持板を分離するステップとを含む、プリント配線板の製造方法。
  6. プリント配線板の製造方法に於いて、
    2組の支持板を用意するステップと、
    前記2組の支持板を張り合わせるステップと、
    前記貼り合わせた支持板の両面にランドを夫々形成するステップと、
    前記支持板の両面に、第1の樹脂層を夫々形成し、ビアホール用の穴を開口してビアホールを形成するステップと、
    前記貼り合わせた支持板を分離するステップと、
    前記支持板を夫々取り去るステップと、
    前記第1の樹脂層の下面に、第2の樹脂層を形成し、ビアホール用の穴を開口してビアホールを形成するステップとを含み、
    予め前記支持板の上面に形成された第1の樹脂層に形成されたビアホールと、前記支持板を取り去った後に第2の樹脂層に形成されたビアホールとは、開口の向きが逆向きに形成される、プリント配線板の製造方法。
  7. 請求項5又は6に記載のプリント配線板の製造方法に於いて、
    前記支持板は、銅板からなる、プリント配線板の製造方法。
  8. 請求項5又は6に記載のプリント配線板の製造方法に於いて、
    前記第1の樹脂層の上面に、更に、樹脂層を夫々形成し、ビアホール用の穴を開口してビアホールを夫々形成するステップを1回以上繰り返す、プリント配線板の製造方法。
  9. 請求項1,2,5又は6に記載のプリント配線板の製造方法に於いて、
    前記銅張積層板や支持板を貼り合わせるステップは、各工程の処理温度では軟化・溶融せず、プリント配線板の劣化する温度未満で軟化・溶融するような熱可塑性の樹脂を接着剤として使用する、プリント配線板の製造方法。
  10. 請求項9に記載のプリント配線板の製造方法に於いて、
    前記プリント配線板の劣化する温度未満は、240°C未満である、プリント配線板の製造方法。
  11. 請求項1,2,5又は6に記載のプリント配線板の製造方法に於いて、
    前記銅張積層板や支持板を貼り合わせるステップは、剥離可能なレジストを接着剤として使用する、プリント配線板の製造方法。
  12. 請求項1,2,5又は6に記載のプリント配線板の製造方法に於いて、
    前記銅張積層板を貼り合わせるステップは、部分的に半田付けすることにより行う、プリント配線板の製造方法。

JP2005367974A 2005-12-21 2005-12-21 プリント配線板の製造方法 Active JP4811015B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2005367974A JP4811015B2 (ja) 2005-12-21 2005-12-21 プリント配線板の製造方法
US11/567,344 US7736457B2 (en) 2005-12-21 2006-12-06 Printed wiring board manufacturing method
PCT/JP2006/325402 WO2007072872A1 (ja) 2005-12-21 2006-12-20 プリント配線板の製造方法
KR1020077020857A KR101023003B1 (ko) 2005-12-21 2006-12-20 인쇄 배선 기판의 제조 방법
AT06835022T ATE545321T1 (de) 2005-12-21 2006-12-20 Verfahren zur herstellung einer leiterplatte
EP06835022A EP1835792B1 (en) 2005-12-21 2006-12-20 Method of manufacturing printed wiring board
CN2006800087155A CN101142864B (zh) 2005-12-21 2006-12-20 印刷线路板的制造方法
TW095148097A TWI301393B (en) 2005-12-21 2006-12-21 Method for manufacturing a printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005367974A JP4811015B2 (ja) 2005-12-21 2005-12-21 プリント配線板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011145320A Division JP2011216900A (ja) 2011-06-30 2011-06-30 プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2007173459A true JP2007173459A (ja) 2007-07-05
JP4811015B2 JP4811015B2 (ja) 2011-11-09

Family

ID=38188648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005367974A Active JP4811015B2 (ja) 2005-12-21 2005-12-21 プリント配線板の製造方法

Country Status (7)

Country Link
US (1) US7736457B2 (ja)
EP (1) EP1835792B1 (ja)
JP (1) JP4811015B2 (ja)
KR (1) KR101023003B1 (ja)
CN (1) CN101142864B (ja)
TW (1) TWI301393B (ja)
WO (1) WO2007072872A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224739A (ja) * 2008-03-19 2009-10-01 Shinko Electric Ind Co Ltd 多層配線基板およびその製造方法
JP2011061176A (ja) * 2009-09-14 2011-03-24 Samsung Electro-Mechanics Co Ltd プリント基板の製造方法
US20110139858A1 (en) * 2009-12-15 2011-06-16 Seong Min Cho Carrier for manufacturing substrate and method of manufacturing substrate using the same
JP2012015334A (ja) * 2010-06-30 2012-01-19 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2014027125A (ja) * 2012-07-27 2014-02-06 Ibiden Co Ltd プリント配線板の製造方法
JP5532924B2 (ja) * 2007-09-14 2014-06-25 味の素株式会社 多層プリント配線板の製造法
JP2017038055A (ja) * 2015-08-14 2017-02-16 恆勁科技股分有限公司Phoenix Pioneer Technology Co.,Ltd. パッケージ基板及びその製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI270187B (en) * 2005-12-19 2007-01-01 Polytronics Technology Corp Thermal conductive apparatus and manufacturing method thereof
US20100073894A1 (en) * 2008-09-22 2010-03-25 Russell Mortensen Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
KR20100043547A (ko) 2008-10-20 2010-04-29 삼성전기주식회사 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
US20100224397A1 (en) * 2009-03-06 2010-09-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5056837B2 (ja) * 2009-12-21 2012-10-24 株式会社村田製作所 圧電デバイスの製造方法
US8067266B2 (en) * 2009-12-23 2011-11-29 Intel Corporation Methods for the fabrication of microelectronic device substrates by attaching two cores together during fabrication
US20120174394A1 (en) * 2011-01-11 2012-07-12 Samsung Electro Mechanics Co., Ltd. Method for manufacturing multilayer circuit board
US8841209B2 (en) * 2011-08-18 2014-09-23 International Business Machines Corporation Method for forming coreless flip chip ball grid array (FCBGA) substrates and such substrates formed by the method
TWI526129B (zh) * 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
CN104538320B (zh) * 2014-12-31 2018-07-20 广州兴森快捷电路科技有限公司 无芯板制造方法
DE102015226607A1 (de) * 2015-12-23 2017-06-29 Robert Bosch Gmbh Verfahren zur Herstellung eines Leitungsabschnitts einer Hydraulikleitung
DE102017211171A1 (de) * 2017-06-30 2019-01-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bauteil, das mit mehreren übereinander angeordneten Lagen gebildet ist, sowie ein Verfahren zu seiner Herstellung
CN107750095B (zh) * 2017-09-15 2019-11-22 深圳崇达多层线路板有限公司 一种多孔薄板的贴膜制作方法
US10381322B1 (en) 2018-04-23 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
JP2020161732A (ja) * 2019-03-27 2020-10-01 イビデン株式会社 配線基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003039219A1 (fr) * 2001-10-31 2003-05-08 Shinko Electric Industries Co., Ltd. Procede de fabrication de carte de circuits imprimes multicouches pour dispositif a semiconducteur
JP2004023532A (ja) * 2002-06-18 2004-01-22 Pioneer Electronic Corp 受信機における自動利得調整回路
JP2005072063A (ja) * 2003-08-27 2005-03-17 Ngk Spark Plug Co Ltd 配線基板およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5002818A (en) * 1989-09-05 1991-03-26 Hughes Aircraft Company Reworkable epoxy die-attach adhesive
JP3447015B2 (ja) * 1993-04-23 2003-09-16 三井化学株式会社 エポキシ樹脂組成物
JPH07288385A (ja) * 1994-04-19 1995-10-31 Hitachi Chem Co Ltd 多層配線板及びその製造法
DE19739717A1 (de) * 1997-09-10 1999-04-15 Pagel Lienhard Prof Dr Verfahren zum Verbinden von Leiterplatten für fluidische Mikrosysteme
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
KR100346400B1 (ko) * 1999-12-16 2002-08-01 엘지전자주식회사 다층 인쇄회로기판 및 그 제조방법
WO2001080612A1 (en) * 2000-03-31 2001-10-25 Dyconex Patente Ag Method for fabricating electrical connecting element, and electrical connecting element
US6706975B2 (en) 2000-07-13 2004-03-16 Ngk Spark Plug Co., Ltd. Paste for filling throughhole and printed wiring board using same
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
JP3811680B2 (ja) 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
US20050002818A1 (en) * 2003-07-04 2005-01-06 Hitachi Powdered Metals Co., Ltd. Production method for sintered metal-ceramic layered compact and production method for thermal stress relief pad

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003039219A1 (fr) * 2001-10-31 2003-05-08 Shinko Electric Industries Co., Ltd. Procede de fabrication de carte de circuits imprimes multicouches pour dispositif a semiconducteur
JP2004023532A (ja) * 2002-06-18 2004-01-22 Pioneer Electronic Corp 受信機における自動利得調整回路
JP2005072063A (ja) * 2003-08-27 2005-03-17 Ngk Spark Plug Co Ltd 配線基板およびその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5532924B2 (ja) * 2007-09-14 2014-06-25 味の素株式会社 多層プリント配線板の製造法
KR101464142B1 (ko) * 2007-09-14 2014-11-25 아지노모토 가부시키가이샤 다층 프린트 배선판의 제조 방법
JP2009224739A (ja) * 2008-03-19 2009-10-01 Shinko Electric Ind Co Ltd 多層配線基板およびその製造方法
KR101479349B1 (ko) 2008-03-19 2015-01-05 신코 덴키 코교 가부시키가이샤 다층 배선 기판 및 그 제조 방법
JP2011061176A (ja) * 2009-09-14 2011-03-24 Samsung Electro-Mechanics Co Ltd プリント基板の製造方法
US20110139858A1 (en) * 2009-12-15 2011-06-16 Seong Min Cho Carrier for manufacturing substrate and method of manufacturing substrate using the same
JP2011129860A (ja) * 2009-12-15 2011-06-30 Samsung Electro-Mechanics Co Ltd 基板製造用キャリア部材及びこれを用いた基板の製造方法
US20110315745A1 (en) * 2009-12-15 2011-12-29 Samsung Electro-Mechanics Co., Ltd. Carrier for manufacturing substrate and method of manufacturing substrate using the same
JP2012015334A (ja) * 2010-06-30 2012-01-19 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2014027125A (ja) * 2012-07-27 2014-02-06 Ibiden Co Ltd プリント配線板の製造方法
JP2017038055A (ja) * 2015-08-14 2017-02-16 恆勁科技股分有限公司Phoenix Pioneer Technology Co.,Ltd. パッケージ基板及びその製造方法

Also Published As

Publication number Publication date
KR101023003B1 (ko) 2011-03-22
CN101142864A (zh) 2008-03-12
TWI301393B (en) 2008-09-21
WO2007072872A1 (ja) 2007-06-28
EP1835792A4 (en) 2010-11-10
JP4811015B2 (ja) 2011-11-09
US20070193679A1 (en) 2007-08-23
KR20070103062A (ko) 2007-10-22
CN101142864B (zh) 2010-05-26
TW200810652A (en) 2008-02-16
US7736457B2 (en) 2010-06-15
EP1835792A1 (en) 2007-09-19
EP1835792B1 (en) 2012-02-08

Similar Documents

Publication Publication Date Title
JP4811015B2 (ja) プリント配線板の製造方法
JP5105168B2 (ja) 多層プリント配線板
US9060459B2 (en) Printed wiring board and method for manufacturing same
JP4192657B2 (ja) チップ部品内蔵ビルドアップ多層配線板の製造方法
WO1997048260A1 (fr) Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production
JP2004327510A (ja) 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法
JP2004228165A (ja) 多層配線板およびその製造方法
JPH0936551A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP2002198652A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP2003115661A (ja) 多層回路基板の製造方法
JP2011216900A (ja) プリント配線板の製造方法
JP2001308521A (ja) 多層回路基板の製造方法
JP2005064357A (ja) 多層配線板およびその製造方法
JP3492667B2 (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP2005109298A (ja) 多層配線板およびその製造方法
JP2003209358A (ja) 多層プリント配線板の製造方法
JP2003224365A (ja) 多層プリント配線板用片面回路基板および多層プリント配線板
JP2003179354A (ja) 多層プリント配線板およびその製造方法
JP2002026518A (ja) プリント配線基板及び多層型プリント配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110808

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4811015

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250