CN101142864B - 印刷线路板的制造方法 - Google Patents

印刷线路板的制造方法 Download PDF

Info

Publication number
CN101142864B
CN101142864B CN2006800087155A CN200680008715A CN101142864B CN 101142864 B CN101142864 B CN 101142864B CN 2006800087155 A CN2006800087155 A CN 2006800087155A CN 200680008715 A CN200680008715 A CN 200680008715A CN 101142864 B CN101142864 B CN 101142864B
Authority
CN
China
Prior art keywords
mentioned
via hole
resin bed
copper
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800087155A
Other languages
English (en)
Other versions
CN101142864A (zh
Inventor
岩田义幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN101142864A publication Critical patent/CN101142864A/zh
Application granted granted Critical
Publication of CN101142864B publication Critical patent/CN101142864B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/08—Treatment by energy or chemical effects by wave energy or particle radiation
    • B32B2310/0806—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation
    • B32B2310/0843—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation using laser
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y10T156/1057—Subsequent to assembly of laminae
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种高效率、且新颖的印刷线路板的制造方法。该印刷线路板(图1B)的制造方法包括：准备两组覆铜层叠板的步骤(图2A)；将该覆铜层叠板贴合到一起的步骤(图2B)；在贴合起来的层叠板的两面上形成连接盘的步骤(图2C～2E)；在贴合起来的层叠板的两侧分别形成树脂层、并开设通路孔用的孔而分别形成通路孔的步骤(图2F～2L)；在层叠板上进一步形成树脂层、并开设通路孔用的孔而形成通路孔的步骤(图2M)；分离贴合起来的层叠板的步骤(图2N)；从被分离的层叠板的贴合面开设通路孔用的孔来形成通路孔的步骤(图2O～2T)，形成在树脂层上的通路孔(33-1、33-2)的方向与形成在层叠板上的通路孔(42)的方向相反。

Description

印刷线路板的制造方法
技术领域
本发明涉及印刷线路板的制造方法，更具体地说涉及高效率的印刷线路板的制造方法。
背景技术
日本特开2000-323613中记载这样的半导体装置用多层印刷线路板的制造方法：以铜板为支承板，在铜板上，从形成有半导体元件安装面的半导体元件安装层向形成有外部连接端子安装面的外部连接端子安装层的方向依次形成导通孔、导体配线和绝缘层时，去除铜板，形成厚度较薄的半导体装置用多层印刷线路板。
专利文献1：日本特开2000-323613“半导体装置用多层电路板及其制造方法”(2000年11月24日公开)
这种多层印刷线路板，所安装的半导体元件(IC芯片)中内置的栅极数非常多，从而印刷线路板也向多层化发展，导体图案也向高密度化发展，因此，经过非常多的制造工序来制造。
为了制造规定的多层印刷线路板，这些各制造工序是必须的，无法有任何省略。
因此，希望开发出不省略各制造工序、高效率的印刷线路板的制造方法。
发明内容
因此，本发明目的在于提供一种高效率、且新颖的印刷线路板的制造方法。
鉴于上述目的，本发明的印刷线路板的制造方法，包括：准备两组覆铜层叠板的步骤；贴合上述覆铜层叠板的步骤；在上述贴合的层叠板的两面上形成连接盘的步骤；在上述贴合的层叠板的两面上分别形成树脂层、开设通路孔用的孔而分别形成通路孔的步骤；分离上述贴合的层叠板的步骤，其中，上述贴合覆铜层叠板的步骤中，使用在各工序的处理温度下不软化、熔融，而在低于印刷线路板劣化的温度下软化、熔融这样的热塑性树脂作为粘接剂。
另外，在上述印刷线路板的制造方法中，还包括：从上述被分离的层叠板的贴合面开设通路孔用的孔，形成通路孔的步骤，形成于上述树脂层上的通路孔与形成于上述层叠板上的通路孔的方向相反。
另外，在上述印刷线路板的制造方法中，上述覆铜层叠板可以由在玻璃纤维织布基材或玻璃无纺布基材上浸渗热固化性树脂后、在两面或单面上层叠铜箔并进行加热加压而成的基材构成。
另外，在上述印刷线路板的制造方法中，也可以重复一次以上在上述树脂层的上表面上进一步分别形成树脂层、开设通路孔用的孔而形成通路孔的步骤。
另外，根据本发明的印刷线路板的制造方法，包括：准备两组支承板的步骤；将上述两组支承板贴合到一起的步骤；在上述贴合起来的支承板的两面上分别形成连接盘的步骤；在上述支承板的两面上分别形成第1树脂层、开设通路孔用的孔而形成通路孔的步骤；分离上述贴合起来的支承板的步骤，其中，上述贴合支承板的步骤中，使用在各工序的处理温度下不软化、熔融，而在低于印刷线路板劣化的温度下软化、熔融这样的热塑性树脂作为粘接剂。
另外，在上述印刷线路板的制造方法中，还包括：分别去除上述支承板的步骤；在上述第1树脂层的下表面上形成第2树脂层，开设通路孔用的孔而形成通路孔的步骤，在预先形成在上述支承板的上表面上的第1树脂层上形成的通路孔与去除上述支承板后在第2树脂层上所形成的通路孔的开口方向相反。
另外，在上述印刷线路板的制造方法中，上述支承板也可以由铜板构成。
另外，在上述印刷线路板的制造方法中，也可以重复一次以上在上述第1树脂层的上表面上进一步分别形成树脂层、开设通路孔用的孔而分别形成通路孔的步骤。
另外，在上述印刷线路板的制造方法中，上述低于印刷线路板的劣化温度可以是低于240℃。
另外，根据本发明的印刷线路板的制造方法，包括：准备两组覆铜层叠板的步骤；将上述覆铜层叠板贴合到一起的步骤；在上述贴合起来的层叠板的两面上形成连接盘的步骤；在上述贴合起来的层叠板的两面上分别形成树脂层、开设通路孔用的孔而分别形成通路孔的步骤；分离上述贴合起来的层叠板的步骤，其中，上述贴合覆铜层叠板的步骤也可以使用能够分离的保护膜作为粘接剂。
另外，根据本发明的印刷线路板的制造方法，包括：准备两组覆铜层叠板的步骤；将上述覆铜层叠板贴合到一起的步骤；在上述贴合起来的层叠板的两面上形成连接盘的步骤；在上述贴合起来的层叠板的两面上分别形成树脂层、开设通路孔用的孔而分别形成通路孔的步骤；分离上述贴合起来的层叠板的步骤，其中，上述贴合覆铜层叠板的步骤也可以通过局部锡焊来进行。
另外，根据本发明的印刷线路板的制造方法，包括：准备两组支承板的步骤；将上述两组支承板贴合到一起的步骤；在上述贴合起来的支承板的两面上分别形成连接盘的步骤；在上述支承板的两面上分别形成第1树脂层、开设通路孔用的孔而形成通路孔的步骤；分离上述贴合起来的支承板的步骤，其中，上述贴合支承板的步骤中，使用能够分离的保护膜作为粘接剂。
另外，根据本发明的印刷线路板的制造方法，包括：准备两组支承板的步骤；将上述两组支承板贴合到一起的步骤；在上述贴合起来的支承板的两面上分别形成连接盘的步骤；在上述支承板的两面上分别形成第1树脂层、开设通路孔用的孔而形成通路孔的步骤；分离上述贴合起来的支承板的步骤，其中，上述贴合支承板的步骤，是通过局部进行锡焊来进行贴合的。
根据本发明，可以提供高效率、且新颖的印刷线路板的制造方法。
附图说明
图1A是本发明的第1实施方式的多层印刷线路板之一例子的剖视图。
图1B是本发明的第1实施方式的多层印刷线路板的另一例子的剖视图。
图2A是作为原始材料准备两组覆铜层叠板的工序。
图2B是背对背地粘贴两张层叠板22U、22L的工序。
图2C是分别形成抗蚀剂的工序。
图2D是通过蚀刻分别去除铜箔的工序。
图2E是分别剥离抗蚀剂的工序。
图2F是分别形成树脂层的工序。
图2G是通过用例如二氧化碳激光器的激光照射分别形成用于形成通路孔的开口。
图2H是分别形成无电解电镀层的工序。
图2I是分别形成电解镀铜层的工序。
图2J是分别形成抗蚀剂的工序。
图2K是通过蚀刻分别去除被抗蚀剂覆盖的部分以外的镀铜层的工序。
图2L是分别剥离抗蚀剂的工序。
图2M是表示通过再次重复图2F～图2L的工序，分别形成第1和第2树脂层的图。
图2N是分离两组印刷线路板的工序。
图2O是形成用于形成通路孔的开口的工序。
图2P是形成无电解电镀层的工序。
图2Q是形成阻镀剂的工序。
图2R是形成电解镀铜层的工序。
图2S是剥离阻镀剂的工序。
图2T是通过蚀刻去除无电解电镀层与铜箔，然后剥离抗蚀剂的工序。
图3A是本发明的第2实施方式的多层印刷线路板之一例子的剖视图。
图3B是本发明的第2实施方式的多层印刷线路板的另一例子的剖视图。
图4A是作为原始材料，分别准备两组支承板的工序。
图4B是用粘接剂70背对背地粘贴两组铜板的工序。
图4C是分别形成阻镀剂的工序。
图4D是分别形成镀铜层的工序。
图4E是剥离阻镀剂的工序。
图4F是分别形成树脂层的工序。
图4G是形成开口的工序。
图4H是形成无电解电镀层的工序。
图4I是形成电解镀铜层的工序。
图4J是形成抗蚀剂的工序。
图4K是蚀刻工序。
图4L是剥离抗蚀剂的工序。
图4M是表示通过再次重复图4F～图4L的工序，分别形成第1和第2树脂层的图。
图4N是分离两组印刷线路板的工序。
图4O是通过蚀刻方法去除铜板的工序。
图4P是在树脂层的下表面形成树脂层的工序。
图4Q是通过激光照射形成开口的工序。
图4R是形成无电解电镀层的工序。
图4S是形成阻镀剂的工序。
图4T是形成电解镀铜层的工序。
图4U是剥离阻镀剂的工序。
图4V是通过快速蚀刻工序去除通路孔以外的部分的无电解电镀的工序。
附图标记的说明：
10：以往的多层印刷线路板；11、12：各层；13：焊锡凸块；14、14-1、14-2：连接盘；15：连接盘；20：第1实施方式的多层印刷线路板；21：使玻璃基材浸渗环氧而成的覆铜层叠板；22：最下层、芯层、层叠板；22a：开口；23：铜箔；25：连接盘；26-1、26-2：树脂层；27：突起(锚固物)；28-1、28-2：无电解电镀层；29-1、29-2：电解镀铜层；30：第2实施方式的多层印刷线路板；32-1、32-2：抗蚀剂；33-1、33～2：通路孔；42：通路孔；52：树脂层；60：支承板(铜板)；70：粘接剂、锡焊。
具体实施方式
下面，参照附图详细说明本发明的印刷线路板的制造方法的一实施方式。图中，对相同要素标注相同附图标记，省略重复的说明。
以下说明的第1实施方式的制造方法，是关于有芯的多层印刷线路板，第2实施方式的制造方法，是关于无芯多层印刷线路板。
第1实施方式
(多层印刷线路板的构成)
首先最初，简单说明用本发明的制造方法制造的多层印刷线路板的构成。
图1A和图1B是分别表示多层印刷线路板19、20的构成的图。图1A所示的多层印刷线路板19是通过通常的叠加工艺所制造的多层印刷线路板。图1B所示的多层印刷线路板20虽然同样是通过叠加工艺制造的多层印刷线路板，但是是减少了发生翘曲、减少与安装半导体元件之间的连接不良的多层印刷线路板。
图1A所示的多层印刷线路板19具有芯层22、第1树脂层26-1、形成在第1树脂层上的通路孔33-1、配置于第1树脂层上表面的第2树脂层26-2、以及形成在第2树脂层上的通路孔33-2。
芯层22典型的由FRP(纤维强化塑料)构成，更优选以玻璃环氧覆铜层叠板作为原始材料来构成芯层22。
另外，在图1A中，作为树脂层介绍了第1和第2树脂层26-1、26-2，但是不限于此。可以做成在芯层22上表面上具有一层或三层以上的必要的树脂层的印刷线路板。
图1B所示的多层印刷线路板20具有第1树脂层26-1、形成在第1树脂层上的通路孔33-1、配置于第1树脂层上表面的第2树脂层26-2、形成在第2树脂层上的通路孔33-2、配置于第1树脂层26-1的与第2树脂层相反的一面(下表面侧)的芯层22、以及形成在芯层上的通路孔42，通路孔33-1、33-2与通路孔42的开口方向相反。
关于该多层印刷线路板20，在本申请人以前提出的日本专利申请2005-319432“半导体装置用多层印刷线路板及其制造方法”(申请日：2005年11月02日)中详述。另外，希望知道的是日本专利申请2005-319432在本申请提出的时刻尚未公开。
在此，也可以是第1和第2树脂层的通路孔33-1、33-2的截面形状为上宽下窄的形状，该设在最下层22的通路孔42的截面形状为上窄下宽的形状，朝向相互相反。
该最下层的芯层22典型的是由FRP构成。进而，优选是，该最下层22典型的是以玻璃环氧树脂覆铜层叠板作为原始材料来构成，利用覆盖在该层叠板22上的铜箔23。
另外，在图1B中，作为树脂层介绍了第1和第2树脂层26-1、26-2，但是不限于此。可以做成在芯层22的上表面上有一层或三层以上的必要的树脂层的印刷线路板。
图1B所示的第1实施方式的多层印刷线路板20具有以下的优点。
(1)多层印刷线路板20中，因为形成在第1和第2树脂层26-1、26-2上的通路孔33-1、33-2与形成在芯层22上的通路孔22的开口方向相反，所以在树脂层26-1、26-2和芯层22处翘曲的方向相反。结果，即使在焊锡凸块的回流焊之际进行加热，在多层印刷线路板20上也几乎不发生翘曲，因此将半导体元件与印刷线路板的间隔维持大致恒定。因此，几乎不发生连接不良的问题。
(2)此外，芯层22典型的是由玻璃环氧树脂覆铜层叠板构成。构成玻璃基材的多张玻璃纤维织布(未图示)对加热具有非常良好的尺寸稳定性。因此，与仅由树脂构成的层相比，芯层22的热膨胀系数非常小，尺寸稳定性优良。在安装了半导体元件时，以半导体元件(未图示)、树脂层26-1、26-2、芯层22这样的顺序，为由热膨胀系数比树脂层小的半导体元件与芯层22夹着树脂层26-1、26-2，所以在安装半导体元件后的冷、热循环试验中，半导体元件安装基板的翘曲量减少，多层印刷线路板上不容易产生裂纹。
(3)最下层22典型的是以玻璃环氧树脂覆铜层叠板作为原始材料来构成，利用覆盖于该层叠板22上的铜箔23。通常，为了确保铜箔23与层叠板22的紧贴力，如椭圆内用放大图所示那样，铜箔23的层叠板22侧实施粗糙化处理，微观地观察，突起(锚固物)27进入层叠板22，与层叠板22非常牢固地紧贴。因此，铜箔23与层叠板22之间以非常强的紧贴力接合，使印刷线路板强固。
(制造方法)
接下来，参照图2A～2T，依次说明图1A和图1B所示的多层印刷线路板19、20的制造方法。本实施方式的特征，在图2B～2M所示的工序中，背对背地粘贴两组印刷线路板，在各工序中同时或逐次进行处理。在其后的图2N～2T所示的工序中，剥离两组印刷线路板个别地处理各组的印刷线路板。由以上，实现制造整体高效率的多层印刷线路板。
如图2A所示，作为原始材料，典型的是准备两张双面覆铜层叠板(例如，FR-4)21。另外，对在上侧描绘的层叠板标注附图标记“U”，对在下侧描绘的层叠板标注附图标记“L”，以区别两者。
成为芯基材的两张层叠板22U、22L未图示，是在一张以上的玻璃纤维织布上浸渗热固化性环氧树脂并半固化而成的，是在两面上分别覆盖铜箔23U、23L并热固化而成。例如，可以使用覆盖有12μm铜箔的厚度为0.06mm的玻璃环氧双面覆铜层叠板。此时，成为基材的玻璃纤维织布优选是两张。
另外，作为层叠板22U、22L，也可以用使玻璃基材浸渗双马来酰亚胺三嗪树脂而成的层叠板、使玻璃基材浸渗聚苯醚树脂而成的层叠板、使玻璃基材浸渗聚酰亚胺树脂而成的层叠板等。在此，芯层的厚度优选是0.04～0.40mm。如果是该范围，则通过芯层的刚性或芯层与树脂层的翘曲方向的抵消，可以减小多层印刷线路板的翘曲。
如图2B所示，背对背地粘贴两张层叠板22U、22L。作为粘接剂70，只要是满足以下的必要条件即可。
(1)在图2B～2M的各工序的处理中，不能剥离两组印刷线路板。特别是，在这些工序的处理温度下不能剥离。
(2)不污染图2B～2M的各工序的处理液等。
(3)最好是在低于印刷线路板劣化的温度下，可以剥离两组印刷线路板，进而，优选是在作为印制板所暴露的最高温度、锡焊温度以下，可以剥离两组印刷线路板。
根据以上，选择在图2B～2M的各工序的处理温度下不软化、熔融，而是在低于印刷线路板劣化温度或锡焊温度以下进行软化、熔融的那种热塑性树脂。或者，也可以涂布能够剥离的保护膜，并进行压接。或者，也可以使用锡焊。但是，在锡焊时，优选是不全面粘贴，而是局部地锡焊。
如图2C所示，在上方的铜箔板23U、23L的、将来作为图案残留的部分上分别形成抗蚀剂24U、24L。
如图2D所示，通过蚀刻分别去除除了由抗蚀剂24U、24L覆盖的部分以外的铜箔23U、23L。
如图2E所示，分别剥离铜箔23U、23L之上的抗蚀剂24U、24L。在层叠板22U、22L的各上表面上分别形成利用铜箔23U、23L的连接盘25U、25L。
如图2F所示，在层叠板22U、22L的各上表面上分别形成树脂层26-1U、26-1L。该树脂层，典型的是可以粘贴预浸树脂片之类半固化树脂片、层间绝缘用树脂薄膜等并使其热固化，或丝网印刷固化前的树脂并进行加热而形成。另外，也可以在形成树脂层26-1U、26-1L之前，根据期望，对连接盘25U、25L进行粗糙化处理。
如图2G所示，对位于树脂层26-1U、26-1L的各自的连接盘25U、25L上方的部分，通过例如用二氧化碳激光器的激光照射而分别形成用于形成通路孔的开口26a-1U、26a-1L。此时，铜的连接盘25U、25L起到形成开口时的阻挡部的作用，开口26a-1U、26a-1L的深度是直到各自的连接盘25U、25L的上表面的深度。所形成的开口26a-1U、26a-1L也可以是开口较宽、越向底部越窄的形状(口宽底窄形状)。在该情况下，通路孔的截面形状不是矩形，而是大概倒梯形形状。
另外，除了二氧化碳激光器以外，也可以使用受激准分子激光器、YAG激光器、UV激光器等。进而，在开口时，根据期望，也可以利用例如PET薄膜之类的保护膜。关于以下的通路孔的开口也是同样的。
如图2H所示，在形成有开口26a-1U、26a-1L的树脂层26之上，形成针对无电解电镀的催化剂核，通过无电解镀铜方法，分别形成例如0.6～3.0μm左右的无电解电镀层28-1U、28-1L。
如图2I所示，以该无电解电镀层28-1U、28-1L作为供电层(电极)，通过无电解镀铜法，分别形成例如几十μm左右的电解镀铜层30-1U、30-1L。另外，也可以利用电解镀锡。进而也可以通过无电解电解镀铜法形成镀铜层28-1U、30-1U、28-1L、30-1L的整体。然后，也可以根据期望用适当的方法进行表面的平坦化处理。
如图2J所示，在分别位于开口26a-1U、26a-1L上方的电解镀铜层30-1U、30-1L的部分上分别形成抗蚀剂32-1U、32-1L。例如，可以通过照相制版法或丝网印刷法来形成抗蚀剂。
如图2K所示，通过蚀刻分别去除除了被抗蚀剂32-1U、32-1L覆盖的部分以外的镀铜层28-1U、30-1U、28-1L、30-1L。
如图2L所示，分别剥离镀铜层30-1U、30-1L之上的抗蚀剂32-1U、32-1L。这样一来，在树脂层26-1U、26-1L上分别形成利用了镀铜层28-1U、30-1U、28-1L、30-1L的连接盘34-1U、34-1L。另外，作为这些图案的形成方法，也可以用公知的半添加法。
在该阶段，表面的状态是分别形成有连接盘34-1U、34-1L的树脂层26-1U、26-1L，成为与图2E的形成有连接盘25U、25L的层叠板22U、22L实质上相同的结构。因此，可以根据期望，按必要层数重复图2F～图2L的工序，进一步在树脂层26-1U、26-1L之上分别形成必要的层。在本实施方式中，进一步重复一次这些工序。
如图2M所示，通过进一步重复一次图2F～图2L的工序，可以分别形成第1和第2树脂层26-1U、26-2U、26-1L、26-2L。另外，在图2C～图2F中，为了简单地进行说明仅图示说明连接盘的形成，但是在这些工序中也可以同时形成除了连接盘以外的导体电路。
如图2N所示，在该阶段，分离两组印刷线路板。在用热塑性树脂粘接两组印刷线路板的情况下，暴露于该树脂的软化、熔融温度下而进行分离。在使用能够剥离的保护膜的情况下，将该印刷线路板浸渍于适当的剥离溶液中进行剥离。在进行锡焊的情况下，暴露于焊锡的熔融温度下而进行分离。由于焊锡熔融温度非常高，所以优选是局部地加热锡焊部分。
在根据期望蚀刻铜箔23的阶段，完成图1A所示的由通常的叠加工艺制造的印刷线路板19。也就是说，在印刷线路板19的制造中，在图2B～2N的处理工序中，可以同时处理两组印刷线路板。
另外，在制造翘曲量少的印刷线路板(参照图1B)时，不蚀刻铜箔23，而在此后的工序分别个别地处理分离后的印刷线路板。另外，为了去除粘接面的粘接剂或焊锡残渣，优选是进行清洁处理。
如图20所示，例如，通过照相制版法或丝网印刷法，去除了下方铜箔23的用于形成通路孔的开口部分的铜箔部分后，对位于连接盘25下方的层叠板22的下表面部分，通过激光照射形成用于形成通路孔的开口22a。此时，连接盘25起到开口形成时的阻挡件的作用，开口22a的深度是直到层叠板22下表面部分的深度。因此，形成在芯层的通路孔的开口方向与形成在树脂层中的通路孔的方向相反。开口22a也可以为开口较宽、越向底部越窄的形状(口宽底窄形状)。
如图2P所示，在形成了开口22a的层叠板22之上，通过无电解镀铜法形成无电解电镀层37。根据期望，在无电解镀铜工序之前，通过例如溅镀法或镀敷法，形成针对无电解电镀的催化剂核。此时，在其相反面，优选是使用保护膜、PET薄膜等进行保护以使镀层不析出。
如图2Q所示，在无电解电镀层37的除了通路孔形成部位和导体电路形成部位(未图示)以外的部分上形成阻镀剂39。例如，可以通过照相制版法或丝网印刷法来形成该阻镀剂39。
如图2R所示，以无电解电镀层37为供电层，通过电解镀铜法形成电解镀铜层38。由此，形成与通路孔33-1、33-2开口方向相反的通路孔42。以截面上看，也可以做成上宽下窄的形状的通路孔42。另外，也可以通过无电解镀铜形成镀铜层37、38的整体。
如图2S所示，剥离无电解电镀层37之上的阻镀剂39。
如图2T所示，例如，在通路孔42之上形成适当的抗蚀剂，通过蚀刻去除无电解电镀层37与铜箔23。然后，剥离该抗蚀剂。另外，根据期望，进一步用阻焊剂(未图示)覆盖双面或单面的连接盘的除了锡焊部分以外的部分，防止发生焊锡桥等。这样一来，可以制造图1B所示的多层印刷线路板。也就是说，在印刷线路板20的制造中，在图2B～2T的处理工序中，可以同时处理两组印制板。
第2实施方式
上述第1实施方式的制造方法，是制造具有芯的多层印刷线路板，与此相对，第2实施方式的制造方法，是关于最下层为没有玻璃布等芯材的树脂层的无芯多层印刷线路板的制造方法。
图3A是表示本发明的第2实施方式的多层印刷线路板30、31的构成的图。图3A所示的多层印刷线路板30是由通常的叠加工艺制造出的多层印刷线路板。
图3B所示的多层印刷线路板31虽然同样是由叠加工艺制造出的多层印刷线路板，但是是减少发生翘曲、减少与安装半导体元件之间的连接不良的多层印刷线路板。
图3A所示的印刷线路板30由树脂层26-1、26-2构成，图3B所示的印刷线路板31由树脂层52、26-1、26-2构成。但是，第2实施方式的多层印刷线路板的通路孔的开口方向、通路孔的形状与第1实施方式是相同的，具有同样起因的优点(效果)。
印刷线路板30、31整个构成无芯线路板。因此，虽然与有芯层的印刷线路板19、20相比缺乏尺寸稳定性，但是因为无芯而富有挠性。因此具有容易吸收回流焊时的线路板的伸张、收缩的性质。
多层印刷线路板30、31具有以下这种优点。
(1)特别是，在印刷线路板31中，即使在焊锡凸块的回流焊时进行加热，在多层印制板30中也几乎不发生翘曲，所以几乎不发生半导体元件与印刷线路板的连接不良之类的问题。
(2)除了不容易发生翘曲外，因为是无芯线路板而富有挠性，具有容易吸收回流焊时的线路板的伸张的性质。因此，吸收半导体元件与印刷线路板10的热膨胀系数之差，几乎不发生起因于此的裂纹。
另外，在图3A和3B中，如后面说明的那样，作为在支承板(铜板)上形成的树脂层介绍了第1～第2树脂层(两层)26-1、26-2，但是不限于此。可以做成具有一层或3层以上的必要的树脂层的印刷线路板。
(制造方法)
接下来，参照图4A～图4V，依次说明图3A和图3B中分别表示的多层印刷线路板30、31的制造方法。本发明的特征在于，在图4B～4M所示的工序中，背对背地粘贴两组印刷线路板，在各工序中同时或依次进行处理。在其后的图4N～4V所示的工序中，剥离两组印刷线路板个别地处理各组的印刷线路板。由以上，整体实现高效率地制造多层印刷线路板。
另外，关于图4A～4S的各工序，关于与图2A～2T中任一实质上相同的工序，记载其要旨而省略详细说明。
如图4A所示，作为原始材料，分别准备两张支承板60U、60L。作为支承板，例如优选是铜板。
如图4B所示，用粘接剂70背对背地粘贴两张铜板60U、60L。作为粘接剂70，只要是满足图2B中说明的条件即可。例如，可以选择在图4B～2M的各工序的处理温度下不软化、熔融，在低于印刷线路板劣化温度或锡焊温度以下软化、熔融那样的热塑性树脂。或者，也可以涂布能够剥离的保护膜并进行压接。或者，也可以采用锡焊。但是，在采用锡焊的情况下，不是全面地粘贴，优选是局部锡焊。
如图4C所示，在铜板60U、60L的上表面上分别形成阻镀剂61U、61L。例如，在铜板60U、60L之上层压干薄膜，通过照相制版法分别形成阻镀剂61U、61L的图案。或者，也可以通过丝网印刷涂布液体阻镀剂。
如图4D所示，以铜板60U、60L作为供电层通过电解镀铜法，对阻镀剂61U、61L的除了图案以外的部分分别形成镀铜层62U、62L。另外，作为后述的图4O的铜板60U、60L在蚀刻工序时的蚀刻阻挡部，也可以预先镀敷(例如由铬层与铜层构成)种子层(未图示)作为镀铜层62U、62L的基底。
如图4E所示，剥离铜板60U、60L上表面的阻镀剂61。这样一来，在铜板60U、60L之上形成作为连接盘或导体电路等图案而要残留的部分(以下，简称为“连接盘”)62U、62L。
下一个在图4F的铜板60U、60L的上表面上分别形成树脂层26-1U、26-1L的工序，与图2F的工序实质上是相同的。下一个图4G的开口形成工序，与图2G的工序实质上是相同的。下一个图4H的无电解电镀工序，与图2H的工序实质上是相同的。下一个图4I的电解镀铜工序，与图2I的工序实质上是相同的。下一个图4J的抗蚀剂形成工序，与图2J的工序实质上是相同的。下一个图4K的蚀刻工序，与图2K的工序实质上是相同的。下一个图4L的抗蚀剂剥离工序，与图2L的工序实质上是相同的。
在该阶段，表面是分别形成有连接盘30-1U、30-1L的树脂层26-1U、26-1L，成为与图4E的形成连接盘62U、62L的铜板60U、60L实质上相同形状。因此，通过重复必要层数量的图4F～图4L的工序，从而可以在树脂层26-1U、26-1L上分别形成必要的层。在本实施方式中，进一步重复一次这些工序。
如图4M所示，通过进一步重复一次图4F～图4L的工序，可以分别形成第1和第2树脂层26-1、26-2。另外，在第2实施方式中也是为了简单地说明而仅图示说明了连接盘的形成，但是在连接盘形成工序中也可以同时形成除了连接盘以外的导体电路。
如图4N所示，在该阶段，分离两组印刷线路板。在用热塑性树脂粘接两组印刷线路板的情况下，暴露于该树脂的软化、熔融温度下而进行分离。在使用能够剥离的保护膜的情况下，将该印刷线路板浸渍于适当的剥离溶液而进行分离。在采用锡焊的情况下，暴露于焊锡的熔融温度而进行分离。由于焊锡熔融温度非常高，所以优选是取为局部地加热锡焊部分。
这以后的工序，分别个别地处理分离后的印刷线路板。另外，优选是为了去除粘接面的粘接剂或焊锡残渣而进行清洁处理。
如图4O所示，通过蚀刻法去除铜板60。另外在图4D的工序中，如果镀有种子层作为镀铜层62的基底，则这些成为蚀刻的阻挡部。在该阶段，完成由通常的叠加工艺制造出的印刷线路板(图3A)。
进而，在制造翘曲量少的印刷线路板(参照图3B)时，继续以下的处理工序。
如图4P所示，在树脂层26-1的下表面上形成树脂层52。该树脂层，典型的是可以粘贴预浸树脂片、树脂薄膜等而热固化，或丝网印刷固化前的树脂而形成。
如图4Q所示，对位于连接盘62下方的树脂层52的部分，通过激光照射形成用于形成通路孔的开口52a。此时，连接盘62起到开口形成时的阻挡部的作用，开口52a的深度是直到连接盘62下表面的深度。开口52a也可以为开口较宽、越向底部越窄的形状(口宽底窄形状)。
如下面的图4R所示，通过无电解镀铜法形成无电解电镀层37。也可以根据期望，在无电解镀铜工序之前，通过例如溅镀法或镀敷法，形成针对无电解电镀的催化剂核。此时，其相反面优选是使用阻镀剂、PET薄膜等，进行保护以便镀层不析出。
下一个图4S的阻镀剂形成工序，与图2Q的工序实质上是相同的。下一个图4T的电解镀铜工序，与图2R的工序实质上是相同的。下一个图4U的阻镀剂剥离工序，与图2S的工序实质上是相同的。
如图4V所示，通过快速蚀刻工序去除通路孔42以外的部分的无电解电镀37。此时，也可以在通路孔42部分上使用抗蚀剂。结果，可以制造图3B所示的多层印刷线路板31。
其他事项
以上，对本发明的实施方式进行了说明，但是这些仅是举例表示，希望知道的是本发明不限于此。本发明包括本领域技术人员容易进行的附加、删除、变更等。
(1)根据上述实施方式，由于两张覆铜层叠板(或支承板)是在多层印刷线路板的制造工序中靠粘接剂固定，因此在各工序中通过一次处理进行对相互粘接的两张多层印刷线路板的处理，在制造工序的大部分范围内可以同时制造。在从多层印刷线路板的粘接面侧开始的处理阶段中，将两张多层印刷线路板加热到在粘接剂熔融或软化的温度而将它们分离，进行其后的处理工序。
(2)在各制造工序中，描述了当前的典型例。因此，材料、制造条件等当然可以因各种情况而变更。
(3)用在印刷线路板的上表面上安装半导体元件的例子进行了说明。但是，本发明包括在印刷线路板的下表面或两面安装半导体元件等安装部件的情况。
因此，本发明的保护范围由所附的权利要求书的记载来确定。

Claims (9)

1.一种印刷线路板的制造方法，包括：
准备两组覆铜层叠板的步骤；
将上述覆铜层叠板贴合到一起的步骤；
在上述贴合起来的层叠板的两面上形成连接盘的步骤；
在上述贴合起来的层叠板的两面上分别形成树脂层、开设通路孔用的孔而分别形成通路孔的步骤；
分离上述贴合起来的层叠板的步骤，
其中，上述贴合覆铜层叠板的步骤中，使用在各工序的处理温度下不软化、熔融，而在低于印刷线路板劣化的温度下软化、熔融这样的热塑性树脂作为粘接剂。
2.根据权利要求1所述的印刷线路板的制造方法，还包括：
从上述被分离的层叠板的贴合面开设通路孔用的孔，形成通路孔的步骤，
形成于上述树脂层上的通路孔与形成于上述层叠板上的通路孔的方向相反。
3.根据权利要求1或2所述的印刷线路板的制造方法，
上述覆铜层叠板由在玻璃纤维织布基材或玻璃无纺布基材上浸渗热固化性树脂后、在两面或单面上层叠铜箔并进行加热加压而成的基材构成。
4.根据权利要求1或2所述的印刷线路板的制造方法，
重复一次以上在上述树脂层的上表面上进一步分别形成树脂层、开设通路孔用的孔而分别形成通路孔的步骤。
5.一种印刷线路板的制造方法，包括：
准备两组支承板的步骤；
将上述两组支承板贴合到一起的步骤；
在上述贴合起来的支承板的两面上分别形成连接盘的步骤；
在上述支承板的两面上分别形成第1树脂层、开设通路孔用的孔而形成通路孔的步骤；
分离上述贴合起来的支承板的步骤，
其中，上述贴合支承板的步骤中，使用在各工序的处理温度下不软化、熔融，而在低于印刷线路板劣化的温度下软化、熔融这样的热塑性树脂作为粘接剂。
6.根据权利要求5所述的印刷线路板的制造方法，还包括：
分别去除上述支承板的步骤；
在上述第1树脂层的下表面上形成第2树脂层，开设通路孔用的孔而形成通路孔的步骤，
预先形成在上述支承板的上表面上的第1树脂层上所形成的通路孔与去除上述支承板后在第2树脂层上所形成的通路孔的开口方向相反。
7.根据权利要求5或6所述的印刷线路板的制造方法，
上述支承板由铜板构成。
8.根据权利要求5或6所述的印刷线路板的制造方法，
重复一次以上在上述第1树脂层的上表面上进一步分别形成树脂层、开设通路孔用的孔而分别形成通路孔的步骤。
9.根据权利要求1、2、5或6所述的印刷线路板的制造方法，
上述低于印刷线路板的劣化温度是指低于240℃。
CN2006800087155A 2005-12-21 2006-12-20 印刷线路板的制造方法 Active CN101142864B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP367974/2005 2005-12-21
JP2005367974A JP4811015B2 (ja) 2005-12-21 2005-12-21 プリント配線板の製造方法
PCT/JP2006/325402 WO2007072872A1 (ja) 2005-12-21 2006-12-20 プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
CN101142864A CN101142864A (zh) 2008-03-12
CN101142864B true CN101142864B (zh) 2010-05-26

Family

ID=38188648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800087155A Active CN101142864B (zh) 2005-12-21 2006-12-20 印刷线路板的制造方法

Country Status (7)

Country Link
US (1) US7736457B2 (zh)
EP (1) EP1835792B1 (zh)
JP (1) JP4811015B2 (zh)
KR (1) KR101023003B1 (zh)
CN (1) CN101142864B (zh)
TW (1) TWI301393B (zh)
WO (1) WO2007072872A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI270187B (en) * 2005-12-19 2007-01-01 Polytronics Technology Corp Thermal conductive apparatus and manufacturing method thereof
JP5532924B2 (ja) * 2007-09-14 2014-06-25 味の素株式会社 多層プリント配線板の製造法
JP5295596B2 (ja) 2008-03-19 2013-09-18 新光電気工業株式会社 多層配線基板およびその製造方法
US20100073894A1 (en) * 2008-09-22 2010-03-25 Russell Mortensen Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
KR20100043547A (ko) 2008-10-20 2010-04-29 삼성전기주식회사 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
US20100224397A1 (en) * 2009-03-06 2010-09-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR101022873B1 (ko) * 2009-09-14 2011-03-16 삼성전기주식회사 인쇄회로기판의 제조방법
KR101055473B1 (ko) * 2009-12-15 2011-08-08 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP5056837B2 (ja) * 2009-12-21 2012-10-24 株式会社村田製作所 圧電デバイスの製造方法
US8067266B2 (en) * 2009-12-23 2011-11-29 Intel Corporation Methods for the fabrication of microelectronic device substrates by attaching two cores together during fabrication
JP5557320B2 (ja) * 2010-06-30 2014-07-23 京セラＳｌｃテクノロジー株式会社 配線基板の製造方法
US20120174394A1 (en) * 2011-01-11 2012-07-12 Samsung Electro Mechanics Co., Ltd. Method for manufacturing multilayer circuit board
US8841209B2 (en) * 2011-08-18 2014-09-23 International Business Machines Corporation Method for forming coreless flip chip ball grid array (FCBGA) substrates and such substrates formed by the method
JP2014027125A (ja) * 2012-07-27 2014-02-06 Ibiden Co Ltd プリント配線板の製造方法
TWI526129B (zh) * 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
CN104538320B (zh) * 2014-12-31 2018-07-20 广州兴森快捷电路科技有限公司 无芯板制造方法
TWI559465B (zh) * 2015-08-14 2016-11-21 恆勁科技股份有限公司 封裝基板及其製作方法
DE102015226607A1 (de) * 2015-12-23 2017-06-29 Robert Bosch Gmbh Verfahren zur Herstellung eines Leitungsabschnitts einer Hydraulikleitung
DE102017211171A1 (de) * 2017-06-30 2019-01-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bauteil, das mit mehreren übereinander angeordneten Lagen gebildet ist, sowie ein Verfahren zu seiner Herstellung
CN107750095B (zh) * 2017-09-15 2019-11-22 深圳崇达多层线路板有限公司 一种多孔薄板的贴膜制作方法
US10381322B1 (en) 2018-04-23 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
JP2020161732A (ja) * 2019-03-27 2020-10-01 イビデン株式会社 配線基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1481658A (zh) * 2001-10-31 2004-03-10 �¹������ҵ��ʽ���� 半导体器件用多层电路基板的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5002818A (en) * 1989-09-05 1991-03-26 Hughes Aircraft Company Reworkable epoxy die-attach adhesive
JP3447015B2 (ja) * 1993-04-23 2003-09-16 三井化学株式会社 エポキシ樹脂組成物
JPH07288385A (ja) 1994-04-19 1995-10-31 Hitachi Chem Co Ltd 多層配線板及びその製造法
DE19739717A1 (de) * 1997-09-10 1999-04-15 Pagel Lienhard Prof Dr Verfahren zum Verbinden von Leiterplatten für fluidische Mikrosysteme
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
KR100346400B1 (ko) * 1999-12-16 2002-08-01 엘지전자주식회사 다층 인쇄회로기판 및 그 제조방법
DE60116744T2 (de) * 2000-03-31 2006-08-31 Dyconex Ag Verfahren zur herstellung eines elektrischen verbindungselements und elektrisches verbindungselement
TW575632B (en) 2000-07-13 2004-02-11 Ngk Spark Plug Co Paste for filling throughhole and printed wiring board using same
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
JP2004023532A (ja) * 2002-06-18 2004-01-22 Pioneer Electronic Corp 受信機における自動利得調整回路
JP3811680B2 (ja) 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
US20050002818A1 (en) * 2003-07-04 2005-01-06 Hitachi Powdered Metals Co., Ltd. Production method for sintered metal-ceramic layered compact and production method for thermal stress relief pad
JP2005072063A (ja) * 2003-08-27 2005-03-17 Ngk Spark Plug Co Ltd 配線基板およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1481658A (zh) * 2001-10-31 2004-03-10 �¹������ҵ��ʽ���� 半导体器件用多层电路基板的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2005-72063A 2005.03.17

Also Published As

Publication number Publication date
US20070193679A1 (en) 2007-08-23
KR101023003B1 (ko) 2011-03-22
JP2007173459A (ja) 2007-07-05
KR20070103062A (ko) 2007-10-22
JP4811015B2 (ja) 2011-11-09
US7736457B2 (en) 2010-06-15
EP1835792A1 (en) 2007-09-19
EP1835792B1 (en) 2012-02-08
WO2007072872A1 (ja) 2007-06-28
TW200810652A (en) 2008-02-16
CN101142864A (zh) 2008-03-12
EP1835792A4 (en) 2010-11-10
TWI301393B (en) 2008-09-21

Similar Documents

Publication Publication Date Title
CN101142864B (zh) 印刷线路板的制造方法
CN101124861B (zh) 半导体装置用多层印刷线路板及其制造方法
JP4334996B2 (ja) 多層配線板用基材、両面配線板およびそれらの製造方法
JP4291279B2 (ja) 可撓性多層回路基板
KR20070057990A (ko) 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법
JP5185352B2 (ja) 多層プリント回路基板の製造方法
JP2002246536A (ja) 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール
JP4626225B2 (ja) 多層プリント配線板用銅張り積層板、多層プリント配線板及び多層プリント配線板の製造方法
JP3738536B2 (ja) プリント配線基板の製造方法
JP2002198652A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
KR100771319B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR100796981B1 (ko) 인쇄회로기판 제조방법
JPH05110254A (ja) 多層プリント配線板の製造方法
CN114080099B (zh) 一种板对板连接结构及其制备方法
JP4301152B2 (ja) バイアホール形成金属張積層板及びスルーホール形成アンクラッド板
KR100797693B1 (ko) 칩 내장형 인쇄회로기판의 제조방법
JP2001308521A (ja) 多層回路基板の製造方法
JP2007115952A (ja) インターポーザ基板及びその製造方法
JP3594765B2 (ja) 多層プリント配線板の製造法
JP2001284809A (ja) 多層回路基板および、その製造方法
JPH0982842A (ja) 半導体搭載用配線板とその製造法
CN115915644A (zh) 一种埋器件pcb的加工方法
JPH0983111A (ja) 半導体搭載用配線板の製造法
JPH0530198B2 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant