KR20070103062A - 인쇄 배선 기판의 제조 방법 - Google Patents

인쇄 배선 기판의 제조 방법 Download PDF

Info

Publication number
KR20070103062A
KR20070103062A KR1020077020857A KR20077020857A KR20070103062A KR 20070103062 A KR20070103062 A KR 20070103062A KR 1020077020857 A KR1020077020857 A KR 1020077020857A KR 20077020857 A KR20077020857 A KR 20077020857A KR 20070103062 A KR20070103062 A KR 20070103062A
Authority
KR
South Korea
Prior art keywords
printed wiring
wiring board
via hole
copper
forming
Prior art date
Application number
KR1020077020857A
Other languages
English (en)
Other versions
KR101023003B1 (ko
Inventor
요시유키 이와타
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20070103062A publication Critical patent/KR20070103062A/ko
Application granted granted Critical
Publication of KR101023003B1 publication Critical patent/KR101023003B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00Ancillary operations in connection with laminating processes
    • B32B38/10Removing layers, or parts of layers, mechanically or chemically
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00Treatment by energy or chemical effects
    • B32B2310/08Treatment by energy or chemical effects by wave energy or particle radiation
    • B32B2310/0806Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation
    • B32B2310/0843Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation using laser
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • H05K2201/09527Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056Perforating lamina
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056Perforating lamina
    • Y10T156/1057Subsequent to assembly of laminae
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 효율이 양호한 다층 인쇄 배선 기판의 제조 방법을 제공하는 것을 목적으로 한다. 본 발명에 관련되는 인쇄 배선 기판 (도 1b) 의 제조 방법은, 구리장 적층판을 2 세트 준비하는 단계 (도 2a) 와, 구리장 적층판을 접착시키는 단계 (도 2b) 와, 접착시킨 적층판의 양면에 랜드를 형성하는 단계 (도 2c 내지 도 2e) 와, 접착시킨 적층판의 양면에 수지층을 각각 형성하고, 비아홀용 구멍을 개구하여 비아홀을 각각 형성하는 단계 (도 2f 내지 도 2l) 와, 추가로 수지층을 형성하고, 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계 (도 2m) 와, 접착시킨 적층판을 분리하는 단계 (도 2n) 와, 분리된 적층판이 접착되어 있던 면에 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계 (도 2o 내지 도 2t) 를 포함하고, 수지층에 형성된 비아홀 (33-1, 33-2) 과 상기 적층판에 형성된 비아홀 (42) 의 방향이 반대 방향으로 되어 있다.
다층 인쇄 배선 기판, 비아홀, 구리장 적층판, 지지판

Description

인쇄 배선 기판의 제조 방법 {METHOD OF MANUFACTURING PRINTED WIRING BOARD}
본 발명은 인쇄 배선 기판의 제조 방법에 관한 것으로, 더욱 구체적으로는 양호한 효율의 인쇄 배선 기판의 제조 방법에 관한 것이다.
일본 공개특허공보 2000-323613 은 구리판을 지지판으로 하고, 구리판 상에 반도체 소자 탑재면이 형성된 반도체 소자 탑재층에서부터 외부 접속 단자 장착면이 형성된 외부 접속 단자 장착층의 방향으로, 비아홀, 도체 배선 및 절연층을 순차적으로 형성하고, 구리판을 제거하여 두께가 얇은 반도체 장치용 다층 인쇄 배선 기판을 제조하는 방법을 기재하고 있다.
특허 문헌 1 : 일본 공개특허공보 2000-323613「반도체 장치용 다층 기판 및 그 제조 방법」(2000년 11월 24일 공개)
발명의 개시
발명이 해결하고자 하는 과제
이러한 다층 인쇄 배선 기판은 탑재되는 반도체 소자 (IC 칩) 에 내장되는 게이트 수가 매우 많고, 따라서 인쇄 배선 기판도 다층화되어 도체 패턴도 고밀도되어 있기 때문에, 매우 많은 제조 공정을 거쳐 제조되고 있다.
이들 각 제조 공정은 소정의 다층 인쇄 기판을 제조하기 위해서는 필수적이며, 어떠한 것도 생략할 수 없다.
따라서, 각 제조 공정을 생략하지 않고, 양호한 효율의 인쇄 배선 기판의 제조 방법의 개발이 요망되고 있었다.
과제를 해결하기 위한 수단
따라서, 본 발명은 양호한 효율의 신규한 인쇄 배선 기판의 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 감안하여 본 발명에 관련되는 인쇄 배선 기판의 제조 방법은 구리장 적층판을 2 세트 준비하는 단계와, 상기 구리장 적층판을 접착시키는 단계와, 상기 접착시킨 적층판의 양면에 랜드를 형성하는 단계와, 상기 접착시킨 적층판의 양면에 수지층을 각각 형성하고, 비아홀용 구멍을 개구하여 비아홀을 각각 형성하는 단계와, 상기 접착시킨 적층판을 분리하는 단계를 포함한다.
또한, 본 발명에 관련되는 인쇄 배선 기판의 제조 방법은 구리장 적층판을 2세트 준비하는 단계와, 상기 구리장 적층판을 접착시키는 단계와, 상기 접착시킨 적층판의 양면에 랜드를 형성하는 단계와, 상기 접착시킨 적층판의 양면에 수지층을 각각 형성하고, 비아홀용 구멍을 개구하여 비아홀을 각각 형성하는 단계와, 상기 접착시킨 적층판을 분리하는 단계와, 상기 분리된 적층판이 접착되어 있던 면에 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계를 포함하고, 상기 수지층에 형성된 비아홀과 상기 적층판에 형성된 비아홀의 방향이 반대 방향이다.
또한, 상기 인쇄 배선 기판의 제조 방법에서, 상기 편면 구리장 적층판 및 양면 구리장 적층판은 유리 직포 기재 또는 유리 부직포 기재에 열경화성 수지를 함침한 후에 양면 또는 편면에 구리박을 적층하여 가열 가압한 기재로 이루어지도록 해도 된다.
또한, 상기 인쇄 배선 기판의 제조 방법에서는, 상기 수지층의 상면에 추가로 수지층을 각각 형성하고, 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계를 1 회이상 반복해도 된다.
또한, 본 발명에 관련되는 인쇄 배선 기판의 제조 방법은 2 세트의 지지판을 준비하는 단계와, 상기 2 세트의 지지판을 접착시키는 단계와, 상기 접착시킨 지지판의 양면에 랜드를 각각 형성하는 단계와, 상기 지지판의 양면에 제 1 수지층을 각각 형성하고, 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계와, 상기 접착시킨 지지판을 분리하는 단계를 포함한다.
또한, 본 발명에 관련되는 인쇄 배선 기판의 제조 방법은 2 세트의 지지판을 준비하는 단계와, 상기 2 세트의 지지판을 접착시키는 단계와, 상기 접착시킨 지지판의 양면에 랜드를 각각 형성하는 단계와, 상기 지지판의 양면에 제 1 수지층을 각각 형성하고, 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계와, 상기 접착시킨 지지판을 분리하는 단계와, 상기 지지판을 각각 제거하는 단계와, 상기 제 1 수지층의 하면에 제 2 수지층을 형성하고, 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계를 포함하고, 미리 상기 지지판의 상면에 형성된 제 1 수지층의 비아홀과 상기 지지판을 제거한 후에 형성된 제 2 수지층의 비아홀은 개구 방향이 반대 방향으로 형성된다.
또한, 상기 인쇄 배선 기판의 제조 방법에서는, 상기 지지판은 구리판으로 이루어질 수도 있다.
또한, 상기 인쇄 배선 기판의 제조 방법에서는, 상기 제 1 수지층의 상면에 추가로 수지층을 각각 형성하고, 비아홀용 구멍을 개구하여 비아홀을 각각 형성하는 단계를 1 회 이상 반복할 수도 있다.
또한, 상기 인쇄 배선 기판의 제조 방법에서, 상기 구리장 적층판이나 지지판을 접착시키는 단계에서는, 각 공정의 처리 온도에서는 연화·용융하지 않고, 인쇄 배선 기판이 열화되는 온도 미만에서 연화·용융하는 열가소성 수지를 접착제로서 사용할 수도 있다.
또한, 상기 인쇄 배선 기판의 제조 방법에서는, 상기 인쇄 배선 기판이 열화되는 온도 미만은 240℃ 미만이어도 된다.
또한, 상기 인쇄 배선 기판의 제조 방법에서는, 상기 구리장 적층판이나 지지판을 접착시키는 단계에서는, 박리 가능한 레지스트를 접착제로서 사용해도 된다.
또한, 상기 인쇄 배선 기판의 제조 방법에서는, 상기 구리장 적층판을 접착시키는 단계는, 부분적인 납땜으로 실시해도 된다.
발명의 효과
본 발명에 의하면 양호한 효율의 신규한 인쇄 배선 기판의 제조 방법을 제공할 수 있다.
도 1a 는 본 발명의 제 1 실시형태에 관련되는 다층 인쇄 배선 기판의 일례의 단면도이다.
도 1b 는 본 발명의 제 1 실시형태에 관련되는 다층 인쇄 배선 기판의 다른 예의 단면도이다.
도 2a 는 출발 재료로서 구리장 적층판을 2 세트 준비하는 공정이다.
도 2b 는 2 매의 적층판 (22U, 22L) 을 맞대어 접착시키는 공정이다.
도 2c 는 에칭 레지스트를 각각 형성하는 공정이다.
도 2d 는 구리박을 에칭에 의해 각각 제거하는 하는 공정이다.
도 2e 는 에칭 레지스트를 각각 박리하는 공정이다.
도 2f 는 수지층을 각각 형성하는 공정이다.
도 2g 는 비아홀 형성을 위한 개구를, 예를 들어 탄산 가스 레이저를 이용한 레이저 조사에 의해 각각 형성한다.
도 2h 는 무전해 도금층을 각각 형성하는 공정이다.
도 2i 는 전해 구리 도금층을 각각 형성하는 공정이다.
도 2j 는 에칭 레지스트를 각각 형성하는 공정이다.
도 2k 는 에칭 레지스트로 덮인 부분 이외의 구리 도금층을 에칭에 의해 각각 제거하는 공정이다.
도 2l 은 에칭 레지스트를 각각 박리하는 공정이다.
도 2m 은 도 2f 내지 도 2l 의 공정을 추가로 1 회 반복함으로써 제 1 및 제 2 수지층을 각각 형성하는 것을 나타내는 도면이다.
도 2n 은 2 세트의 인쇄 배선 기판을 분리하는 공정이다.
도 2o 는 비아홀 형성을 위한 개구를 형성하는 공정이다.
도 2p 는 무전해 도금층을 형성하는 공정이다.
도 2q 는 도금 레지스트를 형성하는 공정이다.
도 2r 은 전해 구리 도금층을 형성하는 공정이다.
도 2s 는 도금 레지스트를 박리하는 공정이다.
도 2t 는 에칭에 의해 무전해 도금층과 구리박을 제거하고, 그 후 에칭 레지스트를 박리하는 공정이다.
도 3a 는 본 발명의 제 2 실시형태에 관련되는 다층 인쇄 배선 기판의 일례의 단면도이다.
도 3b 는 본 발명의 제 2 실시형태에 관련되는 다층 인쇄 배선 기판의 다른 예의 단면도이다.
도 4a 는 출발 재료로서 2 세트의 지지판을 각각 준비하는 공정이다.
도 4b 는 접착제 (70) 를 이용하여 2 세트의 구리판을 맞대어 접착시키는 공정이다.
도 4c 는 도금 레지스트를 각각 형성하는 공정이다.
도 4d 는 구리 도금층을 각각 형성하는 공정이다.
도 4e 는 도금 레지스트를 박리하는 공정이다.
도 4f 는 수지층을 각각 형성하는 공정이다.
도 4g 는 개구를 형성하는 공정이다.
도 4h 는 무전해 도금층을 형성하는 공정이다.
도 4i 는 전해 구리 도금층을 형성하는 공정이다.
도 4j 는 에칭 레지스트를 형성하는 공정이다.
도 4k 는 에칭 공정이다.
도 4l 은 에칭 레지스트를 박리하는 공정이다.
도 4m 은 도 4f 내지 도 4l 의 공정을 추가로 1 회 반복함으로써 제 1 및 제 2 수지층을 각각 형성하는 것을 나타내는 도면이다.
도 4n 은 2 세트의 인쇄 배선 기판을 분리하는 공정이다.
도 4o 는 에칭 공법에 의해 구리판을 제거하는 공정이다.
도 4p 는 수지층의 하면에 수지층을 형성하는 공정이다.
도 4q 는 개구를 레이저 조사에 의해 형성하는 공정이다.
도 4r 은 무전해 도금층을 형성하는 공정이다.
도 4s 는 도금 레지스트를 형성하는 공정이다.
도 4t 는 전해 구리 도금층을 형성하는 공정이다.
도 4u 는 도금 레지스트를 박리하는 공정이다.
도 4v 는 비아홀 이외의 부분의 무전해 도금을 퀵 에칭 공정에 의해 제거하는 공정이다.
부호의 설명
10 : 종래의 다층 인쇄 배선 기판, 11, 12 : 각 층, 13 : 땜납 범프, 14, 14-1, 14-2 : 랜드, 15 : 랜드, 20 : 제 1 실시형태에 관련되는 다층 인쇄 배선 기판, 21 : 유리 기재 에폭시 함침 구리장 적층판, 22 : 최하층, 코어층, 적층판, 22a :개구, 23 : 구리박, 25 : 랜드, 26-1, 26-2 : 수지층, 27 : 돌기 (앵커), 28-1, 28-2 : 무전해 도금층, 29-1, 29-2 : 전해 구리 도금층, 30 : 제 2 실시형태에 관련되는 다층 인쇄 배선 기판, 32-1, 32-2 : 에칭 레지스트, 33-1, 33-2 : 비아홀, 42 : 비아홀, 52 : 수지층, 60 : 지지판 (구리판), 70 : 접착제, 납땜
발명을 실시하기 위한 최선의 형태
이하, 본 발명에 관련되는 인쇄 배선 기판의 제조 방법의 일 실시형태에 관해서, 첨부한 도면을 참조하면서 상세하게 설명한다. 도면 중 동일한 요소에 대해서는 동일한 부호를 붙여 중복된 설명을 생략한다.
이하에 설명하는 제 1 실시형태에 관련되는 제조 방법은 코어를 갖는 다층 인쇄 배선 기판에 관한 것이며, 제 2 실시형태에 관련되는 제조 방법은 코어레스 다층 인쇄 배선 기판에 관한 것이다.
[제 1 실시형태]
(다층 인쇄 배선 기판의 구성)
먼저, 본 발명에 관련되는 제조 방법에 따라 제조된 다층 인쇄 배선 기판의 구성을 간단하게 설명한다.
도 1a 및 도 1b 는 다층 인쇄 배선 기판 (19, 20) 의 구성을 각각 나타내는 도면이다. 도 1a 에 나타내는 다층 인쇄 배선 기판 (19) 은 통상의 빌드업 프 로세스에 의해 제조된 다층 인쇄 배선 기판이다. 도 1b 에 나타내는 다층 인쇄 배선 기판 (20) 은 마찬가지로 빌드업 프로세스에 의해 제조된 다층 인쇄 배선 기판이지만, 휨의 발생을 감소시키고, 탑재된 반도체 소자와의 접속 불량을 감소시킨 다층 인쇄 배선 기판이다.
도 1a 에 나타내는 다층 인쇄 배선 기판 (19) 은 코어층 (22) 과 제 1 수지층 (26-1) 과 제 1 수지층에 형성된 비아홀 (33-1) 과 제 1 수지층의 상면에 배치된 제 2 수지층 (26-2) 과 제 2 수지층에 형성된 비아홀 (33-2) 을 구비하고 있다.
코어층 (22) 은 전형적으로 FRP (섬유 강화 플라스틱) 로 이루어지고, 더욱 바람직하게는 유리 에폭시 구리장 적층판을 출발 재료로 하여 구성되어 있다.
또한, 도 1a 에서는 수지층으로서 제 1 및 제 2 수지층 (26-1, 26-2) 을 소개하고 있지만, 이것에 한정되지 않는다. 코어층 (22) 의 상면에 1 층 또는 3 층 이상의 필요한 수지층을 갖는 인쇄 기판으로 할 수도 있다.
도 1b 에 나타내는 다층 인쇄 배선 기판 (20) 은 제 1 수지층 (26-1) 과 제 1 수지층에 형성된 비아홀 (33-1) 과 제 1 수지층의 상면에 배치된 제 2 수지층 (26-2) 과 제 2 수지층에 형성된 비아홀 (33-2) 과, 제 1 수지층 (26-1) 의 제 2 수지층과는 반대면 (하면측) 에 배치된 코어층 (22) 과, 코어층에 형성된 비아홀 (42) 을 구비하고, 비아홀 (33-1, 33-2) 과 비아홀 (42) 의 개구 방향이 반대로 되어 있다.
이 다층 인쇄 배선 기판 (20) 에 관해서는, 본 출원인이 앞서 출원한 일본 특허출원 2005-319432「반도체 장치용 다층 인쇄 배선 기판 및 그 제조 방법」(출 원일 : 2005년 11월 02일) 에 상세하게 나와 있다. 또한, 일본 특허출원 2005-319432 은 본원의 출원 시점에서 아직도 출원 공개되어 있지 않다는 것을 언급해둔다.
여기서, 제 1 및 제 2 수지층의 비아홀 (33-1, 33-2) 의 단면 형상이 상방으로 넓고 하방으로 좁은 형상이고, 이 최하층 (22) 에 형성된 비아홀 (42) 의 단면 형상은 상방으로 좁고 하방으로 넓은 형상이며, 서로 반대 방향으로 해도 된다.
이 최하층의 코어층 (22) 은 전형적으로 FRP 로 이루어진다. 또한, 바람직하게, 이 최하층 (22) 은 전형적으로 유리 에폭시 구리장 적층판을 출발 재료로 하여 구성되고, 이 적층판 (22) 에 부착된 구리박 (23) 을 이용하고 있다.
또한, 도 1b 에서는 수지층으로서 제 1 및 제 2 수지층 (26-1, 26-2) 을 소개하고 있지만, 이것에 한정되지 않는다. 코어층 (22) 의 상면에 1 층 또는 3 층 이상의 필요한 수지층을 갖는 인쇄 기판으로 할 수 있다.
도 1b 에 나타내는 제 1 실시형태에 관련되는 다층 인쇄 배선 기판 (20) 은 다음과 같은 이점을 가지고 있다.
(1) 다층 인쇄 배선 기판 (20) 은 제 1 및 제 2 수지층 (26-1, 26-2) 에 형성되어 있는 비아홀 (33-1, 33-2) 과 코어층 (22) 에 형성되어 있는 비아홀 (42) 의 개구 방향이 반대이기 때문에, 수지층 (26-1, 26-2) 과 코어층 (22) 에서의 휨의 방향이 반대가 된다. 그 결과, 땜납 범프의 리플로우시 가열에 의해서도 다층 인쇄 배선 기판 (20) 에 휨이 거의 발생하지 않기 때문에, 반도체 소자와 인쇄 배선 기판의 간격이 거의 일정하게 유지된다. 따라서, 접속 불량의 문제는 거 의 발생하지 않는다.
(2) 또, 코어층 (22) 은 전형적으로 유리 에폭시 구리장 적층판으로 이루어진다. 유리 기재를 구성하는 복수매의 유리 직포 (미도시) 는 가열에 대해서 매우 양호한 치수 안정성을 가지고 있다. 따라서, 코어층 (22) 은 수지만으로 이루어지는 층과 비교하여, 열팽창 계수가 매우 작아, 치수 안정성이 우수하다. 반도체 소자를 탑재했을 경우, 반도체 소자 (미도시), 수지층 (26-1, 26-2), 코어층 (22) 이라는 순서가 되고, 수지층 (26-1, 26-2) 을 수지층보다 열팽창 계수가 작은 반도체 소자와 코어층 (22) 사이에 개재하는 구성이 되므로, 반도체 소자 실장 후의 냉·열 사이클 시험에 있어서 반도체 소자 실장 기판의 휨량이 감소하여, 다층 인쇄 배선 기판에 크랙이 발생하기 어려워진다.
(3) 최하층 (22) 은 전형적으로 유리 에폭시 구리장 적층판을 출발 재료로 하여 구성되고, 이 적층판 (22) 에 부착된 구리박 (23) 을 이용하고 있다. 일반적으로, 구리박 (23) 과 적층판 (22) 의 밀착력을 확보하기 위해, 타원 내에 확대도에서 나타낸 바와 같이, 구리박 (23) 의 적층판 (22) 측은 매트 처리 (조화 처리) 가 행해져, 미시적으로 관찰하면 돌기 (앵커 ; 27) 가 적층판 (22) 에 박혀져 있어 적층판 (22) 과 매우 강하게 밀착하고 있다. 따라서, 구리박 (23) 과 적층판 (22) 사이가 매우 강한 밀착력으로 접합되어 인쇄 배선 기판을 강고 (强固) 한 것으로 하고 있다.
(제조 방법)
다음으로, 도 2a 내지 도 2t 를 참조하면서, 도 1a 및 도 1b 에 나타내는 다 층 인쇄 배선 기판 (19, 20) 의 제조 방법을 순서에 따라 설명한다. 본 실시형태의 특징은 도 2b 내지 도 2m 에 나타내는 공정에서 2 세트의 인쇄 배선 기판을 맞대어 접착시키고, 각 공정에 있어서 동시에 또는 축차적으로 처리한다는 것이다. 그 후의 도 2n 내지 도 2t 에 나타내는 공정에서는 2 세트의 인쇄 배선 기판을 박리하여 각 세트의 인쇄 배선 기판을 개별적으로 처리한다. 이상에 의해, 전체적으로 양호한 효율의 다층 인쇄 배선 기판의 제조를 달성하고 있다.
도 2a 에 나타내는 바와 같이, 출발 재료로서 전형적으로 양면 구리장 적층판 (예를 들어, FR-4 ; 21) 을 2 매 준비한다. 또한, 상측에 그려진 인쇄 기판에 관해서는 참조 부호에 「U」를 붙이고, 하측에 그려진 인쇄 기판에 관해서는 참조 부호에 「L」를 붙여 양자를 구별하고 있다.
코어 기재가 되는 2 매의 적층판 (22U, 22L) 은 도면에 나타내고 있지 않지만, 1 매 이상의 유리 직포에 열경화성 에폭시 수지를 함침하여 반경화시킨 것이고, 양면에 각각 구리박 (23U, 23L) 을 부착시켜 열경화시킨 것이다. 예를 들어, 12 미크론의 구리박이 부착된 두께 0.06mm 의 유리 에폭시 양면 구리장 적층판을 이용할 수 있다. 이 때, 기재가 되는 유리 직포는 2 매가 바람직하다.
그 외에, 적층판 (22U, 22L) 으로서, 유리 기재 비스말레이미드트리아진 수지 함침 적층판, 유리 기재 폴리페닐렌 에테르 수지 함침 적층판, 유리 기재 폴리이미드 수지 함침 적층판 등을 이용할 수도 있다. 여기서, 코어층의 두께는 0.04∼0.40mm 가 바람직하다. 그 범위이면, 코어층의 강성이나 코어층과 수지층의 휨 방향의 상쇄에 의해, 다층 인쇄 배선 기판의 휨을 작게 할 수 있다.
도 2b 에 나타내는 바와 같이, 2 매의 적층판 (22U, 22L) 을 맞대어 접착시킨다. 접착제 (70) 로는 다음의 요건을 만족시키는 것이면 된다.
(1) 도 2b 내지 도 2m 의 각 공정의 처리에서, 2 세트의 인쇄 배선 기판이 박리되지 않을 것. 특히, 이들 공정 처리 온도에서 박리되지 않을 것.
(2) 도 2b 내지 도 2m 각 공정의 처리액 등을 오염시키지 않을 것.
(3) 인쇄 배선 기판이 열화되는 온도 미만에서 2 세트의 인쇄 배선 기판을 박리할 수 있는 것, 또한 인쇄 기판이 노출되는 최고 온도인 납땜 온도 이하에서 2 세트의 인쇄 배선 기판을 박리할 수 있는 것이 바람직하다.
이상으로부터, 도 2b 내지 도 2m의 각 공정의 처리 온도에서는 연화·용융하지 않고, 인쇄 배선 기판 열화 온도 미만 또는 납땜 온도 이하에서 연화·용융하는 열가소성 수지가 선택된다. 또는, 박리 가능한 레지스트를 도포하여 압착해도 된다. 또는, 납땜해도 된다. 그러나, 납땜의 경우에는 전체면에서 부착시키지 않고, 부분적으로 납땜하는 것이 바람직하다.
도 2c 에 나타내는 바와 같이, 상방의 구리박 (23U, 23L) 의, 이후 패턴을 남기고 싶은 부분에 에칭 레지스트 (24U, 24L) 를 각각 형성한다.
도 2d 에 나타내는 바와 같이, 에칭 레지스트 (24U, 24L) 로 덮인 부분 이외의 구리박 (23U, 23L) 을 에칭으로 각각 제거한다.
도 2e 에 나타내는 바와 같이, 구리박 (23U, 23L) 상의 에칭 레지스트 (24U, 24L) 를 각각 박리한다. 적층판 (22U, 22L) 의 각 상면에 구리박 (23U, 23L) 을 이용한 랜드 (25U, 25L) 가 각각 형성된다.
도 2f 에 나타내는 바와 같이, 적층판 (22U, 22L) 의 각 상면에 수지층 (26-1U, 26-1L) 을 각각 형성한다. 이 수지층은 전형적으로 프리프레그와 같은 반경화 수지 시트, 층간 절연용 수지 필름 등을 접착시켜 열경화하거나 경화 전의 수지를 스크린 인쇄하고 가열하여 형성할 수 있다. 또한, 원한다면, 수지층 (26-1U, 26-1L) 형성 전에 랜드 (25U, 25L) 를 조화 처리해도 된다.
도 2g 에 나타내는 바와 같이, 각각의 랜드 (25U, 25L) 의 상방에 위치하는 수지층 (26-1U, 26-1L) 부분에 대해서, 비아홀 형성을 위한 개구 (26a-1U, 26a-1L) 를, 예를 들어 탄산 가스 레이저를 이용한 레이저 조사에 의해 각각 형성한다. 이 때, 구리의 랜드 (25U, 25L) 는 개구 형성시의 스토퍼로서 기능하고, 개구 (26a-1U, 26a-1L) 의 깊이는 각각의 랜드 (25U, 25L) 상면까지가 된다. 형성된 개구 (26a-1U, 26a-1L) 는 폭이 넓고, 바닥 쪽으로 감에 따라 좁아지는 형상 (입구가 넓고 선단 쪽이 좁은 형상) 으로 해도 된다. 이 경우, 비아홀의 단면 형상은 직사각형이 아니고, 대체로 역사다리꼴 형상이 된다.
또한, 탄산 가스 레이저 이외에, 엑시머 레이저, YAG 레이저, UV 레이저 등을 사용해도 된다. 또한, 원한다면, 개구시에, 예를 들어 PET 필름과 같은 보호 필름을 이용해도 된다. 이하의 비아홀 개구에 관해서도 동일하다.
도 2h 에 나타내는 바와 같이, 개구 (26a-1U, 26a-1L) 가 형성된 수지층 (26) 상에 무전해 도금에 대한 촉매핵을 형성하고, 무전해 구리 도금법에 의해, 예를 들어 0.6∼3.0 미크론 정도의 무전해 도금층 (28-1U, 28-1L) 을 각각 형성한다.
도 2i 에 나타내는 바와 같이, 이 무전해 도금층 (28-1U, 28-1L) 을 급전층(전극) 으로서 전해 구리 도금법에 의해, 예를 들어 수십 미크론 정도의 전해 구리 도금층 (30-1U, 30-1L) 을 각각 형성한다. 또한, 전해 땜납 도금을 이용해도 된다. 또한, 구리 도금층 (28-1U, 30-1U, 28-1L, 30-1L) 전체를 무전해 구리 도금법에 의해 형성해도 된다. 그 후, 소망에 의해 적당한 방법으로 표면의 평탄화 처리를 해도 된다.
도 2j 에 나타내는 바와 같이, 개구 (26a-1U, 26a-1L) 의 상방에 각각 위치하는 전해 구리 도금층 (30-1U, 30-1L) 부분에 에칭 레지스트 (32-1U, 32-1L) 를 각각 형성한다. 예를 들어, 포토리소그래피법 또는 스크린 인쇄법에 의해 형성할 수 있다.
도 2k 에 나타내는 바와 같이, 에칭 레지스트 (32-1U, 32-1L) 로 덮인 부분 이외의 구리 도금층 (28-1U, 30-1U, 28-1L, 30-1L) 을 에칭에 의해 각각 제거한다.
도 2l 에 나타내는 바와 같이, 구리 도금층 (30-1U, 30-1L) 상의 에칭 레지스트 (32-1U, 32-1L) 를 각각 박리한다. 이렇게 하여, 수지층 (26-1U, 26-1L) 에, 구리 도금층 (28-1U, 30-1U, 28-1L, 30-1L) 을 이용한 랜드 (34-1U, 34-1L) 가 각각 형성된다. 또한, 이들 패턴의 형성 방법으로서, 공지된 세미 애더티브법을 이용해도 된다.
이 단계에서, 표면의 상태는 랜드 (34-1U, 34-1L) 가 각각 형성되어 있는 수지층 (26-1U, 26-1L) 이며, 도 2e 의 랜드 (25U, 25L) 가 형성된 적층판 (22U, 22L) 과 실질적으로 동일한 구조로 되어 있다. 따라서, 소망에 의해, 필요로 하는 층 수만큼 도 2f 내지 도 2l 의 공정을 반복함으로써, 추가로 필요한 층을 수지층 (26-1U, 26-1L) 상에 각각 형성할 수 있다. 이 실시형태에서는 이들 공정을 추가로 1 회 반복하고 있다.
도 2m 에 나타내는 바와 같이, 도 2f 내지 도 2l 의 공정을 추가로 1 회 반복함으로써, 제 1 및 제 2 수지층 (26-1U, 26-2U, 26-1L, 26-2L) 을 각각 형성할 수 있다. 또한, 도 2c 내지 도 2f 에 있어서, 설명을 간단하게 하기 위해서 랜드의 형성만 도시하여 설명했지만, 이들 공정에서는 랜드 이외의 도체 회로를 동시에 형성할 수도 있다.
도 2n 에 나타내는 바와 같이, 이 단계에서 2 세트의 인쇄 배선 기판을 분리한다. 2 세트의 인쇄 배선 기판이 열가소성 수지로 접착되어 있는 경우에는 이 수지의 연화·용융 온도에 노출시켜 분리한다. 박리 가능한 레지스트를 사용했을 경우에는 적당한 박리 용액에 침지시켜 분리한다. 납땜되어 있는 경우에는 땜납의 용융 온도에 노출시켜 분리한다. 땜납 용융 온도는 매우 높기 때문에, 납땜한 부분을 국부적으로 가열하도록 하는 것이 바람직하다.
소망에 의해 구리박 (23) 을 에칭하는 단계에서, 도 1a 에 나타내는 통상의 빌드업 프로세스에 의한 인쇄 배선 기판 (19) 이 완성된다. 즉, 인쇄 배선 기판 (19) 의 제조에 있어서, 도 2b 내지 도 2n 의 처리 공정에서 2 세트의 인쇄 기판을 동시에 처리할 수 있다.
또한, 휨량이 적은 인쇄 배선 기판 (도 1b 참조) 을 제조하기 위해서는 구리박 (23) 을 에칭하지 않고, 분리한 인쇄 배선 기판에 대해 이후의 공정을 각각 별 개로 처리한다. 또한, 접착면의 접착제 또는 땜납 잔사를 제거하기 위해 청정 처리하는 것이 바람직하다.
도 2o 에 나타내는 바와 같이, 예를 들어, 포토리소그래피법 또는 스크린 인쇄법에 의해 하방의 구리박 (23) 의 비아홀 형성용을 위한 개구 부분의 구리박 부분을 제거한 후, 랜드 (25) 의 하방에 위치하는 적층판 (22) 의 하면 부분에 대해서, 레이저 조사에 의해 비아홀 형성을 위한 개구 (22a) 를 형성한다. 이 때, 랜드 (25) 는 개구 형성시의 스토퍼로서 기능하고, 개구 (22a) 의 깊이는 랜드 (25) 하면까지가 된다. 따라서, 코어층에 형성되는 비아홀의 개구 방향은 수지층에 형성되는 비아홀의 방향과는 반대가 된다. 개구 (22a) 는 폭이 넓고, 바닥 쪽으로 감에 따라 좁아지는 형상 (입구가 넓고 선단이 좁은 형상) 으로 해도 된다.
도 2p 에 나타내는 바와 같이, 개구 (22a) 가 형성된 적층판 (22) 상에, 무전해 구리 도금법에 의해 무전해 도금층 (37) 을 형성한다. 소망에 의해, 무전해 구리 도금 공정 전에, 예를 들어 스퍼터링 공법 또는 도금 공법에 의해 무전해 도금에 대한 촉매핵을 형성해도 된다. 이 때 반대면은 레지스트, PET 필름 등을 이용하여 도금이 석출되지 않도록 보호하는 것이 바람직하다.
도 2q 에 나타내는 바와 같이, 무전해 도금층 (37) 의 비아홀 형성 지점 및 도체 회로 형성 지점 (미도시) 이외의 부분에, 도금 레지스트 (39) 를 형성한다. 예를 들어, 포토리소그래피법 또는 스크린 인쇄법에 의해 형성할 수 있다.
도 2r 에 나타내는 바와 같이, 무전해 도금층 (37) 을 급전층으로 하여, 전 해 구리 도금 공법에 의해 전해 구리 도금층 (38) 을 형성한다. 이로써, 비아홀 (33-1, 33-2) 과는 개구의 방향이 반대인 비아홀 (42) 이 형성된다. 단면에서 보아, 상방이 좁고 하방이 넓은 형상의 비아홀 (42) 로 해도 된다. 또한, 구리 도금층 (37, 38) 전체를 무전해 구리 도금에 의해 형성해도 된다.
도 2s 에 나타내는 바와 같이, 무전해 도금층 (37) 상의 도금 레지스트 (39) 를 박리한다.
도 2t 에 나타내는 바와 같이, 예를 들어, 비아홀 (42) 상에 적당한 에칭 레지스트를 형성하고, 에칭에 의해 무전해 도금층 (37) 과 구리박 (23) 을 제거한다. 그 후, 그 에칭 레지스트를 박리한다. 또한, 소망에 의해, 추가로 양면 또는 편면 랜드의 납땜 부분 이외의 부분을 솔더 레지스트 (미도시) 로 피복하여, 땜납 브릿지 등의 발생을 방지해도 된다. 이렇게 하여 도 1b 에 나타낸 다층 인쇄 배선 기판을 제조할 수 있다. 즉, 인쇄 배선 기판 (20) 의 제조에 있어서, 도 2b 내지 도 2t 의 처리 공정에서 2 세트의 인쇄 기판을 동시에 처리할 수 있다.
[제 2 실시형태]
상기 서술한 제 1 실시형태에 관련되는 제조 방법은 코어를 갖는 다층 인쇄 배선 기판인데 반해, 제 2 실시형태에 관련되는 제조 방법은 최하층이 유리 크로스 등의 심재를 가지지 않은 수지층인 코어레스 다층 인쇄 배선 기판에 관한 것이다.
도 3a 는 본 발명의 제 2 실시형태에 관련되는 다층 인쇄 배선 기판 (30, 31) 의 구성을 나타내는 도면이다. 도 3a 에 나타내는 다층 인쇄 배선 기판 (30) 은 통상의 빌드업 프로세스에 의해 제조된 다층 인쇄 배선 기판이다.
도 3b 에 나타내는 다층 인쇄 배선 기판 (31) 은 마찬가지로 빌드업 프로세스에 의해 제조된 다층 인쇄 배선 기판이지만, 휨의 발생을 감소시켜 탑재된 반도체 소자와의 접속 불량을 감소시킨 다층 인쇄 배선 기판이다.
도 3a 에 나타내는 인쇄 배선 기판 (30) 은 수지층 (26-1, 26-2) 으로 이루어지고, 도 3b 에 나타내는 인쇄 배선 기판 (31) 은 수지층 (52, 26-1, 26-2) 으로 이루어진다. 그러나, 제 2 실시형태에 관련되는 다층 인쇄 배선 기판의 비아홀의 개구 방향이나 비아홀의 형상은 제 1 실시형태의 그것과 동일하며, 동일함에서 기인하는 이점 (효과) 을 가지고 있다.
인쇄 배선 기판 (30, 31) 은 전체적으로 코어레스 배선판을 구성한다. 따라서, 코어층을 갖는 인쇄 배선 기판 (19, 20) 과 비교하면 치수 안정성이 부족하지만, 코어레스이기 때문에 가요성이 풍부하다. 그 때문에 땜납 리플로우시의 배선판의 신장·수축을 용이하게 흡수하는 성질을 갖는다.
다층 인쇄 배선 기판 (30, 31) 은 다음과 같은 이점을 가지고 있다.
(1) 특히, 인쇄 배선 기판 (31) 에서는 땜납 범프의 리플로우시의 가열에 의해서도, 다층 인쇄 기판 (30) 에 휨이 거의 발생하지 않기 때문에, 반도체 소자와 인쇄 기판의 접속 불량이 발생하는 문제는 발생하지 않는다.
(2) 휨이 발생되기 어려운 점에 추가하여, 코어레스 배선판이 되기 위한 가요성이 풍부하여, 땜납 리플로우시 배선 기판의 신장을 용이하게 흡수하는 성질을 갖는다. 따라서, 반도체 소자와 인쇄 기판 (10) 의 열팽창 계수 차를 흡수하고, 이것에 기인하는 크랙은 거의 발생하지 않는다.
또한, 도 3a 및 도 3b 에서는 이후에서 설명하는 바와 같이 지지판 (구리판) 에 형성하는 수지층으로서 제 1 수지층∼제 2 수지층 (2 층 ; 26-1, 26-2) 을 소개하고 있지만, 이것에 한정되지 않는다. 1 층 또는 3 층 이상의 필요한 수지층을 갖는 인쇄 기판으로 할 수 있다.
(제조 방법)
다음으로, 도 4a 내지 도 4v 를 참조하면서, 도 3a 및 도 3b 에 각각 나타내는 다층 인쇄 배선 기판 (30, 31) 의 제조 방법을 순서에 따라 설명한다. 본 발명의 특징은 도 4b 내지 도 4m 에 나타내는 공정에서 2 세트의 인쇄 배선 기판을 맞대어 접착시켜, 각 공정에 있어서 동시에 또는 축차적으로 처리한다는 것이다. 그 후의 도 4n 내지 도 4v 에 나타내는 공정에서는 2 세트의 인쇄 배선 기판을 박리하여 각 세트의 인쇄 배선 기판을 개별적으로 처리한다. 이상에 의해, 전체적으로 효율이 양호한 다층 인쇄 배선 기판의 제조를 달성하고 있다.
또한, 도 4a 내지 도 4s 의 각 공정에 관하여, 도 2a 내지 도 2t 중 어느 하나와 실질적으로 동일한 공정에 관해서는 그 내용을 기재하여 상세한 설명을 생략한다.
도 4a 에 나타내는 바와 같이, 출발 재료로서 2 매의 지지판 (60U, 60L) 을 각각 준비한다. 지지판으로는 예를 들어, 구리판이 바람직하다.
도 4b 에 나타내는 바와 같이, 접착제 (70) 를 이용하여 2 매의 구리판 (60U, 60L) 을 맞대어 접착시킨다. 접착제 (70) 로는 도 2b 에서 설명한 요건을 만족시키는 것이면 된다. 예를 들어, 도 4b 내지 도 2m 의 각 공정의 처리 온도에서 연화·용융하지 않고, 인쇄 배선 기판이 열화되는 온도 미만 또는 납땜 온도 이하에서 연화·용융하는 열가소성 수지가 선택된다. 또는, 박리 가능한 레지스트를 도포하여 압착해도 된다. 또는, 납땜해도 된다. 그러나, 납땜인 경우에는 전체면에서 접착시키는 것이 아니고, 부분적으로 납땜하는 것이 바람직하다.
도 4c 에 나타내는 바와 같이, 구리판 (60U, 60L) 의 상면에 도금 레지스트 (61U, 61L) 를 각각 형성한다. 예를 들어, 구리판 (60U, 60L) 상에 드라이 필름을 적층하고, 포토리소그래피법에 의해 도금 레지스트 (61U, 61L) 의 패턴을 각각 형성한다. 또는, 액체 레지스트를 스크린 인쇄에 의해 도포해도 된다.
도 4d 에 나타내는 바와 같이, 구리판 (60U, 60L) 을 급전층으로 하여 전해 구리 도금 공법에 의해, 도금 레지스트 (61U, 61L) 패턴 이외의 부분에 대해서 구리 도금층 (62U, 62L) 을 각각 형성한다. 또한, 후술하는 도 4o 의 구리판 (60U, 60L) 의 에칭 공정시의 에칭·스토퍼로서, 구리 도금층 (62U, 62L) 의 하지로서 미리 (예를 들어, 크롬층과 구리층으로 이루어지는) 시트층 (미도시) 을 도금해도 된다.
도 4e 에 나타내는 바와 같이, 구리판 (60U, 60L) 상면의 도금 레지스트 (61) 를 박리한다. 이렇게 하여, 구리판 (60U, 60L) 상에 랜드나 도체 회로 등의 패턴으로서 남기고자 하는 부분 (이하, 간단하게 「랜드」라고 한다. ; 62U, 62L) 이 형성된다.
다음의 도 4f 의 구리판 (60U, 60L) 의 상면에 수지층 (26-1U, 26-1L) 을 각 각 형성하는 공정은 도 2f 의 공정과 실질적으로 동일하다. 다음의 도 4g 의 개구 형성 공정은 도 2g 의 공정과 실질적으로 동일하다. 다음의 도 4h 의 무전해 도금 공정은 도 2h 의 공정과 실질적으로 동일하다. 다음의 도 4i 의 전해 구리 도금 공정은 도 2i 의 공정과 실질적으로 동일하다. 다음의 4j 의 에칭 레지스트 형성 공정은 도 2j 의 공정과 실질적으로 동일하다. 다음의 도 4k 의 에칭 공정은 도 2k 의 공정과 실질적으로 동일하다. 다음의 도 4l 의 에칭 레지스트 박리 공정은 도 2l 의 공정과 실질적으로 동일하다.
이 단계에서, 표면은 랜드 (30-1U, 30-1L) 가 각각 형성된 수지층 (26-1U, 26-1L) 이며, 도 4e 의 랜드 (62U, 62L) 가 형성된 구리판 (60U, 60L) 과 실질적으로 동일한 형상으로 되어 있다. 따라서, 도 4f 내지 도 4l 의 공정을 필요로 하는 층 수만큼 반복함으로써, 추가로 필요한 층을 수지층 (26-1U, 26-1L) 상에 각각 형성할 수 있다. 이 실시형태에서는 이들 공정을 추가로 1 회 반복하고 있다.
도 4m 에 나타내는 바와 같이, 도 4f 내지 도 4l 의 공정을 추가로 1 회 반복함으로써, 제 1 및 제 2 수지층 (26-1, 26-2) 을 각각 형성할 수 있다. 또한, 제 2 실시형태에 있어서도 설명을 간단하게 하기 위해서 랜드의 형성만 도시하여 설명했지만, 랜드 형성 공정에 있어서 랜드 이외의 도체 회로를 동시에 형성할 수도 있다.
도 4n 에 나타내는 바와 같이, 이 단계에서 2 세트의 인쇄 배선 기판을 분리한다. 2 세트의 인쇄 배선 기판이 열가소성 수지로 접착되어 있는 경우에는 이 수지의 연화·용융 온도에 노출시켜 분리한다. 박리 가능한 레지스트를 사용했을 경우에는 적당한 박리 용액에 침지시켜 분리한다. 납땜되어 있는 경우에는 땜납의 용융 온도에 노출시켜 분리한다. 땜납 용융 온도는 매우 높기 때문에, 납땜한 부분을 국부적으로 가열하도록 하는 것이 바람직하다.
이 이후의 공정은 분리한 인쇄 배선 기판에 대해 각각 별개로 처리한다. 또한, 접착면의 접착제 또는 땜납 잔사를 제거하기 위해 청정 처리하는 것이 바람직하다.
도 4o 에 나타내는 바와 같이, 에칭 공법에 의해 구리판 (60) 을 제거한다. 또한, 도 4d 의 공정에서 구리 도금층 (62) 의 하지로서 시드층이 도금되어 있으면, 이것이 에칭 스토퍼가 된다. 이 단계에서, 통상의 빌드업 프로세스에 의한 인쇄 배선 기판 (도 3a) 이 완성된다.
또한, 휨량이 적은 인쇄 배선 기판 (도 3b 참조) 을 제조하기 위해서는 이하의 처리 공정을 계속한다.
도 4p 에 나타내는 바와 같이, 수지층 (26-1) 의 하면에 수지층 (52) 를 형성한다. 이 수지층은 전형적으로 반경화 수지 시트, 수지 필름 등을 접착시켜 열경화하거나, 경화 전의 수지를 스크린 인쇄하여 형성할 수 있다.
도 4q 에 나타내는 바와 같이, 랜드 (62) 의 하방에 위치하는 수지층 (52) 의 부분에 대해서, 비아홀 형성을 위한 개구 (52a) 를 레이저 조사에 의해 형성한다. 이 때, 랜드 (62) 는 개구 형성시의 스토퍼로서 기능하고, 개구 (22a) 의 깊이는 랜드 (62) 의 하면까지 된다. 개구 (52a) 는 폭이 넓고, 바닥 쪽으로 감에 따라 좁아지는 형상 (입구가 넓고 선단이 좁은 형상) 으로 해도 된다.
다음의 도 4r 에 나타내는 바와 같이, 무전해 구리 도금 공법에 의해 무전해 도금층 (37) 을 형성한다. 소망에 의해, 무전해 구리 도금 공정 전에, 예를 들어 스퍼터링 공법 또는 도금 공법에 의해 무전해 도금에 대한 촉매핵을 형성해도 된다. 이 때 반대면은 레지스트, PET 필름 등을 이용하여 도금이 석출되지 않도록 보호하는 것이 바람직하다.
다음의 도 4s 의 도금 레지스트 형성 공정은 도 2q 의 공정과 실질적으로 동일하다. 다음의 도 4t 의 전해 구리 도금 공정은 도 2r 의 공정과 실질적으로 동일하다. 다음의 도 4u 의 도금 레지스트 박리 공정은 도 2s 의 공정과 실질적으로 동일하다.
도 4v 에 나타내는 바와 같이, 비아홀 (42) 이외의 부분의 무전해 도금 (37) 을 퀵 에칭 공정에 의해 제거한다. 이 때, 비아홀 (42) 부분에 에칭 레지스트를 사용해도 된다. 이 결과, 도 3b 에 나타낸 다층 인쇄 배선 기판 (31) 을 제조할 수 있다.
[기타 사항]
이상, 본 발명의 실시형태에 따라 설명했지만, 이들은 예시로서, 본 발명은 이들에 한정되지 않는다. 본 발명은 당업자가 용이하게 이룰 수 있는 부가·삭제·변경 등을 포함하는 것이다.
(1) 상기 실시형태에 의하면, 2 매의 구리장 적층판 (또는 지지판) 은 다층 인쇄 배선 기판의 제조 공정 중에 접착제로 고정되어 있기 때문에, 각 처리 공정에 있어서 1 번의 처리에 의해 서로 접착된 2 매의 다층 인쇄 배선 기판의 처리가 가능해지고, 제조 공정의 대부분의 범위에서 동시 제조가 가능해진다. 다층 인쇄 배선 기판의 접착면 측으로부터의 처리 단계에 있어서, 2 매의 다층 인쇄 배선 기판을 접착제가 용융 또는 연화되는 온도까지 가온하여 분리하고, 그 후의 처리 공정을 진행시킨다.
(2) 각 제조 공정에서는 현재의 전형예를 기술하고 있다. 따라서, 재료, 제조 조건 등은 여러 가지 사정에 의해 당연히 변경된다.
(3) 인쇄 배선 기판의 상면에 반도체 소자가 실장되는 예로 설명되어 있다. 그러나, 본 발명은 인쇄 배선 기판의 하면 또는 양면에 반도체 소자 등의 탑재 부품을 실장하는 경우를 포함한다.
따라서, 본 발명의 기술적 범위는 첨부한 특허 청구의 범위의 기재에 의해 정해진다.

Claims (12)

  1. 구리장 적층판을 2 세트 준비하는 단계와,
    상기 구리장 적층판을 접착시키는 단계와,
    상기 접착시킨 적층판의 양면에 랜드를 형성하는 단계와,
    상기 접착시킨 적층판의 양면에 수지층을 각각 형성하고, 비아홀용 구멍을 개구하여 비아홀을 각각 형성하는 단계와,
    상기 접착시킨 적층판을 분리하는 단계를 포함하는, 인쇄 배선 기판의 제조 방법.
  2. 구리장 적층판을 2 세트 준비하는 단계와,
    상기 구리장 적층판을 접착시키는 단계와,
    상기 접착시킨 적층판의 양면에 랜드를 형성하는 단계와,
    상기 접착시킨 적층판의 양면에 수지층을 각각 형성하고, 비아홀용 구멍을 개구하여 비아홀을 각각 형성하는 단계와,
    상기 접착시킨 적층판을 분리하는 단계와,
    상기 분리된 적층판이 접착되어 있던 면에 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계를 포함하고,
    상기 수지층에 형성된 비아홀과 상기 적층판에 형성된 비아홀의 방향이 반대 방향인, 인쇄 배선 기판의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 편면 구리장 적층판 및 양면 구리장 적층판은 유리 직포 기재 또는 유리 부직포 기재에 열경화성 수지를 함침한 후에 양면 또는 편면에 구리박을 적층하여 가열 가압한 기재로 이루어지는, 인쇄 배선 기판의 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 수지층의 상면에 추가로 수지층을 각각 형성하고, 비아홀용 구멍을 개구하여 비아홀을 각각 형성하는 단계를 1 회 이상 반복하는, 인쇄 배선 기판의 제조 방법.
  5. 2 세트의 지지판을 준비하는 단계와,
    상기 2 세트의 지지판을 접착시키는 단계와,
    상기 접착시킨 지지판의 양면에 랜드를 각각 형성하는 단계와,
    상기 지지판의 양면에 제 1 수지층을 각각 형성하고, 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계와,
    상기 접착시킨 지지판을 분리하는 단계를 포함하는, 인쇄 배선 기판의 제조 방법.
  6. 2 세트의 지지판을 준비하는 단계와,
    상기 2 세트의 지지판을 접착시키는 단계와,
    상기 접착시킨 지지판의 양면에 랜드를 각각 형성하는 단계와,
    상기 지지판의 양면에 제 1 수지층을 각각 형성하고, 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계와,
    상기 접착시킨 지지판을 분리하는 단계와,
    상기 지지판을 각각 제거하는 단계와,
    상기 제 1 수지층의 하면에 제 2 수지층을 형성하고, 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계를 포함하고,
    미리 상기 지지판의 상면에 형성된 제 1 수지층의 비아홀과, 상기 지지판을 제거한 후에 형성된 제 2 수지층의 비아홀은 개구의 방향이 반대 방향으로 형성되는, 인쇄 배선 기판의 제조 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 지지판은 구리판으로 이루어지는, 인쇄 배선 기판의 제조 방법.
  8. 제 5 항 또는 제 6 항에 있어서,
    상기 제 1 수지층의 상면에 추가로 수지층을 각각 형성하고, 비아홀용 구멍을 개구하여 비아홀을 각각 형성하는 단계를 1 회 이상 반복하는, 인쇄 배선 기판의 제조 방법.
  9. 제 1 항, 제 2 항, 제 5 항 및 제 6 항 중 어느 한 항에 있어서,
    상기 구리장 적층판이나 지지판을 접착시키는 단계에서는, 각 공정의 처리 온도에서는 연화·용융되지 않고 인쇄 배선 기판이 열화되는 온도 미만에서 연화·용융되는 열가소성 수지를 접착제로서 사용하는, 인쇄 배선 기판의 제조 방법.
  10. 제 9 항에 있어서,
    상기 인쇄 배선 기판이 열화되는 온도 미만은 240℃ 미만인, 인쇄 배선 기판의 제조 방법.
  11. 제 1 항, 제 2 항, 제 5 항 및 제 6 항 중 어느 한 항에 있어서,
    상기 구리장 적층판이나 지지판을 접착시키는 단계에서는 박리 가능한 레지스트를 접착제로서 사용하는, 인쇄 배선 기판의 제조 방법.
  12. 제 1 항, 제 2 항, 제 5 항 및 제 6 항 중 어느 한 항에 있어서,
    상기 구리장 적층판을 접착시키는 단계는 부분적으로 납땜함으로써 실시하는, 인쇄 배선 기판의 제조 방법.
KR1020077020857A 2005-12-21 2006-12-20 인쇄 배선 기판의 제조 방법 KR101023003B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00367974 2005-12-21
JP2005367974A JP4811015B2 (ja) 2005-12-21 2005-12-21 プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
KR20070103062A true KR20070103062A (ko) 2007-10-22
KR101023003B1 KR101023003B1 (ko) 2011-03-22

Family

ID=38188648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077020857A KR101023003B1 (ko) 2005-12-21 2006-12-20 인쇄 배선 기판의 제조 방법

Country Status (7)

Country Link
US (1) US7736457B2 (ko)
EP (1) EP1835792B1 (ko)
JP (1) JP4811015B2 (ko)
KR (1) KR101023003B1 (ko)
CN (1) CN101142864B (ko)
TW (1) TWI301393B (ko)
WO (1) WO2007072872A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8445790B2 (en) 2008-10-20 2013-05-21 Samsung Electro-Mechanics Co., Ltd. Coreless substrate having filled via pad and method of manufacturing the same

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI270187B (en) * 2005-12-19 2007-01-01 Polytronics Technology Corp Thermal conductive apparatus and manufacturing method thereof
JP5532924B2 (ja) * 2007-09-14 2014-06-25 味の素株式会社 多層プリント配線板の製造法
JP5295596B2 (ja) 2008-03-19 2013-09-18 新光電気工業株式会社 多層配線基板およびその製造方法
US20100073894A1 (en) * 2008-09-22 2010-03-25 Russell Mortensen Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
US20100224397A1 (en) * 2009-03-06 2010-09-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR101022873B1 (ko) * 2009-09-14 2011-03-16 삼성전기주식회사 인쇄회로기판의 제조방법
KR101055473B1 (ko) * 2009-12-15 2011-08-08 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP5056837B2 (ja) * 2009-12-21 2012-10-24 株式会社村田製作所 圧電デバイスの製造方法
US8067266B2 (en) * 2009-12-23 2011-11-29 Intel Corporation Methods for the fabrication of microelectronic device substrates by attaching two cores together during fabrication
JP5557320B2 (ja) * 2010-06-30 2014-07-23 京セラSlcテクノロジー株式会社 配線基板の製造方法
US20120174394A1 (en) * 2011-01-11 2012-07-12 Samsung Electro Mechanics Co., Ltd. Method for manufacturing multilayer circuit board
US8841209B2 (en) * 2011-08-18 2014-09-23 International Business Machines Corporation Method for forming coreless flip chip ball grid array (FCBGA) substrates and such substrates formed by the method
JP2014027125A (ja) * 2012-07-27 2014-02-06 Ibiden Co Ltd プリント配線板の製造方法
TWI526129B (zh) * 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
CN104538320B (zh) * 2014-12-31 2018-07-20 广州兴森快捷电路科技有限公司 无芯板制造方法
TWI559465B (zh) * 2015-08-14 2016-11-21 恆勁科技股份有限公司 封裝基板及其製作方法
DE102015226607A1 (de) * 2015-12-23 2017-06-29 Robert Bosch Gmbh Verfahren zur Herstellung eines Leitungsabschnitts einer Hydraulikleitung
DE102017211171A1 (de) * 2017-06-30 2019-01-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bauteil, das mit mehreren übereinander angeordneten Lagen gebildet ist, sowie ein Verfahren zu seiner Herstellung
CN107750095B (zh) * 2017-09-15 2019-11-22 深圳崇达多层线路板有限公司 一种多孔薄板的贴膜制作方法
US10381322B1 (en) 2018-04-23 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
JP2020161732A (ja) * 2019-03-27 2020-10-01 イビデン株式会社 配線基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5002818A (en) * 1989-09-05 1991-03-26 Hughes Aircraft Company Reworkable epoxy die-attach adhesive
JP3447015B2 (ja) * 1993-04-23 2003-09-16 三井化学株式会社 エポキシ樹脂組成物
JPH07288385A (ja) 1994-04-19 1995-10-31 Hitachi Chem Co Ltd 多層配線板及びその製造法
DE19739717A1 (de) * 1997-09-10 1999-04-15 Pagel Lienhard Prof Dr Verfahren zum Verbinden von Leiterplatten für fluidische Mikrosysteme
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
KR100346400B1 (ko) * 1999-12-16 2002-08-01 엘지전자주식회사 다층 인쇄회로기판 및 그 제조방법
DE60116744T2 (de) * 2000-03-31 2006-08-31 Dyconex Ag Verfahren zur herstellung eines elektrischen verbindungselements und elektrisches verbindungselement
TW575632B (en) 2000-07-13 2004-02-11 Ngk Spark Plug Co Paste for filling throughhole and printed wiring board using same
JP3664720B2 (ja) * 2001-10-31 2005-06-29 新光電気工業株式会社 半導体装置用多層回路基板の製造方法
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
JP2004023532A (ja) * 2002-06-18 2004-01-22 Pioneer Electronic Corp 受信機における自動利得調整回路
JP3811680B2 (ja) 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
US20050002818A1 (en) * 2003-07-04 2005-01-06 Hitachi Powdered Metals Co., Ltd. Production method for sintered metal-ceramic layered compact and production method for thermal stress relief pad
JP2005072063A (ja) * 2003-08-27 2005-03-17 Ngk Spark Plug Co Ltd 配線基板およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8445790B2 (en) 2008-10-20 2013-05-21 Samsung Electro-Mechanics Co., Ltd. Coreless substrate having filled via pad and method of manufacturing the same

Also Published As

Publication number Publication date
US20070193679A1 (en) 2007-08-23
KR101023003B1 (ko) 2011-03-22
JP2007173459A (ja) 2007-07-05
JP4811015B2 (ja) 2011-11-09
US7736457B2 (en) 2010-06-15
EP1835792A1 (en) 2007-09-19
EP1835792B1 (en) 2012-02-08
WO2007072872A1 (ja) 2007-06-28
CN101142864B (zh) 2010-05-26
TW200810652A (en) 2008-02-16
CN101142864A (zh) 2008-03-12
EP1835792A4 (en) 2010-11-10
TWI301393B (en) 2008-09-21

Similar Documents

Publication Publication Date Title
KR101023003B1 (ko) 인쇄 배선 기판의 제조 방법
KR100881303B1 (ko) 반도체 장치용 다층 프린트 배선판 및 그 제조 방법
US9060459B2 (en) Printed wiring board and method for manufacturing same
US7815441B2 (en) Rigid-flexible board and method for manufacturing the same
JP2004327510A (ja) 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法
JPH0936551A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP2003115661A (ja) 多層回路基板の製造方法
JP3253886B2 (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JP2001308521A (ja) 多層回路基板の製造方法
JP2011216900A (ja) プリント配線板の製造方法
TWI428070B (zh) 具有內埋元件之電路板之製作方法
JP2005123637A (ja) プリント配線基板
JP2003209358A (ja) 多層プリント配線板の製造方法
JP2003179354A (ja) 多層プリント配線板およびその製造方法
KR20070062638A (ko) 다층 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee