JP2004023532A - 受信機における自動利得調整回路 - Google Patents
受信機における自動利得調整回路 Download PDFInfo
- Publication number
- JP2004023532A JP2004023532A JP2002177082A JP2002177082A JP2004023532A JP 2004023532 A JP2004023532 A JP 2004023532A JP 2002177082 A JP2002177082 A JP 2002177082A JP 2002177082 A JP2002177082 A JP 2002177082A JP 2004023532 A JP2004023532 A JP 2004023532A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gain control
- control signal
- receiver
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Superheterodyne Receivers (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
【課題】受信機の電源投入時などの過渡状態において、短時間の内に適正な利得制御信号が得られるAGC回路を提供する。
【解決手段】その一端を電源端子に接続され、その他端をアースに接続されたキャパシタ直列回路の中点をAGC回路の出力端子に接続する。かかる直列回路を形成する2つのキャパシタの容量比を適宜選択することにより、キャパシタ直列回路の中点電位を受信機の定常動作状態におけるAGC回路の利得制御信号電圧に設定する。
【選択図】 図2
【解決手段】その一端を電源端子に接続され、その他端をアースに接続されたキャパシタ直列回路の中点をAGC回路の出力端子に接続する。かかる直列回路を形成する2つのキャパシタの容量比を適宜選択することにより、キャパシタ直列回路の中点電位を受信機の定常動作状態におけるAGC回路の利得制御信号電圧に設定する。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
本発明は、受信機における自動利得調整(Autmatic Gain Control)回路(以下、単に“AGC回路”と称する)等に関する。
【0002】
【従来の技術】
例えば、スーパーヘテロダイン方式による振幅変調波受信機において、検波回路に加わる入力電圧の振幅をほぼ一定とするため、一般にAGC回路が設けられている。かかる受信機の一例を図1のブロック図に示す。
先ず、図1に示される各部の構成を説明する。同図において、高周波増幅回路10は、アンテナ及び同調回路等の高周波回路から取り込んだ高周波信号を所定の信号レベルまで増幅する回路である。なお、高周波増幅回路10の利得は、後述するAGC回路60からの出力である利得制御信号によって制御される。ミクサ回路20は、高周波増幅回路10の出力に局部発振回路30からの局部発振周波数信号を乗じて受信信号周波数を所望の中間周波数に変換する回路である。
【0003】
中間周波増幅回路40は、かかる中間周波数信号を所定の信号レベルまで増幅する単一周波増幅回路である。検波回路50は、中間周波増幅回路40の出力について、例えば、直線検波や同期検波などの検波処理を施して、受信信号に含まれていたオーディオ信号を抽出する回路である。
AGC回路60は、主に、AGC検波回路61及びAGC増幅回路62から構成されている。AGC検波回路61は、高周波増幅回路10又は中間周波増幅回路40からの出力を取り込んで所定の検波処理を施し、各回路からの出力信号レベルに応じた直流信号を生成する回路である。AGC増幅回路62は、かかる直流信号を所定の大きさに増幅する回路である。そして、AGC増幅回路62の出力信号は、利得制御信号としてAGC回路出力端子63から高周波増幅回路10の制御入力端子(図示せず)に供給される。
【0004】
次に、図1に示される受信機の動作を説明すれば以下のようになる。
先ず、高周波増幅回路10は、アンテナからの受信信号レベルが所定の範囲内にある場合にGstdなる利得を有するものとし、このとき高周波増幅回路10に印加されている利得制御信号の大きさをVstdとする。また、このときの高周波増幅回路10の出力信号レベルをRLstdとし、中間周波増幅回路40の出力信号レベルをILstdとする。
【0005】
今、電波伝搬状況が変化してアンテナからの受信信号レベルが低下し、高周波増幅回路10及び中間周波増幅回路40の出力信号レベルがそれぞれ、RL1,IL1に低下したと仮定する(RLstd>RL1,ILstd>IL1)。これに伴い、AGC増幅回路62の出力である利得制御信号の大きさもV1に減少する(Vstd>V1)。高周波増幅回路10の利得は、利得制御信号による負帰還が掛けられているため、かかる利得制御信号電圧の減少に伴ってその利得Gstdが増大する方向に変化する。これによって、高周波増幅回路10及び中間周波増幅回路40の出力信号レベルが徐々に増加して、先のRLstd及びILstdの値にまで復旧すると上記のフィードバック動作が終了する。
【0006】
一方、電波伝搬状況が良好となり、アンテナからの受信信号レベルが増加した場合は、上記と逆のフィードバック動作が為され、結果として検波回路50に印加される信号レベルが所定の値に保たれることになる。
このような構成のAGC回路においては、高周波増幅回路10又は中間周波増幅回路40の出力信号を検波・増幅して得られた直流信号である利得制御信号に、当然のことながら受信搬送波に重畳された変調信号成分が含まれている。それ故、AGC増幅回路62の出力信号をそのまま高周波増幅回路10の利得制御に用いると上記のフィードバック動作が不安定となるおそれがある。
【0007】
一般に、かかる不具合を防止すべく、図1に示す如く、AGC増幅回路62の出力部にはキャパシタC1がアースとの間に接続されている。すなわち、キャパシタC1とAGC増幅回路62の出力抵抗R1が低域通過フィルタを構成して、利得制御信号に含まれる変調信号成分の通過を阻止するのである。かかる低域通過フィルタの時定数は、数ヘルツ程度の変調信号成分を十分に抑圧する必要があるため、一般に数秒程度の値を採ることが多い。
【0008】
しかしながら、この低域通過フィルタの時定数によって、例えば、受信機の電源をオンした直後や、受信バンドの切換直後などのAGC回路動作の過渡状態において、利得制御信号の電圧が所定値に達するまでに時間を要することになる。つまり、かかる過渡状態の下では、高周波増幅回路10が適正な利得を得るまでの時間が長くかかり、受信機において受信感度の悪い状態が暫く続くことになる。
【0009】
【発明が解決しようとする課題】
従って、本発明が解決しようとする課題には、上述した問題が1例として挙げられる。また、本発明は、過渡状態においても受信感度が大きく低下しないAGC回路の提供を1つの目的とする。
【0010】
【課題を解決するための手段】
本発明は、受信機における自動利得調整回路であって、
所定の利得制御信号により調整される利得に応じて受信した高周波信号を増幅する高周波信号増幅手段と、
前記高周波信号増幅手段からの出力信号及びその後段に接続された信号処理手段からの出力信号のうち少なくとも1つを抽出し、前記出力信号に基づいて前記利得制御信号を生成する利得制御信号生成手段と、
前記利得制御信号生成手段が前記高周波信号増幅手段に前記利得制御信号を供給する際に、前記利得制御信号の過渡電圧遷移時間を短縮する遷移時間短縮手段とを含むことを特徴とする。
【0011】
【発明の実施の形態】
本発明による受信機の自動利得調整回路に関し、第1の実施例を図2のブロック図に示す。
先ず、図2に示される各部の構成を説明する。同図において高周波増幅回路110は、前段のアンテナ回路より取り込んだ高周波信号を所定の信号レベルまで増幅する増幅回路であり、その利得は、AGC回路160から供給される利得制御信号の値によって制御されるものとする。なお、受信機の定常動作状態、即ち受信信号のレベルが所定の範囲内に収まっているときの高周波増幅回路110の基準利得をGstdとし、このとき高周波増幅回路110に印加されている利得制御信号電圧の大きさをVstdとする。
【0012】
ミクサ回路120は、高周波増幅回路110の出力に局部発振回路130からの局部発振周波数信号を乗じて受信信号の周波数を所望の中間周波数に変換する混合回路である。
中間周波増幅回路140は、かかる中間周波数信号を所定の信号レベルまで増幅する単一周波増幅回路である。検波回路150は、中間周波増幅回路140の出力について、例えば、直線検波や同期検波などの検波処理を施して、受信信号に含まれていたオーディオ信号を抽出する回路である。
【0013】
AGC回路160は、主に、AGC検波回路161及びAGC増幅回路162から構成されている。AGC検波回路161は、高周波増幅回路110又は中間周波増幅回路140からの出力を取り込んで所定の検波処理を施し、各回路からの出力信号レベルに応じた直流信号を生成する回路である。なお、AGC検波回路161は、高周波増幅回路110又は中間周波増幅回路140からの出力信号のうちの何れか1つを利用するものであれば良い。AGC増幅回路162は、AGC検波回路161から出力された直流信号を所定の大きさに増幅する増幅回路である。そして、AGC増幅回路162の出力信号は、利得制御信号としてAGC回路出力端子163から高周波増幅回路110の制御入力端子(図示せず)に供給される。
【0014】
本実施例では、図2に示す如く、AGC回路出力端子163にキャパシタC11及びC12の各々の一端が接続されている。そして、C11の他端は受信機のアースに、C12の他端は受信機の電源Vccにそれぞれ接続されており、両キャパシタの合成値は、図1に示したAGC増幅回路62の出力部キャパシタC1と同一の容量となるように設定されている。
【0015】
一般に、受信機を含めた電気機器の電源端子(Vcc)は、交流信号に対して接地されているものとみなすことができる。それ故、上記のキャパシタC12の他端も、電源Vccを介して接地されているとみなすことができる。つまり、本実施例においても、図1に示した従来回路と同様に、AGC増幅回路162の出力部には合成容量
C1=C11+C12 …(1)
なるキャパシタが、AGC回路出力端子163とアースとの間に設けられていることになる。そして、かかる合成キャパシタC11+C12と、AGC増幅回路162の出力抵抗R11とによって、利得制御信号に含まれる変調信号成分を抑圧するための低域通過フィルタが形成される。
【0016】
一方、キャパシタC11とC12は、受信機の電源Vccとアースとの間に直列に挿入されている。キャパシタの直列接続時における印加電圧の分圧比は、各々のキャパシタの容量値に反比例する。それ故、両キャパシタの接続点、即ちAGC回路出力端子163の直流電位Vagcは次式によって示すことができる。
Vagc=Vcc×{C12/(C11+C12)} …(2)
本実施例においては、かかるVagcの値を
Vagc=Vstd …(3)
となるように設定してある。前述の如く、Vstdとは受信機の定常動作状態における高周波増幅回路110の基準利得Gstdを得る為の利得制御信号電圧の大きさに他ならない。
【0017】
次に、図2に示す実施例において、例えば、電源投入時等の過渡状態における回路動作を図3の電圧応答特性図を参照しつつ説明する。
一般に、受信機などの電気機器における機器内電源系統のインピーダンスは極めて小さな値を示す。それ故、受信機の電源が投入されると、図3の特性曲線Aに示す如く、受信機内部の電源電圧は極短時間の内に所定値であるVccまで上昇する。前述の如く、本実施例ではAGC回路出力端子163には、電源電圧VccをキャパシタC11とC12によって分圧した直流電圧が印加される。それ故、AGC回路の出力電圧、即ちAGC回路出力端子163の電圧も、図3の特性曲線Bに示す如く、電源電圧の上昇に追従して急速に増大し、極めて短時間の内に上記の(3)式に示したVstdの電圧値となる。
【0018】
一方、図1に示した従来のAGC回路では受信機の電源投入時に、AGC回路出力端子63に接続されているキャパシタC1が、AGC増幅回路62の出力抵抗R1を介して充電されることになる。それ故、かかる時定数(C1×R1)の値が、例えば2秒程度に設定されていた場合、AGC回路の出力電圧、即ち利得制御信号の電圧値は、図3の特性曲線Cに示すような変化を示す。
【0019】
すなわち、従来のAGC回路では、高周波増幅回路の利得が安定するのに電源投入から数秒の時間を要することになる。これに比較して、本実施例においては、電源投入から極めて短時間の内にその利得を安定させることができる。
なお、変調信号成分抑圧用の低域通過フィルタの動作に関しては、AGC増幅回路回路62,162の出力抵抗R1,R11の各々の値が等しく、かつ上記(1)式の関係が成立すれば、従来回路と同じ時定数を有するフィルタ特性を有することになる。それ故、本実施例においても従来回路と同様に、利得制御信号に含まれる変調信号成分を十分に抑圧することができる。
【0020】
また、以上の説明では、電源投入時の動作のみを取り上げたが、本実施例における動作はかかる事例に限定されるものではない。例えば、複数バンド受信機における受信バンド切換時などのように、受信レベルが過渡的に大きく変動する場合であっても、前述のように受信機の高周波増幅回路における利得を瞬時に安定させることが可能となる。
【0021】
次に、本発明の具体的な実施例に関して図4に示す回路図を参照しつつ説明を行う。なお、図4は、高周波増幅回路110及びAGC回路160の主要部のみを表したものであり、受信機の他の構成部分に関しては図2の場合と同様であるためその記載を省略する。
図4において、高周波増幅回路110は、主に、キャパシタC0、抵抗R0、及びトランジスタQ1から成る高周波増幅部と、インダクタL0及びトランジスタQ2から成る利得制御部から構成されている。また、AGC回路160の構成は前述した図2の回路と同様とする。
【0022】
アンテナ等の高周波回路から供給される受信信号は、図4において、先ずトランジスタQ1の高周波増幅部で増幅されて次段の利得制御部に導かれる。一方、利得制御部のトランジスタQ2のベース端子は、AGC回路160の出力端子163に接続されておりAGC増幅回路162からの利得制御信号が供給されている。
【0023】
従って、利得制御信号の電圧によりトランジスタQ2のベース電位が制御され、それに伴ってトランジスタQ2のコレクタ・エミッタ間の電圧Vceが変動する。一方、高周波増幅部のトランジスタQ1のドレイン端子は、トランジスタQ2を介して電源電圧Vccに接続されている。それ故、Q2におけるVceの変動は、Q1のドレイン電圧に対してネガティブフィードバックとして作用する。即ち、AGC増幅回路162からの利得制御信号によって、高周波増幅部のトランジスタQ1のドレイン電圧に負帰還を掛けることによって、高周波増幅回路110からの出力信号レベルを所定の値に保つことができるのである。
【0024】
一方、AGC回路160の出力部におけるキャパシタC11及びC12は、等価的にAGC回路出力端子163とアースとの間に接続されている。それ故、その合成容量C11+C12と、AGC増幅回路162の出力抵抗R11とからなる低域通過フィルタがAGC回路160の出力部に設けられたことになる。そして、かかる低域通過フィルタによって、利得制御信号に含まれる変調信号成分の高周波増幅回路110への流入が阻止される。
【0025】
また、AGC回路出力端子163は、両キャパシタの直列接続の中点となっており、両キャパシタは、受信機の電源電圧Vccとアースとの間に直列に設けられている。それ故、両キャパシタの分圧比を選択することによって、AGC回路出力端子163の直流電位Vagcを自在に設定することができる。例えば、Vagcの値を、高周波増幅回路110の定常状態における利得Gstdを得るために必要とされる利得制御信号電圧Vstdに設定することも可能である。かかる設定とすることによって、受信機の電源投入時などの過渡状態においても高周波増幅回路110の利得を瞬時に安定させることができる。
【0026】
なお、本実施例は、図4に示す回路に限定されるものではなく、例えば、高周波増幅回路110のトランジスタQ1にデュアルゲートのMOSトランジスタを使用して、1つのゲート電位をAGC回路160からの利得制御信号によって負帰還制御しても良い。また、通常のバイポーラトランジスタを用いた場合は、エミッタ電流によりその順方向伝達アドミタンスが変化するため、利得制御信号によってそのエミッタ電流を減少させる制御を行うようにしても良い。
【0027】
以上詳述した如く、本発明の実施の形態は、受信機におけるAGC回路であって、
所定の利得制御信号により調整される利得に応じて受信した高周波信号を増幅する高周波信号増幅手段と、
前記高周波信号増幅手段からの出力信号及びその後段に接続された信号処理手段からの出力信号のうち少なくとも1つを抽出し、該抽出した出力信号に基づいて前記利得制御信号を生成する利得制御信号生成手段と、
前記利得制御信号が前記高周波信号増幅手段に供給される際の過渡電圧遷移時間を短縮する遷移時間短縮手段とを含むAGC回路である。
【0028】
かかるAGC回路においては、その出力部に設けられた変調信号成分抑圧用の低域通過フィルタの機能を損なうことなく、電源投入時や受信バンド切換時などの過渡状態にあっても、定常状態におけると同様な利得制御信号電圧を速やかに得ることができる。
【図面の簡単な説明】
【図1】
図1は、従来のAGC回路を備えた受信機の構成を示すブロック図である。
【図2】図2は、本発明によるAGC回路を備えた受信機の1つの実施例を示すブロック図である。
【図3】図3は、図1及び図2に示す受信機各部の電圧応答特性を表す図である。
【図4】図4は、本発明によるAGC回路を備えた受信機の他の実施例を示すブロック図である。
【符号の説明】
10,110 … 高周波増幅回路
20,120 … ミクサ回路
30,130 … 局部発振回路
40,140 … 中間周波増幅回路
50,150 … 検波回路
60,160 … AGC回路
61,161 … AGC検波回路
62,162 … AGC増幅回路
63,163 … AGC回路出力端子
C1,C11,C12 … キャパシタ
R1,R11 … AGC増幅回路出力抵抗
【発明の属する技術分野】
本発明は、受信機における自動利得調整(Autmatic Gain Control)回路(以下、単に“AGC回路”と称する)等に関する。
【0002】
【従来の技術】
例えば、スーパーヘテロダイン方式による振幅変調波受信機において、検波回路に加わる入力電圧の振幅をほぼ一定とするため、一般にAGC回路が設けられている。かかる受信機の一例を図1のブロック図に示す。
先ず、図1に示される各部の構成を説明する。同図において、高周波増幅回路10は、アンテナ及び同調回路等の高周波回路から取り込んだ高周波信号を所定の信号レベルまで増幅する回路である。なお、高周波増幅回路10の利得は、後述するAGC回路60からの出力である利得制御信号によって制御される。ミクサ回路20は、高周波増幅回路10の出力に局部発振回路30からの局部発振周波数信号を乗じて受信信号周波数を所望の中間周波数に変換する回路である。
【0003】
中間周波増幅回路40は、かかる中間周波数信号を所定の信号レベルまで増幅する単一周波増幅回路である。検波回路50は、中間周波増幅回路40の出力について、例えば、直線検波や同期検波などの検波処理を施して、受信信号に含まれていたオーディオ信号を抽出する回路である。
AGC回路60は、主に、AGC検波回路61及びAGC増幅回路62から構成されている。AGC検波回路61は、高周波増幅回路10又は中間周波増幅回路40からの出力を取り込んで所定の検波処理を施し、各回路からの出力信号レベルに応じた直流信号を生成する回路である。AGC増幅回路62は、かかる直流信号を所定の大きさに増幅する回路である。そして、AGC増幅回路62の出力信号は、利得制御信号としてAGC回路出力端子63から高周波増幅回路10の制御入力端子(図示せず)に供給される。
【0004】
次に、図1に示される受信機の動作を説明すれば以下のようになる。
先ず、高周波増幅回路10は、アンテナからの受信信号レベルが所定の範囲内にある場合にGstdなる利得を有するものとし、このとき高周波増幅回路10に印加されている利得制御信号の大きさをVstdとする。また、このときの高周波増幅回路10の出力信号レベルをRLstdとし、中間周波増幅回路40の出力信号レベルをILstdとする。
【0005】
今、電波伝搬状況が変化してアンテナからの受信信号レベルが低下し、高周波増幅回路10及び中間周波増幅回路40の出力信号レベルがそれぞれ、RL1,IL1に低下したと仮定する(RLstd>RL1,ILstd>IL1)。これに伴い、AGC増幅回路62の出力である利得制御信号の大きさもV1に減少する(Vstd>V1)。高周波増幅回路10の利得は、利得制御信号による負帰還が掛けられているため、かかる利得制御信号電圧の減少に伴ってその利得Gstdが増大する方向に変化する。これによって、高周波増幅回路10及び中間周波増幅回路40の出力信号レベルが徐々に増加して、先のRLstd及びILstdの値にまで復旧すると上記のフィードバック動作が終了する。
【0006】
一方、電波伝搬状況が良好となり、アンテナからの受信信号レベルが増加した場合は、上記と逆のフィードバック動作が為され、結果として検波回路50に印加される信号レベルが所定の値に保たれることになる。
このような構成のAGC回路においては、高周波増幅回路10又は中間周波増幅回路40の出力信号を検波・増幅して得られた直流信号である利得制御信号に、当然のことながら受信搬送波に重畳された変調信号成分が含まれている。それ故、AGC増幅回路62の出力信号をそのまま高周波増幅回路10の利得制御に用いると上記のフィードバック動作が不安定となるおそれがある。
【0007】
一般に、かかる不具合を防止すべく、図1に示す如く、AGC増幅回路62の出力部にはキャパシタC1がアースとの間に接続されている。すなわち、キャパシタC1とAGC増幅回路62の出力抵抗R1が低域通過フィルタを構成して、利得制御信号に含まれる変調信号成分の通過を阻止するのである。かかる低域通過フィルタの時定数は、数ヘルツ程度の変調信号成分を十分に抑圧する必要があるため、一般に数秒程度の値を採ることが多い。
【0008】
しかしながら、この低域通過フィルタの時定数によって、例えば、受信機の電源をオンした直後や、受信バンドの切換直後などのAGC回路動作の過渡状態において、利得制御信号の電圧が所定値に達するまでに時間を要することになる。つまり、かかる過渡状態の下では、高周波増幅回路10が適正な利得を得るまでの時間が長くかかり、受信機において受信感度の悪い状態が暫く続くことになる。
【0009】
【発明が解決しようとする課題】
従って、本発明が解決しようとする課題には、上述した問題が1例として挙げられる。また、本発明は、過渡状態においても受信感度が大きく低下しないAGC回路の提供を1つの目的とする。
【0010】
【課題を解決するための手段】
本発明は、受信機における自動利得調整回路であって、
所定の利得制御信号により調整される利得に応じて受信した高周波信号を増幅する高周波信号増幅手段と、
前記高周波信号増幅手段からの出力信号及びその後段に接続された信号処理手段からの出力信号のうち少なくとも1つを抽出し、前記出力信号に基づいて前記利得制御信号を生成する利得制御信号生成手段と、
前記利得制御信号生成手段が前記高周波信号増幅手段に前記利得制御信号を供給する際に、前記利得制御信号の過渡電圧遷移時間を短縮する遷移時間短縮手段とを含むことを特徴とする。
【0011】
【発明の実施の形態】
本発明による受信機の自動利得調整回路に関し、第1の実施例を図2のブロック図に示す。
先ず、図2に示される各部の構成を説明する。同図において高周波増幅回路110は、前段のアンテナ回路より取り込んだ高周波信号を所定の信号レベルまで増幅する増幅回路であり、その利得は、AGC回路160から供給される利得制御信号の値によって制御されるものとする。なお、受信機の定常動作状態、即ち受信信号のレベルが所定の範囲内に収まっているときの高周波増幅回路110の基準利得をGstdとし、このとき高周波増幅回路110に印加されている利得制御信号電圧の大きさをVstdとする。
【0012】
ミクサ回路120は、高周波増幅回路110の出力に局部発振回路130からの局部発振周波数信号を乗じて受信信号の周波数を所望の中間周波数に変換する混合回路である。
中間周波増幅回路140は、かかる中間周波数信号を所定の信号レベルまで増幅する単一周波増幅回路である。検波回路150は、中間周波増幅回路140の出力について、例えば、直線検波や同期検波などの検波処理を施して、受信信号に含まれていたオーディオ信号を抽出する回路である。
【0013】
AGC回路160は、主に、AGC検波回路161及びAGC増幅回路162から構成されている。AGC検波回路161は、高周波増幅回路110又は中間周波増幅回路140からの出力を取り込んで所定の検波処理を施し、各回路からの出力信号レベルに応じた直流信号を生成する回路である。なお、AGC検波回路161は、高周波増幅回路110又は中間周波増幅回路140からの出力信号のうちの何れか1つを利用するものであれば良い。AGC増幅回路162は、AGC検波回路161から出力された直流信号を所定の大きさに増幅する増幅回路である。そして、AGC増幅回路162の出力信号は、利得制御信号としてAGC回路出力端子163から高周波増幅回路110の制御入力端子(図示せず)に供給される。
【0014】
本実施例では、図2に示す如く、AGC回路出力端子163にキャパシタC11及びC12の各々の一端が接続されている。そして、C11の他端は受信機のアースに、C12の他端は受信機の電源Vccにそれぞれ接続されており、両キャパシタの合成値は、図1に示したAGC増幅回路62の出力部キャパシタC1と同一の容量となるように設定されている。
【0015】
一般に、受信機を含めた電気機器の電源端子(Vcc)は、交流信号に対して接地されているものとみなすことができる。それ故、上記のキャパシタC12の他端も、電源Vccを介して接地されているとみなすことができる。つまり、本実施例においても、図1に示した従来回路と同様に、AGC増幅回路162の出力部には合成容量
C1=C11+C12 …(1)
なるキャパシタが、AGC回路出力端子163とアースとの間に設けられていることになる。そして、かかる合成キャパシタC11+C12と、AGC増幅回路162の出力抵抗R11とによって、利得制御信号に含まれる変調信号成分を抑圧するための低域通過フィルタが形成される。
【0016】
一方、キャパシタC11とC12は、受信機の電源Vccとアースとの間に直列に挿入されている。キャパシタの直列接続時における印加電圧の分圧比は、各々のキャパシタの容量値に反比例する。それ故、両キャパシタの接続点、即ちAGC回路出力端子163の直流電位Vagcは次式によって示すことができる。
Vagc=Vcc×{C12/(C11+C12)} …(2)
本実施例においては、かかるVagcの値を
Vagc=Vstd …(3)
となるように設定してある。前述の如く、Vstdとは受信機の定常動作状態における高周波増幅回路110の基準利得Gstdを得る為の利得制御信号電圧の大きさに他ならない。
【0017】
次に、図2に示す実施例において、例えば、電源投入時等の過渡状態における回路動作を図3の電圧応答特性図を参照しつつ説明する。
一般に、受信機などの電気機器における機器内電源系統のインピーダンスは極めて小さな値を示す。それ故、受信機の電源が投入されると、図3の特性曲線Aに示す如く、受信機内部の電源電圧は極短時間の内に所定値であるVccまで上昇する。前述の如く、本実施例ではAGC回路出力端子163には、電源電圧VccをキャパシタC11とC12によって分圧した直流電圧が印加される。それ故、AGC回路の出力電圧、即ちAGC回路出力端子163の電圧も、図3の特性曲線Bに示す如く、電源電圧の上昇に追従して急速に増大し、極めて短時間の内に上記の(3)式に示したVstdの電圧値となる。
【0018】
一方、図1に示した従来のAGC回路では受信機の電源投入時に、AGC回路出力端子63に接続されているキャパシタC1が、AGC増幅回路62の出力抵抗R1を介して充電されることになる。それ故、かかる時定数(C1×R1)の値が、例えば2秒程度に設定されていた場合、AGC回路の出力電圧、即ち利得制御信号の電圧値は、図3の特性曲線Cに示すような変化を示す。
【0019】
すなわち、従来のAGC回路では、高周波増幅回路の利得が安定するのに電源投入から数秒の時間を要することになる。これに比較して、本実施例においては、電源投入から極めて短時間の内にその利得を安定させることができる。
なお、変調信号成分抑圧用の低域通過フィルタの動作に関しては、AGC増幅回路回路62,162の出力抵抗R1,R11の各々の値が等しく、かつ上記(1)式の関係が成立すれば、従来回路と同じ時定数を有するフィルタ特性を有することになる。それ故、本実施例においても従来回路と同様に、利得制御信号に含まれる変調信号成分を十分に抑圧することができる。
【0020】
また、以上の説明では、電源投入時の動作のみを取り上げたが、本実施例における動作はかかる事例に限定されるものではない。例えば、複数バンド受信機における受信バンド切換時などのように、受信レベルが過渡的に大きく変動する場合であっても、前述のように受信機の高周波増幅回路における利得を瞬時に安定させることが可能となる。
【0021】
次に、本発明の具体的な実施例に関して図4に示す回路図を参照しつつ説明を行う。なお、図4は、高周波増幅回路110及びAGC回路160の主要部のみを表したものであり、受信機の他の構成部分に関しては図2の場合と同様であるためその記載を省略する。
図4において、高周波増幅回路110は、主に、キャパシタC0、抵抗R0、及びトランジスタQ1から成る高周波増幅部と、インダクタL0及びトランジスタQ2から成る利得制御部から構成されている。また、AGC回路160の構成は前述した図2の回路と同様とする。
【0022】
アンテナ等の高周波回路から供給される受信信号は、図4において、先ずトランジスタQ1の高周波増幅部で増幅されて次段の利得制御部に導かれる。一方、利得制御部のトランジスタQ2のベース端子は、AGC回路160の出力端子163に接続されておりAGC増幅回路162からの利得制御信号が供給されている。
【0023】
従って、利得制御信号の電圧によりトランジスタQ2のベース電位が制御され、それに伴ってトランジスタQ2のコレクタ・エミッタ間の電圧Vceが変動する。一方、高周波増幅部のトランジスタQ1のドレイン端子は、トランジスタQ2を介して電源電圧Vccに接続されている。それ故、Q2におけるVceの変動は、Q1のドレイン電圧に対してネガティブフィードバックとして作用する。即ち、AGC増幅回路162からの利得制御信号によって、高周波増幅部のトランジスタQ1のドレイン電圧に負帰還を掛けることによって、高周波増幅回路110からの出力信号レベルを所定の値に保つことができるのである。
【0024】
一方、AGC回路160の出力部におけるキャパシタC11及びC12は、等価的にAGC回路出力端子163とアースとの間に接続されている。それ故、その合成容量C11+C12と、AGC増幅回路162の出力抵抗R11とからなる低域通過フィルタがAGC回路160の出力部に設けられたことになる。そして、かかる低域通過フィルタによって、利得制御信号に含まれる変調信号成分の高周波増幅回路110への流入が阻止される。
【0025】
また、AGC回路出力端子163は、両キャパシタの直列接続の中点となっており、両キャパシタは、受信機の電源電圧Vccとアースとの間に直列に設けられている。それ故、両キャパシタの分圧比を選択することによって、AGC回路出力端子163の直流電位Vagcを自在に設定することができる。例えば、Vagcの値を、高周波増幅回路110の定常状態における利得Gstdを得るために必要とされる利得制御信号電圧Vstdに設定することも可能である。かかる設定とすることによって、受信機の電源投入時などの過渡状態においても高周波増幅回路110の利得を瞬時に安定させることができる。
【0026】
なお、本実施例は、図4に示す回路に限定されるものではなく、例えば、高周波増幅回路110のトランジスタQ1にデュアルゲートのMOSトランジスタを使用して、1つのゲート電位をAGC回路160からの利得制御信号によって負帰還制御しても良い。また、通常のバイポーラトランジスタを用いた場合は、エミッタ電流によりその順方向伝達アドミタンスが変化するため、利得制御信号によってそのエミッタ電流を減少させる制御を行うようにしても良い。
【0027】
以上詳述した如く、本発明の実施の形態は、受信機におけるAGC回路であって、
所定の利得制御信号により調整される利得に応じて受信した高周波信号を増幅する高周波信号増幅手段と、
前記高周波信号増幅手段からの出力信号及びその後段に接続された信号処理手段からの出力信号のうち少なくとも1つを抽出し、該抽出した出力信号に基づいて前記利得制御信号を生成する利得制御信号生成手段と、
前記利得制御信号が前記高周波信号増幅手段に供給される際の過渡電圧遷移時間を短縮する遷移時間短縮手段とを含むAGC回路である。
【0028】
かかるAGC回路においては、その出力部に設けられた変調信号成分抑圧用の低域通過フィルタの機能を損なうことなく、電源投入時や受信バンド切換時などの過渡状態にあっても、定常状態におけると同様な利得制御信号電圧を速やかに得ることができる。
【図面の簡単な説明】
【図1】
図1は、従来のAGC回路を備えた受信機の構成を示すブロック図である。
【図2】図2は、本発明によるAGC回路を備えた受信機の1つの実施例を示すブロック図である。
【図3】図3は、図1及び図2に示す受信機各部の電圧応答特性を表す図である。
【図4】図4は、本発明によるAGC回路を備えた受信機の他の実施例を示すブロック図である。
【符号の説明】
10,110 … 高周波増幅回路
20,120 … ミクサ回路
30,130 … 局部発振回路
40,140 … 中間周波増幅回路
50,150 … 検波回路
60,160 … AGC回路
61,161 … AGC検波回路
62,162 … AGC増幅回路
63,163 … AGC回路出力端子
C1,C11,C12 … キャパシタ
R1,R11 … AGC増幅回路出力抵抗
Claims (4)
- 受信機における自動利得調整回路であつて、
所定の利得制御信号により調整される利得に応じて受信した高周波信号を増幅する高周波信号増幅手段と、
前記高周波信号増幅手段からの出力信号及びその後段に接続された信号処理手段からの出力信号のうち少なくとも1つを抽出し、該抽出した出力信号に基づいて前記利得制御信号を生成する利得制御信号生成手段と、
前記利得制御信号が前記高周波信号増幅手段に供給される際の過渡電圧遷移時間を短縮する遷移時間短縮手段とを含むことを特徴とする自動利得調整回路。 - 前記遷移時間短縮手段は、その一端が前記利得制御信号生成手段の出力に接続されその他端が第1の電位に接続された第1のキャパシタと、その一端が前記利得制御信号生成手段の出力に接続されその他端が前記第1の電位とは異なる第2の電位に接続された第2のキャパシタと、から成ることを特徴とする請求項1に記載の自動利得調整回路。
- 前記第1の電位は、前記受信機のアースであり、
前記第2の電位は、前記受信機の電源電圧であることを特徴とする請求項2に記載の自動利得調整回路。 - 前記第1のキャパシタと前記第2のキャパシタとの直列接続によって前記第1の電位と前記第2の電位との電位差を分割した電位は、前記受信機の定常動作状態における前記利得制御信号の値であることを特徴とする請求項3に記載の自動利得調整回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002177082A JP2004023532A (ja) | 2002-06-18 | 2002-06-18 | 受信機における自動利得調整回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002177082A JP2004023532A (ja) | 2002-06-18 | 2002-06-18 | 受信機における自動利得調整回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004023532A true JP2004023532A (ja) | 2004-01-22 |
Family
ID=31175200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002177082A Pending JP2004023532A (ja) | 2002-06-18 | 2002-06-18 | 受信機における自動利得調整回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004023532A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007173459A (ja) * | 2005-12-21 | 2007-07-05 | Ibiden Co Ltd | プリント配線板の製造方法 |
CN101253683B (zh) * | 2005-09-02 | 2010-12-01 | Nxp股份有限公司 | 具有增益可控级的接收器 |
WO2010137922A2 (en) * | 2009-05-29 | 2010-12-02 | Lg Innotek Co., Ltd. | Circuit for processing radio frequency signal |
CN107634732A (zh) * | 2017-11-06 | 2018-01-26 | 睿力集成电路有限公司 | 一种时间放大器以及半导体存储器 |
-
2002
- 2002-06-18 JP JP2002177082A patent/JP2004023532A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101253683B (zh) * | 2005-09-02 | 2010-12-01 | Nxp股份有限公司 | 具有增益可控级的接收器 |
US8135375B2 (en) | 2005-09-02 | 2012-03-13 | Nxp B.V. | Receiver having a gain-controllable stage |
JP2007173459A (ja) * | 2005-12-21 | 2007-07-05 | Ibiden Co Ltd | プリント配線板の製造方法 |
WO2010137922A2 (en) * | 2009-05-29 | 2010-12-02 | Lg Innotek Co., Ltd. | Circuit for processing radio frequency signal |
WO2010137922A3 (en) * | 2009-05-29 | 2011-03-31 | Lg Innotek Co., Ltd. | Circuit for processing radio frequency signal |
CN107634732A (zh) * | 2017-11-06 | 2018-01-26 | 睿力集成电路有限公司 | 一种时间放大器以及半导体存储器 |
CN107634732B (zh) * | 2017-11-06 | 2023-10-20 | 长鑫存储技术有限公司 | 一种时间放大器以及半导体存储器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2000001063A3 (en) | A variable gain amplifier using impedance network | |
JP2002076805A (ja) | Agc増幅回路及びそれを用いた受信装置 | |
US7701285B2 (en) | Power amplifiers having improved startup linearization and related operating methods | |
EP0895350A1 (en) | Low power gain controlled amplifier with high dynamic range | |
JP2004023532A (ja) | 受信機における自動利得調整回路 | |
EP1532732A2 (en) | System and method for establishing the input impedance of an amplifier in a stacked configuration | |
US7180369B1 (en) | Baseband filter start-up circuit | |
KR20030086437A (ko) | 신호 처리단 및 무선 주파수 튜너 | |
JPH10154914A (ja) | 利得制御型トランジスタ電力増幅器 | |
JPH098578A (ja) | 高周波用ステップアッテネータ | |
JP2004072451A (ja) | 電子チューナ | |
JP2005318300A (ja) | 逓倍回路、発振回路、および無線通信装置 | |
JP3197686B2 (ja) | Amラジオ受信機 | |
JP2004040735A (ja) | 半導体集積回路及び半導体集積回路の製造方法 | |
JP2807360B2 (ja) | 受信装置 | |
JP3071138B2 (ja) | Amラジオ受信機 | |
JPH07307622A (ja) | 低雑音増幅器の電源回路 | |
JP2010136136A (ja) | 高周波回路 | |
JPS6012367Y2 (ja) | ラジオ受信機 | |
KR0119316Y1 (ko) | 고주파 회로에서의 임피던스 매칭회로 | |
JPH0427229Y2 (ja) | ||
JP2599884Y2 (ja) | 高周波増幅器のagc回路 | |
JPS6143319Y2 (ja) | ||
JPH03158016A (ja) | Amラジオ受信機 | |
JP3149615B2 (ja) | Am受信機 |