DE19739717A1 - Verfahren zum Verbinden von Leiterplatten für fluidische Mikrosysteme - Google Patents

Verfahren zum Verbinden von Leiterplatten für fluidische Mikrosysteme

Info

Publication number
DE19739717A1
DE19739717A1 DE1997139717 DE19739717A DE19739717A1 DE 19739717 A1 DE19739717 A1 DE 19739717A1 DE 1997139717 DE1997139717 DE 1997139717 DE 19739717 A DE19739717 A DE 19739717A DE 19739717 A1 DE19739717 A1 DE 19739717A1
Authority
DE
Germany
Prior art keywords
parts
structured
circuit boards
adhesive
foils
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1997139717
Other languages
English (en)
Inventor
Jens Stefan Dr Schneider
Harald Dr Neumann
Frank Dr Stanglmeier
Bernd Dr Schumann
Thomas Dr Moser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE1997139717 priority Critical patent/DE19739717A1/de
Publication of DE19739717A1 publication Critical patent/DE19739717A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0272Adaptations for fluid transport, e.g. channels, holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)

Description

Es ist bekannt, daß fluidische Mikrosysteme durch Strukturierung von Silizium oder Schichten, die auf Silizium abgeschieden werden, und bekannte Verbindungsverfahren, z. B. Bonden, hergestellt werden (S. Büttgenbach: Mikromechanik, B. G. Teubner, Stuttgart 1991; A. Heuberger: Mikromechanik, Springer-Verlag, Berlin 1991; u. a.). Die­ se Technologie stellt hohe Anforderungen an Ausrüstungen und Materialien und ist damit sehr teuer. Die Anwendung der Leiterplattentechnologie für fluidische Mikrosy­ steme bringt wirtschaftliche Vorteile.
Fluiische Mikrosysteme aus strukturierten Trockenresisten auf Trägermaterialien wie Keramik, Glas oder FR4 werden an der Technischen Universität Wien hergestellt (P. Svasek, G. Jobst, G. Urban, E. Svasek: Dreidimensionale Mikrosystemtechnik mit Trockenresisten, Technische Universität Wien).
Es ist bekannt, daß Leiterplatten zu geschichteten Vorrichtungen zusammengefügt wer­ den, um mehrere Ebenen zur Führung von elektrischen Leitungen zu haben (Multilayer- Fertigung). Die einzelnen Leiterplattenschichten werden unter hoher Temperatur zu­ sammengepreßt, wobei die Verbindung zwischen ihnen auf unterschiedliche Art und Weise zustande kommen kann (G. Herrmann: Handbuch der Leiterplattentechnik, Band 1, Eugen G. Leuze Verlag, Saulgau 1982; G. Herrmann: Handbuch der Leiterplatten­ technik, Band 3, Eugen G. Leuze Verlag, Saulgau 1993). Es ist erklärtes Ziel, daß zwi­ schen den Prepregs keine Lufteinschlüsse bestehen bleiben.
Sollen durch das Zusammenfügen von geeignet strukturierten Leiterplatten fluidische Mikrosysteme entstehen, ist es notwendig, daß im Gegensatz zu Mehrlagenleiterplatten Zwischenräume zwischen übereinander gebrachte Platten an den Stellen entstehen, wo die Kupferschicht auf wenigstens einer Platte unterbrochen ist. Zusätzlich müssen alle anderen Stellen abdichtend verbunden sein, daß abgeschlossene Volumina (Kanäle u. a.) für die Fluide entstehen.
Zur Lösung des Problems wurde ein Verfahren gefunden, daß auf dem Einsatz verschie­ dener Verbundstoffe beruht. Bei diesem Verfahren verschließen die Verbundstoffe über­ raschenderweise nicht die Zwischenräume, es wird eine spätere Nutzung als fluidische Mikrosysteme ermöglicht. Als Verbundstoffe können dienen:
Lot. Die miteinander zu verbindenden Platten müssen an den Stellen, die Kontakt zuein­ ander haben, eine lötfähige Metalloberfläche haben. Bei Leiterplattenmaterialien ist das gegeben. Diese Oberflächen werden vor dem Zusammenfügen verzinnt. Die Verbindung entsteht beim Zusammenfügen der Teile und Wärmezufuhr bis zu Temperaturen über dem Schmelzpunkt des Zinnes. Die Teile können dabei unter Druck stehen.
Fotoresist. Nach dem Naßätzvorgang der Leiterplatten liegen die Strukturen mit Foto­ resist beschichtet vor. Dieser dient als Verbundstoff. Die Platten werden zusammenge­ fügt und Druck und Temperatur ausgesetzt.
Heißschmelzfolie. Vor dem Zusammenfügen der Teile wird eine Heißschmelzfolie auf­ gebracht. Das sind Folien, die bei einer bestimmten Temperatur weich werden und sich an Oberflächen anpassen können. Nach dem Abkühlen bilden sie eine klebende Verbin­ dung. Die beteiligten Platten werden dann zusammengefügt und unter Druck einer Er­ wärmung über die Schmelztemperatur der Folien ausgesetzt. Nach dem anschließenden Abkühlen ist eine feste Verbindung durch die Klebefolie entstanden. Die Klebefolie muß in ihrer Stärke an die Höhe der Kupferstruktur auf den Leiterplatten angepaßt sein, damit die zu bildenden Hohlräume oder Teile davon nicht mit Klebstoff verschlossen werden und alle Klebstellen für die Fluide abgedichtet sind.
Lösungsmittelhaltiger Klebstoff. Folgendes Verfahren wurde gefunden, um die zu ver­ bindenden Platten so zu verkleben, daß einerseits die Volumina für die Fluide (z. B. Ka­ näle) nicht vom Klebstoff verschlossen werden und andererseits der Klebstoff die Plat­ ten sicher überall verklebt.
  • - Ein lösungsmittelhaltiger Klebstoff kommt zum Einsatz. Mit dem Mischungsver­ hältnis zwischen Klebstoff und Lösungsmittel kann Einfluß auf die Dicke der später entstehenden Klebstoffschicht genommen werden.
  • - Ein oder mehrere zu verklebende Teile werden in den Klebstoff getaucht.
  • - Soll eine Folie zum Einsatz kommen, kann diese auch in den Klebstoff getaucht wer­ den.
  • - Alle Teile werden mit einer definierten Geschwindigkeit senkrecht aus dem Klebstoff herausgeführt. Die Geschwindigkeit hat Einfluß auf die Stärke des Klebefilmes, der auf den getauchten Teilen verbleibt. Durch die Wahl eines veränderbaren Ge­ schwindigkeitsprofils kann die Stärke des Klebefilms in Bewegungsrichtung variiert werden.
  • - Das Lösemittel verdunstet nach dem Herausziehen der Teile. Bei Einsatz eines ge­ eigneten Klebstoffes verbleibt auf den getauchten Teilen eine geschlossene Kleb­ stoffschicht, die in ihrer Stärke an die Erfordernisse der fluidischen Mikrosysteme in Leiterplattentechnologie anpaßbar ist.
  • - Die Teile werden übereinander gefügt und Druck ausgesetzt. Der Kleber härtet aus und ein Mikrosystem mit geschlossenen Volumina für Fluide ist entstanden.
  • - Werden alle beteiligten Teile in den Klebstoff getaucht, bildet sich innerhalb der Volumina eine geschlossene Schicht an den Wänden aus, die die Fluide z. B. vor di­ rektem Kontakt mit dem Leiterplattenmaterial (FR4, Kupfer u. a.) isolieren kann.
Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß mit dem Ver­ fahren Hohlräume zwischen strukturierten Leiterplatten erzeugt werden können, die für fluidische Mikrosysteme genutzt werden können. Im Gegensatz zu bekannten Verfahren aus der Siliziumtechnologie ist dieses Verfahren aufgrund gerätetechnischer Vorausset­ zungen und eingesetzter Materialien wesentlich kostengünstiger.
Ausführungsbeispiel 1
In Fig. 1 ist der Querschnitt durch ein fluidisches Mikrosystem dargestellt, wie es im Ergebnis dieses Ausführungsbeispiels entsteht.
  • 1. Als Ausgangsmaterial dient eine einseitig mit 35 µm Kupfer (2) kaschierte struktu­ rierte Leiterplatte aus handelsüblichem FR4 (1) der Stärke 1,5 mm und den Abmes­ sungen L×B 30 mm × 20 mm. Die Strukturen enthalten parallele 100 µm breite Kup­ ferbahnen mit 100 µm Zwischenraum. Zusätzlich kommt ein Glasplatte (3) mit den Maßen L×B×H 30 mm × 20 mm × 1 mm zum Einsatz.
  • 2. 3-Komponenten-Epoxidharz-Kleber der Firma SIKA, Leipzig, wird mit dem Lö­ sungsmittel Essigsäureethylester zu folgenden Anteilen gemischt: 25 Teile Lö­ sungsmittel, 0,3 Teile Härter1, 0,3 Teile Härter2, 7 Teile Kleber.
  • 3. Die Ausgangsmaterialien werden senkrecht in die Mischung eingetaucht und mit einer konstanten Geschwindigkeit von 10 mm/s herausgezogen.
  • 4. Während der folgenden 5 Minuten verdunstet ein großer Teil des Lösungsmittels. Die auf den Teilen verbleibende geschlossene Kleberschicht (4) beträgt 4 µm.
  • 5. Die Glasplatte wird plan auf die Leiterplatte gelegt.
  • 6. Das Gefüge wird 24 Stunden mit einem Druck von 10 Mpa gepreßt. Während dieser Zeit härtet der Kleber aus.
  • 7. Als Ergebnis liegt ein fluidisches Mikrosystem vor, das Kanäle (5) für Fluide enthält.
    Die Kanäle haben ungefähr einen Querschnitt von B×H 90 µm × 30 µm und sind innen vollständig mit Klebstoff ausgekleidet.
Ausführungsbeispiel 2
Wie Ausführungsbeispiel 1, aber als Ausgangsmaterialien dienen drei doppelseitig mit Kupfer kaschierte strukturierte Leiterplatten, die Bohrungen mit einem Durchmesser von 0,6 mm aufweisen. Die Bohrungen dienen ebenfalls als Kanäle für Fluide.
Ausführungsbeispiel 3
Wie Ausführungsbeispiel 2, aber vor dem Zusammenfügen der Leiterplatten wird eine gespannte 10 µm dicke Aluminiumfolie zwischen 2 Leiterplatten gelegt. Diese Folie ist an den Stellen, wo beide Platten Unterbrechungen in der Kupferschicht besitzen, be­ weglich und kann sowohl als Aktor, als auch als Sensor genutzt werden.
Ausführungsbeispiel 4
  • 1. Als Ausgangsmaterialien dienen 4 doppelseitig mit 35 µm Kupfer kaschierte struktu­ rierte Leiterplatten aus handelsüblichem FR4 der Stärke 1,5 mm und den Abmessun­ gen L×B 50 mm × 40 mm. Die Strukturen enthalten parallele 200 µm breite Kupfer­ bahnen mit 200 µm Zwischenraum. Auf den Kupferleitbahnen befindet sich ein 40 µm dicker Trockenresist, der als Ätzmaske diente.
  • 2. Die Leiterplatten werden übereinander positioniert und zusammengefügt.
  • 3. Das Gefüge wird bei einem Druck von 100 MPa kurzzeitig auf 150°C erhitzt und wieder abgekühlt.
Als Ergebnis liegt ein fluidisches Mikrosystem vor, das Kanäle für Fluide enthält. Die Kanäle haben einen Querschnitt von B×H 200 µm × 150 µm.
Ausführungsbeispiel 5
  • 1. Als Ausgangsmaterialien dienen 2 einseitig mit 35 µm Kupfer kaschierte strukturierte Leiterplatten aus handelsüblichem FR4 der Stärke 1,5 mm und den Abmessungen L×B 10 mm × 10 mm. Die Strukturen enthalten parallele 100 µm breite Kupferbahnen mit 100 µm Zwischenraum.
  • 2. Auf die Kupferleitbahnen wird galvanisch eine 10 µm dicke Lotschicht abgeschieden.
  • 3. Die Leiterplatten werden übereinander positioniert.
  • 4. Das Lot wird auf 200°C erhitzt und schmilzt dabei auf.
  • 5. Die Leiterplatten werden mit einem Druck von 10 kPa zusammengedrückt.
  • 6. Die Abkühlung des Gefüges erfolgt unter Druck.
  • 7. Als Ergebnis liegt ein fluidisches Mikrosystem vor, das Kanäle für Fluide enthält.
    Die Kanäle haben einen Querschnitt von B×H 100 µm × 70 µm.

Claims (1)

  1. Verfahren zum Verbinden von mit herkömmlichen Methoden strukturierten Leiterplat­ ten untereinander oder/und mit Platten oder Folien zur Herstellung von fluidischen Mi­ krosystemen,
    • 1. gekennzeichnet dadurch, daß
      • - ein Verbundwerkstoff, vorzugsweise Kleber oder Lot, auf ein oder mehrere zu ver­ bindende Teile entweder ganzflächig oder strukturiert aufgebracht wird, vorzugswei­ se durch Tauchen oder Galvanisieren,
      • - der Verbundstoff strukturiert werden kann,
      • - die Struktur der Kupferschicht der Leiterplatten so gestaltet wird, daß der Verbund­ stoff, vorzugsweise Kleber, wahlweise Zwischenräume gezielt füllt, vorzugsweise durch Vergrößerung der Begrenzungsflächen, oder diese offen läßt, vorzugsweise durch Verkleinerung der Begrenzungsflächen,
      • - die Teile übereinander positioniert werden,
      • - zwischen die Teile eine oder mehrere ebene oder strukturierte dünne Folien oder Membranen plaziert werden können, die ebenfalls beschichtet sein können,
      • - alle Teile zusammengefügt werden,
      • - die Verbindung durch geeignete Anwendung von Druck und Temperatur über einen bestimmten Zeitraum zustandekommt,
    • 2. oder daß
      • - oder der Verbundwerkstoff, vorzugsweise Ätzresist, schon strukturiert auf den Teilen vorhanden ist,
      • - die Teile übereinander positioniert werden und wie in Anspruch 1, weiterverfahren wird.
DE1997139717 1997-09-10 1997-09-10 Verfahren zum Verbinden von Leiterplatten für fluidische Mikrosysteme Ceased DE19739717A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1997139717 DE19739717A1 (de) 1997-09-10 1997-09-10 Verfahren zum Verbinden von Leiterplatten für fluidische Mikrosysteme

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997139717 DE19739717A1 (de) 1997-09-10 1997-09-10 Verfahren zum Verbinden von Leiterplatten für fluidische Mikrosysteme

Publications (1)

Publication Number Publication Date
DE19739717A1 true DE19739717A1 (de) 1999-04-15

Family

ID=7841859

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997139717 Ceased DE19739717A1 (de) 1997-09-10 1997-09-10 Verfahren zum Verbinden von Leiterplatten für fluidische Mikrosysteme

Country Status (1)

Country Link
DE (1) DE19739717A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19850041A1 (de) * 1998-10-30 2000-05-04 Festo Ag & Co Mikrotechnologisches Bondverfahren und zugehörige Vorrichtung
DE10055040C1 (de) * 2000-11-07 2002-06-06 Hella Kg Hueck & Co Verfahren zur Befestigung eines elektrischen Schaltungsträgers auf einer Platte, insbesondere für Schaltungsträger aus Keramik
DE102004062441B3 (de) * 2004-12-16 2006-07-20 Schweizer Electronic Ag Mehrschichtaufbau mit Temperierfluidkanal und Herstellungsverfahren
US7736457B2 (en) * 2005-12-21 2010-06-15 Ibiden Co., Ltd. Printed wiring board manufacturing method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992015408A1 (de) * 1991-02-28 1992-09-17 Dyconex Patente Ag Heinze & Co Determiniertes mikrosieb, determinierter verbundkörper

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992015408A1 (de) * 1991-02-28 1992-09-17 Dyconex Patente Ag Heinze & Co Determiniertes mikrosieb, determinierter verbundkörper

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HUMMEL, Manfred: Einführung in die Leiterplatten- technologie, Saulgau/Württemberg: Eugen G. Leuze Verlag, 1985, S. 110-112 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19850041A1 (de) * 1998-10-30 2000-05-04 Festo Ag & Co Mikrotechnologisches Bondverfahren und zugehörige Vorrichtung
DE10055040C1 (de) * 2000-11-07 2002-06-06 Hella Kg Hueck & Co Verfahren zur Befestigung eines elektrischen Schaltungsträgers auf einer Platte, insbesondere für Schaltungsträger aus Keramik
DE102004062441B3 (de) * 2004-12-16 2006-07-20 Schweizer Electronic Ag Mehrschichtaufbau mit Temperierfluidkanal und Herstellungsverfahren
US7736457B2 (en) * 2005-12-21 2010-06-15 Ibiden Co., Ltd. Printed wiring board manufacturing method

Similar Documents

Publication Publication Date Title
EP3081056B1 (de) Verfahren zum einbetten einer komponente in eine leiterplatte
AT503718B1 (de) Herstellung einer eine komponente umfassenden schicht
DE19615395A1 (de) Elektrostatische Schutzvorrichtung und Verfahren zu ihrer Herstellung
DE202011110023U1 (de) Elektronisches Bauteil und Leiterplatte mit elektronischem Bauteil
WO2014008891A2 (de) Metall-keramik-substrat
DE10243637B4 (de) Leiterplatte mit mindestens einem starren und mindestens einem flexiblen Bereich sowie Verfahren zur Herstellung von starr-flexiblen Leiterplatten
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
DE102006036728A1 (de) Verfahren zur elektrischen Kontaktierung mikroelektronischer Bauelemente auf einem Substrat
EP0324352A2 (de) Verfahren zur Herstellung einer Metallkernleiterplatte
DE4012100A1 (de) Leiterplatte mit einer kuehlvorrichtung und verfahren zur herstellung derselben
DE19739717A1 (de) Verfahren zum Verbinden von Leiterplatten für fluidische Mikrosysteme
WO2008083853A1 (de) Elektronisches bauelementmodul und verfahren zu dessen herstellung
EP1555079A2 (de) Verfahren zum Herstellen von aus Plattenstapeln bestehenden Kühlern oder Kühlerelementen, mit Fügemittel auf Innenflächen der Plattendurchbrüchen oder -öffnungen
EP2982226B1 (de) Verfahren zum herstellen eines leiterplattenelements
DE4206746C1 (en) Manufacture of circuit board with rigid and flexible sections - has flexible sections created by having non-bonding insert of insulation broken away
DE102008005748A1 (de) Leistungselektronikmodul
DE3624718C2 (de)
DE102007029422A1 (de) Thermische Kontaktierung eines Leistungsbauelements auf einem Schaltungsträger durch Kaltgasspritzen
EP0282078B1 (de) Verfahren zur Herstellung von Metallkerne enthaltenden elektrischen Leiterplatten und Basismaterial dafür
DE1546596A1 (de) Verfahren zur Schaffung von Kontaktflaechen auf mit Isolationsmaterial umgebenen elektrisch leitenden Teilen
EP1448378B1 (de) Trennplatten-verbundkomponente zur herstellung von leiterplattenkomponenten und verfahren zur herstellung einer solchen verbundkomponente
DE19919781A1 (de) Leiterplatte und Verfahren zu ihrer Anbringung
DE10102848B4 (de) Verfahren zum formschlüssigen und blasenfreien Verkleben von bestückten oder unbestückten gedruckten Schaltung mit planen Kühlkörpern unter Verwendung von Klebefolien
DE102005027276B3 (de) Verfahren zur Herstellung einer Stapelanordnung
DE102004002841B3 (de) Verfahren zum Herstellen von Plattenstapeln, insbesondere von aus Plattenstapeln bestehenden Kühlern oder Kühlerelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection