JP2024006475A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2024006475A
JP2024006475A JP2022107363A JP2022107363A JP2024006475A JP 2024006475 A JP2024006475 A JP 2024006475A JP 2022107363 A JP2022107363 A JP 2022107363A JP 2022107363 A JP2022107363 A JP 2022107363A JP 2024006475 A JP2024006475 A JP 2024006475A
Authority
JP
Japan
Prior art keywords
wiring
region
conductor
layer
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022107363A
Other languages
English (en)
Inventor
俊樹 古谷
Toshiki Furuya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2022107363A priority Critical patent/JP2024006475A/ja
Priority to CN202310779973.9A priority patent/CN117336940A/zh
Priority to US18/343,781 priority patent/US20240008176A1/en
Publication of JP2024006475A publication Critical patent/JP2024006475A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】厚さの増大が抑制されながらも反りの抑制が実現される配線基板の提供。【解決手段】実施形態の配線基板は、第1面F1及び第2面F2を有するコア基板と、第1面F1の上側に交互に積層される絶縁層及び導体層を有する第1ビルドアップ部10と、第2面F2の上側に交互に積層される絶縁層及び導体層を有する第2ビルドアップ部20と、を備えている。第1ビルドアップ部10は、第1の領域A及び隣り合う導体層間の距離が第1の領域Aにおける隣り合う導体層間の距離よりも小さい第2の領域Bを含み、第2の領域Bは、配線幅及び配線間距離の最小値が、第1の領域に含まれる導体層が有する第1配線FW1の配線幅及び配線間距離の最小値よりも小さい第2配線FW2を含んでおり、第2の領域Bに含まれる絶縁層111、112は第1の領域Aに含まれる絶縁層111、112と連続している。【選択図】図1

Description

本発明は配線基板に関する。
特許文献1には、コア層の両面に対称に絶縁層及び配線層が積層された第1の配線部材、第1の配線部材の一方に積層された高密度配線層である第2の配線部材、及び、第1の配線部材の他方に積層されたソルダーレジスト層である最外絶縁層、を含む配線基板が開示されている。
特開2014-225631号公報
特許文献1では、配線基板の反りを抑制するために、第1の配線部材の他方に積層された最外絶縁層の厚さが第2の配線部材の厚さ以上とされる。配線基板の厚さ方向における寸法が増大すると考えられる。
本発明の実施形態である配線基板は、第1面及び前記第1面と反対側の第2面を有するコア基板と、前記第1面の上側に交互に積層される複数の絶縁層及び複数の導体層を有する第1ビルドアップ部と、前記第2面の上側に交互に積層される複数の絶縁層及び複数の導体層を有する第2ビルドアップ部と、を備えている。前記第1ビルドアップ部は、第1の領域、及び、隣り合う導体層間の距離が前記第1の領域における隣り合う導体層間の距離よりも小さい第2の領域を含み、前記第2の領域に含まれる導体層は、配線幅及び配線間距離の最小値が、前記第1の領域に含まれる導体層が有する第1配線の配線幅及び配線間距離の最小値よりも小さい第2配線を含んでおり、前記第2の領域に含まれる絶縁層は前記第1の領域に含まれる絶縁層と連続している。
本発明の実施形態によれば、配線基板は第1及び第2ビルドアップ部を有し、第1ビルドアップ部においては、比較的高密度の配線である第2配線を有する第2の領域に含まれる絶縁層が、第1の領域に含まれる絶縁層と連続している。従って、厚さ方向における寸法の増大が抑制されながらも反りの抑制が実現される配線基板が提供され得る。
本発明の一実施形態の配線基板の一例を示す断面図。 本発明の一実施形態の配線基板の一例を示す平面図。 本発明の一実施形態の配線基板の一例を示す図1の部分拡大図。 一実施形態の配線基板の製造方法を示す断面図。 一実施形態の配線基板の製造方法を示す断面図。 一実施形態の配線基板の製造方法を示す断面図。 一実施形態の配線基板の製造方法を示す断面図。 一実施形態の配線基板の製造方法を示す断面図。 一実施形態の配線基板の製造方法を示す断面図。 一実施形態の配線基板の製造方法を示す断面図。 一実施形態の配線基板の製造方法を示す断面図。
本発明の一実施形態の配線基板が図面を参照しながら説明される。なお、以下、参照される図面においては、各構成要素の正確な比率を示すことは意図されておらず、本発明の特徴が理解され易いように描かれている。図1には、一実施形態の配線基板が有し得る構造の一例として、配線基板1の断面図が示されている。
図1に示されるように、配線基板1は、絶縁層(コア絶縁層)101と、コア絶縁層101の両面に形成された導体層(コア導体層)102を含むコア基板100を有している。コア基板100の絶縁層101には、コア基板100における第1面F1を構成する導体層102と第2面F2を構成する導体層102とを接続するスルーホール導体103が形成されている。スルーホール導体103の内部は、エポキシ樹脂などを含む樹脂体103iで充填されている。
コア基板100の第1面F1及び第2面F2上には、それぞれ、絶縁層及び導体層が交互に積層されている。図示の例では、コア基板100の第1面F1上には、絶縁層11、111、112及び導体層12、121が積層された第1ビルドアップ部10が形成されている。コア基板100の第2面F2上には、絶縁層21及び導体層22が積層された第2ビルドアップ部20が形成されている。
なお、本実施形態の配線基板の説明においては、コア絶縁層101から遠い側が、「上」、「上側」、「外側」、又は「外」と称され、コア絶縁層101に近い側を、「下」、「下側」、「内側」、又は「内」と称される。また、各絶縁層及び導体層において、コア基板100と反対側を向く表面は「上面」とも称され、コア基板100側を向く表面は「下面」とも称される。従って、例えば第1ビルドアップ部10及び第2ビルドアップ部20における各構成要素の説明では、コア基板100から遠い側が「上側」、「上方」、「上層側」、「外側」、又は単に「上」もしくは「外」とも称され、コア基板100に近い側が「下側」、「下方」、「下層側」、「内側」、又は単に「下」もしくは「内」とも称される。
第1ビルドアップ部10は、図示において2点鎖線で囲われる第2の領域Bと、第1ビルドアップ部10における第2の領域B以外の領域である第1の領域Aとを含んでいる。第1の領域Aは、絶縁層11、111、112、及び、絶縁層11、112の上面に接して形成される導体層12によって構成されている。第2の領域Bは、絶縁層111、112、及び、絶縁層111の上面に接して形成される導体層121並びに絶縁層112又は絶縁層11の上面に接して形成される導体層12によって構成されている。
第2の領域Bは、第1ビルドアップ部10の厚さ方向における一部、及び、平面方向(厚さ方向に直交する方向)における一部を占める領域である。第1ビルドアップ部10における第2の領域Bは第1の領域Aと異なり、絶縁層111上面に接する導体層121を有している。図示において、仮想的な2点鎖線で画定される第2の領域Bは、その第1ビルドアップ部10の厚さ方向に沿って延在する側面が、横方向(絶縁層111の延在方向)における第2の領域Bと第1の領域Aとの境界とされている。
図1に示される例では、第2の領域Bは、第1ビルドアップ部10の厚さ方向におけるコア基板100から遠い側の一部分を占める領域であり、第2の領域Bの最も下側の導体層12の下面が第1の領域Aとの境界の一部を規定している。また、図示の例では、第2の領域Bの最も外側の面は、第1ビルドアップ部10の最も外側の面である、配線基板1の一方の面FAの一部を構成している。
上述のように、第1の領域Aにおける導体層12は、絶縁層11又は絶縁層112の上面に接して形成されており、特に、隣り合う2層の導体層12の間に介在する絶縁層111、112のうち絶縁層111上には導体層は形成されない。一方、第2の領域Bにおいては、第1の領域Aと同様に、絶縁層112上に導体層12が形成されていると共に、絶縁層111上に導体層121が形成されている。換言すれば、第2の領域Bにおいては、隣り合う2層の導体層121、12の間に一層の絶縁層111又は絶縁層112が介在しており、第1の領域Aにおいては、隣り合う2層の導体層12の間に絶縁層111及び絶縁層112の2層が介在している。すなわち、第2の領域Bにおける隣り合う導体層間の距離は、第1の領域Aにおける隣り合う導体層間の距離と異なっており、第2の領域Bにおける隣り合う導体層同士(導体層121及び導体層12)の間の距離は、第1の領域Aにおける隣り合う導体層同士(導体層12同士)の間の距離よりも小さい。なお、第1ビルドアップ部10を構成する絶縁層111、112のそれぞれは、導体層12同士の間に単層で介在する絶縁層11の厚さよりも小さい厚さを有している。
実施形態の配線基板では、第1ビルドアップ部10における、第1の領域Aを構成する絶縁層111、112と、第2の領域Bを構成する絶縁層111、112とは、途切れることなく連続している。第1の領域Aから第2の領域Bに亘って連続する絶縁層111の上面においては、第2の領域Bでは導体層121が形成され、第1の領域Aでは導体層は形成されない。第1の領域Aから第2の領域Bに亘って連続する絶縁層112の上面においては、第2の領域B及び第1の領域Aの両方において導体層12が形成されている。
第1ビルドアップ部10の第1の領域Aには、絶縁層11を貫通して絶縁層11に接する導体層102、12同士を接続するビア導体13が形成されている。図示の例では、第1の領域Aの、絶縁層111、112が積層されている部分においては、絶縁層111及び絶縁層112を連続して貫通し、隣り合う導体層12同士を接続するビア導体13が形成されている。また、第2の領域Bには、絶縁層111及び絶縁層112をそれぞれ貫通し、隣り合う導体層121と導体層12とを接続するビア導体131が形成されている。第2ビルドアップ部20には絶縁層21を貫通して絶縁層21の上側及び下側に接する導体層22、102同士を接続するビア導体23が形成されている。
第1ビルドアップ部10は、その最も外側の絶縁層として、例えばソルダーレジスト層である絶縁層110を有している。第2ビルドアップ部20は、その最も外側の絶縁層として、例えばソルダーレジスト層である絶縁層210を有している。絶縁層110には開口110aが形成され、開口110a内には第1ビルドアップ部10における最も外側の導体層12が有する導体パッド12pが露出している。図示の例では、開口110a内に露出する導体パッド12p上には、配線基板1に搭載され得る外部の電子部品との接続用の、導体ポストであり得る接続要素BMが形成されている。絶縁層210には開口210aが形成され、開口210aからは第2ビルドアップ部20における最も外側の導体層22が有する導体パッド22pが露出している。
配線基板1は、配線基板1の厚さ方向と直交する方向に広がる2つの表面として一方の面FA、及び一方の面FAの反対面である他方の面FBを有している。第1ビルドアップ部10の最外面である一方の面FAは、接続要素BM及び絶縁層110それぞれの露出面によって構成されている。配線基板1の、一方の面FAに対して反対側の最外面である他方の面FBは、絶縁層210及び導体層22(導体パッド22p)それぞれの露出面によって構成される。
一方の面FAは外部の電子部品が搭載され得る部品搭載面として構成され得る。詳しくは図2の平面図を参照して後述されるように、一方の面FAは、第2の領域Bに含まれる導体層121が有する配線によって互いに接続され得る、複数の異なる部品搭載領域を構成する接続要素を含み得る。一方の面FAに露出する接続要素BMには、例えば、はんだなどの接合材(図示せず)を介して外部の電子部品の電極が電気的及び機械的に接続され得る。配線基板1に搭載され得る部品としては、例えば、半導体集積回路装置やトランジスタなどの能動部品のような電子部品が例示される。
図1の例の配線基板1における一方の面FAに対して反対側の面である他方の面FBは、外部の配線基板、例えば任意の電気機器のマザーボードなどの外部要素に配線基板1自体が実装される場合に、外部要素に接続される接続面であり得る。また、他方の面FBは、一方の面FAと同様に、半導体集積回路装置のような電子部品が実装される部品実装面であってもよい。他方の面FBを構成する導体パッド22pは、これらに限定されない任意の基板、電気部品、又は機構部品などと接続され得る。
配線基板1を構成する絶縁層の内、絶縁層101、11、111、112、21は、それぞれ、絶縁性樹脂を用いて形成され得る。絶縁性樹脂としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)、又はフェノール樹脂のような熱硬化性樹脂、ならびに、フッ素樹脂、液晶ポリマー(LCP)、フッ化エチレン(PTFE)樹脂、ポリエステル(PE)樹脂、及び変性ポリイミド(MPI)樹脂のような熱可塑性樹脂が例示される。各絶縁層は、それぞれが同じ絶縁性樹脂を含んでいてもよく、互いに異なる絶縁性樹脂を含んでいてもよい。例えばソルダーレジスト層である絶縁層110、210は、例えば、感光性のエポキシ樹脂又はポリイミド樹脂などを用いて形成され得る。各絶縁層101、11、111、112、21、110、210は、シリカ、アルミナなどの無機フィラーを含み得る。各絶縁層101、11、111、21はガラス繊維などの補強材(芯材)を含む場合もある。
配線基板1を構成する導体層102、12、121、22、ビア導体13、131、23、並びにスルーホール導体103は、銅又はニッケルなどの任意の金属を用いて形成され、例えば、銅箔などの金属箔、及び/又は、めっきもしくはスパッタリングなどで形成される金属膜によって構成される。導体層102、12、121、22、ビア導体13、131、23、スルーホール導体103は、図1では単層構造で示されているが、2つ以上の金属層を有する多層構造を有し得る。例えば、絶縁層101の表面上に形成されている導体層102は、金属箔層(好ましくは銅箔)、金属膜層(好ましくは無電解めっき又はスパッタリングにより形成される銅膜)、及び電解めっき膜層(好ましくは電解銅めっき膜)を含む5層構造を有し得る。また、導体層12、121、22、ビア導体13、131、23、並びにスルーホール導体103は、例えば、金属膜層及び電解めっき膜層を含む2層構造を有し得る。
配線基板1が有する各導体層102、12、121、22は、所定の導体パターンを有するようにパターニングされている。特に、第1の領域Aに含まれる導体層12は、第1配線FW1を含んでおり、第2の領域Bに含まれる導体層121は、配線幅及び配線間距離の最小値が、第1配線FW1が有する配線幅及び配線幅の最小値よりも小さい第2配線FW2を含んでいる。
図示されるように、第1の領域Aにおいては、第1配線FW1を含む導体層12の一層上側の導体層12及び一層下側の導体層12は、平面視において第1配線FW1と重なる位置に、プレーン層12PLを有している。また、第2の領域Bにおいては、第2配線FW2を含む導体層121の一層上側の導体層12及び一層下側の導体層12は、平面視において第2配線FW2と重なる位置に、プレーン層12plを有している。なお「平面視」は、対象物を配線基板1の厚さ方向と平行な視線で見ることを意味している。
実施形態の配線基板では、配線基板1は、コア基板100の第2面F2側に第2ビルドアップ部20を有している。配線基板1の反りを抑制する観点から、第2ビルドアップ部20の厚さは、第1ビルドアップ部10の厚さに応じて調整される場合がある。図示される例のように、第2ビルドアップ部20の厚さは第1ビルドアップ部10の厚さと同程度とされる場合がある。実施形態の配線基板では、第1ビルドアップ部10は、その一部の領域として、隣り合う導体層間の距離が小さい第2の領域Bを有しており、第2の領域Bには、第1ビルドアップ部10における第2の領域B以外の領域(第1の領域A)に含まれる配線(第1配線FW1)より微細な配線(第2配線FW2)が含まれる。また、実施形態の配線基板における第2の領域Bに含まれる絶縁層111、112は第1の領域Aに含まれる絶縁層111、112と連続しており、すなわち、比較的微細な配線を有する領域が第1ビルドアップ部10内に埋め込まれる態様によって実現されている。要するに、実施形態の配線基板では、第1ビルドアップ部10の外側に更なる絶縁層及び導体層を追加して積層することによる厚さの増大が抑制されながら、第1ビルドアップ部10に比較的微細な配線を有する領域が実現されている。従って、実施形態の配線基板では、第1ビルドアップ部10の厚さの増大に伴う第2ビルドアップ部の厚さの増大も抑制され得る。よって、配線基板は、厚さ方向における寸法の増大が抑制されながら、反りが効果的に抑制され得る。
図示されるように、第2ビルドアップ部20を構成する導体層22の層数が、第1ビルドアップ部10の第1の領域Aを構成する導体層12の層数と等くされ得る。配線基板1のコア基板100の両面における構成要素の熱膨張量の差異に起因する反りがさらに効果的に抑制され得ると考えられる。
次いで、配線基板1を一方の面FAの外側から平面視したときの平面図である図2を参照して、第1ビルドアップ部10の構成が詳述される。第1ビルドアップ部10の最外面である一方の面FAは、図示されるように、絶縁層110、及び、絶縁層110から露出する複数の接続要素BM、bmによって構成されている。一方の面FAは複数の部品搭載領域MA1、MA2、MA3を有し得る。複数の部品搭載領域MA1、MA2、MA3のそれぞれは、配線基板1の使用において1つの外部の電子部品が搭載され得る領域である。なお、図1に示される断面図は、図2におけるI-I線に沿った断面図である。
図2の平面図において1点鎖線で囲われる部品搭載領域MA1は第1の部品搭載領域MA1と称され、部品搭載領域MA2は第2の部品搭載領域MA2と称され、部品搭載領域MA3は第3の部品搭載領域MA3と称される。図示の例では、第1、第2、及び第3の部品搭載領域MA1、MA2、MA3のそれぞれは複数の接続要素BM、bmを含んでいる。
図示されるように、一方の面FAに含まれる複数の部品搭載領域MA1、MA2、MA3のうち2つの部品搭載領域は、図1を参照して説明された、第2の領域Bに含まれる第2配線FW2によって接続され得る。すなわち、第2の領域Bに含まれる第2配線FW2は、一方の面FAに含まれる複数の部品搭載領域のうち異なる部品搭載領域を構成する接続要素同士を接続する所謂ブリッジ配線を含んでいる。
図2においては第2の領域Bは2点鎖線で囲われる領域として示され、第2の領域Bに含まれる最も外側の第2配線FW2が破線で示されている。図示されるように、第1の部品搭載領域MA1に含まれる接続要素bmと、第2の部品搭載領域MA2に含まれる接続要素bm、又は、第3の部品搭載領域MA3に含まれる接続要素bmとが第2配線FW2によって接続されている。破線で示される第2配線FW2は、接続要素bmの直下に形成されているビア導体(図示せず)によって接続要素bmと接続されている。なお、図2において破線で示される第2配線FW2によって接続されていない接続要素bmは、図2においては図示されない第2の領域Bに含まれる第2配線FW2によって、異なる部品搭載領域の接続要素bmと接続され得る。
次いで、配線基板1の第1ビルドアップ部10に含まれる第2配線FW2及び第1配線FW1を含む領域の拡大図である図3が参照され、第1ビルドアップ部10に含まれる導体層12、121の構成について詳述される。図3は、図1において一点鎖線で囲まれる領域IIIの拡大図である。図3に示されるように、導体層12、ビア導体13、及び、絶縁層112を貫通するビア導体131は金属膜層12n及び電解めっき膜層12eの2層で構成され、導体層121、及び、絶縁層111を貫通するビア導体131は金属膜層121n及び電解めっき膜層121eの2層で構成されている。金属膜層12n、121nは電解めっき膜層12e、121eの形成に際して給電層として機能し得る層であり、スパッタリングによって形成されるスパッタ膜層であり得る。
上述されたように、第2の領域Bに含まれる複数の導体層12、121のうち隣り合う導体層12、121間の距離は、第1の領域Aにおける複数の導体層12のうち隣り合う導体層12同士の距離よりも小さい。例えば、第1の領域Aに含まれ、隣り合う導体層12間に単層で介在する絶縁層11は、10μm~30μm程度の厚さを有するように形成され得る。第1の領域Aから第2の領域Bに亘って連続する絶縁層111は、例えば、5μm~15μm程度の厚さを有するように形成され、絶縁層112は5μm~15μm程度の厚さを有するように形成され得る。
絶縁層11、112の上面に接して形成される導体層12は、例えば、7μm以上であって20μm以下の導体厚さを有するように形成され得る。絶縁層111の上面に接して形成される導体層121は、導体層12の導体厚さよりも小さい導体厚さを有するように形成され、例えば、3μm以上であって15μm以下の導体厚さを有するように形成され得る。上述のように、導体層12は第1の領域Aに第1配線FW1を含み、導体層121は第2の領域Bに第1配線FW1が有する配線幅及び配線間距離よりも小さい配線幅及び配線間距離を有する第2配線FW2を含んでいる。具体的には、例えば、第1配線FW1の配線幅の最小値は5μm以下であって配線間隔の最小値は7μm以下であり、第2配線FW2の配線幅の最小値は3μm以下であって配線間距離の最小値は5μm以下である。
なお、第1配線FW1、及び、第2配線FW2は、そのアスペクト比が所定の範囲内に収まるように形成される。例えば、第1配線FW1及び第2配線FW2は、アスペクト比が2.0以上であって、4.0以下の範囲内に収まるように形成され得る。なお、第1配線FW1及び第2配線FW2は、詳しくは配線基板の製造方法において後述されるように、製造においてその上面が研磨されており、従って、第1配線FW1及び第2配線FW2の上面は、算術平均粗さRaが0.3μm以下の比較的平坦な研磨面であり得る。
第2の領域Bに含まれる第2配線FW2の上側及び下側に隣接する導体層12は、平面視において第2配線FW2と重なるプレーン層12plを有している。プレーン層12plは、平面方向(絶縁層112上面の延在方向)において、第2配線FW2と重なる領域に亘って延在する所謂ベタパターンである。プレーン層12plは、グランドパターンや電源パターンとして使用され得る。第2の領域Bにおいて、第2配線FW2の直上及び直下にプレーン層12plが位置する構成により、第2配線FW2によって搬送され得る信号の伝送品質が向上する場合がある。第2配線FW2が上層側及び下層側の両方でプレーン層12plと重なるので、第2配線FW2において、外来ノイズによる影響を受け難い、良好な信号伝送が可能であると考えられる。また、図示される例では、第1の領域Aにおいて、第1配線FW1の上側及び下側に隣接する導体層12は、平面視で第1配線FW1と重なるプレーン層12PLを有している。第1配線FW1によっても比較的良好な信号伝送が実現され得ると考えられる。
次いで、図4A~図4Hを参照して、図1に示される配線基板1が製造される場合を例に、一実施形態である配線基板の製造方法が説明される。先ず、図4Aに示されるように、コア基板100が用意される。
コア基板100の用意では、例えば、コア絶縁層101の表面に金属箔が設けられた両面銅張積層板が用意される。この両面銅張積層板に貫通孔が例えばドリル加工によって形成される。貫通孔の内壁及び金属箔の上面に、例えば無電解めっき膜層が形成され、この無電解めっき膜層の上に、この無電解めっき膜層を給電層として用いて電解めっき膜層が形成される。この結果、図においては単層で示されているが、無電解めっき膜層及び電解めっき膜層の2層構造を有し、貫通孔の内壁を被覆するスルーホール導体103が形成される。
スルーホール導体103の内側には、例えばエポキシ樹脂を注入することによって、スルーホール導体103の内部が樹脂体103iで充填される。充填された樹脂体103iが固化された後、樹脂体103i及び電解めっき膜層の上面に、さらに無電解めっき膜層及び電解めっき膜層が形成される。この結果、図では単層で示されているが、金属箔、無電解めっき膜層、電解めっき膜層、無電解めっき膜層、及び電解めっき膜層の5層構造を有する導体層102が、絶縁層101の両面に形成される。そしてサブトラクティブ法によって導体層102をパターニングすることによって所定の導体パターンを備えるコア基板100が得られる。
次いで、図4Bに示されるように、コア基板100の第1面F1上に絶縁層11が形成され、その絶縁層11上に導体層12が積層される。コア基板100の第2面F2上には絶縁層21が形成され、その絶縁層21上に導体層22が積層される。例えば、各絶縁層11、21は、フィルム状の絶縁性樹脂を、コア基板100上に熱圧着することによって形成される。絶縁層11、21は、例えば、10μm~30μm程度の厚さを有するように形成され得る。導体層12、22は、絶縁層11、21に例えばレーザー光によって形成され得る開口を充填するビア導体13、23と同時に、例えばセミアディティブ法などの任意の導体パターンの形成方法を用いて形成される。
例えば、導体層12、22を形成することは、絶縁層11、21の上面を被覆する金属膜層の形成、及び、金属膜層上への形成されるべき導体パターンに従った開口を有するめっきレジスト(図示せず)の形成を含み得る。金属膜層は、例えば、スパッタリング又は無電解めっきにより形成され得る。導体層12、22を形成することは、さらに、金属膜層を給電層としてめっきレジストの開口から露出する金属膜層上及びめっきレジスト上にめっきレジストの厚みよりも厚い電解めっき膜を形成し、研磨により電解めっき膜の厚さ方向の一部を除去してめっきレジストの上面を露出させることを含み得る。
電解めっき膜の厚さ方向の一部を除去する研磨は、例えばCMP研磨により実施され、めっきレジストの露出後、さらに、電解めっき膜の厚みとめっきレジストの厚みを薄くすること、並びに、レジストの除去及び除去によって露出する金属膜層のエッチングによる除去が行われ得る。なお、コア基板100の第1面F1側に形成される導体層12は、図示されるように、絶縁層11の上面の延在方向に所定の範囲に亘って広がるベタパターンであるプレーン層12PLを含む導体パターンを有するように形成され得る。形成される導体層12の上にさらに絶縁層11が積層され、導体層22の上にはさらに絶縁層21が積層され、図4Bに示される状態となる。
続いて、図4Cに示されるように、コア基板100の第1面F1側では、絶縁層11の上に、第2の領域B(図1参照)における最も下側のプレーン層12plを含む導体層12が、上述された導体層12、22の形成と同様の方法によって形成される。コア基板100の第2面F2側においても上述された導体層12、22の形成と同様の方法により、絶縁層21上に導体層22が形成され得る。
図示の例では、第2の領域Bの最も下側のプレーン層12plを含む導体層12は、第1の領域A(図1参照)を構成する第1配線FW1を含むように形成されている。導体層12の上面は、上述のように例えばCMP研磨により研磨された研磨面であり、従って第1配線FW1の上面は、算術平均粗さRaが0.3μm以下の比較的平坦な面として形成され得る。第1配線FW1は、一層下側の導体層12に形成されるプレーン層12PLと平面視において重複する位置に形成され得る。
図4B及び図4Cを参照して説明された導体層12の形成においては、導体層12の厚さは、めっきレジストの厚さ及び研磨の程度の調整により、例えば、7μm以上であって20μm以下であるように形成され得る。また、後述の図4E及び図4Fを参照して説明される、さらに上層側の導体層12の形成においても、導体層12は同様の厚さを有するように形成され得る。なお、導体層12に形成される第1配線FW1は、その配線幅の最小値が5μm以下であって配線間隔の最小値が7μm以下であるように形成され、且つ、そのアスペクト比が2.0以上であって、4.0以下の範囲内に収まるように形成され得る。
次いで、図4Dに示されるように、コア基板100の第1面F1側において、導体層12上に絶縁層111が積層され、絶縁層111上には導体層121が絶縁層111を貫通するビア導体131と一体的に形成される。導体層121は、上述された導体層12の形成方法と同様に、金属膜層の形成、金属膜層上へのめっきレジストの形成、レジスト開口内への電解めっき膜の形成、及び、電解めっき膜上面の研磨を含む方法により形成され得る。
導体層121は、導体層12が有する導体厚さより小さい導体厚さを有するように形成され、めっきレジストの厚さ及び研磨の程度の調整により、例えば、厚さが3μm以上であって15μm以下となるように形成され得る。導体層121は、導体層121の一層下側の導体層12に形成されるプレーン層12plと平面視において重なる位置に、第2配線FW2を有するように形成される。導体層121の上面は導体層12の上面と同様に研磨面であり、従って、第2配線FW2の上面は、例えば、算術平均粗さRaが0.3μm以下の比較的平坦な面として形成され得る。
第2配線FW2は、その配線幅の最小値が3μm以下であって配線間隔の最小値が5μm以下であるように形成され、且つ、そのアスペクト比が2.0以上であって、4.0以下となるように形成され得る。なお、図4Cに示される導体層12及び導体層22の形成後、図4Gに示される第1ビルドアップ部10の形成が完了するまでの間、コア基板100の第2面F2側では、露出する導体層22及び絶縁層21の表面が、例えばPETフィルムなどのマスクを用いて適宜保護され得る。
次いで、図4Eに示されるように、導体層121、及び、導体層121が有する導体パターンから露出する絶縁層111上に絶縁層112が被覆される。絶縁層112上には、導体層12が、上述された導体層12の形成方法と同様の方法により、絶縁層112及び絶縁層111を連続して貫通するビア導体13、及び、絶縁層112を貫通するビア導体131と一体的に形成され得る。第2配線FW2を含む導体層121の一層上側の導体層となる導体層12は、導体層121の一層下側の導体層12と同様に、第2配線FW2と平面視において重なるプレーン層12plを含む導体パターンを有するように形成され得る。また、図示されるように、形成される導体層12に隣り合う導体層12に第1配線FW1が含まれる場合には、平面視において第1配線FW1と重なる位置にプレーン層12PLが形成される。
次いで、図4Fに示されるように、図4D及び図4Eを参照して上述された、絶縁層111、導体層121、絶縁層112、及び、導体層12の形成が繰り返され、コア基板100の第1面F1側における最も外側の導体層12まで形成される。
次いで、図4Gに示されるように、コア基板100の第1面F1側において、最も外側の導体層12上に、例えばソルダーレジスト層である絶縁層110が形成される。例えば、スプレーコーティング、カーテンコーティング、又はフィルム貼り付けなどによって、感光性を有するエポキシ樹脂膜が形成され、露光及び現像により開口110aが形成される。開口110aからは導体パッド12pが露出する。開口110aから露出する導体パッド12p上には、開口110aを充填し絶縁層110の上側に突出する、例えば導体ポストである接続要素BMが形成される。
接続要素MPは例えばセミアディティブ法により形成され得る。接続要素MPの形成は導体パッド12p上への無電解めっきのみによって行われる場合もあり得る。接続要素BMの表面には、例えば、ニッケル層及び錫層の2層から構成されるめっき層が形成される場合がある。以上の工程により、第1ビルドアップ部10の形成が完了する。なお、図4E~図4Gにおいては示されていないが、形成される第1ビルドアップ部10に含まれる第2配線FW2は、第1ビルドアップ部10の最外面を構成する接続要素bm(図2参照)と電気的に接続されるように、紙面の厚さ方向において奥側又は手前側に位置する、絶縁層111、112を貫通するビア導体と接続され得る。
次いで、図4Hに示されるように、コア基板100の第2面F2側において、上述された絶縁層21及び導体層22の積層が所望の回数繰り返される。最も外側の導体層22上に導体パッド22pを露出する絶縁層210が上述の絶縁層110の形成と同様の方法により形成される。以上の工程により、第2ビルドアップ部20の形成が完了し、配線基板1の製造が完了する。なお、第2ビルドアップ部20は、導体層22の層数が、第1ビルドアップ部10を構成する導体層12の層数と等しくなるように形成される場合があり、従って、第1ビルドアップ部10と第2ビルドアップ部20の厚さ方向における寸法が略等しく形成される場合がある。
実施形態の配線基板は、各図面に例示される構造、並びに、本明細書において例示される構造、形状、及び材料を備えるものに限定されない。実施形態の配線基板は、少なくとも、第1ビルドアップ部10に、第1配線FW1を含む第1の領域A、並びに、第1の領域Aから連続する絶縁層111、112を含み、隣り合う導体層間の距離が第1の領域Aよりも小さく、第1配線FW1よりも配線幅及び配線間距離の小さい第2配線FW2を含む第2の領域Bを有していればよい。例えば、配線基板における第1ビルドアップ部10は、任意の層数の絶縁層11、111、112、及び、導体層12、121を有し得る。また、第2の領域Bは、第1ビルドアップ部10内における複数の別個の領域であってよい。また、配線基板の製造方法は、各図面を参照して説明された方法に限定されず、その条件や順序等は適宜変更されてよい。現に製造される配線基板の構造に応じて、一部の工程が省略されてもよく、別の工程が追加されてもよい。
1 配線基板
101、11、21、110、111、112、210 絶縁層
102、12、22、121 導体層
10 第1ビルドアップ部
20 第2ビルドアップ部
12pl、12PL プレーン層
A 第1の領域
B 第2の領域
FW1 第1配線
FW2 第2配線

Claims (10)

  1. 第1面及び前記第1面と反対側の第2面を有するコア基板と、
    前記第1面の上側に交互に積層される複数の絶縁層及び複数の導体層を有する第1ビルドアップ部と、
    前記第2面の上側に交互に積層される複数の絶縁層及び複数の導体層を有する第2ビルドアップ部と、
    を備える配線基板であって、
    前記第1ビルドアップ部は、第1の領域、及び、隣り合う導体層間の距離が前記第1の領域における隣り合う導体層間の距離よりも小さい第2の領域を含み、
    前記第2の領域に含まれる導体層は、配線幅及び配線間距離の最小値が、前記第1の領域に含まれる導体層が有する第1配線の配線幅及び配線間距離の最小値よりも小さい第2配線を含んでおり、
    前記第2の領域に含まれる絶縁層は前記第1の領域に含まれる絶縁層と連続している。
  2. 請求項1記載の配線基板であって、前記第1ビルドアップ部の最も外側の面は、それぞれ複数の接続要素を含む、第1の部品搭載領域及び第2の部品搭載領域を有し、前記第1の部品搭載領域に含まれる接続要素と、前記第2の部品搭載領域に含まれる接続要素とが、前記第2配線を介して接続されている。
  3. 請求項1記載の配線基板であって、前記第2配線の上側、及び/又は、下側に隣接する導体層は、平面視において前記第2配線と重なるプレーン層を有している。
  4. 請求項1記載の配線基板であって、前記第1配線の配線幅の最小値が5μm以下、且つ、配線間距離の最小値が7μm以下であり、前記第2配線の配線幅の最小値が3μm以下、且つ、配線間距離の最小値が5μm以下である。
  5. 請求項1記載の配線基板であって、前記第1配線を含む導体層の厚さは7μm以上であって20μm以下であり、前記第2配線を含む導体層の厚さは3μm以上であって15μm以下である。
  6. 請求項1記載の配線基板であって、前記第1配線及び前記第2配線のアスペクト比は、2.0以上であって、4.0以下である。
  7. 請求項1記載の配線基板であって、前記第1の領域に含まれる導体層の層数は、前記第2ビルドアップ部に含まれる導体層の層数と等しい。
  8. 請求項1記載の配線基板であって、前記第1配線の上面、及び、前記第2配線の上面は、算術平均粗さが0.3μm以下の研磨面である。
  9. 請求項1記載の配線基板であって、前記第1の領域における隣り合う導体層間には2層の絶縁層が介在し、前記第2の領域における隣り合う導体層間には1層の絶縁層が介在している。
  10. 請求項9記載の配線基板であって、前記第1の領域における隣り合う導体層は2層の絶縁層を貫通するビア導体によって接続されており、前記第2の領域における隣り合う導体層は1層の絶縁層を貫通するビア導体によって接続されている。
JP2022107363A 2022-07-01 2022-07-01 配線基板 Pending JP2024006475A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022107363A JP2024006475A (ja) 2022-07-01 2022-07-01 配線基板
CN202310779973.9A CN117336940A (zh) 2022-07-01 2023-06-28 布线基板
US18/343,781 US20240008176A1 (en) 2022-07-01 2023-06-29 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022107363A JP2024006475A (ja) 2022-07-01 2022-07-01 配線基板

Publications (1)

Publication Number Publication Date
JP2024006475A true JP2024006475A (ja) 2024-01-17

Family

ID=89274356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022107363A Pending JP2024006475A (ja) 2022-07-01 2022-07-01 配線基板

Country Status (3)

Country Link
US (1) US20240008176A1 (ja)
JP (1) JP2024006475A (ja)
CN (1) CN117336940A (ja)

Also Published As

Publication number Publication date
US20240008176A1 (en) 2024-01-04
CN117336940A (zh) 2024-01-02

Similar Documents

Publication Publication Date Title
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
US11076482B2 (en) Printed circuit board
US11277910B2 (en) Wiring substrate
JP3856743B2 (ja) 多層配線基板
CN116153899A (zh) 布线基板
US11246225B2 (en) Circuit board with high reflectivity and method for manufacturing the same
JP2024006475A (ja) 配線基板
KR20150003505A (ko) 인쇄회로기판 및 이의 제조방법
JP2024033648A (ja) 配線基板
JP2024020960A (ja) 配線基板
US20230284380A1 (en) Wiring substrate
WO2024095967A1 (ja) 配線基板
TWI849562B (zh) 配線基板
US20230008582A1 (en) Wiring substrate and method for manufacturing wiring substrate
JP2022107282A (ja) 配線基板
JP2024011386A (ja) 配線基板
US20230145004A1 (en) Wiring substrate
JP2024098872A (ja) 配線基板
JP2023170480A (ja) 配線基板
JP2021174849A (ja) 配線基板
JP2023010237A (ja) 配線基板及び配線基板の製造方法
JP2023131595A (ja) 配線基板
JP2024098871A (ja) 配線基板
JP2023078818A (ja) 配線基板
JP2023170472A (ja) 配線基板