JP2023170480A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2023170480A
JP2023170480A JP2022082280A JP2022082280A JP2023170480A JP 2023170480 A JP2023170480 A JP 2023170480A JP 2022082280 A JP2022082280 A JP 2022082280A JP 2022082280 A JP2022082280 A JP 2022082280A JP 2023170480 A JP2023170480 A JP 2023170480A
Authority
JP
Japan
Prior art keywords
conductor
insulating layer
layer
wiring board
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022082280A
Other languages
English (en)
Inventor
将隆 加藤
Masataka Kato
俊輔 酒井
Shunsuke Sakai
雅英 田渡
Masahide Tawatari
公輔 池田
Kosuke Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2022082280A priority Critical patent/JP2023170480A/ja
Priority to US18/307,131 priority patent/US20230380055A1/en
Priority to CN202310545979.XA priority patent/CN117098303A/zh
Publication of JP2023170480A publication Critical patent/JP2023170480A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/285Permanent coating compositions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Figure 2023170480000001
【課題】配線基板の品質向上。
【解決手段】実施形態の配線基板は、第1面100F及び第1面100Fと反対側の第2面100Sを有するコア基板100と、コア基板100の第1面100F上に形成され、複数の絶縁層11、111及び導体層12、112を含む第1ビルドアップ部10と、第1ビルドアップ部10の最外面を被覆する被覆絶縁層110と、を含んでいる。第1ビルドアップ部10は、複数の絶縁層11、111のうち最外の第1絶縁層111、及び、第1絶縁層111上に形成され第1導体パッドP1を含む第1導体層112、を含み、被覆絶縁層110は、第1導体パッドP1の上面及び側面の全体を露出させる開口110aを有し、第1絶縁層111の引張強度は、第1ビルドアップ部10における第1絶縁層111以外の絶縁層11の引張強度よりも大きい。
【選択図】図1

Description

本発明は配線基板に関する。
特許文献1には、絶縁層上に形成されていて半導体素子に接合されるパッド部を有する多層配線基板が開示されている。絶縁層上にはソルダーレジストが設けられており、パッド部は、ソルダーレジストの開口中にソルダーレジストから離れた状態となるように配置されている。
特開2004-22713号公報
特許文献1に開示のパッド部のように絶縁層上に形成された導体パッド及びその下層の絶縁層には、導体パッドと絶縁層との熱膨張率の相違や、導体パッドに接続される外部の部品から加わる外力などによって応力が生じることがある。そのため、導体パッドの近傍の絶縁層では、この応力によるクラックなどの不具合が生じ易いと考えられる。
本発明の配線基板は、第1面及び前記第1面と反対側の第2面を有するコア基板と、前記コア基板の前記第1面上に形成され、複数の絶縁層及び導体層を含む第1ビルドアップ部と、前記第1ビルドアップ部の最外面を被覆する被覆絶縁層と、を含んでいる。前記第1ビルドアップ部は、前記複数の絶縁層のうち最外の第1絶縁層、及び、前記第1絶縁層上に形成され第1導体パッドを含む第1導体層、を含み、前記被覆絶縁層は、前記第1導体パッドの上面及び側面の全体を露出させる開口を有し、前記第1絶縁層の引張強度は、前記第1ビルドアップ部における前記第1絶縁層以外の絶縁層の引張強度よりも大きい。
本発明の実施形態によれば、配線基板に設けられる第1導体パッドに接する第1絶縁層の引張強度がより大きくされ、第1導体パッド周辺部の絶縁層におけるクラックなどの不具合の発生が抑制され得ると考えられる配線基板を提供することができる。
本発明の一実施形態の配線基板の一例を示す断面図。 本発明の一実施形態の配線基板の一例を示す平面図。 本発明の一実施形態の配線基板の製造方法の一例を示す断面図。 本発明の一実施形態の配線基板の製造方法の一例を示す断面図。 本発明の一実施形態の配線基板の製造方法の一例を示す断面図。 本発明の一実施形態の配線基板の製造方法の一例を示す断面図。
本発明の実施形態の配線基板が図面を参照しながら説明される。図1には、一実施形態の配線基板の一例である配線基板1の断面図が示されており、図2には、図1における下面側からの配線基板1の平面図が示されている。図2のI-I線での断面図が図1である。なお、以下、参照される図面においては、各構成要素の正確な比率を示すことは意図されておらず、本実施形態の特徴が理解され易いように描かれている。
図1に示されるように、配線基板1は、絶縁層(コア絶縁層)101と、コア絶縁層101の両面に形成された導体層(コア導体層)102を含むコア基板100を有している。コア基板100の両面上には、それぞれ、絶縁層及び導体層が交互に積層されている。図示の例では、コア基板100の第1面100F上には、絶縁層11、111及び導体層12、112が積層された第1ビルドアップ部10が形成されている。また、コア基板100の第2面100S上には、絶縁層21及び導体層22が積層された第2ビルドアップ部20が形成されている。
なお、本実施形態の配線基板の説明においては、コア絶縁層101から遠い側を、「上」、「上側」、「外側」、又は「外」と称し、コア絶縁層101に近い側を、「下」、「下側」、「内側」、又は「内」と称する。また、各構成要素において、コア基板100と反対側を向く表面は「上面」とも称され、コア基板100側を向く表面は「下面」とも称される。従って、配線基板1を構成する各要素の説明において、コア基板100から遠い側が「上側」、「上方」、「上層側」、「外側」、又は単に「上」もしくは「外」とも称され、コア基板100に近い側が「下側」、「下方」、「下層側」、「内側」、又は単に「下」もしくは「内」とも称される。
第1ビルドアップ部10を構成する絶縁層のうち、最も外側の絶縁層111は、第1絶縁層111とも称される。また、第1ビルドアップ部10を構成する導体層のうち、最も外側の導体層112は、第1導体層112とも称される。第1ビルドアップ部10上には、第1導体層112の導体パターンから露出する第1絶縁層111を被覆する被覆絶縁層110が形成されている。第2ビルドアップ部20上には、被覆絶縁層210が形成されている。被覆絶縁層110、210は、例えば、配線基板1の最外の絶縁層を構成するソルダーレジスト層であり得る。
配線基板1は、配線基板1の厚さ方向と直交する方向に広がる2つの表面として、一方の面101、及び、一方の面101の反対面である他方の面201を有している。なお、配線基板1の厚さ方向は、以下では単に「Z方向」とも称される。図示の例では、配線基板1の第1ビルドアップ部10における、第1絶縁層111、第1導体層112、及び被覆絶縁層110の露出面によって、一方の面101が構成されている。また、第2ビルドアップ部20における、最外の導体層22及び被覆絶縁層210の露出面によって他方の面201が構成されている。
配線基板1を構成する絶縁層101、11、111、21は、それぞれ、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)又はフェノール樹脂などの絶縁性樹脂を用いて形成され得る。各絶縁層101、11、111、21は、ガラス繊維などの補強材(芯材)及び/又はシリカ、アルミナなどの無機フィラーを含む場合がある。ソルダーレジスト層であり得る被覆絶縁層110、210は、例えば、感光性のエポキシ樹脂又はポリイミド樹脂などを用いて形成され得る。
コア基板100の絶縁層101には、コア基板100における第1面100Fを構成する導体層102と第2面100Sを構成する導体層102とを接続するスルーホール導体103が形成されている。スルーホール導体103は2つの導体層102と一体的に形成されている。スルーホール導体103は、絶縁層101を貫く貫通孔103oの内壁に沿って形成されていて筒状の形体を有している。筒状のスルーホール導体103の内部は、例えば、エポキシ樹脂などの任意の樹脂を含む樹脂体103aで充填されている。絶縁層11、111、21のそれぞれには、絶縁層11、111、21それぞれを挟む導体層同士を接続するビア導体13、23が形成されている。
導体層102、12、112、22、ビア導体13、23、スルーホール導体103は、銅又はニッケルなどの任意の金属を用いて形成され、例えば、銅箔などの金属箔、及び/又は、めっきもしくはスパッタリングなどで形成される金属膜によって構成され得る。導体層102、12、112、22、ビア導体13、23、スルーホール導体103は、図1では単層構造で示されているが、2つ以上の金属層を有する多層構造を有し得る。例えば、絶縁層101の表面上に形成されている導体層102は、金属箔(好ましくは銅箔)、無電解めっき膜(好ましくは無電解銅めっき膜)、及び電解めっき膜(好ましくは電解銅めっき膜)を含む5層構造を有し得る。また、導体層12、112、22、ビア導体13、23、スルーホール導体103は、例えば、無電解めっき膜及び電解めっき膜を含む2層構造を有し得る。
配線基板1が有する各導体層102、12、112、22は、所定の導体パターンを有するようにパターニングされている。特に、第1ビルドアップ部10における第1導体層112は、第1導体パッドP1を有するパターンに形成されている。第1導体パッドP1は、配線基板1の使用において、配線基板1と接続され得る外部の要素(外部要素)E1の接続パッドE1pと電気的に接続され得る。また、図示の例では、第2ビルドアップ部20における最外の導体層22は、導体パッドP2を有するようにパターニングされている。導体パッドP2は、外部要素E2の接続パッドE2pと接続され得る。
第1導体パッドP1は、図2に示されるように略矩形の平面形状を有している。「平面形状」は、第1導体パッドP1のような対象物の平面視における形状であり、「平面視」は、対象物をZ方向と平行な視線で見ることを意味している。図1及び図2に示されるように、第1ビルドアップ部10における一方の面101を被覆する被覆絶縁層110は、第1導体パッドP1を露出させる開口110aを有している。
開口110aは、第1導体パッドP1における第1絶縁層111と反対側の表面及び側面を露出させている。すなわち、第1導体パッドP1は、その側面及び上面の全体が開口110a内に露出している。配線基板1と外部要素E1とが大きな面積で強固に接続され得る。なお、図示の例では、第2ビルドアップ部20における他方の面201を被覆する被覆絶縁層210は、導体パッドP2を露出させる開口210aを有している。被覆絶縁層210は、各導体パッドP2の周縁部を覆っており、開口210aには、各導体パッドP2の周縁部以外の部分(上面)が露出している。
第1導体パッドP1は、例えば、はんだなどの接合材によって外部要素E1の接続パッドE1pに電気的及び機械的に接続され得る。外部要素E1は、任意の電気機器を構成するマザーボードであってもよく、配線基板1よりも大きなパッケージサイズを有する任意の電子部品であってもよい。第1導体パッドP1は、これらに限定されない任意の基板、電気部品、又は機構部品などと接続され得る。図示の例では、第1導体パッドP1は、他方の面201側に設けられている導体層22に含まれる導体パッドP2のいずれよりも大きい。部品E1よりも大きな外部要素E1と配線基板1とが、より大きな面積で強固に接続される場合がある。
本実施形態の配線基板では、特に、上面及び側面が露出する第1導体パッドP1と接する第1絶縁層111は、第1ビルドアップ部10における第1絶縁層111より内側の絶縁層11と異なる物性を有している。具体的には第1絶縁層111が有する引張強度の値は、第1絶縁層111より内側の絶縁層11が有する引張強度の値よりも大きい。
第1絶縁層111には、前述したように、例えば、第1絶縁層111と第1導体パッドP1との間の熱膨張率の相違や、第1導体パッドP1にかかる外力などによって応力が生じ得る。その場合、特に、応力は、第1絶縁層111の表面上において第1導体パッドP1が存在する領域と存在しない領域との境界となる第1導体パッドP1の周縁付近に集中する場合がある。そして、集中する応力に耐え切れずに、第1絶縁層111の第1導体パッドP1の周縁と重なる部分にクラックが生じることがある。
これに対して本実施形態では、第1導体パッドP1と接する第1絶縁層111は、比較的引張強度が大きい材料で形成されている。第1絶縁層111の第1導体パッドP1近傍にかかり得る応力による破断が生じ難く、クラックの発生が抑制され得ると考えられる。具体的には、第1絶縁層111の引張強度は125MPa以上であることが好ましい。第1絶縁層111における引張強度の値は、第1絶縁層111に用いられる材料に含まれる樹脂の成分や架橋剤の含有量などによって調整され得る。第1絶縁層111の硬化状態における架橋密度の調整によって第1絶縁層111の引張強度が調整され得る。
なお、図示される例の配線基板1では、第1導体パッドP1は、第1導体層112に含まれ得る、第1導体パッドP1以外の他の導体パッド及び/又は配線パターンと直接接続されていない。すなわち、図示される例の第1導体パッドP1は、所謂独立パッドである。
また、図示の例では、第1導体パッドP1は、第1絶縁層111を挟む導体層(第1導体層112及び導体層(第2導体層)12)同士を接続するビア導体13に接続されている。従って、図示の例の第1導体パッドP1は、所謂ビアパッドである。第1導体パッドP1がビアパッドであることにより、第1導体パッドP1に係り得る外力がビア導体13に分散され、よって第1絶縁層111におけるクラックの発生がより抑制される場合があると考えられる。
なお、第1及び第2ビルドアップ部10、20内の導体層12、112、22を介して伝送される信号における伝送損失を抑制し、良好な信号伝送品質を実現する観点から、絶縁層11、111、21は、比較的小さい誘電正接を有していることが好ましい。特に、第1絶縁層111の誘電正接は、周波数5.8GHzにおいて0.013以下であることが好ましい。第1及び第2ビルドアップ部10、20に含まれる絶縁層11、111、21が高周波特性に優れたものであることで、配線基板1はより優れた信号伝送品質を有し得る。
図示される例の配線基板1において、コア基板100に対して第1ビルドアップ部10と反対側に設けられている第2ビルドアップ部20は、第1ビルドアップ部10と同様の層構成を有している。具体的には、第2ビルドアップ部20が有する絶縁層21及び導体層22の層数は、第1ビルドアップ部10が有する絶縁層11、111及び導体層12、112の層数と等しい。
図示の例の配線基板1においては、第2ビルドアップ部20が有する絶縁層21と、第1ビルドアップ部10が有する絶縁層11、111とは同じ材料により形成されている。具体的には、第2ビルドアップ部20と第1ビルドアップ部10とにおける、コア基板100から同じ階数の絶縁層は同じ材料を用いて形成されている。なお「階数」は、第1ビルドアップ部10及び第2ビルドアップ部20それぞれにおいて積層されている複数の導体層12、112、22にコア基板100側から1ずつ増加する数を1から順に付与したときに各導体層12、112、22に付与される数である。換言すれば、図示される例の配線基板1においては、第1及び第2ビルドアップ部10、20は、その層構造において、コア基板100に対して対称の構成を有している。
図1及び図2では省略されているが、配線基板1は、第1導体パッドP1及び導体パッドP2の表面を覆う表面処理層を含み得る。第1導体パッドP1及び導体パッドP2の表面に形成され得る表面処理層は、例えば第1導体パッドP1及び導体パッドP2の露出部分の防食処理及び/又は防錆処理によって形成される被膜である。表面処理層によって、導体パッドP1、P2の腐食や酸化などが防がれ得る。表面処理層は、例えば、導体パッドP1、P2とは異なる金属を含む金属被膜や、イミダゾール化合物などの有機物を含む有機被膜である。導体パッドP1、P2が銅で形成されている場合、表面処理層は、ニッケル、パラジウム、銀、金、もしくはこれらの合金、又ははんだなどによって形成され得る。
実施形態の配線基板は、任意の一般的な配線基板の製造方法によって製造され得る。図3A~図3Dを参照して、図1に示される配線基板1が製造される場合を例に、配線基板の製造方法が説明される。先ず、図3Aに示されるように、コア基板100が用意される。コア基板100の用意では、例えば、コア絶縁層101の表面に金属箔が設けられた両面銅張積層板が用意される。両面銅張積層板に貫通孔103oが例えばドリル加工によって形成され、貫通孔103oの内壁及び金属箔の上面に、例えば無電解めっき膜が形成され、この無電解めっき膜の上に、この無電解めっき膜を給電層として用いて電解めっき膜が形成される。
貫通孔103oの内壁に形成されるスルーホール導体103の内側には、例えばエポキシ樹脂を注入することによって、スルーホール導体103の内部が樹脂体103aで充填される。充填された樹脂体103aが固化された後、樹脂体103a及び電解めっき膜の上面に、さらに無電解めっき膜及び電解めっき膜が形成される。この結果、金属箔、無電解めっき膜、電解めっき膜、無電解めっき膜、及び電解めっき膜の5層構造を有する導体層102が、絶縁層101の両面に形成される。そしてサブトラクティブ法によって導体層102をパターニングすることによって所定の導体パターンを備えるコア基板100が得られる。
次いで、図3Bに示されるように、コア基板100の第1面100F上に、複数の絶縁層11、111及び導体層12が交互に積層され、第2面100S上には、複数の絶縁層21及び導体層22が交互に積層される。例えば、コア基板100に接する各絶縁層11、21は、フィルム状の絶縁性樹脂を、コア基板100上に熱圧着することによって形成され得る。
導体層12、22は、絶縁層11、21に例えばレーザー光によって形成され得る開口を充填するビア導体13、23と同時に、セミアディティブ法などの任意の導体パターンの形成方法を用いて形成される。絶縁層11、21及び導体層12、22の形成が繰り返され、図示されるように、第1面100F側の最外の絶縁層(第1絶縁層)111、及び、第2面100S側の最外の絶縁層21が積層された状態となる。なお、第1面100F上に積層される複数の絶縁層11、111及び導体層12と、第2面100S上に積層される複数の絶縁層21及び導体層22とが、等しい層数になるように積層される。
特に、第1面100F側に積層される3層の絶縁層11、111の内、最も外側の絶縁層(第1絶縁層)111は、硬化状態において絶縁層111より内側の絶縁層11と異なる物性を有する絶縁層として形成される。具体的には、第1絶縁層111は、第1絶縁層111より内側の絶縁層11よりも高い引張強度を有するように形成される。例えば、絶縁層11とは異なる組成(例えば、樹脂成分や架橋剤の含有量)を有する樹脂のフィルムが導体層12上に圧着され、硬化されることにより、絶縁層11よりも高い引張強度を有する第1絶縁層111が形成される。
なお、第2面100S側に積層される複数の(図示の例では3層の)絶縁層21は、コア基板100に対して、第1面100F側に積層される複数の(図示の例では3層の)絶縁層11、111と対称な層構成を有するように形成される。その場合、コア基板100から同じ階数の絶縁層は同じ材料を用いて形成され得る。よって、製造される配線基板1の最も外側の絶縁層21は、第1絶縁層111と同じ材料の樹脂フィルムを導体層22上へ圧着することにより形成され得る。コア基板100の第2面100S側の最も外側に積層される絶縁層21は、第1絶縁層111と同様に、内側の絶縁層21(図示の例では、コア基板100寄りの2層の絶縁層21)よりも高い引張強度を有するように形成される。
続いて、図3Cに示されるように、第1面100F側における最外の第1絶縁層111、及び、第2面100S側における最外の絶縁層21の上に、導体層が形成される。上述したビア導体13、23及び導体層12、22の形成と同様の方法により、第1面100F側の最外の第1絶縁層111を貫通するビア導体13と最外の第1導体層112が一体的に形成され、第2面100S側の最外の絶縁層21を貫通するビア導体23と最外の導体層22が一体的に形成される。
最外の第1導体層112は、第1導体パッドP1を含むパターンに形成される。最外の導体層21は導体パッドP2を含むパターンに形成される。第1導体パッドP1及び導体パッドP2の表面には、表面処理層が形成され得る。例えば、スプレーイングによって耐熱性の有機物を塗布することにより、イミダゾール化合物などの有機物を含む有機被膜が形成され得る。又は、例えば、無電解めっきなどによって、ニッケル、パラジウム、金などの金属を析出させることにより金属被膜が形成され得る。以上により、コア基板100の両面における第1ビルドアップ部10及び第2ビルドアップ部20の形成が完了する。
続いて、図3Dに示されるように、第1ビルドアップ部10上に被覆絶縁層110が形成され、第2ビルドアップ部20上に被覆絶縁層210が形成される。被覆絶縁層110には、第1導体パッドP1を露出させる開口110aが形成される。被覆絶縁層210には、導体パッドP2を露出させる開口210aが形成される。例えば、スプレーコーティング、カーテンコーティング、又はフィルム貼り付けなどによって、感光性を有するエポキシ樹脂膜が形成されることで被覆絶縁層110、210が形成され、露光及び現像により開口110a、210aが形成され得る。開口110aは第1導体パッドP1の周縁を露出させるように形成され、第1導体パッドP1はその側面及び上面の全体を開口110a内に露出する。
実施形態の配線基板は、各図面に例示される構造、並びに、本明細書において例示される構造、形状、及び材料を備えるものに限定されない。実施形態の配線基板は、コア基板及び第1ビルドアップ部を備え、第1ビルドアップ部における第1導体パッドの全域(側面及び上面)が被覆絶縁層から露出しており、第1絶縁層における引張強度が第1絶縁層より内側の絶縁層における引張強度よりも大きければよい。例えば、実施形態の配線基板におけるビルドアップ部は任意の数の導体層及び絶縁層を含み得る。
1 配線基板
100F 第1面
100S 第2面
11、21 絶縁層
12、22 導体層
10 第1ビルドアップ部
20 第2ビルドアップ部
111 絶縁層(第1絶縁層)
112 導体層(第1導体層)
P1 導体パッド(第1導体パッド)
P2 導体パッド
13、23 ビア導体
100 コア基板

Claims (7)

  1. 第1面及び前記第1面と反対側の第2面を有するコア基板と、
    前記コア基板の前記第1面上に形成され、複数の絶縁層及び導体層を含む第1ビルドアップ部と、
    前記第1ビルドアップ部の最外面を被覆する被覆絶縁層と、
    を含む配線基板であって、
    前記第1ビルドアップ部は、前記複数の絶縁層のうち最外の第1絶縁層、及び、前記第1絶縁層上に形成され第1導体パッドを含む第1導体層、を含み、
    前記被覆絶縁層は、前記第1導体パッドの上面及び側面の全体を露出させる開口を有し、
    前記第1絶縁層の引張強度は、前記第1ビルドアップ部における前記第1絶縁層以外の絶縁層の引張強度よりも大きい。
  2. 請求項1記載の配線基板であって、前記第1導体パッドは、前記第1導体層に含まれる前記第1導体パッド以外のパッド又は配線と直接接続されていない。
  3. 請求項1記載の配線基板であって、前記第1絶縁層が有する引張強度の値は、125MPa以上である。
  4. 請求項1記載の配線基板であって、前記第1絶縁層の、周波数5.8GHzにおける誘電正接が0.013以下である。
  5. 請求項1記載の配線基板であって、前記コア基板の前記第2面上に第2ビルドアップ部を有しており、前記第2ビルドアップ部が有する絶縁層の層数は、前記第1ビルドアップ部が有する絶縁層の層数と等しい。
  6. 請求項5記載の配線基板であって、前記第2ビルドアップ部における最外の絶縁層は、前記第1絶縁層と同じ材料で形成されている。
  7. 請求項1記載の配線基板であって、
    前記第1ビルドアップ部は、前記第1絶縁層を介して前記第1導体層と反対側に形成されている第2導体層、及び前記第2導体層と前記第1導体パッドとを前記第1絶縁層を貫通して接続するビア導体をさらに含んでいる。
JP2022082280A 2022-05-19 2022-05-19 配線基板 Pending JP2023170480A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022082280A JP2023170480A (ja) 2022-05-19 2022-05-19 配線基板
US18/307,131 US20230380055A1 (en) 2022-05-19 2023-04-26 Wiring substrate
CN202310545979.XA CN117098303A (zh) 2022-05-19 2023-05-15 布线基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022082280A JP2023170480A (ja) 2022-05-19 2022-05-19 配線基板

Publications (1)

Publication Number Publication Date
JP2023170480A true JP2023170480A (ja) 2023-12-01

Family

ID=88777997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022082280A Pending JP2023170480A (ja) 2022-05-19 2022-05-19 配線基板

Country Status (3)

Country Link
US (1) US20230380055A1 (ja)
JP (1) JP2023170480A (ja)
CN (1) CN117098303A (ja)

Also Published As

Publication number Publication date
CN117098303A (zh) 2023-11-21
US20230380055A1 (en) 2023-11-23

Similar Documents

Publication Publication Date Title
US9793219B2 (en) Semiconductor element built-in wiring board and method for manufacturing the same
US7102085B2 (en) Wiring substrate
US20180033732A1 (en) Wiring board
JP2023170480A (ja) 配線基板
JP2023170472A (ja) 配線基板
JP3955799B2 (ja) 配線基板の製造方法
JP2021027167A (ja) 配線基板
US20170256470A1 (en) Wiring substrate and method for manufacturing the same
JPH11289165A (ja) 多層配線基板およびその製造方法
US20220248530A1 (en) Wiring substrate
US11122686B2 (en) Wiring substrate
US20230171889A1 (en) Wiring substrate
WO2024095967A1 (ja) 配線基板
JP2023131595A (ja) 配線基板
JP2023078819A (ja) 配線基板及び配線基板の製造方法
JP2022107282A (ja) 配線基板
JP2024061418A (ja) 配線基板
JP2022167591A (ja) 配線基板の製造方法
JP2023111607A (ja) 配線基板
JP2024006475A (ja) 配線基板
JP2024033648A (ja) 配線基板
JP3786894B2 (ja) 配線基板およびその製造方法
CN116153899A (zh) 布线基板
JP2023037405A (ja) 配線基板
JP2023142048A (ja) 配線基板の製造方法