CN117098303A - 布线基板 - Google Patents

布线基板 Download PDF

Info

Publication number
CN117098303A
CN117098303A CN202310545979.XA CN202310545979A CN117098303A CN 117098303 A CN117098303 A CN 117098303A CN 202310545979 A CN202310545979 A CN 202310545979A CN 117098303 A CN117098303 A CN 117098303A
Authority
CN
China
Prior art keywords
insulating layer
conductor
layer
layers
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310545979.XA
Other languages
English (en)
Inventor
加藤将隆
酒井俊辅
田渡雅英
池田公辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN117098303A publication Critical patent/CN117098303A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/285Permanent coating compositions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供布线基板,使其品质提高。实施方式的布线基板包含:芯基板(100),其具有第1面(100F)和与第1面(100F)相反的一侧的第2面(100S);第1积层部(10),其形成在芯基板(100)的第1面(100F)上并且包含多个绝缘层(11、111)和多个导体层(12、112);以及覆盖绝缘层(110),其覆盖第1积层部(10)的最外表面。第1积层部(10)包含多个绝缘层(11、111)中的最外侧的第1绝缘层(111)和形成在第1绝缘层上且包含第1导体衬垫(P1)的第1导体层(112),覆盖绝缘层(110)具有使第1导体衬垫(P1)的与第1绝缘层相反侧的表面和侧面的整体露出的开口(110a),第1绝缘层的拉伸强度大于第1积层部(10)中的第1绝缘层以外的绝缘层(11)的拉伸强度。

Description

布线基板
技术领域
本发明涉及布线基板。
背景技术
在专利文献1中公开了具有形成在绝缘层上且与半导体元件接合的衬垫部的多层布线基板。在绝缘层上设置有阻焊剂,衬垫部在阻焊剂的开口中以成为与阻焊剂分离的状态的方式配置。
专利文献1:日本特开2004-22713号公报
在如专利文献1所公开的衬垫部那样形成于绝缘层上的导体衬垫及其下层的绝缘层中,有时由于导体衬垫与绝缘层的热膨胀率的不同、从与导体衬垫连接的外部的部件施加的外力等而产生应力。因此,认为在导体衬垫附近的绝缘层中,容易产生由该应力引起的裂纹等不良情况。
发明内容
本发明的布线基板包含:芯基板,其具有第1面和与所述第1面相反的一侧的第2面;第1积层部,其形成在所述芯基板的所述第1面上,包含多个绝缘层和多个导体层;以及覆盖绝缘层,其覆盖所述第1积层部的最外表面。所述第1积层部包含所述多个绝缘层中的最外的第1绝缘层和形成在所述第1绝缘层上并且包含第1导体衬垫的第1导体层,所述覆盖绝缘层具有使所述第1导体衬垫的与所述第1绝缘层相反侧的表面和侧面的整体露出的开口,所述第1绝缘层的拉伸强度大于所述第1积层部中的所述第1绝缘层以外的绝缘层的拉伸强度。
根据本发明的实施方式,能够提供被认为与设置于布线基板的第1导体衬垫相接的第1绝缘层的拉伸强度更大,能够抑制第1导体衬垫周边部的绝缘层中的裂纹等不良情况的产生的布线基板。
附图说明
图1是示出本发明的一个实施方式的布线基板的一例的剖视图。
图2是示出本发明的一个实施方式的布线基板的一例的俯视图。
图3A是示出本发明的一个实施方式的布线基板的制造方法的一例的剖视图。
图3B是示出本发明的一个实施方式的布线基板的制造方法的一例的剖视图。
图3C是示出本发明的一个实施方式的布线基板的制造方法的一例的剖视图。
图3D是示出本发明的一个实施方式的布线基板的制造方法的一例的剖视图。
标号说明
1:布线基板;100F:第1面;100S:第2面;11、21:绝缘层;12、22:导体层;10:第1积层部;20:第2积层部;111:绝缘层(第1绝缘层);112:导体层(第1导体层);P1:导体衬垫(第1导体衬垫);P2:导体衬垫;13、23:过孔导体;100:芯基板。
具体实施方式
参照附图对本发明的实施方式的布线基板进行说明。图1中示出作为一个实施方式的布线基板的一例的布线基板1的剖视图,图2中示出从图1中的下表面侧观察的布线基板1的俯视图。图2的I-I线处的剖视图为图1。此外,以下,在所参照的附图中,并不表示各结构要素的准确的比率,而是以容易理解本实施方式的特征的方式进行描绘。
如图1所示,布线基板1具有包含绝缘层(芯绝缘层)101和形成于芯绝缘层101的两面的导体层(芯导体层)102的芯基板100。在芯基板100的两面上分别交替地层叠有绝缘层和导体层。在图示的例子中,在芯基板100的第1面100F上形成有层叠有绝缘层11、111和导体层12、112的第1积层部10。另外,在芯基板100的第2面100S上形成有层叠有绝缘层21和导体层22的第2积层部20。
另外,在本实施方式的布线基板的说明中,将远离芯绝缘层101的一侧称为“上”、“上侧”、“外侧”或“外”,将靠近芯绝缘层101的一侧称为“下”、“下侧”、“内侧”或“内”。另外,在各结构要素中,朝向与芯基板100相反的一侧的表面也被称为“上表面”,朝向芯基板100侧的表面也被称为“下表面”。因此,在构成布线基板1的各要素的说明中,远离芯基板100的一侧也被称为“上侧”、“上方”、“上层侧”、“外侧”,或者简称为“上”或者“外”,靠近芯基板100的一侧也被称为“下侧”、“下方”、“下层侧”、“内侧”,或者简称为“下”或者“内”。
构成第1积层部10的绝缘层中的最外侧的绝缘层111也被称为第1绝缘层111。另外,构成第1积层部10的导体层中的最外侧的导体层112也被称为第1导体层112。在第1积层部10上形成有覆盖从第1导体层112的导体图案露出的第1绝缘层111的覆盖绝缘层110。在第2积层部20上形成有覆盖绝缘层210。覆盖绝缘层110、210例如可以是构成布线基板1的最外侧的绝缘层的阻焊层。
布线基板1作为在与布线基板1的厚度方向垂直的方向上扩展的2个表面而具有一个面101以及作为一个面101的相反面的另一个面201。此外,布线基板1的厚度方向以下也简称为“Z方向”。在图示的例子中,由布线基板1的第1积层部10中的第1绝缘层111、第1导体层112以及覆盖绝缘层110的露出面构成一个面101。另外,由第2积层部20中的最外侧的导体层22和覆盖绝缘层210的露出面构成另一个面201。
构成布线基板1的绝缘层101、11、111、21可以分别使用例如环氧树脂、双马来酰亚胺三嗪树脂(BT树脂)或酚醛树脂等绝缘性树脂来形成。各绝缘层101、11、111、21有时包含玻璃纤维等增强材料(芯材)和/或二氧化硅、氧化铝等无机填料。可以是阻焊层的覆盖绝缘层110、210例如可以使用感光性的环氧树脂或聚酰亚胺树脂等形成。
在芯基板100的绝缘层101形成有将芯基板100中的构成第1面100F的导体层102与构成第2面100S的导体层102连接的通孔导体103。通孔导体103与2个导体层102一体地形成。通孔导体103具有沿着贯通绝缘层101的贯通孔103o的内壁形成的筒状的形体。筒状的通孔导体103的内部例如被包含环氧树脂等任意的树脂的树脂体103a填充。在绝缘层11、111、21分别形成有将分别夹着绝缘层11、111、21的导体层彼此连接的过孔导体13、23。
导体层102、12、112、22、过孔导体13、23、通孔导体103使用铜或镍等任意的金属形成,例如可以由铜箔等金属箔和/或通过镀敷或溅射等形成的金属膜构成。导体层102、12、112、22、过孔导体13、23、通孔导体103在图1中以单层结构示出,但可以具有包含2个以上的金属层的多层结构。例如,形成于绝缘层101的表面上的导体层102可以具有包含金属箔(优选为铜箔)、化学镀膜(优选为化学镀铜膜)和电镀膜(优选为电镀铜膜)的5层结构。另外,导体层12、112、22、过孔导体13、23、通孔导体103例如可以具有包含化学镀膜和电镀膜的2层结构。
布线基板1所具有的各导体层102、12、112、22被图案化为具有规定的导体图案。特别是,第1积层部10中的第1导体层112形成为具有第1导体衬垫P1的图案。第1导体衬垫P1在布线基板1的使用中,能够与可与布线基板1连接的外部的要素(外部要素)E1的连接衬垫E1p电连接。另外,在图示的例子中,第2积层部20中的最外侧的导体层22被图案化为具有导体衬垫P2。导体衬垫P2能够与外部要素E2的连接衬垫E2p连接。
如图2所示,第1导体衬垫P1具有大致矩形的平面形状。“平面形状”是第1导体衬垫P1那样的对象物的俯视时的形状,“俯视”意味着以与Z方向平行的视线观察对象物。如图1和图2所示,覆盖第1积层部10中的一个面101的覆盖绝缘层110具有使第1导体衬垫P1露出的开口110a。
开口110a使第1导体衬垫P1的与第1绝缘层111相反侧的表面以及侧面露出。即,第1导体衬垫P1的侧面以及上表面的整体在开口110a内露出。布线基板1与外部要素E1能够以较大的面积牢固地连接。另外,在图示的例子中,覆盖第2积层部20中的另一个面201的覆盖绝缘层210具有使导体衬垫P2露出的开口210a。覆盖绝缘层210覆盖各导体衬垫P2的周缘部,各导体衬垫P2的周缘部以外的部分(上表面)在开口210a露出。
第1导体衬垫P1例如能够通过焊料等接合材料与外部要素E1的连接衬垫E1p电连接以及机械连接。外部要素E1可以是构成任意的电气设备的主板,也可以是具有比布线基板1大的封装尺寸的任意的电子部件。第1导体衬垫P1可与不限定于这些的任意的基板、电气零件或机构零件等连接。在图示的例子中,第1导体衬垫P1比设置于另一个面201侧的导体层22所包含的导体衬垫P2中的任意一个都大。存在比部件E1大的外部要素E1与布线基板1以更大的面积牢固地连接的情况。
在本实施方式的布线基板中,特别是与上表面和侧面露出的第1导体衬垫P1相接的第1绝缘层111具有与第1积层部10中的比第1绝缘层111靠内侧的绝缘层11不同的物性。具体而言,第1绝缘层111所具有的拉伸强度的值大于比第1绝缘层111靠内侧的绝缘层11所具有的拉伸强度的值。
如上所述,例如,由于第1绝缘层111与第1导体衬垫P1之间的热膨胀率的差异、施加于第1导体衬垫P1的外力等,可能在第1绝缘层111产生应力。在该情况下,特别是应力有时会集中在第1绝缘层111的表面上成为第1导体衬垫P1存在的区域与不存在的区域的边界的第1导体衬垫P1的周缘附近。并且,有时无法承受集中的应力,在第1绝缘层111的与第1导体衬垫P1的周缘重叠的部分产生裂纹。
与此相对,在本实施方式中,与第1导体衬垫P1相接的第1绝缘层111由拉伸强度比较大的材料形成。认为难以产生由可能施加于第1绝缘层111的第1导体衬垫P1附近的应力引起的断裂,能够抑制裂纹的产生。具体而言,第1绝缘层111的拉伸强度优选为125MPa以上。第1绝缘层111中的拉伸强度的值可通过第1绝缘层111中使用的材料中所含的树脂的成分、交联剂的含量等来调整。通过调整第1绝缘层111的固化状态下的交联密度,能够调整第1绝缘层111的拉伸强度。
此外,在图示的例子的布线基板1中,第1导体衬垫P1不与第1导体层112中能够包含的、第1导体衬垫P1以外的其他导体衬垫和/或布线图案直接连接。即,图示的例子的第1导体衬垫P1是所谓的独立衬垫。
另外,在图示的例子中,第1导体衬垫P1与将夹着第1绝缘层111的导体层(第1导体层112和导体层(第2导体层)12)彼此连接的过孔导体13连接。因此,图示的例子的第1导体衬垫P1是所谓的过孔衬垫。通过使第1导体衬垫P1为过孔衬垫,能够施加于第1导体衬垫P1的外力分散于过孔导体13,因此,认为存在进一步抑制第1绝缘层111中的裂纹的产生的情况。
此外,从抑制经由第1和第2积层部10、20内的导体层12、112、22传输的信号中的传输损耗、实现良好的信号传输品质的观点出发,绝缘层11、111、21优选具有比较小的介电损耗角正切。特别是,第1绝缘层111的介电损耗角正切在频率5.8GHz下优选为0.013以下。通过使第1和第2积层部10、20所包含的绝缘层11、111、21的高频特性优异,布线基板1能够具有更优异的信号传输品质。
在图示的例子的布线基板1中,相对于芯基板100设置于与第1积层部10相反的一侧的第2积层部20具有与第1积层部10相同的层结构。具体而言,第2积层部20所具有的绝缘层21和导体层22的层数与第1积层部10所具有的绝缘层11、111和导体层12、112的层数相等。
在图示的例子的布线基板1中,第2积层部20所具有的绝缘层21和第1积层部10所具有的绝缘层11、111由相同的材料形成。具体而言,第2积层部20和第1积层部10中的、从芯基板100起相同层数的绝缘层使用相同的材料形成。另外,“层数”是对在第1积层部10和第2积层部20中分别层叠的多个导体层12、112、22从1起依次赋予从芯基板100侧起每次增加1的数量时对各导体层12、112、22赋予的数量。换言之,在图示的例子的布线基板1中,第1和第2积层部10、20在其层构造中具有相对于芯基板100对称的结构。
虽然在图1和图2中省略,但布线基板1可以包含覆盖第1导体衬垫P1和导体衬垫P2的表面的表面处理层。能够形成于第1导体衬垫P1和导体衬垫P2的表面的表面处理层例如是通过第1导体衬垫P1和导体衬垫P2的露出部分的防腐蚀处理和/或防锈处理而形成的覆膜。通过表面处理层,能够防止导体衬垫P1、P2的腐蚀、氧化等。表面处理层例如是包含与导体衬垫P1、P2不同的金属的金属被覆膜、包含咪唑化合物等有机物的有机被覆膜。在导体衬垫P1、P2由铜形成的情况下,表面处理层能够由镍、钯、银、金、或者它们的合金、或者焊料等形成。
实施方式的布线基板可以通过任意的一般的布线基板的制造方法来制造。参照图3A~图3D,以制造图1所示的布线基板1的情况为例,对布线基板的制造方法进行说明。首先,如图3A所示,准备芯基板100。在芯基板100的准备中,例如,准备在芯绝缘层101的表面设置有金属箔的双面覆铜层叠板。在双面覆铜层叠板上例如通过钻孔加工形成贯通孔103o,在贯通孔103o的内壁和金属箔的上表面例如形成化学镀膜,在该化学镀膜上使用该化学镀膜作为供电层形成电镀膜。
通过在形成于贯通孔103o的内壁的通孔导体103的内侧注入例如环氧树脂,通孔导体103的内部被树脂体103a填充。在填充的树脂体103a固化后,在树脂体103a和电镀膜的上表面进一步形成化学镀膜和电镀膜。其结果,在绝缘层101的两面形成具有金属箔、化学镀膜、电镀膜、化学镀膜以及电镀膜的5层结构的导体层102。然后,通过减成法对导体层102进行图案化,由此得到具有规定的导体图案的芯基板100。
接着,如图3B所示,在芯基板100的第1面100F上交替地层叠多个绝缘层11、111和导体层12,在第2面100S上交替地层叠多个绝缘层21和导体层22。例如,与芯基板100接触的各绝缘层11、21能够通过将膜状的绝缘性树脂热压接在芯基板100上而形成。
导体层12、22与在绝缘层11、21中填充例如可通过激光形成的开口的过孔导体13、23同时,使用半加成法等任意的导体图案的形成方法来形成。反复形成绝缘层11、21和导体层12、22,如图所示,成为第1面100F侧的最外的绝缘层(第1绝缘层)111和第2面100S侧的最外的绝缘层21层叠的状态。此外,层叠在第1面100F上的多个绝缘层11、111以及导体层12与层叠在第2面100S上的多个绝缘层21以及导体层22以成为相等的层数的方式层叠。
特别是,在第1面100F侧层叠的3层绝缘层11、111中的最外侧的绝缘层(第1绝缘层)111形成为在固化状态下具有与比绝缘层111靠内侧的绝缘层11不同的物性的绝缘层。具体而言,第1绝缘层111形成为具有高于比第1绝缘层111靠内侧的绝缘层11的拉伸强度。例如,通过将具有与绝缘层11不同的组成(例如,树脂成分、交联剂的含量)的树脂的膜压接在导体层12上并使其固化,从而形成具有比绝缘层11高的拉伸强度的第1绝缘层111。
此外,层叠于第2面100S侧的多个(在图示的例子中为3层)绝缘层21形成为具有相对于芯基板100与层叠于第1面100F侧的多个(在图示的例子中为3层)绝缘层11、111对称的层结构。在该情况下,从芯基板100起相同层数的绝缘层能够使用相同的材料形成。因此,所制造的布线基板1的最外侧的绝缘层21能够通过将与第1绝缘层111相同材料的树脂膜压接在导体层22上而形成。层叠于芯基板100的第2面100S侧的最外侧的绝缘层21与第1绝缘层111同样地形成为具有比内侧的绝缘层21(在图示的例子中,是靠近芯基板100的2层的绝缘层21)高的拉伸强度。
接着,如图3C所示,在第1面100F侧的最外的第1绝缘层111以及第2面100S侧的最外的绝缘层21上形成导体层。通过与上述的过孔导体13、23和导体层12、22的形成同样的方法,一体地形成贯通第1面100F侧的最外侧的第1绝缘层111的过孔导体13和最外侧的第1导体层112,一体地形成贯通第2面100S侧的最外的绝缘层21的过孔导体23和最外侧的导体层22。
最外侧的第1导体层112形成为包含第1导体衬垫P1的图案。最外侧的导体层21形成为包含导体衬垫P2的图案。在第1导体衬垫P1以及导体衬垫P2的表面可形成表面处理层。例如,通过利用喷雾涂布耐热性的有机物,可以形成含有咪唑化合物等有机物的有机被覆膜。或者,例如,通过化学镀覆等使镍、钯、金等金属析出,由此能够形成金属被覆膜。通过以上内容,完成芯基板100的两面上的第1积层部10和第2积层部20的形成。
接着,如图3D所示,在第1积层部10上形成覆盖绝缘层110,在第2积层部20上形成覆盖绝缘层210。在覆盖绝缘层110形成有使第1导体衬垫P1露出的开口110a。在覆盖绝缘层210形成有使导体衬垫P2露出的开口210a。例如,通过喷涂、帘式涂布或膜粘贴等形成具有感光性的环氧树脂膜,由此形成覆盖绝缘层110、210,通过曝光和显影能够形成开口110a、210a。开口110a以使第1导体衬垫P1的周缘露出的方式形成,第1导体衬垫P1使其侧面和上表面的整体在开口110a内露出。
实施方式的布线基板并不限定于具有各附图所例示的构造以及本说明书所例示的构造、形状以及材料。实施方式的布线基板具有芯基板和第1积层部,第1积层部中的第1导体衬垫的整个区域(侧面和上表面)从覆盖绝缘层露出,第1绝缘层中的拉伸强度大于比第1绝缘层靠内侧的绝缘层中的拉伸强度即可。例如,实施方式的布线基板中的积层部能够包含任意数量的导体层和绝缘层。

Claims (7)

1.一种布线基板,其包含:
芯基板,其具有第1面和与所述第1面相反的一侧的第2面;
第1积层部,其形成在所述芯基板的所述第1面上,包含多个绝缘层和多个导体层;以及
覆盖绝缘层,其覆盖所述第1积层部的最外表面,
其中,
所述第1积层部包含所述多个绝缘层中的最外的第1绝缘层和形成在所述第1绝缘层上并且包含第1导体衬垫的第1导体层,
所述覆盖绝缘层具有使所述第1导体衬垫的与所述第1绝缘层相反侧的表面和侧面的整体露出的开口,
所述第1绝缘层的拉伸强度大于所述第1积层部中的所述第1绝缘层以外的绝缘层的拉伸强度。
2.根据权利要求1所述的布线基板,其中,
所述第1导体衬垫不与所述第1导体层所包含的所述第1导体衬垫以外的衬垫或布线直接连接。
3.根据权利要求1所述的布线基板,其中,
所述第1绝缘层所具有的拉伸强度的值为125MPa以上。
4.根据权利要求1所述的布线基板,其中,
所述第1绝缘层在频率5.8GHz下的介电损耗角正切为0.013以下。
5.根据权利要求1所述的布线基板,其中,
在所述芯基板的所述第2面上具有第2积层部,
所述第2积层部所具有的绝缘层的层数与所述第1积层部所具有的绝缘层的层数相等。
6.根据权利要求5所述的布线基板,其中,
所述第2积层部中的最外的绝缘层由与所述第1绝缘层相同的材料形成。
7.根据权利要求1所述的布线基板,其中,
所述第1积层部还包含:
第2导体层,其隔着所述第1绝缘层形成于与所述第1导体层相反的一侧;以及
过孔导体,其贯通所述第1绝缘层而将所述第2导体层和所述第1导体衬垫连接。
CN202310545979.XA 2022-05-19 2023-05-15 布线基板 Pending CN117098303A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022082280A JP2023170480A (ja) 2022-05-19 2022-05-19 配線基板
JP2022-082280 2022-05-19

Publications (1)

Publication Number Publication Date
CN117098303A true CN117098303A (zh) 2023-11-21

Family

ID=88777997

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310545979.XA Pending CN117098303A (zh) 2022-05-19 2023-05-15 布线基板

Country Status (3)

Country Link
US (1) US20230380055A1 (zh)
JP (1) JP2023170480A (zh)
CN (1) CN117098303A (zh)

Also Published As

Publication number Publication date
US20230380055A1 (en) 2023-11-23
JP2023170480A (ja) 2023-12-01

Similar Documents

Publication Publication Date Title
US8400782B2 (en) Wiring board and method for manufacturing the same
US8178191B2 (en) Multilayer wiring board and method of making the same
KR100962837B1 (ko) 다층 프린트 배선 기판 및 그 제조 방법
US20130220686A1 (en) Multilayered printed wiring board and method for manufacturing the same
US7718901B2 (en) Electronic parts substrate and method for manufacturing the same
US7816777B2 (en) Semiconductor-element mounting substrate, semiconductor device, and electronic equipment
US6335076B1 (en) Multi-layer wiring board and method for manufacturing the same
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
CN117098303A (zh) 布线基板
CN117098306A (zh) 布线基板
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
EP3840548A1 (en) Component carrier and method of manufacturing the same
JP4353131B2 (ja) 電子装置
US11903128B2 (en) Wiring substrate
JPH11289165A (ja) 多層配線基板およびその製造方法
US20230171889A1 (en) Wiring substrate
US20220346240A1 (en) Method for manufacturing wiring substrate
CN118338526A (zh) 布线基板
CN118338525A (zh) 布线基板
CN117336940A (zh) 布线基板
JP2023078819A (ja) 配線基板及び配線基板の製造方法
JP2022083748A (ja) 配線基板
JP2024061418A (ja) 配線基板
JP2022108485A (ja) 配線基板
JP2022175730A (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication