JP2022108485A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2022108485A
JP2022108485A JP2021003505A JP2021003505A JP2022108485A JP 2022108485 A JP2022108485 A JP 2022108485A JP 2021003505 A JP2021003505 A JP 2021003505A JP 2021003505 A JP2021003505 A JP 2021003505A JP 2022108485 A JP2022108485 A JP 2022108485A
Authority
JP
Japan
Prior art keywords
conductor
layer
wiring board
pad
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021003505A
Other languages
English (en)
Inventor
俊輔 酒井
Shunsuke Sakai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2021003505A priority Critical patent/JP2022108485A/ja
Publication of JP2022108485A publication Critical patent/JP2022108485A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】配線基板の品質向上。【解決手段】実施形態の配線基板1は、第1絶縁層2と、第1絶縁層2上に形成されている第1導体層3と、第1絶縁層2上及び第1導体層3上に形成されているソルダーレジスト層4と、ソルダーレジスト層4上に形成されている導体パッド5aと、を含み、部品が実装される部品実装面である第1面11及び第1面11の反対面である第2面12を有している。導体パッド5aは、矩形の平面形状を有し、上面及び側面がソルダーレジスト層4から第2面12に露出し、ソルダーレジスト層4を貫通する導体ポスト5pを介して第1導体層3と接続されている。【選択図】図1

Description

本発明は配線基板に関する。
特許文献1には、絶縁層上に形成されていて半導体素子に接合されるパッド部を有する多層配線基板が開示されている。絶縁層上にはソルダーレジストが設けられており、パッド部は、ソルダーレジストの開口中にソルダーレジストから離れた状態となるように配置されている。
特開2004-22713号公報
特許文献1に開示のパッド部のように絶縁層上に形成された導体パッド及びその下層の絶縁層には、導体パッドと絶縁層との熱膨張率の相違や、導体パッドに接続される外部の部品から加わる外力などによって応力が生じることがある。そのため、導体パッド及びその近傍の絶縁層では、この応力によるクラックなどの不具合が生じ易いと考えられる。
本発明の配線基板は、第1絶縁層と、前記第1絶縁層上に形成されている第1導体層と、前記第1絶縁層上及び前記第1導体層上に形成されている第2ソルダーレジスト層と、前記第2ソルダーレジスト層上に形成されている導体パッドと、を含み、部品が実装される部品実装面である第1面及び前記第1面の反対面である第2面を有している。前記導体パッドは、矩形の平面形状を有し、上面及び側面が前記第2ソルダーレジスト層から前記第2面に露出し、前記第2ソルダーレジスト層を貫通する導体ポストを介して前記第1導体層と接続されている。
本発明の実施形態によれば、配線基板に設けられる導体パッドにおいて必要な大きさの露出部分を確保しながら、その周辺部におけるクラックなどの不具合の発生を抑制できることがある。
本発明の一実施形態の配線基板の一例を示す断面図。 本発明の一実施形態の配線基板の一例を示す平面図。 図1のIII部の拡大図。 図3に示される配線基板の異なる例を示す断面図。 図3に示される配線基板のさらに異なる例を示す断面図。 図1に示される配線基板の製造方法の一例を示す断面図。 図1に示される配線基板の製造方法の一例を示す断面図。 図1に示される配線基板の製造方法の一例を示す断面図。 図1に示される配線基板の製造方法の一例を示す断面図。
次に、図面を参照しながら本発明の一実施形態である配線基板について説明する。なお、以下、参照される図面においては、各構成要素の正確な比率を示すことは意図されておらず、本発明の特徴が理解され易いように描かれている。
図1には、一実施形態の配線基板の一例である配線基板1の断面図が示されており、図2には、図1における紙面下側から見た配線基板1の平面図が示されている。図2のI-I線での断面図が図1である。
図1に示されるように、配線基板1は、絶縁層20と、絶縁層20の両面それぞれに交互に積層された導体層及び絶縁層とを含んでいる。絶縁層20の表面20a上には、3つの導体層31のそれぞれと2つの絶縁層21のそれぞれとが交互に積層され、その上に、さらに絶縁層(第2絶縁層)23が積層され、絶縁層23上に導体層33が形成されている。同様に、絶縁層20の表面20aの反対面である表面20b上には、3つの導体層32のそれぞれと2つの絶縁層22のそれぞれとが交互に積層され、その上に、さらに絶縁層(第1絶縁層)2が積層され、絶縁層2上に導体層(第1導体層)3が形成されている。
なお、本実施形態の配線基板の説明においては、配線基板1を構成する各要素における、絶縁層20から遠い側を、「上」、「上側」、「外側」、又は「外」と称し、絶縁層20に近い側を、「下」、「下側」、「内側」、又は「内」と称する。
絶縁層23及び導体層33上には、ソルダーレジスト層40が形成されている。絶縁層2及び導体層3上にはソルダーレジスト層4が形成されている。ソルダーレジスト層4上には、導体パッド5aが形成されている。導体パッド5aは、ソルダーレジスト層4を貫通する開口4a内に形成される導体ポスト5pを介して導体層3と接続されている。このように、実施形態の配線基板1は、第1絶縁層2と、第1絶縁層2上に形成されている第1導体層3と、第1絶縁層2上及び第1導体層3上に形成されているソルダーレジスト層4と、ソルダーレジスト層4上に形成され導体ポスト5pによって第1導体層3と接続されている導体パッド5pと、を少なくとも含んでいる。
配線基板1は、配線基板1の厚さ方向と直交する方向に広がる2つの表面として第1面11、及び第1面11の反対面である第2面12を有している。配線基板1において、絶縁層23、導体層33、及びソルダーレジスト層40は配線基板1の第1面11側に形成されており、配線基板1の第1面11側の表層部を形成している。第1面11は、導体層33、及びソルダーレジスト層40それぞれの露出面によって構成されている。また、第1絶縁層2、第1導体層3、ソルダーレジスト層4、及び導体パッド5aは、配線基板1の第2面12側に形成されており、配線基板1の第2面12側の表層部を形成している。第2面12は、ソルダーレジスト層4及び導体パッド5aそれぞれの露出面によって構成されている。なお、本実施形態の説明においては、第1面11を構成するソルダーレジスト層40は第1ソルダーレジスト層40とも称され、第2面12を構成するソルダーレジスト層4は第2ソルダーレジスト層4とも称される。
絶縁層20には、導体層31と導体層32とを接続するスルーホール導体20cが形成されている。絶縁層20、表面20a上の導体層31、及び表面20b上の導体層32は、配線基板1のコア基板を構成している。絶縁層2及び絶縁層21~23それぞれには、絶縁層2及び絶縁層21~23それぞれを挟む導体層同士を接続するビア導体2vが形成されている。
絶縁層2及び絶縁層20~23は、それぞれ、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)又はフェノール樹脂などの絶縁性樹脂を用いて形成される。各絶縁層は、ガラス繊維などの補強材(芯材)及び/又はシリカなどの無機フィラーを含んでいてもよい。
導体層3及び導体層31~33、ビア導体2v、スルーホール導体20c、導体ポスト5p、及び導体パッド5aは、銅又はニッケルなどの任意の金属を用いて形成され、例えば、銅箔などの金属箔、及び/又は、めっき若しくはスパッタリングなどで形成される金属膜によって構成される。従って、導体層3及び導体層31~33、ビア導体2v、スルーホール導体20c、導体ポスト5p、及び導体パッド5pは、図1では単層構造で示されているが、2つ以上の金属層を有する多層構造を有し得る。例えば、絶縁層20の表面20a及び表面20bそれぞれに形成されている導体層31及び導体層32は、金属箔、無電解めっき膜、及び電解めっき膜を含む3層構造を有し得る。また、導体層3、導体層33、絶縁層21又は絶縁層22上に形成されている導体層31及び導体層32、ビア導体2v、スルーホール導体20c、導体ポスト5p、並びに導体パッド5aは、例えば無電解めっき膜及び電解めっき膜を含む2層構造を有し得る。
配線基板1が有する各導体層は、所定の導体パターンを有するようにパターニングされている。図1の例の配線基板1では、導体層33は複数の部品実装パッド33aを有するようにパターニングされている。すなわち配線基板1は第1面11に形成されている複数の部品実装パッド33aを含んでいる。複数の部品実装パッド33aは絶縁層23上に形成されている。各部品実装パッド33aの表面には、配線基板1の使用時に配線基板1に実装される部品E1がその表面に載置される。すなわち第1面11は配線基板1の部品実装面である。部品実装パッド33aには、例えばはんだなどの接合材(図示せず)を介して部品E1の電極E11が電気的及び機械的に接続される。
部品E1としては、例えば、半導体集積回路装置やトランジスタなどの能動部品、及び、電気抵抗などの受動部品のような電子部品が例示される。部品E1は、半導体基板上に形成された微細配線を含む配線材であってもよい。しかし、部品E1はこれらに限定されない。
本実施形態では、配線基板1は第2面12に、第1導体層3と導体ポスト5pを介して接続される複数の導体パッド5aを備えている。導体パッド5aは、図2に示されるように、矩形の平面形状を有している。「平面形状」は、導体パッド5aのような対象物の平面視における形状であり、「平面視」は、対象物を配線基板1の厚さ方向と平行な視線で見ることを意味している。
上記及び下記の説明において「矩形」は、互いに平行な2つの辺(線分)と、その2つの辺に直交する互いに平行な2つの辺(線分)とによって囲まれる形状を意味している。この「矩形」において、互いに隣接すると共に直交する二辺は、その交点において必ずしも直角の交角をなすように接していなくてもよく、その交点付近の部分(角部)が、C面取り又はR面取りなどで面取りされた形状を有していてもよい。その場合、上記及び下記の説明における「矩形」の各一辺の直線部分は、好ましくは、その一辺と直交する他の二辺間の距離の1/3以上の長さを有している。
図1の例の配線基板1において、第2面12は、第1面11と同様に、半導体集積回路装置のような電子部品が実装される部品実装面であってもよい。また第2面12は、外部の配線基板、例えば任意の電気機器のマザーボードなどの外部要素S1に配線基板1自体が実装される場合に、外部要素S1に接続される接続面であってもよい。すなわち、配線基板1は、例えば第1面11に実装される半導体集積回路などの部品E1のパッケージの一部を構成してもよい。その場合、配線基板1は、図1に示されるように第2面12を外部要素S1に向けて外部要素S1に部品E1と共に実装されてもよい。
第2面12が外部要素S1との接続面である場合、第2面12は、外部要素S1との接続部を備え得る。図1の例の配線基板1は、導体パッド5aにおいて外部要素S1と接続される。従って、図1の例の導体パッド5aは、配線基板1において外部要素S1に接続される接続パッドであり、図1の配線基板1における外部要素S1との接続パッドは導体パッド5aからなる。
導体パッド5aは、例えば、はんだなどの接合材によって外部要素S1の電極S11に電気的及び機械的に接続され得る。外部要素S1は、前述したように、任意の電気機器を構成するマザーボードであってもよく、配線基板1よりも大きなパッケージサイズを有する任意の電子部品であってもよい。導体パッド5aは、これらに限定されない任意の基板、電気部品、又は機構部品などと接続され得る。
図1の例では、導体パッド5aは、第1面11側に設けられている導体層33が有する複数の部品実装パッド33aのいずれよりも大きい。部品E1よりも大きな外部要素S1と配線基板1とが、大きな面積で強固に接続されると考えられる。
ソルダーレジスト層4、40は、例えばエポキシ樹脂又はポリイミド樹脂などを用いて形成されている。第1ソルダーレジスト層40は、部品実装パッド33aを露出させる開口40aを有している。図1の例では、ソルダーレジスト層40は、各部品実装パッド33aの周縁部を覆っており、開口40aには、各部品実装パッド33aの周縁部以外の部分が露出している。
一方、図示の例においては、ソルダーレジスト層4は凹部RCを有している。導体パッド5aは凹部RCの内側に位置しており、導体パッド5aの主面である上側の面(第1導体層3と反対側の面)及び側面は凹部RC内に露出している。換言すれば、第2ソルダーレジスト層4は、導体パッド5aの下面よりも第1絶縁層2側の部分を構成するソルダーレジスト層41と、ソルダーレジスト層41の上側の、凹部RCの深さと等しい厚さを有するソルダーレジスト層42との2つの部分から構成されている。
導体パッド5aの厚さは凹部RCの深さよりも小さい。すなわち、導体パッド5aはその主面の全域を凹部RC内に露出している。配線基板1と外部要素S1とが比較的大きな面積で強固に接続され得る。導体パッド5aの下側の面はソルダーレジスト層4における絶縁層2側の部分(ソルダーレジスト層41)と接している。このような構成を有することで、詳しくは後述するように、配線基板1の第2面12側の表層部において、クラックなどの不良の発生が抑制されることがある。
ソルダーレジスト層41における導体パッド5aの直下の部分には、ソルダーレジスト層41を貫通して第1導体層3に接続する導体ポスト5pが形成されている。図示される例の配線基板1においては、導体ポスト5pを介して導体パッド5aに接続されている第1導体層3の部分は、導体パッド5aと略同形(矩形状)の平面形状を有するランド部3aとして形成されている。図示の例では、導体パッド5aと第1導体層3が有するランド部3aとは略同寸法に形成され、平面視においてランド部3aの全体が導体パッド5aと重なる位置に形成されている。しかしながら、ランド部3aは、その全体が導体パッド5aと重なる位置に形成されていなくともよい。ランド部3aと導体パッド5aとは、平面視において部分的に重なる構成を有してもよい。
続いて、図3を参照して、配線基板1の第2面12側の表層部の構成について詳述される。図3は、図1において一点鎖線で示される領域IIIの拡大図である。
前述したように、導体パッド及びその直下の絶縁層には、両者の間の熱膨張率の相違や外力などによって応力が生じることがある。特に、導体パッドの主面及び側面が露出する構造においては、導体パッドの周縁部と導体パッド直下の絶縁層との接触部付近に応力が集中しやすい。導体パッドの直下の絶縁層の靭性が比較的低い場合には、この応力に耐え切れず、絶縁層にクラックが生じることがある。
図3に示される例においては、上述した応力は、ソルダーレジスト層4の表面上において導体パッド5aが存在する領域と存在しない領域との境界となる導体パッド5aの周縁5ap付近に集中し易い。しかしながら、本実施形態の配線基板1においては、第1絶縁層2などの絶縁層と比較して靭性の高いソルダーレジスト層4が導体パッド5a直下に位置しており、周縁部5ap付近に応力が集中したとしても、導体パッド直下においてクラックが発生しにくい構成が採用されている。
なお、導体ポスト5pは、平面視において、導体パッド5aの略中心に位置していることが好ましい。具体的には、導体ポスト5pの中心軸と導体パッド5aの中心軸とは略同じであることが好ましい。導体ポスト5p及び導体パッド5aによって構成される構造が、中心軸に対して対称的な構造を有することによって、導体ポスト5pの周縁部5apでの局所的な応力集中が回避され、周縁部5ap近傍でのクラックの発生が効果的に抑制されることがある。
本実施形態において、導体パッド5aの直下の層を構成するソルダーレジスト層4は、ソルダーレジスト層4の内側に形成されている第1絶縁層2よりも高い靭性を有している。具体的には、ソルダーレジスト層4が有する弾性率は、第1絶縁層2の有する弾性率よりも小さい。例えば、ソルダーレジスト層4が有する弾性率は10GPa未満(例えば、7GPa)であり、第1絶縁層2の有する弾性率は10GPa(例えば、13GPa)以上である。
従って、図3に示される導体パッド5aがソルダーレジスト層4上に配置される構成は、第1絶縁層2上の第1導体層3に接続用の導体パッドが配置される構成と比較した場合、クラック耐性が高いと考えられる。すなわち、導体ポスト5p及び導体パッド5aが形成されず、ランド部3aがソルダーレジスト層4から離間して露出している接続用の導体パッドである場合、比較的靭性の低い第1絶縁層2におけるランド部3aの周縁部近傍においてクラックが発生しやすいと考えられる。これと比較して、本実施形態では、図示される構成を採用することによって、配線基板の表層部におけるクラックなどの不良の発生は効果的に抑制され得る。従って、本実施形態によれば、外部要素との接続面積が大きい良好な接続を実現しつつ、表層部におけるクラックの発生も効果的に抑制され得る配線基板が提供され得る。
特に、配線基板1では、前述したように導体パッド5aは、第1面11側に設けられている複数の部品実装パッド33aのいずれよりも大きい。従って、その平面面積は大きく、導体パッド5aはその直下の絶縁層(ソルダーレジスト層4)との間に比較的大きな界面を有し得る。従って、周縁5apに集中する応力も過大になり易い。導体パッド5aのように比較的大きな平面面積を有する導体パッドにおいて本実施形態は特に有益であると考えられる。
配線基板1の第2面12側は、図4に示されるように、ソルダーレジスト層4が凹部RCを有さない構成とされてもよい。この場合、導体パッド5aの主面が配線基板1の第2面12側における最も外側の面を構成することとなり、より寸法の大きい接続部(例えば電極)を有する外部要素との接続が容易になることがある。
なお、本実施形態において、第1導体層3における、導体パッド5aと接続されているランド部3aは、導体パッド5aと略同寸法であることに限定されない。図5に示されるように、ランド部3aは、導体パッド5aが有する寸法よりも小さい寸法とされてよい。特に、ランド部3aを導体パッド5aよりも小さい寸法に形成し、平面視においてランド部3aが導体パッド5aの周縁部5apと重ならない構成とすることで、ソルダーレジスト層4における周縁部5ap付近への応力集中が軽減されることがある。すなわち、ランド部3aの周縁が平面視において導体パッド5aの周縁5apの内側に位置していることによって、周縁部5ap近傍でのクラック発生がより効果的に抑制されることがある。
先に参照した図1及び図2では省略されているが、図3~図5に示されるように、配線基板1は、導体パッド5aの主面及び側面を覆う表面処理層6を含んでいる。表面処理層6は、例えば導体パッド5aの主面及び側面などの露出部分の防食処理及び/又は防錆処理によって形成される皮膜である。表面処理層6によって、導体パッド5aの腐食や酸化などが防がれる。
表面処理層6は、例えば、導体パッド5aとは異なる金属を含む金属皮膜や、イミダゾール化合物などの有機物を含む有機被膜である。導体パッド5aが銅で形成されている場合、表面処理層6は、ニッケル、パラジウム、銀、金、若しくはこれらの合金、又ははんだなどによって形成され得る。図3~図5の例では、表面処理層6は、導体パッド5aの本体側に形成されている下層61と下層61上に形成されている上層62とを含む2層構造を有している。下層61は、例えばニッケル膜若しくはニッケルとパラジウムとの合金膜であり、上層62は、例えば金からなる金属膜である。
実施形態の配線基板は、任意の一般的な配線基板の製造方法によって製造され得る。図6A~6Dを参照して、図1に示される配線基板1が製造される場合を例に、製造方法の一例が概説される。図6Aに示されるように、コア基板10が用意され、コア基板10の一面10a側に絶縁層21が積層され、その絶縁層21上に導体層31が形成される。同様に、コア基板10の他面10b側に、絶縁層22が積層され、その絶縁層22上に導体層32が形成される。そしてコア基板10の両面において、各絶縁層の積層と導体層の形成とが繰り返され、コア基板10の一面10a側及び他面10b側に、最表層の絶縁層23及び最表層の絶縁層2が形成される。
コア基板10の用意では、例えば、絶縁層20を含む両面銅張積層板が用意される。そしてサブトラクティブ法などによって所定の導体パターンを含む導体層31、32を絶縁層20の両面に形成すると共にスルーホール導体20cを絶縁層20内に形成することによってコア基板10が用意される。絶縁層21、22、及び、絶縁層21又は絶縁層22上の導体層31、32は、例えば一般的なビルドアップ基板の製造方法によって、それぞれ形成される。例えば各絶縁層は、フィルム上のエポキシ樹脂を、コア基板10又は先に形成されている各絶縁層及び各導体層上に熱圧着することによって形成される。また、各導体層は、例えば、めっきレジストの形成及びパターンめっきなどを含むセミアディティブ法やフルアディティブ法などの導体パターンの任意の形成方法を用いて形成される。セミアディティブ法などの導体パターンの形成方法を用いる各導体層の形成では、ビア導体2vが各絶縁層内に形成され得る。
図6Aに示されるように、絶縁層23上にさらに導体層33が形成され、絶縁層2上にさらに導体層3が形成される。導体層33は、部品実装パッド33aを含むようにセミアディティブ法などの任意の導体パターンの形成方法を用いて形成される。同様に、導体層3はランド部3aを含むように、任意の導体パターンの形成方法を用いて形成される。
次いで、図6Bに示されるように、ソルダーレジスト層40が絶縁層23及び導体層33上に形成され、ソルダーレジスト層41が絶縁層2及び導体層3上に形成される。ソルダーレジスト層41、40それぞれには、ランド部3a、部品実装パッド33aを露出する開口4a、40aが設けられる。ソルダーレジスト層41、40は、それぞれ、例えば、感光性のエポキシ樹脂又はポリイミド樹脂などを塗布したり噴霧したりフィルム状で積層したりすることによって形成される。そして、例えば露光及び現像、又はレーザー加工などによって、開口4a、40aが、それぞれ形成される。
次いで、図6Cに示されるように、ソルダーレジスト層41の開口4a内に導体ポスト5pが形成されると同時に、導体パッド5aがソルダーレジスト層41の上面に形成される。導体ポスト5p及び導体パッド5aは、各絶縁層におけるビア導体2vの形成及びビア導体2vと一体的に形成される導体パターンの形成と同様に、例えばセミアディティブ法により形成され得る。第1導体層3が有するランド部3aは導体ポスト5pを介して導体パッド5aと接続される。なお、前述の図6Bに示される、開口4a、40aの形成後、部品実装パッド33aの露出面は、例えばPETフィルムなどを用いて適宜保護され得る。
次いで、図6Dに示されるように、ソルダーレジスト層4における外側のソルダーレジスト層42が形成され、内部に導体パッド5aの主面及び側面が露出する凹部RCが形成される。ソルダーレジスト層41上及び導体パッド5a上に感光性の樹脂が貼付又は塗布され、凹部RCの形成位置に対応したパターンを有するマスクを使用した露光、及び現像により凹部RCを有するソルダーレジスト層4の形成が完了する。
凹部RC内に露出する導体パッド5aの表面上、及び開口40a内に露出する部品実装パッド33aの表面上には、表面処理層6(図3参照)が形成され得る。表面処理層6は、導体パッド5aの表面上及び部品実装パッド33aの表面上に、無電解めっき、電解めっきなどによって、ニッケル、パラジウム、金などの金属を析出させること、又はスプレーイングによって耐熱性の有機物を塗布することによって形成され得る。以上の工程を経ることによって配線基板1が完成する。
実施形態の配線基板は、各図面に例示される構造、並びに、本明細書において例示される構造、形状、及び材料を備えるものに限定されない。実施形態の配線基板は任意の積層構造を有し得る。例えば実施形態の配線基板はコア基板を含まないコアレス基板であってもよい。実施形態の配線基板は任意の数の導体層及び絶縁層を含み得る。実施形態の配線基板は所謂両面基板であってもよく、片面基板であってもよい。導体パッド5aは表面処理層6を備えなくてもよい。第1面11に形成されている部品実装パッド33aも、第2面12側の導体パッド5aと同様に、その側面がソルダーレジスト層40から離間する構成を有してもよい。また、導体パッド5aと導体ポスト5pを介して接続されているランド部3aは導体パッド5aと略同形でなくともよく、矩形以外の平面形状を有し得る。
1 配線基板
11 第1面
12 第2面
2 絶縁層(第1絶縁層)
23 絶縁層(第2絶縁層)
3 導体層(第1導体層)
31~33 導体層
3a ランド部
33a 部品実装パッド
4、40 ソルダーレジスト層
4a、40a 開口
5a 導体パッド
5p 導体ポスト
5ap 周縁部
6 表面処理層(金属皮膜)
RC 凹部
S1 外部要素
E1 電子部品

Claims (9)

  1. 第1絶縁層と、前記第1絶縁層上に形成されている第1導体層と、前記第1絶縁層上及び前記第1導体層上に形成されている第2ソルダーレジスト層と、前記第2ソルダーレジスト層上に形成されている導体パッドと、を含み、部品が実装される部品実装面である第1面及び前記第1面の反対面である第2面を有する配線基板であって、
    前記導体パッドは、矩形の平面形状を有し、上面及び側面が前記第2ソルダーレジスト層から前記第2面に露出し、前記第2ソルダーレジスト層を貫通する導体ポストを介して前記第1導体層と接続されている。
  2. 請求項1記載の配線基板であって、前記第2ソルダーレジスト層は前記導体パッドの厚さよりも大きい深さを有する凹部を有し、前記導体パッドは前記凹部内に形成されている。
  3. 請求項1記載の配線基板であって、前記第2ソルダーレジスト層の弾性率が10GPa未満である。
  4. 請求項1記載の配線基板であって、前記導体ポストの中心軸と前記導体パッド中心軸とは略同じである。
  5. 請求項1記載の配線基板であって、前記第1導体層は、前記導体パッドと略同形のランド部を有し、前記ランド部は前記導体ポストを介して前記導体パッドと接続されている。
  6. 請求項5記載の配線基板であって、平面視における前記ランド部の周縁は、前記導体パッドの周縁の内側に位置している。
  7. 請求項1記載の配線基板であって、前記導体パッドは表面処理層に覆われている。
  8. 請求項1記載の配線基板であって、前記導体パッドは外部要素に接続される接続パッドである。
  9. 請求項1記載の配線基板であって、前記第1面は第1ソルダーレジスト層及び前記第1ソルダーレジスト層の開口から露出する部品実装パッドで構成されており、前記部品実装パッドの周縁部は前記第1ソルダーレジスト層に被覆されている。
JP2021003505A 2021-01-13 2021-01-13 配線基板 Pending JP2022108485A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021003505A JP2022108485A (ja) 2021-01-13 2021-01-13 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021003505A JP2022108485A (ja) 2021-01-13 2021-01-13 配線基板

Publications (1)

Publication Number Publication Date
JP2022108485A true JP2022108485A (ja) 2022-07-26

Family

ID=82556628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021003505A Pending JP2022108485A (ja) 2021-01-13 2021-01-13 配線基板

Country Status (1)

Country Link
JP (1) JP2022108485A (ja)

Similar Documents

Publication Publication Date Title
KR100878649B1 (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
US9723729B2 (en) Printed wiring board
JP4901384B2 (ja) 樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置
KR20090056824A (ko) 배선 기판 및 전자 부품 장치
JP6226167B2 (ja) 多層配線板
JP2016063130A (ja) プリント配線板および半導体パッケージ
US20200305289A1 (en) Flexible substrate and method for fabricating the same
US11903128B2 (en) Wiring substrate
US20220192018A1 (en) Wiring substrate
JP2022108485A (ja) 配線基板
US11792937B2 (en) Component built-in wiring substrate
JP2004221404A (ja) 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器
JP3977072B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
KR101305570B1 (ko) 인쇄회로기판의 제조 방법
US12027451B2 (en) Wiring substrate
JP2022098059A (ja) 配線基板
US12193156B2 (en) Wiring substrate and method for manufacturing wiring substrate
JP2022108487A (ja) 配線基板
US20220248530A1 (en) Wiring substrate
KR20190099738A (ko) 인쇄회로기판
US20230109322A1 (en) Wiring board
US20240008176A1 (en) Wiring substrate
JP2024061418A (ja) 配線基板
JP2023119420A (ja) 配線基板
JP2023021709A (ja) 配線基板