JP2023111607A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2023111607A JP2023111607A JP2022013532A JP2022013532A JP2023111607A JP 2023111607 A JP2023111607 A JP 2023111607A JP 2022013532 A JP2022013532 A JP 2022013532A JP 2022013532 A JP2022013532 A JP 2022013532A JP 2023111607 A JP2023111607 A JP 2023111607A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- conductor
- layer
- plane portion
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 271
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 230000008054 signal transmission Effects 0.000 claims abstract description 5
- 230000000149 penetrating effect Effects 0.000 claims description 12
- 238000009413 insulation Methods 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 277
- 239000011162 core material Substances 0.000 description 83
- 239000002184 metal Substances 0.000 description 30
- 229910052751 metal Inorganic materials 0.000 description 30
- 229920005989 resin Polymers 0.000 description 19
- 239000011347 resin Substances 0.000 description 19
- 238000000034 method Methods 0.000 description 17
- 239000011888 foil Substances 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 11
- 238000007747 plating Methods 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 7
- 229920000647 polyepoxide Polymers 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 5
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000005011 phenolic resin Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920001568 phenolic resin Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000012779 reinforcing material Substances 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229920006231 aramid fiber Polymers 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
- H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/072—Electroless plating, e.g. finish plating or initial plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】優れた信号伝送品質を有する、コア基板を含む配線基板の提供。【解決手段】実施形態の配線基板は、第1面および第2面を有するコア絶縁層2と、第1面上の第1ランド部31Lおよび第1プレーン部1Pを含む第1導体層11と第1絶縁層21と微細配線FWおよび第3プレーン部3Pを含む第3導体層13と、第2面上の第2ランド部32Lおよび第2プレーン部2Pを含む第2導体層12と第2絶縁層22と微細配線FWおよび第4プレーン部4Pを含む第4導体層14とを含むコア基板を有している。第1ランド部31Lと第3導体層13、第2ランド部32Lと第4導体層14、第1プレーン部1Pと第3プレーン部3P、第2プレーン部2Pと第4プレーン部4Pはビア導体8によって接続され、第1プレーン部1Pは第3プレーン部3Pと、第2プレーン部2Pは第4プレーン部4Pとそれぞれ平面視において略重なる位置に略同じ大きさで位置している。【選択図】図1
Description
本発明は、配線基板に関する。
特許文献1には、スルーホール部を有するコア基板を含む多層配線基板が開示されている。コア基板の上面および下面には、スルーホール部を構成する貫通孔の内壁面に設けられたスルーホール導体とスルーホール部に充填される充填材の硬化体とを含むスルーホール部のランド部分、およびランド部分に接してスルーホール部の開口部をふさぐ蓋状導体のみが形成されている。
特許文献1に開示の多層配線基板では、コア基板の上面および下面にはスルーホール部のランド部分の領域にしか導体層が形成されていない。そのため、コア基板上への配線層の形成工程において、コア基板に反りや歪みが生じ易く、完成後の多層配線基板においても反りなどの問題が生じることがある。
本発明の配線基板は、第1面および前記第1面と反対側の第2面を有するコア絶縁層と、前記第1面上に形成され第1ランド部および第1プレーン部を含む第1導体層と、前記第2面上に形成され第2ランド部および第2プレーン部を含む第2導体層と、前記第1面および前記第1導体層を被覆する第1絶縁層と、前記第2面および前記第2導体層を被覆する第2絶縁層と、前記第1絶縁層上に形成され、微細配線および第3プレーン部を含む第3導体層と、前記第2絶縁層上に形成され、微細配線および第4プレーン部を含む第4導体層とを含むコア基板を有している。そして、前記第1ランド部と前記第2ランド部とは、前記コア絶縁層を貫通する貫通孔の内側に形成されるスルーホール導体によって接続されており、前記第1ランド部と前記第3導体層とは、前記第1絶縁層を貫通する第1ビア導体によって接続され、前記第2ランド部と前記第4導体層とは、前記第2絶縁層を貫通する第2ビア導体によって接続され、前記第1プレーン部と前記第3プレーン部とは、前記第1絶縁層を貫通する第3ビア導体によって接続され、前記第2プレーン部と前記第4プレーン部とは、前記第2絶縁層を貫通する第4ビア導体によって接続され、前記第1プレーン部は前記第3プレーン部と平面視において略重なる位置に略同じ大きさで位置しており、前記第2プレーン部は前記第4プレーン部と平面視において略重なる位置に、略同じ大きさで位置している。
本発明の実施形態によれば、反りの少ないコア基板を含む配線基板が提供され得る。
本発明の一実施形態の配線基板が図面を参照しながら説明される。なお、以下、参照される図面においては、各構成要素の正確な比率を示すことは意図されておらず、本発明の特徴が理解され易いように描かれている。図1には、一実施形態の配線基板が有し得る構造の一例として、配線基板1の断面図が示されている。
図1に示されるように、配線基板1は、第1面10Fおよび第1面10Fの反対面である第2面10Bを有するコア基板10を有している。コア基板10は、コア絶縁層2と、コア絶縁層2におけるその厚さ方向において対向する2つの主面(第1面10F側の第1面2Fおよび第2面10B側の第2面2B)それぞれに形成されている2つの導体層(第1導体層11および第2導体層12)と、を含んでいる。第1導体層11上および第1導体層11の導体パターンから露出する第1面2F上に第1絶縁層21が形成され、第1絶縁層21上には第3導体層13が形成されている。第3導体層13および第3導体層13の導体パターンから露出する第1絶縁層21の上面によって、コア基板10の第1面10Fが構成されている。第2導体層12上および第2導体層12の導体パターンから露出する第2面2B上に第2絶縁層22が形成され、第2絶縁層22上には第4導体層14が形成されている。第4導体層14および第4導体層14の導体パターンから露出する第2絶縁層22の上面によって、コア基板10の第2面10Bが構成されている。コア絶縁層2は、コア絶縁層2を厚さ方向に貫通し、第1導体層11と第2導体層12とを接続するスルーホール導体3を含んでいる。
コア基板10の第1面10F上および第2面10B上には、それぞれ、絶縁層および導体層が交互に積層されて構成されているビルドアップ部(それぞれ、第1ビルドアップ部101および第2ビルドアップ部102)が形成されている。配線基板1では、コア基板10の第1面10Fの上には、第1面10F側から順に、第3絶縁層23、第5導体層15、第5絶縁層25、第7導体層17が順に積層されている。一方、コア基板10の第2面10Bの上には、第2面10B側から順に、第4絶縁層24、第6導体層16、第6絶縁層26、第8導体層18が順に積層されている。
図1に示されている配線基板1は、コア基板10と第1ビルドアップ部101と第2ビルドアップ部102とで構成されている。第5絶縁層25および第7導体層17で構成される表面が、配線基板1の第1面1Fを形成している。また、第6絶縁層26および第8導体層18で構成される表面が、配線基板1の第2面1Bを形成している。
なお、実施形態の説明では、配線基板1の厚さ方向においてコア絶縁層2から遠い側は「上側」若しくは「外側」、「上方」、または単に「上」とも称され、コア絶縁層2に近い側は「下側」若しくは「内側」、「下方」、または単に「下」とも称される。さらに、各導体層および各層間絶縁層において、コア絶縁層2と反対側を向く表面は「上面」とも称され、コア絶縁層2側を向く表面は「下面」とも称される。
スルーホール導体3は、コア絶縁層2の貫通孔2a内に、貫通孔2aの内部を完全に埋めずに貫通孔2aの内壁上で所定の厚さを有するように形成されている。すなわち、スルーホール導体3は、スルーホール導体3をコア絶縁層2の厚さ方向に貫く空洞3aを有しており、全体として貫通孔2aの内壁に沿う筒状の形体を有している。スルーホール導体3は例えば、金属膜体で構成され得る。
空洞3aは、好ましくは樹脂4によって略完全に埋められている。樹脂4は、空洞3aを満たし得るものであれば特に限定されない。樹脂4は非導電性であっても導電性であってもよい。樹脂4は、例えば、エポキシ樹脂、アクリル樹脂、若しくはフェノール樹脂などの絶縁性樹脂、または、銀粒子などの導電性粒子とエポキシ樹脂などとを含む導電性ペースト若しくは導電性インクであり得る。樹脂4として、コア絶縁層2が有する熱膨張率と近い熱膨張率を有する樹脂などが選択されてもよい。コア絶縁層2内に生じる熱応力が軽減され得る場合がある。
コア絶縁層2および絶縁層21~26は、任意の絶縁性樹脂によって形成される。絶縁性樹脂としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)またはフェノール樹脂などの熱硬化性樹脂が例示される。各絶縁層は、さらに、シリカ(SiO2)、アルミナ、またはムライトなどの微粒子からなる無機フィラー(図示せず)および/またはガラス繊維やアラミド繊維などで形成される補強材(芯材)を含んでいてもよい。図1の例では、コア絶縁層2は、芯材(補強材)2dを含んでいる。他の絶縁層21~26は芯材を含まない。
各絶縁層21~26には、各絶縁層を貫通するビア導体8が形成されている。ビア導体8は、各絶縁層を介して厚さ方向に隣接する導体層同士を接続する接続導体である。
コア基板10を構成する、第1導体層11は、スルーホール導体3と一体的に形成される第1ランド部31Lを有している。第1ランド部31Lは、第1絶縁層21を貫通する第1ビア導体81を介して第3導体層13と接続されている。コア基板10を構成する、第2導体層12は、スルーホール導体3と一体的に形成される第2ランド部32Lを有している。第2ランド部32Lは、第2絶縁層22を貫通する第2ビア導体82を介して第4導体層14と接続されている。
図1の例では、第1ビルドアップ部101上に、ソルダーレジスト層61が形成されている。第2ビルドアップ部102上には、ソルダーレジスト層62が形成されている。ソルダーレジスト層61には開口61aが形成され、開口61aからは、第1ビルドアップ部101における最も外側の第7導体層17が有する導体パッド17pが露出している。ソルダーレジスト層62には開口62aが形成され、開口62aからは第2ビルドアップ部102における最も外側の第8導体層18が有する導体パッド18pが露出している。ソルダーレジスト層61、62は、例えば、感光性のエポキシ樹脂またはポリイミド樹脂などを用いて形成されている。
導体パッド17pは、例えば、配線基板1の使用時において配線基板1に実装される部品(図示せず)を載置し得るように形成され得る。すなわち、導体パッド17pは外部の部品が配線基板1に搭載される際の接続部として使用される部品実装パッドであり得、配線基板1の第1面1Fは部品実装面であり得る。
配線基板1の第2面1Bは、外部の配線基板、例えば任意の電気機器のマザーボードなどの外部要素に配線基板1自体が実装される場合に、外部要素に接続される接続面であり得る。また、第2面1Bは、第1面1Fと同様に、半導体集積回路装置のような電子部品が実装される部品実装面であってもよい。第2面1Bを構成する導体パッド18pは、これらに限定されない任意の基板、電気部品、または機構部品などと接続され得る。
導体パッド17p、18pの露出面には、保護膜(図示せず)が形成されていてもよい。例えば、Ni/Au、Ni/Pd/Au、またはSnなどからなる保護膜がめっき法により形成され得る。有機材の吹き付けによりOSP膜が形成されてもよい。
導体層11~18、第1ビア導体81および第2ビア導体82を含むビア導体8、ならびに、スルーホール導体3は、銅またはニッケルなどの任意の金属を用いて形成され得る。導体層11~18、ビア導体8およびスルーホール導体3は、図1では、見易さのために簡略化して単層構造で示されているが、2層以上の多層構造を有し得る。
図1の例では、スルーホール導体3は、第1めっき膜2eにより、貫通孔2aの内壁上に、内壁を覆うように形成されている。すなわち、第1めっき膜2eは、コア絶縁層2の厚さ方向を軸方向として有する筒状の形状で形成されている。第1めっき膜2eは、例えば、貫通孔2aの内壁上に形成されている無電解めっき膜2e1と、無電解めっき膜を給電層として用いて、貫通孔2aにおいて無電解めっき膜の内側に無電解めっき膜を覆うように形成される電解めっき膜2e2とで形成され得る(図3B参照)。しかし、スルーホール導体3は、1以上の任意の数の層数のめっき膜で形成され得る。なお、上述のように、図1では、第1めっき膜2eは、金属膜体として単層で示されている。
第1導体層11および第2導体層12はそれぞれ、コア絶縁層2の第1面2F上および第2面2B上それぞれに積層された例えば銅箔である金属箔2c、金属箔2c上の第1めっき膜2e、および第1めっき膜2e上の第2めっき膜2fを含んでいる。第2めっき膜2fは、第1めっき膜2eと同様に、無電解めっき膜と、無電解めっき膜を給電層として用いる電解めっきによって無電解めっき膜上に形成される電解めっき膜とで形成され得る。したがって、第1導体層11および第2導体層12は、金属箔2c、無電解めっき膜である金属膜層2e1、電解めっき膜層2e2、無電解めっき膜である金属膜層2f1、電解めっき膜層2f2を含む5層構造を有している(図3D参照)。
金属箔2cは、任意の金属で形成され得、例えば銅箔やニッケル箔などの箔体である。金属箔2cは、例えば、熱圧着によってコア絶縁層2に接合されている銅箔である。第1めっき膜2eおよび第2めっき膜2fは、例えば銅またはニッケルなどの任意の金属を用いて形成される。第1めっき膜2eおよび第2めっき膜2fは、無電解めっき膜の代わりに、スパッタリングによって形成されるスパッタリング膜などの金属膜を含んでいてもよい。
第3導体層13、第4導体層14、第5導体層15、第6導体層16、第7導体層17および第8導体層18、ならびにビア導体8それぞれは、例えば無電解めっきまたはスパッタリングなどによって形成される金属膜と、金属膜を給電層として用いる電解めっきによって金属膜上に形成されるめっき膜とを含む2層構造を有している。
ビア導体8は、上側の導体層と一体的に形成されている。例えば、第1ビア導体81は第3導体層13と一体的に形成されている。第2ビア導体82は、第4導体層14と一体的に形成されている。
各導体層11~18は、それぞれ、任意の導体パターンを含み得る。上述のように、コア絶縁層2上に形成されている第1導体層11および第2導体層12は、スルーホール導体3と一体的に形成されるランド部(それぞれ、第1ランド部31Lおよび第2ランド部32L)を含んでいる。図1に示されているように、コア基板10の第1面10Fを構成する、コア基板10の最外の導体層である第3導体層13は、第1ビア導体81を介して第1ランド部31Lと接続されている導体パターン13w、微細配線FW、微細配線FWと隣り合うプレーン部(第3プレーン部)3Pを有している。コア基板10の第2面10Bを構成する、コア基板10の他方の最外の導体層である第4導体層14は、第2ビア導体82を介して第2ランド部32Lと接続されている導体パターン14w、微細配線FW、微細配線FWと隣り合うプレーン部(第4プレーン部)4Pを有している。
なおここで、プレーン部とは、コア基板10の厚さ方向に対して直交する平面方向において所定の領域に亘って延在する所謂ベタパターンを意味し得る。
上述のように、コア絶縁層2の第1面2F上および第2面2B上に形成されている第1導体層11および第2導体層12は、5層構造を有し得る。一方、コア基板10の最外層を構成している第3導体層13および第4導体層14は、2層構造を有し得る。したがって、第3導体層13および第4導体層14には、第1導体層11および第2導体層12に形成することのできる導体パターンよりも微細な配線パターンである微細配線FWが形成され得る。実施形態において「微細配線」は、その線幅および最も近接する配線同士の配線間距離が、実施形態の配線基板において最も小さい配線パターンである。
例えば、微細配線FWにおいては、微細配線の線幅は、8μm以上、30μm以下、配線間は、10μm以上、30μm以下である。微細配線FWのアスペクト比は、第3導体層13および第4導体層14に含まれる他の配線および/または他の導体層に含まれる配線のアスペクト比よりも大きく形成され得る。例えば、微細配線FWのアスペクト比は、2.0以上、かつ、6.0以下とされ得る。一方、例えば第3導体層13および第4導体層14に含まれる他の配線および/または他の導体層に含まれる配線のアスペクト比は、例えば、1.0以上、かつ、2.0以下であり得る。
微細配線FWは信号伝送用の配線であり得、その信号は高周波信号であってもよい。コア基板10の最外の導体層にこのような信号伝送用などの配線を形成しなければならない場合に、配線をコア絶縁層2の表面に形成される導体層(第1導体層11および第2導体層12)に形成せずに、コア絶縁層2上に形成された絶縁層(第1絶縁層21および第2絶縁層22)の表面に形成される導体層(第3導体層13および第4導体層14)に形成することにより、より微細な配線を形成することができる。
図1に示されている例では、第1導体層11は、第1ランド部31Lに加えて、第1プレーン部1Pを有している。第1プレーン部1Pは、第3導体層13の第3プレーン部3Pの直下の領域に、すなわち、第3プレーン3Pと平面視において略一致する位置に、第3プレーン部3Pと略同じ大きさで形成されている。なお「平面視」は、実施形態の配線基板をその厚さ方向に沿う視線で見ることを意味している。また、図1の例では、第2導体層12は、第2ランド部32Lに加えて、第2プレーン部2Pを有している。第2プレーン部2Pは、第4導体層14の第4プレーン部4Pの直下の領域に、すなわち、第4プレーン4Pと平面視において略一致する位置に、第4プレーン部4Pと略同じ大きさで形成されている。好ましくは、第1導体層11は、第1ランド部31Lおよび第1プレーン部1P以外の導体パターンを含まない。好ましくは、第2導体層12は、第2ランド部32Lおよび第2プレーン部2P以外の導体パターンを含まない。
コア絶縁層2の表面上に形成されている第1導体層11が、第1プレーン部1Pを有し、コア絶縁層2の反対の表面上に形成されている第2導体層12が、第2プレーン部2Pを有するこの構成により、コア基板10の反りが抑制され得ると考えられる。また、配線基板1の製造過程で生じ得る伸縮や歪みなどの変形のばらつきが小さくなると考えられる。
平面視で重なり合う第1プレーン部1Pと第3プレーン部3Pとは、第3ビア導体83によって接続されている。平面視で重なり合う第2プレーン部2Pと第4プレーン部4Pとは、第4ビア導体84によって接続されている。ビア導体によって接続されることで、第1プレーン部P1と第3プレーン部P3、および、第2プレーン部P2と第4プレーン部P4はそれぞれ、2層にわたるプレーン部とされている。これらがグランドや電源に用いられる場合、グランドレベルや電源レベルが変動し難いと考えられる。
図1に示されている例では、第3導体層13において、第3導体層13の微細配線FWは、その延長方向と直交する方向において、第1ビア導体81を介して第1ランド部31Lと接続されている導体パターン13wと、第3プレーン部3Pとに挟まれている。また、第4導体層14において、第4導体層14の微細配線FWは、その延長方向と直交する方向において、第2ビア導体82を介して第2ランド部32Lと接続されている導体パターン14wと、第4プレーン部4Pとに挟まれている。ノイズの少ない伝送が可能な、信号線が外層に配置されているコア基板が提供され得ると考えられる。
実施形態の配線基板は、図2に示される配線基板100のように、微細配線FWがプレーン部に取り囲まれる構成を有していてもよい。配線基板100では、第3導体層13の微細配線FWの直上の領域に、第3絶縁層23を介して、第5導体層15に含まれるプレーン部(第5プレーン部)5Pが形成されている。図2の例では、第5プレーン部5Pは、第1ビア導体81を介して第1ランド部31Lと接続されている第3導体層13の導体パターン13wと接続されている。
配線基板100に含まれるコア基板110では、第1導体層11に、第1ランド部31Lと第1プレーン部1Pとを連結する連結プレーン部Pが形成されている。すなわち、コア基板110の第1導体層11は、第1ランド部31Lと一体化したより面積の大きいプレーン部を含んでいる。第3導体層13の微細配線FWの直下の領域には、第1ランド部31Lと一体化したプレーン部が配置されている。第3プレーン部3Pは、第3ビア導体83を介して第1ランド部31Lと接続されている。すなわち、配線基板100では、第3導体層13の微細配線FWは、その延長方向と直交する方向で、共に第1ランド部31Lと接続されている導体パターン13wと第3プレーン部3Pとに挟まれている。かつ、第3導体層13の微細配線FWは、その直上および直下を、すなわち配線基板100の厚さ方向において、共に第1ランド部31Lと接続されているプレーン部1PおよびPならびにプレーン部5Pにより挟まれている。微細配線FWによって伝送される信号の特性がより安定すると考えられる。優れた信号伝送品質が得られると考えられる。
なお、配線基板100では、コア絶縁層2の第2面2B側においても、第4導体層14に含まれる微細配線FWの直上の領域の第6導体層16に、第6プレーン部6Pが形成されている。第6プレーン部6Pは、第2ビア導体82を介して第2ランド部32Lと接続されている第4導体層14の導体パターン14wと接続されている。微細配線FWの直下の領域の第2導体層12には、第2ランド部32Lと第2プレーン部2Pとを連結する連結プレーン部Pが形成されている。第4プレーン部4Pは、第4ビア導体84を介して第2ランド部32Lと接続されている。第4導体層14の微細配線FWは、その延長方向と直交する方向で、共に第2ランド部32Lと接続されている導体パターン14wと第4プレーン部4Pとに挟まれている。かつ、第4導体層14の微細配線FWは、その直上および直下を、すなわち配線基板100の厚さ方向において、共に第2ランド部32Lと接続されているプレーン部2PおよびPならびにプレーン部6Pにより挟まれている。
図3A~図3Iを参照して、図1に示される配線基板1が製造される場合を例に、製造方法が説明される。なお、以下に説明される製造方法において形成される各構成要素は、特に異なる記載が無い限り、図1の配線基板1の説明において対応する構成要素の材料として例示された材料を用いて形成され得る。
先ず、コア絶縁層2とコア絶縁層2の両面に積層されている金属箔2cとを備える基板(出発基板)が用意される。コア絶縁層2は、例えばエポキシ樹脂、BT樹脂、またはフェノール樹脂などの任意の絶縁性樹脂によって形成されている。図3Aに示されるように、コア絶縁層2は芯材2dを含んでいる。しかし、コア絶縁層2は芯材2dを含んでいなくてもよい。金属箔2cは、例えば銅やニッケルなどの任意の金属から形成されている。金属箔2cは、例えば熱圧着などの任意の方法でコア絶縁層2の両面それぞれに接合されている。例えば、出発基板として、両面銅張積層板が用意されてもよい。なお、以下の図3B~図3Dでは、図3Aにおいて一点鎖線で囲われている領域Bを拡大した拡大図が示されている。
次いで、図3Bに示されるように、コア絶縁層2および金属箔2cを貫く貫通孔2aが形成される。貫通孔2aは、例えば、炭酸ガスレーザー光などのレーザー光を、コア絶縁層2の第1面2F側および/または第2面2B側から照射することによって形成され得る。貫通孔2aはまた、ドリル加工によって形成されてもよい。貫通孔2aは任意の形成方法を用いて形成されてよい。
次いで、金属箔2cにおけるコア絶縁層2と反対側の表面の全面および貫通孔2aを向いて露出する端面、ならびに貫通孔2aの内壁に、第1めっき膜2eが形成される。第1めっき膜2eは、例えば、無電解めっき膜2e1と電解めっき膜2e2とで形成される。無電解めっきによって銅またはニッケルなどの任意の金属からなる無電解めっき膜2e1が形成された後、この無電解めっき膜2e1を給電層として用いる電解めっきによって、無電解めっき膜2e1上に電解めっき膜2e2が形成される。無電解めっき膜の代わりに、スパッタリングによって形成されるスパッタリング膜などの金属膜が形成されてもよい。第1めっき膜2eは、単層のめっき膜で形成されていてもよい。所望の厚さを有する第1めっき膜2eが形成される。
金属箔2cの貫通孔2aに露出している端面上および貫通孔2aの内壁上への第1めっき膜2eの形成により、貫通孔2a内に、第1めっき膜2eによって構成されていて空洞3aを中央部に有するスルーホール導体3が形成される。コア絶縁層2の第1面2Fおよび第2面2B上には、それぞれ、金属箔2cおよび第1めっき膜2eが順に積層される。
次いで、図3Cに示されるように、樹脂4が空洞3a内へ充填され、固化される。固化された樹脂4の端面は、必要に応じて、化学機械研磨などの任意の方法で研磨される。この研磨によって、樹脂4の端面と第1めっき膜2eの表面とが、好ましくは略面一にされる。
次いで、図3Dに示されるように、コア絶縁層2の第1面2F側および第2面2B側の表面全面に第2めっき膜2fが形成される。第2めっき膜2fは、第1めっき膜2eと同様に、無電解めっき膜2f1と電解めっき膜2f2とで形成され得る。例えば、コア絶縁層2の第1面2F側および第2面2B側の表面全面に無電解めっき膜2f1が形成され、この無電解めっき膜2f1を給電層として用いて無電解めっき膜2f1上に電解めっき膜2f2が形成されて、これら2層で第2めっき膜2fが構成され得る。この結果、金属箔2cと第1めっき膜2eと第2めっき膜2fとから構成される第1導体層11および第2導体層12が、コア絶縁層2の第1面2F側および第2面2B側それぞれに形成される。
次いで、図3Eに示されるように、サブトラクティブ法によって第1導体層11および第2導体層12がパターニングされる。第1導体層11は、第1ランド部31Lおよび第1プレーン部1Pを含むパターンに形成される。第2導体層12は、第2ランド部32Lおよび第2プレーン部2Pを含むパターンに形成される。
次いで、図3Fに示されるように、コア絶縁層2の第1面2F側に第1絶縁層21が形成され、コア絶縁層2の第2面2B側に第2絶縁層22が形成される。例えば、コア絶縁層2の第1面2Fおよび第1導体層11の上、ならびに、コア絶縁層2の第2面2Bおよび第2導体層12の上に、例えばフィルム状のエポキシ樹脂が積層され、加熱および加圧される。第1絶縁層21および第2絶縁層22には、これら絶縁層においてビア導体が形成されるべき位置に、すなわち、各ランド部31L、32Lの上および各プレーン部1P、2Pの上に、ビア導体を形成するための貫通孔21a、21bおよび貫通孔22a、22bがそれぞれ、例えば炭酸ガスレーザー光の照射などによって形成される。
次いで、図3Gに示されるように、第3導体層13および第4導体層14が形成される。第3導体層13および第4導体層14は、それぞれ、例えばセミアディティブ法によって形成される。すなわち、第1絶縁層21および第2絶縁層22の表面、および貫通孔21a、21b、22a、22b内に無電解めっきやスパッタリングによって金属膜が形成される。その金属膜を給電層として用いる電解めっきを含むパターンめっきによってめっき膜が形成される。その後、金属膜の不要部分が例えばエッチングなどで除去される。その結果、所定の導体パターンを含む、第3導体層13および第4導体層14が形成される。貫通孔21a内には第1ビア導体81が形成され、貫通孔21b内には第3ビア導体83が形成される。また、貫通孔22a内には第2ビア導体82が形成され、貫通孔22b内には第4ビア導体84が形成される。実施形態の配線基板1では、第3導体層13は、微細配線FWおよび第3プレーン部3Pを含むようにパターン形成されている。第4導体層14は、微細配線FWおよび第4プレーン部4Pを含むようにパターン形成されている。第1面10Fおよび第1面10Fの反対面である第2面10Bを有するコア基板10の形成が完了する。
次いで、図3Hに示されるように、コア基板10の第1面10F上に第1ビルドアップ部101が形成されると共に、第2面10B上に第2ビルドアップ部102が形成される。図3Fおよび3Gを参照して説明された方法と同様の方法が繰り返されることで、コア基板10の第1面10Fの上側に絶縁層(第3絶縁層23、第5絶縁層25)および導体層(第5導体層15、第7導体層17)が形成され、コア基板10の第2面10Bの上側に絶縁層(第4絶縁層24、第6絶縁層26)および導体層(第6導体層16、第8導体層18)が形成される。第1ビルドアップ部101および第2ビルドアップ部102の形成が完了する。
次いで、図3Iに示されるように、第1ビルドアップ部101上にソルダーレジスト層61が形成され、第2ビルドアップ部102上にソルダーレジスト層62が形成される。ソルダーレジスト層61、62は、例えば、感光性のエポキシ樹脂またはポリイミド樹脂などを含む樹脂層の形成と、適切な開口パターンを有するマスクを用いた露光および現像とによって形成される。ソルダーレジスト層61、62は、導体パッド17p、18pを露出する開口61a、62aを有するように形成される。以上の工程を経ることによって図1の例の配線基板1が完成する。
実施形態の配線基板は、各図面に例示される構造、ならびに、本明細書において例示される構造、形状、および材料を備えるものに限定されない。例えば、配線基板は、コア基板の両面側において、すなわち第1ビルドアップ部101および第2ビルドアップ部102内に任意の層数の絶縁層および導体層を有し得る。第1ビルドアップ部101および第2ビルドアップ部102が、互いに異なる層数の絶縁層および導体層を有してもよい。
1、100 配線基板
2 コア絶縁層
2F コア絶縁層の第1面
2B コア絶縁層の第2面
2a コア絶縁層の貫通孔
2c 金属箔
2e 第1めっき膜
2f 第2めっき膜
3 スルーホール導体
3a 空洞
4 樹脂
8 ビア導体
81 第1ビア導体
82 第2ビア導体
83 第3ビア導体
84 第4ビア導体
10、110 コア基板
10F コア基板の第1面
10B コア基板の第2面
11 導体層(第1導体層)
12 導体層(第2導体層)
13 導体層(第3導体層)
14 導体層(第4導体層)
15 導体層(第5導体層)
16 導体層(第6導体層)
17 導体層(第7導体層)
18 導体層(第8導体層)
21 絶縁層(第1絶縁層)
22 絶縁層(第2絶縁層)
23 絶縁層(第3絶縁層)
24 絶縁層(第4絶縁層)
25 絶縁層(第5絶縁層)
26 絶縁層(第6絶縁層)
31L ランド部(第1ランド部)
32L ランド部(第2ランド部)
1P 第1プレーン部
2P 第2プレーン部
3P 第3プレーン部
4P 第4プレーン部
FW 微細配線
2 コア絶縁層
2F コア絶縁層の第1面
2B コア絶縁層の第2面
2a コア絶縁層の貫通孔
2c 金属箔
2e 第1めっき膜
2f 第2めっき膜
3 スルーホール導体
3a 空洞
4 樹脂
8 ビア導体
81 第1ビア導体
82 第2ビア導体
83 第3ビア導体
84 第4ビア導体
10、110 コア基板
10F コア基板の第1面
10B コア基板の第2面
11 導体層(第1導体層)
12 導体層(第2導体層)
13 導体層(第3導体層)
14 導体層(第4導体層)
15 導体層(第5導体層)
16 導体層(第6導体層)
17 導体層(第7導体層)
18 導体層(第8導体層)
21 絶縁層(第1絶縁層)
22 絶縁層(第2絶縁層)
23 絶縁層(第3絶縁層)
24 絶縁層(第4絶縁層)
25 絶縁層(第5絶縁層)
26 絶縁層(第6絶縁層)
31L ランド部(第1ランド部)
32L ランド部(第2ランド部)
1P 第1プレーン部
2P 第2プレーン部
3P 第3プレーン部
4P 第4プレーン部
FW 微細配線
Claims (8)
- 第1面および前記第1面と反対側の第2面を有するコア絶縁層と、
前記第1面上に形成され第1ランド部および第1プレーン部を含む第1導体層と、
前記第2面上に形成され第2ランド部および第2プレーン部を含む第2導体層と、
前記第1面および前記第1導体層を被覆する第1絶縁層と、
前記第2面および前記第2導体層を被覆する第2絶縁層と、
前記第1絶縁層上に形成され、微細配線および第3プレーン部を含む第3導体層と、
前記第2絶縁層上に形成され、微細配線および第4プレーン部を含む第4導体層と
を含むコア基板を有する配線基板であって、
前記第1ランド部と前記第2ランド部とは、前記コア絶縁層を貫通する貫通孔の内側に形成されるスルーホール導体によって接続されており、
前記第1ランド部と前記第3導体層とは、前記第1絶縁層を貫通する第1ビア導体によって接続され、
前記第2ランド部と前記第4導体層とは、前記第2絶縁層を貫通する第2ビア導体によって接続され、
前記第1プレーン部と前記第3プレーン部とは、前記第1絶縁層を貫通する第3ビア導体によって接続され、
前記第2プレーン部と前記第4プレーン部とは、前記第2絶縁層を貫通する第4ビア導体によって接続され、
前記第1プレーン部は前記第3プレーン部と平面視において略重なる位置に略同じ大きさで位置しており、
前記第2プレーン部は前記第4プレーン部と平面視において略重なる位置に、略同じ大きさで位置している。 - 請求項1記載の配線基板であって、前記第1導体層は前記第1ランド部および前記第1プレーン部のみで構成され、前記第2導体層は前記第2ランド部および前記第2プレーン部のみで構成されている。
- 請求項1記載の配線基板であって、前記第3導体層の前記微細配線は、その延長方向と直交する方向において、前記第3導体層の前記第1ランド部と接続されている導体パターンと、前記第3導体層の前記第3プレーン部とに挟まれ、前記第4導体層の前記微細配線は、その延長方向と直交する方向において、前記第4導体層の前記第2ランド部と接続されている導体パターンと、前記第4導体層の前記第4プレーン部とに挟まれている。
- 請求項1記載の配線基板であって、前記第3導体層および/または前記第4導体層に含まれる前記微細配線は、信号伝送用の配線である。
- 請求項1記載の配線基板であって、前記第3導体層および/または前記第4導体層に含まれる前記微細配線の線幅は、8μm以上、30μm以下であり、配線間は、10μm以上、30μm以下である。
- 請求項3記載の配線基板であって、
前記第3導体層の上側に、第3絶縁層と前記第3絶縁層上に形成される第5導体層とをさらに有し、
前記第4導体層の上側に、第4絶縁層と前記第4絶縁層上に形成される第6導体層とをさらに有し、
前記第3導体層に含まれる前記微細配線の直上には、前記第5導体層に含まれる第5プレーン部が位置しており、
前記第4導体層に含まれる前記微細配線の直上には、前記第6導体層に含まれる第6プレーン部が位置しており、
前記第5プレーン部は、前記第3導体層の前記第1ランド部と接続されている前記導体パターンと接続されており、
前記第6プレーン部は、前記第4導体層の前記第2ランド部と接続されている前記導体パターンと接続されている。 - 請求項6記載の配線基板であって、
前記第1導体層は、前記第1ランド部と前記第1プレーン部とを連結する連結プレーン部をさらに含んでおり、
前記第2導体層は、前記第2ランド部と前記第2プレーン部とを連結する連結プレーン部をさらに含んでおり、
前記第3導体層に含まれる前記微細配線の直下には、前記第1ランド部と接続されている前記連結プレーン部が位置しており、
前記第4導体層に含まれる前記微細配線の直下には、前記第2ランド部と接続されている前記連結プレーン部が位置している。 - 請求項7記載の配線基板であって、
前記第3導体層の前記微細配線は、配線基板の厚さ方向において、前記第1ランド部と接続されている前記第5プレーン部と、前記第1ランド部と接続されている前記連結プレーン部とに挟まれ、前記微細配線の延長方向と直交する方向において、前記第1ランド部と接続されている前記第3導体層の前記導体パターンと、前記第1プレーン部および前記第3ビア導体を介して前記第1ランド部と接続されている前記第3プレーン部とに挟まれ、
前記第4導体層の前記微細配線は、配線基板の厚さ方向において、前記第2ランド部と接続されている前記第6プレーン部と、前記第2ランド部と接続されている前記連結プレーン部とに挟まれ、前記微細配線の延長方向と直交する方向において、前記第2ランド部と接続されている前記第4導体層の前記導体パターンと、前記第2プレーン部および前記第4ビア導体を介して前記第2ランド部と接続されている前記第4プレーン部とに挟まれている。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022013532A JP2023111607A (ja) | 2022-01-31 | 2022-01-31 | 配線基板 |
CN202310084803.9A CN116528456A (zh) | 2022-01-31 | 2023-01-28 | 布线基板 |
US18/161,926 US20230284380A1 (en) | 2022-01-31 | 2023-01-31 | Wiring substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022013532A JP2023111607A (ja) | 2022-01-31 | 2022-01-31 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023111607A true JP2023111607A (ja) | 2023-08-10 |
Family
ID=87407027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022013532A Pending JP2023111607A (ja) | 2022-01-31 | 2022-01-31 | 配線基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230284380A1 (ja) |
JP (1) | JP2023111607A (ja) |
CN (1) | CN116528456A (ja) |
-
2022
- 2022-01-31 JP JP2022013532A patent/JP2023111607A/ja active Pending
-
2023
- 2023-01-28 CN CN202310084803.9A patent/CN116528456A/zh active Pending
- 2023-01-31 US US18/161,926 patent/US20230284380A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230284380A1 (en) | 2023-09-07 |
CN116528456A (zh) | 2023-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8945329B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP2007081157A (ja) | 多層配線基板及びその製造方法 | |
US10945334B2 (en) | Wiring substrate | |
JP6643956B2 (ja) | 印刷配線板およびその製造方法 | |
US11277910B2 (en) | Wiring substrate | |
JP2020161732A (ja) | 配線基板 | |
JP2023111607A (ja) | 配線基板 | |
KR100658437B1 (ko) | 범프기판를 이용한 인쇄회로기판 및 제조방법 | |
JP2023078818A (ja) | 配線基板 | |
JP2023078819A (ja) | 配線基板及び配線基板の製造方法 | |
JP2014165218A (ja) | 配線板、及び、配線板の製造方法 | |
JP2023111608A (ja) | 配線基板 | |
KR101108816B1 (ko) | 다층 인쇄회로기판 및 이의 제조방법 | |
JP2023119421A (ja) | 配線基板 | |
JP2024011386A (ja) | 配線基板 | |
JP2023010237A (ja) | 配線基板及び配線基板の製造方法 | |
JP2021002536A (ja) | 配線基板及び配線基板の製造方法 | |
JP2024033648A (ja) | 配線基板 | |
JP2023170480A (ja) | 配線基板 | |
JP2022119655A (ja) | 配線基板 | |
JP2023010236A (ja) | 配線基板及び配線基板の製造方法 | |
JP2022114157A (ja) | 配線基板 | |
JP2023119423A (ja) | 配線基板 | |
JP2022166603A (ja) | 配線基板 | |
JP2022083748A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20220929 |