JP2022166603A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2022166603A
JP2022166603A JP2021071924A JP2021071924A JP2022166603A JP 2022166603 A JP2022166603 A JP 2022166603A JP 2021071924 A JP2021071924 A JP 2021071924A JP 2021071924 A JP2021071924 A JP 2021071924A JP 2022166603 A JP2022166603 A JP 2022166603A
Authority
JP
Japan
Prior art keywords
conductor
laminated
wiring board
via conductors
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021071924A
Other languages
English (en)
Inventor
大介 池田
Daisuke Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2021071924A priority Critical patent/JP2022166603A/ja
Publication of JP2022166603A publication Critical patent/JP2022166603A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】配線基板の品質向上。【解決手段】実施形態の配線基板100は、第1面3a及び第2面3bを有するコア基板3と、第1面3aの上の絶縁層1a~1d及び導体層11~14によって構成される第1積層体1と、第2面3bの上の絶縁層2a~2d及び導体層21~24によって構成される第2積層体2と、絶縁層1a~1d又は絶縁層2a~2dをそれぞれ貫通する複数のビア導体を含んでいて第1積層体1又は第2積層体2を貫通する積層導体群4a、4bと、を備えている。積層導体群4bは、絶縁層2b~2dと導体層21~23との密着性を向上させる被覆膜に覆われていて粗化されている表面を有する被粗面化導体パッド44、45を含むと共に、第2ビア導体42、及び第2ビア導体42の幅よりも大きい幅を有していてコア基板3側で被粗面化導体パッド45に接続されている第1ビア導体41を含んでいる。【選択図】図1

Description

本発明は、配線基板に関する。
特許文献1には、プリント配線板に関し、低粗化又は無粗化の金属配線層の表面に化成皮膜が形成され、この化成皮膜を介して金属配線層上に絶縁樹脂層が形成されることが、開示されている。
特開2018-172759号公報
特許文献1に開示のプリント配線板のように配線層と絶縁層とが互いに積層される配線基板では、絶縁層を介して隣接する配線層同士を接続するビア導体と導体層との界面が、配線基板に加わるストレスに抗しきれずに剥離を起こすことがある。その結果、プリント配線板の品質劣化を招くことがある。
本発明の配線基板は、第1面及び前記第1面の反対面である第2面を有していて、前記第1面及び前記第2面それぞれに形成されている内層導体層を含むコア基板と、前記第1面の上に形成されていて、交互に積層されている絶縁層及び導体層によって構成される第1積層体と、前記第2面の上に形成されていて、交互に積層されている絶縁層及び導体層によって構成される第2積層体と、前記第1積層体又は前記第2積層体を構成する前記絶縁層をそれぞれ貫通する複数のビア導体を含んでいて前記第1積層体又は前記第2積層体を貫通する積層導体群と、を備えている。そして、前記積層導体群は、さらに、前記第1積層体又は前記第2積層体を構成する前記導体層と前記絶縁層との密着性を向上させる被覆膜に覆われていて粗化されている表面を有する被粗面化導体パッドを含み、前記複数のビア導体は、第2ビア導体、及び前記第2ビア導体の幅よりも大きい幅を有していて前記コア基板側の端面で前記被粗面化導体パッドに接続されている第1ビア導体を含んでいる。
本発明の実施形態によれば、配線基板内の応力集中に伴う導体層とビア導体との界面剥離などによる配線基板の品質劣化を抑制し得ることがある。
本発明の一実施形態の配線基板の一例を示す断面図。 本発明の一実施形態における積層導体群の一例を示す平面図。 図1のIII部の拡大図。 本発明の実施形態における積層導体群内のビア導体の他の例を示す断面図。 本発明の他の実施形態の配線基板の一例を示す断面図。 図5のVI部の拡大図。 本発明の実施形態の配線基板の製造工程の一例を示す断面図。 本発明の実施形態の配線基板の製造工程の一例を示す断面図。 本発明の実施形態の配線基板の製造工程の一例を示す断面図。 本発明の実施形態の配線基板の製造工程の一例を示す断面図。 本発明の実施形態の配線基板の製造工程の一例を示す断面図。 本発明の実施形態の配線基板の製造工程の一例を示す断面図。 本発明の実施形態の配線基板の製造工程の一例を示す断面図。 本発明の実施形態の配線基板の製造工程の一例を示す断面図。
(第1実施形態)
本発明の第1実施形態の配線基板が図面を参照しながら説明される。図1は本実施形態の配線基板の一例である配線基板100を示す断面図であり、図2は、配線基板100が含む積層導体群4bの一例を示す平面図(図1における下方からの投影による平面図)である。図3には、積層導体群4bの周辺部である図1のIII部の拡大図が示されている。なお、配線基板100は本実施形態の配線基板の一例に過ぎない。実施形態の配線基板に含まれる導体層及び絶縁層それぞれの数は、図1の配線基板100に含まれる導体層及び絶縁層それぞれの数に限定されない。
図1に示されるように、配線基板100は、配線基板100の厚さ方向において対向する2つの主面(第1面3a及び第1面3aの反対面である第2面3b)を有するコア基板3と、第1積層体1と、第2積層体2と、を備えている。コア基板3は配線基板100の製造時の出発基板である。すなわち、コア基板3の第1面3aの上に第1積層体1が形成されていて第2面3bの上に第2積層体2が形成されている。コア基板3は、コア基板3の大半を構成する絶縁層32と、第1面3a及び第2面3bそれぞれに形成されている導体層(内層導体層)31と、を含んでいる。コア基板3は、さらに、絶縁層32を貫通して絶縁層32の両面の導体層31同士を接続するスルーホール導体33を含んでいる。
実施形態の説明では、配線基板100の厚さ方向において絶縁層32から遠い側は「上側」、「外側」、もしくは「上方」、又は単に「上」とも称され、絶縁層32に近い側は「下側」、「内側」、もしくは「下方」、又は単に「下」とも称される。さらに、配線基板100に含まれる各要素において、絶縁層32と反対側を向く表面又は端面は「上面」とも称され、絶縁層32側を向く表面又は端面は「下面」又は「底面」とも称される。
第1積層体1及び第2積層体2は、それぞれ、交互に積層されている絶縁層及び導体層によって構成されている絶縁層と導体層との積層体である。配線基板100では、第1積層体1は、4つの絶縁層(絶縁層1a~1d)のそれぞれと4つの導体層(導体層11~14)のそれぞれとを交互に積層することによって形成されている。一方、第2積層体2は、4つの絶縁層(絶縁層2a~2d)のそれぞれと4つの導体層(導体層21~24)のそれぞれとを交互に積層することによって形成されている。第1積層体1及び第2積層体2は、コア基板3を挟む、配線基板100のビルドアップ部である。
絶縁層1d及び導体層14の上には、ソルダーレジスト6が形成されている。絶縁層2d及び導体層24の上にもソルダーレジスト6が形成されている。ソルダーレジスト6には、導体層14又は導体層24の一部を露出させる開口6aが設けられている。ソルダーレジスト6は、例えば、感光性のエポキシ樹脂又はポリイミド樹脂などで形成される。
絶縁層1a~1d及び絶縁層2a~2dそれぞれには、各絶縁層を貫通し、各絶縁層を介して隣接する導体層同士を接続するビア導体(第1ビア導体41又は第2ビア導体42)が形成されている。絶縁層1a~1d及び絶縁層2a~2dそれぞれには、第1ビア導体41及び第2ビア導体42のうちの任意のビア導体が任意の数で形成され得る。図1の例の配線基板100では、絶縁層2bに第1ビア導体41が形成されており、その他の絶縁層(絶縁層1a~1d、2a、2c、及び2d)には第2ビア導体42が形成されている。第1ビア導体41及び第2ビア導体42は互いに異なる大きさを有している。第1ビア導体41は、第2ビア導体42の幅よりも大きい幅を有するビア導体である。
絶縁層1a~1d、絶縁層2a~2d、及び絶縁層32は任意の絶縁性樹脂によって形成される。絶縁性樹脂としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)又はフェノール樹脂などが例示される。図1の例では、絶縁層32は、ガラス繊維やアラミド繊維などで形成される芯材(補強材)32aを含んでいる。図1には示されていないが、絶縁層32以外の各絶縁層も、ガラス繊維などからなる芯材を含み得る。各絶縁層は、さらに、シリカ(SiO2)、アルミナ、又はムライトなどの微粒子からなる無機フィラー(図示せず)を含み得る。
導体層11~14、導体層21~24、導体層31、第1及び第2のビア導体41、42、並びにスルーホール導体33は、それぞれ、銅又はニッケルなどの任意の金属を用いて形成され得る。図1の例において導体層31は、金属箔31a、金属膜31b、及び例えば電解めっき膜であるめっき膜31cを含んでいる。スルーホール導体33は、導体層31と一体的に形成されていて、金属膜31b及びめっき膜31cによって構成されている。一方、導体層11~14、導体層21~24、並びに、第1及び第2のビア導体41、42は、それぞれ、金属膜10b及び電解めっき膜が例示されるめっき膜10cによって構成されている。金属膜31b及び金属膜10bは、例えば無電解めっき膜又はスパッタリング膜であり、それぞれ、めっき膜31c及びめっき膜10cが電解めっきで形成される際の給電層として機能する。第1及び第2のビア導体41、42は、それぞれの上側で接続する各導体層と一体的に形成されている。
導体層11~14及び導体層21~24は、それぞれ、所定の導体パターンを含んでいる。図1の例において、導体層22は導体パッド44を含み、導体層22以外の導体層11~14、21、23、及び24は、それぞれ、導体パッド45を含んでいる。また、導体層21~23は、それぞれ、配線パターン20を含んでいる。
配線基板100は、さらに、積み重ねられた導電体によって構成されている導電体の積層体である積層導体群4a及び積層導体群4bを備えている。積層導体群4aは第1積層体1を貫通し、積層導体群4bは第2積層体2を貫通している。図1の例の配線基板100は、積層導体群4a及び積層導体群4bの両方を備えている。しかし実施形態の配線基板は、第1積層体1を貫通する積層導体群及び第2積層体2を貫通する積層導体群のいずれか一方だけを備えていてもよい。また、配線基板100は、それぞれ複数の積層導体群4a及び積層導体群4bを備えているが、実施形態の配線基板は、少なくとも1つの積層導体群を備え得る。
配線基板100では、コア基板3の第1面3a側においてスルーホール導体33上に一部の積層導体群4aが積層されており、第2面3b側においてスルーホール導体33上に一部の積層導体群4bが積層されている。すなわち、配線基板100は、平面視で少なくとも部分的に重なっている積層導体群4a、スルーホール導体33、及び積層導体群4bを含んでいる。配線基板100は、積層導体群4a、スルーホール導体33、及び積層導体群4bによって直線状に貫かれている。なお「平面視」は、実施形態の配線基板をその厚さ方向に沿う視線に沿って見ることを意味している。
図1に示されるように、積層導体群4a、4bは、それぞれ、積層されている複数のビア導体(第1ビア導体41及び/又は第2ビア導体42)を含んでいる。すなわち、積層導体群4a、4bは、所謂スタックビア導体である。複数のビア導体のそれぞれは、絶縁層1a~1dのいずれか、又は、絶縁層2a~2dのいずれかを貫通している。積層導体群4aは複数のビア導体として複数の第2ビア導体42を含んでおり、積層導体群4aに含まれる複数の第2ビア導体42の全ては平面視で互いに重なっている。積層導体群4aに含まれる複数の第2ビア導体42は、絶縁層1a~1dそれぞれを貫通している。
積層導体群4bは、複数のビア導体として、複数の第2ビア導体42と第2ビア導体42の幅よりも大きい幅を有する第1ビア導体41とを含んでいる。積層導体群4bに含まれる複数の第2ビア導体42及び第1ビア導体41の全ては平面視で互いに重なっている。積層導体群4bに含まれる複数の第2ビア導体42は、絶縁層2a、2c、2dそれぞれを貫通し、第1ビア導体41は絶縁層2bを貫通している。
絶縁層2bは、第2積層体2を構成する絶縁層2a~2dのうちで絶縁層2aに次いで2番目にコア基板3に近接している絶縁層である。図1の例の絶縁層2bには、積層導体群4bに含まれる第1ビア導体41以外にも、絶縁層2bを貫通して導体層21と導体層22とを接続する1以上の第1ビア導体41が形成されている。絶縁層2bを貫通するビア導体は全て同じ幅を有している。すなわち、絶縁層2bに形成されているビア導体は全て第1ビア導体41である。絶縁層2bへのビア導体の形成が容易であると考えられる。
積層導体群4aは、さらに、導体層11~14それぞれに含まれている導体パッド45を含んでいる。すなわち、積層導体群4aは、絶縁層1a~1dのそれぞれを貫通する第2ビア導体42と、複数の導体パッド45とによって構成されている、複数のビア導体と複数の導体パッドとの積層体である。各導体パッド45は、積層導体群4aを構成する複数の第2ビア導体42のそれぞれと交互に積層されている。積層導体群4aは、第1積層体1を構成する導体層の数に応じて2以上の任意の数の導体パッド(導体パッド44及び/又は導体パッド45)を含み得る。
図1~図3に示されるように、積層導体群4bは、さらに、導体層22に含まれている導体パッド44と、導体層21、23及び24それぞれに含まれている複数の導体パッド45とを含んでいる。すなわち、積層導体群4bは、第1ビア導体41と、3つの第2ビア導体42と、導体パッド44と、3つの導体パッド45とによって構成されている、複数のビア導体と複数の導体パッドとの積層体である。積層導体群4bは、第2積層体2を構成する導体層の数に応じて2以上の任意の数の導体パッド(導体パッド44及び/又は導体パッド45)を含み得る。
図1の例では、積層導体群4bが含む第1ビア導体41は、積層導体群4bに含まれるビア導体のうちで最も大きい幅を有する。なお、積層導体群4a、4bそれぞれに含まれる各ビア導体(第1ビア導体41及び第2ビア導体42)の「幅」は、各ビア導体の平面視における外周上の任意の2点間の最長距離である。積層導体群4a、4bそれぞれに含まれる各ビア導体は任意の平面形状を有し得る。例えば各ビア導体が円形の平面形状を有する場合、各ビア導体の幅は、各ビア導体の平面形状における直径である。
図1に例示の配線基板100の積層導体群4bでは、図2に示されるように、平面視で第2ビア導体42の全体が第1ビア導体41と重なっており、第2ビア導体42の全体が平面視で第1ビア導体41に含まれている。図1の例の配線基板100では、第1ビア導体41及び第2ビア導体42のいずれも、外側(上側)から内側(下側)に向かって先細りするテーパー形状を有している。図2に示されるように、第2ビア導体42の上面の外縁42a及び下面の外縁42bの両方が、第1ビア導体41の上面の外縁41aの内側に位置し、さらに第1ビア導体41の下面の外縁41bの内側に位置している。
一般に配線基板には、外力の作用や周囲温度の変化によって機械的ストレス又は熱的ストレスのような各種のストレスが加わり得る。配線基板100の積層導体群4a、4bのような、ビルドアップ部(第1積層体1や第2積層体2)を貫通する所謂スタックビア導体を含む配線基板では、そのストレスに基づく応力が、例えば各導体層の残銅率の違いによって特定の絶縁層のビア導体に集中することがある。応力集中を受けるビア導体では、接続されるべき導体層との間の界面剥離や、界面付近でのクラックが生じることがある。
これに対して、本実施形態では、その一例の配線基板100における積層導体群4bのように、ビルドアップ部(第1積層体1又は第2積層体2)を貫通する積層導体群を構成する少なくとも1つのビア導体が他のビア導体よりも大きい幅を有している。すなわち、積層導体群(配線基板100では積層導体群4b)が、その積層導体群内の他のビア導体(第2ビア導体42)と比べて大きな幅を有するビア導体(第1ビア導体41)を含んでいる。換言すると、接続されるべき導体層との間に比較的大きな接触面積を有するビア導体を積層導体群が含んでいる。従って、応力が集中する箇所(階層)に比較的大きな幅を有するビア導体(第1ビア導体41)を設けることによって、特定の箇所への応力集中によって生じ得るビア導体と導体層との界面剥離やクラックが防止されることがある。
なお、積層導体群を構成する全てのビア導体の幅が大きいと、全ての導体層において配線の高密度化が阻害されたり、その結果、配線基板の小型化が阻害されたりすることがある。そのため本実施形態では、接続導体群が、応力への耐性に優れた比較的大きな幅を有するビア導体(第1ビア導体41)と、そのビア導体の幅よりも小さい幅を有するビア導体(第2ビア導体42)とを含んでいる。本実施形態によれば、積層導体群におけるビア導体と絶縁層との界面剥離やクラックが抑制されると共に、配線の高密度化や配線基板の小型化が促進されることがある。
図1の例の配線基板100では、配線基板100におけるコア基板3の第1面3a側の表面F1は、配線基板100に実装される部品(図示せず)が搭載される部品実装面である。すなわち、第1積層体1は部品実装面を含んでいる。一方、配線基板100におけるコア基板3の第2面3b側の表面F2は、例えば配線基板100が用いられる電子機器のマザーボード(図示せず)と接続される面であってもよい。積層導体群4bに貫通されている第2積層体2は、コア基板3に関して部品実装面と反対側に積層されている。すなわち、比較的大きな幅を有する第1ビア導体41は、コア基板3の第2面3b側に位置している。
部品実装面と反対側に積層されている第2積層体2には、部品実装面側に位置する第1積層体1よりも応力が集中し易いと考えられる。しかし図1の例の配線基板100では、比較的大きな幅を有する第1ビア導体41が、部品実装面と反対側となるコア基板の第2面3b側に位置している。従って、第2積層体2内において生じ易いと考えられる応力集中による界面剥離やクラックが抑制され易いと考えられる。
図3に示されるように、積層導体群4bに含まれる複数のビア導体のうちの第1ビア導体41よりもコア基板3から遠くに積層されている全てのビア導体は、第1ビア導体41の幅以下の幅を有している。すなわち、積層導体群4bに含まれていて第1ビア導体41よりも外側に位置しているビア導体の全ては、第1ビア導体41よりも小さい幅を有する第2ビア導体42である。換言すると、第1ビア導体41は、第2積層体2において外層側に位置する2つの絶縁層2d及び絶縁層2cをそれぞれ貫通する2つの第2ビア導体42よりも内層側に設けられている。
配線基板100のコア基板3のようにコア基板を有する配線基板では、変位や変形に関して外層側よりも低い自由度を有すると思われる内層側の絶縁層や導体層では、応力が緩和され難く、且つ、外層側からのストレスも加わり易いと推察される。そのため、外層側よりも内層側において応力集中が生じ易いことがある。これに対して、図1~図3の例の配線基板100では、第2積層体2において外層側の2つの絶縁層(絶縁層2d及び絶縁層2c)を貫通する第2ビア導体42よりも内層側に、比較的大きい幅を有する第1ビア導体41が設けられている。そのため、内層側において生じ易い応力集中による界面剥離やクラックなどの不具合が抑制され易いと考えられる。
図3の例では、積層導体群4bに含まれる複数のビア導体のうちで第1ビア導体41は、絶縁層2aを貫通するビア導体(第2ビア導体42)に次いでコア基板3に近接している。すなわち、積層導体群4bに含まれるビア導体のうちで2番目にコア基板3に近接しているビア導体は第1ビア導体41である。前述したように、配線基板100のような配線基板では、外層側よりも内層側において応力集中が生じ易いと考えられる。しかし、コア基板3の導体層31と、絶縁層2aを貫通するビア導体との界面では、コア基板3自体の剛性が高いため、界面剥離やクラックなどの実質的な不具合が生じ難いと推察される。そのため、絶縁層2aを貫通するビア導体に次いで2番目にコア基板3に近接する絶縁層2bを貫通するビア導体において、集中する応力による実質的な不具合が最も生じ易いことがある。図3の例では、積層層導体群4bに含まれるビア導体のうちで2番目にコア基板3に近接しているビア導体が、比較的大きな幅を有する第1ビア導体41であるため、2番目にコア基板3に近接するビア導体での不具合が抑制されることがある。
本実施形態において、第2ビア導体42の幅に対する第1ビア導体41の幅の比率としては、2倍以上、7倍以下が例示される。第1ビア導体41の内層側の導体層との界面(下面)における幅W1としては、55μm以上、180μm以下が例示される。第2ビア導体42の内層側の導体層との界面(下面)における幅W2としては、5μm以上、60μm以下が例示される。このような数値範囲の幅を有する第1ビア導体41が設けられると、配線基板100のサイズに過剰に影響を与えることなく、ビア導体と導体層との界面剥離やクラックの抑制作用が得られると考えられる。
図3を参照して、積層導体群4bを構成する導体パッド44、45を含む導体層21~24がさらに説明される。
図1では省略されているが、図3に示されるように、積層導体群4bを構成する導体パッド44、45を含む導体層21~24、及び導体層31は被覆膜5に覆われている。被覆膜5は、導体層31及び導体層21~24それぞれの表面に形成されており、導体層31及び導体層21~24それぞれと、これら各導体層上にそれぞれ積層されている絶縁層2a~2d及びソルダーレジスト6のいずれかとの間に介在している。被覆膜5は、これら各導体層と各絶縁層又はソルダーレジスト6との密着性を向上させる。従って、導体層31及び導体層21~24それぞれからの絶縁層2a~2d及びソルダーレジスト6それぞれの浮きや剥離が生じ難いと考えられる。
具体的には、例えば導体層21~23では、導体層21に含まれる導体パッド45、導体層22に含まれる導体パッド44、導体層23に含まれる導体パッド45、及び、導体層21~23それぞれに含まれている配線パターン20が被覆膜5に覆われている。配線パターン20は全面的に被覆膜5に覆われている。一方、導体パッド44、45は、部分的に被覆膜5に覆われている。被覆膜5は、導体パッド44、45上に開口を有しており、この開口の周囲の部分で導体パッド44又は導体パッド45を覆っている。被覆膜5は、絶縁層2a~2c及び絶縁層32の表面も部分的に覆っている。
被覆膜5は、例えば、各絶縁層やソルダーレジスト6を構成する樹脂などの有機材料、及び各導体層を構成する金属などの無機材料の両方と結合し得る材料によって形成される。被覆膜5は、例えば、有機材料と化学結合し得る反応基及び無機材料と化学結合し得る反応基の両方を含む材料によって形成される。そのため、被覆膜5に覆われている各導体層の導体パターンと各絶縁層とが十分な強度で密着する。被覆膜5の材料としては、トリアゾール化合物などのアゾールシラン化合物を含むシランカップリング剤が例示される。なお、被覆膜5の材料は、各導体層の上に各絶縁層又はソルダーレジスト6が直接形成される場合と比べて、各導体層と各絶縁層又はソルダーレジスト6との密着強度を高め得るものであればよく、シランカップリング剤に限定されない。
導体層21~23のいずれかに含まれる導体パッド44、45において被覆膜5に覆われずに被覆膜5の開口内に露出している部分は、第1ビア導体41又は第2ビア導体42に覆われていて第1ビア導体41又は第2ビア導体42と接続されている。そのため、被覆膜5を構成する例えばシランカップリング剤のような有機材料を介さずに、各導体パッドを構成する銅などの金属と各ビア導体を構成する銅などの金属とが直接接している。従って、各導体パッドと各ビア導体との界面において金属同士による機械的に強固で電気的抵抗の小さい接合が得られていると考えられる。
先に参照された図1では省略されているが、図3に示されるように、導体パッド44、45それぞれの外側を向く表面S1及び側面、並びに、各配線パターン20の外側を向く表面S2及び側面は、凹凸を有し得る。配線パターン20の表面S2及び側面上の凹凸の高低差は、導体パッド44、45の表面S1及び側面の凹凸の高低差よりも小さく、配線パターン20の表面S2及び側面は比較的低い面粗度(第2面粗度)を有している。配線パターン20の表面S2及び側面は、配線パターン20の表面S2及び側面の粗化のために積極的に設けられた工程で粗化されていなくてもよい。配線パターン20の表面S2及び側面の凹凸は、各導体層の形成時のレジストの表面の凹凸やめっき膜の粒界によって生じていてもよい。
一般に、面粗度の高い表面を有する配線パターンでは、高周波信号の伝送において、表皮効果の影響による実質的なインピーダンスの増加によって伝送特性が低下することがある。また、例えば10μm/10μm(配線幅/配線間隔)程度以下のファインな配線パターンでは、その表面が高度に粗化されると、設計上の配線幅や厚さに対して粗化後に所望の寸法が得られないことがある。これに対して図3の例では、配線パターン20の表面S2は、比較的低い面粗度、少なくとも導体パッド44、45の表面S1よりも低い面粗度を有しているので、高い面粗度に起因する高周波伝送特性の低下などの問題が生じ難いと考えられる。
一方、比較的低い面粗度の表面を有する導体層とその表面上に形成される絶縁層との間では、所謂アンカー効果として得られる作用は比較的小さいので、導体層と絶縁層との剥離が生じ易いことがある。しかし図3の例の配線パターン20の表面S2は被覆膜5に覆われているので、各配線パターン20と絶縁層2b~2dそれぞれとの間の剥離は生じ難いと考えられる。
一方、導体パッド44、45の表面S1及び側面は、配線パターン20の表面S2及び側面が有する面粗度(第2面粗度)よりも高い面粗度(第1面粗度)を有している。導体パッド44、45の表面S1及び側面は、第2面粗度よりも高い第1面粗度を有するように粗化されている。後述されるように、導体パッド44、45の表面S1及び側面は、例えばマイクロエッチングなどによって粗化されている。
このように図3の例では、積層導体群4bに含まれる導体パッド44、45は、被覆膜5に覆われていて粗化されている表面を有する導体パッドを含んでいる。「被覆膜5に覆われていて粗化されている表面を有する導体パッド」は「被粗面化導体パッド」とも称される。図3の例では、導体層21、23、24それぞれに含まれる導体パッド45、並びに導体層22に含まれる導体パッド44全てが被粗面化導体パッドである(図3の例では、導体層31において第2ビア導体42と接続されている導体パッドも被粗面化導体パッドである)。被粗面化導体パッドを含む導体層21~23それぞれが、被覆膜5に覆われている配線パターン20を含んでいる。そして、被粗面化導体パッド(導体パッド44、並びに、導体層21及び導体層23それぞれに含まれる各導体パッド45)の表面S1及び側面は配線パターン20の表面S2及び側面よりも高い面粗度を有している。
図3の例の配線基板100では、導体パッド44、45の表面S1は、比較的高い面粗度(第1面粗度)を有するように粗化されているため、導体パッド44、45と絶縁層2b~2dそれぞれとの剥離が抑制されることがある。具体的には、各導体パッドと各絶縁層との界面への意図せぬ液体の浸入が、比較的高い面粗度を有する各導体パッドの表面S1の凹凸によって防がれる。その結果、そのような液体の浸入によって引き起こされ得る導体パッド44、45と絶縁層2b~2dそれぞれとの剥離が抑制されることがある。
詳述すると、配線基板100の製造工程では、第1ビア導体41又は第2ビア導体42の形成のために絶縁層2b~2dそれぞれに設けられた貫通孔46の内壁が、各種の処理溶液やめっき液などに晒されることがある。そしてそれらの液体が、貫通孔46の内壁から導体パッド44、45と絶縁層2b~2dそれぞれとの界面に侵入し、各導体パッドと各絶縁層との剥離を引き起こすことがある。しかし、図3の例では、そのような剥離を引き起こし得る意図せぬ液体の浸入が、比較的高い第1面粗度を有する導体パッド44、45の表面S1の凹凸によって防がれる。
さらに図3の例では、導体パッド44、45の表面S1上に形成された被覆膜5の溶解による品質の劣化が、各導体パッドの表面S1の凹凸によって防がれることがある。前述したように、配線基板100の製造工程では、絶縁層2b~2dに設けられた貫通孔46の内壁は各種の液体に晒され得る。その液体が導体パッド44、45の表面S1と絶縁層2b~2dそれぞれとの界面に浸入すると、浸入した液体が各導体パッドの表面S1上に形成されている被覆膜5を溶解させることがある。その場合、被覆膜5が貫通孔46内に溶出して各導体パッドと第1ビア導体41又は第2ビア導体42との接続不良を引き起こしたり、被覆膜5の溶解箇所において各導体パッドと各絶縁層との剥離が発生したりすることがある。しかし本実施形態では、そのような被覆膜5の溶解をもたらし得る意図せぬ液体の浸入が、比較的高い第1面粗度を有する導体パッド44、45の表面S1の凹凸によって防がれる。
このように、図3の例では、配線パターン20において良好な伝送特性及び絶縁層2b~2dそれぞれとの十分な密着性が得られ、しかも、導体パッド44、45それぞれと絶縁層2b~2dそれぞれとの剥離などによる品質劣化が抑制される。
特に本実施形態では、第1ビア導体41は、コア基板3側の端面で被粗面化導体パッドである導体層21の導体パッド45と接続されている。比較的大きい幅を有する第1ビア導体41は、前述したように、好ましくは界面剥離などを抑制すべく応力が集中し易い箇所に配置される。そのため第1ビア導体41と接続する導体パッド(例えば図3における導体層21の導体パッド45)も応力集中の影響を受け易いと推察される。しかし、第1ビア導体41と接続する導体パッド45と絶縁層2bとの剥離は、被粗面化導体パッドである導体パッド45の表面S1の凹凸及び表面S1を覆う被覆膜5によって抑制されると考えられる。前述したように本実施形態では、応力集中箇所におけるビア導体と導体層との剥離が、第1ビア導体41と各導体層との間の比較的大きな接触面積によって抑制されると考えられる。そして、応力集中箇所における導体パッドと絶縁層との剥離が、被粗面化導体パッドの粗化された表面S1及びその表面S1を覆う被覆膜5によって抑制されると考えられる。
配線パターン20における良好な高周波伝送特性、及び、導体パッド44、45と絶縁層2b~2dとの界面への液体の浸入の確実な防止の両立のためには、第1面粗度と第2面粗度の差は大きい方が好ましいと考えられる。例えば、第1面粗度は第2面粗度よりも100%以上高い。その場合、導体パッド44、45と絶縁層2b~2dそれぞれとの界面への液体の浸入を略確実に防ぎながら、配線パターン20において数GHzオーダーの高周波信号に対する良好な伝送特性が得られると考えられる。第1面粗度は、第2面粗度の1200%以下であってもよい。導体パッド44、45の表面S1の粗化工程が過剰な時間を必要とせず、また、粗化工程中の絶縁層2a~2dなどへのダメージも少ないと考えられる。第1面粗度は、例えば、算術平均粗さ(Ra)で0.3μm以上、0.6μm以下である。また、第2面粗度は、例えば、算術平均粗さ(Ra)で0.05μm以上、0.15μm以下である。
図3の例では、導体パッド44、45の表面S1における第1ビア導体41又は第2ビア導体42に覆われている部分は、表面S1における被覆膜5に覆われている部分が有する面粗度(第1面粗度)よりも低い第3面粗度を有している。第3面粗度は、第2面粗度よりも高くてもよく、第2面粗度よりも低くてよい。
図1~図3の配線基板100では、積層導体群4a、4bを構成する各ビア導体は外側から内側に向かって先細りするテーパー形状を有している。ビア導体同士の幅の比較において各ビア導体がテーパー形状を有している場合、比較されるビア導体それぞれの上面(外側の端面)同士又は下面(内側の端面、図1の例ではコア基板3側の端面)同士の幅が比較される。また、図1の積層導体群4a、4bに例示される本実施形態における積層導体群は、互いに異なる勾配のテーパー形状を有する複数のビア導体によって構成されていてもよい。この点に関する例が、図4に示されている。
図4には、図1における第2積層体2を貫通する積層導体群の他の例である積層導体群400の一部が示されている。絶縁層201を貫通するビア導体401と、絶縁層202を貫通するビア導体402との積層体によって、積層導体群400の一部が構成されている。ビア導体402は、ビア導体401よりも緩やかな勾配のテーパー形状を有している。ビア導体401の下面401aの幅W3とビア導体402の上面402bの幅W4との比較では、ビア導体402の上面402bの幅W4の方が大きい。しかし、ビア導体401の下面401aの幅W3は、ビア導体402の下面402aの幅W5よりも大きい。従って、図4の例の積層導体群400では、ビア導体401が第1ビア導体であり、ビア導体402は第2ビア導体である。
また、各ビア導体同士の幅の比較において、上面の幅同士の比較結果と下面の幅同士の比較結果とが異なる場合は、下面の幅同士の比較結果に基づいて、ビア導体の幅の大小関係が決定される。その理由は、上層側の導体層と連続している上面ではなく下面の方が、下層側の導体層との界面において剥離やクラックが生じ易いからである。従って、図4の例で、ビア導体402の側面の勾配がさらに緩やかで、ビア導体401の上面401bの幅よりもビア導体402の上面402bの幅の方が大きくても、ビア導体401の下面401aの幅がビア導体402の下面402aの幅よりも大きい限り、ビア導体401が第1ビア導体である。
(第2実施形態)
図5及び図6を参照して、第2実施形態の配線基板が説明される。図5には、本実施形態の配線基板の一例である配線基板200の断面図が示され、図6には、積層導体群4dの周辺部である図5のVI部の拡大図が示されている。図5及び図6において、図1及び図3に示されている各構成要素と同様の構成要素には、図1及び図3に付されている符号と同じ符号が付され、繰り返しとなる説明は適宜省略される。
図5に示されるように、配線基板200は、図1の配線基板100と同様に、コア基板3と、コア基板3の第1面3a上に形成されている第1積層体1と、コア基板の第2面3b上に形成されている第2積層体2とを備えている。配線基板200は、図1の配線基板100の積層導体群4aと同様に第1積層体1を貫通する積層導体群4c(第1積層導体群)を備えている。配線基板200は、さらに、図1の配線基板100の積層導体群4bと同様に第2積層体2を貫通する積層導体群4d(第2積層導体群)を備えている。積層導体群4cは、第1積層体1を構成する絶縁層1a~1dをそれぞれ貫通する複数のビア導体(第1ビア導体41及び第2ビア導体42)を含んでいる。積層導体群4dは、第2積層体2を構成する絶縁層2a~2dをそれぞれ貫通する複数のビア導体(第1ビア導体41、第2ビア導体42、及び第3ビア導体43)を含んでいる。
積層導体群4cは、図1の配線基板100における積層導体群4bと同様に、複数の第2ビア導体42、及び、第2ビア導体42の幅よりも大きい幅を有する第1ビア導体41を含んでいる。第1ビア導体41は、第1積層体1を構成する絶縁層1a~1dのうちで、絶縁層1aに次いで2番目にコア基板3に近接している絶縁層1bを貫通している。積層導体群4cを構成する第1ビア導体41は、積層導体群4cを構成する複数のビア導体のうちで2番目にコア基板3に近接するビア導体である。
一方、積層導体群4dも、図1の配線基板100の積層導体群4bと同様に、複数の第2ビア導体42、及び第2ビア導体42の幅よりも大きい幅を有する第1ビア導体41を含んでいる。図1の第1ビア導体41と同様に、配線基板200において積層導体群4dを構成する第1ビア導体41も、積層導体群4dを構成する複数のビア導体のうちで2番目にコア基板3に近接するビア導体である。
このように本実施形態では、第1積層体1を貫通する積層導体群4c及び第2積層体2を貫通する積層導体群4dの両方が、比較的大きな幅を有する第1ビア導体41を含んでいる。コア基板3の両側において、応力集中によるビア導体と導体層との界面における剥離やクラックが抑制されることがある。
本実施形態の配線基板200は、さらに、積層導体群4dと同様に第2積層体2を貫通する積層導体群4eを備えている。積層導体群4eは、第2積層体2を構成する絶縁層2a~2dをそれぞれ貫通する複数のビア導体(第1ビア導体41及び第2ビア導体42)を含んでいる。積層導体群4eは、第2ビア導体42の幅よりも大きな幅を有する第1ビア導体41を2つ備えている。実施形態の配線基板が含む積層導体群は、積層導体群4eのように、比較的大きな幅を有する複数の第1ビア導体41を含んでいてもよい。ビア導体と導体層との界面剥離やクラックが一層抑制されることがある。
また、図5の例では、第1ビア導体41にそれぞれ貫通される絶縁層1b、絶縁層2b、及び絶縁層2cには、第1ビア導体41以外に、第2ビア導体42も形成されている。実施形態の配線基板では、第1ビア導体41が形成されている絶縁層に、第1ビア導体41よりも小さい幅を有する第2ビア導体42が、第1ビア導体41と共に形成されていてもよい。特定の絶縁層に形成されるビア導体全てが比較的大きな幅を有する第1ビア導体41として形成される場合と比べて、配線基板200のサイズの肥大化が抑制されると考えられる。
図5及び図6に示されるように、積層導体群4dは、第1ビア導体41及び第2ビア導体42に加えて第3ビア導体43を含んでいる。第3ビア導体43は、第2ビア導体42の幅よりも大きく、且つ、第1ビア導体41の幅よりも小さい幅を有している。そして、第3ビア導体43は、第1ビア導体41と第2ビア導体42との間に位置している。すなわち、第3ビア導体43は、第1ビア導体41よりも外層側に設けられ、且つ、第2ビア導体42よりも内層側に設けられている。前述したように、コア基板を有する配線基板では、外層側よりも内層側において応力集中が生じ易いと考えられる。従って、第3ビア導体43が第1ビア導体41と第2ビア導体42との間に配置されると、内層側程大きくなる応力への耐性を内層側程高め得ることがある。また、第1ビア導体41と第2ビア導体42だけを設ける場合と比べて、配線基板200のサイズの拡大を抑制し得ることがある。
図6に示されるように積層導体群4dにおいても、積層導体群4dを構成する導体パッド44、45の表面S1及び側面は、配線パターン20の表面S2の面粗度よりも高い面粗度を有するように粗化されている。また、導体層21~23それぞれに形成されている配線パターン20、及び導体パッド44、45は被覆膜5に覆われている。図6の例においても、第1ビア導体41は、コア基板3側の端面において、被粗面化導体パッドである導体パッド45に接続されている。
つぎに、実施形態の配線基板を製造する方法が、図1の配線基板100を例に用いて図7A~図7Hを参照して説明される。
図7Aに示されるように、コア基板3が形成される。例えば、コア基板3の絶縁層32となる絶縁層と、この絶縁層の両表面にそれぞれ積層された金属箔31aを含む出発基板(例えば両面銅張積層板)が用意される。そして、貫通孔の形成及びパネルめっきに続くサブトラクティブ法を用いたパターニングによって、所望の導体パターンを有する導体層31と、スルーホール導体33が形成される。
図7Bに示されるように、絶縁層1a及び絶縁層2aが、コア基板3の第1面3a上及び第2面3b上にそれぞれ形成される。例えばフィルム状のエポキシ樹脂が、コア基板3の上に積層され、加熱及び加圧されることによって、絶縁層1a及び絶縁層2aそれぞれが形成される。
さらに、導体層11及び導体層21が形成される。絶縁層1a及び絶縁層2aには、それぞれ第2ビア導体42が形成される。導体層11、導体層21、及び第2ビア導体42は、例えばセミアディティブ法を用いて形成される。すなわち、絶縁層1a及び絶縁層2aに貫通孔46が形成され、貫通孔46内、並びに、絶縁層1a及び絶縁層2aの表面上に、例えば無電解めっきによって金属膜10bが形成される。金属膜10bの上に、適切な開口を有するめっきレジスト(図示せず)が設けられ、電解めっきによって、めっきレジストの開口内にめっき膜10cが形成される。その結果、導体層11及び導体層21、並びに第2ビア導体42が、それぞれ形成される。
図7Cに示されるように、導体層21の表面のうちの絶縁層2aと接していない領域が粗化される。図7Cは、図7BのVIIC部における、導体層21の表面の粗化処理後の状態が示されている。図示されていないが、導体層11の表面も導体層21の表面と同様に粗化され得る。導体層21の表面の粗化において、配線パターン20の露出面は粗化されずに導体パッド45の露出面は粗化される。そのため、図7Cに示されるように、導体パッド45の表面以外の露出面を覆うレジスト膜R1が設けられる。導体層21の露出面の粗化は、例えば、黒化処理などの表面酸化処理やマイクロエッチング処理によって行われる。導体パッド45の露出面は、少なくとも、配線パターン20の粗化されない表面が有する面粗度よりも高い面粗度を有するように粗化される。
図7Dに示されるように、導体層21の露出面に被覆膜5が設けられる。図7Dは、図7Cと同様の部分についての被覆膜5の形成後の状態を示している。被覆膜5は、例えば、シランカップリング剤などの、有機材料及び無機材料の両方と結合し得る材料を含む液体への導体層21の浸漬や、そのような液体の噴霧によって形成される。なお、先に参照された図7Aに示される導体層31の形成後、導体層31の表面は、例えば図7Cに示される導体層21の露出面の粗化と同様の方法で粗化されており、例えば図7Dに示される被覆膜5の形成と同様の方法で被覆膜5が設けられている。後述される導体層22~24それぞれの形成後にも、同様に、各導体層の表面の粗化及び被覆膜5の形成が行われる。
図7E及び図7Fに示されるように、絶縁層1b及び絶縁層2bが形成される。図7Fには図7EにおけるVIIF部の拡大図が示されている。絶縁層1b及び絶縁層2bは、絶縁層1a及び絶縁層2aと同様に、例えば、フィルム状のエポキシ樹脂の積層、並びに加熱及び加圧によって形成される。絶縁層1b及び絶縁層2bには、例えば炭酸ガスレーザー光の照射などによって貫通孔46が形成される。絶縁層2bには、絶縁層2aが有する貫通孔46よりも大きい幅を有する貫通孔46が形成される。
図7Fに示されるように、貫通孔46の形成によって導体パッド45の表面S1上に形成されている被覆膜5の一部が除去される。図示されていないが、図7Eに示される導体層11に含まれる導体パッド45の表面に被覆膜5が形成されている場合は、その被覆膜5の一部は、図7Fに示される導体パッド45上の被覆膜5と同様に除去される。なお、被覆膜5の除去時の被覆膜5の溶解液による導体パッド45と絶縁層2bとの界面への浸透が、比較的高い面粗度に粗化されている導体パッド45の表面S1の凹凸によって防がれる。
貫通孔46の形成後、必要に応じてデスミア処理が行わる。デスミア処理のための処理液による、導体パッド45と絶縁層2bとの界面への浸入が、導体パッド45の粗化された表面S1の凹凸によって妨げられる。
図7Gに示されるように、絶縁層1bの上に導体層12が形成されると共に、絶縁層1bを貫通する第2ビア導体42が形成される。また、絶縁層2bの上に導体層22が形成される。導体層22の形成と共に、絶縁層2aを貫通する第2ビア導体42の幅よりも大きい幅を有する第1ビア導体41が絶縁層2bに形成される。第1ビア導体41は絶縁層2bを貫通し、導体層21と導体層22とを接続する。導体層12及び導体層22、並びに、絶縁層1b及び絶縁層2bそれぞれを貫通する第2ビア導体42及び第1ビア導体41は、例えば前述した導体層11及び絶縁層1aを貫通する第2ビア導体42の形成方法と同様の方法で形成される。例えばセミアディティブ法が用いられる。
図7Hに示されるように、さらに、絶縁層1c及び絶縁層2cが形成され、導体層13及び導体層23が形成されると共に、絶縁層1c及び絶縁層2cそれぞれを貫通する第2ビア導体42が形成される。さらに、絶縁層1d及び絶縁層2dが形成され、導体層14及び導体層24が形成されると共に、絶縁層1d及び絶縁層2dそれぞれを貫通する第2ビア導体42が形成される。これら各絶縁層は、前述した絶縁層1aの形成方法と同様の方法で形成され、各絶縁層を貫通する第2ビア導体42は、前述した絶縁層1aを貫通する第2ビア導体42の形成方法と同様の方法で形成され得る。また各導体層は、前述した導体層11の形成方法と同様の方法で形成され得る。その結果、コア基板3の第1面3a上に第1積層体1が形成され、第2面3b上に第2積層体2が形成される。また、第1積層体1を貫通する積層導体群4aが形成され、第2積層体2を貫通する積層導体群4bが形成される。
配線基板100が製造される図7Hの例では、開口6aを有するソルダーレジスト6が形成されている。ソルダーレジスト6及び開口6aは、例えば感光性のエポキシ樹脂又はポリイミド樹脂などを含む樹脂層の形成と、適切な開口パターンを有するマスクを用いた露光及び現像とによって形成される。以上の工程を経る事によって、図1の例の配線基板100が完成する。
なお、第2実施形態の配線基板200が製造される場合は、絶縁層1a~1d及び絶縁層2a~2dに、形成されるべき第1ビア導体41、第2ビア導体42、及び第3ビア導体43に応じた適切な幅を有する開口46が形成される。
実施形態の配線基板は、各図面に例示される構造、並びに、本明細書において例示される構造、形状、及び材料を備えるものに限定されない。前述したように、実施形態の配線基板は任意の数の導体層及び絶縁層を含み得る。第1ビア導体41は配線基板の積層構造上の任意の階層に存在し得る。積層導体群を構成する導体パッドのうちの一部だけが被覆膜5に覆われていてもよい。被覆膜5に覆われていない導体パッドと絶縁層との間の密着性は、粗化された表面によるアンカー効果によって確保されてもよい。第1~第3のビア導体41~43は、図1などの例のようなテーパー形状を有していなくてもよい。積層導体群は、第1積層体1及び第2積層体2の一方だけに形成されていてもよい。スルーホール導体33と、積層導体群4a、4bとは、平面視で重なっていなくてもよい。また、コア基板3の第1面3a側は、部品実装面を含んでいなくてもよい。
100、200 配線基板
1 第1積層体
11~14 導体層
1a~1d 絶縁層
2 第2積層体
20 配線パターン
21~24 導体層
2a~2d 絶縁層
3 コア基板
3a 第1面
3b 第2面
31 導体層(内層導体層)
4a、4b、4e 積層導体群
4c 積層導体群(第1積層導体群)
4d 積層導体群(第2積層導体群)
41 第1ビア導体
42 第2ビア導体
43 第3ビア導体
44、45 導体パッド
5 被覆膜
S1 導体パッドの表面
S2 配線パターンの表面

Claims (9)

  1. 第1面及び前記第1面の反対面である第2面を有していて、前記第1面及び前記第2面それぞれに形成されている内層導体層を含むコア基板と、
    前記第1面の上に形成されていて、交互に積層されている絶縁層及び導体層によって構成される第1積層体と、
    前記第2面の上に形成されていて、交互に積層されている絶縁層及び導体層によって構成される第2積層体と、
    前記第1積層体又は前記第2積層体を構成する前記絶縁層をそれぞれ貫通する複数のビア導体を含んでいて前記第1積層体又は前記第2積層体を貫通する積層導体群と、
    を備える配線基板であって、
    前記積層導体群は、さらに、前記第1積層体又は前記第2積層体を構成する前記導体層と前記絶縁層との密着性を向上させる被覆膜に覆われていて粗化されている表面を有する被粗面化導体パッドを含み、
    前記複数のビア導体は、第2ビア導体、及び前記第2ビア導体の幅よりも大きい幅を有していて前記コア基板側の端面で前記被粗面化導体パッドに接続されている第1ビア導体を含んでいる。
  2. 請求項1記載の配線基板であって、
    前記第1積層体又は前記第2積層体を構成していて、前記第1ビア導体の前記端面と接続されている前記被粗面化導体パッドを含む導体層は、さらに前記被覆膜に覆われている配線パターンを含み、
    前記被粗面化導体パッドの前記表面は前記配線パターンの表面よりも高い面粗度を有する。
  3. 請求項1記載の配線基板であって、前記積層導体群に含まれる前記複数のビア導体のうちの前記第1ビア導体よりも前記コア基板から遠くに積層されている全てのビア導体は、前記第1ビア導体の幅以下の幅を有する。
  4. 請求項3記載の配線基板であって、
    前記積層導体群は、前記複数のビア導体として、前記第2ビア導体の幅よりも大きく、且つ、前記第1ビア導体の幅よりも小さい幅を有する第3ビア導体をさらに含み、
    前記第3ビア導体は、前記第1ビア導体と前記第2ビア導体との間に位置している。
  5. 請求項1記載の配線基板であって、前記積層導体群に含まれる前記複数のビア導体のうちで2番目に前記コア基板に近接しているビア導体は前記第1ビア導体である。
  6. 請求項1記載の配線基板であって、
    前記配線基板における前記コア基板の第1面側の表面は、前記配線基板に実装される部品が搭載される部品実装面であり、
    前記積層導体群に含まれる前記第1ビア導体は前記コア基板の第2面側に位置している。
  7. 請求項1記載の配線基板であって、
    前記配線基板は、前記積層導体群として、前記第1積層体を貫通する第1積層導体群と前記第2積層体を貫通する第2積層導体群とを備え、
    前記第1積層導体群及び前記第2積層導体群の両方が前記第1ビア導体を含んでいる。
  8. 請求項1記載の配線基板であって、前記第1ビア導体の幅は前記第2ビア導体の幅の2倍以上、7倍以下である。
  9. 請求項1記載の配線基板であって、前記積層導体群は、複数の前記第1ビア導体を含んでいる。
JP2021071924A 2021-04-21 2021-04-21 配線基板 Pending JP2022166603A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021071924A JP2022166603A (ja) 2021-04-21 2021-04-21 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021071924A JP2022166603A (ja) 2021-04-21 2021-04-21 配線基板

Publications (1)

Publication Number Publication Date
JP2022166603A true JP2022166603A (ja) 2022-11-02

Family

ID=83851785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021071924A Pending JP2022166603A (ja) 2021-04-21 2021-04-21 配線基板

Country Status (1)

Country Link
JP (1) JP2022166603A (ja)

Similar Documents

Publication Publication Date Title
KR101281410B1 (ko) 다층 배선기판
US20100108371A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
TW201820946A (zh) 軟硬複合板結構
US10945334B2 (en) Wiring substrate
KR101044787B1 (ko) 인쇄회로기판 제조방법
US11160164B2 (en) Wiring substrate
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
KR100722599B1 (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법
US11617262B2 (en) Wiring substrate and method for manufacturing wiring substrate
KR100744994B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP2020057767A (ja) プリント配線基板
JP2022166603A (ja) 配線基板
JP2006073819A (ja) プリント配線板及びプリント配線板の作製方法
US11996357B2 (en) Wiring substrate and method for manufacturing wiring substrate
US11792929B2 (en) Wiring substrate and method for manufacturing wiring substrate
US11882656B2 (en) Wiring substrate and method for manufacturing wiring substrate
US20220077046A1 (en) Wiring substrate and method for manufacturing wiring substrate
JP2022165329A (ja) 配線基板
US20220369456A1 (en) Wiring substrate and method for manufacturing wiring substrate
KR20070025493A (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법
US20220248530A1 (en) Wiring substrate
KR101108816B1 (ko) 다층 인쇄회로기판 및 이의 제조방법
JP2022179156A (ja) 配線基板及び配線基板の製造方法
JP3296273B2 (ja) 多層プリント配線板及びその製造方法
JP2022045879A (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240118