CN116528456A - 布线基板 - Google Patents

布线基板 Download PDF

Info

Publication number
CN116528456A
CN116528456A CN202310084803.9A CN202310084803A CN116528456A CN 116528456 A CN116528456 A CN 116528456A CN 202310084803 A CN202310084803 A CN 202310084803A CN 116528456 A CN116528456 A CN 116528456A
Authority
CN
China
Prior art keywords
conductor
flat portion
conductor layer
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310084803.9A
Other languages
English (en)
Inventor
大富清辉
伊藤克敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN116528456A publication Critical patent/CN116528456A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供布线基板，具有优异的信号传输品质且包含芯基板。实施方式的布线基板具有芯基板，该芯基板包含：芯绝缘层，其具有第1面和第2面；第1导体层，其包含第1面上的第1焊盘部和第1平坦部；第3导体层，其包含第1绝缘层、微细布线和第3平坦部；第2导体层，其包含第2面上的第2焊盘部和第2平坦部；及第4导体层，其包含第2绝缘层、微细布线和第4平坦部。第1焊盘部与第3导体层、第2焊盘部与第4导体层、第1平坦部与第3平坦部、第2平坦部与第4平坦部通过过孔导体连接，第1平坦部以与第3平坦部大致相同的大小位于俯视时与第3平坦部大致重叠的位置、第2平坦部以与第4平坦部大致相同的大小位于俯视时与第4平坦部大致重叠的位置。

Description

布线基板
技术领域
本发明涉及布线基板。
背景技术
在专利文献1中公开了包含具有通孔部的芯基板的多层布线基板。在芯基板的上表面和下表面仅形成有通孔部的焊盘部分和盖状导体，该焊盘部分包含设置于构成通孔部的贯通孔的内壁面的通孔导体和填充于通孔部的填充材料的固化体，该盖状导体与焊盘部分接触并堵塞通孔部的开口部。
专利文献1：日本特开2005-203764号公报
在专利文献1所公开的多层布线基板中，在芯基板的上表面和下表面仅在通孔部的焊盘部分的区域形成有导体层。因此，在芯基板上的布线层的形成工序中，芯基板容易产生翘曲、畸变，在完成后的多层布线基板中有时也会产生翘曲等问题。
发明内容
本发明的布线基板具有芯基板，该芯基板包含：芯绝缘层，其具有第1面和与所述第1面相反侧的第2面；第1导体层，其形成在所述第1面上，包含第1焊盘部和第1平坦部；第2导体层，其形成在所述第2面上，包含第2焊盘部和第2平坦部；第1绝缘层，其覆盖所述第1面和所述第1导体层；第2绝缘层，其覆盖所述第2面和所述第2导体层；第3导体层，其形成在所述第1绝缘层上，包含微细布线和第3平坦部；以及第4导体层，其形成在所述第2绝缘层上，包含微细布线和第4平坦部。并且，所述第1焊盘部与所述第2焊盘部通过在贯通所述芯绝缘层的贯通孔的内侧形成的通孔导体而连接，所述第1焊盘部与所述第3导体层通过贯通所述第1绝缘层的第1过孔导体而连接，所述第2焊盘部与所述第4导体层通过贯通所述第2绝缘层的第2过孔导体而连接，所述第1平坦部与所述第3平坦部通过贯通所述第1绝缘层的第3过孔导体而连接，所述第2平坦部与所述第4平坦部通过贯通所述第2绝缘层的第4过孔导体而连接，所述第1平坦部以与所述第3平坦部大致相同的大小位于在俯视时与所述第3平坦部大致重叠的位置，所述第2平坦部以与所述第4平坦部大致相同的大小位于在俯视时与所述第4平坦部大致重叠的位置。
根据本发明的实施方式，能够提供包含翘曲少的芯基板的布线基板。
附图说明
图1是示出本发明的一个实施方式的布线基板的一例的剖视图。
图2是示出本发明的一个实施方式的布线基板的其他例的剖视图。
图3A是示出一个实施方式的布线基板的制造方法的剖视图。
图3B是示出一个实施方式的布线基板的制造方法的剖视图。
图3C是示出一个实施方式的布线基板的制造方法的剖视图。
图3D是示出一个实施方式的布线基板的制造方法的剖视图。
图3E是示出一个实施方式的布线基板的制造方法的剖视图。
图3F是示出一个实施方式的布线基板的制造方法的剖视图。
图3G是示出一个实施方式的布线基板的制造方法的剖视图。
图3H是示出一个实施方式的布线基板的制造方法的剖视图。
图3I是示出一个实施方式的布线基板的制造方法的剖视图。
标号说明
1、100：布线基板；2：芯绝缘层；2F：芯绝缘层的第1面；2B：芯绝缘层的第2面；2a：芯绝缘层的贯通孔；2c：金属箔；2e：第1镀敷膜；2f：第2镀敷膜；3：通孔导体；3a：空洞；4：树脂；8：过孔导体；81：第1过孔导体；82：第2过孔导体；83：第3过孔导体；84：第4过孔导体；10、110：芯基板；10F：芯基板的第1面；10B：芯基板的第2面；11：导体层(第1导体层)；12：导体层(第2导体层)；13：导体层(第3导体层)；14：导体层(第4导体层)；15：导体层(第5导体层)；16：导体层(第6导体层)；17：导体层(第7导体层)；18：导体层(第8导体层)；21：绝缘层(第1绝缘层)；22：绝缘层(第2绝缘层)；23：绝缘层(第3绝缘层)；24：绝缘层(第4绝缘层)；25：绝缘层(第5绝缘层)；26：绝缘层(第6绝缘层)；31L：焊盘部(第1焊盘部)；32L：焊盘部(第2焊盘部)；1P：第1平坦部；2P：第2平坦部；3P：第3平坦部；4P：第4平坦部；FW：微细布线。
具体实施方式
参照附图对本发明的一个实施方式的布线基板进行说明。此外，以下，在所参照的附图中，并不表示各结构要素的准确的比率，而是以容易理解本发明的特征的方式进行描绘。在图1中，作为一个实施方式的布线基板能够具有的构造的一个例子，示出了布线基板1的剖视图。
如图1所示，布线基板1具有芯基板10，该芯基板具有第1面10F和作为第1面10F的相反面的第2面10B。芯基板10包含芯绝缘层2和分别形成于芯绝缘层2的在其厚度方向上对置的2个主面(第1面10F侧的第1面2F和第2面10B侧的第2面2B)的2个导体层(第1导体层11和第2导体层12)。在第1导体层11上以及从第1导体层11的导体图案露出的第1面2F上形成有第1绝缘层21，在第1绝缘层21上形成有第3导体层13。由第3导体层13和从第3导体层13的导体图案露出的第1绝缘层21的上表面构成芯基板10的第1面10F。在第2导体层12上以及从第2导体层12的导体图案露出的第2面2B上形成有第2绝缘层22，在第2绝缘层22上形成有第4导体层14。由第4导体层14和从第4导体层14的导体图案露出的第2绝缘层22的上表面构成芯基板10的第2面10B。芯绝缘层2包含在厚度方向上贯通芯绝缘层2并连接第1导体层11和第2导体层12的通孔导体3。
在芯基板10的第1面10F上和第2面10B上分别形成有绝缘层和导体层交替层叠而构成的积层部(分别为第1积层部101和第2积层部102)。在布线基板1中，在芯基板10的第1面10F之上，从第1面10F侧起依次层叠有第3绝缘层23、第5导体层15、第5绝缘层25、第7导体层17。另一方面，在芯基板10的第2面10B上，从第2面10B侧起依次层叠有第4绝缘层24、第6导体层16、第6绝缘层26、第8导体层18。
图1所示的布线基板1由芯基板10、第1积层部101和第2积层部102构成。由第5绝缘层25和第7导体层17构成的表面形成布线基板1的第1面1F。另外，由第6绝缘层26和第8导体层18构成的表面形成布线基板1的第2面1B。
此外，在实施方式的说明中，在布线基板1的厚度方向上远离芯绝缘层2的一侧也被称为“上侧”或“外侧”、“上方”、或者简称为“上”，靠近芯绝缘层2的一侧也被称为“下侧”或“内侧”、“下方”、或者简称为“下”。并且，在各导体层和各层间绝缘层中，朝向与芯绝缘层2相反的一侧的表面也被称为“上表面”，朝向芯绝缘层2侧的表面也被称为“下表面”。
通孔导体3在芯绝缘层2的贯通孔2a内以不完全填埋贯通孔2a的内部而在贯通孔2a的内壁上具有规定的厚度的方式形成。即，通孔导体3具有在芯绝缘层2的厚度方向上贯通通孔导体3的空洞3a，作为整体具有沿着贯通孔2a的内壁的筒状的形体。通孔导体3例如可以由金属膜体构成。
空洞3a优选被树脂4大致完全填埋。树脂4只要能够充满空洞3a即可，没有特别限定。树脂4可以是非导电性的，也可以是导电性的。树脂4例如可以是环氧树脂、丙烯酸树脂或酚醛树脂等绝缘性树脂、或者包含银粒子等导电性粒子和环氧树脂等的导电性糊剂或导电性油墨。作为树脂4，也可以选择具有与芯绝缘层2所具有的热膨胀率接近的热膨胀率的树脂等。有时能够减轻在芯绝缘层2内产生的热应力。
芯绝缘层2和绝缘层21～26由任意的绝缘性树脂形成。作为绝缘性树脂，可例示环氧树脂、双马来酰亚胺三嗪树脂(BT树脂)或酚醛树脂等热固化性树脂。各绝缘层还可以包含由二氧化硅(SiO2)、氧化铝或莫来石等微粒构成的无机填料(未图示)和/或由玻璃纤维、芳族聚酰胺纤维等形成的加强材料(芯材)。在图1的例子中，芯绝缘层2包含芯材(加强材料)2d。其它绝缘层21～26不包含芯材。
在各绝缘层21～26形成有贯通各绝缘层的过孔导体8。过孔导体8是将隔着各绝缘层在厚度方向上相邻的导体层彼此连接的连接导体。
构成芯基板10的第1导体层11具有与通孔导体3一体地形成的第1焊盘部31L。第1焊盘部31L经由贯通第1绝缘层21的第1过孔导体81与第3导体层13连接。构成芯基板10的第2导体层12具有与通孔导体3一体地形成的第2焊盘部32L。第2焊盘部32L经由贯通第2绝缘层22的第2过孔导体82与第4导体层14连接。
在图1的例子中，在第1积层部101上形成有阻焊层61。在第2积层部102上形成有阻焊层62。在阻焊层61形成有开口61a，第1叠合部101中的最外侧的第7导体层17所具有的导体焊盘17p从开口61a露出。在阻焊层62形成有开口62a，第2积层部102中的最外侧的第8导体层18所具有的导体焊盘18p从开口62a露出。阻焊层61、62例如使用感光性的环氧树脂或聚酰亚胺树脂等形成。
导体焊盘17p例如能够形成为在使用布线基板1时能够载置安装于布线基板1的部件(未图示)。即，导体焊盘17p可以是作为将外部的部件搭载于布线基板1时的连接部而使用的部件安装焊盘，布线基板1的第1面1F可以是部件安装面。
布线基板1的第2面1B可以是在布线基板1自身安装于外部的布线基板、例如任意的电气设备的主板等外部要素的情况下与外部要素连接的连接面。另外，第2面1B与第1面1F同样，也可以是安装半导体集成电路装置那样的电子部件的部件安装面。构成第2面1B的导体焊盘18p能够与不限定于这些的任意的基板、电气部件、或者机构部件等连接。
也可以在导体焊盘17p、18p的露出面形成保护膜(未图示)。例如，可以通过镀敷法形成由Ni/Au、Ni/Pd/Au或Sn等构成的保护膜。也可以通过有机材料的喷涂来形成OSP膜。
导体层11～18、包含第1过孔导体81和第2过孔导体82的过孔导体8以及通孔导体3能够使用铜或镍等任意的金属形成。导体层11～18、过孔导体8和通孔导体3在图1中为了易于观察而简化表示为单层结构，但可以具有2层以上的多层结构。
在图1的例子中，通孔导体3通过第1镀敷膜2e在贯通孔2a的内壁上以覆盖内壁的方式形成。即，第1镀敷膜2e以具有芯绝缘层2的厚度方向作为轴向的筒状的形状形成。第1镀敷膜2e例如可由形成于贯通孔2a的内壁上的无电解镀敷膜2e1以及使用无电解镀敷膜作为供电层而在贯通孔2a中以覆盖无电解镀敷膜的方式形成于无电解镀敷膜的内侧的电解镀敷膜2e2形成(参照图3B)。但是，通孔导体3能够由1个以上的任意数量的层数的镀敷膜形成。需要说明的是，如上所述，在图1中，第1镀敷膜2e作为金属膜体以单层表示。
第1导体层11和第2导体层12分别包含分别层叠在芯绝缘层2的第1面2F上和第2面2B上的例如作为铜箔的金属箔2c、金属箔2c上的第1镀敷膜2e和第1镀敷膜2e上的第2镀敷膜2f。第2镀敷膜2f与第1镀敷膜2e同样地，可由无电解镀敷膜以及通过将无电解镀敷膜用作供电层的电解镀敷而形成于无电解镀敷膜上的电解镀敷膜形成。因此，第1导体层11和第2导体层12具有包含金属箔2c、作为无电解镀敷膜的金属膜层2e1、电解镀敷膜层2e2、作为无电解镀敷膜的金属膜层2f1、电解镀敷膜层2f2的5层构造(参照图3D)。
金属箔2c可以由任意的金属形成，例如是铜箔、镍箔等箔体。金属箔2c例如是通过热压接与芯绝缘层2接合的铜箔。第1镀敷膜2e和第2镀敷膜2f例如使用铜或镍等任意的金属形成。第1镀敷膜2e以及第2镀敷膜2f也可以包含通过溅射形成的溅射膜等金属膜来代替无电解镀敷膜。
第3导体层13、第4导体层14、第5导体层15、第6导体层16、第7导体层17和第8导体层18以及过孔导体8分别具有包含金属膜和镀敷膜的2层结构，所述金属膜例如通过无电解镀敷或溅射等而形成，所述镀敷膜通过使用金属膜作为供电层的电解镀敷而形成在金属膜上。
过孔导体8与上侧的导体层一体地形成。例如，第1过孔导体81与第3导体层13一体地形成。第2过孔导体82与第4导体层14一体地形成。
各导体层11～18可以分别包含任意的导体图案。如上所述，形成于芯绝缘层2上的第1导体层11和第2导体层12包含与通孔导体3一体地形成的焊盘部(分别为第1焊盘部31L和第2焊盘部32L)。如图1所示，构成芯基板10的第1面10F的、作为芯基板10的最外的导体层的第3导体层13具有经由第1过孔导体81而与第1焊盘部31L连接的导体图案13w、微细布线FW、与微细布线FW相邻的平坦部(第3平坦部)3P。构成芯基板10的第2面10B的、作为芯基板10的另一个最外导体层的第4导体层14具有经由第2过孔导体82而与第2焊盘部32L连接的导体图案14w、微细布线FW、与微细布线FW相邻的平坦部(第4平坦部)4P。
需要说明的是，这里，平坦部可以是指在与芯基板10的厚度方向垂直的平面方向上遍及规定的区域延伸的所谓实心图案。
如上所述，形成于芯绝缘层2的第1面2F上和第2面2B上的第1导体层11和第2导体层12能够具有5层构造。另一方面，构成芯基板10的最外层的第3导体层13和第4导体层14可以具有2层结构。因此，在第3导体层13以及第4导体层14，能够形成比可形成于第1导体层11以及第2导体层12的导体图案微细的布线图案即微细布线FW。在实施方式中，“微细布线”是其线宽度以及最接近的布线彼此的布线间距离在实施方式的布线基板中最小的布线图案。
例如，在微细布线FW中，微细布线的线宽为8μm以上且30μm以下，布线间为10μm以上且30μm以下。微细布线FW的纵横比可以形成为比第3导体层13和第4导体层14所包含的其他布线和/或其他导体层所包含的布线的纵横比大。例如，微细布线FW的纵横比可以为2.0以上且6.0以下。另一方面，例如第3导体层13和第4导体层14所包含的其他布线和/或其他导体层所包含的布线的纵横比例如可以为1.0以上且2.0以下。
微细布线FW可以是信号传输用的布线，该信号也可以是高频信号。当必须在芯基板10的最外的导体层形成这样的信号传输用等的布线的情况下，不在形成于芯绝缘层2的表面的导体层(第1导体层11和第2导体层12)形成布线，而在形成于芯绝缘层2上的绝缘层(第1绝缘层21和第2绝缘层22)的表面形成的导体层(第3导体层13和第4导体层14)形成布线，由此能够形成更微细的布线。
在图1所示的例子中，第1导体层11除了第1焊盘部31L之外，还具有第1平坦部1P。第1平坦部1P在第3导体层13的第3平坦部3P的正下方的区域、即在俯视时与第3平坦部3P大致一致的位置，以与第3平坦部3P大致相同的大小形成。需要说明的是，“俯视”是指以沿着实施方式的布线基板的厚度方向的视线观察布线基板。另外，在图1的例子中，第2导体层12除了第2焊盘部32L之外，还具有第2平坦部2P。第2平坦部2P在第4导体层14的第4平坦部4P的正下方的区域、即在俯视时与第4平坦部4P大致一致的位置，以与第4平坦部4P大致相同的大小形成。优选的是，第1导体层11不包含第1焊盘部31L以及第1平坦部1P以外的导体图案。优选第2导体层12不包含第2焊盘部32L以及第2平坦部2P以外的导体图案。
认为通过形成于芯绝缘层2的表面上的第1导体层11具有第1平坦部1P、形成于芯绝缘层2的相反的表面上的第2导体层12具有第2平坦部2P的该结构，能够抑制芯基板10的翘曲。另外，认为在布线基板1的制造过程中可能产生的伸缩、畸变等变形的偏差变小。
在俯视时重合的第1平坦部1P和第3平坦部3P通过第3过孔导体83连接。在俯视时重合的第2平坦部2P和第4平坦部4P通过第4过孔导体84连接。通过由过孔导体连接，第1平坦部P1与第3平坦部P3以及第2平坦部P2与第4平坦部P4分别成为遍及2层的平坦部。在将它们用于接地或电源的情况下，认为接地电平或电源电平难以变动。
在图1所示的例子中，在第3导体层13中，第3导体层13的微细布线FW在与其延长方向垂直的方向上被经由第1过孔导体81与第1焊盘部31L连接的导体图案13w和第3平坦部3P夹着。另外，在第4导体层14中，第4导体层14的微细布线FW在与其延长方向垂直的方向上被经由第2过孔导体82与第2焊盘部32L连接的导体图案14w和第4平坦部4P夹着。认为能够提供能够进行噪声少的传输的、在外层配置有信号线的芯基板。
如图2所示的布线基板100那样，实施方式的布线基板也可以具有微细布线FW被平坦部包围的结构。在布线基板100中，在第3导体层13的微细布线FW的正上方的区域，隔着第3绝缘层23形成有第5导体层15所包含的平坦部(第5平坦部)5P。在图2的例子中，第5平坦部5P与第3导体层13的经由第1过孔导体81连接于第1焊盘部31L的导体图案13w连接。
在布线基板100所包含的芯基板110中，在第1导体层11形成有将第1焊盘部31L与第1平坦部1P连结的连结平坦部P。即，芯基板110的第1导体层11包含与第1焊盘部31L一体化的面积更大的平坦部。在第3导体层13的微细布线FW的正下方的区域配置有与第1焊盘部31L一体化的平坦部。第3平坦部3P经由第3过孔导体83与第1焊盘部31L连接。即，在布线基板100中，第3导体层13的微细布线FW在与其延长方向垂直的方向上被与第1焊盘部31L连接的导体图案13w和第3平坦部3P一起夹着。并且，第3导体层13的微细布线FW在其正上方和正下方、即在布线基板100的厚度方向上，被与第1焊盘部31L连接的平坦部1P和P以及平坦部5P一起夹着。认为由微细布线FW传输的信号的特性更稳定。认为能够获得优异的信号传输品质。
此外，在布线基板100中，在芯绝缘层2的第2面2B侧，也在第4导体层14所包含的微细布线FW的正上方的区域的第6导体层16形成有第6平坦部6P。第6平坦部6P与第4导体层14的经由第2过孔导体82连接于第2焊盘部32L的导体图案14w连接。在微细布线FW的正下方的区域的第2导体层12形成有将第2焊盘部32L与第2平坦部2P连结的连结平坦部P。第4平坦部4P经由第4过孔导体84与第2焊盘部32L连接。第4导体层14的微细布线FW在与其延长方向垂直的方向上被与第2焊盘部32L连接的导体图案14w和第4平坦部4P一起夹着。并且，第4导体层14的微细布线FW在其正上方以及正下方，即在布线基板100的厚度方向上，被与第2焊盘部32L连接的平坦部2P以及P以及平坦部6P一起夹着。
参照图3A～图3I，以制造图1所示的布线基板1的情况为例，对制造方法进行说明。此外，在以下说明的制造方法中形成的各结构要素只要没有特别不同的记载，就能够使用在图1的布线基板1的说明中作为对应的结构要素的材料而例示的材料来形成。
首先，准备具有芯绝缘层2和层叠于芯绝缘层2的两面的金属箔2c的基板(起始基板)。芯绝缘层2例如由环氧树脂、BT树脂或酚醛树脂等任意的绝缘性树脂形成。如图3A所示，芯绝缘层2包含芯材2d。但是，芯绝缘层2也可以不包含芯材2d。金属箔2c例如由铜、镍等任意的金属形成。金属箔2c例如通过热压接等任意的方法分别与芯绝缘层2的两面接合。例如，作为起始基板，也可以准备双面覆铜层叠板。此外，在以下的图3B～图3D中，示出了将图3A中由单点划线包围的区域B放大的放大图。
接着，如图3B所示，形成贯通芯绝缘层2和金属箔2c的贯通孔2a。贯通孔2a例如能够通过从芯绝缘层2的第1面2F侧和/或第2面2B侧照射二氧化碳激光等激光而形成。贯通孔2a也可以通过钻孔加工而形成。贯通孔2a可以使用任意的形成方法形成。
接着，在金属箔2c的与芯绝缘层2相反的一侧的表面的整个面和朝向贯通孔2a露出的端面以及贯通孔2a的内壁形成第1镀敷膜2e。第1镀敷膜2e例如由无电解镀敷膜2e1和电解镀敷膜2e2形成。在通过无电解镀敷形成由铜或镍等任意的金属构成的无电解镀敷膜2e1之后，通过将该无电解镀敷膜2e1用作供电层的电解镀敷，在无电解镀敷膜2e1上形成电解镀敷膜2e2。也可以形成通过溅射形成的溅射膜等金属膜来代替无电解镀敷膜。第1镀敷膜2e也可以由单层的镀敷膜形成。形成具有所希望的厚度的第1镀敷膜2e。
通过在金属箔2c的露出于贯通孔2a的端面上以及贯通孔2a的内壁上形成第1镀敷膜2e，在贯通孔2a内形成由第1镀敷膜2e构成且在中央部具有空洞3a的通孔导体3。在芯绝缘层2的第1面2F和第2面2B上分别依次层叠有金属箔2c和第1镀敷膜2e。
接着，如图3C所示，将树脂4填充到空洞3a内并固化。固化的树脂4的端面根据需要通过化学机械研磨等任意的方法进行研磨。通过该研磨，树脂4的端面与第1镀敷膜2e的表面优选为大致齐平。
接着，如图3D所示，在芯绝缘层2的第1面2F侧和第2面2B侧的整个表面形成第2镀敷膜2f。第2镀敷膜2f与第1镀敷膜2e同样地，能够由无电解镀敷膜2f1和电解镀敷膜2f2形成。例如，在芯绝缘层2的第1面2F侧和第2面2B侧的整个表面形成无电解镀敷膜2f1，使用该无电解镀敷膜2f1作为供电层在无电解镀敷膜2f1上形成电解镀敷膜2f2，能够由这2层构成第2镀敷膜2f。其结果，由金属箔2c、第1镀敷膜2e和第2镀敷膜2f构成的第1导体层11和第2导体层12分别形成于芯绝缘层2的第1面2F侧和第2面2B侧。
接着，如图3E所示，通过减成法对第1导体层11和第2导体层12进行图案化。第1导体层11形成为包含第1焊盘部31L以及第1平坦部1P的图案。第2导体层12形成为包含第2焊盘部32L以及第2平坦部2P的图案。
接着，如图3F所示，在芯绝缘层2的第1面2F侧形成第1绝缘层21，在芯绝缘层2的第2面2B侧形成第2绝缘层22。例如，在芯绝缘层2的第1面2F和第1导体层11之上以及芯绝缘层2的第2面2B和第2导体层12之上层叠例如膜状的环氧树脂，并进行加热和加压。在第1绝缘层21和第2绝缘层22中，在这些绝缘层中的应形成过孔导体的位置、即在各焊盘部31L、32L之上和各平坦部1P、2P之上，分别通过例如二氧化碳激光的照射等形成用于形成过孔导体的贯通孔21a、21b和贯通孔22a、22b。
接着，如图3G所示，形成第3导体层13和第4导体层14。第3导体层13和第4导体层14分别例如通过半加成法形成。即，在第1绝缘层21以及第2绝缘层22的表面以及贯通孔21a、21b、22a、22b内通过无电解镀敷、溅射而形成金属膜。通过包含将该金属膜用作供电层的电解镀敷的图案镀敷而形成镀敷膜。然后，例如通过蚀刻等去除金属膜的不需要部分。其结果，形成包含规定的导体图案的第3导体层13和第4导体层14。在贯通孔21a内形成有第1过孔导体81，在贯通孔21b内形成有第3过孔导体83。另外，在贯通孔22a内形成有第2过孔导体82，在贯通孔22b内形成有第4过孔导体84。在实施方式的布线基板1中，第3导体层13以包含微细布线FW以及第3平坦部3P的方式形成图案。第4导体层14以包含微细布线FW以及第4平坦部4P的方式形成图案。具有第1面10F和作为第1面10F的相反面的第2面10B的芯基板10的形成完成。
接着，如图3H所示，在芯基板10的第1面10F上形成第1积层部101，并且在第2面10B上形成第2积层部102。通过重复与参照图3F和3G说明的方法同样的方法，在芯基板10的第1面10F的上侧形成绝缘层(第3绝缘层23、第5绝缘层25)和导体层(第5导体层15、第7导体层17)，在芯基板10的第2面10B的上侧形成绝缘层(第4绝缘层24、第6绝缘层26)和导体层(第6导体层16、第8导体层18)。第1积层部101和第2积层部102的形成完成。
接着，如图3I所示，在第1积层部101上形成阻焊层61，在第2积层部102上形成阻焊层62。阻焊层61、62例如通过包含感光性的环氧树脂或者聚酰亚胺树脂等的树脂层的形成、和使用了具有适当的开口图案的掩模的曝光以及显影而形成。阻焊层61、62形成为具有使导体焊盘17p、18p露出的开口61a、62a。经过以上的工序，完成图1的例子的布线基板1。
实施方式的布线基板并不限定于具有各附图所例示的构造以及本说明书所例示的构造、形状以及材料。例如，布线基板可以在芯基板的两面侧、即在第1积层部101和第2积层部102内具有任意层数的绝缘层和导体层。第1积层部101和第2积层部102也可以具有彼此不同层数的绝缘层和导体层。

Claims (8)

1.一种布线基板，其具有芯基板，该芯基板包含：
芯绝缘层，其具有第1面和与所述第1面相反侧的第2面；
第1导体层，其形成在所述第1面上，包含第1焊盘部和第1平坦部；
第2导体层，其形成在所述第2面上，包含第2焊盘部和第2平坦部；
第1绝缘层，其覆盖所述第1面和所述第1导体层；
第2绝缘层，其覆盖所述第2面和所述第2导体层；
第3导体层，其形成在所述第1绝缘层上，包含微细布线和第3平坦部；以及
第4导体层，其形成在所述第2绝缘层上，包含微细布线和第4平坦部，
其中，
所述第1焊盘部与所述第2焊盘部通过在贯通所述芯绝缘层的贯通孔的内侧形成的通孔导体而连接，
所述第1焊盘部与所述第3导体层通过贯通所述第1绝缘层的第1过孔导体而连接，
所述第2焊盘部与所述第4导体层通过贯通所述第2绝缘层的第2过孔导体而连接，
所述第1平坦部与所述第3平坦部通过贯通所述第1绝缘层的第3过孔导体而连接，
所述第2平坦部与所述第4平坦部通过贯通所述第2绝缘层的第4过孔导体而连接，
所述第1平坦部以与所述第3平坦部大致相同的大小位于在俯视时与所述第3平坦部大致重叠的位置，
所述第2平坦部以与所述第4平坦部大致相同的大小位于在俯视时与所述第4平坦部大致重叠的位置。
2.根据权利要求1所述的布线基板，其中，
所述第1导体层仅由所述第1焊盘部和所述第1平坦部构成，
所述第2导体层仅由所述第2焊盘部和所述第2平坦部构成。
3.根据权利要求1所述的布线基板，其中，
所述第3导体层的所述微细布线在与其延长方向垂直的方向上被所述第3导体层的与所述第1焊盘部连接的导体图案和所述第3导体层的所述第3平坦部夹着，
所述第4导体层的所述微细布线在与其延长方向垂直的方向上被所述第4导体层的与所述第2焊盘部连接的导体图案和所述第4导体层的所述第4平坦部夹着。
4.根据权利要求1所述的布线基板，其中，
所述第3导体层和/或所述第4导体层所包含的所述微细布线是信号传输用的布线。
5.根据权利要求1所述的布线基板，其中，
所述第3导体层和/或所述第4导体层所包含的所述微细布线的线宽为8μm以上且30μm以下，
布线间为10μm以上且30μm以下。
6.根据权利要求3所述的布线基板，其中，
在所述第3导体层的上侧还具有第3绝缘层和形成在所述第3绝缘层上的第5导体层，
在所述第4导体层的上侧还具有第4绝缘层和形成在所述第4绝缘层上的第6导体层，
所述第5导体层所包含的第5平坦部位于所述第3导体层所包含的所述微细布线的正上方，
所述第6导体层所包含的第6平坦部位于所述第4导体层所包含的所述微细布线的正上方，
所述第5平坦部与所述第3导体层的连接于所述第1焊盘部的所述导体图案连接，
所述第6平坦部与所述第4导体层的连接于所述第2焊盘部的所述导体图案连接。
7.根据权利要求6所述的布线基板，其中，
所述第1导体层还包含将所述第1焊盘部与所述第1平坦部连结的连结平坦部，
所述第2导体层还包含将所述第2焊盘部与所述第2平坦部连结的连结平坦部，
与所述第1焊盘部连接的所述连结平坦部位于所述第3导体层所包含的所述微细布线的正下方，
与所述第2焊盘部连接的所述连结平坦部位于所述第4导体层所包含的所述微细布线的正下方。
8.根据权利要求7所述的布线基板，其中，
所述第3导体层的所述微细布线在布线基板的厚度方向上被与所述第1焊盘部连接的所述第5平坦部和与所述第1焊盘部连接的所述连结平坦部夹着，并且在与所述第3导体层的所述微细布线的延长方向垂直的方向上被所述第3导体层的与所述第1焊盘部连接的所述导体图案和经由所述第1平坦部和所述第3过孔导体而与所述第1焊盘部连接的所述第3平坦部夹着，
所述第4导体层的所述微细布线在布线基板的厚度方向上被与所述第2焊盘部连接的所述第6平坦部和与所述第2焊盘部连接的所述连结平坦部夹着，并且在与所述第4导体层的所述微细布线的延长方向垂直的方向上被所述第4导体层的与所述第2焊盘部连接的所述导体图案和经由所述第2平坦部和所述第4过孔导体而与所述第2焊盘部连接的所述第4平坦部夹着。
CN202310084803.9A 2022-01-31 2023-01-28 布线基板 Pending CN116528456A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-013532 2022-01-31
JP2022013532A JP2023111607A (ja) 2022-01-31 2022-01-31 配線基板

Publications (1)

Publication Number Publication Date
CN116528456A true CN116528456A (zh) 2023-08-01

Family

ID=87407027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310084803.9A Pending CN116528456A (zh) 2022-01-31 2023-01-28 布线基板

Country Status (3)

Country Link
US (1) US20230284380A1 (zh)
JP (1) JP2023111607A (zh)
CN (1) CN116528456A (zh)

Also Published As

Publication number Publication date
US20230284380A1 (en) 2023-09-07
JP2023111607A (ja) 2023-08-10

Similar Documents

Publication Publication Date Title
US6988312B2 (en) Method for producing multilayer circuit board for semiconductor device
US7718901B2 (en) Electronic parts substrate and method for manufacturing the same
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
US20050251997A1 (en) Method for forming printed circuit board
JP2007081157A (ja) 多層配線基板及びその製造方法
US20200305289A1 (en) Flexible substrate and method for fabricating the same
JP5454681B2 (ja) モジュール基板およびその製造方法
WO2004098257A1 (ja) 多層配線基板及びその製造方法
US11277910B2 (en) Wiring substrate
CN116528456A (zh) 布线基板
JP4926676B2 (ja) 多層プリント配線板の製造方法
US20230171889A1 (en) Wiring substrate
US20230171884A1 (en) Wiring substrate and method for manufacturing wiring substrate
JP2023111608A (ja) 配線基板
JP2024033648A (ja) 配線基板
CN117336940A (zh) 布线基板
JP2022047910A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
KR20170079542A (ko) 인쇄회로기판
JP2023013121A (ja) 配線基板及び配線基板の製造方法
JP2021002536A (ja) 配線基板及び配線基板の製造方法
JP2024011386A (ja) 配線基板
JP2023170480A (ja) 配線基板
JP2024020960A (ja) 配線基板
JP2021168349A (ja) 部品内蔵配線基板
JP2021129021A (ja) 配線基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication