JP2022047910A - 部品内蔵基板及び部品内蔵基板の製造方法 - Google Patents

Abstract

【課題】部品内蔵基板の信頼性向上。
【解決手段】実施形態の部品内蔵基板は、貫通孔１０１を備えるコア基板１０、及び、コア基板１０の上に積層されている絶縁層１４ａ、１４ｂと導体層１３ａ、１３ｂとによって構成されるビルドアップ層１１を含む第１基板１と、電子部品３を内蔵していて貫通孔１０１内に配置されている第２基板２と、を備えている。電子部品３は、コア基板１０の厚さよりも薄い厚さを有しており、第２基板２は、ビルドアップ層１１を構成する導体層１３ａ、１３ｂと電子部品３の電極３１とを電気的に接続する導電体を含んでいる 。
【選択図】図１

Description

本発明は、部品内蔵基板及び部品内蔵基板の製造方法に関する。

特許文献１には、コア材に設けられた収容穴部に収容されたセラミックチップを含む配線基板が開示されている。セラミックチップの電極と、コア材上に形成されているビルドアップ層内の導体層とがビア導体によって接続されている。

特開２００７－２５８５４１号公報

特許文献１に開示の配線基板では、内蔵すべきセラミックチップの厚さがコア基板の厚さよりも薄くなるに従って、セラミックチップとビルドアップ層の導体層とを接続するビア導体の長さが長くなる。そのため、ビア導体に関する接続信頼性が低下することがある。

本発明の部品内蔵基板は、貫通孔を備えるコア基板、及び、前記コア基板の上に積層されている絶縁層と導体層とによって構成されるビルドアップ層を含む第１基板と、電子部品を内蔵していて前記貫通孔内に配置されている第２基板と、を備えている。そして、前記電子部品は、前記コア基板の厚さよりも薄い厚さを有しており、前記第２基板は、前記ビルドアップ層を構成する前記導体層と前記電子部品の電極とを電気的に接続する導電体を含んでいる。

本発明の部品内蔵基板の製造方法は、貫通孔を備えているコア基板を用意することと、電子部品を内蔵している第２基板を用意することと、前記第２基板を前記貫通孔内に配置することと、前記貫通孔及び前記第２基板を覆うビルドアップ層を前記コア基板上に形成することによって第１基板を形成することと、を含んでいる。そして、前記電子部品は、前記コア基板の厚さよりも薄い厚さを有しており、前記ビルドアップ層を形成することは、前記コア基板上に絶縁層を積層することと、前記絶縁層上に導体層を形成することと、を含み、前記導体層を形成することは、前記第２基板内の導電体を介して、前記導体層と前記電子部品の電極とを電気的に接続することを含んでいる。

本発明の実施形態によれば、部品内蔵基板に内蔵される電子部品と、部品内蔵基板内の導体層との接続信頼性を向上させ得ることがある。また、本発明の実施形態によれば、部品内蔵基板を構成する絶縁層の材料選択の自由度が高まることがある。

本発明の一実施形態の部品内蔵基板の一例を示す断面図。 本発明の一実施形態における第２基板の一例を示す断面図。 図１のIII部の拡大図。 本発明の一実施形態の部品内蔵基板の一例における貫通孔の内壁と第２基板との隙間の変形例を示す断面図。 本発明の一実施形態の部品内蔵基板の変形例を示す断面図。 本発明の一実施形態の部品内蔵基板の製造工程の一例を示す断面図。 本発明の一実施形態の部品内蔵基板の製造工程の一例を示す断面図。 本発明の一実施形態の部品内蔵基板の製造工程の一例を示す断面図。 本発明の一実施形態の部品内蔵基板の製造工程の一例を示す断面図。 本発明の一実施形態の部品内蔵基板の製造工程の一例を示す断面図。 本発明の一実施形態の部品内蔵基板の製造工程の一例を示す断面図。 本発明の一実施形態の部品内蔵基板の製造工程の一例を示す断面図。 本発明の一実施形態の部品内蔵基板の製造工程の一例を示す断面図。 本発明の一実施形態の部品内蔵基板の製造工程の一例を示す断面図。 本発明の一実施形態の部品内蔵基板の製造工程の一例を示す断面図。 本発明の一実施形態の部品内蔵基板の製造工程の一例を示す断面図。 本発明の一実施形態の部品内蔵基板の製造工程の一例を示す断面図。 本発明の一実施形態の部品内蔵基板の製造工程の一例を示す断面図。 本発明の一実施形態の部品内蔵基板の製造工程の一例を示す断面図。

本発明の一実施形態の部品内蔵基板が図面を参照しながら説明される。図１は、一実施形態の部品内蔵基板の一例である部品内蔵基板１００を示す断面図であり、図２は、部品内蔵基板１００が備える第２基板２の断面図であり、図３には、図１のIII部の拡大図が示されている。

図１に示されるように、部品内蔵基板１００は、貫通孔１０１を備えるコア基板１０及びコア基板１０の上に形成されているビルドアップ層１１を含む第１基板１と、電子部品３を内蔵していて貫通孔１０１内に配置されている第２基板２と、を備えている。コア基板１０は、絶縁層１０４と、絶縁層１０４を挟む２つの導体層１０３とによって構成されている。コア基板１０は、コア基板１０の厚さ方向において対向する２つの主面（第１面１０ａ及び第２面１０ｂ）を有している。第１面１０ａ上、及び第２面１０ｂ上、それぞれにビルドアップ層１１が形成されている。

各ビルドアップ層１１は、第１面１０ａの上、又は第２面１０ｂの上に交互に積層されている絶縁層（絶縁層１４ａ及び絶縁層１４ｂ）及び導体層（導体層１３ａ及び導体層１３ｂ）によって構成されている。各ビルドアップ層１１は、貫通孔１０１及び第２基板２を覆っている。

なお、第１基板１の説明では、コア基板１０の厚さ方向において絶縁層１０４から遠い側は「上側」若しくは「上方」、又は単に「上」とも称され、絶縁層１０４に近い側は「下側」若しくは「下方」、又は単に「下」とも称される。さらに、第１基板１の各構成要素において絶縁層１０４と反対側を向く表面は「上面」とも称され、絶縁層１０４側を向く表面は「下面」とも称される。なお、コア基板１０の厚さ方向は単に「Ｚ方向」とも称される。

各ビルドアップ層１１では、コア基板１０側から、順に、絶縁層１４ａ、導体層１３ａ、絶縁層１４ｂ、及び導体層１３ｂが積層されている。導体層１３ｂは、部品内蔵基板１００の外部の要素、例えば、半導体集積回路装置（図示せず）や、部品内蔵基板１００が用いられる電気機器のマザーホード（図示せず）などと接続される接続パッド１３１を含んでいる。絶縁層１４ｂ及び導体層１３ｂ上には、ソルダーレジスト１６が形成されている。ソルダーレジスト１６は、例えばエポキシ樹脂やポリイミド樹脂などの任意の絶縁性材料を用いて形成される。ソルダーレジスト１６には、接続パッド１３１の一部又は全部を露出させる開口が設けられている。

絶縁層１４ａは、導体層１０３と導体層１３ａとを接続するビア導体１５ａを含み、絶縁層１４ｂは、導体層１３ａと導体層１３ｂとを接続するビア導体１５ｂを含んでいる。絶縁層１４ａは、さらに、絶縁層１４ａを貫通し、導体層１３ａと第２基板２に含まれる導体層２３ｂとを接続するビア導体１５ｃ（第１ビア導体）を含んでいる。コア基板１０は、絶縁層１０４を貫通して２つの導体層１０３同士を接続するスルーホール導体１０５を含んでおり、スルーホール導体１０５の内部は、例えばエポキシ、アクリル、又はフェノールなどの樹脂からなる樹脂体１０６で充填されている。

コア基板１０が備える貫通孔１０１は、Ｚ方向に沿ってコア基板１０を貫いている。貫通孔１０１内に第２基板２が収容されている。貫通孔１０１は、平面視で、第２基板２の平面サイズよりも適度に大きな開口を有している。「平面視」は、視線が部品内蔵基板１００の厚さ方向に沿うように部品内蔵基板１００を見ることを意味している。貫通孔１０１は、第２基板２の平面形状と同様の平面形状を有し得る。貫通孔１０１は、平面視において第２基板２を内包しており、貫通孔１０１の内壁によって第２基板２が囲まれている。

図２に示されるように、第２基板２は、貫通孔２０１を備えるコア基板２０と、コア基板２０の両面（第３面２０ａ及び第４面２０ｂ）それぞれに形成されているビルドアップ層２１とを含んでいる。電子部品３は貫通孔２０１内に配置されている。コア基板２０は、絶縁層２０４と、絶縁層２０４を挟む２つの導体層２０３とによって構成されている。ビルドアップ層２１は、第３面２０ａの上、又は第４面２０ｂの上に交互に積層されている第２基板内絶縁層（絶縁層２４ａ及び絶縁層２４ｂ）及び第２基板内導体層（導体層２３ａ及び導体層２３ｂ）によって構成されている。ビルドアップ層２１は、貫通孔２０１及び電子部品３を覆っている。

なお、第２基板２の説明では、Ｚ方向において絶縁層２０４から遠い側は「上側」若しくは「上方」、又は単に「上」とも称され、絶縁層２０４に近い側は「下側」若しくは「下方」、又は単に「下」とも称される。さらに、第２基板２の構成要素において絶縁層２０４と反対側を向く表面は「上面」とも称され、絶縁層２０４側を向く表面は「下面」とも称される。

各ビルドアップ層２１では、コア基板２０側から順に、絶縁層２４ａ、導体層２３ａ、絶縁層２４ｂ、及び導体層２３ｂが積層されている。導体層２３ｂは、第２基板２の外部の導体と接続される接続端子２３１を備えている。前述された第１基板１のビア導体１５ｃは、具体的には、第１基板１の導体層１３ａと第２基板２の接続端子２３１とを接続している。

絶縁層２４ａは、導体層２０３と導体層２３ａとを接続するビア導体２５ａを含み、絶縁層２４ｂは、導体層２３ａと導体層２３ｂとを接続するビア導体２５ｂを含んでいる。絶縁層２４ａは、さらに、導体層２３ａと電気備品３の電極３１とを接続するビア導体２５ｃ（第２ビア導体）を含んでいる。コア基板２０は、絶縁層２０４を貫通して２つの導体層２０３同士を接続するスルーホール導体２０５を含んでいる。

第１基板１の導体層１３ａ、１３ｂ、第２基板２の導体層２３ａ、２３ｂ、並びにコア基板１０、２０それぞれの導体層１０３、２０３は、例えば銅又はニッケルなどの任意の金属で形成されている。これら各導体層は、図１及び図２では簡略化されているが、単層構造に限定されず、それぞれ、複数の金属層を含む多層構造を有し得る。例えば導体層１０３、２０３、２３ａ、２３ｂは、それぞれ、金属箔、無電解めっき膜又はスパッタリング膜、及び、電解めっき膜によって構成され得る。また、導体層１３ａ及び導体層１３ｂは、それぞれ、例えば無電解めっき膜若しくはスパッタリング膜、及び電解めっき膜によって構成され得る。しかし、各導体層の構造は、これらに限定されない。

スルーホール導体１０５、２０５、ビア導体１５ａ～１５ｃ、及びビア導体２５ａ～２５ｃは、各導体層と同様に、銅又はニッケルなどの任意の金属で形成されている。各スルーホール導体及び各ビア導体は、各導体層のいずれかと一体的に形成されており、例えば、無電解めっき膜若しくはスパッタリング膜、及び電解めっき膜によって構成され得る。

本実施形態において、電子部品３は、例えば、電流の増幅や整流などの能動動作を行わない受動部品であってもよく、トランジスタや半導体集積回路装置（ＩＣ）などの能動部品であってもよい。電子部品３が受動部品である場合、電子部品３には、例えば、抵抗器、キャパシタ、及びコイルなどが例示される受動素子が含まれている。電子部品３は、表面実装に適したチップコンデンサ、チップ抵抗、又はチップインダクタなどの各種表面実装部品であってもよい。図２に示される電子部品３は、抵抗や誘電体などの受動素子を含む本体部３２と、本体部３２内の受動素子と接続されている電極３１とを含んでいる。電極３１は、第２基板２のビア導体２５ｃによって導体層２３ａに接続され、さらにビア導体２５ｂを介して導体層２３ｂの接続端子２３１に接続されている。すなわち、第２基板２が備える接続端子２３１の少なくとも一部は、電子部品３の電極３１と電気的に接続されている。

図１及び図２の例において電子部品３はチップコンデンサである。チップコンデンサである電子部品３の電極３１が、ビア導体２５ｃ、ビア導体２５ｂ、ビア導体１５ｃ、及びビア導体１５ｂなどを介して、略最短の経路で接続パッド１３１と接続されている。例えば接続パッド１３１に実装されるＩＣ（図示せず）などのノイズが効果的に軽減されると考えられる。

図３に示されるように、本実施形態において第２基板２に内蔵される電子部品３は、Ｚ方向において、第１基板１のコア基板１０の厚さＴ１０未満の長さＬを有している。図３において電子部品３の長さＬは電子部品３の厚さであり、電子部品３はコア基板１０の厚さＴ１０よりも薄い厚さを有している。電子部品３の厚さは、例えば、コア基板１０の厚さＴ１０の２０％以上、６０％以下である。「電子部品３の厚さ」は、電子部品３が部品内蔵基板１００などの基板に実装されるときに実装面に向けられるべき表面と直交する方向の電子部品３の寸法である。なおコア基板１０の「厚さ」は、コア基板１０の表裏それぞれの最外層の導体層（２つの導体層１０３）の上面同士の間の距離である。

一般に、多層配線基板のコア基板の貫通孔に部品を内蔵する部品内蔵基板において、コア基板の厚さ方向における部品の長さ（例えば厚さ）が所与のコア基板の厚さよりも薄い場合、コア基板の上のビルドアップ層内の導体層と部品との接続距離が長くなる。特に、上記のように部品がコア基板の厚さの６０％以下のように薄い厚さを有する場合、導体層と部品の電極などとの接続距離が顕著に長くなると考えられる。この点に関し、前述した特許文献１では、内蔵部品と導体層とがビア導体で接続されている。多層配線基板のビルドアップ層に設けられるビア導体は、一般的にはコア基板側に向かって先細りとなるテーパー形状を有し得る。そのため、接続すべき導体層と内蔵部品の電極との接続距離が長いと、ビア導体と電極との接触面積が過小となって接続信頼性が低下することがある。この点に鑑みて適切な接触面積を確保すべくビア導体の直径が大きくされると、導体層側のビア導体の端面が過大となって部品内蔵基板の小型化が阻害されることがある。また、ビア導体の長さが長くなると、ビア導体と周囲の絶縁層との熱膨張率の違いに起因してビア導体全体に生じる熱応力が過大となって断線などの不具合発生のリスクが高まることがある。

しかし本実施形態では、電子部品３は第２基板２に内蔵されており、第２基板２が第１基板１の貫通孔１０１に収容されている。図３に示されるように、第２基板２は、電子部品３がＺ方向において有する長さＬよりも大きい厚さＴ２を有している。なお第２基板２の「厚さ」は、第２基板２の表裏それぞれの最外層の導体層（各導体層２３ｂ）の上面同士の間の距離である。第２基板２は、電子部品３の電極３１とビルドアップ層１１を構成する導体層１３ａとを電気的に接続する導電体を含んでいる。図１～図３の例では、第２基板２は、電極３１と導体層１３ａとを電気的に接続する導電体として、ビア導体２５ｃ、導体層２３ａ、ビア導体２５ｂ、及び、導体層２３ｂ（接続パッド２３１）を含んでいる。そして接続パッド２３１が第１基板１のビア導体１５ｃによって導体層１３ａに接続されている。

そのためビア導体１５ｃは、電子部品３の長さＬとコア基板１０の厚さＴ１０との差異に応じて長くならない。ビア導体１５ｃは、第１基板１の導体層１３ａと第２基板２の導体層２３ｂとの間の間隔に相当する長さしか有さない。従って、ビア導体１５ｃと導体層２３ｂとの接触面積は過小となり難く、ビア導体１５ｃの導体層１３ａ側の端面も過大となり難い。またビア導体１５ｃに生じる熱応力の増大が抑制され、ビア導体１５ａに関する断線や剥離なども生じ難い。このように本実施形態によれば、電子部品３と部品内蔵基板１００内の導体層との接続信頼性を向上させ得ることがある。

特に、図１～図３に例示される部品内蔵基板１００では、第２基板２の厚さＴ２と、第１基板１のコア基板１０の厚さＴ１０は略同じである。さらに、第２基板２は、第２基板２のＺ方向の中心と第１基板１のコア基板１０のＺ方向の中心とが一致するように貫通孔１０１内に配置されている。そのため、Ｚ方向におけるコア基板１０の２つの最外の表面（２つの導体層１０３それぞれの上面）と、Ｚ方向における第２基板２の２つの最外の表面（２つの導体層２３ｂそれぞれの上面）とが略面一である。

従って、ビア導体１５ｃは、導体層１３ａと導体層１０３とを接続するビア導体１５ａ（図１参照）と略同じ長さを有し得る。従って、第１基板１内の導体層１３ａと第２基板２内の導体層２３ｂとを接続するビア導体１５ｃは、導体層１３ａとコア基板１０の導体層１０３とを接続する絶縁層１４ａ内の他のビア導体（ビア導体１５ａ）と同等の接続信頼性を有し得ると推察される。

第２基板２の厚さＴ２は、必ずしも、図１～図３の例のように第１基板１のコア基板１０の厚さＴ１０と略同じでなくてもよく、例えば、後に参照される図５の例のようにコア基板１０の厚さＴ１０よりも薄くてもよく、幾分厚くてもよい。また、コア基板１０の第１面１０ａ側及び第２面１０ｂ側のいずれか一方又は両方において、コア基板１０の最外の表面と、第２基板２の最外の表面とが面一でなくてもよい。その場合でも、ビア導体１５ｃの長さは、第２基板２を介さずに導体層１３ａと電子部品３の電極３１とを直接接続するビア導体の長さよりも短くなり得る。第２基板２の厚さＴ２は、例えば、第１基板１のコア基板１０の厚さＴ１０の８５％以上、１０５％以下である。

なお、図１～図３の例のように、第２基板２のＺ方向の中心とコア基板１０のＺ方向の中心とが一致するように第２基板２が配置されていると、コア基板１０の第１面１０ａ側のビア導体１５ｃと第２面１０ｂ側のビア導体１５ｃとの間で長さの差異が生じ難い。従って、第２基板２の厚さＴ２が第１基板１のコア基板１０の厚さＴ１０よりも薄い場合でも、第１面１０ａ側及び第２面１０ｂ側のうちの一方のビア導体１５ｃが過剰に長くなり難い。従って、部品内蔵基板１００全体としての信頼性を低下させる、ビア導体１５ｃのいずれかの信頼性の低下が生じ難い。

上記の観点から、第２基板２は、Ｚ方向において第１基板１のコア基板１０の中心からの第２基板２の中心のずれが、各ビルドアップ層２１の厚さＴ２１よりも小さくなるように配置される。その場合、第１基板１のビア導体１５ｃの長さは、電子部品３の長さＬとコア基板１０の厚さＴ１０との差の半分と、絶縁層１４ａの厚さとの和よりも短くなり得る。すなわち、ビア導体１５ｃの長さは、第２基板２を介さずに導体層１３ａと電子部品３の電極３１とを直接接続するビア導体の長さよりも短くなり得る。なお、絶縁層１４ａの「厚さ」は、貫通孔１０１と平面視で重ならない領域において絶縁層１４ａを挟む２つの導体層（導体層１０３と導体層１３ａ）の間の距離である。

絶縁層１４ａ、１４ｂ、絶縁層２４ａ、２４ｂ、絶縁層１０４、及び絶縁層２０４は、任意の絶縁性樹脂によって形成される。絶縁性樹脂としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）又はフェノール樹脂などが例示される。これら各絶縁層は、さらに、無機フィラーを含んでいてもよい。各絶縁層に含まれる無機フィラーとしては、シリカ（ＳｉＯ₂）、アルミナ、又はムライトなどからなる微粒子が例示される。図１～図３の例では、コア基板１０及びコア基板２０をそれぞれ構成する絶縁層１０４及び絶縁層２０４は、ガラス繊維やアラミド繊維で形成される補強材（芯材）１２を含んでいる。

一方、第１基板１のビルドアップ層１１を構成する絶縁層１４ａ、１４ｂは、補強材を含んでいない。導体層１３ａ及び導体層１３ｂにおいて、微細な配線パターンを形成し易いことがある。これに対して、第２基板２内において電子部品３を覆う絶縁層２４ａ及び絶縁層２４ｂなどの第２基板内絶縁層は、ガラス繊維やアラミド繊維で形成される補強材（芯材）２２を含んでいる。補強材２２を含む比較的高い剛性を有する樹脂によって電子部品３を適切に保持し得ると考えられる。このように、絶縁層１４ａ、１４ｂと絶縁層２４ａ、２４ｂとが互いに異なる機械的特性を有していてもよい。

また、第１基板１内のビルドアップ層１１を構成する絶縁層１４ａ、１４ｂと、第２基板２内のビルドアップ層２１を構成する絶縁層２４ａ、２４ｂとは、補強材以外にも互いに異なる材料を含んでいてもよい。その結果、絶縁層１４ａ、１４ｂと、絶縁層２４ａ、２ｂとが、互いに異なる特性、例えば互いに異なる電気的特性を有していてもよい。

例えば、絶縁層２４ａ、２４ｂを構成する材料の誘電率は、絶縁層１４ａ、１４ｂを構成する材料の誘電率よりも小さくてもよい。また、絶縁層２４ａ、２４ｂを構成する材料の誘電正接は、絶縁層１４ａ、１４ｂを構成する材料の誘電正接よりも小さくてもよい。その場合、第２基板２内を伝送する信号に対する誘電損失が低減されると考えられる。

すなわち、部品内蔵基板１００内に局所的に所望の特性を有する領域を形成することができる。例えば、誘電率や誘電正接の低い材料は、標準的な誘電率や誘電正接を有する材料よりも加工性などに関して劣っていることがある。そのような場合に、部品内蔵基板１００全体ではなく、低誘電損失が所望される領域、例えば電子部品３を覆う第２基板２を構成する絶縁層２４ａ、２４ｂだけに低誘電率及び／又は低誘電正接の材料を用いると有利なことがある。

このように本実施形態では、第２基板２には電子部品３の内蔵に適した材料を用いながら、第１基板１に関しては、電子部品３を内蔵することに伴う材料の制約が緩和される。従って、使用し得る材料の選択幅が広がることがある。すなわち、本実施形態によれば、第１基板１の絶縁層１４ａ、１４ｂなどのように部品内蔵基板を構成する絶縁層の材料選択の自由度が高まることがある。

図１～図３の例では、第２基板２と、第１基板１の貫通孔１０１の内壁との隙間は、２つのビルドアップ層１１の一方（コア基板１０の第１面１０ａ側のビルドアップ層１１）を構成する絶縁層１４ａの材料で充填されている。すなわち、第２基板２と貫通孔１０１の内壁との隙間が、絶縁層１４ａと一体的な充填物で埋められている。

図４には、部品内蔵基板１００における第２基板２と貫通孔１０１の内壁との隙間の変形例が示されている。なお、図４は、図３と同様の部分を示している。図４の例では、第２基板２と貫通孔１０１の内壁との隙間が、絶縁層１４ａとは別個の充填物１０７で充填されている。絶縁層１４ａとは別個の充填物１０７を用いることによって、第２基板２と貫通孔１０１の内壁との隙間が、より確実に埋められると考えられる。

充填物１０７としては、部品内蔵基板１００内の各絶縁層と同様にエポキシ樹脂やＢＴ樹脂などが例示されるが、充填物１０７は、ビルドアップ層１１を構成する絶縁層１４ａの材料とは異なる材料を含んでいてもよい。例えば、第２基板２と貫通孔１０１の内壁との隙間は、絶縁層１４ａを構成する樹脂と組成の異なる樹脂で充填されていてもよい。ビルドアップ層１１を構成する絶縁層１４ａと、貫通孔１０１内の隙間を埋める充填物１０７とには、互いに異なる特性が所望されることがある。その場合、その所望される特性に応じた材料によって、充填物１０７が形成されてもよい。例えば、充填物１０７には、絶縁層１４ａに求められる金属との密着性は強く求められない。従って、最適な熱膨張率を有し得るように、充填物１０７にフィラーが含有されていてもよい。例えば充填物１０７は、絶縁層１４ａよりも高い含有率で無機フィラーを含んでいてもよい。

前述したように、図１などの例では、第２基板２は、第１基板１のコア基板１０と略同じ厚さを有していて、Ｚ方向においてコア基板１０の中心と第２基板２の中心とが一致するように配置されている。しかし、実施形態の部品内蔵基板において、第２基板２は、第１基板１のコア基板１０よりも薄くてもよく、Ｚ方向においてコア基板１０の中心と第２基板２の中心とがずれる位置に配置されてもよい。

図５には、第２基板２ａがコア基板１０よりも薄く、Ｚ方向における第２基板２ａの中心が第１基板１ａのコア基板１０の中心とずれている他の例の部品内蔵基板１００ａが示されている。

図５に示されるように、部品内蔵基板１００ａは、図１の例における第１基板１と略同じ構造を有する第１基板１ａと、第１基板１ａのコア基板１０に設けられた貫通孔１０１内に配置されていて電子部品３を内蔵する第２基板２ａとを備えている。第１基板１ａのコア基板１０は、図１などの例におけるコア基板１０と同じ構造を有している。第１基板１ａは、コア基板１０に加えて、コア基板１０の第１面１０ａ上に形成されているビルドアップ層１１ａと、コア基板１０の第２面１０ｂ上に形成されていて図１のビルドアップ層１１と同じ構造を有するビルドアップ層１１とを備えている。ビルドアップ層１１ａは、貫通孔１０１及び第２基板２ａを覆う絶縁層１４ｃと、図１の例と同じ構造をそれぞれ有する導体層１３ａ、絶縁層１４ｂ及び導体層１３ｂとによって構成されている。

第２基板２ａは、電子部品３を収容する貫通孔２０１を備えるコア基板２０と、コア基板２０の第３面２０ａ上、及び第４面２０ｂ上、それぞれに積層されている絶縁層２４ｃ及び絶縁層２４ｃ上に形成された導体層２３ｃとを含んでいる。絶縁層２４ｃは、導体層２３ｃと電子部品３の電極３１とを接続するビア導体２５ｄを含んでいる。導体層２３ｃは、ビア導体２５ｄによって電極３１と電気的に接続されている接続端子２３１を含んでいる。

図５の例において第２基板２ａの厚さは、第１基板１ａのコア基板１０の厚さよりも薄い。また、第２基板２ａは、コア基板１０の第２面１０ｂ側において、コア基板１０の最外の表面（導体層１０３における絶縁層１０４と反対側の表面）と、第２基板２ａの最外の表面（導体層２３ｃにおけるコア基板２０と反対側の表面）とが面一になるように配置されている。従って、コア基板１０の第１面１０ａ側では、コア基板１０の最外の表面（導体層１０３の上面）と、第２基板２ａの最外の表面（導体層２３ｃの上面）との間に段差が生じている。そしてこの段差に対応する貫通孔１０１内の領域は、第１基板１ａの絶縁層１４ｃによって充填されている。そのため、貫通孔１０１と平面視で重なる領域における絶縁層１４ｃの厚さが、その他の領域における厚さよりも厚くなっている。

第１基板１ａは、貫通孔１０１と平面視で重なる領域の絶縁層１４ｃを貫いて導体層１３ａと第２基板２ａの導体層２３ｃとを接続するビア導体１５ｄを含んでいる。ビア導体１５ｄは、具体的には、導体層１３ａと、第２基板２ａの接続端子２３１とを接続している。従って、電子部品３の電極３１と第１基板１ａの導体層１３ａとが、ビア導体２５ｄ、導体層２３ｃ（接続端子２３１）、及びビア導体１５ｄを介して電気的に接続されている。ビア導体１５ｄは、図１の例のビア導体１５ｃよりも長いが、第２基板２ａを介さずに導体層１３ａと電子部品３の電極３１とを直接接続するビア導体の長さよりも短くなり得る。従って図５の例も、電子部品３と部品内蔵基板１００ａ内の導体層との接続信頼性を向上させ得ることがある。

図５の例において第２基板２ａの導体層２３ｃは、配線パターン２３２を含んでいる。配線パターン２３２は、ビア導体２５ｄを介して電子部品３の電極３１に電気的に接続されている。電極３１との電気的接続に加えて配線パターン２３２は、接続端子２３１及びビア導体１５ｄを介して導体層１３ａと電気的に接続されている。導体層１３ａは、ビア導体１５ｂを介して、導体層１３ｂの接続パッド１３１に電気的に接続されている。

結果として、電子部品３の電極３１は、平面視で電極３１と重ならない位置に設けられている、第２基板２ａ内の接続端子２３１及び第１基板１ａ内の接続パッド１３１と電気的に接続されている。このように第２基板２ａが備える導体層２３ｃなどの導体層は、電子部品３の電極３１と、平面視で電極３１と異なる位置に設けられている第１基板１ａ内及び／又は第２基板２ａ内の導体パッドとの電気的接続を中継する配線パターンを含んでいてもよい。

なお、図５の例において、絶縁層１４ｃよりも上側の導体層及び絶縁層、コア基板１０、コア基板２０、並びにビルドアップ層１１は、図１の例の部品内蔵基板１００におけるそれらの構造と同様の構造を有している。従って、これらの構成要素については、図５において図１と同じ符号が付され、重複する説明は省略される。

次に、一実施形態の部品内蔵基板の製造方法が、図１～図３の部品内蔵基板１００を例に、図６Ａ～図６Ｇ及び図７Ａ～図７Ｇを参照して説明される。本実施形態の部品内蔵基板の製造方法は、図６Ａ～図６Ｇに示されるように、電子部品３を内蔵する第２基板２を用意することを含んでいる。

まず、図６Ａに示されるように、絶縁層２０４と、絶縁層２０４の両表面にそれぞれ積層された金属箔２０６とを含む出発基板２００が用意される。例えば、補強材１２を含むガラスエポキシ基板の両面に銅箔が圧着された両面銅張積層板が出発基板２００として用意される。

図６Ｂに示されるように、例えば出発基板２００の両面からの炭酸ガスレーザー光の照射によって、出発基板２００におけるスルーホール導体２０５の形成位置に貫通孔が形成される。さらにその貫通孔内及び図６Ａの金属箔２０６上に無電解めっき又はスパッタリングなどによって金属膜が形成される。そしてこの金属膜を給電層として用いる電解めっきによってめっき膜が形成される。その結果、導体層２０３及びスルーホール導体２０５が形成される。その後、サブトラクティブ法によって導体層２０３をパターニングすることによって所定の導体パターンを含む導体層２０３を両面に備えるコア基板２０が得られる。図６Ｂの例では、後工程で形成される貫通孔２０１に対応する領域の導体層２０３が、パターニングによって徐去されている。

図６Ｃに示されるように、コア基板２０に貫通孔２０１が形成される。例えば、形成されるべき貫通孔２０１の輪郭に沿って、絶縁層２０４に炭酸ガスレーザー若しくはＹＡＧレーザーなどによるレーザー光が照射され、コア基板２０から貫通孔２０１に対応する領域が除去される。貫通孔２０１は、レーザー光の照射に限らず、例えばドリル加工などの任意の方法で形成され得る。

続いて、図６Ｄに示されるように、例えばＰＥＴ（ポリエチレンテレフタレート）からなる支持材Ｃが、コア基板２０の一方の面２０ｂに設けられる。これにより、図６Ｄに示されるように、貫通孔２０１の一方の開口が塞がれる。支持材Ｃは、例えば少なくとも一面に粘着性を有する粘着シートからなり、この粘着性を有する面がコア基板２０に接着される。そして、貫通孔２０１内に露出する支持材Ｃの粘着性を有する一面上に、電子部品３が配置される。例えばチップマウンタを用いて電子部品３が載置される。電子部品３は、例えば、抵抗、コンデンサ、又はインダクタなどの受動部品であってもよく、トランジスタやＩＣなどの能動部品であってもよい。電子部品３は、表面実装に適したチップコンデンサ、チップ抵抗、又はチップインダクタなどの表面実装部品であってもよい。

図６Ｅに示されるように、半硬化状態で例えばシート状に成型されたエポキシ樹脂が、コア基板２０の他方の面２０ａ上に載置され、コア基板２０に向けて加圧及び加熱される。その結果、コア基板２０の他方の面２０ａ上に絶縁層２４ａが形成される。シート状のエポキシ樹脂は、補強材２２を含むプリプレグであってもよい。その場合、図６Ｅに示されるように、銅箔などの金属箔２３ａ１が、プリプレグ上に積層されて絶縁層２４ａと熱圧着されてもよい。この加圧及び加熱によって、シート状に成型された半硬化状態の樹脂が軟化すると共に、その一部が、貫通孔２０１の内部、具体的には、電子部品３と貫通孔２０１の内壁との隙間に流れ込む。電子部品３と貫通孔２０１の内壁との隙間が、絶縁層２４ａを構成する樹脂で充填される。また電子部品３が貫通孔２０１内の樹脂によって保持される。その後、支持材Ｃが除去される。

図６Ｆに示されるように、コア基板２０の一方の面２０ｂ上にも絶縁層２４ａが形成される。コア基板２０の他方の面２０ａ上への絶縁層２４ａの形成時と同様に、例えば補強材２２を含むプリプレグのような、半硬化状態でシート状に形成された樹脂が、コア基板２０の一方の面２０ｂ上に載置され、加熱及び加圧される。その結果、コア基板２０の両面が絶縁層２４ａに覆われる。この一方の面２０ｂ上への絶縁層２４ａの形成においても、図６Ｆに示されるように、銅箔などの金属箔２３ａ１が絶遠層２４ａと熱圧着されてもよい。

図６Ｇに示されるように、コア基板２０の両面それぞれの絶縁層２４ａ上に導体層２３ａが形成されると共に、ビア導体２５ａ及びビア導体２５ｃが形成される。さらに、絶縁層２４ａ及び導体層２３ａの上に絶縁層２４ｂが形成され、絶縁層２４ｂ上に導体層２３ｂが形成されると共に、絶縁層２４ｂ内にビア導体２５ｂが形成される。導体層２３ａ、２３ｂ、及び絶縁層２４ｂは、一般的なビルドアップ多層基板の導体層及び絶縁層の形成方法で形成され得る。例えば導体層２３ａ、２３ｂは、金属箔を用いるセミアディティブ法を用いて形成される。電子部品３を内蔵する第２基板２は、例えば、以上の工程を経ることによって用意され得る。

図６Ｇの例では、第２基板２の外表面に接続端子２３１が形成されている。すなわち、導体層２３ｂは、接続端子２３１を含むように形成される。接続端子２３１は、ビア導体２５ｂ、導体層２３ａ、及びビア導体２５ｃを介して電子部品３の電極３１と電気的に接続されている。

本実施形態の部品内蔵基板の製造方法は、さらに、図７Ａ～図７Ｇに示されるように、第１基板１を形成することを含んでいる。具体的には、本実施形態の製造方法は、第１基板１のコア基板１０を用意することと、第２基板２をコア基板１０の貫通孔１０１内に配置することと、コア基板１０上にビルドアップ層１１を形成することと、を含んでいる。まず、図７Ａ～図７Ｃに示されるように、第１基板１のコア基板１０が用意される。

図７Ａに示されるように、絶縁層１０４と、絶縁層１０４の両表面にそれぞれ積層された金属箔１０８とを含む出発基板１１０が用意される。絶縁層１０４は、例えばエポキシ樹脂、ＢＴ樹脂、又はフェノール樹脂、などの任意の絶縁性樹脂によって形成されている。図７Ａの例では、絶縁層１０４は、ガラス繊維などによって構成される補強材１２を含んでいる。金属箔１０８は、例えば、銅又はニッケルなどの任意の金属で形成されている。出発基板１１０は、例えば両面銅張積層板である。用意された出発基板１１０には、スルーホール導体１０５（図７Ｂ参照）の形成位置に導通用孔１０５ａが形成される。導通用孔１０５ａは、例えば、ドリル加工、又は炭酸ガスレーザー光によるレーザー加工などによって形成される。

図７Ｂに示されるように、絶縁層１０４の両面に導体層１０３が形成され、導通用孔１０５ａ内にスルーホール導体１０５が形成される。図７Ｂでは各スルーホール導体１０５及び各導体層１０３の図示が簡略化されているが、各スルーホール導体１０５及び各導体層１０３は、２層以上の金属層を含む積層構造を有し得る。例えば、スパッタリング又は無電解めっき、及び電解めっきによって、導通用孔１０５ａの内壁面上、及び、図７Ａの金属箔１０８上に２層の金属膜が形成される。導通用孔１０５ａの内壁面上には、この２層の金属膜からなる筒状のスルーホール導体１０５が形成される。

筒状のスルーホール導体１０５の中空部分は樹脂体１０６で充填される。例えば、エポキシ、アクリル又はフェノールなどの樹脂が、スルーホール導体１０５の中空部分に注入され、必要に応じて加熱などによって固化される。その結果、スルーホール導体１０５の中空部分を埋める樹脂体１０６が形成される。樹脂体１０６の両端面は、化学機械研磨などの任意の方法で研磨されてもよい。

絶縁層１０４の両面の２層の金属膜上及び樹脂体１０６の両端面上には、スパッタリング又は無電解めっき、及び電解めっきによって、さらに２層の金属膜が形成される。スルーホール導体１０５に対する所謂蓋めっき膜が形成されると共に、絶縁層１０４の両面に、全部で５層構造の導体層１０３が形成される。その後、導体層１０３上に、導体層１０３が有するべき導体パターンに応じた開口を有するエッチングマスクが形成され、図７Ｂに示されるように、導体層１０３の不要部分が、例えばウェットエッチングやドライエッチングによって除去される。その結果、導体層１０３に所望の導体パターンが形成される。図７Ｂの例では、後工程で形成される貫通孔１０１の輪郭に対応する導体層１０３の領域が、パターニングによって徐去されている。

図７Ｃに示されるように、絶縁層１０４に貫通孔１０１が形成される。例えば、形成されるべき貫通孔１０１の輪郭に沿って、絶縁層１０４に炭酸ガスレーザー若しくはＹＡＧレーザーなどによるレーザー光が照射され、絶縁層１０４から貫通孔１０１に対応する領域が除去される。その結果、貫通孔１０１を備えるコア基板１０が用意される。貫通孔１０１は、レーザー光の照射に限らず、例えばドリル加工などの任意の方法で形成され得る。

用意されたコア基板１０の一方の面（第２面１０ｂ）には、例えばＰＥＴからなる支持材Ｃが設けられる。貫通孔１０１の第２面１０ｂ側の開口が塞がれる。支持材Ｃは少なくとも一面に粘着面を有しており、この粘着面がコア基板１０に接着される。

図７Ｄに示されるように、前述された一例の方法で用意された第２基板２が貫通孔１０１内に配置される。第２基板２は、例えばチップマウンタなどを用いて、貫通孔１０１内に露出する支持材Ｃの粘着面上に載置される。第２基板２内の電子部品３は、貫通孔１０１内に第２基板２が配置された状態で、第１基板１のコア基板１０の厚さ方向（Ｚ方向）に沿う長さとしてコア基板１０の厚さ未満の長さを有している。図７Ｃの例では、Ｚ方向に沿う電子部品３の長さは電子部品３の厚さであり、電子部品３は、コア基板１０の厚さよりも薄い厚さを有している。電子部品３の厚さは、例えば、コア基板１０の厚さの２０％以上、６０％以下である。

図７Ｅ～図７Ｇに示されるように、貫通孔１０１及び第２基板２を覆うビルドアップ層１１が形成される。具体的には、コア基板１０上に絶縁層１４ａが積層され、絶縁層１４ａ上に導体層１３ａが形成される。さらに、絶縁層１４ｂ及び導体層１３ｂが形成される。

まず、図７Ｅに示されるように、コア基板１０における支持材Ｃが設けられていない第１面１０ａ上、及び第２基板２上に、例えば半硬化状態で膜状に形成された樹脂が載置され、コア基板１０に向けて加圧及び加熱される。その結果、第１面１０ａ上に絶縁層１４ａが形成される。この加圧及び加熱によって、膜状に形成された半硬化状態の樹脂が軟化すると共に、その一部が、貫通孔１０１の内部、具体的には、第２基板２と貫通孔１０１の内壁との隙間に流れ込む。第２基板２と貫通孔１０１の内壁との間が、絶縁層１４ａを構成する樹脂で充填される。また第２基板２が貫通孔１０１内の樹脂によって保持される。コア基板１０の第１面１０ａ上に載置される膜状に形成された樹脂は、例えば、エポキシ樹脂、ＢＴ樹脂、又はフェノール樹脂などである。絶縁層１４ａの形成後、支持材Ｃが除去される。

なお、本実施形態の部品内蔵基板の製造方法では、第２基板２と貫通孔１０１の内壁との隙間が、ビルドアップ層１１の形成前、すなわち絶縁層１４ａの形成前に充填されてもよい。その場合、例えば絶縁層１４ａを構成する材料とは異なる材料からなる充填物で、第２基板２と貫通孔１０１の内壁との隙間が充填されてもよい。例えば、先に参照された図４の例のエポキシ樹脂やＢＴ樹脂などからなる充填物１０７によって、第２基板２と貫通孔１０１の内壁との隙間が充填されてもよい。絶縁層１４ａの形成とは別個の工程で第２基板２と貫通孔１０１の内壁との隙間の充填を行うことによって、第２基板２と貫通孔１０１の内壁との隙間が、より確実に埋められると考えられる。例えば、図７Ｄに示される状態で、第２基板２と貫通孔１０１の内壁との隙間にエポキシ樹脂やＢＴ樹脂などが注入され、必要に応じて加熱などによって固化されてもよい。このように本実施形態の部品内蔵基板の製造方法は、さらに、ビルドアップ層１１の形成の前に、貫通孔１０１の内壁と第２基板２との隙間を所定の充填物で充填することを含んでいてもよい。

図７Ｆに示されるように、コア基板１０の第２面１０ｂにも絶縁層１４ａが形成される。コア基板１０の第１面１０ａへの絶縁層１４ａの形成時と同様に、例えば、半硬化状態で膜状に形成されたエポキシ樹脂などが、第２面１０ｂ上に載置され、加熱及び加圧される。第２面１０ｂ上に載置された膜状の樹脂が硬化し、その樹脂からなる絶縁層１４ａが第２面１０ｂ上に形成される。

図７Ｇに示されるように、コア基板１０の両面それぞれに、さらに導体層１３ａ、絶縁層１４ｂ、及び導体層１３ｂを形成することによって、ビルドアップ層１１が形成される。絶縁層１４ａにはビア導体１５ａ及びビア導体１５ｃが形成され、絶縁層１４ｂにはビア導体１５ｂが形成される。本実施形態の部品内蔵基板の製造方法では、ビルドアップ層１１を構成する導体層を形成することは、第２基板２内の導電体を介して、ビルドアップ層１１を構成する導体層と電子部品３の電極３１とを電気的に接続することを含んでいる。すなわち、ビルドアップ層１１の形成工程を通じて、導体層１３ａ及び／又は導体層１３ｂが、第２基板２内の各導体層及び各ビア導体を介して、電子部品３の電極３１と電気的に接続される。

図７Ｇの例では、導体層１３ｂ及び導体層１３ａが、ビア導体１５ｂ、ビア導体１５ｃ、導体層２３ｂ（接続端子２３１）、ビア導体２５ｂ、導体層２３ａ、及び、ビア導体２５ｃを介して、電子部品３の電極３１と電気的に接続される。すなわち図７Ｇの例では、ビルドアップ層１１内の導体層と電極３１とを電気的に接続することは、少なくとも、絶縁層１４ａを貫通して導体層１３ａと第２基板２の接続端子２３１とを接続するビア導体１５ｃを形成することを含んでいる。

例えば炭酸ガスレーザー光の照射により、絶縁層１４ａにビア導体１５ａ、１５ｃを設けるためのビアホールが形成される。続いて、例えば無電解めっき又はスパッタリングなどにより、絶縁層１４ａ上、及び、ビアホール内に、例えば銅やニッケルなどの任意の金属からなる金属膜が形成される。そして、この金属膜上に、例えばフォトリソグラフィ技術を用いて、適切な開口を有するめっきレジスト（図示せず）が形成される。そして、めっきレジストの下の金属膜を給電層として用いる電解めっきによって、めっきレジストの開口内に銅やニッケルなどの任意の金属からなるめっき膜が形成される。ビアホール内にはビア導体１５ａ及びビア導体１５ｃが形成される。その後、めっきレジストが除去され、その除去によって露出する金属膜が、例えばエッチングによって除去される。その結果、所望の導体パターンを含む導体層１３ａが形成される。

その後、絶縁層１４ａの形成方法と同様の方法で、絶縁層１４ａ及び導体層１３ａの上に絶縁層１４ｂが形成される。さらに、導体層１３ａ、及びビア導体１５ａ、１５ｃの形成方法と同様の方法で、導体層１３ｂ及びビア導体１５ｂが形成される。導体層１３ｂは、ビア導体１５ｂを介して、第２基板２の接続端子２３１、さらに電子部品３の電極３１に、電気的に接続される。このようにコア基板１０上に各絶縁層を積層し、さらに各絶縁層上に各導体層を形成することによってビルドアップ層１１が形成される。

ビルドアップ層１１の形成後、ソルダーレジスト１６が、絶縁層１４ｂの露出面上、及び導体層１３ｂ上に形成される。ソルダーレジスト１６には、導体層１３ｂの一部を露出させる開口が設けられる。ソルダーレジスト１６及びその開口は、感光性のエポキシ樹脂又はポリイミド樹脂などを含む樹脂層の形成と、適切な開口パターンを有するマスクを用いた露光及び現像とによって形成される。

ソルダーレジスト１６の開口に露出する導体層１３ｂの表面上には、バンプ（図示せず）が、例えば、はんだボールの接続により形成されてもよい。また、バンプの形成の代わりに、又はバンプの形成前に、無電解めっき、半田レベラ、又はスプレーコーティングなどによって、Ａｕ、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、はんだ、又は耐熱性プリフラックスなどからなる表面保護膜（図示せず）が形成されてもよい。以上の工程を経る事によって図１の例の部品内蔵基板１００が完成する。

実施形態の部品内蔵基板は、各図面に例示される構造、並びに、本明細書において例示される構造、形状、及び材料を備えるものに限定されない。例えば、第１基板及び第２基板内の各ビルドアップ層の導体層及び絶縁層それぞれの層数は、１層であってもよく、３層以上であってもよい。また、第２基板は、コア基板とビルドアップ層とを必ずしも備えていなくてもよい。第２基板は、第１基板のコア基板の厚さ方向における電子部品の寸法よりも大きな厚さを有していればよい。また、第１基板のビルドアップ層の絶縁層が補強材を含んでいてもよく、第２基板内の絶縁層が補強材を含んでいなくてもよい。

実施形態の部品内蔵基板の製造方法は、各図面を参照して説明された方法に限定されない。例えば、第２基板の各絶縁層及び各導体層は、一般的なビルドアップ多層基板の製造方法以外の方法で形成されてもよい。第２基板は、コア基板となる出発基板ではなく、後に除去される支持基板上で、コアレス構造を有するように形成されてもよい。また、第１基板及び第２基板の各導体層は、セミアディティブ法以外の方法で形成されてもよい。実施形態の部品内蔵基板の製造方法には、前述された各工程以外に任意の工程が追加されてもよく、前述された工程のうちの一部が省略されてもよい。

１００、１００ａ 部品内蔵基板
１、１ａ 第１基板
１０ コア基板
１０１ 貫通孔
１０７ 充填物
１１、１１ａ ビルドアップ層
１３ａ、１３ｂ 導体層
１３１ 接続パッド
１４ａ～１４ｃ 絶縁層
１５ａ～１５ｄ ビア導体
２、２ａ 第２基板
２２ 補強材
２３ａ～２３ｃ 導体層（第２基板内導体層）
２３１ 接続端子
２３２ 配線パターン
２４ａ～２４ｃ 絶縁層（第２基板内絶縁層）
３ 電子部品
３１ 電極
Ｌ 電子部品における第１基板のコア基板の厚さ方向に沿う長さ
Ｔ１０ 第１基板のコア基板の厚さ
Ｔ２ 第２基板の厚さ
Ｚ 第１基板のコア基板の厚さ方向

Claims (17)

1. 貫通孔を備えるコア基板、及び、前記コア基板の上に積層されている絶縁層と導体層とによって構成されるビルドアップ層を含む第１基板と、
   電子部品を内蔵していて前記貫通孔内に配置されている第２基板と、
   を備える部品内蔵基板であって、
   前記電子部品は、前記コア基板の厚さよりも薄い厚さを有しており、
   前記第２基板は、前記ビルドアップ層を構成する前記導体層と前記電子部品の電極とを電気的に接続する導電体を含んでいる。
2. 請求項１記載の部品内蔵基板であって、前記電子部品の前記厚さは、前記コア基板の厚さの２０％以上、６０％以下である。
3. 請求項１記載の部品内蔵基板であって、前記第２基板の厚さは前記コア基板の厚さの８５％以上、１０５％以下である。
4. 請求項１記載の部品内蔵基板であって、前記電子部品はチップコンデンサである。
5. 請求項１記載の部品内蔵基板であって、前記第２基板は、前記電極と電気的に接続されていて前記第２基板の外部の導体と接続される接続端子を備えている。
6. 請求項５記載の部品内蔵基板であって、
   前記ビルドアップ層は前記絶縁層を貫通するビア導体を含み、
   前記ビルドアップ層を構成する前記導体層と前記接続端子とが前記ビア導体によって接続されている。
7. 請求項６記載の部品内蔵基板であって、前記ビルドアップ層を構成する前記導体層と前記接続端子とを接続する前記ビア導体の長さは、前記電子部品の前記厚さと前記コア基板の厚さとの差の半分と、前記ビア導体に貫通される前記絶縁層の厚さとの和よりも短い。
8. 請求項１記載の部品内蔵基板であって、
   前記第２基板は、前記電極に電気的に接続されている配線パターンを含んでおり、
   前記配線パターンは、前記ビルドアップ層を構成する前記導体層と電気的に接続されている。
9. 請求項１記載の部品内蔵基板であって、
   前記第２基板は、前記電子部品を覆う第２基板内絶縁層を含み、
   前記第２基板内絶縁層は、前記ビルドアップ層を構成する前記絶縁層と、誘電率及び誘電正接のいずれか一方又は両方が異なる。
10. 請求項９記載の部品内蔵基板であって、
    前記第２基板内絶縁層は、前記ビルドアップ層を構成する前記絶縁層よりも、誘電率及び誘電正接のいずれか一方又は両方が小さい。
11. 請求項１記載の部品内蔵基板であって、
    前記第２基板は、前記電子部品を覆う第２基板内絶縁層を含み、
    前記第２基板内絶縁層は、補強材を含む樹脂によって形成されている。
12. 請求項１記載の部品内蔵基板であって、前記第２基板と前記貫通孔の内壁との隙間が、前記ビルドアップ層内の絶縁層を構成する樹脂と異なる組成の樹脂で充填されている。
13. 貫通孔を備えているコア基板を用意することと、
    電子部品を内蔵している第２基板を用意することと、
    前記第２基板を前記貫通孔内に配置することと、
    前記貫通孔及び前記第２基板を覆うビルドアップ層を前記コア基板上に形成することによって第１基板を形成することと、
    を含む部品内蔵基板の製造方法であって、
    前記電子部品は、前記コア基板の厚さよりも薄い厚さを有しており、
    前記ビルドアップ層を形成することは、前記コア基板上に絶縁層を積層することと、前記絶縁層上に導体層を形成することと、を含み、
    前記導体層を形成することは、前記第２基板内の導電体を介して、前記導体層と前記電子部品の電極とを電気的に接続することを含んでいる。
14. 請求項１３記載の部品内蔵基板の製造方法であって、前記電子部品の前記厚さは、前記コア基板の厚さの２０％以上、６０％以下である。
15. 請求項１３記載の部品内蔵基板の製造方法であって、
    前記第２基板を用意することは、前記電極に電気的に接続されている接続端子を前記第２基板の表面に形成することを含んでおり、
    前記導体層と前記電極とを電気的に接続することは、前記絶縁層を貫通して前記導体層と前記接続端子とを接続するビア導体を形成することを含んでいる。
16. 請求項１３記載の部品内蔵基板の製造方法であって、さらに、前記ビルドアップ層の形成の前に、前記貫通孔の内壁と前記第２基板との隙間を所定の充填物で充填することを含んでいる。
17. 請求項１３記載の部品内蔵基板の製造方法であって、前記電子部品はチップコンデンサである。

Images