JP2023131595A - 配線基板 - Google Patents

Abstract

【課題】接続信頼性の高い配線基板の提供。【解決手段】実施形態の配線基板は、第１面１００Ｆ及び第２面１００Ｓを備え、スルーホール導体１０３を有するコア基板１００と、複数の第１絶縁層１１、第１導体層１２、及び第１ビア導体１３を備える、第１ビルドアップ部１０と、複数の第２絶縁層２１、第２導体層２２、及び第２ビア導体２３を備える、第２ビルドアップ部２０と、を有している。第１ビルドアップ部１０は、複数の第１部品搭載パッド１２Ｐを含む第１外面ＦＳを備え、第２ビルドアップ部２０は、複数の第２部品搭載パッド２２Ｐ及び複数の第３接続パッド２４Ｐを含む第２外面ＳＳを備え、第１部品搭載パッド１２Ｐと第２部品搭載パッド２２Ｐとは、互いに電気的に接続されており、第２部品搭載パッド２２Ｐと第３接続パッド２４Ｐとは、第２コア導体層１２２を介さずに電気的に接続されている。【選択図】図１

Description

本発明は、配線基板に関する。

特許文献１には、スルーホール導体（ビア導体）を有するコア基板を備えた配線板（多層積層配線板）が開示されている。配線板の一方の表面に形成されている導体パッドは半田ボールを介してマザーボードに接続されている。配線板の他方の表面に形成されている導体パッド上には第１半導体素子及び第２半導体素子が実装配置されてパッケージ基板を構成している。第１半導体素子と第２半導体素子は、配線板内に配置されている副配線板（配線構造体）内の導体パターンを介して電気的に接続されている。副配線板の導体パターンは、Ｌ／Ｓ（ライン／スペース）が１μｍ／１μｍ～５μｍ／５μｍになるように形成されている。また、一方の面側に配置されるマザーボードと他方の面側に配置される第２半導体素子とは、スルーホール導体を介して電気的に接続されている。

特開２０１３－２１４５７８号公報

特許文献１に開示されている配線板においては、第１半導体素子を搭載する導体パッド及び第２半導体素子を搭載する導体パッドは、マザーボードと接続される導体パッドと反対側のひとつの面に形成されている。ひとつの面に搭載される第１半導体素子と第２半導体素子とは、互いにひとつの側面を対向させて配置される。マザーボードと接続される導体パッドと第２半導体素子とは比較的緩やかな配線ルールで形成され得るスルーホール導体を介して接続されている。また、第１半導体素子を搭載する導体パッドと第２半導体素子を搭載する導体パッドとは副配線板の比較的高密度な配線パターンを介して接続されている。第２半導体素子とマザーボードとを接続する導体パターン、及び、第１半導体素子と第２半導体素子とを接続する導体パターンの引き回しの自由度が低いと考えられる。

本発明の配線基板は、第１コア導体層を有する第１面及び前記第１面と反対側の第２コア導体層を有する第２面を備え、前記第１コア導体層及び前記第２コア導体層を接続する複数のスルーホール導体を有するコア基板と、前記第１面上に形成され、複数の第１絶縁層、第１導体層、及び第１ビア導体を備える、第１ビルドアップ部と、前記第２面上に形成され、複数の第２絶縁層、第２導体層、及び第２ビア導体を備える、第２ビルドアップ部と、を有している。前記第１ビルドアップ部は、前記第１面と反対側の表面に複数の第１部品搭載パッドを含む第１外面を備え、前記第２ビルドアップ部は、前記第２面と反対側の表面に複数の第２部品搭載パッド及び複数の第３接続パッドを含む第２外面を備え、前記第１部品搭載パッドと前記第２部品搭載パッドとは、前記第１ビア導体、前記スルーホール導体、及び、前記第２ビア導体を介して互いに電気的に接続されており、前記第２部品搭載パッドと前記第３接続パッドとは、前記第２コア導体層、前記スルーホール導体、及び前記第１コア導体層を介さずに電気的に接続されている。

本発明の実施形態によれば、第１外面に形成されている第１部品搭載パッドと、第２外面に形成されている第２部品搭載パッドとは、第１導体層、第１ビア導体、第１コア導体層、スルーホール導体、第２コア導体層、第２ビア導体、及び第２導体層を介して接続される。また、第２部品搭載パッドと第３接続パッドとは第２コア導体層、スルーホール導体、及び第１コア導体層を介さずに接続される。第１部品搭載パッドと第２部品搭載パッドとを接続する導体パターン、及び、第２部品搭載パッドと第３接続パッドとを接続する導体パターンにおける引き回しの自由度が向上し得ると考えられる。また、第１部品搭載パッドと第２部品搭載パッドとがそれぞれ反対側の面に形成され、部品が配線基板の両面に搭載されることで、配線基板の平面方向における寸法は小型化され得る。

本発明の一実施形態の、配線基板の一例を示す断面図。 本発明の一実施形態の、配線基板の他の例を示す断面図。 本発明の一実施形態の、配線基板のさらに他の例を示す断面図。 本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。 本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。 本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。 本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。 本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。 本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。 本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。

本発明の一実施形態の配線基板が図面を参照しながら説明される。なお、以下、参照される図面においては、各構成要素の正確な比率を示すことは意図されておらず、本発明の特徴が理解され易いように描かれている。図１には、一実施形態の配線基板が有し得る構造の一例として、配線基板１の断面図が示されている。

図１に示されるように、配線基板１は、その厚さ方向において対向する２つの面（第１面１００Ｆ及び第１面１００Ｆの反対面である第２面１００Ｓ）を有するコア基板１００を有している。コア基板１００の第１面１００Ｆ上には、第１ビルドアップ部１０が形成されており、コア基板１００の第２面１００Ｓ上には第２ビルドアップ部２０が形成されている。第１ビルドアップ部１０の最も外側の表面は配線基板１の第１外面としてＦ面ＦＳを構成しており、第２ビルドアップ部２０の最も外側の表面は配線基板１の第２外面としてＳ面ＳＳを構成している。

コア基板１００は、絶縁層（コア基板絶縁層）１０１と、絶縁層１０１の第１ビルドアップ部１０側及び第２ビルドアップ部２０側それぞれに積層されている導体層１２１、１２２とを含んでいる。第１ビルドアップ部１０側の導体層１２１の表面と、絶縁層１０１の第１ビルドアップ部１０側の表面の露出部分とによって第１面１００Ｆが構成される。第２ビルドアップ部２０側の導体層１２２の表面と、絶縁層１０１の第２ビルドアップ部２０側の表面の露出部分とによって第２面１００Ｓが構成される。

絶縁層１０１は、絶縁層１０１を厚さ方向に貫通し、第１面１００Ｆ側の導体層１２１と第２面１００Ｓ側の導体層１２２とを接続するスルーホール導体１０３を含んでいる。なお、第１面１００Ｆを構成する導体層１２１は第１コア導体層１２１とも称され、第２面１００Ｓを構成する導体層１２２は第２コア導体層１２２とも称される。

第１ビルドアップ部１０は、交互に積層される複数の絶縁層１１及び導体層１２を含んでいる。第２ビルドアップ部２０は、交互に積層される複数の絶縁層２１及び導体層２２を含んでいる。図１に示される例の配線基板１では、第１ビルドアップ部１０は６つの絶縁層１１と６つの導体層１２とを含んでいる。第２ビルドアップ部２０は６つの絶縁層２１と６つの導体層２２とを含んでいる。

第１ビルドアップ部１０は、絶縁層１１を貫通し、絶縁層１１を介して隣接する導体層（導体層１２同士、又は、導体層１２と導体層１２１）を接続するビア導体１３を有している。第２ビルドアップ部２０は、絶縁層２１を貫通し、絶縁層２１を介して隣接する導体層（導体層２２同士、又は、導体層２２と導体層１２２）を接続するビア導体２３を有している。

以下、配線基板の説明において、第１ビルドアップ部１０に含まれる絶縁層１１は第１絶縁層１１とも称され、導体層１２は第１導体層１２とも称され、ビア導体１３は第１ビア導体１３とも称される。また、第２ビルドアップ部２０に含まれる絶縁層２１は第２絶縁層２１とも称され、導体層２２は第２導体層２２とも称され、ビア導体２３は第２ビア導体２３とも称される。

なお、配線基板の説明では、配線基板１の厚さ方向においてコア絶縁層１０１から遠い側は「上側」、「上方」もしくは「外側」、又は単に「上」、「外」とも称され、コア絶縁層１０１に近い側は「下側」、「下方」もしくは「内側」、又は単に「下」、「内」とも称される。さらに、配線基板を構成する各要素の説明において、コア絶縁層１０１と反対側を向く表面は「上面」とも称され、コア絶縁層１０１側を向く表面は「下面」とも称される。従って、例えば第１ビルドアップ部１０及び第２ビルドアップ部２０の説明では、コア基板１００から遠い側が「上側」、「上方」、「上層側」又は単に「上」とも称され、コア基板１００に近い側が「下側」、「下方」、「下層側」又は単に「下」とも称される。

絶縁層１０１、１１、２１は、任意の絶縁性樹脂によって形成され得る。絶縁層１０１、１１、２１に含まれ得る絶縁性樹脂としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）又はフェノール樹脂などが例示される。図１の例では、絶縁層１０１は、ガラス繊維やアラミド繊維で形成される芯材（補強材）を含んでいる。図１には示されていないが、絶縁層１１、２１のうち、任意の絶縁層がガラス繊維などからなる芯材を含み得る。絶縁層１０１、１１、２１は、無機フィラーを含んでいてもよい。各絶縁層に含まれ得る無機フィラーとしては、シリカ（ＳｉＯ₂）、アルミナ、又はムライトなどからなる微粒子が例示される。

導体層１２１、１２２、１２、２２、スルーホール導体１０３、及び、ビア導体１３、２３は、銅又はニッケルなどの任意の金属を用いて形成される。導体層１２１、１２２、１２、２２、及び、スルーホール導体１０３及びビア導体１３、２３は、例えば、銅箔などの金属箔、及び／又は、めっき若しくはスパッタリングなどで形成される金属膜によって構成され得る。導体層１２１、１２２、１２、２２、ビア導体１３、２３、スルーホール導体１０３は、図１では単層構造で示されているが、２つ以上の金属層を有する多層構造を有し得る。例えば、絶縁層１０１の表面上に形成されている導体層１２１、１２２は、金属箔（好ましくは銅箔）、無電解めっき膜（好ましくは無電解銅めっき膜）、及び電解めっき膜（好ましくは電解銅めっき膜）を含む５層構造を有し得る。また、導体層１２、２２、ビア導体１３、２３、スルーホール導体１０３は、例えば、無電解めっき膜及び電解めっき膜を含む２層構造を有し得る。

コア基板１００の絶縁層１０１を貫通するスルーホール導体１０３は、コア基板１００の第１面１００Ｆ及び第２面１００Ｓに形成される２つの導体層１２１、１２２と一体的に形成されている。スルーホール導体１０３は、コア絶縁層１０１を貫く貫通孔１０３ａの内壁に沿って形成されていて筒状の形体を有している。筒状のスルーホール導体１０３の内部は、例えば、エポキシ樹脂などの任意の樹脂を含む樹脂体１０３ｂで充填されている。

配線基板１のＦ面ＦＳを構成する、第１ビルドアップ部１０における最も外側の第１導体層１２は、その導体パターンとして導体パッド１２Ｐを有している。導体パッド１２Ｐは、任意の導電性の接続要素（例えば、はんだ）を介して、外部の電子部品Ｄ１、Ｄ２が備える接続パッドに接続され得る。すなわち導体パッド１２Ｐは、配線基板１と配線基板１に搭載され得る外部の電子部品との接続を担う部品搭載パッドとして機能し得る。

第２ビルドアップ部２０における、配線基板１のＳ面ＳＳを構成し露出する第２導体層２２は、その導体パターンとして導体パッド２２Ｐ、２４Ｐを有している。導体パッド２２Ｐは、任意の導電性の接続要素（例えば、はんだ）を介して、外部の電子部品Ｄ３が備える接続パッドに接続され得る。すなわち導体パッド２２Ｐは、外部の電子部品との接続を担う部品搭載パッドとして機能し得る。また、導体パッド２４Ｐは、例えば任意の電気機器のマザーボードなどの外部要素に配線基板１自体が実装される場合に、外部要素に接続される接続パッドであり得る。導体パッド２４Ｐは、任意の基板、電気部品、又は機構部品などと接続され得る。

なお、以下の説明では、配線基板１が有する複数の導体パッド１２Ｐ、２２Ｐ、２４Ｐのうち、Ｆ面ＦＳを構成し外部の電子部品と接続され得る導体パッド１２Ｐは、第１部品搭載パッド１２Ｐとも称される。Ｓ面ＳＳを構成し、外部の電子部品と接続され得る導体パッド２２Ｐは、第２部品搭載パッド２２Ｐとも称される。Ｓ面ＳＳを構成し、外部要素と接続され得る導体パッド２４Ｐは、第３接続パッド２４Ｐとも称される。

配線基板１に搭載され得る電子部品Ｄ１、Ｄ２、Ｄ３としては、例えば、半導体集積回路装置やトランジスタなどの能動部品のような電子部品が例示される。図示される例において、電子部品Ｄ１、Ｄ２は、例えば、論理回路を組み込んだロジックチップなどの集積回路、又は、ＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ）などの処理装置であり、電子部品Ｄ３は、例えば、ＨＢＭ（Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）などのメモリ素子などであり得る。すなわち、配線基板１は、その使用において、２つの表面（Ｆ面ＦＳ及びＳ面ＳＳ）にそれぞれ電子部品が搭載される、ＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）の形態を有し得る。

図示される例において、配線基板１は、キャビティＲＣを有している。キャビティＲＣは、配線基板１における第２ビルドアップ部２０の最外の表面であるＳ面ＳＳが下層側（コア基板１００側）に向かって凹んでいる部分である。キャビティＲＣは、配線基板１に搭載される電子部品Ｄ３を収容する凹部を構成し、その底部には、電子部品Ｄ３と接続され得る第２部品搭載パッド２２Ｐが配置されている。

図示の例では、第２ビルドアップ部２０を構成する６層の絶縁層２１及び導体層２２のうち、外側から３層の絶縁層２１が部分的に除去されることでキャビティＲＣが構成されている。後述するように、キャビティＲＣの底部に露出する第２部品搭載パッド２２Ｐは、コア基板１００が有するスルーホール導体１０３を介して第１ビルドアップ部１０側の第１部品搭載パッド１２Ｐと電気的に接続されている。キャビティＲＣが形成されていることにより、第２部品搭載パッド２２Ｐと第１部品搭載パッド１２Ｐとの距離が短縮され、第２部品搭載パッド２２Ｐと第１部品搭載パッド１２Ｐとを電気的に接続する経路が短縮され、配線基板１に搭載され得る電子部品間で伝送される信号の伝送品質が向上する場合があると考えられる。

なお、図示される例においては、キャビティＲＣの側面は、配線基板１の厚さ方向に平行に（すなわち、底面に対して垂直に）形成されている。しかし、キャビティＲＣの側面は、底面に向ってキャビティＲＣの開口形状が小さくなるようなテーパー面であってもよい。キャビティＲＣの側面がこのようなテーパー面である場合、キャビティＲＣの開口面積は、底面側よりも開口部側において大きくなる。従って、キャビティＲＣへの外部の電子部品Ｄ３の配置作業が容易となることがある。

上述したように、配線基板１においては、第１部品搭載パッド１２Ｐと第２部品搭載パッド２２Ｐとは電気的に接続されている。具体的には、第１部品搭載パッド１２Ｐと第２部品搭載パッド２２Ｐとは、第１導体層１２、第１ビア導体１３、第１コア導体層１２１、スルーホール導体１０３、第２コア導体層１２２、第２ビア導体２３、及び第２導体層２２を介して電気的に接続されている。

互いに電気的に接続される第１部品搭載パッド１２Ｐ及び第２部品搭載パッド２２Ｐの一方がＦ面ＦＳに形成され、他方がＳ面ＳＳに形成されていることで、第１部品搭載パッド１２Ｐと第２部品搭載パッド２２Ｐとの接続には、配線基板１内における比較的広範囲の導体が使用され得る。例えば、第１部品搭載パッド１２Ｐ及び第２部品搭載パッド２２Ｐが一方の面にのみ形成され、一方の面の近傍の限定された領域の導体（例えば、第１ビルドアップ部１０のＦ面ＦＳ近傍の導体）のみによって接続される場合と比較して、第１部品搭載パッド１２Ｐ及び第２部品搭載パッド２２Ｐの接続に用いられる経路（導体回路）の引き回しの自由度が高まり得る。

特に、第１部品搭載パッド１２Ｐと第２部品搭載パッド２２Ｐとを接続する導体回路の引き回しの自由度が比較的高いことにより、配線基板１に搭載される複数の電子部品同士の接続に比較的微細な配線が必要とされない場合がある。第１部品搭載パッド１２Ｐと第２部品搭載パッド２２Ｐとが、比較的緩やかな配線ルールに従って形成された信頼性の高い導体回路によって接続される場合があると考えられる。

具体的には、例えば、第１ビルドアップ部１０に含まれる第１導体層１２、コア基板１００に含まれる導体層１２１、１２２、及び第２ビルドアップ部２０に含まれる第２導体層２２は、Ｌ／Ｓ（配線幅／配線間距離）が５μｍ／５μｍ以上の配線ルールに従って形成されている。また、第１ビルドアップ部１０に含まれるビア導体１３、スルーホール導体１０３、第２ビルドアップ部２０に含まれるビア導体２３は、４０μｍ以上、且つ、７５μｍ以下のピッチを有するように形成されている。

実施形態の配線基板１においては、第２部品搭載パッド２２Ｐと第３接続パッド２４Ｐとは電気的に接続されている。具体的には、第２部品搭載パッド２２Ｐと第３接続パッド２４Ｐとは、第２ビルドアップ部２０を構成する第２導体層２２及びビア導体２３を介して接続されている。第２部品搭載パッド２２Ｐと第３接続パッド２４Ｐとを接続する導体回路は、コア基板１００の第１コア導体層１２１、スルーホール１０３、第２コア導体層１２２、並びに、第１ビルドアップ部１０の第１導体層１２を介さずに（すなわち、第１コア基板１００及び第１ビルドアップ部１０を介さずに）接続されている。換言すると、第２部品搭載パッド２２Ｐと第３接続パッド２４Ｐとを接続する導体回路は、第２ビルドアップ２０を構成する導体で占められている。

第２部品搭載パッド２２Ｐと第３接続パッド２４Ｐとを接続する導体回路は、比較的導体厚が大きく、それに伴ってＬ／Ｓが比較的大きい導体層１２１、１２２を介しておらず、導体層１２１、１２２の配線ルールに制限を受けることがない。よって、第２部品搭載パッド２２Ｐに搭載され得る電子部品と、第３接続パッド２４Ｐに接続され得る任意の外部要素（例えば、マザーボード）との間で伝送され得る信号に見合った特性の導体回路が形成される場合があると考えられる。例えば、第２ビルドアップ部２０が有する第２導体層２２は、上述したように、Ｌ／Ｓが５μｍ／５μｍ以上であり、且つ、８μｍ／８μｍ以下に形成されている。換言すれば、第２導体層が有する最小の配線幅は、５μｍ以上、８μｍ以下であり、且つ、最小の配線間距離は、５μｍ以上、８μｍ以下である。これに比して、導体層１２１、１２２のＬ／Ｓは３０μｍ／３０μｍ～７５μｍ／７５μｍ程度であり得る。

図示されていないが、第１部品搭載パッド１２Ｐ、第２部品搭載パッド２２Ｐ、及び、第３接続パッド２４Ｐの露出面には保護膜が形成されていてもよい。このような保護膜は、例えば、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、又はＳｎなどの複数又は単一の金属めっき膜であってよく、また、ＯＳＰ膜であってもよい。なお、キャビティＲＣの開口形状や第２ビルドアップ部２０内での形成位置、ならびに、第１部品実装パッド１２Ｐ、第２部品実装パッド２２Ｐ、及び第３接続パッド２４Ｐの数や配列パターンは、図１に示される例に限定されない。また、Ｆ面ＦＳ上には第１部品搭載パッド１２Ｐを露出させる開口を備えるソルダーレジスト層ＳＲが形成されていてもよく、Ｓ面ＳＳ上には第３接続パッド２４Ｐを露出させる開口を備えるソルダーレジスト層ＳＲが形成されていてもよい。

図１を参照して説明された配線基板１においては、第１ビルドアップ部１０が有する絶縁層１１及び導体層１２の層数と、第２ビルドアップ部２０が有する絶縁層２２及び導体層２２の層数とは等しい。第１ビルドアップ部１０が有する絶縁層１１及び導体層１２の層数と、第２ビルドアップ部２０が有する絶縁層２２及び導体層２２の層数とは異なっていてもよい。配線基板の他の例として、図２に示される配線基板１ａにおいては、第１ビルドアップ部１０が有する絶縁層１１及び導体層１２の層数と、第２ビルドアップ部２０が有する絶縁層２２及び導体層２２の層数とが異なる。図示されるように、配線基板１ａは、図１を参照して前述された配線基板１と比較して、第１ビルドアップ部１０が有する絶縁層１１及び導体層１２の層数が異なる以外は、配線基板１と同様の構成を有している。

配線基板１ａにおいても、図１を参照して説明された配線基板１と同様に、第２ビルドアップ部２０にはキャビティＲＣが形成されている。第２部品搭載パッド２２Ｐと第１部品搭載パッド１２Ｐとの距離の短縮により搭載され得る電子部品間で伝送される信号の伝送品質が向上させる観点から、第２ビルドアップ部２０にキャビティＲＣが形成されていることが好ましい。特に、絶縁層及び導体層の積層される数において、第１ビルドアップ部１０が有する積層数よりも第２ビルドアップ部２０が有する積層数が多く、コア基板１００の厚さ方向における中心からＳ面ＳＳまでの距離がＦ面ＦＳまでの距離よりも大きい場合には、キャビティＲＣが形成されていることが好ましい。

次に、図３を参照して配線基板の他の例が説明される。図３には、配線基板の他の例である配線基板２の断面図が示されている。図示されるように、配線基板２は、図１を参照して前述された配線基板１と比較して、第２ビルドアップ部２０の構成が異なる以外は、配線基板１と同様の構成を有している。

具体的には、配線基板２は、図１を参照して説明された配線基板１が有するキャビティＲＣを有しておらず、Ｓ面ＳＳは平面方向に均一に延在する最外の表面として形成されている。第２部品搭載パッド２２Ｐ及び第３接続パッド２４Ｐは同一の第２絶縁層２１上に形成されている。また、第１ビルドアップ部１０が有する絶縁層１１及び導体層１２の層数と第２ビルドアップ部２０が有する絶縁層２１及び導体層２２の層数とは等しい。このような構成により、配線基板２においては、コア基板１００の第１面１００Ｆ側と第２面１００Ｓ側とにおける構成要素の熱膨張量の不均衡に起因する反りが抑制されるものと考えられる。導体パッド１２Ｐ、２２Ｐ、２４Ｐと外部の要素（電子部品、マザーボード、など）との接続が信頼性高く実現され得ると考えられる。

次に、配線基板の製造方法が、図１の配線基板１を例に用いて図４Ａ～図４Ｇを参照して説明される。先ず、図４Ａに示されるように、コア基板１００が用意される。コア基板１００の用意では、例えば、コア絶縁層１０１の表面に金属箔が設けられた両面銅張積層板が用意される。両面銅張積層板に貫通孔１０３ａが例えばドリル加工によって形成され、貫通孔１０３ａの内壁及び金属箔の上面に、例えば無電解めっき膜が形成され、この無電解めっき膜の上に、この無電解めっき膜を給電層として用いて電解めっき膜が形成される。貫通孔１０３ａの内壁を覆う筒状のスルーホール導体１０３が形成される。

貫通孔１０３ａの内壁に形成されるスルーホール導体１０３の内側には、例えばエポキシ樹脂を注入することによって、スルーホール導体１０３の内部が樹脂体１０３ｂで充填される。充填された樹脂体１０３ｂが固化された後、樹脂体１０３ｂ及び電解めっき膜の上面に、さらに無電解めっき膜及び電解めっき膜が形成される。この結果、金属箔、無電解めっき膜、電解めっき膜、無電解めっき膜、及び電解めっき膜の５層構造を有する導体層１２１、１２２が、絶縁層１０１上に形成される。そしてサブトラクティブ法によって導体層１２１、１２２をパターニングすることによって所定の導体パターンを備えるコア基板１００が得られる。

次いで、図４Ｂに示されるように、コア基板１００の第１面１００Ｆ上に絶縁層１１が形成され、その絶縁層１１上に導体層１２が積層される。コア基板１００の第２面１００Ｓ上には絶縁層２１が形成され、その絶縁層２１上に導体層２２が積層される。例えば各絶縁層１１、２１は、フィルム状の絶縁性樹脂を、コア基板１００上に熱圧着することによって形成される。導体層１２、２２は、絶縁層１１、２１に例えばレーザー光によって形成され得る開口１３ａ、２３ａを充填するビア導体１３、２３と同時に、セミアディティブ法などの任意の導体パターンの形成方法を用いて形成される。

次いで、図４Ｃに示されるように、コア基板１００の第１面１００Ｆ側において、絶縁層１１及び導体層１２の積層が繰り返され、第１面１００Ｆ上に３層の絶縁層１１及び導体層１２が形成される。コア基板の第２面１００Ｓ側において、絶縁層２１及び導体層２２の積層が繰り返され、第２面１００Ｓ上に３層の絶縁層２１及び導体層２２が形成される。コア基板１００の第２面１００Ｓ側では、製造される配線基板１のキャビティＲＣ（図１参照）の底部を構成しＳ面ＳＳの一部となる、第２部品搭載パッド２２Ｐを含む導体層２２が形成される。

次いで、図４Ｄに示されるように、第２導体層２２上のキャビティＲＣ（図１参照）が形成されるべき領域に、剥離膜ＰＭが設けられる。剥離膜ＰＭは、剥離膜ＰＭ下側の第２導体層２２及び第２絶縁層２１と強固に接着せず、しかし、これらと密着し得る材料を少なくとも用いて設けられる。しかし、剥離膜ＰＭと第２導体層２２及び第２絶縁層２１とは、比較的弱い力で容易に分離され得る。後述のように、後工程において、第２導体層２２及び第２絶縁層２１の上に剥離膜ＰＭを介して絶縁層２１が積層され、その後、絶縁層２１におけるキャビティＲＣの形成領域に対応する部分Ｒが除去される（図４Ｇ参照）。剥離膜ＰＭは、この絶縁層２１におけるキャビティＲＣの形成領域に対応する部分Ｒの除去を容易にする。

図示される例では、剥離膜ＰＭは、下側（コア基板１００側）の粘着層Ｐ１と、粘着層Ｐ１の上側に積層された接合層Ｐ２とを有している。粘着層Ｐ１は、前述のように、第２導体層２２及び第２絶縁層２１とは強固に接着せず、しかし、これらと密着し得る材料で形成される。粘着層Ｐ１には、例えばアクリル樹脂が用いられる。一方、接合層Ｐ２は、剥離膜ＰＭ上に形成される構成要素に対して十分な接着性を発現し得る材料で形成される。接合層Ｐ２には、例えばポリイミド樹脂が用いられる。

剥離膜ＰＭは、キャビティＲＣの開口形状に基づく平面形状を有する。剥離膜ＰＭは、キャビティＲＣの形成領域の略全域に及ぶように設けられる。剥離膜ＰＭの厚さは、剥離膜ＰＭの周囲の領域に積層される絶縁層２１の厚さに基づいて選択され得る。また、剥離膜ＰＭは、例えば粘着層Ｐ１だけの一層で構成されてもよく、粘着層Ｐ１と接合層Ｐ２との間に中間層を含む三層構造を有していてもよい。例えば、中間層の厚さを調節することによって剥離膜ＰＭの厚さが所望の厚さに調整されてもよい。なお、剥離膜ＰＭ、及び、剥離膜ＰＭの周囲の領域の絶縁層２１の積層に合わせて、第１面１００Ｆ側では、１層の絶縁層１１及び導体層１２が積層される。

次いで、図４Ｅに示されるように、コア基板１００の第２面１００Ｓ側において、第２ビルドアップ部２０の最外の導体層２２まで積層される。剥離膜ＰＭの平面方向を囲む絶縁層２１へのビア導体２３の形成、及び、絶縁層２１上への導体層２２の形成が、上述された導体層１２、２２の形成と同様の方法によって形成される。さらに絶縁層２１及び導体層２２の積層が繰り返され、第２ビルドアップ部２０の積層構造の形成が完了する。第２ビルドアップ部２０の最外の表面であるＳ面ＳＳを構成する第２導体層２２は、その導体パターンとして第３接続パッド２４Ｐを含むように形成される。第１面１００Ｆ側では、製造される配線基板１の最外の表面となるＦ面ＦＳを構成する、第１部品搭載パッド１２Ｐを含む導体層１２までが形成され、第１ビルドアップ部１０の形成が完了する。第１ビルドアップ部１０の形成においては、例えば、第１導体層１２に含まれる配線のＬ／Ｓが５μｍ／５μｍ以上に形成される。

なお、第１ビルドアップ部１０及び第２ビルドアップ部２０の形成においては、第１部品搭載パッド１２Ｐと第２部品搭載パッド２２Ｐは、第１導体層１２、第１ビア導体１３、第１コア導体層１２１、スルーホール導体１０３、第２コア導体層１２２、第２ビア導体２３、及び第２導体層２２を介して接続されるように、各要素が形成される。また、特に、第２ビルドアップ部２０は、第２部品搭載パッド２２Ｐと第３接続パッド２４Ｐとが、第２コア導体層１２２、スルーホール導体１０３、第１コア導体層１２１、第１導体層１２、及び第１ビア導体１３を介すこと無く接続されるように形成される。さらには、第２ビルドアップ部２０における導体層２２の形成においては、その配線パターンのＬ／Ｓが５μｍ／５μｍ以上であり、且つ、８μｍ／８μｍ以下となるように形成される。

図示されるように、第１ビルドアップ部１０の上面、及び第２ビルドアップ部２０の上面には、ソルダーレジスト層ＳＲが形成され得る。例えば、スプレーコーティング、カーテンコーティング、又はフィルム貼り付けなどによって、感光性を有するエポキシ樹脂膜が形成されることでソルダーレジスト層ＳＲが形成され、露光及び現像により、第１部品搭載パッド１２Ｐ、第３接続パッド２４Ｐを露出させる開口が形成され得る。

次いで、図４Ｆに示されるように、例えばレーザー光の照射などによって、剥離膜ＰＭの周縁に沿って、剥離膜ＰＭ上に積層された第２絶縁層２１を貫通する溝ＲＧが形成される。溝ＲＧの形成によって剥離膜ＰＭの周縁部において接合層Ｐ２が除去される。その結果、第２絶縁層２１における溝ＲＧに囲まれている部分Ｒは、剥離膜ＰＭが介在している部分を除いて周囲の部分から独立する。

次いで、図４Ｇに示されるように、溝ＲＧの形成によって周囲の構成要素から独立する部分Ｒ及び剥離膜ＰＭが除去される。その結果、第２部品搭載パッド２２Ｐを底面に露出するキャビティＲＣが形成される。前述のように、除去部分Ｒは、剥離膜ＰＭが介在する部分を除いて、第２ビルドアップ部２０の周囲の構成要素から独立している。また、剥離膜ＰＭの粘着層Ｐ１は、第２導体層２２及び第２絶縁層２１と強固に接着せずに単にその粘着性によって付着しているだけである。従って、除去部分Ｒを任意の方法で容易に除去することができる。例えば、除去部分Ｒは、治工具などに吸着され、コア基板１００と反対側に引き上げられることにより除去され得る。

キャビティＲＣの形成後、好ましくは、キャビティＲＣ内に残り得る剥離膜ＰＭの残渣が酸素プラズマや溶剤を用いて除去される。また、第１部品搭載パッド１２Ｐ、第２部品搭載パッド２２Ｐ、ならびに第３接続パッド２４Ｐに、保護膜が形成されてもよい。例えば、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、又はＳｎなどからなる保護膜がめっきにより形成され得る。液状の有機材内への浸漬や有機材の吹付けなどによりＯＳＰが形成されてもよい。以上の工程を経ることによって、図１に示される本実施形態の一例である配線基板１が完成する。

実施形態の配線基板は、各図面に例示される構造や、本明細書において例示された構造及び材料を備えるものに限定されない。例えば、第１ビルドアップ部１０及び第２ビルドアップ部２０は任意の数の導体層及び絶縁層を有していてもよい。また、実施形態の配線基板の製造方法は、各図面を参照して説明された方法に限定されず、その条件や順序などは適宜変更されてよい。現に製造される配線板の構造に応じて、一部の工程が省略されてもよく、別の工程が追加されてもよい。

１、２ 配線基板
１１ 絶縁層（第１絶縁層）
２１ 絶縁層（第２絶縁層）
１２ 導体層（第１導体層）
２２ 導体層（第２導体層）
１２Ｐ 導体パッド（第１部品搭載パッド）
２２Ｐ 導体パッド（第２部品搭載パッド）
２４Ｐ 導体パッド（第３接続パッド）
１００ コア基板
１０１ 絶縁層（コア絶縁層）
１２１ 導体層（第１コア導体層）
１２２ 導体層（第２コア導体層）
ＲＣ キャビティ
ＲＧ 溝
１０３ スルーホール導体
１００Ｆ 第１面
１００Ｓ 第２面
ＦＳ Ｆ面
ＳＳ Ｓ面

Claims (6)

1. 第１コア導体層を有する第１面及び前記第１面と反対側の第２コア導体層を有する第２面を備え、前記第１コア導体層及び前記第２コア導体層を接続する複数のスルーホール導体を有するコア基板と、
   前記第１面上に形成され、複数の第１絶縁層、第１導体層、及び第１ビア導体を備える、第１ビルドアップ部と、
   前記第２面上に形成され、複数の第２絶縁層、第２導体層、及び第２ビア導体を備える、第２ビルドアップ部と、
   を有する配線基板であって、
   前記第１ビルドアップ部は、前記第１面と反対側の表面に複数の第１部品搭載パッドを含む第１外面を備え、
   前記第２ビルドアップ部は、前記第２面と反対側の表面に複数の第２部品搭載パッド及び複数の第３接続パッドを含む第２外面を備え、
   前記第１部品搭載パッドと前記第２部品搭載パッドとは、前記第１ビア導体、前記スルーホール導体、及び、前記第２ビア導体を介して互いに電気的に接続されており、
   前記第２部品搭載パッドと前記第３接続パッドとは、前記第２コア導体層、前記スルーホール導体、及び前記第１コア導体層を介さずに電気的に接続されている。
2. 請求項１記載の配線基板であって、前記第２ビルドアップ部は前記第２外面が前記第２面に向けて窪むキャビティを有し、前記複数の第２部品搭載パッドは前記キャビティの底部に形成されている。
3. 請求項２記載の配線基板であって、前記第２ビルドアップ部が有する前記第２絶縁層の層数は、前記第１ビルドアップ部が有する前記第１絶縁層の層数より多い。
4. 請求項１記載の配線基板であって、前記第２導体層が有する最小の配線幅は、５μｍ以上、８μｍ以下であり、且つ、最小の配線間距離は、５μｍ以上、８μｍ以下である。
5. 請求項１記載の配線基板であって、前記第１ビア導体のピッチ、前記スルーホール導体のピッチ、及び、前記第２ビア導体のピッチは、４０ｕｍ以上、且つ、７５ｕｍ以下である。
6. 請求項１記載の配線基板であって、前記第１ビルドアップ部が有する前記複数の第１絶縁層の層数と、前記第２ビルドアップ部が有する前記複数の第２絶縁層の層数とは等しい。

Images