TWI836630B - 電路板結構 - Google Patents
電路板結構 Download PDFInfo
- Publication number
- TWI836630B TWI836630B TW111136488A TW111136488A TWI836630B TW I836630 B TWI836630 B TW I836630B TW 111136488 A TW111136488 A TW 111136488A TW 111136488 A TW111136488 A TW 111136488A TW I836630 B TWI836630 B TW I836630B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- build
- embedded block
- circuit
- circuit board
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims description 41
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000003989 dielectric material Substances 0.000 claims description 18
- 229910000679 solder Inorganic materials 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 180
- 239000004020 conductor Substances 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 4
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000012792 core layer Substances 0.000 description 3
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000012811 non-conductive material Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- RNFJDJUURJAICM-UHFFFAOYSA-N 2,2,4,4,6,6-hexaphenoxy-1,3,5-triaza-2$l^{5},4$l^{5},6$l^{5}-triphosphacyclohexa-1,3,5-triene Chemical compound N=1P(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP=1(OC=1C=CC=CC=1)OC1=CC=CC=C1 RNFJDJUURJAICM-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000003063 flame retardant Substances 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一種電路板結構，包括一介電基板、至少一嵌入塊、至
少一電子元件、至少一第一增層線路層、至少一第二增層線路層、至少一導電通孔以及一微細重佈線路層。嵌入塊固定於介電基板的穿槽內。電子元件配置於嵌入塊的開孔內。第一增層線路層配置於介電基板的頂表面上且電性連接電子元件。第二增層線路層配置於介電基板的底表面上且覆蓋嵌入塊。導電通孔配置於嵌入塊的穿孔內，並電性連接第一增層線路層與第二增層線路層。微細重佈線路層配置於第一增層線路層上且電性連接至第一增層線路層。
Description
本發明是有關於一種電路板結構，且特別是有關於一種具有嵌入塊的電路板結構。
目前，內埋有電子元件的電路板通常無法有效地將電子元件所產生的熱排除，因而導致有散熱不佳的問題。雖然將電路板的核心層改為金屬材料可以改善上述散熱不佳的問題，但卻會因為核心層的散熱效果太好，而導致有組裝不易的問題。舉例來說，非內埋式的電子元件或晶片封裝結構通常可透過焊球來接合至電路板上，然而核心層為金屬材料的電路板卻會因為電路板的散熱效果太好而導致焊錫不易附著在電路板上，因而無法形成焊球，進而無法順利地將非內埋式的電子元件或晶片封裝結構接合至電路板。
本發明提供一種電路板結構，其可以內埋電子元件，以提升模組密度及降低訊號損耗。
本發明的電路板結構，其包括一介電基板、至少一嵌入塊、至少一電子元件、至少一第一增層線路層、至少一第二增層線路層、至少一導電通孔以及一微細重佈線路層。介電基板具有彼此相對的一頂表面與一底表面以及貫穿介電基板且連接頂表面與底表面的至少一穿槽。嵌入塊固定於穿槽內，且具有彼此相對的一上表面與一下表面、至少一開孔以及貫穿嵌入塊且連接上表面與下表面的至少一穿孔。電子元件配置於嵌入塊的開孔內。第一增層線路層配置於介電基板的頂表面上且覆蓋嵌入塊。第一增層線路層與電子元件電性連接。第二增層線路層配置於介電基板的底表面上且覆蓋嵌入塊。導電通孔配置於嵌入塊的穿孔內，並電性連接第一增層線路層與第二增層線路層。微細重佈線路層配置於第一增層線路層上且電性連接至第一增層線路層。
在本發明的一實施例中，上述的第一增層線路層包括至少一連接墊，而微細重佈線路層包括至少一連接件。連接件連接連接墊，而使微細重佈線路層電性連接至第一增層線路層。連接件包括至少一凸塊或至少一金屬柱。
在本發明的一實施例中，上述的電路板結構還包括一第一無電鍍金屬層以及一第二無電鍍金屬層。第一無電鍍金屬層配置於連接墊上且包覆連接墊。第二無電鍍金屬層配置於連接件上且包覆蓋連接件。第一無電鍍金屬層直接接觸第二無電鍍金屬層。第一無電鍍金屬層與第二無電鍍金屬層位於連接墊與連接件之間。
在本發明的一實施例中，上述的電路板結構還包括一底膠，配置於微細重佈線路層與第一增層線路層之間，且覆蓋第一無電鍍金屬層與第二無電鍍金屬層。
在本發明的一實施例中，上述的微細重佈線路層最小的線寬/線距小於1微米。
在本發明的一實施例中，上述的微細重佈線路層包括多個重佈線路、多個導電孔、多個介電層以及多個接墊。重佈線路與介電層交替堆疊，且導電孔電性連接相鄰兩重佈線路。接墊透過導電孔與重佈線路電性連接。介電層中的至少一層為光敏介電層。
在本發明的一實施例中，上述的電路板結構還包括一防焊層，配置於微細重佈線路層，且暴露出部分接墊。
在本發明的一實施例中，上述的電路板結構還包括一熱界面材料層。嵌入塊的至少一開孔為至少一盲孔。熱界面材料層配置於盲孔內，且位於電子元件與盲孔的一底部之間。
在本發明的一實施例中，上述的電路板結構還包括一介電材料，填充於穿孔與盲孔內，且覆蓋位於穿孔內的導電通孔以及位於盲孔內的電子元件。
在本發明的一實施例中，上述的電路板結構還包括一介電材料。嵌入塊的至少一開孔為至少一通孔。介電材料填充於穿孔與通孔內，且覆蓋位於穿孔內的導電通孔以及位於通孔內的電子元件。
基於上述，在本發明的電路板結構中，嵌入塊是固定於介電基板的穿槽內，而電子元件是配置於嵌入塊的開孔內，意即將電子元件內埋於介電基板內，而微細重佈線路層配置於第一增層線路層上且電性連接至第一增層線路層。因此，可使本發明的電路板結構具有較小的尺寸與厚度，且可提升模組密度。此外，導電通孔是配置於嵌入塊的穿孔內，並電性連接第一增層線路層與第二增層線路層，因而可保護導電通孔的訊號不被雜訊干擾，進而可以降低訊號的耗損。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100a、100b:電路板結構
110:介電基板
110a:頂表面
110b:底表面
112:穿槽
114:通孔
116:導電通孔
118:介電材料層
120:嵌入塊
120a:上表面
120b:下表面
121、122、125、126:開孔
123、124:穿孔
130、131、132、133:電子元件
130a:主動表面
130b:背表面
130c:接墊
135:導電端子
140:第一增層線路層
141:介電層
143:線路層
145:導通孔
147:連接墊
150:第二增層線路層
151:介電層
153:線路層
154:外部接墊
155:導通孔
160、161:導電通孔
170:介電材料
180、181:防焊層
185:底膠
190:微細重佈線路層
191:介電層
193:重佈線路
195:導電孔
197:連接件
199:接墊
B1、B2:底部
E1:第一無電鍍金屬層
E2:第二無電鍍金屬層
G1、G2、G3:間隙
T:熱界面材料層
圖1是依照本發明的一實施例的一種電路板結構的剖面示意圖。
圖2是依照本發明的一實施例的一種電路板結構的剖面示意圖。
圖1是依照本發明的一實施例的一種電路板結構的剖面示意圖。請參考圖1，在本實施例中，電路板結構100a包括一介電基板110、至少一嵌入塊120、至少一電子元件130、131、至少
一第一增層線路層140、至少一第二增層線路層150、至少一導電通孔160、161以及一微細重佈線路層190。介電基板110具有彼此相對的一頂表面110a與一底表面110b以及貫穿介電基板110且連接頂表面110a與底表面110b的至少一穿槽112。嵌入塊120於穿槽112內，且具有彼此相對的一上表面120a與一下表面120b、至少一開孔121、122以及貫穿嵌入塊120且連接上表面120a與下表面120b的至少一穿孔123、124。電子元件130、131配置於嵌入塊120的開孔121、122內。第一增層線路層140配置於介電基板110的頂表面110a上且覆蓋嵌入塊120，其中第一增層線路層140與電子元件130、131電性連接。第二增層線路層150配置於介電基板110的底表面110b上且覆蓋嵌入塊120。導電通孔160、161配置於嵌入塊120的穿孔123、124內，並電性連接第一增層線路層140與第二增層線路層150。微細重佈線路層190配置於第一增層線路層140上且電性連接至第一增層線路層140。
詳細來說，在本實施例中，介電基板110還包括通孔114、導電通孔116以及介電材料層118。穿槽112與通孔114分別貫穿介電基板110，其中穿槽112的口徑大與通孔114的口徑。穿槽112與通孔114可連接介電基板110的頂表面110a與底表面110b。導電通孔116可設置於通孔114內。介電材料層118可設置通孔114內，以填充導電通孔116與介電基板110之間的間隙。於一實施例中，介電基板110的材料可包括具阻燃自熄性(FR-4)之環氧玻纖布(Epoxy Glass Cloth)或BT樹脂(Bismaleimide Triazine Resin)，
但不以此為限。
嵌入塊120是固定於穿槽112內，其中嵌入塊120的上表面120a可大致上與介電基板110的頂表面110a齊平，且嵌入塊120的下表面120b可大致上與介電基板110的底表面110b齊平，但不以此為限。於一實施例中，嵌入塊120可以由導電材料製成，因而可使電子元件130、131所產生的熱可以透過嵌入塊120而傳遞，進而可提升整體的散熱效果。所述導電材料可包括金屬(例如銅)、合金或混合有非金屬材料的金屬。於一實施例中，嵌入塊120可以由非金屬材料，例如是鑽石(diamond)或石墨烯(graphene)製成，但不以此為限。於一實施例中，嵌入塊120可以由非導電材料製成，其中所述非導電材料可包括玻璃、陶瓷或其他有機材料，但不以此為限。
電子元件130、131是配置於嵌入塊120的開孔121、122內，此處，嵌入塊120的開孔121、122具體化為具有底部B1、B2的盲孔。意即，開孔121、122沒有貫穿嵌入塊120。電子元件130、131與嵌入塊120之間具有間隙G1。電子元件130、131可以為主動元件和/或被動元件。所述主動元件可例如是裸晶(bare die)或封裝模組，且所述被動元件例如是電容、電感或電阻，但不以此為限。於一實施例中，電子元件130例如是主動元件且設置於開孔121內，而電子元件131例如是被動元件且設置於開孔122內。電子元件130具有主動表面130a、與主動表面130a相對的背表面130b、以及設置於主動表面130a的接墊130c。主動表面130a
可大致上與嵌入塊120的上表面120a齊平，但不以此為限。
在本實施例中，電路板結構100a還可包括一熱界面材料層T。熱界面材料層T配置於開孔121、122(即盲孔)內，且位於電子元件130、131與開孔121、122(即盲孔)的底部B1、B2之間，可填補電子元件130、131與開孔121、122(即盲孔)的底部B1、B2之間的空隙，以增進熱傳遞效率並降低界面熱阻。此處，熱界面材料層T例如是具有導電材質(如：導電粒子)的導熱膠、導熱膏、導熱膠膜或導熱膠帶，但不以此為限。
第一增層線路層140可包括至少一介電層141、至少一線路層143、至少一導通孔145以及至少一連接墊147。介電層141與線路層143依序堆疊於介電基板110的頂表面110a上與嵌入塊120上。連接墊147配置於遠離介電基板110的介電層141上。導通孔145貫穿介電層141，且電性連接相鄰兩層的線路層143、電性連接線路層143與導電通孔116、電性連接線路層143與導電通孔160、161以及電性連接線路層143與電子元件130、131。於此，雖然第一增層線路層140中的介電層141是以三層為例，且線路層143是以兩層為例，但本發明並不對介電層141與線路層143的層數加以限制。也就是說，於一實施例中，介電層141的層數也可以為一層、兩層或四層以上，而線路層143的層數也可以為一層或三層以上。
第二增層線路層150可包括至少一介電層151、至少一線路層153、至少一外部接墊154以及至少一導通孔155。介電層151
與線路層153依序堆疊於介電基板110的底表面110b上與嵌入塊120上。外部接墊154設置於遠離介電基板110的介電層151上。導通孔155貫穿介電層151，且電性連接相鄰兩層的線路層153、電性連接外部接墊154與線路層153、電性連接線路層153與導電通孔116以及電性連接線路層153與導電通孔160、161。於此，雖然第二增層線路層150中的介電層151是以三層為例，且線路層153是以二層為例，但本發明並不對介電層151與線路層153的層數加以限制。也就是說，於一實施例中，介電層151的層數也可以為一層、兩層或四層以上，而線路層153的層數也可以為一層或三層以上。
導電通孔160、161可分別設置於嵌入塊120的穿孔123、124內，其中導電通孔160、161與嵌入塊120之間具有間隙G3。導電通孔160、161可接觸導通孔145與導通孔155，以使導電通孔160、161可電性連接第一增層線路層140與第二增層線路層150。於一本實施例中，導電通孔160、161的周圍可以被含有導電材料的嵌入塊120環繞，因而可以保護導電通孔160、161的訊號不被雜訊干擾，進而可以降低訊號的耗損並使得訊號的完整性較佳。此處，導電通孔160、161的材質例如是銅，但不以此為限。
在本實施例中，介電材料170可填充於穿孔123、124與開孔121、122(即盲孔)內，且覆蓋位於穿孔123、124內的導電通孔160、161以及位於開孔121、122(即盲孔)內的電子元件
130、131。介電材料170可設置於電子元件130、131與嵌入塊120之間的間隙G1內，以及導電通孔160、161與嵌入塊120之間的間隙G3內。當嵌入塊120含有導電材料時，介電材料170的設置可避免導電通孔160、161與嵌入塊120之間發生短路(short circuit)。此處，介電材料可包括預浸料(prepreg)或凝膠，但不以此為限。於一實施例中，導電通孔160、161、含有導電材料的嵌入塊120以及介電材料170可形成同軸穿孔(coaxial via)。
請再參考圖1，本實施例的微細重佈線路層190包括多個介電層191、多個重佈線路193、多個導電孔195、至少一連接件197以及多個接墊199。重佈線路193與介電層191交替堆疊，且導電孔195電性連接相鄰兩重佈線路193。連接件197可連接連接墊147，而使微細重佈線路層190電性連接至第一增層線路層140。此處，連接件197例如是至少一凸塊或至少一金屬柱。接墊199透過導電孔195與重佈線路193電性連接。介電層191中的至少一層為光敏介電層。意即，圖1中的三層介電層191可以都是光敏介電層；或者是，一部分為光敏介電層，而另一部分為非光敏介電層於一實施例中，微細重佈線路層190的線寬/線距可例如是小於8微米。於一實施例中，微細重佈線路層190最小的線寬/線距可小於1微米。
在本實施例中，電路板結構100a還包括一第一無電鍍金屬層E1以及一第二無電鍍金屬層E2。第一無電鍍金屬層E1配置於連接墊147上且包覆連接墊147。第二無電鍍金屬層E2配置於
連接件197上且包覆蓋連接件197。第一無電鍍金屬層E1直接接觸第二無電鍍金屬層E2，其中第一無電鍍金屬層E1與第二無電鍍金屬層E2位於連接墊147與連接件197之間，可提高微細重佈線路層190與第一增層線路層140之間的接合力。第一無電鍍金屬層E1與第二無電鍍金屬層E2可例如是無電鍍銅層或無電鍍合金，但不以此為限。
再者，電路板結構100a還包括一底膠185，配置於微細重佈線路層190與第一增層線路層140之間，且覆蓋第一無電鍍金屬層E1與第二無電鍍金屬層E2，用以保護連接墊147、連接件197、第一無電鍍金屬層E1以及第二無電鍍金屬層E2。此外，電路板結構100a還可包括防焊層180、防焊層181、電子元件132以及電子元件133。其中，防焊層180配置於微細重佈線路層190，且暴露出部分接墊199。防焊層181設置於第二增層線路層150上，且覆蓋介電層151並暴露出外部接墊154。電子元件132與電子元件133可分別設置於微細重佈線路層190上。電子元件132可直接接觸且電性連接由防焊層180所暴露出的接墊199。電子元件133可透過導電端子135電性連接至由防焊層180暴露出的接墊199。
藉由將電子元件130、131內埋於介電基板110內，且微細重佈線路層190配置且電性連接至第一增層線路層140上，除了可以提升電路板結構100a的模組密度，還可縮小電路板結構100a整體的尺寸(例如體積、面積)。此外，相較於以水平的方式
配置以及以水平的方式訊號傳輸的多個電子元件，內埋的電子元件130、131可與非內埋的電子元件132、133以垂直的方式進行訊號傳輸，以縮短訊號傳輸的距離並提升電氣效應。再者，若嵌入塊120是由導電材料製成時，內埋的電子元件130、131所產生的熱則可以透過嵌入塊120而傳遞，進而可以提升整體的散熱效果。此外，藉由將導電通孔160、161設置於嵌入塊120的穿孔123、124內，可以使得導電通孔160、161的周圍可以被含有導電材料的嵌入塊120環繞，因而可以保護導電通孔160、161的訊號不被雜訊干擾，進而可以降低訊號的耗損並使得訊號的完整性較佳。
以下將列舉其他實施例以作為說明。在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2是依照本發明的一實施例的一種電路板結構的剖面示意圖。請同時參照圖1與圖2，本實施例的電路板結構100b與圖1中的電路板結構100a相似，惟二者主要差異之處在於：在本實施例中，嵌入塊120的至少一開孔125、126具體化為至少一通孔，意即開孔125、126貫穿嵌入塊120。介電材料170填充於穿孔123、124與開孔125、126(即通孔)內，且覆蓋位於穿孔123、124內的導電通孔160、161以及位於開孔125、126(即通孔)內的電子元件130、131。
綜上所述，在本發明的電路板結構中，嵌入塊是固定於介電基板的穿槽內，而電子元件是配置於嵌入塊的開孔內，意即將電子元件內埋於介電基板內，而微細重佈線路層配置於第一增層線路層上且電性連接至第一增層線路層。因此，可使本發明的電路板結構具有較小的尺寸與厚度，且可提升模組密度。此外，導電通孔是配置於嵌入塊的穿孔內，並電性連接第一增層線路層與第二增層線路層，因而可保護導電通孔的訊號不被雜訊干擾，進而可以降低訊號的耗損，以提高訊號的完整性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100a:電路板結構
110:介電基板
110a:頂表面
110b:底表面
112:穿槽
114:通孔
116:導電通孔
118:介電材料層
120:嵌入塊
120a:上表面
120b:下表面
121、122:開孔
123、124:穿孔
130、131、132、133:電子元件
130a:主動表面
130b:背表面
130c:接墊
135:導電端子
140:第一增層線路層
141:介電層
143:線路層
145:導通孔
147:連接墊
150:第二增層線路層
151:介電層
153:線路層
154:外部接墊
155:導通孔
160、161:導電通孔
170:介電材料
180、181:防焊層
185:底膠
190:微細重佈線路層
191:介電層
193:重佈線路
195:導電孔
197:連接件
199:接墊
B1、B2:底部
E1:第一無電鍍金屬層
E2:第二無電鍍金屬層
G1、G3:間隙
T:熱界面材料層
Claims (10)
- 一種電路板結構，包括： 一介電基板，具有彼此相對的一頂表面與一底表面以及貫穿該介電基板且連接該頂表面與該底表面的至少一穿槽； 至少一嵌入塊，固定於該至少一穿槽內，該至少一嵌入塊具有彼此相對的一上表面與一下表面、至少一開孔以及貫穿該至少一嵌入塊且連接該上表面與該下表面的至少一穿孔； 至少一電子元件，配置於該至少一嵌入塊的該至少一開孔內； 至少一第一增層線路層，配置於該介電基板的該頂表面上，且覆蓋該至少一嵌入塊，其中該至少一第一增層線路層與該至少一電子元件電性連接； 至少一第二增層線路層，配置於該介電基板的該底表面上，且覆蓋該至少一嵌入塊； 至少一導電通孔，配置於該至少一嵌入塊的該至少一穿孔內，並電性連接該至少一第一增層線路層與該至少一第二增層線路層；以及 一微細重佈線路層，配置於該至少一第一增層線路層上且電性連接至該至少一第一增層線路層。
- 如請求項1所述的電路板結構，其中該至少一第一增層線路層包括至少一連接墊，而該微細重佈線路層包括至少一連接件，該至少一連接件連接該至少一連接墊，而使該微細重佈線路層電性連接至該至少一第一增層線路層，該至少一連接件包括至少一凸塊或至少一金屬柱。
- 如請求項2所述的電路板結構，更包括： 一第一無電鍍金屬層，配置於該至少一連接墊上，且包覆該至少一連接墊；以及 一第二無電鍍金屬層，配置於該至少一連接件上，且包覆蓋至少一連接件，其中該第一無電鍍金屬層直接接觸該第二無電鍍金屬層，且該第一無電鍍金屬層與該第二無電鍍金屬層位於該至少一連接墊與該至少一連接件之間。
- 如請求項3所述的電路板結構，更包括： 一底膠，配置於該微細重佈線路層與該至少一第一增層線路層之間，且覆蓋該第一無電鍍金屬層與該第二無電鍍金屬層。
- 如請求項1所述的電路板結構，其中該微細重佈線路層的最小線寬/線距小於1微米。
- 如請求項1所述的電路板結構，其中該微細重佈線路層包括多個重佈線路、多個導電孔、多個介電層以及多個接墊，該些重佈線路與該些介電層交替堆疊，且該些導電孔電性連接相鄰兩該些重佈線路，該些接墊透過該些導電孔與該些重佈線路電性連接，而該些介電層中的至少一層為光敏介電層。
- 如請求項6所述的電路板結構，更包括： 一防焊層，配置於該微細重佈線路層，且暴露出部分該些接墊。
- 如請求項1所述的電路板結構，更包括： 一熱界面材料層，該至少一嵌入塊的該至少一開孔為至少一盲孔，而該熱界面材料層配置於該至少一盲孔內，且位於該至少一電子元件與該至少一盲孔的一底部之間。
- 如請求項8所述的電路板結構，更包括： 一介電材料，填充於該至少一穿孔與該至少一盲孔內，且覆蓋位於該至少一穿孔內的該至少一導電通孔以及位於該至少一盲孔內的該至少一電子元件。
- 如請求項1所述的電路板結構，更包括： 一介電材料，該至少一嵌入塊的該至少一開孔為至少一通孔，該介電材料填充於該至少一穿孔與該至少一通孔內，且覆蓋位於該至少一穿孔內的該至少一導電通孔以及位於該至少一通孔內的該至少一電子元件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/979,754 US20230046699A1 (en) | 2021-06-22 | 2022-11-02 | Circuit board structure |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/674,837 US11690173B2 (en) | 2021-06-22 | 2022-02-18 | Circuit board structure |
| US17/674,837 | 2022-02-18 | ||
| US202263346912P | 2022-05-30 | 2022-05-30 | |
| US63/346,912 | 2022-05-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202335554A TW202335554A (zh) | 2023-09-01 |
| TWI836630B true TWI836630B (zh) | 2024-03-21 |
Family
ID=87726623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111136488A TWI836630B (zh) | 2021-06-22 | 2022-09-27 | 電路板結構 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116669278A (zh) |
| TW (1) | TWI836630B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020020898A1 (en) * | 2000-08-16 | 2002-02-21 | Vu Quat T. | Microelectronic substrates with integrated devices |
| US20210267044A1 (en) * | 2020-02-20 | 2021-08-26 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Cooling Profile Integration for Embedded Power Systems |
| US20210320068A1 (en) * | 2019-03-22 | 2021-10-14 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Interposer-Type Component Carrier and Method of Manufacturing the Same |
| TW202201568A (zh) * | 2020-02-25 | 2022-01-01 | 日商東京威力科創股份有限公司 | 具有整合式被動元件的分離式基板中介層 |
| TW202202005A (zh) * | 2020-06-29 | 2022-01-01 | 大陸商慶鼎精密電子（淮安）有限公司 | 內埋式電路板及其製作方法 |
-
2022
- 2022-09-27 CN CN202211182986.XA patent/CN116669278A/zh active Pending
- 2022-09-27 TW TW111136488A patent/TWI836630B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020020898A1 (en) * | 2000-08-16 | 2002-02-21 | Vu Quat T. | Microelectronic substrates with integrated devices |
| US20210320068A1 (en) * | 2019-03-22 | 2021-10-14 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Interposer-Type Component Carrier and Method of Manufacturing the Same |
| US20210267044A1 (en) * | 2020-02-20 | 2021-08-26 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Cooling Profile Integration for Embedded Power Systems |
| TW202201568A (zh) * | 2020-02-25 | 2022-01-01 | 日商東京威力科創股份有限公司 | 具有整合式被動元件的分離式基板中介層 |
| TW202202005A (zh) * | 2020-06-29 | 2022-01-01 | 大陸商慶鼎精密電子（淮安）有限公司 | 內埋式電路板及其製作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202335554A (zh) | 2023-09-01 |
| CN116669278A (zh) | 2023-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5224845B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US6239485B1 (en) | Reduced cross-talk noise high density signal interposer with power and ground wrap | |
| US6835597B2 (en) | Semiconductor package | |
| US6891732B2 (en) | Multilayer circuit board and semiconductor device using the same | |
| US7800916B2 (en) | Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same | |
| US7087988B2 (en) | Semiconductor packaging apparatus | |
| US6400018B2 (en) | Via plug adapter | |
| US6081026A (en) | High density signal interposer with power and ground wrap | |
| US6889429B2 (en) | Method of making a lead-free integrated circuit package | |
| US20170062394A1 (en) | Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same | |
| JP2005515611A (ja) | インターポーザを有する高性能低コスト超小型回路パッケージ | |
| JP3213291B2 (ja) | 多層基板及び半導体装置 | |
| KR20070045929A (ko) | 전자 부품 내장 기판 및 그 제조 방법 | |
| US20170194300A1 (en) | Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same | |
| KR20000035210A (ko) | 반도체 장치, 반도체 장치용 접속용 기판, 및 접속용기판의 제조 방법 | |
| US6441486B1 (en) | BGA substrate via structure | |
| US11690173B2 (en) | Circuit board structure | |
| KR101109261B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR20220046134A (ko) | 반도체 패키지 | |
| TWI836630B (zh) | 電路板結構 | |
| US20230046699A1 (en) | Circuit board structure | |
| TWI809624B (zh) | 電路板結構 | |
| JP2010519769A (ja) | 高速メモリパッケージ | |
| US20230137841A1 (en) | Circuit carrier and manufacturing method thereof and package structure | |
| KR100512810B1 (ko) | 스택 패키지 및 그 제조방법 |