TW202202005A - 內埋式電路板及其製作方法 - Google Patents

內埋式電路板及其製作方法 Download PDF

Info

Publication number
TW202202005A
TW202202005A TW109122167A TW109122167A TW202202005A TW 202202005 A TW202202005 A TW 202202005A TW 109122167 A TW109122167 A TW 109122167A TW 109122167 A TW109122167 A TW 109122167A TW 202202005 A TW202202005 A TW 202202005A
Authority
TW
Taiwan
Prior art keywords
layer
insulating
conductive
groove
embedded
Prior art date
Application number
TW109122167A
Other languages
English (en)
Other versions
TWI741666B (zh
Inventor
楊成藝
鐘浩文
李彪
何明展
侯寧
Original Assignee
大陸商慶鼎精密電子（淮安）有限公司
大陸商鵬鼎控股（深圳）股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商慶鼎精密電子（淮安）有限公司, 大陸商鵬鼎控股（深圳）股份有限公司 filed Critical 大陸商慶鼎精密電子（淮安）有限公司
Application granted granted Critical
Publication of TWI741666B publication Critical patent/TWI741666B/zh
Publication of TW202202005A publication Critical patent/TW202202005A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申請提供一種電路板的製作方法，包括如下步驟：提供一內層疊構，所述內層疊構包括一導電線路及一覆蓋層，所述覆蓋層設置於所述內層疊構最外側，所述導電線路包括第一連接端；在所述覆蓋層遠離所述導電線路一側提供一掩膜，所述掩膜開設有多個貫穿所述掩膜的第一開口；使用鐳射蝕刻的方式，透過所述掩膜對所述覆蓋層進行蝕刻形成第二開口，使所述第一連接端由所述第二開口暴露；對所述內層疊構進行表面處理；提供電子元件，使所述電子元件與所述第一連接端電性連接。本申請還提供一種由上述製作方法製作的電路板。

Description

內埋式電路板及其製作方法
本發明涉及一種電路板及其製作方法，尤其涉及一種內埋式電路板及其製作方法。
近年來，電子產品被廣泛應用在日常工作和生活中，輕、薄、小的電子產品越來越受到歡迎。電路板作為電子產品的主要部件，其佔據了電子產品的較大空間，因此電路板的體積在很大程度上影響了電子產品的體積，大體積的電路板勢必難以符合電子產品輕、薄、短、小之趨勢。其中，內埋式電路板主要是將電子元件嵌埋至電路板內部，從而使電路板模組實現小型化，縮短元件之間的連接路徑，降低傳輸損失，內埋式電路板是可以實現可擕式電子設備更小更輕便，多功能化和高性能化的一種技術途徑。
但是，習知的內埋式電路板在增層內埋過程中，流動的膠體先後對元件周邊及元件底部的間隙進行填充，但由於元件本身及其兩端焊盤的阻擋以及元件兩側膠體的包圍，使得壓合過程殘留的氣體被壓縮至元件底部而無法有效溢出。隨著壓合的進行，氣體最終被擠壓分佈在元件底部局部和焊盤邊緣局部，進而形成增層內埋局部氣泡不良，影響產品品質。且，藉由提高半固化片(或膠片) 膠含量、提升膠體流動性、優化線路圖形設計等方法，均難以從根本上解決氣體在元件底部聚集形成氣泡殘留的問題。
如何解決上述問題，是本領域技術人員需要考慮的。
本發明涉及一種電路板及其製作方法，尤其涉及一種內埋式電路板及其製作方法。
本發明實施例提供一種內埋式電路板，包括：
內層疊構，包括第一主體部，第一表面、第二表面、第一凹槽及第一開口，所述第一表面與所述第二表面設置於所述第一主體部相背的兩側，所述第一凹槽由所述第一表面向所述第一主體部凹陷形成，所述第一凹槽未延伸至所述第二表面，所述第一開口貫穿所述第二表面並與所述第一凹槽連通；
內埋元件，設置於所述第一凹槽；
第一絕緣部，覆蓋所述第一表面及所述內埋元件遠離所述第二表面一側；以及
第二絕緣部，覆蓋所述第二表面並藉由所述第一開口與所述內埋元件接觸。
於一實施例中，所述第一凹槽包括側壁及底壁，所述側壁連接所述第一表面及所述底壁，所述第一開口連接所述底壁及所述第二表面，所述第二絕緣部填充所述第一開口。
於一實施例中，所述內層疊構還包括第一連接層及第二連接層，所述第一連接層與所述第二連接層電性連接，所述第一連接層設置於所述底壁及所述側壁並與所述第一主體部電性連接，所述第二連接層設置於所述第一連接層靠近所述內埋元件一側並與所述內埋元件電性連接。
於一實施例中，所述第一主體部包括：
內層導電結構，包括一芯板及在所述芯板兩側依次堆疊設置的絕緣基材及內層導電線路，所述第一凹槽完全貫穿所述內層導電結構；
第一絕緣層，覆蓋所述內層導電結構靠近所述第一表面及朝向所述第一凹槽的表面；
第二絕緣層，覆蓋所述內層導電結構靠近所述第二表面一側並向所述第一凹槽延伸，所述第一開口貫穿所述第二絕緣層，所述第一絕緣層與所述第二絕緣層連接；
第一導電線路，設置於所述第一絕緣層遠離所述內層導電結構的表面，以及所述第二絕緣層遠離所述第二表面且未被所述內層導電結構覆蓋的表面；以及
第二導電線路，設置於所述第二絕緣層遠離所述內層導電結構以及所述第一凹槽的表面。
於一實施例中，還包括：
第一外層線路，所述第一外層線路設置於所述第一絕緣部遠離所述第二絕緣部的表面；
第二外層線路，所述第二外層線路設置於所述第二絕緣部遠離所述第一絕緣部的表面；以及
防焊層，所述防焊層設置於所述第一外層線路及所述第二外層線路遠離所述內層疊構一側。
本發明還提供一種內埋式電路板的製作方法，包括如下步驟：
提供一內層導電結構，使所述內層導電結構包括一芯板及在所述芯板兩側依次堆疊設置的絕緣基材及內層導電線路，所述內層導電結構還包括第一開槽，所述第一開槽貫穿所述內層導電結構；
提供第一絕緣層、第二絕緣層、第一導電材料層及第二導電材料層，在所述第一絕緣層對應所述第一開槽處開設第二開槽，將所述第二絕緣層設置於所述內層導電結構遠離所述第一絕緣層一側，將所述第一導電材料設置於所述第一絕緣層遠離所述內層導電結構一側，將所述第二導電材料設置於所述第二絕緣層遠離所述內層導電結構一側；
壓合所述第一絕緣層、所述第二絕緣層、所述第一導電材料層、所述第二導電材料層以及所述內層導電結構，形成一第一凹槽；
對所述第一導電材料層進行處理得到一第一導電線路，對所述第二導電材料層進行處理得到一第二導電線路，去除所述第二絕緣層未被所述第一導電線路及所述第二導電線路覆蓋的至少部分得到一第一開口，得到一內層疊構；
提供一內埋元件，將所述內埋元件設置於所述第一凹槽；以及
提供第一絕緣部及第二絕緣部，使所述第一絕緣部及所述第二絕緣部覆蓋所述內層疊構的外表面，使所述內埋元件相背兩側的裸露表面分別被第一絕緣部及第二絕緣部覆蓋。
於一實施例中，所述內層導電結構的製作包括如下步驟：
提供一芯板，所述芯板包括芯層及分別設置於所述芯層兩側的兩層芯層導電線路；
在所述芯板兩側分別依次壓合一層絕緣基材及一層導電層；
對所述導電層進行圖案化處理得到內層導電線路；以及
形成貫穿多層所述導電線路及絕緣基材的所述第一開槽。
於一實施例中，提供所述第一絕緣層，提供所述第二絕緣層，所述第一絕緣層覆蓋所述內層導電結構朝向所述第一凹槽的表面，所述第一絕緣層由所述內層導電結構遠離所述第二絕緣層的表面延伸至所述內層導電結構朝向所述第一凹槽的表面並與所述第二絕緣層連接。
於一實施例中，將所述內埋元件設置於所述第一凹槽的制程包括如下步驟：
藉由化金制程在所述第一導電線路設置於所述第一凹槽的表面形成一第一連接層，使所述第一連接層與所述第一導電線路電性連接；
在所述第一連接層遠離所述第一導電線路的表面設置導電膏形成一第二連接層，使所述第二連接層與所述第一連接層電性連接；以及
將所述內埋元件設置於所述第一凹槽，使所述內埋元件與所述內層疊構固定，使所述內埋元件與所述第二連接層電性連接。
於一實施例中，藉由增層壓合形成所述第一絕緣部及第二絕緣部，所述內層疊構還包括相背設置的第一表面及第二表面，所述第一凹槽未延伸至所述第二表面，所述第一開口貫穿所述第二表面並與所述第一凹槽連通，所述第一絕緣部覆蓋所述第一表面及所述內埋元件遠離所述第二表面一側，所述第二絕緣部覆蓋所述第二表面並藉由所述第一開口與所述內埋元件接觸；
在所述第一絕緣部遠離所述第二絕緣部的表面形成一第一外層線路；
在所述第二絕緣部遠離所述第一絕緣部的表面形成一第二外層線路；以及
在所述第一外層線路及所述第二外層線路遠離所述內層疊構一側形成防焊層。
相比於習知技術，本發明的內埋式電路板，藉由在內埋元件預設區域設置上下兩側貫通結構，使得在內埋過程中，膠體從不同方向包裹內埋元件，一方面，可有效避免因氣體無法溢出而堆積在元件底部形成缺陷，另一方面，內埋元件與連接層之間的間隙被第一絕緣部及第二絕緣部填滿，使得內埋元件與內層疊構的黏結力大大提升，有效提高產品品質。且，第一凹槽的底部可為內埋元件提供支撐，可藉由第一凹槽對內埋元件進行定位，有效防止內埋元件偏位，進一步提升內埋精度。再者，用於固定內埋元件的連接層設置於第一凹槽中，使得內埋區整體間隙減小，從而減少增層膠體的需求，有利於電路板的輕薄化及產品結構的高密度化。
以下描述將參考附圖以更全面地描述本申請內容。附圖中所示為本申請的示例性實施例。然而，本申請可以以許多不同的形式來實施，並且不應該被解釋為限於在此闡述的示例性實施例。 提供這些示例性實施例是為了使本申請透徹和完整，並且將本申請的範圍充分地傳達給本領域技術人員。類似的附圖標記表示相同或類似的組件。
本文使用的術語僅用於描述特定示例性實施例的目的，而不意圖限制本申請。如本文所使用的，除非上下文另外清楚地指出，否則單數形式“一”，“一個”和“該”旨在也包括複數形式。此外，當在本文中使用時，“包括”和/或“包含”或“包括”和/或“包括”或“具有”和/或“具有”，整數，步驟，操作，元件和/或元件，但不排除存在或添加一個或多個其它特徵，區域，整數，步驟，操作，元件，元件和/或其群組。
除非另外定義，否則本文使用的所有術語（包括技術和科學術語）具有與本申請所述領域的普通技術人員通常理解的相同的含義。 此外，除非文中明確定義，諸如在通用字典中定義的那些術語應該被解釋為具有與其在相關技術和本申請內容中的含義一致的含義，並且將不被解釋為理想化 或過於正式的含義。
以下內容將結合附圖對示例性實施例進行描述。 須注意的是，參考附圖中所描繪的元件不一定按比例顯示；而相同或類似的組件將被賦予相同或相似的附圖標記表示或類似的技術用語。
下面參照附圖，對本申請的具體實施方式作進一步的詳細描述。
如圖1所示，為本發明提供的一種內埋式電路板1，包括內層疊構10、內埋元件12、第一絕緣部13、第二絕緣部14、第一外層線路15、第二外層線路16以及防焊層18。
內層疊構10包括第一主體部11，第一表面101、第二表面102、第一凹槽103及第一開口104。第一表面101與第二表面102設置於第一主體部11相背的兩側，第一凹槽103由第一表面101向第一主體部11凹陷形成，第一凹槽103未延伸至第二表面102，第一開口104貫穿第二表面102並與第一凹槽103連通。
第一主體部11包括內層導電結構110、第一絕緣層113、第二絕緣層114、第一導電線路115以及第二導電線路116。
內層導電結構110包括一芯板21及在芯板21兩側依次堆疊設置的絕緣基材112及內層導電線路111，內層導電結構110還包括第一開槽27，第一開槽27完全貫穿內層導電結構110。
於一實施例中，芯板21包括芯層117及分別設置於芯層117兩側的兩層芯層導電線路118，兩個芯層導電線路118藉由導電柱19電性連接。。
第一絕緣層113覆蓋內層導電結構110靠近第一表面101的表面以及內層導電結構110朝向第一凹槽103的表面。
第二絕緣層114覆蓋內層導電結構110靠近第二表面102一側並向第一凹槽103的方向延伸，第一開口104貫穿第二絕緣層114，第一絕緣層113與第二絕緣層114連接。
於一實施例中，內埋式電路板1包括多個導電柱19，內層導電結構110中的多層內層導電線路111可藉由多個導電柱19電性連接。
於一實施例中，第一凹槽103完全貫穿內層導電結構110，但並未完全貫穿第一主體部11，具體的，第一凹槽103未貫穿第二絕緣層114，且第一絕緣層113沿內層導電結構110開槽的側壁延伸設置並與第二絕緣層114連接，即，第一絕緣層113與第二絕緣層114構成一半包圍結構。
第一導電線路115設置於第一絕緣層113遠離內層導電結構110的表面，以及第一導電線路115設置於第二絕緣層114遠離第二表面102且未被內層導電結構110覆蓋的表面。
於一實施例中，第一導電線路115可由內層導電結構110的外表面向第一凹槽103延伸覆蓋第一絕緣層113的表面及第二絕緣層114的表面。第一導電線路115可與內層導電結構110藉由導電柱19電性連接。
第二導電線路116設置於第二絕緣層114遠離內層導電結構110以及第一凹槽103的表面。第二導電線路116可與內層導電結構110藉由導電柱19電性連接。
第一凹槽103包括側壁1031及底壁1032，側壁1031連接第一表面101及底壁1032，第一開口104連接底壁1032及第二表面102。
內層疊構10還包括第一連接層105及第二連接層106，第一連接層105與第二連接層106電性連接，第一連接層105設置於底壁1032及側壁1031並與第一主體部11電性連接，第二連接層106設置於第一連接層105靠近內埋元件12一側並與內埋元件12電性連接。
於一實施例中，第一連接層105可以為化金層，例如鎳層、金層、錫層等，第二連接層106可以為導電膏。
內埋元件12設置於第一凹槽103中並與第二連接層106電性連接。於一實施例中，內埋元件12可以為主動元件或被動元件。於一實施例中，內埋元件12的長度或寬度小於所述第一凹槽103的長度或寬度，第一凹槽103對內埋元件12存在固定作用，可提高內埋元件12的定位精度。
於一實施例中，內埋元件12包括設置於其兩端的兩個端子，兩個所述端子可以為邊長為a的矩形，一個所述端子設置於底壁1032上的長度大於a/2，端子超出底壁1032的距離可以為0~a/3。
於一實施例中，內埋元件12邊緣至第一連接層105的距離可以為30μm至100μm，第二絕緣層114的厚度大於50μm，內埋元件12超出第一凹槽103與第一表面101相鄰的上邊界的距離範圍為-50μm至50μm。
第一絕緣部13覆蓋第一表面101及內埋元件12遠離第二表面102一側。第一絕緣部13可為半固化或流體絕緣材質凝固形成。
第二絕緣部14覆蓋第二表面102並藉由第一開口104與內埋元件12接觸，第二絕緣部14可為半固化或流體絕緣材質凝固形成，第二絕緣部14在形成過程中填充第一開口104並包覆內埋元件12的至少部分表面。
第一外層線路15設置於第一絕緣部13遠離第二絕緣部14的表面。第一外層線路15可藉由導電柱19與第一導電線路115電性連接。
第二外層線路16設置於第二絕緣部14遠離第一絕緣部13的表面。第二外層線路16可藉由導電柱19與第二導電線路116電性連接。
防焊層18設置於第一外層線路15及第二外層線路16遠離內層疊構10的一側，防焊層18覆蓋第一外層線路15、第二外層線路16、第一絕緣部13及第二絕緣部14裸露的外表面。
如圖2至圖14所示，本發明還提供一種內埋式電路板1的製作方法。
一種內埋式電路板的製作方法，包括如下步驟：
步驟S1：提供一內層導電結構110，使內層導電結構110包括一芯板21及在芯板21兩側依次堆疊設置的絕緣基材112及內層導電線路111，內層導電結構110還包括第一開槽27，第一開槽27貫穿內層導電結構110。
其中，內層導電結構110的製作包括如下步驟：
步驟S11：如圖2所示，提供一芯板21，芯板21包括芯層117及分別設置於芯層117兩側的兩層芯層導電線路118。
其中，每個芯層導電線路118上開設有至少兩個間隔設置的預裁切口29，預裁切口29使芯層117暴露。設置於芯層117兩側的兩個芯層導電線路118上的預裁切口29在垂直於芯層117的平面方向上的投影重合。
形成導電柱19使兩個芯層導電線路118電性連接。
步驟S12：如圖3所示，在芯板21兩側分別依次壓合一層絕緣基材112及一層導電層22。
步驟S13：如圖4所示，對導電層22進行圖案化處理得到內層導電線路111。其中，每個內層導電線路111開設有至少兩個間隔設置的預裁切口29，預裁切口29使絕緣基材112暴露。在垂直於芯層117的平面方向上，設置於絕緣基材112遠離芯層117一側的兩個內層導電線路111上的預裁切口29的投影重合。在垂直於芯層117的平面方向上，設置於內層導電線路111上的預裁切口29與設置於芯層導電線路118上的預裁切口29的投影重合。
形成導電柱19使內層導電線路111與芯層導電線路118電性連接。
步驟S14：如圖5所示，沿著預裁切口29裁切內層導電結構110，形成貫穿內層導電結構110的第一開槽27，使第一開槽27完全貫穿內層導電結構110。
步驟S2：如圖6所示，提供第一絕緣層113、第二絕緣層114、第一導電材料層25及第二導電材料層26，在第一絕緣層113對應第一開槽27處開設第二開槽28，將第二絕緣層114設置於內層導電結構110遠離第一絕緣層113一側，將第一導電材料25設置於第一絕緣層113遠離內層導電結構110一側，將第二導電材料26設置於第二絕緣層114遠離內層導電結構110一側。
步驟S3：壓合第一絕緣層113、第二絕緣層114、第一導電材料層25、第二導電材料層26以及內層導電結構110，形成一第一凹槽103；
於一實施例中，第一絕緣層113及第二絕緣層114的材質為半固化材料。
第一絕緣層113覆蓋內層導電結構110朝向第一凹槽103的表面，第一絕緣層113由內層導電結構110遠離第二絕緣層114的表面延伸至內層導電結構110朝向第一凹槽103的表面並與第二絕緣層114連接。
步驟S4：如圖7所示，對第一導電材料層25進行圖案化得到一第一導電線路115，對第二導電材料層26進行圖案化得到一第二導電線路116。
形成導電柱19使第一導電線路115及二導電線路116分別與內層導電線路111電性連接。
步驟S5：如圖8所示，藉由化金制程在第一導電線路115設置於第一凹槽103的表面形成一第一連接層105，使第一連接層105與第一導電線路115電性連接。
步驟S6：如圖9所示，去除第二絕緣層114未被第一導電線路115覆蓋的部分形成一第一開口104，得到一內層疊構11。
步驟S7：如圖10所示，在第一連接層105遠離第一導電線路115的表面設置導電膏形成一第二連接層106，使第二連接層106與第一連接層105電性連接。
步驟S8：提供一內埋元件12，將內埋元件12設置於第一凹槽104內。
其中，如圖11所示，將內埋元件12設置於第一凹槽103，使內埋元件12與內層疊構10固定，使內埋元件12與第二連接層106電性連接。
步驟S9：提供第一絕緣部13及第二絕緣部14，使第一絕緣部13及第二絕緣部14覆蓋內層疊構10的外表面，使內埋元件12相背兩側的裸露表面分別被第一絕緣部13及第二絕緣部14覆蓋。
於一實施例中，如圖12及圖13所示，藉由增層壓合形成第一絕緣部13及第二絕緣部14，內層疊構10還包括相背設置的第一表面101及第二表面102。第一凹槽103未延伸至第二表面102，第一開口104貫穿第二表面102並與第一凹槽103連通。第一絕緣部13覆蓋第一表面101及內埋元件12遠離第二表面102一側，第二絕緣部14覆蓋第二表面102並藉由第一開口104與內埋元件12接觸。
步驟S10：如圖12及圖13所示，在第一絕緣部13遠離第二絕緣部14的表面形成一第一外層線路15；在第二絕緣部14遠離第一絕緣部13的表面形成一第二外層線路16。
形成導電柱19使第一外層線路15與第一導電線路115電性連接，第二外層線路16與第二導電線路116電性連接。
步驟S11：如圖14所示，在第一外層線路15及第二外層線路16遠離內層疊構10一側形成防焊層18。
上文中，參照附圖描述了本申請的具體實施方式。但是，本領域中的普通技術人員能夠理解，在不偏離本申請的精神和範圍的情況下，還可以對本申請的具體實施方式作各種變更和替換。這些變更和替換都落在本申請所限定的範圍內。
1:內埋式電路板 10:內層疊構 101:第一表面 102:第二表面 103:第一凹槽 1031:側壁 1032:底壁 104:第一開口 105:第一連接層 106:第二連接層 11:第一主體部 110:內層導電結構 111:內層導電線路 112:絕緣基材 113:第一絕緣層 114:第二絕緣層 115:第一導電線路 116:第二導電線路 117:芯層 118:芯層導電線路 12:內埋元件 13:第一絕緣部 14:第二絕緣部 15:第一外層線路 16:第二外層線路 18:防焊層 19:導電柱 21:芯板 22:導電層 25:第一導電材料層 26:第二導電材料層 27:第一開槽 28:第二開槽 29:預裁開口
圖1為本發明一實施例的內埋式電路板的切面示意圖。
圖2為本發明一實施例的內埋式電路板的製作流程示意圖。
圖3為本發明一實施例的內埋式電路板的製作流程示意圖。
圖4為本發明一實施例的內埋式電路板的製作流程示意圖。
圖5為本發明一實施例的內埋式電路板的製作流程示意圖。
圖6為本發明一實施例的內埋式電路板的製作流程示意圖。
圖7為本發明一實施例的內埋式電路板的製作流程示意圖。
圖8為本發明一實施例的內埋式電路板的製作流程示意圖。
圖9為本發明一實施例的內埋式電路板的製作流程示意圖。
圖10為本發明一實施例的內埋式電路板的製作流程示意圖。
圖11為本發明一實施例的內埋式電路板的製作流程示意圖。
圖12為本發明一實施例的內埋式電路板的製作流程示意圖。
圖13為本發明一實施例的內埋式電路板的製作流程示意圖。
圖14為本發明一實施例的內埋式電路板的製作流程示意圖。
1:內埋式電路板
10:內層疊構
101:第一表面
102:第二表面
103:第一凹槽
1031:側壁
1032:底壁
104:第一開口
105:第一連接層
106:第二連接層
11:第一主體部
110:內層導電結構
111:內層導電線路
112:絕緣基材
113:第一絕緣層
114:第二絕緣層
115:第一導電線路
116:第二導電線路
117:芯層
118:芯層導電線路
12:內埋元件
13:第一絕緣部
14:第二絕緣部
15:第一外層線路
16:第二外層線路
18:防焊層
19:導電柱
21:芯板

Claims (10)

  1. 一種內埋式電路板，其改良在於，包括： 內層疊構，包括第一主體部，第一表面、第二表面、第一凹槽及第一開口，所述第一表面與所述第二表面設置於所述第一主體部相背的兩側，所述第一凹槽由所述第一表面向所述第一主體部凹陷形成，所述第一凹槽未延伸至所述第二表面，所述第一開口貫穿所述第二表面並與所述第一凹槽連通； 內埋元件，設置於所述第一凹槽； 第一絕緣部，覆蓋所述第一表面及所述內埋元件遠離所述第二表面一側；以及 第二絕緣部，覆蓋所述第二表面並藉由所述第一開口與所述內埋元件接觸。
  2. 如請求項1所述之內埋式電路板，其中，所述第一凹槽包括側壁及底壁，所述側壁連接所述第一表面及所述底壁，所述第一開口連接所述底壁及所述第二表面，所述第二絕緣部填充所述第一開口。
  3. 如請求項2所述之內埋式電路板，其中，所述內層疊構還包括第一連接層及第二連接層，所述第一連接層與所述第二連接層電性連接，所述第一連接層設置於所述底壁及所述側壁並與所述第一主體部電性連接，所述第二連接層設置於所述第一連接層靠近所述內埋元件一側並與所述內埋元件電性連接。
  4. 如請求項1所述之內埋式電路板，其中，所述第一主體部包括： 內層導電結構，包括一芯板及在所述芯板兩側依次堆疊設置的絕緣基材及內層導電線路，所述第一凹槽完全貫穿所述內層導電結構； 第一絕緣層，覆蓋所述內層導電結構靠近所述第一表面及朝向所述第一凹槽的表面； 第二絕緣層，覆蓋所述內層導電結構靠近所述第二表面一側並向所述第一凹槽延伸，所述第一開口貫穿所述第二絕緣層，所述第一絕緣層與所述第二絕緣層連接； 第一導電線路，設置於所述第一絕緣層遠離所述內層導電結構的表面，以及所述第二絕緣層遠離所述第二表面且未被所述內層導電結構覆蓋的表面；以及 第二導電線路，設置於所述第二絕緣層遠離所述內層導電結構以及所述第一凹槽的表面。
  5. 如請求項1所述之內埋式電路板，其改良在於，還包括： 第一外層線路，所述第一外層線路設置於所述第一絕緣部遠離所述第二絕緣部的表面； 第二外層線路，所述第二外層線路設置於所述第二絕緣部遠離所述第一絕緣部的表面；以及 防焊層，所述防焊層設置於所述第一外層線路及所述第二外層線路遠離所述內層疊構一側。
  6. 一種內埋式電路板的製作方法，其中，包括如下步驟： 提供一內層導電結構，使所述內層導電結構包括一芯板及在所述芯板兩側依次堆疊設置的內層導絕緣基材及電線路，所述內層導電結構還包括第一開槽，所述第一開槽貫穿所述內層導電結構； 提供第一絕緣層、第二絕緣層、第一導電材料層及第二導電材料層，在所述第一絕緣層對應所述第一開槽處開設第二開槽，將所述第二絕緣層設置於所述內層導電結構遠離所述第一絕緣層一側，將所述第一導電材料設置於所述第一絕緣層遠離所述內層導電結構一側，將所述第二導電材料設置於所述第二絕緣層遠離所述內層導電結構一側； 壓合所述第一絕緣層、所述第二絕緣層、所述第一導電材料層、所述第二導電材料層以及所述內層導電結構，形成一第一凹槽； 對所述第一導電材料層進行處理得到一第一導電線路，對所述第二導電材料層進行處理得到一第二導電線路，去除所述第二絕緣層未被所述第一導電線路及所述第二導電線路覆蓋的至少部分得到一第一開口，得到一內層疊構； 提供一內埋元件，將所述內埋元件設置於所述第一凹槽；以及 提供第一絕緣部及第二絕緣部，使所述第一絕緣部及所述第二絕緣部覆蓋所述內層疊構的外表面，使所述內埋元件相背兩側的裸露表面分別被所述第一絕緣部及所述第二絕緣部覆蓋。
  7. 如請求項6所述之內埋式電路板的製作方法，其中，所述內層導電結構的製作包括如下步驟： 提供所述芯板，所述芯板包括芯層及分別設置於所述芯層兩側的兩層芯層導電線路； 在所述芯板兩側分別依次壓合一層絕緣基材及一層導電層； 對所述導電層進行圖案化處理得到內層導電線路；以及 形成貫穿多層所述內層導電線路及所述絕緣基材的所述第一開槽。
  8. 如請求項6所述之內埋式電路板的製作方法，其中，提供所述第一絕緣層，提供所述第二絕緣層，所述第一絕緣層覆蓋所述內層導電結構朝向所述第一凹槽的表面，所述第一絕緣層由所述內層導電結構遠離所述第二絕緣層的表面延伸至所述內層導電結構朝向所述第一凹槽的表面並與所述第二絕緣層連接。
  9. 如請求項6所述之內埋式電路板的製作方法，其中，將所述內埋元件設置於所述第一凹槽的制程包括如下步驟： 藉由化金制程在所述第一導電線路設置於所述第一凹槽的表面形成一第一連接層，使所述第一連接層與所述第一導電線路電性連接； 在所述第一連接層遠離所述第一導電線路的表面設置導電膏形成一第二連接層，使所述第二連接層與所述第一連接層電性連接；以及 將所述內埋元件設置於所述第一凹槽，使所述內埋元件與所述內層疊構固定，使所述內埋元件與所述第二連接層電性連接。
  10. 如請求項6所述之內埋式電路板的製作方法，其中， 藉由增層壓合形成所述第一絕緣部及第二絕緣部，所述內層疊構還包括相背設置的第一表面及第二表面，所述第一凹槽未延伸至所述第二表面，所述第一開口貫穿所述第二表面並與所述第一凹槽連通，所述第一絕緣部覆蓋所述第一表面及所述內埋元件遠離所述第二表面一側，所述第二絕緣部覆蓋所述第二表面並藉由所述第一開口與所述內埋元件接觸； 在所述第一絕緣部遠離所述第二絕緣部的表面形成一第一外層線路； 在所述第二絕緣部遠離所述第一絕緣部的表面形成一第二外層線路；以及 在所述第一外層線路及所述第二外層線路遠離所述內層疊構一側形成防焊層。
TW109122167A 2020-06-29 2020-06-30 內埋式電路板及其製作方法 TWI741666B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2020/098935 WO2022000191A1 (zh) 2020-06-29 2020-06-29 内埋式电路板及其制作方法
WOPCT/CN2020/098935 2020-06-29

Publications (2)

Publication Number Publication Date
TWI741666B TWI741666B (zh) 2021-10-01
TW202202005A true TW202202005A (zh) 2022-01-01

Family

ID=79315077

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109122167A TWI741666B (zh) 2020-06-29 2020-06-30 內埋式電路板及其製作方法

Country Status (4)

Country Link
US (2) US11991838B2 (zh)
CN (1) CN114503790A (zh)
TW (1) TWI741666B (zh)
WO (1) WO2022000191A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI836630B (zh) * 2022-02-18 2024-03-21 欣興電子股份有限公司 電路板結構

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI115285B (fi) * 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
JP4451238B2 (ja) * 2004-07-20 2010-04-14 大日本印刷株式会社 部品内蔵基板の製造方法及び部品内蔵基板
JP5100081B2 (ja) * 2006-10-20 2012-12-19 新光電気工業株式会社 電子部品搭載多層配線基板及びその製造方法
CN103096646B (zh) * 2011-10-31 2016-01-20 健鼎（无锡）电子有限公司 内埋元件的多层基板的制造方法
CN104254202B (zh) * 2013-06-28 2017-08-22 鹏鼎控股(深圳)股份有限公司 具有内埋电子元件的电路板及其制作方法
US9345142B2 (en) * 2013-11-21 2016-05-17 Samsung Electro-Mechanics Co., Ltd. Chip embedded board and method of manufacturing the same
KR102253472B1 (ko) * 2015-03-13 2021-05-18 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN108347820B (zh) * 2017-01-25 2020-09-15 奥特斯(中国)有限公司 容纳部件的基底结构上的高导热涂层
CN109862695A (zh) * 2017-11-30 2019-06-07 宏启胜精密电子(秦皇岛)有限公司 内埋式电路板及其制作方法
WO2020073344A1 (zh) * 2018-10-12 2020-04-16 庆鼎精密电子（淮安）有限公司 内埋式电路板及其制作方法
CN111200907B (zh) * 2018-11-20 2021-10-19 宏启胜精密电子(秦皇岛)有限公司 无撕膜内埋式电路板及其制作方法
US20230207442A1 (en) * 2019-03-12 2023-06-29 Absolics Inc. Packaging substrate and semiconductor device comprising same
KR102653023B1 (ko) * 2019-03-12 2024-03-28 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI836630B (zh) * 2022-02-18 2024-03-21 欣興電子股份有限公司 電路板結構

Also Published As

Publication number Publication date
WO2022000191A1 (zh) 2022-01-06
TWI741666B (zh) 2021-10-01
US11991838B2 (en) 2024-05-21
US20220225512A1 (en) 2022-07-14
CN114503790A (zh) 2022-05-13
US20240130050A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
JP5390346B2 (ja) パッケージ基板の製造方法
JP5280945B2 (ja) 半導体装置及びその製造方法
WO2012046829A1 (ja) 部品内蔵基板およびその製造方法
JPH0936549A (ja) ベアチップ実装用プリント基板
TW200824055A (en) Carrier structure embedded with chip and method for fabricating thereof
US9899235B2 (en) Fabrication method of packaging substrate
TW201220446A (en) Package structure of embedded semiconductor component and manufacturing method thereof
TWI566355B (zh) 電子元件封裝結構及製作方法
TWI556382B (zh) 封裝基板及其製法
US20240130050A1 (en) Embedded circuit board and manufacturing method thereof
KR20040040348A (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
TWI416680B (zh) 封裝基板及其製法
TWI484600B (zh) 無核心封裝基板及其製法
TWI599283B (zh) 印刷電路板及其製作方法
TWI566330B (zh) 電子封裝結構之製法
TW201413887A (zh) 封裝基板與封裝結構之製法
TWI503941B (zh) 晶片封裝基板及其製作方法
CN113707638A (zh) 基板结构及其制法
JP5257518B2 (ja) 基板製造方法および樹脂基板
TWI846342B (zh) 電子封裝件及其承載基板與製法
CN114096059B (zh) 线路板及其制作方法
JP6735793B2 (ja) 複合基板及びリジッド基板
CN112151433B (zh) 基板结构、封装结构及其制作方法
JP2006344631A (ja) 部品内蔵基板
TW202422800A (zh) 封裝結構、封裝基板及其製作方法