JP5390346B2 - パッケージ基板の製造方法 - Google Patents
パッケージ基板の製造方法 Download PDFInfo
- Publication number
- JP5390346B2 JP5390346B2 JP2009263134A JP2009263134A JP5390346B2 JP 5390346 B2 JP5390346 B2 JP 5390346B2 JP 2009263134 A JP2009263134 A JP 2009263134A JP 2009263134 A JP2009263134 A JP 2009263134A JP 5390346 B2 JP5390346 B2 JP 5390346B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- layer
- release film
- auxiliary dielectric
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 100
- 238000004519 manufacturing process Methods 0.000 title claims description 91
- 239000002184 metal Substances 0.000 claims description 51
- 239000000463 material Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 20
- 238000003825 pressing Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 218
- 239000010408 film Substances 0.000 description 80
- 239000011241 protective layer Substances 0.000 description 26
- 239000002699 waste material Substances 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 6
- 239000002335 surface treatment layer Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、パッケージ基板の製造方法に関し、特にパッケージ基板の製造工程において一時キャリアを廃棄することによる無駄を回避することができるパッケージ基板の製造方法に関するものである。
電子産業の発達に伴い、電子製品は多機能、高性能へ進化している。より多くの能受動素子及び回路を接続できるようにすることで半導体パッケージの高集積化（ｉｎｔｅｇｒａｔｉｏｎ）及び小型化（ｍｉｎｉａｔｕｒｉｚａｔｉｏｎ）対する要求を満たすべく、半導体パッケージ基板は、両面回路基板から多層回路基板（ｍｕｌｔｉ−ｌａｙｅｒ ｂｏａｒｄ）へと革新を遂げ、半導体基板上において利用可能な回路レイアウト面積を、限られたスペースの中で、層間接続技術（Ｉｎｔｅｒｌａｙｅｒ ｃｏｎｎｅｃｔｉｏｎ）により拡大させることによって、高密度回路の集積回路の需要に対応し、又、パッケージ基板の厚みを低減させることにより、パッケージの軽薄短小や電気的性能の向上が図られている。
従来の技術では、多層回路基板はコア板とその両側に対称的に形成されたビルドアップ構造とからなり、コア板の使用によってリード線の長さや構造全体の厚みが増加しているため、電子製品の機能を大幅に向上させると同時に、体積も縮小させるという要求を満たすことが難しくなった。そこで、コアレス（ｃｏｒｅｌｅｓｓ）構造の回路基板が開発される至り、リード線の長さや構造全体の厚さが縮減され、高機能化、微小化が図られることとなった。図１Ａないし図１Ｆは、従来のパッケージ基板及びその製造方法の断面を模式的に示した図である。
図１Ａに示すように、まず、搭載板１０を用意し、当該搭載板１０の２つの表面上にそれぞれ薄膜金属層１１、離型膜１２、及びキャリア金属層１３が順次に設けられている。
図１Ｂに示すように、キャリア金属層１３の上に第１の誘電体層１４を形成する。
図１Ｃに示すように、フォトリソグラフィ（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）又はレーザアブレーション（ｌａｓｅｒ ａｂｌａｔｉｏｎ）方法により、第１の誘電体層１４の中に複数のビア１４０を形成し、エッチング方法によりそれらのビア１４０に露出されたキャリア金属層１３の表面上に複数の凹部（ｃｏｎｃａｖｅ）１３０を形成する。
図１Ｄに示すように、それらの凹部１３０及び対応するビア１４０の中に、半田バンプ１４１ａ及び第１の導電ビア１４１ｂを順次に形成するとともに、第１の誘電体層１４の上に第１の導電ビア１４１ｂに電気的に接続される第１の回路層１４２を形成する。次に、第１の誘電体層１４及び第１の回路層１４２の上にビルドアップ構造１５を形成する。このビルドアップ構造１５は、少なくとも第２の誘電体層１５１と、第２の誘電体層１５１の上に設けられた第２の回路層１５２と、第２の誘電体層１５１の中に設けられ第１の回路層１４２及び第２の回路層１５２に電気的に接続された複数の第２の導電ビア１５３とを備え、且つこのビルドアップ構造１５の最外層の第２の回路層１５２に複数の電気接触パッド１５４を有し、且つこのビルドアップ構造１５の最外層の上に絶縁保護層１６を形成し、絶縁保護層１６にそれらの電気接触パッド１５４を露出するための絶縁保護層開口１６０を複数形成する。
図１Ｅに示すように、キャリア金属層１３を離型膜１２により分離させ、搭載板１０から離脱する二つの基礎パッケージ基板１を作成する。
図１Ｆに示すように、半田バンプ１４１ａがさらに半導体チップ（図示せず）に接続されるように、キャリア金属層１３を取り除くことにより、第１の誘電体層１４の表面に突出する半田バンプ１４１ａを複数形成し、パッケージ基板を作成する。
上述のように、従来のパッケージ基板の製造方法では、搭載板１０の両側にそれぞれ、共に外側表面に薄膜金属層１１が設けられた離型膜１２を形成し、さらに前述した構造両側の薄膜金属層１１の上にそれぞれビルドアップ構造１５を形成する。最後に、離型膜１２とキャリア金属層１３との界面に沿って両側のビルドアップ構造を分離させ、２つのパッケージ基板を形成する。
ただし、従来の製法では、両側の構造を一時的に支持できるように、搭載板１０の両表面に薄膜金属層１１及び離型膜１２を別途に形成する必要があり、最終的には中間の一時キャリア（搭載板１０、２層の薄膜金属層１１及び２層の離型膜１２を含む）を廃棄してしまうため、製造工程が繁雑となり、材料の浪費及び生産コストの増加をもたらす問題があった。
従って、従来技術のようにパッケージ基板の製造方法において中間の一時キャリアを廃棄しなければならないことによる浪費や製造工程の繁雑化等の問題を回避することは、業界で解決すべき極めて重要な課題となっている。
そこで、以上のとおりの事情に鑑み、本発明は、材料コストを節約できるパッケージ基板の製造方法を提供することを課題とする。
上記の課題を解決するために、本発明では、対向する２つの表面を有する離型膜と、前記離型膜の表面にそれぞれ形成され、前記離型膜を被覆する第１の補助誘電体層と、前記第１の補助誘電体層にそれぞれ形成された金属層とからなり、それらの前記金属層の上に有効領域が定められた基材を用意する工程と、前記金属層に内部回路層を形成する工程と、前記の各第１の補助誘電体層及び内部回路層の上にビルドアップ構造を形成し、前記離型膜の２つの表面上に基礎基板を形成するために、前記の各ビルドアップ構造の最外層の表面に複数の第１の電気接触パッドを有するようにする工程と、前記有効領域以外の部分を除去する工程と、前記離型膜を除去する工程と、前記第１の補助誘電体層の上に複数の誘電体層開口を形成することで、前記基礎基板に基板本体が形成され、前記内部回路層の一部が前記の各誘電体層開口に対応して露出されるようにすることで第２の電気接触パッドを構成する工程と、を備えていることを特徴とするパッケージ基板の製造方法が提供される。
前述した製造方法によれば、前記基材の製造方法は、前記離型膜を用意する工程と、前記離型膜の対向する２つの表面上に前記第１の補助誘電体層及び金属層を順次に設け、前記第１の補助誘電体層の面積を前記離型膜の面積よりも大きくし、前記金属層の面積を前記第１の補助誘電体層の面積よりも大きくするようにする工程と、前記の各金属層、前記第１の補助誘電体層、及び前記離型膜を圧合する工程と、を備えているようにしてもよい。
前述した製造方法によれば、前記ビルドアップ構造は、少なくとも１つの誘電体層と、前記誘電体層上に設けられた回路層と、前記誘電体層の中に設けられ前記回路層及び内部回路層に電気的に接続された導電ビアとを有し、最外層の前記回路層が前記第１の電気接触パッドに電気的に接続されているようにしてもよい。
前述した製造方法によれば、前記有効領域以外の部分が切断方法により除去されるようにしてもよい。
前述した製造方法は、前記ビルドアップ構造の上に絶縁保護層が形成され、前記絶縁保護層に複数の絶縁保護層開口が形成されることにより、前記の各第１の電気接触パッドが前記の各絶縁保護層開口に対応して露出されるようにする工程をさらに備えているようにしてもよい。
また、前述した製造方法は、前記第１及び第２の電気接触パッドの上に表面処理層が形成されるようにする工程をさらに備えているようにしてもよい。
また、本発明では、対向する２つの表面を有する離型膜と、前記離型膜の表面にそれぞれ形成され、前記離型膜を被覆する第１の補助誘電体層と、前記第１の補助誘電体層にそれぞれ形成されたコア板とからなり、前記の各コア板が対向する第１及び第２の表面を有し、前記第１及び第２の表面上に内層回路を有し、前記の各コア板の前記第２の表面が前記第１の補助誘電体層の上に結合され、前記の各コア板の前記第１の表面上に有効領域が定められた基材を用意する工程と、前記の各コア板の前記第１の表面上にビルドアップ構造を形成することで、前記離型膜の２つの表面上に基礎基板を形成し、前記の各ビルドアップ構造の最外層の表面が複数の第１の電気接触パッドを有するようにする工程と、前記の各有効領域以外の部分を除去する工程と、前記離型膜を除去する工程と、前記第１の補助誘電体層の上に複数の誘電体層開口を形成することで、前記基礎基板に基板本体を形成し、前記コア板の前記第２の表面上の前記内層回路が前記の各誘電体層開口に対応して露出されるようにすることで第２の電気接触パッドを構成する工程と、を備えていることを特徴とするパッケージ基板の製造方法が提供される。
前述した製造方法によれば、前記基材の製造方法は、前記離型膜を用意する工程と、前記離型膜の対向する２つの表面上に前記第１の補助誘電体層及び前記コア板を順次に設け、前記第１の補助誘電体層の面積を前記離型膜の面積よりも大きくし、前記の各コア板の面積を前記第１の補助誘電体層の面積よりも大きくすることにより、前記コア板が前記第１の補助誘電体層を完全に被覆するようにする工程と、前記の各コア板、前記第１の補助誘電体層、及び離型膜を圧合する工程と、を備えているようにしてもよい。
前述した製造方法によれば、前記第１及び第２の表面上の内層回路に電気的に接続されるように、前記コア板の中に導電貫通孔をさらに有するようにしてもよい。
前述した製造方法によれば、前記ビルドアップ構造は、少なくとも１つの誘電体層と、前記誘電体層上に設けられた回路層と、前記誘電体層の中に設けられ前記回路層及び前記内層回路に電気的に接続された導電ビアとを有し、最外層の前記回路層が前記第１の電気接触パッドに電気的に接続されるようにしてもよい。
前述した製造方法によれば、前記有効領域以外の部分が切断方法により除去されるようにしてもよい。
また、前述した製造方法は、前記ビルドアップ構造の上に絶縁保護層を形成し、前記絶縁保護層に複数の絶縁保護層開口を形成することにより、前記の各第１の電気接触パッドが前記の各絶縁保護層開口に対応して露出されるようにする工程をさらに備えているようにしてもよい。
また、前述した製造方法は、前記第１及び第２の電気接触パッドの上に表面処理層を形成する工程をさらに備えているようにしてもよい。
前述した製造方法によれば、前記基材は、前記コア板の前記第１の表面上に設けられた第２の補助誘電体層及び前記第２の補助誘電体層の上に設けられた金属層を有してもよい。当該基材の製造方法は、前記離型膜を用意する工程と、前記離型膜の対向する２つの表面上に前記第１の補助誘電体層、前記コア板、前記第２の補助誘電体層及び前記金属層を順次に設け、前記第１の補助誘電体層の面積を前記離型膜の面積よりも大きくし、前記の各コア板の面積を前記第１の補助誘電体層の面積よりも大きくし、前記金属層の面積を前記第２の補助誘電体層及び前記コア板の面積よりも大きくすることにより、前記金属層が前記第２の補助誘電体層及び前記コア板を完全に被覆するようにする工程と、前記の各コア板、前記金属層、前記第１の補助誘電体層、前記第２の補助誘電体層、及び前記離型膜を圧合する工程と、を備えているようにしてもよい。
また、前述した製造方法は、前記金属層に内部回路層を形成することにより、前記ビルドアップ構造が前記第２の補助誘電体層及び前記内部回路層の上に設けられ、前記内部回路層が前記第２の補助誘電体層における内部導電ビアを有し、それによって前記内層回路に電気的に接続されているようにしてもよい。
前述した製造方法によれば、前記ビルドアップ構造は、少なくとも１つの誘電体層と、前記誘電体層上に設けられた回路層と、前記誘電体層の中に設けられ前記回路層及び内部回路層に電気的に接続された導電ビアとを有し、前記の各第１の電気接触パッドが最外層の前記回路層に電気的に接続され、前記ビルドアップ構造の上に絶縁保護層が形成され、前記絶縁保護層に複数の絶縁保護層開口が形成されることにより、前記の各第１の電気接触パッドが前記の各絶縁保護層開口に対応して露出されるようにしてもよい。
また、本発明では、コアレス又は薄型コアのパッケージ基板の製造に用いられる基材であって、対向する２つの表面を有する離型膜と、前記離型膜の表面に設けられ、前記離型膜を被覆する第１の補助誘電体層と、前記離型膜の対向する２つの表面に対応して前記第１の補助誘電体層の上に設けられた金属層と、を備えていることを特徴とする基材が提供される。
また、本発明では、コアレス又は薄型コアのパッケージ基板の製造に用いられる基材であって、対向する２つの表面を有する離型膜と、前記離型膜の表面に設けられ、前記離型膜を被覆する第１の補助誘電体層と、前記離型膜の対向する２つの表面に対応して前記第１の補助誘電体層の上に設けられたコア板と、を備えていることを特徴とする基材が提供される。
前述した構造によれば、前記コア板の厚さは０．２ｍｍ以下であり、前記コア板は対向する第１及び第２の表面を有し、前記第２の表面が前記第１の補助誘電体層の上に結合され、前記第１及び第２の表面上に内層回路を有し、前記コア板の中に導電ビアを有し、前記第１及び第２の表面上の内層回路に電気的に接続されるようにしてもよい。
前述した構造によれば、前記コア板の第１の表面上に設けられた第２の補助誘電体層と、前記第２の補助誘電体層の上に設けられた金属層とをさらに備えているようにしてもよい。
上述のように、本発明では、離型膜を基材における第１の補助誘電体層により被覆し、第１の補助誘電体層の上に回路構造を形成し、最後に、離型膜の界面に沿って両側の構造を分離させ、２つのパッケージ基板を形成する。従来の技術と比較して、本発明では、中間の離型膜を最初に第１の補助誘電体層により被覆することで、第１の補助誘電体層の上に基礎基板構造を形成しているため、最後には離型膜のみを廃棄するだけで済み、従来技術のように一時キャリアを廃棄しなければならないことによる浪費や製造工程の繁雑化等という問題を効果的に回避することができる。
下記において特定の具体的な実施例により本発明の実施形態を説明する。本明細書に記載の内容は、この技術分野に精通した者なら簡単に本発明のその他の利点や効果が理解できる。本発明は、その他の異なる実施例によって施行や応用を加えることが可能であり、本明細書に記載の内容も異なる観点や応用に基づき、本発明の主旨を逸脱しない範囲で様々な修飾や変更が可能であり、そうした修飾や変更は本発明の特許請求の範囲に入るものである。
［第１の実施例］
図２Ａないし図２Ｈは、本発明に係るパッケージ基板の製造方法を模式的に示した断面図である。
図２Ａないし図２Ｈは、本発明に係るパッケージ基板の製造方法を模式的に示した断面図である。
図２Ａないし図２Ｂに示すように、まず、対向する２つの表面を有する離型膜２０と、前記離型膜２０の表面にそれぞれ形成され、前記離型膜２０を被覆する第１の補助誘電体層２１と、前記離型膜２０の対向する２つの表面に対応して前記第１の補助誘電体層２１の上に設けられた金属層２２ａとからなり、それらの前記金属層２２ａの上に有効領域Ａが定められた基材２ａを用意する。
この基材２ａの製造方法は、まず、対向する２つの表面を有する離型膜２０を用意し、前記離型膜２０の対向する２つの表面上にそれぞれ第１の補助誘電体層２１ａを形成し、且つ前記第１の補助誘電体層２１ａの面積を前記離型膜２０の面積よりも大きくし、前記第１の補助誘電体層２１ａの上に金属層２２ａを設け、且つこの金属層２２ａの面積を第１の補助誘電体層２１ａの面積よりも大きくするようにする。
次に、離型膜２０の両側における金属層２２ａ及び第１の補助誘電体層２１ａを圧合させることで、離型膜２０の両側における第１の補助誘電体層２１ａを単層の第１の補助誘電体層２１に一体に結合させ、離型膜２０を被覆し、且つ金属層２２ａが第１の補助誘電体層２１の上下表面を完全に被覆するようにする。このように、面全体のコアレス（ｃｏｒｅｌｅｓｓ）の製パッケージ基板の製造に用いられる基材２ａを製造することができる。
この後の製造工程において、離型膜２０の２つの表面上の製造工程は同一であるため、以下、離型膜２０の一方の表面についてのみを説明する。
図２Ｃに示すように、金属層２２ａをパターニングすることにより内部回路層２２を形成する。金属材料を利用して回路を形成する技術は業界に周知され、かつ極めて多種多様であり、本願の主要な技術特徴ではないため、ここでは詳しい説明を省略する。
図２Ｄに示すように、内部回路層２２の上にビルドアップ構造２３を形成することで、離型膜２０の２つの表面上に基礎基板２’を形成する。このビルドアップ構造２３は、少なくとも１つの誘電体層２３０と、当該誘電体層２３０の上に設けられた回路層２３１と、当該誘電体層２３０の中に設けられ回路層２３１及び内部回路層２２に電気的に接続された導電ビア２３２とを有し、且つ最外層の回路層２３１が第１の電気接触パッドを有している。
この工程において、基礎基板２’のビルドアップ構造２３の上に例えばソルダーレジストである絶縁保護層２４を形成し、当該絶縁保護層２４の中に複数の絶縁保護層開口２４０を形成することで、それらの第１の電気接触パッド２３３が対応的にそれらの絶縁保護層開口２４０に露出されるようにする。
図２Ｅないし図２Ｆを参照して、図２Ｅに示すように、有効領域Ａ以外の構造を切断方法により取り除き、図２Ｆに示すように、離型膜２０を取り除くことにより、基礎基板２’を離型膜２０と分離させる。
図２Ｇに示すように、第１の補助誘電体層２１の上に複数の誘電体層開口２１０を形成し、内部回路層２２の一部をそれらの誘電体層開口２１０に対応的に露出させることで第２の電気接触パッド２２０を構成し、これによって、基礎基板２’が基板本体２として形成される。
図２Ｈに示すように、第１の電気接触パッド２３３、２２０の上に表面処理層２５を形成することで、面全体のコアレスパッケージ基板が得られる。当該面全体のコアレスパッケージ基板の上に複数のコアレスパッケージ基板ユニットがレイアウトされ、それらのコアレスパッケージ基板ユニットは切断工程により分離可能である。
本発明では、離型膜２０を第１の補助誘電体層２１により被覆し、中間における２層の金属層２２ａを内部回路層２２としてパターニングしているため、最後には離型膜のみを廃棄するだけで済み、従来技術のように一時キャリアを廃棄しなければならないことによる浪費や製造工程の繁雑化等という問題を効果的に回避することができる。
［第２の実施例］
図３Ａないし図３Ｇは、本発明に係るパッケージ基板の第２の実施例の製造方法を示す。本実施例は、薄型コアを有するパッケージ基板に応用されるものであり、薄型コアは厚さ０．２ｍｍ以下のコア板であってよいが、従来薄型コアの厚さが薄すぎ、柔らかすぎるために、製造工程における薬液、ブレードの噴出圧又は重力により面全体のエッジに反りが生じ、基板の輸送過程において板が破壊されたり、板が詰まって生産ラインが停止してしまう等の問題があったため、本発明に係る技術により、薄型コアを有するパッケージ基板を作成する。本実施例において上述した実施例との相違点は、基材の構造が異なる点である。
図３Ａないし図３Ｇは、本発明に係るパッケージ基板の第２の実施例の製造方法を示す。本実施例は、薄型コアを有するパッケージ基板に応用されるものであり、薄型コアは厚さ０．２ｍｍ以下のコア板であってよいが、従来薄型コアの厚さが薄すぎ、柔らかすぎるために、製造工程における薬液、ブレードの噴出圧又は重力により面全体のエッジに反りが生じ、基板の輸送過程において板が破壊されたり、板が詰まって生産ラインが停止してしまう等の問題があったため、本発明に係る技術により、薄型コアを有するパッケージ基板を作成する。本実施例において上述した実施例との相違点は、基材の構造が異なる点である。
図３Ａ及び図３Ｂに示すように、対向する２つの表面を有する離型膜３０と、前記離型膜３０の表面に形成され、前記離型膜３０を被覆する第１の補助誘電体層３１と、前記第１の補助誘電体層３１の上にそれぞれ設けられたコア板３２とからなり、コア板３２の上に有効領域Ｂが定められた基材３ａを用意する。
この基材３ａの製造方法は、まず、対向する２つの表面を有する離型膜３０を用意し、前記離型膜３０の対向する２つの表面上にそれぞれ第１の補助誘電体層３１ａを形成し、且つ前記第１の補助誘電体層３１ａの面積を前記離型膜３０の面積よりも大きくするようにする。
次に、対向する第１の表面３２ａ及び第２の表面３２ｂを有し、且つ第２の表面３２ｂがそれぞれそれらの第１の補助誘電体層３１ａに対応し、面積が第１の補助誘電体層３１ａの面積よりも大きいコア板３２を複数用意する。
最後に、離型膜３０の両側におけるコア板３２及び第１の補助誘電体層３１ａを圧合させることで、離型膜３０の両側における第１の補助誘電体層３１ａを単層の第１の補助誘電体層３１として一体に結合させ、離型膜３０を被覆し、且つコア板３２の第２の表面３２ｂを第１の補助誘電体層３１の上に結合させ、それらのコア板３２をそれぞれ第１の補助誘電体層３１の上下表面に被覆するようにする。また、有効領域Ｂがコア板３２の第１の表面３２ａの上に定められるようにする。こうすることにより、面全体に薄型コアを有するパッケージ基板の製造に用いられる基材３ａを作成することができる。
上述したコア板３２の第１及び第２の表面３２ａ、３２ｂの上には、内層回路３２０を有し、且つ第１及び第２の表面３２ａ、３２ｂ上の内層回路３２０に電気的に接続するために該コア板３２の中に導電貫通孔３２１を有している。
この後の製造工程において、離型膜３０の２つの表面上の製造工程は同一であるため、以下、離型膜３０の一方の表面についてのみ説明する。
図３Ｃに示すように、コア板３２の第１の表面３２ａ及び内層回路３２０の上にビルドアップ構造３３を形成することで、離型膜３０の対向する２つの表面上に基礎基板３’を形成する。このビルドアップ構造３３は、少なくとも１つの誘電体層３３０と、当該誘電体層３３０の上に設けられた回路層３３１と、当該誘電体層３３０の中に設けられ回路層３３１及び内層回路３２０の導電ビア３３２に電気的に接続され、最外層の回路層３３１が複数の第１の電気接触パッド３３３を有している。
また、基礎基板３’のビルドアップ構造３３の上に絶縁保護層３４を形成し、絶縁保護層３４に複数の絶縁保護層開口３４０を形成することで、それらの第１の電気接触パッド３３３がそれらの絶縁保護層開口３４０に対応的に露出されるようにする。ただし、絶縁保護層３４はこの後の製造工程において形成されてもよい。
図３Ｄないし図３Ｅを参照して、図３Ｄに示すように、有効領域Ｂ以外の構造を切断方法により取り除き、図３Ｅに示すように、離型膜３０を取り除くことにより、基礎基板３’を離型膜３０と分離させる。
図３Ｆ及び３Ｇを参照して、図３Ｆに示すように、第１の補助誘電体層３１の上に複数の誘電体層開口３１０を形成し、コア板３２の第２の表面３２ｂにおける内層回路３２０の一部をそれらの誘電体層開口３１０に対応的に露出させることで第２の電気接触パッド３２０ａを構成し、これによって、基礎基板３’が基板本体３として形成される。さらに、図３Ｇに示すように、第１及び第２の電気接触パッド３３３、３２０ａの上に表面処理層３５を形成することで、面全体のコアレスパッケージ基板が得られる。
本発明では、離型膜３０を第１の補助誘電体層３１により被覆し、２層の第１の補助誘電体層３１の上にコア板３２を設けているため、最後には離型膜３０のみを廃棄するだけで済み、従来技術のように一時キャリアを廃棄しなければならないことによる浪費や製造工程の繁雑化等という問題を効果的に回避することができる。
［第３の実施例］
図４Ａないし図４Ｅは、本発明に係るパッケージ基板の第３の実施例の製造方法を示す。本実施例において前述した実施例との相違点は、基材の構造が異なる点である。
図４Ａないし図４Ｅは、本発明に係るパッケージ基板の第３の実施例の製造方法を示す。本実施例において前述した実施例との相違点は、基材の構造が異なる点である。
図４Ａに示すように、対向する２つの表面を有する離型膜３０と、前記離型膜３０の表面に形成され、前記離型膜３０を被覆する第１の補助誘電体層３１と、前記第１の補助誘電体層３１の上にそれぞれ設けられたコア板３２と、前記コア板３２の第１の表面３２ａの上に設けられた第２の補助誘電体層３１ｂと、前記第２の補助誘電体層３１ｂの上に設けられた金属層３６ａとからなり、且つコア板３２の上方にある金属層３６ａに有効領域Ｃが定められた基材４ａを用意する。
この基材４ａは、前述した２つの実施例のように圧合方法により成形され、且つそれらの金属層３６ａの面積をコア板３２及び第２の補助誘電体層３１ｂの面積よりも大きくすることにより、金属層３６ａを第２の補助誘電体層３１ｂ及びコア板３２に完全に被覆させる。こうすることにより、面全体に薄型コアを有するパッケージ基板の製造に用いられる基材４ａを作成することができる。
図４Ｂに示すように、金属層３６ａをパターニングすることにより内部回路層３６を形成し、且つ内部回路層３６には第２の補助誘電体層３１ｂの中に位置し内層回路３２０に電気的に接続された内部導電ビア３６０を有している。回路及びビアの製造技術は業界に周知され、かつ極めて多種多様であり、本願の主要な技術特徴ではないため、ここでは詳しい説明を省略する。
図４Ｃに示すように、第２の補助誘電体層３１ｂ及び内部回路層３６の上にビルドアップ構造３３を形成し、且つ導電ビア３３２が回路層３３１及び内部回路層３６に電気的に接続されている。
図４Ｄ及び図４Ｅを参照して、まず、有効領域Ｃ以外の構造を切断方法により取り除き、そして離型膜３０を取り除き、次に第１の補助誘電体層３１の上に複数の誘電体層開口３１０を形成することで、第２の電気接触パッド３２０ａがそれらの誘電体層開口３１０に対応的に露出され、それにより、図４Ｄに示すように基板本体４を形成する。この後の製造工程において、図４Ｅに示すように、第１及び第２の電気接触パッド３３３、３２０ａの上に表面処理層３５を形成することで面全体の薄型コアパッケージ基板が得られる。
本発明では、離型膜３０を第１の補助誘電体層３１により被覆し、２層の第１の補助誘電体層３１の上にコア板３２を設け、且つコア板３２上の金属層３６ａをパターニングすることにより、内部回路層３６を形成しているため、最後には離型膜３０のみを廃棄するだけで済み、従来技術のように一時キャリアを廃棄しなければならないことによる浪費や製造工程の繁雑化等という問題を効果的に回避することができる。
上記のように、これらの実施の形態は本発明の原理および効果・機能を例示的に説明するに過ぎず、本発明は、これらによって限定されるものではない。本発明に係る実質的な技術内容は、特許請求の範囲に定められる。本発明は、この技術分野に精通した者により本発明の主旨を逸脱しない範囲で色々な修飾や変更をすることが可能であり、そうした修飾や変更は本発明の特許請求の範囲に入るものである。
１ 基礎パッケージ基板
１０ 搭載板
１１ 薄膜金属層
１２、２０、３０ 離型膜
１３ キャリア金属層
１３０ 凹部
１４ 第１の誘電体層
１４０ ビア
１４１ａ 半田バンプ
１４１ｂ 第１の導電ビア
１４２ 第１の回路層
１５、２３、３３ ビルドアップ構造
１５１ 第２の誘電体層
１５２ 第２の回路層
１５３ 第２の導電ビア
１５４ 電気接触パッド
１６、２４、３４ 絶縁保護層
１６０、２４０、３４０ 絶縁保護層開口
２、３、４ 基板本体
２‘、３’ 基礎基板
２ａ、３ａ、４ａ 基材
２１、２１ａ、３１、３１ａ 第１の補助誘電体層
２１０、３１０ 誘電体層開口
２２、３６ 内部回路層
２２ａ、３６ａ 金属層
２２０、３２０ａ 第２の電気接触パッド
２３０、３３０ 誘電体層
２３１、３３１ 回路層
２３２、３３２ 導電ビア
２３３、３３３ 第１の電気接触パッド
２５、３５ 表面処理層
３１ｂ 第２の補助誘電体層
３２ コア板
３２ａ 第１の表面
３２ｂ 第２の表面
３２０ 内層回路
３２１ 導電貫通孔
３６０ 内部導電ビア
Ａ、Ｂ、Ｃ 有効領域
１０ 搭載板
１１ 薄膜金属層
１２、２０、３０ 離型膜
１３ キャリア金属層
１３０ 凹部
１４ 第１の誘電体層
１４０ ビア
１４１ａ 半田バンプ
１４１ｂ 第１の導電ビア
１４２ 第１の回路層
１５、２３、３３ ビルドアップ構造
１５１ 第２の誘電体層
１５２ 第２の回路層
１５３ 第２の導電ビア
１５４ 電気接触パッド
１６、２４、３４ 絶縁保護層
１６０、２４０、３４０ 絶縁保護層開口
２、３、４ 基板本体
２‘、３’ 基礎基板
２ａ、３ａ、４ａ 基材
２１、２１ａ、３１、３１ａ 第１の補助誘電体層
２１０、３１０ 誘電体層開口
２２、３６ 内部回路層
２２ａ、３６ａ 金属層
２２０、３２０ａ 第２の電気接触パッド
２３０、３３０ 誘電体層
２３１、３３１ 回路層
２３２、３３２ 導電ビア
２３３、３３３ 第１の電気接触パッド
２５、３５ 表面処理層
３１ｂ 第２の補助誘電体層
３２ コア板
３２ａ 第１の表面
３２ｂ 第２の表面
３２０ 内層回路
３２１ 導電貫通孔
３６０ 内部導電ビア
Ａ、Ｂ、Ｃ 有効領域
Claims (7)
- 対向する２つの表面を有する離型膜と、前記離型膜の表面にそれぞれ形成され、前記離型膜を被覆する第１の補助誘電体層と、前記第１の補助誘電体層にそれぞれ形成された金属層とからなり、それらの前記金属層の上に有効領域が定められた基材を用意する工程と、
前記金属層に内部回路層を形成する工程と、
前記の各第１の補助誘電体層及び前記内部回路層の上にビルドアップ構造を形成し、前記の各ビルドアップ構造の最外層の表面に複数の第１の電気接触パッドを有するようにすることで、前記離型膜の２つの表面上に基礎基板を形成する工程と、
前記有効領域以外の部分を除去する工程と、
前記離型膜を除去する工程と、
前記第１の補助誘電体層の上に複数の誘電体層開口を形成することで、前記基礎基板を基板本体として形成し、前記内部回路層の一部が前記の各誘電体層開口に対応して露出されるようにすることで第２の電気接触パッドを構成する工程と、
を備えていることを特徴とするパッケージ基板の製造方法。 - 前記基材の製造方法が、
前記離型膜を用意する工程と、
前記離型膜の対向する２つの表面上に前記第１の補助誘電体層及び前記金属層を順次に設け、前記第１の補助誘電体層の面積を前記離型膜の面積よりも大きくし、前記金属層の面積を前記第１の補助誘電体層の面積よりも大きくするようにする工程と、
前記の各金属層、前記第１の補助誘電体層、及び前記離型膜を圧合する工程と、
を備えていることを特徴とする請求項１に記載のパッケージ基板の製造方法。 - 対向する２つの表面を有する離型膜と、前記離型膜の表面にそれぞれ形成され、前記離型膜を被覆する第１の補助誘電体層と、前記第１の補助誘電体層にそれぞれ形成されたコア板とからなり、前記の各コア板が対向する第１及び第２の表面を有し、前記第１及び第２の表面上に内層回路を有し、前記の各コア板の前記第２の表面が前記第１の補助誘電体層の上に結合され、前記の各コア板の前記第１の表面上に有効領域が定められた基材を用意する工程と、
前記の各コア板の第１の表面上にビルドアップ構造が形成されることで、前記離型膜の２つの表面上に基礎基板が形成され、前記の各ビルドアップ構造の最外層の表面が複数の第１の電気接触パッドを有するようにする工程と、
前記の各有効領域以外の部分を除去する工程と、
前記離型膜を除去する工程と、
前記第１の補助誘電体層の上に複数の誘電体層開口を形成することで、前記基礎基板を基板本体として形成し、前記コア板の前記第２の表面上の前記内層回路が前記の各誘電体層開口に対応して露出されるようにすることで第２の電気接触パッドを構成する工程と、
を備えており、
前記基材の製造方法が、
前記離型膜を用意する工程と、
前記離型膜の対向する２つの表面上に前記第１の補助誘電体層及び前記コア板を順次に設け、前記第１の補助誘電体層の面積を前記離型膜の面積よりも大きくし、前記の各コア板の面積を前記第１の補助誘電体層の面積よりも大きくすることにより、前記の各コア板が前記第１の補助誘電体層を完全に被覆するようにする工程と、
前記の各コア板、前記第１の補助誘電体層、及び前記離型膜を圧合する工程と、
を備えていることを特徴とするパッケージ基板の製造方法。 - 前記第１及び第２の表面上の前記内層回路に電気的に接続されるように前記コア板の中に導電貫通孔をさらに有していることを特徴とする請求項３に記載のパッケージ基板の製造方法。
- 前記基材が前記コア板の前記第１の表面上に設けられた第２の補助誘電体層及び前記第２の補助誘電体層の上に設けられた金属層をさらに有していることを特徴とする請求項３に記載のパッケージ基板の製造方法。
- 前記基材の製造方法が、
前記離型膜を用意する工程と、
前記離型膜の対向する２つの表面上に前記第１の補助誘電体層、前記コア板、前記第２の補助誘電体層及び前記金属層を順次に設け、前記第１の補助誘電体層の面積を前記離型膜の面積よりも大きくし、前記の各コア板の面積を前記第１の補助誘電体層の面積よりも大きくし、前記金属層の面積を前記第２の補助誘電体層及び前記コア板の面積よりも大きくすることにより、前記金属層が前記第２の補助誘電体層及び前記コア板を完全に被覆するようにする工程と、
前記の各コア板、前記金属層、前記第１の補助誘電体層、前記第２の補助誘電体層、及び前記離型膜を圧合する工程と、
を備えていることを特徴とする請求項５に記載のパッケージ基板の製造方法。 - 前記金属層に内部回路層が形成されることにより、前記ビルドアップ構造が前記第２の補助誘電体層及び前記内部回路層の上に設けられ、前記内部回路層が前記第２の補助誘電体層における内部導電ビアを有し、前記内層回路に電気的に接続されていることを特徴とする請求項５に記載のパッケージ基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098119494A TWI365026B (en) | 2009-06-11 | 2009-06-11 | Method for fabricating packaging substrate and base therefor |
| TW098119494 | 2009-06-11 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010287874A JP2010287874A (ja) | 2010-12-24 |
| JP2010287874A5 JP2010287874A5 (ja) | 2013-01-10 |
| JP5390346B2 true JP5390346B2 (ja) | 2014-01-15 |
Family
ID=43305372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009263134A Expired - Fee Related JP5390346B2 (ja) | 2009-06-11 | 2009-11-18 | パッケージ基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8168513B2 (ja) |
| JP (1) | JP5390346B2 (ja) |
| TW (1) | TWI365026B (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008003971A1 (de) * | 2008-01-11 | 2009-07-16 | Ledon Lighting Jennersdorf Gmbh | Leuchtdiodenanordnung mit Schutzrahmen |
| TWI365026B (en) * | 2009-06-11 | 2012-05-21 | Unimicron Technology Corp | Method for fabricating packaging substrate and base therefor |
| TWI390692B (zh) | 2009-06-23 | 2013-03-21 | Unimicron Technology Corp | 封裝基板與其製法暨基材 |
| KR101216926B1 (ko) * | 2011-07-12 | 2012-12-28 | 삼성전기주식회사 | 캐리어 부재와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법 |
| KR101776322B1 (ko) | 2011-09-02 | 2017-09-07 | 엘지이노텍 주식회사 | 칩 패키지 부재 제조 방법 |
| TWI442482B (zh) * | 2011-10-17 | 2014-06-21 | Advance Materials Corp | 封裝基板之製法 |
| US8685761B2 (en) * | 2012-02-02 | 2014-04-01 | Harris Corporation | Method for making a redistributed electronic device using a transferrable redistribution layer |
| JP5955050B2 (ja) * | 2012-03-26 | 2016-07-20 | 京セラ株式会社 | 配線基板の製造方法 |
| JP6054080B2 (ja) * | 2012-07-20 | 2016-12-27 | 新光電気工業株式会社 | 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体 |
| TWI484600B (zh) * | 2012-08-15 | 2015-05-11 | Unimicron Technology Corp | 無核心封裝基板及其製法 |
| CN103681586B (zh) * | 2012-08-30 | 2016-07-06 | 欣兴电子股份有限公司 | 无核心封装基板及其制法 |
| CN103681559B (zh) * | 2012-09-25 | 2016-11-09 | 宏启胜精密电子(秦皇岛)有限公司 | 芯片封装基板和结构及其制作方法 |
| TWI461135B (zh) * | 2013-03-01 | 2014-11-11 | Nan Ya Printed Circuit Board | 製作電路板之方法 |
| CN104254197B (zh) * | 2013-06-27 | 2017-10-27 | 碁鼎科技秦皇岛有限公司 | 电路板及其制作方法 |
| TWI474450B (zh) * | 2013-09-27 | 2015-02-21 | Subtron Technology Co Ltd | 封裝載板及其製作方法 |
| TWI474449B (zh) * | 2013-09-27 | 2015-02-21 | Subtron Technology Co Ltd | 封裝載板及其製作方法 |
| TWI571994B (zh) * | 2015-06-30 | 2017-02-21 | 旭德科技股份有限公司 | 封裝基板及其製作方法 |
| KR101672641B1 (ko) * | 2015-07-01 | 2016-11-03 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 |
| TWI801346B (zh) * | 2016-08-05 | 2023-05-11 | 日商三菱瓦斯化學股份有限公司 | 支持基板、附設支持基板之疊層體及搭載半導體元件用之封裝基板的製造方法 |
| US11640934B2 (en) * | 2018-03-30 | 2023-05-02 | Intel Corporation | Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate |
| DE102018215943A1 (de) * | 2018-09-19 | 2020-03-19 | Robert Bosch Gmbh | Verfahren zum Fügen und elektrischen Kontaktieren von Einzelfolien eines Folienstapels und dessen Verwendung |
| US10624213B1 (en) * | 2018-12-20 | 2020-04-14 | Intel Corporation | Asymmetric electronic substrate and method of manufacture |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW558743B (en) * | 2001-08-22 | 2003-10-21 | Semiconductor Energy Lab | Peeling method and method of manufacturing semiconductor device |
| JP3854910B2 (ja) * | 2002-08-21 | 2006-12-06 | 日本特殊陶業株式会社 | 配線基板の製造方法及び配線基板 |
| JP2004087701A (ja) * | 2002-08-26 | 2004-03-18 | Nec Toppan Circuit Solutions Toyama Inc | 多層配線構造の製造方法および半導体装置の搭載方法 |
| JP2004186265A (ja) * | 2002-11-29 | 2004-07-02 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
| JP4267903B2 (ja) * | 2002-11-29 | 2009-05-27 | 日本特殊陶業株式会社 | 多層配線基板の製造方法 |
| JP2004214273A (ja) * | 2002-12-27 | 2004-07-29 | Ngk Spark Plug Co Ltd | 片面積層配線基板の製造方法 |
| JP4866268B2 (ja) * | 2007-02-28 | 2012-02-01 | 新光電気工業株式会社 | 配線基板の製造方法及び電子部品装置の製造方法 |
| TWI365026B (en) * | 2009-06-11 | 2012-05-21 | Unimicron Technology Corp | Method for fabricating packaging substrate and base therefor |
-
2009
- 2009-06-11 TW TW098119494A patent/TWI365026B/zh active
- 2009-11-18 JP JP2009263134A patent/JP5390346B2/ja not_active Expired - Fee Related
-
2010
- 2010-05-14 US US12/780,439 patent/US8168513B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20100314037A1 (en) | 2010-12-16 |
| US8168513B2 (en) | 2012-05-01 |
| JP2010287874A (ja) | 2010-12-24 |
| TWI365026B (en) | 2012-05-21 |
| TW201044940A (en) | 2010-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5390346B2 (ja) | パッケージ基板の製造方法 | |
| TWI390692B (zh) | 封裝基板與其製法暨基材 | |
| TWI413223B (zh) | 嵌埋有半導體元件之封裝基板及其製法 | |
| TWI413475B (zh) | 電氣結構製程及電氣結構 | |
| US9899235B2 (en) | Fabrication method of packaging substrate | |
| JP2011009686A5 (ja) | ||
| TW201448688A (zh) | 複合式電路板及其製作方法 | |
| JP2010130003A (ja) | 多層印刷回路基板及びその製造方法 | |
| TW201712816A (zh) | 封裝載板及其製作方法 | |
| US8436463B2 (en) | Packaging substrate structure with electronic component embedded therein and method for manufacture of the same | |
| TWI397358B (zh) | 打線基板及其製作方法 | |
| TWI434638B (zh) | 線路基板製程 | |
| JP2008047843A (ja) | 回路装置およびその製造方法、配線基板およびその製造方法 | |
| TWI380419B (en) | Integrated circuit package and the method for fabricating thereof | |
| TW202202005A (zh) | 內埋式電路板及其製作方法 | |
| TWI392073B (zh) | 嵌埋有半導體元件之封裝基板之製法 | |
| TWI512922B (zh) | 封裝基板與封裝結構之製法 | |
| TWI731745B (zh) | 內埋式元件結構及其製造方法 | |
| TW200919676A (en) | Packaging substrate structure having capacitor embedded therein and method for manufacturing the same | |
| KR100963201B1 (ko) | 칩 내장형 기판 및 그의 제조 방법 | |
| TWI411362B (zh) | 無核心層之封裝基板及其製法 | |
| TWI355725B (en) | Multilayer module of stacked aluminum oxide-based | |
| KR20100117975A (ko) | 임베디드 회로 기판 및 그 제조 방법 | |
| TWI594383B (zh) | 封裝基板及其製造方法 | |
| TWI416685B (zh) | 封裝基板及其製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121116 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130821 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131010 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5390346 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |