KR20100117975A - 임베디드 회로 기판 및 그 제조 방법 - Google Patents

임베디드 회로 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20100117975A
KR20100117975A KR1020090036727A KR20090036727A KR20100117975A KR 20100117975 A KR20100117975 A KR 20100117975A KR 1020090036727 A KR1020090036727 A KR 1020090036727A KR 20090036727 A KR20090036727 A KR 20090036727A KR 20100117975 A KR20100117975 A KR 20100117975A
Authority
KR
South Korea
Prior art keywords
substrate
electronic device
conductive pattern
circuit board
groove
Prior art date
Application number
KR1020090036727A
Other languages
English (en)
Inventor
최우석
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020090036727A priority Critical patent/KR20100117975A/ko
Publication of KR20100117975A publication Critical patent/KR20100117975A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate

Abstract

두께를 감소하고 공정의 효율성을 향상할 수 있도록, 본 발명은 그루브 및 홈부를 구비하는 절연성 소재의 기판, 상기 기판의 홈부와 밀착하도록 상기 홈부에 삽입되는 전자 소자 및 상기 기판 상에 형성되고 상기 그루브와 상기 전자 소자를 전기적으로 연결하는 도전 패턴을 포함하는 임베디드 회로 기판 및 회로 기판 제조 방법을 제공한다.

Description

임베디드 회로 기판 및 그 제조 방법{Embedded circuit board and method of manufacturing the same}
본 발명은 임베디드 회로 기판 및 임베디드 회로 기판 제조 방법에 관한 것으로 더 상세하게는 두께를 감소하고 공정의 효율성을 향상할 수 있는 임베디드 회로 기판 및 그 제조 방법에 관한 것이다.
전자 산업의 발달에 따라, 전자 부품의 소형화 및 다기능화에 대한 요구가 점차 증가하고 있다.
전자 부품의 소형화 및 다기능을 추구하려면, 전자 부품을 구성하고 있는 회로 기판도 고밀도로 집적화되어야 한다. 따라서, 최근에는 다층의 구조를 가지는 기판의 개발이 활발히 진행되고 있다.
다층의 구조를 가지는 기판은 그 내부에 능동 소자, 수동 소자 등의 회로 소자 및 내부 회로 패턴이 매립되는 임베디드 회로 기판(embedded circuit board)의 형태를 갖는다.
일반적으로 전자 소자를 내장하는 회로기판을 제작할 때에는, 복수 개의 회로기판을 적층하여 다층의 회로기판을 형성하는 빌드업(build up) 기술이 사용된 다. 구체적으로 전자 소자를 기판 상에 배치하고 그 위에 레진이 코팅된 동박(resin coated copper; RCC)을 형성한다. 그리고 나서 서로 다른 층들의 배선을 전기적으로 연결하고, 회로기판에 내장되는 전자 소자의 단자와 배선을 전기적으로 연결하는 인터커넥션(interconnection) 작업을 수행한다.
이와 같은 종래의 방법에 의하면 다수의 공정을 거치게 되어 임베디드 회로 기판의 제조 생산성이 감소한다. 또한 전자 소자를 내장하기 위하여 기판 및 RCC가 필요하므로 사용되는 재료가 많아지고 박막의 임베디드 회로 기판을 구현하는데 한계가 있다.
본 발명은 두께를 감소하고 공정의 효율성을 향상할 수 있는 임베디드 회로 기판 및 그 제조 방법을 제공할 수 있다.
본 발명은 그루브 및 홈부를 구비하는 절연성 소재의 기판, 상기 기판의 홈부와 밀착하도록 상기 홈부에 삽입되는 전자 소자 및 상기 기판상에 형성되고 상기 그루브와 상기 전자 소자를 전기적으로 연결하는 도전 패턴을 포함하는 임베디드 회로 기판을 개시한다.
본 발명의 다른 측면에 따르면 비아홀 및 홈부를 구비하는 절연성 소재의 기판, 상기 기판의 홈부와 밀착하도록 상기 홈부에 삽입되는 전자 소자, 상기 기판 상에 형성되고 상기 비아홀과 상기 전자 소자의 노출된 일면을 연결하는 도전 패턴 및 상기 기판의 면 중 상기 홈부가 형성되는 방향의 반대 방향에 형성되고 상기 도전 패턴과 상기 비아홀을 통하여 전기적으로 연결되는 제2 도전 패턴을 포함하는 임베디드 회로 기판을 개시한다.
본 발명의 다른 측면에 따르면 (a)유동성을 갖는 절연성 소재의 기판을 준비하는 단계, (b)돌출부를 갖는 가압틀을 준비하는 단계, (c)상기 가압틀의 일면에 전자 소자를 고정하는 단계, (d)상기 가압틀을 상기 기판의 일면에 대향하도록 배치하고 상기 가압틀에 압력을 가하여 상기 돌출부와 상기 전자 소자를 상기 기판의 내부로 삽입하는 단계, (e)상기 기판을 경화하는 단계, (f)상기 가압틀을 제거하는 단계 및 (g)상기 기판 상에 상기 전자 소자와 연결되는 도전 패턴을 형성하는 단계를 포함하는 임베디드 회로 기판 제조 방법을 개시한다.
본 발명에 있어서 상기 가압틀은 흡입부를 구비하고, 상기 (c)단계에서 상기 흡입부가 상기 전자 소자를 흡착하여 상기 가압틀과 상기 전자 소자가 밀착될 수 있다.
본 발명에 있어서 상기 (c)단계에서 상기 전자 소자의 단자부가 상기 가압틀을 향하도록 배치할 수 있다.
본 발명에 있어서 상기 (f)단계를 수행한 후에 상기 기판은 상기 돌출부에 대응되는 그루브를 포함하고, 상기 (g)단계에서 상기 도전 패턴은 상기 그루브 및 상기 전자 소자를 연결하도록 형성할 수 있다.
본 발명에 있어서 상기 (d)단계에서 상기 돌출부는 상기 기판을 관통할 수 있다.
본 발명의 다른 측면에 따르면 (a)유동성을 갖는 절연성 소재의 기판에 도전막을 형성하는 단계, (b)돌출부를 갖는 가압틀을 준비하는 단계, (c)상기 가압틀의 일면에 전자 소자를 고정하는 단계, (d)상기 가압틀을 상기 기판의 상기 도전막이 형성된 면의 반대면에 대향하도록 배치하고 상기 돌출부와 상기 전자 소자를 상기 기판의 내부로 삽입하여 상기 돌출부가 상기 도전막과 접촉하도록 상기 가압틀에 압력을 가하는 단계, (e)상기 기판을 경화하는 단계, (f)상기 가압틀을 제거하는 단계 및 (g)상기 기판 상에 전자 소자와 연결되는 도전 패턴을 형성하는 단계를 포함하는 임베디드 회로 기판 제조 방법을 개시한다.
본 발명에 있어서 상기 가압틀은 흡입부를 구비하고, 상기 (c)단계에서 상기 흡입부가 상기 전자 소자를 흡착하여 상기 가압틀과 상기 전자 소자가 밀착될 수 있다.
본 발명에 있어서 상기 (c)단계에서 상기 전자 소자의 단자부가 상기 가압틀을 향하도록 배치할 수 있다.
본 발명에 있어서 상기 도전막을 패터닝하여 제2 도전 패턴을 형성하는 단계를 더 포함하고, 상기 도전 패턴과 상기 제2 도전 패턴은 상기 돌출부로 인하여 생긴 비아홀에서 연결될 수 있다.
본 발명에 관한 임베디드 회로 기판 및 그 제조 방법은 원하는 두께를 감소한 임베디드 회로 기판을 구현할 수 있다. 또한 임베디드 회로 기판을 제조하는 공정의 효율성을 향상한다.
이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 관한 임베디드 회로 기판을 개략적으로 도시한 단면도이다. 도 1을 참조하면 임베디드 회로 기판(100)은 기판(110), 전자 소자(120) 및 도전 패턴(130)을 포함한다.
기판(110)은 절연성 소재로 형성된다. 기판(110)은 수지를 이용하여 형성할 수 있다.
기판(110)은 홈부(113) 및 그루브(115)를 구비한다. 홈부(113) 및 그루브(115)는 기판(110)의 두께보다 작은 소정의 깊이로 형성된다. 홈부(113) 및 그루브(115)의 형태는 공정의 조건에 따라 다양하게 결정되는데 홈부(113)는 기판(110)에 내장될 전자 소자(120)의 높이에 따라 깊이가 달라진다.
홈부(113)는 전자 소자(120)와 대응된다. 전자 소자(120)는 다양한 형태의 능동 소자 또는 수동 소자일 수 있는데 구체적으로 반도체칩일 수 있다. 전자 소자(120)는 홈부(113)와 밀착하도록 홈부(113)에 삽입된다. 전자 소자(120)의 면 중 단자부(121)가 배치되는 면만 외부로 노출되고 나머지 면은 홈부(113)와 밀착한다. 이를 통하여 전자 소자(120)는 기판(110)에 안정적으로 내장된다.
기판 (110)상에 도전 패턴(130)이 형성된다. 도전 패턴(130)은 전자 소자(120)와 그루브(115)를 연결하도록 형성된다. 도전 패턴(130)은 다양한 방법으로 형성할 수 있는데 스크린 프린팅 또는 잉크젯 프린팅 방법과 같은 방법을 이용하여 공정을 단순화할 수 있다.
구체적으로 도전 패턴(130)은 전자 소자(120)의 단자부(121)와 그루브(115)를 연결하도록 형성된다. 후속 공정에서 그루브(115)에 형성된 도전 패턴(130)에 솔더볼등을 형성하여 반도체 패키지와 같은 전자 소자 패키지를 제조할 수 있다.
본 실시예의 임베디드 회로 기판(100)은 기판(110)에 전자 소자(120)가 직접 내장되므로 전자 소자(120)를 내장하기 위하여 기판(110)외에 별도의 부재를 필요로 하지 않는다. 이를 통하여 공정이 단순화되고 비용이 절감하여 공정의 효율성이 향상된다. 또한 임베디드 회로 기판(100)의 전체적인 두께를 감소하여 임베디드 회 로 기판(100)이 사용될 전자 제품의 설계 조건을 다양하게 할 수 있다.
도 2(a) 내지 도 2(f)는 본 발명의 일 실시예에 관한 임베디드 회로 기판의 제조 방법을 순차적으로 도시한 단면도들이다. 각 도면들을 참조하면서 본 실시예에 관한 임베디드 회로 기판의 제조 방법을 순차적으로 설명하기로 한다.
먼저 도 2(a)를 참조하면 기판(110)을 준비한다. 기판(110)은 유동성을 갖는 절연성 소재로 준비한다. 기판(110)은 경화되기 전의 수지를 이용하여 형성할 수 있다. 유동성 있는 기판(110)의 이송 및 관리를 용이하게 하도록 기판(110)의 하부에 지지체(101)를 배치할 수 있다. 지지체(101)는 최종 공정이 완료된 후에는 제거할 수 있도록 접착 및 탈착이 용이한 부재로 형성한다.
또한 도 2(b)를 참조하면 가압틀(150)을 준비한다. 가압틀(150)은 돌출부(151) 및 흡입부(152)를 구비한다. 돌출부(151)는 후속 공정에서 기판(110)에 형성될 그루브에 대응하는 형상을 갖도록 형성한다.
가압틀(150)의 일면에 전자 소자(120)를 고정한다. 전자 소자(120)는 반도체칩일 수 있다. 전자 소자(120)를 가압틀(150)에 고정할 때 전자 소자(120)의 단자부(121)가 가압틀(150)을 향하도록 배치한다. 가압틀(150)과 전자 소자(120)를 고정하는 방법은 다양할 수 있으나 전자 소자(120)가 가압틀(150)로부터 용이하게 분리될 수 있어야 한다. 이를 위하여 가압틀(150)은 압력이 작용하는 흡입부(152)를 구비한다. 흡입부(152)의 일단에는 음압원(미도시)이 연결되어 흡입부(152)가 전자 소자(120)를 흡착하여 가압틀(150)에 고정할 수 있다.
그리고 나서 도 2(c)를 참조하면 가압틀(150)을 기판(110)에 대향하도록 배 치하고, 가압틀(150)에 압력을 가한다. 이 때 가압틀(150)의 돌출부(151) 및 가압틀(150)에 고정된 전자 소자(120)는 기판(110)을 향한다. 전자 소자(120)가 기판(110)의 원하는 위치에 삽입되도록 가압틀(150)과 기판(110)을 정렬한다.
도 2(d)를 참조하면 가압틀(150)과 기판(110)을 정렬한 후에 압력을 가하여 가압틀(150)의 돌출부(151)와 가압틀(150)에 고정된 전자 소자(120)가 기판(110)에 삽입된다. 기판(110)은 유동성이 있는 소재로 형성되므로 기판(110)에는 돌출부(151)에 대응되도록 그루브(151)가 형성되고 전자 소자(120)에 대응되는 홀부(113)가 형성된다. 전자 소자(120)가 원하는 위치에 기판(110)에 삽입되고 난 후에 전자 소자(120)가 기판(110)에 고정되도록 기판(110)을 경화한다. 수지를 포함하는 기판(110)에 열 및 압력을 가하여 기판(110)을 경화할 수 있다.
그리고 나서 도 2(e)를 참조하면 가압틀(150)을 제거한다. 이 때 가압틀(150)의 흡입부(151)의 흡입을 중지시키면 전자 소자(120)는 가압틀(150)로부터 용이하게 분리된다. 가압틀(150)을 제거하면 전자 소자(120)는 기판(110)에 삽입된 상태로 존재하고, 기판(110)에 돌출부(151)의 형태에 대응하도록 형성된 그루브(115)가 노출된다.
그리고 나서 도 2(f)를 참조하면 기판(110)상에 도전 패턴(130)을 형성한다. 도전 패턴(130)은 구리와 같은 도전물질을 포함하고 그루브(115)에 걸쳐서 형성되고, 도전 패턴(130)은 전자 소자(120)의 단자부(121)와 연결되도록 형성된다.
스크린 프린팅 또는 잉크젯 프린팅 방법을 이용하여 식각 공정 등의 별도 추가 공정 없이 도전 패턴(130)을 형성할 수 있다. 그러나 본 발명은 이에 한정되지 않고 포토 리소그래피법 또는 기타의 방법으로 도전 패턴(130)을 형성할 수 있음은 물론이다. 최종적으로 지지체(101)를 제거하여 임베디드 회로 기판(100)을 제조한다.
본 실시예의 제조 방법은 가압틀(150)을 이용하여 기판(110)에 전자 소자(120)를 삽입하므로 기판(110)에 전자 소자(120)를 내장하기 위하여 기판(110)외에 별도의 부재를 필요로 하지 않는다. 이를 통하여 재료 비용을 절감하고 공정수를 감소한다. 또한 임베디드 회로 기판(100)을 박막으로 형성하는 것이 용이하다.
또한 전자 소자(120)를 기판(110)에 압력을 가하여 삽입한 후에 경화하여 전자 소자(120)를 기판(110)에 안정적으로 내장할 수 있다. 이를 통하여 전자 소자(120)와 기판(110)사이에 접착 물질을 사용할 필요가 없다.
또한 가압틀(150)의 돌출부(151)를 이용하여 기판(110)에 전자 소자(120)를 삽입하면서 동시에 그루브(115)를 기판(110)에 형성한다. 도전 패턴(130)은 그루브(115)에 연결되도록 형성한다. 후속 공정에서 솔더볼(미도시)등의 연결단자가 그루브(115)에 채워지므로 솔더볼과 회로 기판(100)의 연결의 내구성을 향상할 수 있다.
도 3은 도 1의 임베디드 회로 기판을 적용한 전자 소자 패키지를 도시한 단면도이다.
전자 소자 패키지(1000)는 임베디드 회로 기판(100), 솔더볼(170)을 포함한다. 임베디드 회로 기판(100)은 전술한 실시예에서 설명한 것과 동일하므로 구체적인 구성에 대한 설명은 생략한다.
임베디드 회로 기판(100)에 솔더볼(170)을 형성하기 전에 솔더 마스크(160)를 형성한다. 구체적으로 솔더 마스크(160)는 그루브(130)에 형성된 도전 패턴(130)을 노출하는 패턴을 갖도록 형성된다.
솔더 마스크(160)를 형성한 후에 솔더볼(170)을 형성한다. 솔더볼(170)은 도전 패턴(130)과 연결된다. 솔더볼(170)은 그루브(130)를 채우도록 형성된다. 이를 통하여 솔더볼(170)과 임베디드 회로 기판(100)의 접착성이 향상된다. 결과적으로 내구성이 향상된 전자 소자 패키지를 제조하는 것이 용이하다.
도 4는 본 발명의 다른 실시예에 관한 임베디드 회로 기판을 개략적으로 도시한 단면도이다. 도 4를 참조하면 임베디드 회로 기판(200)은 기판(210), 전자 소자(220), 도전 패턴(230) 및 제2 도전 패턴(235)을 포함한다.
설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명하기로 한다.
기판(210)은 홈부(213) 및 비아홀(215)를 구비한다. 홈부(213)는 기판(210)의 두께보다 작은 소정의 깊이로 형성되는데 홈부(213)의 깊이는 기판(210)에 내장될 전자 소자(220)의 높이에 따라 달라진다.
홈부(213)는 전자 소자(220)와 대응된다. 전자 소자(220)는 다양한 종류의 능동 소자 또는 수동 소자일 수 있는데 구체적으로 반도체칩일 수 있다. 전자 소자(220)는 홈부(213)와 밀착하도록 홈부(213)에 삽입된다. 전자 소자(220)의 면 중 단자부(221)가 배치되는 면만 외부로 노출되고 나머지 면은 홈부(213)와 밀착한다. 이를 통하여 전자 소자(220)가 기판(210)에 안정적으로 내장된다.
기판(210)상에 도전 패턴(230)이 형성된다. 도전 패턴(230)은 전자 소자(220)와 연결되고, 비아홀(230)에 걸쳐서 형성된다. 기판(210)의 저면에 제2 도전 패턴(235)이 형성된다. 제2 도전 패턴(235)은 비아홀(215)에서 도전 패턴(230)과 연결된다.
본 실시예의 임베디드 회로 기판(200)은 양면에 도전 패턴(230, 235)을 형성하여 회로 패턴의 집적도가 향상되고 다양한 종류의 전자 소자 패키지를 제조하는 데 사용될 수 있다.
또한 전술한 실시예와 마찬가지로 기판(210)에 전자 소자(220)가 직접 내장되므로 전자 소자(220)를 내장하기 위하여 기판(210)외에 별도의 부재를 필요로 하지 않는다. 이를 통하여 공정이 단순화되고 비용이 절감하여 공정의 효율성이 향상된다. 또한 임베디드 회로 기판(200)의 전체적인 두께를 감소하여 임베디드 회로 기판(200)이 사용될 전자 제품의 설계 조건을 다양하게 할 수 있다.
도 5(a) 내지 도 5(f)는 본 발명의 다른 실시예에 관한 임베디드 회로 기판의 제조 방법을 순차적으로 도시한 단면도들이다. 각 도면들을 참조하면서 본 실시예에 관한 임베디드 회로 기판의 제조 방법을 순차적으로 설명하기로 한다. 설명의 편의를 위하여 전술한 제조 방법에 관한 실시예와 상이한 점을 중심으로 설명하기로 한다.
먼저 도 5(a)를 참조하면 기판(210)을 준비한다. 기판(210)은 유동성을 갖는 절연성 소재로 형성하는 데 경화되기 전의 수지일 수 있다. 기판(210)의 일면에 도전막(235a)을 형성한다. 기판(210)에 도전막(235a)을 형성하는 방법은 다양할 수 있으나 기판(210)과 도전막(235a)이 일체로 형성된 RCC(resin coated cupper)의 형태를 사용할 수 있다.
기판(210)의 이송 및 관리를 용이하게 하도록 기판(210)의 하부에 지지체(201)를 배치할 수 있다. 이 때 지지체(201)는 도전막(235a)과 접하게 된다. 지지체(201)는 최종 공정이 완료된 후에는 제거할 수 있도록 접착 및 탈착이 용이하도록 형성한다.
또한 도 5(b)를 참조하면 가압틀(250)을 준비한다. 가압틀(250)은 돌출부(251) 및 흡입부(252)를 구비한다. 돌출부(251)는 후속 공정에서 기판(210)에 형성될 비아홀에 대응하는 형상을 갖도록 형성된다.
가압틀(250)의 일면에 전자 소자(220)를 고정한다. 전자 소자(220)는 반도체칩일 수 있다. 전자 소자(220)를 가압틀(250)에 고정할 때 전자 소자(220)의 단자부(221)가 가압틀(250)을 향하도록 배치한다.
가압틀(250)은 흡입부(252)를 구비한다. 흡입부(252)의 일단에는 음압원(미도시)이 연결되어 흡입부(252)가 전자 소자(220)를 흡착하여 가압틀(250)에 전자 소자(220)를 고정할 수 있다.
그리고 나서 도 5(c)를 참조하면 가압틀(250)을 기판(210)에 대향하도록 배치하고, 가압틀(250)에 압력을 가한다.
그리고 나서 도 5(d)를 참조하면 가압틀(250)과 기판(210)을 정렬한 후에 압력을 가하여 가압틀(250)의 돌출부(251)와 가압틀(250)에 고정된 전자 소자(220)가 기판(210)에 삽입된다. 돌출부(251)가 기판(210)을 관통하여 도전막(235a)과 접하 도록 가압틀(250)에 압력을 가한다. 돌출부(251)가 기판(210)을 관통하도록 돌출부(251)의 높이는 기판(210)의 두께보다 적어도 커야 한다.
기판(210)에는 돌출부(251)에 대응되도록 비아홀(251)이 형성되고 전자 소자(220)에 대응되는 홀부(213)가 형성된다. 전자 소자(220)가 원하는 위치에 기판(210)에 삽입되고 난 후에 전자 소자(220)가 기판(210)에 고정되도록 열과 압력을 가하여 기판(210)을 경화한다.
그리고 나서 도 5(e)를 참조하면 가압틀(250)을 제거한다. 가압틀(250)을 제거하면 전자 소자(220)는 기판(210)에 삽입된 상태로 존재하고, 기판(210)에 돌출부(251)의 형태에 대응하도록 형성된 비아홀(215)이 노출된다.
그리고 나서 도 5(f)를 참조하면 기판(210)상에 도전 패턴(230)을 형성한다. 도전 패턴(230)은 구리와 같은 도전물질을 포함하고 그루브(215)에 걸쳐서 형성되고, 전자 소자(220)의 단자부(121)와 연결되도록 형성된다. 이를 통하여 도전 패턴(230)은 비아홀(215)을 통하여 하부의 도전막(235a)과도 연결된다. 또한 도 5(f)에 도시한 것과 같이 도전막(235a)을 패터닝하여 제2 도전 패턴(235)을 형성한다.
최종적으로 지지체(201)를 제거하여 임베디드 회로 기판(200)을 제조한다.
본 실시예의 제조 방법은 기판(210)의 양 면에 도전 패턴(230, 235)을 형성한다. 그리고 가압틀(250)을 이용하여 전자 소자(220)를 기판(210)에 삽입하면서 비아홀(251)을 동시에 형성한다. 그리고 비아홀(251)을 통하여 도전 패턴(230)과 제2 도전 패턴(235)을 연결한다. 이를 통하여 회로 패턴의 집적도를 향상한 2층 회로 패턴의 임베디드 회로 기판(200)을 용이하게 제조할 수 있다. 또한 이러한 임베 디드 회로 기판(200)는 다양한 전자 소자 패키지에 적용이 가능하고 전자 소자 패키지의 설계 및 전기적 특성을 향상하는데 용이하다.
도 6은 도 4의 임베디드 회로 기판을 적용한 전자 소자 패키지를 도시한 단면도이다.
전자 소자 패키지(2000)는 임베디드 회로 기판(200), 솔더볼(270)을 포함한다. 임베디드 회로 기판(200)은 전술한 실시예에서 설명한 것과 동일하므로 구체적인 구성에 대한 설명은 생략한다.
임베디드 회로 기판(200)에 솔더볼(170)을 형성하기 전에 솔더 마스크(260)를 형성한다. 구체적으로 솔더 마스크(260)는 제2 도전 패턴(235)의 소정의 영역을 노출하는 패턴을 갖도록 형성된다.
솔더 마스크(260)를 형성한 후에 솔더볼(270)을 형성한다. 솔더볼(270)은 제2 도전 패턴(235)과 연결된다.
도전 패턴(230)상에는 절연막(265)을 형성하여 전자 소자 패키지(2000)를 최종적으로 제조한다.
도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
도 1은 본 발명의 일 실시예에 관한 임베디드 회로 기판을 개략적으로 도시한 단면도이다.
도 2(a) 내지 도 2(f)는 본 발명의 일 실시예에 관한 임베디드 회로 기판의 제조 방법을 순차적으로 도시한 단면도들이다.
도 3은 도 1의 임베디드 회로 기판을 적용한 전자 소자 패키지를 도시한 단면도이다.
도 4는 본 발명의 다른 실시예에 관한 임베디드 회로 기판을 개략적으로 도시한 단면도이다.
도 5(a) 내지 도 5(f)는 본 발명의 다른 실시예에 관한 임베디드 회로 기판의 제조 방법을 순차적으로 도시한 단면도들이다.
도 6은 도 4의 임베디드 회로 기판을 적용한 전자 소자 패키지를 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 간단한 설명>
100, 200: 임베디드 회로 기판 101, 201: 지지체
110, 210: 기판 113, 213: 홈부
115: 그루브 120, 220: 전자 소자
121, 221: 단자부 130, 230: 도전 패턴
150, 250: 가압틀 151, 251: 돌출부
152, 252: 흡입부 160, 260: 솔더 마스크
170, 270: 솔더볼 215: 비아홀
235: 제2 도전 패턴 265: 절연막
1000, 2000: 반도체 패키지

Claims (11)

  1. 그루브 및 홈부를 구비하는 절연성 소재의 기판;
    상기 기판의 홈부와 밀착하도록 상기 홈부에 삽입되는 전자 소자; 및
    상기 기판 상에 형성되고, 상기 그루브와 상기 전자 소자를 전기적으로 연결하는 도전 패턴을 포함하는 임베디드 회로 기판.
  2. 비아홀 및 홈부를 구비하는 절연성 소재의 기판;
    상기 기판의 홈부와 밀착하도록 상기 홈부에 삽입되는 전자 소자;
    상기 기판 상에 형성되고 상기 비아홀과 상기 전자 소자의 노출된 일면을 연결하는 도전 패턴; 및
    상기 기판의 면 중 상기 홈부가 형성되는 방향의 반대 방향에 형성되고 상기 도전 패턴과 상기 비아홀을 통하여 전기적으로 연결되는 제2 도전 패턴을 포함하는 임베디드 회로 기판.
  3. (a)유동성을 갖는 절연성 소재의 기판을 준비하는 단계;
    (b)돌출부를 갖는 가압틀을 준비하는 단계;
    (c)상기 가압틀의 일면에 전자 소자를 고정하는 단계;
    (d)상기 가압틀을 상기 기판의 일면에 대향하도록 배치하고 상기 가압틀에 압력을 가하여 상기 돌출부와 상기 전자 소자를 상기 기판의 내부로 삽입하는 단 계;
    (e)상기 기판을 경화하는 단계;
    (f)상기 가압틀을 제거하는 단계; 및
    (g)상기 기판 상에 상기 전자 소자와 연결되는 도전 패턴을 형성하는 단계를 포함하는 임베디드 회로 기판 제조 방법.
  4. 제3 항에 있어서,
    상기 가압틀은 흡입부를 구비하고, 상기 (c)단계에서 상기 흡입부가 상기 전자 소자를 흡착하여 상기 가압틀과 상기 전자 소자가 밀착되는 임베디드 회로 기판 제조 방법.
  5. 제3 항에 있어서,
    상기 (c)단계에서 상기 전자 소자의 단자부가 상기 가압틀을 향하도록 배치하는 임베디드 회로 기판 제조 방법.
  6. 제3 항에 있어서,
    상기 (f)단계를 수행한 후에 상기 기판은 상기 돌출부에 대응되는 그루브를포함하고, 상기 (g)단계에서 상기 도전 패턴은 상기 그루브 및 상기 전자 소자를 연결하도록 형성하는 임베디드 회로 기판 제조 방법.
  7. 제3 항에 있어서,
    상기 (d)단계에서 상기 돌출부는 상기 기판을 관통하는 임베디드 회로 기판 제조 방법.
  8. (a)유동성을 갖는 절연성 소재의 기판에 도전막을 형성하는 단계;
    (b)돌출부를 갖는 가압틀을 준비하는 단계;
    (c)상기 가압틀의 일면에 전자 소자를 고정하는 단계;
    (d)상기 가압틀을 상기 기판의 상기 도전막이 형성된 면의 반대면에 대향하도록 배치하고 상기 돌출부와 상기 전자 소자를 상기 기판의 내부로 삽입하여 상기 돌출부가 상기 도전막과 접촉하도록 상기 가압틀에 압력을 가하는 단계;
    (e)상기 기판을 경화하는 단계;
    (f)상기 가압틀을 제거하는 단계; 및
    (g)상기 기판 상에 전자 소자와 연결되는 도전 패턴을 형성하는 단계를 포함하는 임베디드 회로 기판 제조 방법.
  9. 제8 항에 있어서,
    상기 가압틀은 흡입부를 구비하고, 상기 (c)단계에서 상기 흡입부가 상기 전자 소자를 흡착하여 상기 가압틀과 상기 전자 소자가 밀착되는 임베디드 회로 기판 제조 방법.
  10. 제8 항에 있어서,
    상기 (c)단계에서 상기 전자 소자의 단자부가 상기 가압틀을 향하도록 배치하는 임베디드 회로 기판 제조 방법.
  11. 제8 항에 있어서,
    상기 도전막을 패터닝하여 제2 도전 패턴을 형성하는 단계를 더 포함하고,
    상기 도전 패턴과 상기 제2 도전 패턴은 상기 돌출부로 인하여 상기 기판에 생긴 비아홀을 통하여 연결되는 임베디드 회로 기판 제조 방법.
KR1020090036727A 2009-04-27 2009-04-27 임베디드 회로 기판 및 그 제조 방법 KR20100117975A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090036727A KR20100117975A (ko) 2009-04-27 2009-04-27 임베디드 회로 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090036727A KR20100117975A (ko) 2009-04-27 2009-04-27 임베디드 회로 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20100117975A true KR20100117975A (ko) 2010-11-04

Family

ID=43404412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090036727A KR20100117975A (ko) 2009-04-27 2009-04-27 임베디드 회로 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20100117975A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107431046A (zh) * 2015-04-14 2017-12-01 欧姆龙株式会社 电路结构体
CN113645556A (zh) * 2021-08-27 2021-11-12 歌尔微电子股份有限公司 Mems麦克风封装结构及封装方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107431046A (zh) * 2015-04-14 2017-12-01 欧姆龙株式会社 电路结构体
EP3285287A4 (en) * 2015-04-14 2018-12-26 Omron Corporation Circuit structure
US10334733B2 (en) 2015-04-14 2019-06-25 Omron Corporation Circuit structure
TWI677266B (zh) * 2015-04-14 2019-11-11 日商歐姆龍股份有限公司 電路結構體以及其製造方法
CN107431046B (zh) * 2015-04-14 2020-04-14 欧姆龙株式会社 电路结构体
CN113645556A (zh) * 2021-08-27 2021-11-12 歌尔微电子股份有限公司 Mems麦克风封装结构及封装方法

Similar Documents

Publication Publication Date Title
JP3744383B2 (ja) 複合配線基板及びその製造方法
KR101015651B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
US8510936B2 (en) Manufacturing method of package carrier
JP5093353B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
US9024203B2 (en) Embedded printed circuit board and method for manufacturing same
US8590147B2 (en) Method for fabricating circuit board structure with concave conductive cylinders
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
US7678612B2 (en) Method of manufacturing semiconductor device
KR20080037307A (ko) 회로기판 및 그 제조방법
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
KR101438915B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2011071417A (ja) 配線基板の製造方法
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
KR20100117975A (ko) 임베디드 회로 기판 및 그 제조 방법
JP5516801B2 (ja) 部品内蔵基板
JP5481947B2 (ja) 部品内蔵基板の製造方法
KR101130608B1 (ko) 반도체 패키지 및 그 제조방법
CN112151433B (zh) 基板结构、封装结构及其制作方法
JP4470452B2 (ja) 配線基板の製造方法
KR101149036B1 (ko) 임베디드 인쇄회로기판용 전자부품 결합 부재 및 이를 이용한 임베디드 인쇄회로기판 및 임베디드 인쇄회로기판 제조 방법
JP4209341B2 (ja) 半導体装置およびその製造方法
TWI541960B (zh) 封裝裝置及其製作方法
KR101340349B1 (ko) 패키지 기판 및 이의 제조 방법
TWI388259B (zh) 形成具有內埋元件的內埋式線路結構的方法
JP5172410B2 (ja) 部品内蔵配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right