CN107431046A - 电路结构体 - Google Patents

电路结构体 Download PDF

Info

Publication number
CN107431046A
CN107431046A CN201680017265.XA CN201680017265A CN107431046A CN 107431046 A CN107431046 A CN 107431046A CN 201680017265 A CN201680017265 A CN 201680017265A CN 107431046 A CN107431046 A CN 107431046A
Authority
CN
China
Prior art keywords
distribution
groove
resin
electronic unit
circuit structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680017265.XA
Other languages
English (en)
Other versions
CN107431046B (zh
Inventor
川井若浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Publication of CN107431046A publication Critical patent/CN107431046A/zh
Application granted granted Critical
Publication of CN107431046B publication Critical patent/CN107431046B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82104—Forming a build-up interconnect by additive methods, e.g. direct writing using screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

提供不易发生由树脂成型体的形变所引起的配线断线的电路结构体。电路结构体(1)具备：具有电极(31、32)的电子部件(3)、埋设有电子部件(3)的树脂成型体(2)、以及与所述电极(31、32)连接的配线(41、42)。树脂成型体(2)的电子部件(3)的周围形成了沟槽(21)，配线(41、42)被设置为走过沟槽(21)内。

Description

电路结构体
技术领域
本发明涉及具有埋设了电子部件的树脂成型体的电路结构体。
背景技术
近年，以低成本将便携式电子设备、小型传感器、或健康设备(电子体温计、血压计等)实现为薄型、轻量、小型、且高耐水性的可佩戴式产品的需求不断提高。
通常，此类电子设备是将无源部件(电阻、电容器等)、有源部件(LSI、IC等)、电源装置(电池等)、显示装置(LED等)、以及其他电子部件(传感器、开关等)组装在印刷电路板上而构成的。目前，此类印刷电路板是通过对层叠在经玻璃纤维强化了的环氧树脂制板(玻璃环氧基板)或聚酰亚胺制膜片(柔性印刷基板)上的铜箔进行蚀刻来形成配线电路的这种方法所制造的。并且，使用焊接、导电性粘接剂或金属引线等，将其他电子部件安装在该基板上的配线电路上。
但是，对层叠在玻璃环氧基板或柔性印刷基板上的铜箔进行蚀刻从而形成配线电路的现有的印刷电路板存在着材料费及加工费等成本高的问题。并且，蚀刻加工带来的废液对环境造成很大负担。此外，使用焊接、导电性粘接剂或金属线等来进行电子部件的安装，也存在着材料费及加工费等成本高的问题。
并且，为了在此类印刷电路板上安装多个电子部件，需要在各电子部件间设置一定以上的空间，因此存在基板大型化的问题。此外，将印刷基板安装在树脂制框体等结构部件上时，基板与结构部件间需要一定的空间，因此造成了产品厚度增加或产品小型化受到限制的问题。
综上所述，为实现电子设备的薄型、小型化及低成本化，要求实现无需使用现有的常用印刷电路板的电子部件组装方法。
专利文献1～3中公开了实现这种无需印刷电路板的电子设备的现有技术的例子。这些文献中所公开的技术概要如下。
专利文献1：电子电路封装体，其特征在于：电子部件、电路元件等以其电极面露出的方式埋设入成形树脂中，由成型于该成形树脂中的配线图案构成电路。
专利文献2：便携式电子设备的外装部件，其特征在于：具备外装主体、以电极露出在所述外装主体的内侧面侧的状态被埋设的电子部件、以及设置在所述内侧面上且与所述电子部件的电极连接的电路。
专利文献3：安装有电子部件的装置，其特征在于：具备至少一部分由树脂成形品构成的框体、以及安装在该框体内的电子部件，所述电子部件以该电子部件的电极露出的状态被埋设在所述树脂成形品内，配线与露出的电极电连接。
(现有技术文献)
(专利文献)
专利文献1：日本公开专利公报“特开平成7－66570号公报(1995年3月10日公开”
专利文献2：日本公开专利公报“特开2004－111502号公报(2004年4月8日公开)”
专利文献3：日本公开专利公报“特开2010－272756号公报(2010年12月2日公开)”
发明内容
(发明要解決的问题)
针对这些现有技术中存在的问题，以下，参照图6进行说明。图6用于说明现有技术的问题。图6的(a)示出现有技术的电路结构体101的构成。电路结构体101具备树脂制的树脂成型体102、电子部件103、及配线141、142。电子部件103具备2个电极131、132，电子部件103埋设在树脂成型体102中。配线141连接在电极131上，配线142连接在电极132上。配线141、142均为金属制。
图6的(b)示出现有技术的电路结构体101上配线141、142发生断线的情况。一般树脂及金属具有互不相同的线膨胀系数。若树脂成型体102发生图6的(b)所示的膨胀或收缩形变151、152，则树脂制的树脂成型体102与金属制的电极131、132之间产生龟裂161、162。由此，配线141上与龟裂161重叠的部位发生断线，同样，配线142上与龟裂162重叠的部位也发生断线。
为了解决上述问题，进行了本发明，本发明的目的是提供不易产生由树脂成型体的形变所引起的配线断线的电路结构体。
(解决问题的手段)
为解决上述问题，本发明的电路结构体的特征在于：具备具有电极的电子部件、埋设有所述电子部件的树脂成型体、以及与所述电极连接的配线，所述树脂成型体的位于所述电子部件的周围的部位形成有沟槽、所述配线以走过所述沟槽内的方式设置。
通过上述方案，即使树脂成型体的位于配线下方的部位发生膨胀或收缩形变，沟槽的形状也会跟随该形变而变化。因此，由于树脂成型体的形变而产生的力被沟槽的形变所分散，不会集中作用于配线上的一点。由此，配线不易发生断线。
本发明的电路结构体中，优选所述配线以填充所述沟槽的方式设置。
通过上述方案，即使树脂成型体的位于配线下方的部位发生膨胀或收缩形变，配线的向着沟槽内填充的部位的形状也能通过配线材料的延展性而跟随树脂成型体的上述形变而变化。因此，不易发生由树脂成型体的形变所引起的配线断线。
本发明的电路结构体中，优选在所述配线的与所述沟槽相对应的位置，形成有向着所述沟槽的底部凹陷的凹部。
通过上述方案，跟随树脂成型体的形变，凹部的形状也变化，因此，进一步不易发生由树脂成型体的形变所引起的配线断线。
本发明的电路结构体优选进一步在所述沟槽内具备设置在所述配线与所述电子部件之间的至少一个导电层。
通过上述方案，即使在难以将配线与电极直接连接的情况下，介由导电层也能毫无问题地将配线连接在电极上。
为解决上述问题，本发明的制造方法的特征在于，包括如下工序：将具有电极的电子部件设置在表面涂布了粘接性液状层的膜片上，通过此时的所述液状层的浸润张力而在所述电子部件的周围形成浸润上升部；对所述浸润上升部进行固化；所述浸润上升部固化后，将树脂材料注塑成型在所述膜片的配置有所述电子部件的配置面上；通过将所述膜片与所述浸润上升部一起剥离，形成出在所述电子部件的周围配置有与所述浸润上升部相应的沟槽的树脂成型体；以及，将与所述电极连接的配线，以走过所述沟槽的方式形成。
通过上述方案，能够制造不易发生由树脂成型体的形变所引起的配线断线的电路结构体。
(发明的效果)
根据本发明的一个实施方式，能够提供不易发生由树脂成型体的形变所引起的配线断线的电路结构体。
附图说明
图1示出本发明的实施方式1的电路结构体的主要部分的构成。
图2示出本发明的实施方式1的电路结构体的制造方法。
图3示出本发明的实施方式2的电路结构体的主要部分的构成。
图4示出本发明的实施方式2的电路结构体的制造方法。
图5示出本发明的实施方式3的电路结构体的主要部分的构成。
图6用于说明现有技术的问题。
具体实施方式
〔实施方式1〕
以下，基于图1及2对本发明的实施方式1进行说明。
(电路结构体1的构成)
图1示出本发明的实施方式1的电路结构体的主要部分的构成。图1的(a)是电路结构体1的俯视图，(b)是电路结构体1的侧面截面图。如图1的(a)所示，电路结构体1具备树脂成型体2、电子部件3、及配线41、42。
电路结构体1被装入便携式电子设备、小型传感器或健康设备(电子体温计、血压计等)等各种设备中，是承担该设备的主要或辅助性功能的部分。电路结构体1中可装入多个电子部件3，与实现同等功能的以印刷基板为基础的现有电路结构相比，能够减小体积。由此，电路结构体1有助于将组装有该电路结构体1的各种设备实现为薄型、轻量、且小型的可佩戴式产品。
树脂成型体2是由ABS树脂(丙烯腈·丁二烯·苯乙烯树脂)等树脂材料构成的树脂制的基体，在其表面以埋设的形式设置有电子部件3。
电子部件3是形成在电路结构体1中的一电子电路的电路构成要素。电子部件3可以是无源部件(例如电阻、电容器等)或有源部件(LSI、IC等)。电子部件3埋设在树脂成型体2的某个面上的、与该面的各端部离开一定距离的部位。电子部件3具备一对电极31、32。在树脂成型体2的埋设有电子部件3的埋设部位的周围，形成有具有一定宽度及深度的沟槽21。沟槽21的宽度及深度可根据构成电路结构体1的电子部件3及树脂成型体2的种类及尺寸适当决定。电极31、32的一面从树脂成型体2露出，电极31、32的该露出面与配线41、42的一端连接。
配线41、42形成在树脂成型体2的埋设有电子部件3的埋设面上。配线41、42是由各种导电性材料(金、银、铜等)构成的导电性配线。图1的(b)中，配线41以填充沟槽21的与电极31相向的部位的方式形成在树脂成型体2上。另一方面，配线42以填充沟槽21的与电极32相向的部位的方式形成在树脂成型体2上。
本实施方式中，在沟槽21的比树脂成型体2的表面所处的平面深的部位，无间隙地填充有配线41、42的材料。即，配线41、42以不使沟槽21的表面与电极31、32的表面之间出现间隙的方式，进一步形成在树脂成型体2上。其结果是无论沟槽21是否位于配线41、42的下部，配线41、42的表面(露出面)均是平坦的。并且，配线41、42的与沟槽21对应的部位的厚度，比配线41、42的其他部位(与树脂成型体2上无沟槽21的表面相向的部位)的厚度大。
配线41、42的另一端连接在电路结构体1的未图示的其他电子部件的电极上。由此，电子部件3与其他电子部件电连接且功能性连接。
图1的(c)示出发生了树脂成型体2的形变51、52的状态下的电路结构体1。即使树脂成型体2的位于配线41下方的部位由于某种原因(热冲击、周围温度的变化、机械负荷等)而发生了膨胀或收缩形变51，配线41的向着沟槽21填充的部位的形状也能通过配线41的材料延展性而跟随树脂成型体2的形变51而变化。即，配线41发挥着吸收因树脂成型体2的形变51而受到的力的功能。例如图1的(c)中，形变51是树脂成型体2的膨胀，由此沟槽21的宽度扩大。此时，配线41的向着沟槽21填充的部位也跟随上述宽度扩大而扩大，因此配线41不易发生断线。同样，由于形变52而导致沟槽21的宽度扩大时，配线42的向着沟槽21填充的部位也跟随上述宽度扩大而扩大，因此配线42不易发生断线。
(电路结构体1的制造方法)
图2示出本发明的实施方式1的电路结构体1的制造方法。以下，参照该图对电路结构体1的制造方法进行说明。
(暂时固定工序)
如图2的(a)所示，首先，准备用于暂时固定电子部件3的膜片5。膜片5的基片材料优选是具有紫外线能够透过的透明性、以及能确保实现后述剥离时工序的柔软性的材料，例如，可以使用PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)、PPS(聚亚苯基硫醚)等。本实施方式中的膜片5是50μm厚的PET片。
膜片5的一面上涂布了粘接性的液状层6。优选液状层6的固化时间短，例如，可以使用紫外线固化型的粘接剂。照射紫外线后，紫外线固化型的粘接剂发生固化而使基片与电子部件粘接起来。因此，若从涂布了粘接剂的表面照射紫外线，则电子部件本身可能成为阻碍向粘接剂照射紫外线的屏障，导致固化(粘接)不充分。因此，基片使用能透过紫外线的材料，从基片的没有涂布粘接剂的表面照射紫外线，能够使粘接剂充分固化，在短时间内确切地将电子部件固定在基片上。本实施方式中，液状层6是2～3μm厚的紫外线固化型粘接剂(有限公司Gluelabo制造的GL－3005H)。
在膜片5的涂布有液状层6的表面上，将电子部件3定位设置。具体地，电子部件3设置在膜片5的指定位置上，该指定位置对应于树脂成型体2表面上的、与该表面的各端部离开一定距离的位置。此时，如图2的(b)所示，液状层6由于其表面张力而沿电子部件3的表面向上浸润，从而在电子部件3的周围形成浸润上升部61。浸润上升部61形成后，从膜片5的与电子部件3的设置面相反的一侧的面，照射3000mJ/cm2的紫外线。其结果是液状层6固化，从而电子部件3粘接固定在膜片5上。此时浸润上升部61也固化，因此其形状在照射紫外线后也维持不变。浸润上升部61在后述的注塑工序中作为模芯(铸模)发挥形成沟槽21的功能。
浸润上升部61的形状(宽度及高度)取决于液状层6的表面张力。若调整液状层6的表面张力，则能够形成具有预期高度的浸润上升部61。其结果是能使后续工序中形成的树脂成型体2的沟槽21具有预期的深度。
(注塑工序)
将电子部件3暂时固定在膜片5上之后，将膜片5设置在用于制造电路结构体1的模具中。该模具用于注塑成型出埋设有电子部件3的树脂成型体2。以使膜片5的被暂时固定有电子部件3的表面的背侧表面与模具中对应的表面相接的方式，设置片膜5。膜片5设置在模具中的供形成树脂成型体2表面的位置上。以这种状态，在模具温度80℃、注塑树脂温度180℃、且注塑压力20kg/cm2的条件下，将ABS树脂等树脂材料注塑。由此，电子部件3被埋设入树脂成型体2。
优选树脂材料内预先填充了热传导性填充物。由此，电子部件3所受到的注塑成型热易于放出。作为热传导性填充物，可举出铜等金属粉末、或者氮化铝或氧化铝等无机材料粉末等。
(电极露出工序)
从通过所述注塑成型而得到的成形物上将膜片5剥离，由此，使电子部件3的电极31、32露出在树脂成型体2的表面。暂时固定工序中形成的浸润上升部61也与膜片5一起被从树脂成型体2上剥离。其结果是形成出在电子部件3的周围配置了沟槽21的树脂成型体2。
(配线形成工序)
最后，在树脂成型体2的表面上形成用于与从树脂成型体2的表面露出的电极31、32连接的配线41、42。此时，例如，可采用喷射作为配线41、42材料的导电性银纳米油墨的方法(例如喷墨印刷)。形成配线41、42时，喷墨头的喷出口以经过沟槽21上方的方式移动。由此，配线41、42以走过沟槽21内的方式形成。更详细地，配线41、42以连续覆盖树脂成型体2上的平坦表面及沟槽21的表面的方式形成。
本实施方式中，以使配线41、42填充到沟槽21的与电极31、32相向的部位的方式，喷射银纳米油墨。进行该喷射时，根据树脂成型体2的表面形状，适当改变每单位时间的银纳米油墨喷出量。例如，使对着树脂成型体2上沟槽21的表面喷射银纳米油墨时的每单位时间的喷出量，比对着树脂成型体2上平坦的表面喷射银纳米油墨时的每单位时间的喷出量多即可。配线41、42的形成结束后，则埋设了电子部件3的电路结构体1完成。另外，也可使用丝网印刷或镀银法来代替喷墨印刷。
通过以上说明的制造方法，能够制造不易由树脂成型体2的形变而导致配线41、42断线的电路结构体1。
〔实施方式2〕
以下基于图3及4对本发明的实施方式2进行说明。对与上述实施方式1相同的各部件赋予相同的符号，并省略对其的详细说明。
(电路结构体1a的构成)
图3示出本发明的实施方式2的电路结构体1a的主要部分的构成。图3的(a)是电路结构体1a的俯视图，(b)是电路结构体1a的侧面截面图。如图3的(a)所示，电路结构体1a与本发明的实施方式1的电路结构体1同样具备树脂成型体2、电子部件3、及配线41、42。但是本实施方式的电路结构体1a与实施方式1的电路结构体1的不同之处在于配线41、42上形成有凹部43、44。
如图3的(b)所示，在配线41的向着沟槽21填充的部位，形成有具有一定深度的凹部43。此外，在配线42的向着沟槽21填充的部位，形成有具有一定深度的凹部44。如此，配线41、42的外露表面不都是平坦的，凹部43、44的形成部位上具有向树脂成型体2的底部塌陷的形状。凹部43、44也可以说是在配线41、42的与沟槽21相对应的位置上形成的其他的沟槽。
图3的(c)示出发生了树脂成型体2的形变51、52的状态下的电路结构体1a。即使树脂成型体2的位于配线41下方的部位发生了膨胀或收缩形变51，配线41的填充在沟槽21内的部位也与实施方式1同样发生形变，并且，该部位上形成的凹部43的形状也能跟随树脂成型体2的形变51而变化。例如图1的(c)中，形变51是树脂成型体2的膨胀，由此，沟槽21的宽度扩大。此时，配线41的填充在沟槽21内的部位及该部位上形成的凹部43均跟随沟槽21的宽度扩大而扩大，因此，比实施方式1更不易发生配线41的断线。同样地，形变52造成沟槽21的宽度扩大时，配线42的向着沟槽21填充的部位及该部位上形成的凹部44均跟随沟槽21的宽度扩大而扩大，因此，比实施方式1更不易发生配线42的断线。
(电路结构体1a的制造方法)
图4示出本发明的实施方式2的电路结构体1a的制造方法。以下参照该图对电路结构体1a的制造方法进行说明。
本实施方式的暂时固定工序、注塑工序、电极露出工序与实施方式1相同，因此省略对其的详细说明。但与实施方式1相比，配线形成工序具有部分不同之处。本实施方式中，在配线形成工序中，以在配线41、42的向着沟槽21填充的部位上形成凹部43、44的方式，喷射银纳米油墨。例如进行该喷射时，无论树脂成型体2的表面形状如何，均将每单位时间的银纳米油墨喷出量保持恒定。例如，使对着树脂成型体2上沟槽21的表面喷射银纳米油墨时的每单位时间的喷出量，与对着树脂成型体2上平坦的表面喷射银纳米油墨时的每单位时间的喷出量相等即可。由此，从树脂成型体2上平坦的表面起，沿着沟槽21的形成位置的弯曲表面，连续形成厚度均匀的配线41、42。其结果是沿着树脂成型体2上沟槽21的形成位置的弯曲形状来形成出凹部43、44。
凹部43、44的形状(宽度、深度)可通过调整暂时固定工序中的浸润上升部61的形状(调整浸润上升量)来调整。进一步，也可以通过配线形成工序中的银纳米油墨的涂布量来进行调整。
〔实施方式3〕
以下基于图5对本发明的实施方式3进行说明。对于与上述实施方式1或2相同的各部件赋予相同的符号，并省略对其的详细说明。
(电路结构体1b的构成)
图5示出本发明的实施方式3的电路结构体1b的主要部分的构成。图5的(a)是电路结构体1b的俯视图，(b)是电路结构体1b的侧面截面图。如图5的(a)所示，电路结构体1b与本发明的实施方式2的电路结构体1a同样具备树脂成型体2、电子部件3、及配线41、42。并且，如图5的(b)所示，本实施方式的电路结构体1b也与实施方式2的电路结构体1a同样在配线41、42上形成有凹部43、44。但是本实施方式的电路结构体1b与实施方式2的电路结构体1a的不同之处在于进一步具备追加的导电层71、72。
如图5的(b)所示，导电层71形成在配线41与电极31之间。另一方面，导电层72形成在配线42与电极32之间。因此，配线41不直接连接到电极31上，并且，配线42不直接连接到电极32上。配线41、42以连续覆盖电极31、32上露出的表面及与沟槽21相向的表面的方式设置。本实施方式中导电层71、72形成为到达沟槽21底部，但并不限定于此。
导电层71、72形成后，形成配线41、42。导电层71、72可通过与配线41、42相同的形成手法来形成。例如，若通过喷墨法来形成配线41、42，则同样通过喷墨法来形成导电层71、72。由此，无需为了形成导电层71、72而采用其他手法，能够降低电路结构体1b的制造成本。
导电层71、72的材料具有导电性即可，可为任意材料。可根据电路结构体1b的其他构成要素的形状、大小或材料的种类，选择最佳的材料来形成导电层71、72。例如，如下所述，可用于形成导电层71、72的材料多种多样。
(1)若由于沟槽21较深而导致配线41、42的材料(银纳米油墨等)的填充不充分，从而配线41、42在其形成时可能于沟槽21底部发生断线，则可使用与配线41、42相同的材料来制造导电层71、72。由此，配线41、42形成时，即使配线41、42在沟槽21的底部发生断线，配线41、42也能够介由预先形成的导电层71、72而与电极31、32连接。
(2)若配线41、42的材料与电极31、32间的浸润性差而可能出现配线41、42与电极31、32接合不充分的情况，则导电层71、72可使用与配线41、42的材料特性不同的材料(醇系材料、水性材料等)。由此能够消除接合不充分情况。
(3)若配线41、42的材料与电极31、32的材料之间由于电蚀作用等而可能发生接触电阻的上升，则导电层71、72的材料可使用能够抑制所述上升的材料。例如，若配线41、42的材料为银纳米油墨，电子部件3由锡制成，则使用铜作为导电层71、72的材料即可。由此能够抑制接触电阻的上升。
在导电层71、72的基础上，还可以进一步在沟槽处形成其他的导电层。例如，可在电极31上形成金制的导电层71，在导电层71上形成银制的其他导电层，进一步在银制的导电层上形成配线41。这样，在配线41、42与电极31、32之间至少形成1个导电层即可。
配线41、42形成后，优选以至少覆盖配线41、42及导电层71、72的方式，在树脂成型体2的埋设有电子部件3的埋设面上形成保护膜(图中未示出)。由此，至少将配线41、42及导电层71、72与外部环境隔离，能够保护配线41、42及导电层71、72不受外部不良因素(水分、湿气等)影响。
本发明不限定为上述各实施方式，可在权利要求所示的范围内进行各种变更。适当组合不同实施方式中分别公开的技术手段而得到的实施方式也包含在本发明的技术范围内。并且，通过组合各实施方式中分别公开的技术手段，能够形成新的技术特征。
(产业上的可利用性)
本发明可较好地用于装入便携式电子设备、小型传感器、或健康设备(电子体温计、血压计等)等各种设备中的电路结构体。
<附图标记说明>
1、1a、1b 电路结构体
2 树脂成型体
3 电子部件
5 膜片
6 液状层
31、32 电极
41、42 配线
71、72 导电层

Claims (5)

1.一种电路结构体，其特征在于：
该电路结构体具备具有电极的电子部件、埋设有所述电子部件的树脂成型体、以及与所述电极连接的配线，
所述树脂成型体的位于所述电子部件的周围的部位形成有沟槽，
所述配线以走过所述沟槽内的方式设置。
2.根据权利要求1所述的电路结构体，其特征在于：
所述配线以填充所述沟槽的方式设置。
3.根据权利要求1所述的电路结构体，其特征在于：
在所述配线的与所述沟槽相对的位置，形成有向着所述沟槽的底部凹陷的凹部。
4.根据权利要求1～3中任一项所述的电路结构体，其特征在于：
进一步在所述沟槽内具备设置在所述配线与所述电子部件之间的至少一个导电层。
5.一种电路结构体的制造方法，其特征在于，包括如下工序：
将具有电极的电子部件设置在表面涂布了粘接性液状层的膜片上，通过此时的所述液状层的浸润张力而在所述电子部件的周围形成浸润上升部；
对所述浸润上升部进行固化；
所述浸润上升部固化后，将树脂材料注塑成型在所述膜片的配设有所述电子部件的配置面上；
通过将所述膜片与所述浸润上升部一起剥离，形成出在所述电子部件的周围配置有与所述浸润上升部相应的沟槽的树脂成型体；以及，
将与所述电极连接的配线，以走过所述沟槽的方式形成。
CN201680017265.XA 2015-04-14 2016-03-22 电路结构体 Expired - Fee Related CN107431046B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-082806 2015-04-14
JP2015082806A JP6500572B2 (ja) 2015-04-14 2015-04-14 回路構造体
PCT/JP2016/058891 WO2016167081A1 (ja) 2015-04-14 2016-03-22 回路構造体

Publications (2)

Publication Number Publication Date
CN107431046A true CN107431046A (zh) 2017-12-01
CN107431046B CN107431046B (zh) 2020-04-14

Family

ID=57126551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680017265.XA Expired - Fee Related CN107431046B (zh) 2015-04-14 2016-03-22 电路结构体

Country Status (7)

Country Link
US (1) US10334733B2 (zh)
EP (1) EP3285287A4 (zh)
JP (1) JP6500572B2 (zh)
KR (2) KR102163907B1 (zh)
CN (1) CN107431046B (zh)
TW (1) TWI677266B (zh)
WO (1) WO2016167081A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6693441B2 (ja) * 2017-02-27 2020-05-13 オムロン株式会社 電子装置およびその製造方法
JP2021048225A (ja) * 2019-09-18 2021-03-25 オムロン株式会社 回路構造体の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165057A (ja) * 2004-12-02 2006-06-22 Nitto Denko Corp 半導体モジュールの製造方法
KR20100117975A (ko) * 2009-04-27 2010-11-04 삼성테크윈 주식회사 임베디드 회로 기판 및 그 제조 방법
JP2012089568A (ja) * 2010-10-15 2012-05-10 Murata Mfg Co Ltd 有機多層基板及びその製造方法
CN101946568B (zh) * 2008-02-11 2012-07-25 揖斐电株式会社 电子部件内置基板的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54102646U (zh) * 1977-12-28 1979-07-19
JPS59182545A (ja) * 1983-03-31 1984-10-17 Nec Home Electronics Ltd 混成集積回路
JP2794262B2 (ja) 1993-08-30 1998-09-03 国際電気株式会社 電子回路パッケージ
JPH08130356A (ja) * 1994-10-31 1996-05-21 Kinseki Ltd 部品の搭載構造
JP3947030B2 (ja) 2002-04-11 2007-07-18 日本ジーイープラスチックス株式会社 充填材強化ポリエーテルイミド系樹脂組成物およびその成形品
JP2004111502A (ja) 2002-09-17 2004-04-08 Matsushita Electric Ind Co Ltd 外装部品および携帯型電子機器
JP4276881B2 (ja) * 2003-04-30 2009-06-10 日本圧着端子製造株式会社 多層プリント配線板の接続構造
KR100598275B1 (ko) 2004-09-15 2006-07-10 삼성전기주식회사 수동소자 내장형 인쇄회로기판 및 그 제조 방법
US8390107B2 (en) 2007-09-28 2013-03-05 Intel Mobile Communications GmbH Semiconductor device and methods of manufacturing semiconductor devices
JP5359550B2 (ja) 2009-05-22 2013-12-04 オムロン株式会社 電子部品実装装置の製造方法
WO2010140335A1 (ja) 2009-06-01 2010-12-09 株式会社村田製作所 基板の製造方法
JP5355363B2 (ja) 2009-11-30 2013-11-27 新光電気工業株式会社 半導体装置内蔵基板及びその製造方法
US20140299362A1 (en) * 2013-04-04 2014-10-09 Electronics And Telecommunications Research Institute Stretchable electric device and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165057A (ja) * 2004-12-02 2006-06-22 Nitto Denko Corp 半導体モジュールの製造方法
CN101946568B (zh) * 2008-02-11 2012-07-25 揖斐电株式会社 电子部件内置基板的制造方法
KR20100117975A (ko) * 2009-04-27 2010-11-04 삼성테크윈 주식회사 임베디드 회로 기판 및 그 제조 방법
JP2012089568A (ja) * 2010-10-15 2012-05-10 Murata Mfg Co Ltd 有機多層基板及びその製造方法

Also Published As

Publication number Publication date
TWI677266B (zh) 2019-11-11
EP3285287A1 (en) 2018-02-21
KR102163907B1 (ko) 2020-10-12
TW201644341A (zh) 2016-12-16
KR20170120143A (ko) 2017-10-30
WO2016167081A1 (ja) 2016-10-20
KR102062065B1 (ko) 2020-01-03
KR20190143476A (ko) 2019-12-30
US10334733B2 (en) 2019-06-25
CN107431046B (zh) 2020-04-14
US20180092215A1 (en) 2018-03-29
JP2016201521A (ja) 2016-12-01
EP3285287A4 (en) 2018-12-26
JP6500572B2 (ja) 2019-04-17

Similar Documents

Publication Publication Date Title
CN106158774B (zh) 半导体封装结构及其制造方法
KR102077258B1 (ko) 입체 회로 구조체
CN103747616A (zh) 元器件内置模块
ITTO20120854A1 (it) Contenitore a montaggio superficiale perfezionato per un dispositivo integrato a semiconduttori, relativo assemblaggio e procedimento di fabbricazione
CN107431046A (zh) 电路结构体
KR101847163B1 (ko) 인쇄회로기판 및 그 제조방법
JP6111832B2 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP6922177B2 (ja) 配線構造体の積層造形工法における製造方法
KR102052761B1 (ko) 칩 내장 기판 및 그 제조 방법
US10618206B2 (en) Resin-molded electronic device with disconnect prevention
CN104145538A (zh) 多层式电子组件和用于将电路部件嵌入三维模块的方法
CN107535049B (zh) 印刷电路板以及用于生产印刷电路板的方法
JP6658935B2 (ja) 回路構造体
CN105282972A (zh) 器件内置型印刷电路板、半导体封装及其制造方法
CN104418286A (zh) 一种低应力mems传感器芯片的基板结构及制造方法
JP6111833B2 (ja) 多層基板の製造方法
TW201724286A (zh) 具有單層支撐結構的積體電路封裝系統
JP2008085055A (ja) 樹脂モールド部品の製造方法
CN104851868A (zh) 封装装置及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200414